JP2573748B2 - Online data recorder for distributed processing system - Google Patents

Online data recorder for distributed processing system

Info

Publication number
JP2573748B2
JP2573748B2 JP2412524A JP41252490A JP2573748B2 JP 2573748 B2 JP2573748 B2 JP 2573748B2 JP 2412524 A JP2412524 A JP 2412524A JP 41252490 A JP41252490 A JP 41252490A JP 2573748 B2 JP2573748 B2 JP 2573748B2
Authority
JP
Japan
Prior art keywords
data
digital audio
signal
circuit
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2412524A
Other languages
Japanese (ja)
Other versions
JPH04220833A (en
Inventor
信謙 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI FUIIRUDO SAABISU KK
Original Assignee
NIPPON DENKI FUIIRUDO SAABISU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI FUIIRUDO SAABISU KK filed Critical NIPPON DENKI FUIIRUDO SAABISU KK
Priority to JP2412524A priority Critical patent/JP2573748B2/en
Publication of JPH04220833A publication Critical patent/JPH04220833A/en
Application granted granted Critical
Publication of JP2573748B2 publication Critical patent/JP2573748B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は分散処理システムに関
し、特にオンラインデータの記録装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distributed processing system, and more particularly to an online data recording apparatus.

【0002】[0002]

【従来の技術】情報処理における従来の分散処理システ
ムは、図13に示すように、コンピュータ1とn(nは
正の整数)台の端末装置T1,T2〜Tnを構内など比較
的限られた場所に高速伝送路で結合して、情報のやりと
りから、保守の集中,データベースの共用など相互利用
できるように構成されている。伝送路の総延長は、最大
1.5kmで、ディジタル伝送することにより比較的容
易に1Mビット/秒までの速度を得ることができ、同軸
ケーブルを使用した幹線ケーブル3から分岐コネクタB
1〜Bnで分岐させ、一つの分岐ケーブルBCi(i=
1〜n)と一つの端末装置Ti(i=1〜n)のコネク
タCi(i=1〜n)を接続し、バス形状の伝送路を構
成する。又、幹線ケーブル3の端末に接続される端末装
置Tn内の終端回路4により、幹線ケーブル3に流れる
信号は、反射することなく消滅する。
2. Description of the Related Art As shown in FIG. 13, a conventional distributed processing system for information processing includes a computer 1 and n (n is a positive integer) terminal devices T 1 , T 2 to Tn which are relatively limited in a premises. It is connected to a designated place by a high-speed transmission line, so that it can be used interchangeably, such as exchange of information, centralization of maintenance, and sharing of a database. The total length of the transmission line is a maximum of 1.5 km, and a speed up to 1 Mbit / s can be obtained relatively easily by digital transmission.
1 to Bn, and one branch cable BCi (i =
1 to n) and a connector Ci (i = 1 to n) of one terminal device Ti (i = 1 to n) are connected to form a bus-shaped transmission path. Further, the signal flowing through the trunk cable 3 disappears without being reflected by the terminal circuit 4 in the terminal device Tn connected to the terminal of the trunk cable 3.

【0003】このような情報処理システムにおいて、複
数台の端末装置が同時にコンピュータ1と通信を始める
とき、一本の伝送路が共通に使われているため、データ
の衝突が発生する。このため、コンピュータ1は、伝送
路に接続される任意の端末装置と予め決められた伝送制
御手順で通信を行う。
In such an information processing system, when a plurality of terminal devices start communicating with the computer 1 at the same time, data collision occurs because one transmission line is commonly used. Therefore, the computer 1 communicates with an arbitrary terminal device connected to the transmission path according to a predetermined transmission control procedure.

【0004】次に、この分散処理システムにおける伝送
路の障害処理について説明する。コンピュータ1あるい
は任意の端末装置Tiのハードウェアあるいはソフトウ
ェアの不具合により、幹線ケーブル3上に流れる信号が
衝突することがある。コンピュータ1は、任意の端末装
置Tiとデータのやりとりを行う際に、ネットワークの
管理の一環として、通信のやりとりをトレースし、通常
コンピュータ1内のメモリ、あるいは外部記憶装置の一
部に記憶している。このトレース情報を見ることによ
り、不具合の原因を解析することができる。
[0004] Next, a description will be given of failure processing of a transmission line in this distributed processing system. Due to a defect in the hardware or software of the computer 1 or any terminal device Ti, signals flowing on the trunk cable 3 may collide. When exchanging data with an arbitrary terminal device Ti, the computer 1 traces the exchange of communication as a part of network management and usually stores the trace in a memory in the computer 1 or a part of an external storage device. I have. By looking at this trace information, the cause of the failure can be analyzed.

【0005】[0005]

【発明が解決しようとする課題】従来の分散処理システ
ムの伝送路上の障害処理では、ネットワーク管理を行う
コンピュータのトレース機能が使われる。このトレース
機能は、コンピュータ内のメモリあるいは、外部記憶装
置を使用する。
In a conventional failure processing on a transmission line in a distributed processing system, a trace function of a computer for performing network management is used. This trace function uses a memory in a computer or an external storage device.

【0006】保守する場合、客先の業務でコンピュータ
内のメモリ、あるいは外部記憶装置が優先的に使われる
ことや、コンピュータの機種により搭載できる記憶容量
に上限があるため、トレース専用の記憶容量の確保には
制限がある。又、コンピュータにトレース機能を行わせ
ることは、客先業務の性能を下げるために客先に好まれ
ない。
[0006] In the case of maintenance, the memory in the computer or the external storage device is preferentially used in the work of the customer, and there is an upper limit on the storage capacity that can be mounted depending on the type of the computer. There are restrictions on securing. Also, letting a computer perform a tracing function is not preferred by customers because it degrades the performance of customer tasks.

【0007】通常、伝送路上での障害発生から、操作員
が障害の発見を行うまでに約20分から約2時間を要す
ることがある。この間に必要な記憶容量は、通信速度が
1Mビット/秒で1文字10ビットで使用する伝送路に
おいては、約180Mバイトから1140Mバイトであ
る。これは、保守用として確保できる記憶容量をはるか
に越えており、少ない記憶容量に上書きしている記録方
式では、トレース上に残らないという問題があった。
Normally, it may take about 20 minutes to about 2 hours for an operator to find a fault after a fault has occurred on a transmission line. The storage capacity required during this time is about 180 Mbytes to 1140 Mbytes in a transmission path using 1 Mbit / sec and 10 bits per character. This is far beyond the storage capacity that can be secured for maintenance, and there is a problem that a recording method that overwrites a small storage capacity does not remain on the trace.

【0008】本発明の目的は、多量の記憶容量をもつデ
ィジタルオーディオ装置を利用してラインデータを記録
させ、伝送路障害時のラインデータの取りこぼしを防止
した分岐処理システム用オンラインデータ記録装置を提
供することにある。
An object of the present invention is to provide an on-line data recording apparatus for a branch processing system in which line data is recorded using a digital audio device having a large storage capacity and line data is prevented from being lost when a transmission path failure occurs. Is to do.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る分岐処理システム用オンラインデータ
記録装置は、変換器とディジタルオーディオ装置とを有
し、コンピュータに接続する幹線ケーブルに複数の端末
装置が分岐ケーブルを介してそれぞれ接続された分散処
理システムに用いるオンラインデータ記録装置におい
て、変換器は、任意の端末装置と幹線ケーブルとを接続
する分岐ケーブルに接続され、任意の端末装置とコンピ
ュータとの間で伝送されるオンラインデータを、ディジ
タルオーディオ装置に記憶させるディジタルオーディオ
インタフェースの信号に変換させるとともに、ディジタ
ルオーディオ装置から再生される信号をオンラインデー
タに変換させる機能を有するものであり、ディジタルオ
ーディオ装置は、変換器に接続され、変換器で変換され
たディジタルオーディオインタフェースの信号を記録保
存するとともに、その記録保存された信号を再生して変
換器に出力する機能を有するものである。
In order to achieve the above object, an on-line data recording apparatus for a branch processing system according to the present invention has a converter and a digital audio device, and a plurality of main cables connected to a computer. In an online data recording device used in a distributed processing system in which a terminal device is connected via a branch cable, a converter is connected to a branch cable connecting an arbitrary terminal device and a trunk cable, and is connected to an arbitrary terminal device and a computer. Has a function of converting online data transmitted between the digital audio device into a digital audio interface signal stored in the digital audio device and converting a signal reproduced from the digital audio device into online data. Equipment conversion It is connected to, together with the signals of converted digital audio interface for recording stored in the converter, and has a function of outputting to the transducer to reproduce the recorded stored signal.

【0010】[0010]

【作用】変換器5は、コンピュータ1と任意の端末装置
Tiとの間でやりとりされるオンラインデータをディジ
タルオーディオインタフェースの信号に変換し、ディジ
タルオーディオ装置8は、変換器5で変換されたディジ
タルオーディオインタフェースの信号を記録保存し、伝
送路障害時におけるデータを保管する。
The converter 5 converts online data exchanged between the computer 1 and an arbitrary terminal device Ti into a digital audio interface signal, and the digital audio device 8 converts the digital audio data converted by the converter 5 into digital audio interface signals. Records and saves interface signals and saves data in the event of a transmission line failure.

【0011】[0011]

【実施例】次に本発明の実施例について図面を参照して
説明する。図1は、本発明の一実施例のブロック図であ
る。図において、本実施例は、幹線ケーブル3の分岐ボ
ックスBiと任意の一つの端末装置TiのコネクタCi
との間に、変換器5とディジタルオーディオ装置8を接
続したものである。1はコンピュータ、2はコネクタ、
1〜Tnは端末装置、C1〜Cnはコネクタ、BC1
BCnは分岐ケーブル、B1〜Bnは分岐ボックスであ
る。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention. In the figure, the present embodiment shows a branch box Bi of a trunk cable 3 and a connector Ci of an arbitrary terminal device Ti.
, The converter 5 and the digital audio device 8 are connected. 1 is a computer, 2 is a connector,
T 1 to Tn are terminal devices, C 1 to Cn are connectors, and BC 1 to
BCn branch cable, B 1 to Bn is a branched box.

【0012】ディジタルオーディオ装置8は、多量たと
えば2時間分の記憶容量を有し、さらにアナログ信号を
標本化定理に基づきアナログ的な振幅レベルをディジタ
ルレベルにあてはめて符号化し、ディジタルオーディオ
インタフェースに変換する機能と、ディジタルインタフ
ェースの光信号を直接入力し、専用の磁気テープに記録
する機能と、専用の磁気テープから再生しディジタルオ
ーディオインタフェースからディジタルコードに復号化
後、アナログ信号へもどす機能と、ディジタルオーディ
オインタフェースの光信号を出力する機能とを有してい
る。
The digital audio device 8 has a large storage capacity, for example, two hours, and further converts an analog signal into a digital audio interface by encoding an analog signal by applying an analog amplitude level to a digital level based on the sampling theorem. Function to directly input the optical signal of the digital interface and record it on a dedicated magnetic tape; function to reproduce from the dedicated magnetic tape, decode the digital code from the digital audio interface into a digital code, and return to an analog signal; A function of outputting an optical signal of the interface.

【0013】図2は、図1の変換器5を詳細に示すブロ
ック図である。この変換器5は、伝送路上のシリアル信
号をディジタルオーディオインタフェースに変換する変
調部と、ディジタルオーディオインタフェースから伝送
路上へ送出するシリアル信号へ変換する復調部とから構
成される。
FIG. 2 is a block diagram showing the converter 5 of FIG. 1 in detail. The converter 5 includes a modulator for converting a serial signal on a transmission path to a digital audio interface, and a demodulator for converting a serial signal from the digital audio interface to a serial signal to be transmitted on the transmission path.

【0014】変調部は、ラインデータSIFを変換器内
の信号レベルに変換するライン受信回路14と、ライン
データSIFからバッファクロックRT及びラインデー
タRDを作り出す調歩同期検出回路16と、ラインデー
タRDを一時的に格納するバッファ回路17と、バッフ
ァデータBDと時計回路18から作り出される時計情報
とを合成する多重化回路19と、多重化データMUXD
をディジタルオーディオインタフェースに変換する変調
回路28と、ディジタル出力データDIGOを光信号に
変換する光送信器29とから構成されている。6は光ケ
ーブル、15,24は水晶発振器、25は分周回路、2
6葉1/6分周信号、27は1/3分周信号である。
The modulating unit converts the line data SIF into a signal level in the converter, a line receiving circuit 14, a start-stop synchronization detecting circuit 16 for generating a buffer clock RT and line data RD from the line data SIF, and a line data RD. A buffer circuit 17 for temporarily storing the data, a multiplexing circuit 19 for synthesizing the buffer data BD and the clock information generated from the clock circuit 18, and a multiplexed data MUXD.
Is converted into a digital audio interface, and an optical transmitter 29 that converts digital output data DIGO into an optical signal. 6 is an optical cable, 15 and 24 are crystal oscillators, 25 is a frequency dividing circuit, 2
Six-leaf 1/6 frequency-divided signal, 27 is a 1/3 frequency-divided signal.

【0015】復調部は、ディジタルオーディオ装置8か
ら再生される光信号を受信する光受信器32と、ディジ
タルオーディオインタフェースで作られたディジタル入
力力データDIGIをシリアル信号へ変換する復調回路
33と、16ビットデータDOから時計情報を分離し時
計情報の前後のシリアルデータを結合する信号結合回路
34と、バッファデータBWDを一時的に格納するバッ
ファ回路35と、バッファデータSDを伝送路上のシリ
アル信号へ位相を合わせる位相制御回路36と、変換器
5内の信号レベルから伝送路上の信号レベルへ変換する
ライン駆動回路37とから構成されている。7は光ケー
ブル、31は光コネクタである。
The demodulation unit includes an optical receiver 32 for receiving an optical signal reproduced from the digital audio device 8, a demodulation circuit 33 for converting digital input force data DIGI generated by the digital audio interface into a serial signal, and 16 A signal combining circuit 34 for separating clock information from the bit data DO and combining serial data before and after the clock information; a buffer circuit 35 for temporarily storing buffer data BWD; , And a line drive circuit 37 for converting the signal level in the converter 5 to the signal level on the transmission line. 7, an optical cable; and 31, an optical connector.

【0016】次に、本実施例の動作について図2〜図1
2を参照して説明する。
Next, the operation of this embodiment will be described with reference to FIGS.
This will be described with reference to FIG.

【0017】変調部の動作について図2〜図7を参照し
て説明する。図2において、変調部を動作させるとき
は、記録再生スイッチ11を記録側スイッチ接点12側
に手動で設定する。記録再生スイッチ11は、記録再生
スイッチ21と連動して動作するから、記録再生スイッ
チ21は記録側スイッチ接点22側に自動的に設定され
る。
The operation of the modulator will be described with reference to FIGS. In FIG. 2, when operating the modulation section, the recording / reproduction switch 11 is manually set to the recording-side switch contact 12 side. Since the recording / reproduction switch 11 operates in conjunction with the recording / reproduction switch 21, the recording / reproduction switch 21 is automatically set to the recording-side switch contact 22 side.

【0018】幹線ケーブル3から分岐コネクタBiによ
り分岐され分岐ケーブルBCiを流れるラインデータS
IFは、ライン受信回路14にて変換器5内で使われる
TTL信号レベルに変換される。
Line data S branched from the trunk cable 3 by the branch connector Bi and flowing through the branch cable BCi
The IF is converted by the line receiving circuit 14 into a TTL signal level used in the converter 5.

【0019】調歩同期検出回路16は、図3に示すよう
に、TTL信号レベルに変換されたラインデータSIF
のスタートビットSTBの立下がりで水晶発振器15か
ら作り出されるクロックrtの1/16分周波で同期を
かける。同期したクロックrtの1/16分周波の立上
がりでラインデータSIFを読出し、歪が取り除かれた
ラインデータRDとなる。バッファクロックRTは、ラ
インデータRDに同期しているクロックrtの1/16
分周波と位相比較して立上がりをラインデータRDの中
央に移動させた連続クロックである。
As shown in FIG. 3, the start-stop synchronization detecting circuit 16 converts the line data SIF converted to the TTL signal level.
Is synchronized with the 1/16 frequency of the clock rt generated from the crystal oscillator 15 at the fall of the start bit STB. The line data SIF is read out at the rise of the 1/16 frequency of the synchronized clock rt, and becomes the line data RD from which distortion has been removed. The buffer clock RT is 1/16 of the clock rt synchronized with the line data RD.
This is a continuous clock in which the rising edge is shifted to the center of the line data RD in comparison with the phase of the divided frequency.

【0020】バッファ回路17は、バッファクロックR
TによりラインデータRDをバッファに書込む。バッフ
ァ回路17は、32Kビットのバッファ容量をもってお
り、蓄積量が16Kビットを越えたら、図4に示すよう
に、フラグRF及びバッファクロックBRCKに同期さ
せ、バッファデータBDを24ビット連続して出力す
る。
The buffer circuit 17 has a buffer clock R
The line data RD is written into the buffer by T. The buffer circuit 17 has a buffer capacity of 32 Kbits, and when the storage amount exceeds 16 Kbits, as shown in FIG. 4, synchronizes with the flag RF and the buffer clock BRCK, and continuously outputs buffer data BD for 24 bits. .

【0021】多重化回路19は、図5に示すように、制
御ビット8ビットとバッファデータBD24ビットを合
成し、32ビット/1フレームを構成する。制御ビット
は、バッファ回路17から読出した有効データと、空時
間を埋めるために多重化回路19内で作られる無効デー
タとを判別する1ビット長のフラグFと、時計回路18
から読出した時計情報の開始位置を示す1ビット長のア
ドレスAと、4ビット長の時計情報D3〜D0及び2ビッ
ト長の予備ビットSとから構成される。多重化データM
UXDは、ビットクロックBCKに同期して変調回路へ
出力される。32ビットの初めの16ビットは、ディジ
タルオーディオ装置の左チャネルLch用データとな
り、後の16ビットは右チャネルPch用データとな
る。
As shown in FIG. 5, the multiplexing circuit 19 combines 8 bits of control bits and 24 bits of buffer data BD to form 32 bits / 1 frame. The control bits are a 1-bit flag F for discriminating between valid data read from the buffer circuit 17 and invalid data created in the multiplexing circuit 19 to fill the idle time, and a clock circuit 18.
It consists of 1 and address A of the bit length indicating the start position of the read clock information, and reserved bits S of the clock data D 3 to D 0 and 2 bit length of 4 bits in length. Multiplexed data M
UXD is output to the modulation circuit in synchronization with the bit clock BCK. The first 16 bits of the 32 bits are data for the left channel Lch of the digital audio device, and the remaining 16 bits are data for the right channel Pch.

【0022】変調回路28は、図6に示すように、ビッ
トクロックBCKに同期して読出した多重化データMU
XDを1チャネルクロックLRCK中にディジタルオー
ディオインタフェースに変調し、ディジタル出力データ
DIGOを光送信器29へ出力する。図7に多重化デー
タMUXDとディジタル出力データDIGOとの波形を
示す。
The modulation circuit 28 multiplexes the multiplexed data MU read out in synchronization with the bit clock BCK, as shown in FIG.
The XD is modulated by the digital audio interface during the one-channel clock LRCK, and the digital output data DIGO is output to the optical transmitter 29. FIG. 7 shows the waveforms of the multiplexed data MUXD and the digital output data DIGO.

【0023】復調部の動作について図2と図8〜図12
を参照して説明する。図2において、復調部を動作させ
るときは、記録再生スイッチ11を再生側スイッチ接点
13側に手動で設定する。記録再生スイッチ11は、記
録再生スイッチ21と連動して動作するから、記録再生
スイッチ21は再生側スイッチ接点23側に自動的に設
定される。
FIG. 2 and FIGS. 8 to 12 show the operation of the demodulation unit.
This will be described with reference to FIG. In FIG. 2, when operating the demodulation unit, the recording / reproduction switch 11 is manually set to the reproduction-side switch contact 13 side. Since the recording / reproduction switch 11 operates in conjunction with the recording / reproduction switch 21, the recording / reproduction switch 21 is automatically set to the reproduction-side switch contact 23 side.

【0024】ディジタルオーディオ装置8から再生させ
る光信号は、光受信器32に入力されディジタル入力デ
ータDIGIを復調回路33へ出力する。図8にディジ
タル入力データDIGIと、復調回路33にて復調され
た16ビットデータDOとの波形を示す。
An optical signal reproduced from the digital audio device 8 is input to an optical receiver 32 and outputs digital input data DIGI to a demodulation circuit 33. FIG. 8 shows the waveforms of the digital input data DIGI and the 16-bit data DO demodulated by the demodulation circuit 33.

【0025】復調回路33は、図9に示すように、分周
回路25から出力される6.144MHzである1/3
分周信号27の1/2分周波に同期させてディジタル入
力データDIGIを読出し、図10に示すように、ディ
ジタルオーディオインタフェースの信号を復調し、復調
回路33内にもつ位相同期ループ周波数復調器で同期さ
せたタイミングクロックBCOで16ビットデータDO
を1チャネル信号LR中に出力する。データステータス
WCは、1チャネル信号LR中で16ビットデータDO
が出力されていることを示す。
As shown in FIG. 9, the demodulation circuit 33 outputs 1/3 of 6.144 MHz output from the frequency dividing circuit 25.
The digital input data DIGI is read out in synchronization with the 1/2 frequency of the frequency-divided signal 27, and the digital audio interface signal is demodulated as shown in FIG. 16-bit data DO with synchronized timing clock BCO
Is output in the one-channel signal LR. Data status WC is 16-bit data DO in one channel signal LR.
Is output.

【0026】信号結合回路34は、タイミングクロック
BCOに同期した16ビットデータDOから制御ビット
8ビットを分離し、制御ビット内の時計情報の開始位置
を示すアドレスAを検出してから4ビット長の時計情報
3〜D0を時計情報表示回路20へ出力する。16ビッ
トデータDOの残り8ビットと次の16ビットデータD
Oの16ビットとを結合して、図11に示すように、入
力するデータステータスWC中に結合した24ビット長
のバッファデータBWDをバッファクロックBWCKで
バッファ回路35へ書込む。
The signal coupling circuit 34 separates 8 control bits from the 16-bit data DO synchronized with the timing clock BCO, detects the address A indicating the start position of the clock information in the control bits, and sets a 4-bit length. The clock information D 3 to D 0 are output to the clock information display circuit 20. The remaining 8 bits of the 16-bit data DO and the next 16-bit data D
The 16 bits of O are combined, and the 24-bit buffer data BWD combined in the input data status WC is written to the buffer circuit 35 with the buffer clock BWCK as shown in FIG.

【0027】バッファ回路35は、32Kビットのバッ
ファ容量をもっており、蓄積量が16Kビットを越えた
ら、図12に示すように、フラグWF及びバッファクロ
ックST2に同期させバッファデータSDを位相制御回
路36へ出力する。
The buffer circuit 35 has a buffer capacity of 32 Kbits. When the storage amount exceeds 16 Kbits, the buffer data SD is sent to the phase control circuit 36 in synchronization with the flag WF and the buffer clock ST2 as shown in FIG. Output.

【0028】位相制御回路36は、水晶発振器15から
出力されるクロックrtの1/16分周波で同期させて
ライン駆動回路37へ出力する。
The phase control circuit 36 synchronizes with the clock rt output from the crystal oscillator 15 at 1/16 frequency and outputs it to the line drive circuit 37.

【0029】ライン駆動回路37は、TTL信号レベル
から幹線ケーブル3上で使われるラインデータSIFの
信号レベルへ変換される。
The line drive circuit 37 converts the TTL signal level to the signal level of the line data SIF used on the trunk cable 3.

【0030】復調時は、幹線ケーブル3上へラインデー
タSIFを流すと、幹線ケーブル3上を流れる信号と衝
突して伝送路障害となるために、分岐コネクタCiから
分岐ケーブルBCiをはずし、更にコネクタ9に接続さ
れる分岐ケーブル10をはずしてから、分岐ケーブル1
0を分岐コネクタCiへ接続する。
At the time of demodulation, if the line data SIF flows on the trunk cable 3, it collides with the signal flowing on the trunk cable 3 to cause a transmission path failure. Therefore, the branch cable BCi is disconnected from the branch connector Ci, and 9 and the branch cable 10
0 is connected to the branch connector Ci.

【0031】復調時は、解析装置をコネクタ9に接続し
て採集されたラインデータを解析する。
At the time of demodulation, the analyzer is connected to the connector 9 to analyze the collected line data.

【0032】[0032]

【発明の効果】以上説明したように本発明は、多量例え
ば2時間分の記憶容量をもつディジタルオーディオ装置
にラインデータを記録させるようにしたので、伝送路障
害時のラインデータを取こぼすことがなくなるという効
果を有する。
As described above, according to the present invention, a large amount of line data is recorded in a digital audio device having a storage capacity of, for example, two hours, so that line data in the event of a transmission path failure can be omitted. It has the effect of disappearing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】図1の変換器の詳細を示すブロック図である。FIG. 2 is a block diagram showing details of the converter of FIG. 1;

【図3】変換器の調歩同期検出回路における信号の波形
図である。
FIG. 3 is a waveform diagram of a signal in a start-stop synchronization detection circuit of the converter.

【図4】変換器のバッファ回路における信号の波形図で
ある。
FIG. 4 is a waveform diagram of a signal in a buffer circuit of the converter.

【図5】変換器の多重化回路における信号の波形図であ
る。
FIG. 5 is a waveform diagram of a signal in a multiplexing circuit of the converter.

【図6】変換器の変調回路における信号の波形図であ
る。
FIG. 6 is a waveform diagram of a signal in a modulation circuit of the converter.

【図7】多重化データMUXDとディジタル出力データ
DIGOとの波形図である。
FIG. 7 is a waveform diagram of multiplexed data MUXD and digital output data DIGO.

【図8】ディジタル入力データDIGIと復調された1
6ビットデータDOとの波形図である。
FIG. 8 shows digital input data DIGI and demodulated 1
FIG. 6 is a waveform diagram with 6-bit data DO.

【図9】変換器の光受信器における信号の波形図であ
る。
FIG. 9 is a waveform diagram of a signal in the optical receiver of the converter.

【図10】変換器の復調回路における信号の波形図であ
る。
FIG. 10 is a waveform diagram of a signal in a demodulation circuit of the converter.

【図11】変換器の信号結合回路における信号の波形図
である。
FIG. 11 is a waveform diagram of a signal in a signal coupling circuit of the converter.

【図12】変換器のバッファ回路における信号の波形図
である。
FIG. 12 is a waveform diagram of a signal in a buffer circuit of the converter.

【図13】従来の分散処理システムを示すブロック図で
ある。
FIG. 13 is a block diagram showing a conventional distributed processing system.

【符号の説明】[Explanation of symbols]

1 コンピュータ 2,9,C1〜Cn コネクタ 3 幹線ケーブル 4 終端回路 5 変換器 6,7 光ケーブル 8 ディジタルオーディオ装置 10,BC1〜BCn 分岐ケーブル 11,21 記録再生スイッチ 12,22 記録側スイッチ接点 13,23 再生側スイッチ接点 14 ライン受信回路 15,24 水晶発振器 16 調歩同期検出回路 17,35 バッファ回路 18 時計回路 19 多重化回路 20 時計情報表示回路 25 分周回路 26 1/6分周信号 27 1/3分周信号 28 変調回路 29 光送信器 30,31 光コネクタ 32 光受信器 33 復調回路 34 信号結合回路 36 位相制御回路 37 ライン駆動回路 B1〜Bn 分岐ボックス T1〜Tn 端末装置1 computer 2, 9, C 1 to Cn connector 3 mains cable 4 termination circuit 5 transducers 6,7 cable 8 digital audio unit 10, BC 1 ~BCn branch cable 11, 21 recording and reproduction switches 12 and 22 recording side switch contact 13 , 23 reproduction side switch contact 14 line receiving circuit 15, 24 crystal oscillator 16 start-stop synchronization detecting circuit 17, 35 buffer circuit 18 clock circuit 19 multiplexing circuit 20 clock information display circuit 25 frequency dividing circuit 26 1/6 frequency dividing signal 27 1 / 3 frequency-divided signal 28 modulation circuit 29 optical transmitter 30,31 optical connector 32 optical receiver 33 demodulation circuit 34 signal coupling circuit 36 phase control circuit 37 line drive circuit B 1 to Bn branch box T 1 to Tn terminal device

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 変換器とディジタルオーディオ装置とを
有し、コンピュータに接続する幹線ケーブルに複数の端
末装置が分岐ケーブルを介してそれぞれ接続された分散
処理システムに用いるオンラインデータ記録装置におい
て、変換器は、任意の端末装置と幹線ケーブルとを接続
する分岐ケーブルに接続され、任意の端末装置とコンピ
ュータとの間で伝送されるオンラインデータを、ディジ
タルオーディオ装置に記憶させるディジタルオーディオ
インタフェースの信号に変換させるとともに、ディジタ
ルオーディオ装置から再生される信号をオンラインデー
タに変換させる機能を有するものであり、ディジタルオ
ーディオ装置は、変換器に接続され、変換器で変換され
たディジタルオーディオインタフェースの信号を記録保
存するとともに、その記録保存された信号を再生して変
換器に出力する機能を有するものであることを特徴とす
る分散処理システム用オンラインデータ記録装置。
1. An online data recording apparatus for use in a distributed processing system having a converter and a digital audio device, wherein a plurality of terminal devices are connected to a main cable connected to a computer via a branch cable, respectively. Is connected to a branch cable connecting an arbitrary terminal device and a main cable, and converts online data transmitted between the arbitrary terminal device and the computer into a digital audio interface signal to be stored in the digital audio device. In addition, the digital audio device has a function of converting a signal reproduced from the digital audio device into online data. The digital audio device is connected to the converter and records and saves the digital audio interface signal converted by the converter. , That An online data recording apparatus for a distributed processing system, having a function of reproducing a signal recorded and stored in the apparatus and outputting the signal to a converter.
JP2412524A 1990-12-20 1990-12-20 Online data recorder for distributed processing system Expired - Lifetime JP2573748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2412524A JP2573748B2 (en) 1990-12-20 1990-12-20 Online data recorder for distributed processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2412524A JP2573748B2 (en) 1990-12-20 1990-12-20 Online data recorder for distributed processing system

Publications (2)

Publication Number Publication Date
JPH04220833A JPH04220833A (en) 1992-08-11
JP2573748B2 true JP2573748B2 (en) 1997-01-22

Family

ID=18521353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2412524A Expired - Lifetime JP2573748B2 (en) 1990-12-20 1990-12-20 Online data recorder for distributed processing system

Country Status (1)

Country Link
JP (1) JP2573748B2 (en)

Also Published As

Publication number Publication date
JPH04220833A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
US3681524A (en) Multiple frequency time code generator and reader
KR0180542B1 (en) System and device for digital information transmission/reception and recording/reproducing
US4361852A (en) Signal processing circuit for video signal with buried audio signal
US4855847A (en) Video disk reproducing device having improved motor speed control
JP2573748B2 (en) Online data recorder for distributed processing system
EP1047212B1 (en) Apparatus and method for audio data/audio-related information transfer
JP3389747B2 (en) Transmission device, transmission recording device, and reproduction transmission device
CN100394786C (en) Audio signal delay apparatus and method
JPH06326967A (en) Data transmission method
JP2747131B2 (en) Online data recorder
JPS6149741B2 (en)
JP2760261B2 (en) Transmission device and transmission method
JP3509934B2 (en) MONITORING SYSTEM AND IMAGE RECORDING / REPRODUCING DEVICE USED FOR THE SAME
JPS60111369A (en) Recording and reproducing device
KR100271443B1 (en) Audio editor of a dvcr
JP3630251B2 (en) Video editing system, playback device and editing device
JP3047500B2 (en) Serial interface circuit
JPH07121161A (en) Method and device for remote recording and reproduction
JP3459145B2 (en) Digital signal recording / reproducing device
JPH04345966A (en) Recording controller
KR0154946B1 (en) Data clock generating apparatus in a d-vhs video cassette recorder
JP3132235B2 (en) Transmitter and receiver for random data
JP2535828B2 (en) Signal transmission device
JPS58141069A (en) Data communication system
JPH06295574A (en) Musical performance recording and reproducing device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15