JP2547141Y2 - Stopwatch - Google Patents

Stopwatch

Info

Publication number
JP2547141Y2
JP2547141Y2 JP1990036624U JP3662490U JP2547141Y2 JP 2547141 Y2 JP2547141 Y2 JP 2547141Y2 JP 1990036624 U JP1990036624 U JP 1990036624U JP 3662490 U JP3662490 U JP 3662490U JP 2547141 Y2 JP2547141 Y2 JP 2547141Y2
Authority
JP
Japan
Prior art keywords
time
key
target
memory
stopwatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990036624U
Other languages
Japanese (ja)
Other versions
JPH03128891U (en
Inventor
治男 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1990036624U priority Critical patent/JP2547141Y2/en
Publication of JPH03128891U publication Critical patent/JPH03128891U/ja
Application granted granted Critical
Publication of JP2547141Y2 publication Critical patent/JP2547141Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、複数の目標スプリット時間の設定が可能な
ストップウオッチに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a stopwatch capable of setting a plurality of target split times.

〔従来技術及びその問題点〕[Prior art and its problems]

従来、複数の目標スプリット時間が設定可能で、実際
に計測したスプリット時間と目標スプリット時間との時
間差を表示するストップウオッチが知られている。
Conventionally, there has been known a stopwatch which can set a plurality of target split times and displays a time difference between an actually measured split time and the target split time.

例えば、トライアスロンなどのように水泳、自転車、
マラソンなどの複数の競技を連続して行うものでは、各
競技の目標スプリットタイムを予め設定しておくことに
より、各競技に実際にかかった時間が、目標時間に対し
て遅れているか、あるいは早いかを簡単に知ることがで
きる。
For example, swimming, bicycle, like triathlon
In a series of multiple events such as marathons, the target split time for each event is set in advance so that the actual time spent in each event is delayed or faster than the target time. Can be easily known.

しかしながら、ある競技を終了した時間が目標スプリ
ット時間と大幅に異なってしまった場合などには、次に
使用するにあたってその時間を基準として新たに目標ス
プリット時間を設定する必要が生じる。
However, for example, when the time when a certain game is completed is significantly different from the target split time, it is necessary to set a new target split time based on the time when the game is next used.

このような場合、従来のストップウオッチでは、以降
の競技の目標スプリット時間を、ユーザが全て設定し直
さなければならず修正操作が面倒であった。
In such a case, in the conventional stopwatch, the user has to reset all the target split times of the subsequent competition, and the correction operation is troublesome.

〔考案の目的〕[Purpose of the invention]

本考案は、目標スプリット時間の修正を簡単に行える
ようにすることを目的とする。
An object of the present invention is to make it possible to easily correct a target split time.

〔考案の要点〕[Points of the invention]

本考案は、複数の目標スプリット時間を設定した状態
において、任意の目標スプリット時間を修正したとき、
以降の目標時間が修正時間分だけ修正されることを要点
とする。
In the present invention, when a plurality of target split times are set and any target split time is corrected,
The point is that the subsequent target time is corrected by the correction time.

〔実施例〕〔Example〕

以下、本考案の実施例を図面を参照しながら説明す
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は、本考案の実施例のストップウオッチ機能付
電子腕時計の回路構成図である。
FIG. 1 is a circuit configuration diagram of an electronic wristwatch with a stopwatch function according to an embodiment of the present invention.

同図において、発振器1は、一定周期のクロック信号
を生成し分周・タイミング回路2に出力する。分周・タ
イミング回路2は、上記クロック信号を分周して1/100
秒信号や1秒信号等計時の基準となる計時信号を作成す
るとともに、各ブロックを時系列にコントロールするタ
イミング信号を出力する。
In FIG. 1, an oscillator 1 generates a clock signal having a constant cycle and outputs the clock signal to a frequency dividing / timing circuit 2. The frequency divider / timing circuit 2 divides the clock signal by 1/100
A time signal, such as a second signal or a one-second signal, which serves as a reference for time measurement is created, and a timing signal for controlling each block in time series is output.

キー入力部3は、後述するS1〜S6キー等からなり、そ
れらのキーの操作信号を出力する。
The key input unit 3 is composed S 1 to S 6 key to be described later, and outputs an operation signal of those keys.

ROM4は、全体のシステムを制御するマイクロプログラ
ムを記憶している固定メモリである。ROMアドレス制御
部5は、制御部6からの指示に従ってROM4の読み出しア
ドレスを制御するブロックである。制御部6はCPU等か
らなり、ROM4から読み出されるマイクロプログラムに従
って、後述する時刻計時処理、ストップウオッチ計測処
理、目標スプリット時間の修正処理等を実行する。ま
た、制御部6は、それらの処理の実行時に、ランダムア
クセスメモリからなるRAM7のレジスタ等へのデータの書
き込み、読み出しを行う。
The ROM 4 is a fixed memory that stores a micro program for controlling the entire system. The ROM address control unit 5 is a block that controls a read address of the ROM 4 according to an instruction from the control unit 6. The control unit 6 includes a CPU and the like, and executes a time counting process, a stopwatch measurement process, a target split time correction process, and the like, which will be described later, according to a microprogram read from the ROM 4. Further, the control unit 6 writes and reads data to and from a register or the like of the RAM 7 composed of a random access memory when executing these processes.

第2図は、上記RAM7のレジスタ構成図である。時刻レ
ジスタTは、計時される現在時刻データを記憶するレジ
スタであり、レジスタSは、ストップウオッチの計測時
間を記憶するレジスタである。
FIG. 2 is a diagram showing the register configuration of the RAM 7. The time register T is a register for storing the current time data to be measured, and the register S is a register for storing the measured time of the stopwatch.

レジスタMは、動作モードに対応した数値を記憶する
モードレジスタであり、例えば時刻表示モードのときM
=0が、ストップウオッチ表示モードのときM=1が記
憶される。
The register M is a mode register that stores a numerical value corresponding to the operation mode.
When = 0 is in the stopwatch display mode, M = 1 is stored.

フラグFは、目標時間の設定時にセットされるフラグ
であり、フラグEはストップウオッチの時間計測中セッ
トされるフラグである。
The flag F is a flag that is set when the target time is set, and the flag E is a flag that is set during stopwatch time measurement.

n個のストップウオッチメモリD0〜Dnは、それぞれ目
標スプリット時間を記憶するレジスタDXと、計測された
スプリット時間を記憶するレジスタDYと、それらの時間
差を記憶するレジスタD2とで構成されている。また、ポ
インタPは、ストップウオッチメモリD0〜Dnのうちの1
つのアドレスを指定するポインタである。
the n stopwatch memory D 0 to D n is composed of a register D X for storing a target split times, respectively, and register D Y for storing the measured split time, a register D 2 for storing their time difference ing. Further, the pointer P is one of the stopwatch memory D 0 to D n
Is a pointer to two addresses.

第1図に戻り、表示制御部8は、液晶表示装置等で構
成される表示部9の表示を制御する回路であり、制御部
6から出力される現在時刻データ、目標スプリット時間
データ、計測中の時間データ等を表示する。
Returning to FIG. 1, the display control unit 8 is a circuit for controlling the display of the display unit 9 composed of a liquid crystal display device or the like, and outputs the current time data, the target split time data, and the measuring time output from the control unit 6. Display time data and the like.

また、ブザー駆動回路10とブザー11は、アラーム時刻
等の設定が行われ、計時される時刻が設定時刻に達した
とき、或いはストップウオッチの計測時間が目標スプリ
ット時間に一致した時報知する回路である。
Further, the buzzer drive circuit 10 and the buzzer 11 are circuits for setting an alarm time and the like, and notifying when the time to be measured reaches the set time or when the measured time of the stopwatch coincides with the target split time. .

次に以上のような構成の実施例の動作を、第3図及び
第4図のフローチャートを参照しながら説明する。
Next, the operation of the embodiment having the above configuration will be described with reference to the flowcharts of FIGS.

第3図は、全体的な処理動作を説明するフローチャー
トである。同図のステップST1では、先ずフラグEがセ
ットされているか否を調べ、ストップウオッチ計測中か
どうかを判別する。
FIG. 3 is a flowchart for explaining the overall processing operation. In step ST1 of the figure, first, it is determined whether or not the flag E is set, and it is determined whether or not stopwatch measurement is being performed.

フラグEがセットされているときには、ステップST2
に進み1/100秒の計側タイミング信号に基づいてレジス
タSを「1」インクリメントして計測時間を更新する。
If the flag E is set, the process proceeds to step ST2.
The register S is incremented by "1" based on the 1/100 second measurement side timing signal to update the measurement time.

次に、ステップST3では、1秒毎の計時タイミングか
否かを判別する。計時タイミングであれば、次のステッ
プST4で時刻データを更新し、更新した時刻データを時
刻レジスタTに格納する。
Next, in step ST3, it is determined whether or not the timing is the timing of every second. If it is timed timing, the time data is updated in the next step ST4, and the updated time data is stored in the time register T.

次に、ステップST5では、キー入力部3からのキーの
操作信号の検出を行って、何らかのキー操作が行われた
か否を判別する。キー操作が行われたときには、ステッ
プST6に進みキー処理を実行する。その後、ステップST7
の表示処理に進み、動作モードに応じて現在時刻あるい
は計測時間等を表示する。
Next, in step ST5, a key operation signal from the key input unit 3 is detected to determine whether any key operation has been performed. When a key operation has been performed, the process proceeds to step ST6 to execute a key process. Then, step ST7
To display the current time or measured time according to the operation mode.

次に、上記キー処理ST6の処理内容を、第4図のフロ
ーチャート及び第5図の表示状態の変換図を参照して説
明する。
Next, the contents of the key processing ST6 will be described with reference to the flowchart of FIG. 4 and the display state conversion diagram of FIG.

何らかのキー操作が行われると、第4図のステップS1
において、先ず操作されたキーがS4キーかどうかを判別
する。S4キーであったときには、次のステップS2でモー
ドレジスタMの値が「1」かどうかを判別し、M=1で
あれば、さらに次のステップS3でフラグFが「0」かど
うかを判別する。
When any key operation is performed, step S1 in FIG.
In firstly operated key to determine whether S 4 key. S 4 when was key to determine whether the value of the mode register M in the next step S2 is "1", if M = 1, if more or flag F is in the next step S3 "0" Determine.

M=1かつF=0であったときには、第5図(1)に
示すストップウオッチ表示モードのクリア状態(F=
0)において、S4キーが操作されたときであり、ステッ
プS4に進みポインタPにストップウオッチメモリD0〜Dn
のうち先頭のメモリD0を指定するアドレスをセットし、
さらにフラグFに「1」をセットして目標時間設定状態
に切り換える。
When M = 1 and F = 0, the stopwatch display mode shown in FIG.
At 0), and when the S 4 key is operated, stopwatch memory D 0 to D n in the pointer P advances to step S4
Set the address to specify a memory D 0 at the beginning of the,
Further, the flag F is set to "1" to switch to the target time setting state.

一方、M=1かつF=1であったときには、第5図
(2)に示す目標時間設定状態において、目標時間の設
定等が終了してS4キーが操作されたときであり、ステッ
プS5に進みフラグFに「0」を設定してクリア状態に切
り換える。
On the other hand, when was M = 1 and F = 1 is when the fifth in the target time setting state shown in Figure (2), S 4 key target time setting etc. is completed is operated, step S5 To set the flag F to "0" and switch to the clear state.

また、ステップS2の判別でM≠1であったときには、
時刻表示モード(M=0)においてS4キーが操作された
ときであり、ステップS6に進み他のS4キー処理を実行す
る。
When M ≠ 1 in the determination in step S2,
In the time display mode (M = 0) is when the S 4 key is operated, to perform other S 4 key processing proceeds to step S6.

ステップS1の判別で操作されたのがS4キーでなけれ
ば、次にステップS7に進み、S2キーの操作か否かを判別
する。操作されたのがS2キーであれば、ステップS8にお
いてモードレジスタMが「1」でかつフラグFが「1」
かどうかを判別する。
If not S 4 key that is operated is judged at the step S1, then the process proceeds to step S7, it is determined whether the operation or not of the S 2 key. If S 2 key that engineered, in step S8 mode register M is "1" and the flag F is "1"
Is determined.

M=1かつF=1ときは、第5図(2)に示すストッ
プウオッチ表示モードの目標時間設定状態において、S2
キーが操作されたときであり、ステップS9に進みポイン
タPを次に進める。すなわち、目標時間設定状態におい
ては、S2キーを操作することによりn個のストップウオ
ッチメモリD0〜Dnを順次指定することができる。
M = 1 and F = 1 case, the target time setting state of the stopwatch display mode shown in FIG. 5 (2), S 2
This is when the key is operated, and the flow advances to step S9 to move the pointer P to the next position. That is, in the target time set state, it is possible to sequentially specify the n stopwatch memory D 0 to D n by manipulating the S 2 key.

また、ステップS8の判別において、M≠1またはF≠
1のときには、時刻表示モードまたはストップウオッチ
表示モードの目標時間設定状態以外の状態で、S2キーが
操作されたときであり、ステップS10に進み他のS2キー
処理を実行する。この他のS2キー処理により、例えばM
=1で且つF=0の場合は例えば第5図に示すように、
クリア状態においてS2キーを操作すると、フラグE=1
となり時間計測がスタートして時間計測状態となり、ま
たE=1の状態で再度S2キーを操作するとフラグE=0
となって計測がストップして計測ストップ状態となる。
すなわち、S2キーは時間計測のスタート、ストップキー
として機能する。
Further, in the determination in step S8, M {1 or F}
When one is in a state other than the target time setting state of the time display mode or stopwatch display mode is when the S 2 key is operated, to perform other S 2 key processing proceeds to step S10. The other S 2 key processing, for example M
= 1 and F = 0, for example, as shown in FIG.
By operating the S 2 key in the clear state, the flag E = 1
And becomes time measurement becomes time measurement state is started, also is operated again S 2 key while the E = 1 flag E = 0
As a result, the measurement is stopped and the measurement is stopped.
In other words, the start of the S 2 key is time measurement, to function as a stop key.

第4図において、ステップS7の判別で操作されたのが
S2キーでないときには、ステップS11に進みS5キーの操
作かどうかを判別する。
In FIG. 4, what was operated in the determination of step S7 is
When not S 2 key, to determine whether S 5 key operation proceeds to step S11.

操作されたのがS5キーであったときには、次のステッ
プS12において、M=1かつF=1かどうかを判別す
る。
When the engineered were S 5 key, at the next step S12, it is determined whether M = 1 and F = 1.

M=1かつF=1のとき、すなわちストップウオッチ
表示モードの目標時間設定状態において、S5キーが操作
されたときには、目標時間を設定するに当たって時、
分、秒の各桁を選択するときであり、ステップS13ではS
5キーが操作される毎に次の桁を選択する。
M = 1 and when F = 1, i.e. in the target time setting state of the stopwatch display mode, when the S 5 key is operated, when order to set the target time,
It is time to select each digit of minute and second.
Each time the 5 key is operated, the next digit is selected.

また、このときステップS12の判別においてM≠1ま
たはF≠1であれば、時刻表示モードまたはストップウ
オッチ表示モードの目標時間設定状態以外の状態で、S5
キーが操作されれたときであり、ステップS14に進み他
のS5キー処理を実行する。
Further, if M ≠ 1 or a F ≠ 1 in the determination of the time step S12, in a state other than the target time setting state of the time display mode or stopwatch display mode, S 5
It is when a key is operated, to perform other S 5 key processing proceeds to step S14.

例えば、第5図(3)に示すM=1,F=1,E=0の計測
ストップ状態においてS5キーが操作されると、先ずスト
ップウオッチメモリD0〜Dnのうち1番目の計測スプリッ
ト時間が表示され、以下S5キーが操作される毎に次のメ
モリエリアの計測スプリット時間が表示される。
For example, if S 5 key is operated in the state of stopping to measure the M = 1, F = 1, E = 0 shown in FIG. 5 (3), first the first measurement split among the stopwatch memory D 0 to D n time is displayed, S 5 key each time it is operated in the next memory area measured split time is displayed below.

第4図に戻り、ステップS11の判別において操作され
たのがS5キーでなければ、ステップS15に進みS6キーの
操作かどうかを判別する。
Returning to FIG. 4, the engineered in the determination of step S11 is not the S 5 key, to determine whether S of 6 key operation proceeds to step S15.

操作されたのがS6キーであれば、ステップS16に進み
M=1かつF=1かどうか、すなわちS6キーの操作がス
トップウオッチ表示モードの目標時間設定状態において
行われたか否かを判別する。
If S 6 key of engineered, whether on whether proceeds M = 1 and F = 1 step S16, i.e., the operation of S 6 key determines whether performed in target time setting state of the stopwatch display mode .

M=1かつF=1のときには、ステップS17で、先ず
ポインタPがストップウオッチメモリの先頭メモリD0
アドレスD0を指示しているか否かを判別する。ポインタ
Pが先頭のメモリD0を指示しているときには、次のステ
ップS18で、メモリD0の選択桁及びメモリD0以下の各メ
モリのメモリD0と同じ選択桁の値を「1」インクリメン
トする。
When M = 1 and F = 1 in step S17, first, the pointer P is determined whether or not the instruction address D 0 of the first memory D 0 stopwatch memory. When the pointer P is indicated memory D 0 of the top, at the next step S18, the selected digits and the memory D 0 following values of the same selection order of magnitude as the memory D 0 of the memory in the memory D 0 is incremented by "1" I do.

このときP≠D0であれば、ステップS19に進みポイン
タPが2番目のメモリD1を示しているか否かを判別す
る。2番目のメモリD1を指示しているときには、次のス
テップS20において、メモリD1の選択桁及びメモリD1
下の各メモリの選択桁の値を「1」インクリメントす
る。
If this time is P ≠ D 0, the pointer P advances to step S19, it is determined whether or not shows second memory D 1. When instructs the second memory D 1, at the next step S20, the selected digits and the memory D 1 the following values of selected digits of each memory of the memory D 1 is incremented by "1".

ステップS19の判別でP≠D1であれば、ステップS21に
進み、ポインタPが3番目のメモリD2を指示しているか
否かを判別する。P=D2であれば、次のステップS22で
メモリD2を含む以下のメモリの選択桁の値を「1」イン
クリメントする。
If P ≠ D 1 is determined at the step S19, the process proceeds to step S21, it is determined whether the pointer P is pointing to a third memory D 2. If P = D 2, is incremented by "1" the value of the selected digit following memory including memory D 2 at the next step S22.

このときP≠D2であれば、ステップS23に進み以下、
順次メモリD3、D4・・・について同様な判別を行い、ポ
インタPの指示するメモリとそれ以降の各メモリの選択
桁の値をインクリメントする。
If this time is P ≠ D 2, following the procedure proceeds to step S23,
The same determination is sequentially performed for the memories D 3 , D 4, ..., And the value of the selected digit of the memory indicated by the pointer P and the subsequent memory is incremented.

これにより、例えばストップウオッチメモリD0〜Dn
それぞれ目標スプリット時間を設定した状態で、そのう
ちの任意の1つのメモリ内の目標スプリット時間を修正
したときには、そのときの修正時間分だけそれ以降のメ
モリの目標スプリット時間が同時に修正される。従っ
て、競技中などにおいても、実際に計測された時間と目
標スプリット時間との差が大きいときには、以後の目標
時間を簡単に修正することができる。
Thus, for example, when the target split time is set in each of the stopwatch memories D 0 to D n and the target split time in any one of the memories is corrected, the subsequent memories are corrected by the correction time at that time. The target split time is modified at the same time. Therefore, even during a game or the like, when the difference between the actually measured time and the target split time is large, the subsequent target time can be easily corrected.

一方、ステップS16の判別でM≠1またはF≠1のと
きには、時刻表示モードまたは目標時間設定状態以外の
ときにS6キーが操作されたときであるので、ステップS2
4に進み他のS6キー処理を実行する。
On the other hand, when M ≠ 1 or F ≠ 1 in the determination of the step S16, since when the S 6 key is operated at a time other than the time display mode or target time setting state, step S2
Proceed to the 4 to run the other S 6 key processing.

この他のS6キー処理では、例えば第5図(4)に示す
M=1,F=1,E=1の計測状態においてS6キーを操作する
と、そのときの計測時間がスプリット時間としてポイン
タPでアドレス指定されているストップウオッチメモリ
に格納されると共に、計測されたスプリット時間と目標
時間との時間差が表示部9に表示される。また、目標時
間との時間差が表示された状態でS6キーを操作すると、
次のストップウオッチメモリがアドレス指定されるよう
ポインタPが更新されると共に再び計測中の時間が表示
される。
In the other S 6 key processing, for example, FIG. 5 (4) M = 1 shown in, F = 1, operating the S 6 keys in the measurement state of E = 1, pointer measurement time at that time as a split time While being stored in the stopwatch memory addressed by P, the time difference between the measured split time and the target time is displayed on the display unit 9. Moreover, by operating the S 6 key when the time difference between the target time is displayed,
The pointer P is updated so that the next stopwatch memory is addressed, and the time being measured is displayed again.

上記ステップS15でS6キーの操作でないことが判別さ
れた場合には、ステップS25に進み、他のキー、即ちS1
キー,S3キーのキー処理がなされる。
If it is not the operation of S 6 keys in the step S15 is determined, the process proceeds to step S25, other keys, namely S 1
Key, key processing of S 3 key is made.

S1キーの処理については詳述してないが、このS1キー
は、動作モードを切り換えるキーであり、S1キーを操作
することにより第5図に示すように時刻表示モード(M
=0)とストップウオッチ表示モード(M=1)とを交
互に切り換えることができる。
Although not described in detail the processing of S 1 key, the S 1 key is a key for switching the operation mode, the fifth, as shown in FIG time display mode by operating the S 1 key (M
= 0) and the stopwatch display mode (M = 1) can be alternately switched.

また、S3キーはストップウオッチのストップ状態、即
ち、M=1,F=1,E=1のとき、第5図に示すように表示
されている計測データをクリアしてフラグFを0に設定
し第5図(1)のクリア状態にするスイッチである。ま
た、この時、ストップウオッチメモリD0〜Dnの計測時間
レジスタDy、時間差レジスタDzの値もクリアされるよう
になっている。
The set, S 3 key stopwatch stop state, i.e., when M = 1, F = 1, E = 1, the flag F to 0 to clear the measurement data are displayed as shown in FIG. 5 5 (1). At this time, the stopwatch memory D 0 to D n of the measurement time register D y, the value of the time difference register D z is adapted to be cleared.

次に、以上の処理が実行されたときにストップウオッ
チメモリD0〜Dnに記憶されるデータについて第6図を参
照して説明する。
It will now be described with reference to FIG. 6 for the data to be stored in the stopwatch memory D 0 to D n When the above processing has been executed.

第6図(a)は、目標スプリット時間の設定を終えた
時のレジスタの内容を示しており、各メモリD0〜D2の目
標時間レジスタDXには、それぞれ設定された計測開始か
らの目標とする目標スプリット時間「10′00″00」、
「25′00″00」、「45′00″00」等が記憶されている。
また、初期状態においてはポインタPは先頭メモリD0
指示している。
Figure 6 (a) shows the contents of the register when the finished configuring the target split time, the target time register D X of each memory D 0 to D 2, from the start of measurement that are set respectively Target split time "10'00" 00 ",
"25'00" 00 ","45'00"00" and the like are stored.
Further, the pointer P is in the initial state are indicated the head memory D 0.

この状態で時間計測が開始された後S6キーが操作され
ると、同図(b)に示すようにレジスタSに記憶されて
いる計測時間「15′00″01」が計測スプリット時間とし
て、1番目のメモリD0の計測時間レジスタDYに記憶され
る。さらに、計測スプリット時間とこの場合の目標スプ
リット時間「10′00″00」との時間差「5′10″01」が
時間差レジスタDzに記憶される。
When S 6 key is operated after the time measurement is started in this state, as the time of measurement stored in the register S as shown in FIG. (B) "15'00" 01 "is measured split time, It is stored in the first memory D 0 of the measurement time register D Y. Further, "time difference" 00 "5'10 target split time 10'00""In this case the measurement split time 01" is stored in the time difference register D z.

第6図(c)は、3回目のスプリット時間の計測が終
了した時のレジスタの内容を示している。各メモリの計
測時間レジスタDyには、1回目、2回目、3回目のスプ
リット時間が、それぞれ記憶されており、時間差レジス
タDzには、計測されたスプリット時間とそれぞれの目標
時間との時間差が記憶されている。
FIG. 6 (c) shows the contents of the register when the third split time measurement is completed. The measurement time register D y of each memory, first time, second time, the third split time, are respectively stored in the time difference register D z, measured time difference between the split time and the respective target time Is stored.

このようにして記憶されたデータはS5キーにより第5
図(5)以下の結果表示で知ることが出来る。然して、
これらの結果表示により最初の目標時間のみが5分以上
も計測結果と差があることがわかる。そこで、S3キーを
操作して計測時間レジスタDy、時間差レジスタDzをクリ
アした後S4キーの操作により第5図(2)の目標時間設
定モードにしてメモリD0の目標時間を訂正する。
By this way, the stored data S 5 key 5
It can be known from the result display shown in FIG. However,
From these result displays, it can be seen that there is a difference between the measurement result and the initial target time only for 5 minutes or more. Therefore, S 3 by operating the key measurement time register D y, correct target time of the memory D 0 in the target time setting mode of FIG. 5 (2) by operating the S 4 key after clearing the time difference register D z I do.

第6図(d)は、同図(a)に示した目標スプリット
時間のうち、1番目のメモリD0の目標スプリット時間を
修正したときのメモリの内容を示している。例えば、1
番目の目標スプリット時間を「10′00″00」から「15′
00″00」に修正すると、以降のメモリの目標時間に修正
時間、この場合「5′00″00」が加算され、それぞれ
「30′00″00」、「50′00″00」に修正される。
Figure 6 (d) are out of target split times shown in FIG. 6 (a), shows the contents of the memory when the corrected target split time of the first memory D 0. For example, 1
Change the target split time from "10'00" 00 "to" 15 '
When corrected to 00 "00", the corrected time is added to the subsequent target time of the memory, in this case "5'00" 00 ", and corrected to"30'00"00" and "50'00" 00 ", respectively. You.

このようにストップウオッチメモリD0〜Dnの中の任意
の目標時間を修正したときに、同時にそれ以降のメモリ
エリアの目標時間が修正時間分だけ修正されるので、次
に同じ計測を行う場合の目標時間の修正操作が簡単とな
り、容易に実際の計測時間に合わせて目標時間を修正す
ることができる。
Thus when modifying the arbitrary target time in the stopwatch memory D 0 to D n, because at the same time the target time subsequent memory area is modified by modifying time period, when the next performing the same measurement The operation of correcting the target time is simplified, and the target time can be easily corrected according to the actual measurement time.

尚、本考案は、実施例に述べた電子腕時計に限らず、
ストップウトッチ専用の機器であっても良いし、他の電
子機器に組み込むこともできる。
The present invention is not limited to the electronic wristwatch described in the embodiment,
The device may be a device dedicated to the stopout, or may be incorporated in another electronic device.

〔考案の効果〕[Effect of the invention]

本考案によれば、設定した複数の目標時間の中の任意
の目標時間を修正したときに、以降の目標時間が同時に
修正されるので、以降目標時間を修正する操作が不要と
なり修正操作が簡単になる。
According to the present invention, when an arbitrary target time out of a plurality of set target times is corrected, the subsequent target times are simultaneously corrected. become.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本考案の実施例の回路構成図、 第2図は、第1図のRAMのレジスタの構成図、 第3図は、実施例の全体の処理動作を説明するフローチ
ャート、 第4図は、キー処理のフローチャート、 第5図は、キー操作による状態遷移の説明図、 第6図は、ストップウオッチメモリの内容の一例を示す
図である。 S1〜S6……キー、3……キー入力部、D1〜Dn……ストッ
プウトッチメモリ、6……制御部、7……RAM.
FIG. 1 is a circuit configuration diagram of an embodiment of the present invention, FIG. 2 is a configuration diagram of a RAM register of FIG. 1, FIG. 3 is a flowchart for explaining the overall processing operation of the embodiment, FIG. FIG. 5 is a flowchart of key processing, FIG. 5 is an explanatory diagram of state transition by key operation, and FIG. 6 is a diagram showing an example of the contents of a stopwatch memory. S 1 to S 6 ...... key, 3 ...... key input unit, D 1 to D n ...... stop window Totchi memory, 6 ...... controller, 7 ...... RAM.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】時間を計測する計時手段と、 設定された複数の目標スプリット時間を時間順に記憶す
る複数の記憶部を有する目標時間記憶手段と、 この目標時間記憶手段の複数の記憶部を選択的に指定す
る選択指定手段と、 この選択指定手段で選択指定された記憶部に記憶されて
いる目標スプリット時間を修正する第1の時間修正手段
と、 この第1の時間修正手段により前記選択指定されている
記憶部の目標スプリット時間の修正が行われたとき、修
正された記憶部より後の順序の記憶部に記憶されている
目標スプリット時間を、修正時間分だけ修正する第2の
時間修正手段と、を備えることを特徴とするストップウ
オッチ。
1. A time measuring means for measuring time, a target time storing means having a plurality of storage sections for storing a plurality of set target split times in order of time, and a plurality of storage sections of the target time storing means are selected. Selecting and specifying means for temporarily specifying, and first time correcting means for correcting the target split time stored in the storage unit selected and specified by the selecting and specifying means; and selecting and specifying by the first time correcting means. When the target split time of the stored storage unit is corrected, the second time correction for correcting the target split time stored in the storage unit in the order after the corrected storage unit by the correction time. Means, and a stopwatch.
JP1990036624U 1990-04-06 1990-04-06 Stopwatch Expired - Lifetime JP2547141Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990036624U JP2547141Y2 (en) 1990-04-06 1990-04-06 Stopwatch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990036624U JP2547141Y2 (en) 1990-04-06 1990-04-06 Stopwatch

Publications (2)

Publication Number Publication Date
JPH03128891U JPH03128891U (en) 1991-12-25
JP2547141Y2 true JP2547141Y2 (en) 1997-09-10

Family

ID=31543018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990036624U Expired - Lifetime JP2547141Y2 (en) 1990-04-06 1990-04-06 Stopwatch

Country Status (1)

Country Link
JP (1) JP2547141Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969314B2 (en) * 2007-03-30 2011-06-28 Nike, Inc. RFID triggered personal athletic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628718Y2 (en) * 1985-11-26 1994-08-03 カシオ計算機株式会社 Stopwatch
JPS62138782A (en) * 1985-12-13 1987-06-22 Casio Comput Co Ltd Stopwatch device

Also Published As

Publication number Publication date
JPH03128891U (en) 1991-12-25

Similar Documents

Publication Publication Date Title
JP2547141Y2 (en) Stopwatch
JP3123097B2 (en) Stopwatch device
JPH07146384A (en) Electronic watch
JP2508571Y2 (en) Stopwatch
US5130957A (en) Electronic timepiece with timer
JPH04221528A (en) Blood pressure memory device
JP3424132B2 (en) Pitch display device and pitch calculation method
JPS6342388Y2 (en)
JPH0114956Y2 (en)
JP2566089Y2 (en) Time measurement device
JP2759159B2 (en) Electronic temperature measurement device
JPH034948Y2 (en)
JPH0134149Y2 (en)
JP3164098B2 (en) Time measurement device and measurement time storage method
JPH0515118Y2 (en)
JPH0750651Y2 (en) Electronic device with major function
JPH0628718Y2 (en) Stopwatch
JP3203716B2 (en) Stopwatch device and display method thereof
JP2805778B2 (en) World clock
JPH05172963A (en) Apparatus for displaying residual number of days
JPH05172964A (en) Apparatus for displaying residual number of days
JPS6239396B2 (en)
JPH0434475Y2 (en)
JP2519729Y2 (en) Stopwatch device
JPS604960B2 (en) Timekeeping method