JP2541456B2 - Microstructure fabrication method - Google Patents

Microstructure fabrication method

Info

Publication number
JP2541456B2
JP2541456B2 JP17452493A JP17452493A JP2541456B2 JP 2541456 B2 JP2541456 B2 JP 2541456B2 JP 17452493 A JP17452493 A JP 17452493A JP 17452493 A JP17452493 A JP 17452493A JP 2541456 B2 JP2541456 B2 JP 2541456B2
Authority
JP
Japan
Prior art keywords
substrate
crystal
ion
implanted
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17452493A
Other languages
Japanese (ja)
Other versions
JPH0729831A (en
Inventor
寿夫 馬場
アンリ レゼク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17452493A priority Critical patent/JP2541456B2/en
Publication of JPH0729831A publication Critical patent/JPH0729831A/en
Application granted granted Critical
Publication of JP2541456B2 publication Critical patent/JP2541456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は結晶基板表面における選
択的な半導体微細構造の作製に関するものである。
FIELD OF THE INVENTION The present invention relates to the selective fabrication of semiconductor microstructures on the surface of crystalline substrates.

【0002】[0002]

【従来の技術】半導体の微細構造作製技術は、高速なト
ランジスタの開発や量子効果を利用したデバイスの開発
において重要である。特に、その基本要素となる量子細
線の作製は重要であり、結晶欠陥の無いものが望まれて
いる。これまで一般的に用いられてきた電子線描画とド
ライエッチングを組み合わせた微細加工方法では、結晶
欠陥を誘発するため、近年は成長技術を用いて自己形成
的に量子細線を作製する方法が盛んである。この方法に
ついては例えば、塚本らによりジャーナル・オブ・アプ
ライド・フィジックス(”Fabrication o
f GaAs quantum wires on e
pitaxially grown Vgrooves
by metal−organic chemica
l−vapor deposition”,S.Tsu
kamoto et al.,Journal of
Applied Physics,Vol.71,N
o.1,pp.533−535,1992)に報告され
ている。
2. Description of the Related Art A semiconductor fine structure fabrication technique is important in the development of high-speed transistors and devices utilizing the quantum effect. In particular, the production of quantum wires, which is the basic element, is important, and it is desired to have no crystal defects. In the microfabrication method that combines electron beam writing and dry etching, which has been generally used up to now, in order to induce crystal defects, in recent years, a method of self-forming a quantum wire using a growth technique has been popular. is there. This method is described, for example, by Tsukamoto et al. In "Fabrication of Journal of Applied Physics".
f GaAs quantum wires on e
pitaxially grown Vgrooves
by metal-organic chemicala
l-vapor deposition ", S. Tsu
kamoto et al. , Journal of
Applied Physics, Vol. 71, N
o. 1, pp. 533-535, 1992).

【0003】図2は従来の量子細線作製の工程図であ
る。図2において、(a)は結晶基板上にマスク材料を
形成する工程、(b)は基板およびマスク材料上に分離
層を成長させる工程、(c)はバッファ層および埋め込
み層を形成する工程を示しており、1は結晶基板、4は
埋め込み層、5はマスク、6は分離層、7はバッファ層
である。
FIG. 2 is a process drawing of a conventional quantum wire fabrication. In FIG. 2, (a) shows a step of forming a mask material on the crystal substrate, (b) shows a step of growing a separation layer on the substrate and the mask material, and (c) shows a step of forming a buffer layer and a buried layer. 1 is a crystal substrate, 4 is a buried layer, 5 is a mask, 6 is a separation layer, and 7 is a buffer layer.

【0004】この従来の微細構造の作製方法について、
基板1にGaAs、埋め込み層4にGaAs、マスク5
にSiO2 、分離層6にGaAs、バッファ層7にAl
GaAsを用いて説明する。まず、GaAs基板上にS
iO2 膜を堆積させ、その上にフォトレジストを塗布し
て電子線描画によりマスクパターンを形成する。その
後、SiO2 をエッチングレジストを除去して、マスク
を完成させる(図2(a))。次に、有機原料気相成長
(MOCVD)装置内でGaAsを成長させ、(11
1)面を有する分離層を形成する(図2(b))。同一
成長装置内でAlGaAsバッファ層を成長後、GaA
s埋め込み層を形成する。このとき、GaAs埋め込み
層は(111)面上には殆ど形成されず、V型の溝部に
主に形成される。このようにGaAsの微細構造が完成
する。
Regarding this conventional method for producing a fine structure,
GaAs on the substrate 1, GaAs on the buried layer 4, mask 5
To SiO 2 , separation layer 6 to GaAs, buffer layer 7 to Al
This will be described using GaAs. First, S on the GaAs substrate
An iO 2 film is deposited, a photoresist is applied thereon, and a mask pattern is formed by electron beam drawing. After that, the etching resist of SiO 2 is removed to complete the mask (FIG. 2A). Next, GaAs is grown in an organic source vapor deposition (MOCVD) apparatus, and (11
1) A separation layer having a surface is formed (FIG. 2B). After growing the AlGaAs buffer layer in the same growth apparatus, GaA
s A buried layer is formed. At this time, the GaAs burying layer is scarcely formed on the (111) plane, but is mainly formed in the V-shaped groove. Thus, the fine structure of GaAs is completed.

【0005】[0005]

【発明が解決しようとする課題】この従来方法により、
結晶ダメージの少ない微細構造の形成が行えるが、マス
クの寸法により分離層の高さが決められてしまうため、
マスク寸法が大きいと分離層の高さが高くなってしま
い、その後の微細加工にが困難になる。また、結晶成長
前に予めマスクの形成を行っておく必要があることや、
成長前の基板清浄化に充分注意しておく必要があるな
ど、プロセスが複雑である。
According to this conventional method,
It is possible to form a fine structure with less crystal damage, but the height of the separation layer is determined by the dimensions of the mask.
If the mask size is large, the height of the separation layer becomes high, and it becomes difficult to perform subsequent fine processing. In addition, it is necessary to form a mask in advance before crystal growth,
The process is complicated, for example, it is necessary to pay attention to cleaning the substrate before growth.

【0006】本発明の目的は、このような複雑なプロセ
スを必要とせず、容易に良質の微細構造を作製する方法
を提供することにある。
An object of the present invention is to provide a method for easily producing a fine structure of good quality without requiring such a complicated process.

【0007】[0007]

【課題を解決するための手段】本発明の微細構造の作製
方法は、結晶基板表面に結晶構成原子間の結合を切断し
かつスパッタリングを生じない量の加速したイオンを選
択的に打ち込んだ後、基板に結晶性を回復させる加熱処
理を施して選択的な溝の形成を行い、この溝に選択的に
結晶を埋め込むことを特徴としている。
The method for producing a fine structure according to the present invention comprises the steps of breaking a bond between crystal constituent atoms on a crystal substrate surface and selectively implanting accelerated ions in an amount that does not cause sputtering. It is characterized in that a heat treatment for recovering crystallinity is applied to the substrate to form a selective groove, and a crystal is selectively embedded in this groove.

【0008】[0008]

【実施例】以下、本発明について実施例を示す図面を参
照して詳細に説明する。図1は本発明の実施例を示す工
程図である。図1において、図2と同じ記号は図2と同
等物で同一機能を果たすものである。また(A)はイオ
ン照射中、(B)は熱処理後、(C)は結晶を埋め込ん
だ後の基板を示しており、2は集束したイオン、3はイ
オン注入領域である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing embodiments. FIG. 1 is a process drawing showing an embodiment of the present invention. 1, the same symbols as those in FIG. 2 are equivalent to those in FIG. 2 and have the same functions. Further, (A) shows a substrate after ion irradiation, (B) shows a substrate after heat treatment, and (C) shows a substrate after burying crystals, 2 is a focused ion, and 3 is an ion implantation region.

【0009】この本発明の微細構造の作製方法につい
て、基板1にGaAs、イオン2にSi+ 、埋め込み層
4にInAsを例に説明する。まず、GaAs基板1に
集束したSi+ イオン2を打ち込む。基板に打ち込まれ
たイオンは基板内部で結晶原子との衝突によってエネル
ギーを失い停止する。この過程で結晶を構成していた原
子の結合が切れるため、イオンが打ち込まれたイオン注
入領域3では基板は非晶質化する(図1(A))。非晶
質化した領域は原子同士の結合が切れているので、結晶
領域よりも体積が膨張する。このため、イオン注入領域
3の上には隆起した領域が形成される。もちろん一部の
基板表面原子は外へ飛び出すが、本発明の方法では注入
するイオンの質量やエネルギーが大きいため基板深く入
り込むことと、注入するイオンの量がイオンミリングに
比べ非常に小さいため、外へ飛び出す原子はほとんど無
視できる。この工程では最適なイオン注入量を設定する
必要がある。打ち込むイオンの量が通常の不純物ドーピ
ングのように少ない場合には、充分に結晶の結合を切断
することができないため、非晶質化させることができず
表面は隆起しない。また、イオンミリングに使用する程
度にイオンの量が多すぎる場合には、表面はスパッタリ
ングにより削り取られ、結晶表面の隆起は生じない。こ
のように、本発明のイオン注入の工程では、結晶表面を
隆起させるために、注入イオンの量をこれらの中間にな
るように注意深く設置しておく必要がある。
[0009] A method for manufacturing a fine structure of the present invention, GaAs substrate 1, Si + in ion 2, illustrating the InAs the buried layer 4 as an example. First, focused Si + ions 2 are implanted on the GaAs substrate 1. The ions that have been implanted into the substrate lose their energy due to collision with crystal atoms inside the substrate and stop. In this process, the bonds of the atoms constituting the crystal are broken, so that the substrate becomes amorphous in the ion-implanted region 3 into which the ions have been implanted (FIG. 1A). Since the atoms in the amorphized region are broken, the volume thereof expands more than that of the crystalline region. Therefore, a raised region is formed on the ion implantation region 3. Of course, some of the substrate surface atoms jump out, but in the method of the present invention, the mass and energy of the ions to be implanted are large enough to penetrate deeply into the substrate, and the amount of ions to be implanted is much smaller than that of ion milling. The atoms that jump out to can be almost ignored. In this step, it is necessary to set the optimum ion implantation amount. If the amount of ions to be implanted is small as in the case of ordinary impurity doping, the crystal bonds cannot be sufficiently broken, so that it cannot be made amorphous and the surface does not rise. Further, when the amount of ions is too large to be used for ion milling, the surface is scraped off by sputtering, and the crystal surface is not raised. As described above, in the ion implantation step of the present invention, in order to raise the crystal surface, it is necessary to carefully set the amount of implanted ions to be in the middle thereof.

【0010】つぎに、非晶質化したイオン注入領域3の
結晶性が回復するような温度での熱処理を加えると、非
晶質化した部分は再び結晶化を始め、隆起した領域は減
少して行く。また、結合が切れた原子は動き易く反応性
が高いため、イオン注入領域3の原子はその周辺に移動
したり、蒸発したり、熱処理雰囲気中に取り込まれたり
する。その結果、イオン注入領域3の原子は減少し、そ
こに溝が形成されるようになる(図1(B))。この熱
処理により非晶質化した領域はほとんど消え、さらには
結晶欠陥の入ったイオン注入領域周辺もアニールされて
結晶性の改善がなされる。
Next, when a heat treatment is performed at a temperature at which the crystallinity of the amorphized ion-implanted region 3 is restored, the amorphized portion begins to crystallize again and the raised region decreases. Go. Further, since the atom whose bond has been broken is easy to move and has high reactivity, the atom in the ion-implanted region 3 moves to its periphery, evaporates, or is taken into the heat treatment atmosphere. As a result, the number of atoms in the ion-implanted region 3 is reduced, and a groove is formed there (FIG. 1 (B)). By this heat treatment, most of the amorphized region disappears, and the periphery of the ion-implanted region containing crystal defects is also annealed to improve the crystallinity.

【0011】最後に、この構造上に埋め込み層の材料を
結晶成長させる。基板面方位を選ぶと、図2(c)にお
ける埋め込み層4の成長と同じく斜面における成長を遅
くすることができるので、溝の底における成長が著し
く、微細な埋め込み層が形成される。
Finally, the material for the buried layer is crystal-grown on this structure. When the substrate surface orientation is selected, the growth on the inclined surface can be delayed similarly to the growth of the buried layer 4 in FIG. 2C, so that the growth at the bottom of the groove is remarkable and a fine buried layer is formed.

【0012】GaAs基板に直径100nmのSi+
束イオンビームを加速電圧260keV、線密度10
1 0 cm- 1 でライン状に注入したところ、注入した領
域の表面が20nm隆起した。引き続いて、この基板を
アルシンガスを流しながら650℃において15分間熱
処理したところ、幅200nmで深さ25nmのV字型
の溝が形成された。この構造にMOCVDによりInA
sを成長させ、幅80nmで深さ10nmのくさび型の
量子細線構造が形成できた。
A Si + focused ion beam having a diameter of 100 nm was applied to a GaAs substrate at an acceleration voltage of 260 keV and a linear density of 10.
When the line was injected at 10 cm -1 , the surface of the injected region was raised by 20 nm. Subsequently, when this substrate was heat-treated at 650 ° C. for 15 minutes while flowing an arsine gas, a V-shaped groove having a width of 200 nm and a depth of 25 nm was formed. This structure has InA formed by MOCVD.
s was grown to form a wedge-shaped quantum wire structure having a width of 80 nm and a depth of 10 nm.

【0013】以上の本発明の実施例では25nm程度の
深さの溝の形成しか示さなかったが、注入イオンの質
量、加速エネルギー、分布を選ぶことにより、溝の深さ
や形状を調節することができる。また、熱処理温度や時
間を調節することによっても溝の深さや形状を調節する
ことができる。もちろん、埋め込み層の成長条件を適当
に選ぶことにより、微細構造の大きさや形状を制御する
ことができる。
In the above-described embodiments of the present invention, only formation of a groove having a depth of about 25 nm was shown. However, the depth and shape of the groove can be adjusted by selecting the mass, acceleration energy and distribution of implanted ions. it can. Also, the depth and shape of the groove can be adjusted by adjusting the heat treatment temperature and time. Of course, the size and shape of the fine structure can be controlled by appropriately selecting the growth conditions of the buried layer.

【0014】基板としては単結晶のGaAsしか示さな
かったが、Si,Ge,InP,GaSbなどその他の
半導体単結晶基板や多結晶基板にも本発明が適用できる
ことは明かである。また、絶縁体や金属など半導体以外
の単結晶基板や多結晶基板にも適用できることも明かで
ある。
Although only single-crystal GaAs is shown as the substrate, it is obvious that the present invention can be applied to other semiconductor single-crystal substrates such as Si, Ge, InP and GaSb and polycrystalline substrates. It is also clear that the present invention can be applied to single crystal substrates and polycrystal substrates other than semiconductors such as insulators and metals.

【0015】埋め込み層としてはInAsしか示さなか
ったが、溝の底の成長が優先的に起きるGaAsなどそ
の他の材料でも良いことは明かである。また、従来例の
ように基板と埋め込み層との間に他の材料を挟んでも良
いことも明かである。
Although only InAs is shown as the buried layer, it is obvious that other materials such as GaAs in which the bottom of the groove is preferentially grown may be used. It is also apparent that another material may be sandwiched between the substrate and the buried layer as in the conventional example.

【0016】注入するイオンとしてはSi+ しか示さな
かったが、Au+ ,Ga+ As+Sb+ などその他の
イオンでもよいことも明かである。
Although only Si + is shown as the ion to be implanted, it is also clear that other ions such as Au + , Ga + As + Sb + may be used.

【0017】また、熱処理の雰囲気としてはアルシンガ
スしか示さなかったが、その他のガスでもよく、加圧や
減圧さらには真空中でもよいことも明かである。
Further, although only arsine gas was shown as the atmosphere for the heat treatment, other gases may be used, and it is also clear that the atmosphere may be pressurized, depressurized or vacuum.

【0018】本発明では微細構造作製工程を容易にする
ために集束したイオンビームを用いることが望ましい
が、広い領域を一度に加工する場合には、広がったイオ
ンビームを用い、基板表面に配置したマスクを通して選
択的にイオンを注入してもよいことも明かである。
In the present invention, it is desirable to use a focused ion beam in order to facilitate the fine structure manufacturing process, but when processing a large area at once, a spread ion beam is used and placed on the substrate surface. It is also apparent that the ions may be selectively implanted through the mask.

【0019】[0019]

【発明の効果】本発明の微細構造の作製方法により結晶
表面に選択的に微細構造が作製でき、微細な半導体を素
子を高密度に作り込むことが可能になる。
According to the method for producing a fine structure of the present invention, a fine structure can be selectively produced on the crystal surface, and it becomes possible to incorporate fine semiconductor elements into a high density.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す工程図である。(A)は
イオン照射中、(B)熱処理後、(C)は埋め込み層形
成後を示している。
FIG. 1 is a process drawing showing an example of the present invention. (A) shows the state during the ion irradiation, (B) after the heat treatment, and (C) shows the state after the buried layer is formed.

【図2】従来の方法による微細構造作製の工程図であ
る。(a)はマスク形成後、(b)は分離層成長後、
(c)はバッファ層および埋め込み層形成後を示してい
る。
FIG. 2 is a process drawing of fine structure fabrication by a conventional method. (A) is after mask formation, (b) is after separation layer growth,
(C) shows the state after the formation of the buffer layer and the buried layer.

【符号の説明】[Explanation of symbols]

1 結晶基板 2 イオン 3 イオン注入領域 4 埋め込み層 5 マスク 6 分離層 7 バッファ層 1 Crystal Substrate 2 Ion 3 Ion Implantation Region 4 Buried Layer 5 Mask 6 Separation Layer 7 Buffer Layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶基板表面に結晶構成原子間の結合を
切断しかつスパッタリングを生じない量の加速したイオ
ンを選択的に打ち込んだ後、基板に結晶性を回復させる
加熱処理を施して選択的な溝の構成を行い、この溝に選
択的に結晶を埋め込むことを特徴とする微細構造の作製
方法。
1. A surface of a crystal substrate is selectively implanted with an amount of accelerated ions that break bonds between crystal constituent atoms and do not cause sputtering, and then subject the substrate to a heat treatment to recover crystallinity to selectively A method for producing a fine structure, characterized in that a fine groove is formed and crystals are selectively embedded in the groove.
JP17452493A 1993-07-14 1993-07-14 Microstructure fabrication method Expired - Fee Related JP2541456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17452493A JP2541456B2 (en) 1993-07-14 1993-07-14 Microstructure fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17452493A JP2541456B2 (en) 1993-07-14 1993-07-14 Microstructure fabrication method

Publications (2)

Publication Number Publication Date
JPH0729831A JPH0729831A (en) 1995-01-31
JP2541456B2 true JP2541456B2 (en) 1996-10-09

Family

ID=15980035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17452493A Expired - Fee Related JP2541456B2 (en) 1993-07-14 1993-07-14 Microstructure fabrication method

Country Status (1)

Country Link
JP (1) JP2541456B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202581B1 (en) 2008-12-10 2014-10-01 ASML Netherlands BV Lithographic apparatus and positioning apparatus

Also Published As

Publication number Publication date
JPH0729831A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
JP2004531889A (en) Method for forming germanium layer
JPH0492413A (en) Growth of crystal thin film
JPH08191140A (en) Manufacture of soi substrate
US5453153A (en) Zone-melting recrystallization process
US5363793A (en) Method for forming crystals
US5653802A (en) Method for forming crystal
JP2541456B2 (en) Microstructure fabrication method
JP2756320B2 (en) Crystal formation method
JP2800060B2 (en) Method for manufacturing semiconductor film
JP2853524B2 (en) Method of forming selective strain region
JPH04206932A (en) Semiconductor device and manufacture thereof
JP2762103B2 (en) Method for forming SOI film
JP2749945B2 (en) Solid phase crystal growth method
EP0455981A1 (en) Method of forming crystals
JP2766315B2 (en) Semiconductor manufacturing method
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
JPH0832037A (en) Manufacture of semiconductor substrate
JPS6191917A (en) Manufacture of semiconductor thin film crystal
JPH0742200B2 (en) Substrate processing method
JPH0810669B2 (en) Method of forming SOI film
JP2526494B2 (en) Insulation separation method
JPH05326692A (en) Manufacture of semiconductor device
JP2727564B2 (en) Heteroepitaxial growth method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960604

LAPS Cancellation because of no payment of annual fees