JP2540186B2 - ISDN interface line test equipment - Google Patents

ISDN interface line test equipment

Info

Publication number
JP2540186B2
JP2540186B2 JP63094141A JP9414188A JP2540186B2 JP 2540186 B2 JP2540186 B2 JP 2540186B2 JP 63094141 A JP63094141 A JP 63094141A JP 9414188 A JP9414188 A JP 9414188A JP 2540186 B2 JP2540186 B2 JP 2540186B2
Authority
JP
Japan
Prior art keywords
frame
circuit
processing
signal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63094141A
Other languages
Japanese (ja)
Other versions
JPH01265646A (en
Inventor
和之 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63094141A priority Critical patent/JP2540186B2/en
Publication of JPH01265646A publication Critical patent/JPH01265646A/en
Application granted granted Critical
Publication of JP2540186B2 publication Critical patent/JP2540186B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル方式の構内交換機の分野において
ISDNと呼ばれている「ディジタル総合サービス網」のユ
ーザ・網インターフェース条件にしたがった回線に接続
して使用される回線試験装置に関するものである。
FIELD OF THE INVENTION This invention is in the field of digital private branch exchanges.
The present invention relates to a line test device which is used by connecting to a line according to a user / network interface condition of "Digital Integrated Services Network" called ISDN.

従来の技術 従来の回線試験装置1は第2図に示すように網装置2
と端末装置3の間を接続する下り回線4と上り回線5に
ブランチ接続されている。網装置2は、フレーム送信回
路6、ドライブ回路7と変成器8ならびにインピーダン
ス整合回路9を介してフレーム送信回路10を下り回線4
の一端に接続し、上り回線5の一端にはインピーダンス
整合回路11と変成器12およびレシーブ回路13を介してフ
レーム受信回路14が接続されている。下り回線4と上り
回線5の他端にはそれぞれインピーダンス整合回路15,1
6が接続されている。端末装置3も網装置2と同様にフ
レーム送信回路17とフレーム受信回路18が、変成器19,2
0、ドライブ回路21、レシーブ回路22を介して下り回線
4、上り回線5に接続されている。回線試験装置1は、
第1,第2のフレーム受信回路23,24と、下り回線4の信
号を第1のフレーム受信回路23へ入力する変成器25なら
びにレシーブ回路26と、上り回線5の信号を第2のフレ
ーム受信回路24へ入力する変成器27ならびにレシーブ回
路28とで構成されている。
2. Description of the Related Art A conventional line test device 1 is a network device 2 as shown in FIG.
And the terminal device 3 are branch-connected to a downlink 4 and an uplink 5. The network device 2 connects the frame transmission circuit 10 through the frame transmission circuit 6, the drive circuit 7, the transformer 8 and the impedance matching circuit 9 to the downlink 4
A frame receiving circuit 14 is connected to one end of the upstream line 5 via an impedance matching circuit 11, a transformer 12 and a receive circuit 13. The other ends of the downlink 4 and the uplink 5 are impedance matching circuits 15 and 1, respectively.
6 is connected. In the terminal device 3 as well as the network device 2, the frame transmission circuit 17 and the frame reception circuit 18 are provided with the transformers 19 and 2.
0, the drive circuit 21, and the receive circuit 22 are connected to the downlink 4 and the uplink 5. The line test equipment 1
The first and second frame receiving circuits 23 and 24, the transformer 25 and the receive circuit 26 for inputting the signal of the downlink 4 to the first frame receiving circuit 23, and the signal of the uplink 5 to the second frame reception It is composed of a transformer 27 for inputting to the circuit 24 and a receive circuit 28.

従来の回線試験装置1はこのように構成されているた
め、網装置2から端末装置3への下り回線4、端末装置
3から網装置2への上り回線5の通信を第1、第2のフ
レーム受信回路23,24でモニタできる。
Since the conventional line test apparatus 1 is configured in this way, the communication of the downlink 4 from the network device 2 to the terminal device 3 and the communication of the uplink 5 from the terminal device 3 to the network device 2 is performed by the first and second communication. It can be monitored by the frame receiving circuits 23 and 24.

また別の従来の回線試験装置1では第3図に示すよう
にフレーム受信回路24とフレーム送信回路29などを備え
たものがある。この場合には端末装置3との対向通信が
可能となる。
Another conventional line test apparatus 1 includes a frame receiving circuit 24 and a frame transmitting circuit 29 as shown in FIG. In this case, the opposite communication with the terminal device 3 becomes possible.

発明が解決しようとする課題 このような従来の構成では、網装置2と端末装置3と
の間で送受信されるフレームに対する加工を行うことが
できないため、網装置2と端末装置3の間の通信プロト
コルの適合性試験などを実施できない問題がある。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention With such a conventional configuration, since it is not possible to process a frame transmitted and received between the network device 2 and the terminal device 3, communication between the network device 2 and the terminal device 3 is performed. There is a problem that protocol compatibility tests cannot be performed.

本発明は網装置と端末装置との間で送受信されるフレ
ームに対する加工を行える回線試験装置を提供すること
を目的とする。
An object of the present invention is to provide a line test device capable of processing a frame transmitted / received between a network device and a terminal device.

課題を解決するための手段 本発明の回線試験装置は、網装置と端末装置とを結ぶ
インターフェース伝送路に直列に介装される回線試験装
置であって、網装置からの信号を受信してDチャンネル
と2つのBチャンネルおよびタイミング信号をフレーム
同期をとって分離する第1のフレーム受信回路と、端末
装置からの信号を受信してDチャンネルと2つのBチャ
ンネルおよびタイミング信号をフレーム同期をとって分
離する第2のフレーム受信回路と、第1のフレーム受信
回路で分離されたDチャネル信号にISDNユーザ・網イン
ターフェースで規定されるデータリンクレベルのフレー
ム処理を行う第1の処理回路と、第2のフレーム受信回
路で分離されたDチャネル信号にISDNユーザ・網インタ
ーフェースで規定されるデータリンクレベルのフレーム
処理を行う第2の処理回路と、第1、第2の処理回路で
処理した信号を記憶するメモリと、第2の処理回路で処
理された信号を前記メモリから読み出してこれにISDNユ
ーザ・網インターフェースで規定されるデータリンクレ
ベルのフレーム処理を行ったDチャネル信号と第1のフ
レーム受信回路で分離された2つのBチャネル信号とを
第1のフレーム受信回路で分離されたタイミング信号に
基づいて多重して端末装置へ送信する第1のフレーム送
信回路と、第1の処理回路で処理された信号を前記メモ
リから読み出してこれにISDNユーザ・網インターフェー
スで規定されるデータリンクレベルのフレーム処理を行
ったDチャネル信号と第2のフレーム受信回路で分離さ
れた2つのBチャネル信号とを第2のフレーム受信回路
で分離されたタイミング信号に基づいて多重して網装置
へ送信する第2のフレーム送信回路と、第1、第2の処
理回路ならびにメモリからの読み出しとメモリの内容に
対する処理を制御するプロセッサとを設けたことを特徴
とする。
Means for Solving the Problems A line test device of the present invention is a line test device which is installed in series on an interface transmission line connecting a network device and a terminal device, and receives a signal from the network device to send a D signal. A first frame receiving circuit for frame-separating a channel and two B-channels and a timing signal; and frame-synchronizing a D-channel with two B-channels and a timing signal for receiving a signal from a terminal device. A second frame receiving circuit for separating, a first processing circuit for performing frame processing at a data link level defined by an ISDN user / network interface on the D channel signal separated by the first frame receiving circuit, and a second The D channel signal separated by the frame reception circuit of the A second processing circuit for performing a signal processing, a memory for storing the signals processed by the first and second processing circuits, and a signal processed by the second processing circuit for reading from the memory to the ISDN user Based on the timing signal separated by the first frame receiving circuit, the D channel signal subjected to frame processing at the data link level defined by the network interface and the two B channel signals separated by the first frame receiving circuit And a first frame transmitting circuit for multiplexing and transmitting to a terminal device, and a signal processed by the first processing circuit is read from the memory and frame processing at a data link level defined by an ISDN user / network interface is performed. And the two B channel signals separated by the second frame receiving circuit are separated by the second frame receiving circuit. A second frame transmission circuit for multiplexing and transmitting to the network device based on the minging signal, a first processing circuit, a second processing circuit, and a processor for controlling reading from the memory and processing for the contents of the memory are provided. Characterize.

作用 この構成によると、網装置、端末装置から送信された
ディジタル信号は、網装置と端末装置とを結ぶインター
フェース伝送路に直列に介装された回線試験装置に取り
込まれる。網装置から端末装置へのディジタル信号は、
第1のフレーム受信回路においてDチャネルと2つのB
チャネルおよびタイミング信号をフレーム同期をとって
分離され、第1の処理回路でDチャネル信号にLAPDフレ
ームに関する処理を行ってメモリに書き込まれる。そし
てメモリから読み出されたデータはLAPDに関する処理を
行って、さらにこの信号は第2のフレーム送信回路にお
いて、第1のフレーム受信回路で分離された2つのBチ
ャネル信号と第1のフレーム受信回路で分離されたタイ
ミング信号に基づいて多重して端末装置へ送信される。
端末装置から網装置へのディジタル信号も同様に第2の
フレーム受信回路→第2の処理回路→メモリ→第1のフ
レーム送信回路を経て適当な加工処理が施されて網装置
へ送信される。
Operation According to this configuration, the digital signal transmitted from the network device and the terminal device is taken in by the line test device which is serially interposed in the interface transmission line connecting the network device and the terminal device. The digital signal from the network device to the terminal device is
In the first frame receiving circuit, D channel and two B channels
The channel and timing signals are separated in frame synchronization, the D-channel signal is processed by the first processing circuit in relation to the LAPD frame, and then written in the memory. Then, the data read out from the memory is subjected to processing relating to LAPD, and this signal is further processed in the second frame transmitting circuit by the two B channel signals separated by the first frame receiving circuit and the first frame receiving circuit. The signals are multiplexed and transmitted to the terminal device based on the timing signals separated by.
Similarly, the digital signal from the terminal device to the network device is similarly processed through the second frame receiving circuit → second processing circuit → memory → first frame transmitting circuit and transmitted to the network device.

実施例 以下、本発明の一実施例を第1図に基づいて説明す
る。なお、従来例を示す第2図と同様の作用をなすもの
には同一の符号を付けて説明する。
Embodiment One embodiment of the present invention will be described below with reference to FIG. It should be noted that components having the same functions as those of the conventional example shown in FIG.

第1図は本発明の回線試験装置1とその使用状態を示
す。本発明の回線試験装置1は、インピーダンス整合回
路30と変成器31、およびインピーダンス整合回路32と変
成器33を介して下り回線4に直列に介装され、上り回線
5についてもインピーダンス整合回路34と変成器35、お
よびインピーダンス整合回路36と変成器37を介して直列
に介装されている。変成器31にはレシーブ回路38を介し
て第1のフレーム受信回路39が接続されている。第1の
フレーム受信回路39では、網装置2から取り込んだディ
ジタル信号をBチャネルと呼ばれるメッセージ用チャネ
ル2つB11,B12とDチャネルと呼ばれる制御信号用チャ
ネル1つD1およびタイミング信号CLK1にフレーム同期を
とって分離する。第1のフレーム受信回路39で分離され
たチャネルD1は第1の処理回路40へ入力される。第1の
処理回路40ではチャネルD1にLAPDフレーム〔ISDNユーザ
・網インターフェースで規定されるデータリンクレベル
のフレーム〕の処理を行う。LAPDフレーム処理された信
号はパケットとしてデータバッファ用のメモリ41に格納
される。プロセッサ42はメモリ41から読み出したパケッ
トに対して第2の処理回路43において任意のデータ処理
を施して第1のフレーム送信回路44に入力する。第1の
フレーム送信回路44では、チャネルD1に代わる信号とし
て前記第2の処理回路43を介してメモリ41から読み出さ
れて任意のデータ処理を施されたチャネルD1′と、第1
のフレーム受信回路39で分離されたチャネルB11,B12と
をタイミング信号CLK1に基づいて元のように多重化し、
多重化された信号はドライバ回路45と変成器33ならびに
下り回線4を介して端末装置3へ送信される。プロセッ
サ42により、チャネルD1の前記パケットを消滅させた
り、新規生成することもできる。
FIG. 1 shows the line test apparatus 1 of the present invention and its usage. The line test apparatus 1 of the present invention is connected in series to the down line 4 via the impedance matching circuit 30 and the transformer 31, and the impedance matching circuit 32 and the transformer 33, and the up line 5 also includes the impedance matching circuit 34. The transformer 35 and the impedance matching circuit 36 and the transformer 37 are interposed in series. A first frame receiving circuit 39 is connected to the transformer 31 via a receive circuit 38. In the first frame receiving circuit 39, the digital signal taken in from the network device 2 is frame-synchronized with two message channels B11 and B12 called B channels, one control signal channel D1 called D channel and the timing signal CLK1. Take and separate. The channel D1 separated by the first frame receiving circuit 39 is input to the first processing circuit 40. The first processing circuit 40 processes the LAPD frame [data link level frame defined by the ISDN user / network interface] for the channel D1. The signal subjected to the LAPD frame processing is stored as a packet in the memory 41 for data buffer. The processor 42 performs arbitrary data processing on the packet read from the memory 41 in the second processing circuit 43 and inputs the packet to the first frame transmission circuit 44. In the first frame transmission circuit 44, a channel D1 ′ read from the memory 41 via the second processing circuit 43 as a signal to replace the channel D1 and subjected to arbitrary data processing, and a first frame transmission circuit 44
The channels B11 and B12 separated by the frame receiving circuit 39 are multiplexed as the original based on the timing signal CLK1,
The multiplexed signal is transmitted to the terminal device 3 via the driver circuit 45, the transformer 33, and the downlink 4. By the processor 42, the packet of the channel D1 can be deleted or a new packet can be generated.

変成器35にはレシーブ回路46を介して第2のフレーム
受信回路47が接続されている。第2のフレーム受信回路
47では、端末装置3から取り込んだディジタル信号をメ
ッセージ用チャネル2つB21,B22とDチャネルと呼ばれ
る制御信号用チャネル1つD2およびタイミング信号CLK2
にフレーム同期をとって分離する。愛2のフレーム受信
回路47で分離されたチャネルD2は第2の処理回路43へ入
力される。第2の制御回路43ではチャネルD2にLAPDフレ
ームの処理を行う。LAPDフレーム処理された信号はパケ
ットとしてデータバッファ用のメモリ41に格納される。
プロセッサ42はメモリ41から読み出したパケットに対し
て第1の処理回路40において任意のデータ処理を施して
第2のフレーム送信回路48に入力する。第2のフレーム
送信回路48では、チャネルD2に代わる信号として前記第
1の処理回路40を介してメモリ41から読み出されて任意
のデータ処理を施されたチャネルD2′と、第2のフレー
ム受信回路47で分離されたチャネルB21,B22とをタイミ
ング信号CLK2に基づいて元のように多重化し、多重化さ
れた信号はドライバ回路49と変成器37ならびに上り回線
5を介して網装置2へ送信される。プロセッサ42によ
り、チャネルD2の前記パケットを消滅させたり、新規生
成することもできる。
A second frame receiving circuit 47 is connected to the transformer 35 via a receive circuit 46. Second frame receiving circuit
In 47, the digital signal fetched from the terminal device 3 includes two message channels B21 and B22, one control signal channel called D channel D2, and a timing signal CLK2.
The frame is synchronized and separated. The channel D2 separated by the love 2 frame receiving circuit 47 is input to the second processing circuit 43. The second control circuit 43 processes the LAPD frame on the channel D2. The signal subjected to the LAPD frame processing is stored as a packet in the memory 41 for the data buffer.
The processor 42 subjects the packet read from the memory 41 to arbitrary data processing in the first processing circuit 40 and inputs the packet to the second frame transmission circuit 48. In the second frame transmission circuit 48, a channel D2 ′ read from the memory 41 via the first processing circuit 40 as a signal in place of the channel D2 and subjected to arbitrary data processing, and a second frame reception The channels B21 and B22 separated by the circuit 47 are multiplexed as before based on the timing signal CLK2, and the multiplexed signal is transmitted to the network device 2 via the driver circuit 49, the transformer 37 and the upstream line 5. To be done. By the processor 42, the packet of the channel D2 can be deleted or a new packet can be generated.

このように、上記実施例によれば、網装置2と端末装
置3間の通信に関し、本発明の回線試験装置1によって
伝送路上のDチャネルを、送受信されるパケットに対す
るデータ加工、パケット削除、パケット生成などを行う
ことができ、網装置2と端末装置3の間の通信プロトコ
ルの適合性試験をきわめて効果的に実施することができ
る。
As described above, according to the above-described embodiment, regarding the communication between the network device 2 and the terminal device 3, the D channel on the transmission line is processed by the line test device 1 of the present invention, the data processing, the packet deletion, and the packet transmission / reception of the packet are performed. Generation can be performed, and the compatibility test of the communication protocol between the network device 2 and the terminal device 3 can be performed very effectively.

本実施例では網装置2と端末装置3の間のインターフ
ェース伝送路としての下り回線4、上り回線5に対して
直列に介装されているため、上記のように一方から他方
へ送信される信号を加工処理した別の信号に入れ替える
ことができるほか、従来と同じように信号をモニタでき
るように回路を付加したり、プロセッサ42のソフトウェ
アを加工してモニタすることも可能である。
In the present embodiment, the signals are transmitted from one side to the other side as described above because they are installed in series with the downlink 4 and the uplink 5 as the interface transmission line between the network device 2 and the terminal device 3. Can be replaced with another processed signal, a circuit can be added so that the signal can be monitored as in the conventional case, and software of the processor 42 can be processed and monitored.

なお、本発明の回線試験装置1を直列に介装する位置
は、T点と呼ばれている公衆電気通信網とのインターフ
ェース、あるいはS点と呼ばれているPBX,LANなどの構
内電気通信網とのインターフェースの何れであってもよ
い。
The line test device 1 of the present invention is installed in series at a position called an interface with a public telecommunications network called a T point, or a private telecommunications network called a S point such as a PBX or LAN. It may be any of the interfaces with.

発明の効果 以上のように本発明によると、回路試験装置が網装置
と端末装置とを結ぶインターフェース伝送路に直列に介
装されており、その内部には網装置から端末装置へ送信
された信号からDチャネル信号を分離して加工処理され
た別のDチャネル信号を元のDチャネル部分に多重して
端末装置へ送信する第1の系統と、同様に端末装置から
網装置へ送信する信号のDチャネル部分を加工処理する
第2の系統との2系統を有しているため、通信プロトコ
ルの適合性などの試験を行うことができる。
EFFECTS OF THE INVENTION As described above, according to the present invention, the circuit test device is provided in series in the interface transmission line connecting the network device and the terminal device, and the signal transmitted from the network device to the terminal device is provided therein. Of the signal transmitted from the terminal device to the network device in the same manner as the first system that separates the D channel signal from the Since it has two systems, the second system for processing the D channel portion, it is possible to test the compatibility of communication protocols.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の回線試験装置の一実施例のブロック
図、第2図と第3図はそれぞれ従来の回線試験装置のブ
ロック図である。 1……回線試験装置、2……網装置、3……端末装置、
4……下り回線、5……上り回線、39……第1のフレー
ム受信回路、40……第1の処理回路、41……メモリ、42
……プロセッサ、43……第2の処理回路、44……第1の
フレーム送信回路、47……第2のフレーム受信回路、48
……第2のフレーム送信回路。
FIG. 1 is a block diagram of an embodiment of the line test apparatus of the present invention, and FIGS. 2 and 3 are block diagrams of a conventional line test apparatus, respectively. 1 ... Line test device, 2 ... Network device, 3 ... Terminal device,
4 ... Down line, 5 ... Up line, 39 ... First frame receiving circuit, 40 ... First processing circuit, 41 ... Memory, 42
...... Processor, 43 ...... Second processing circuit, 44 ...... First frame transmitting circuit, 47 ...... Second frame receiving circuit, 48
...... Second frame transmission circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】網装置と端末装置とを結ぶインターフェー
ス伝送路に直列に介装される回線試験装置であって、網
装置からの信号を受信してDチャンネルと2つのBチャ
ンネルおよびタイミング信号をフレーム同期をとって分
離する第1のフレーム受信回路と、端末装置からの信号
を受信してDチャンネルと2つのBチャンネルおよびタ
イミング信号をフレーム同期をとって分離する第2のフ
レーム受信回路と、第1のフレーム受信回路で分離され
たDチャネル信号にISDNユーザ・網インターフェースで
規定されるデータリンクレベルのフレーム処理を行う第
1の処理回路と、第2のフレーム受信回路で分離された
Dチャネル信号にISDNユーザ・網インターフェースで規
定されるデータリンクレベルのフレーム処理を行う第2
の処理回路と、第1、第2の処理回路で処理した信号を
記憶するメモリと、第2の処理回路で処理された信号を
前記メモリから読み出してこれにISDNユーザ・網インタ
ーフェースで規定されるデータリンクレベルのフレーム
処理を行ったDチャネル信号と第1のフレーム受信回路
で分離された2つのBチャネル信号とを第1のフレーム
受信回路で分離されたタイミング信号に基づいて多重し
て端末装置へ送信する第1のフレーム送信回路と、第1
の処理回路で処理された信号を前記メモリから読み出し
てこれにISDNユーザ・網インターフェースで規定される
データリンクレベルのフレーム処理を行ったDチャネル
信号と第2のフレーム受信回路で分離された2つのBチ
ャネル信号とを第2のフレーム受信回路で分離されたタ
イミング信号に基づいて多重して網装置へ送信する第2
のフレーム送信回路と、第1、第2の処理回路ならびに
メモリからの読み出しとメモリの内容に対する処理を制
御するプロセッサとを設けた回線試験装置。
1. A line test device which is installed in series on an interface transmission line connecting a network device and a terminal device, and receives a signal from the network device to generate a D channel, two B channels and a timing signal. A first frame receiving circuit that separates in frame synchronization; a second frame receiving circuit that receives a signal from a terminal device and separates the D channel, two B channels, and timing signals in frame synchronization; A first processing circuit for performing frame processing at the data link level defined by the ISDN user / network interface on the D channel signal separated by the first frame receiving circuit, and a D channel separated by the second frame receiving circuit Second processing for data link level frame processing specified by ISDN user / network interface for signals
Processing circuit, a memory for storing signals processed by the first and second processing circuits, and a signal processed by the second processing circuit are read from the memory and defined by the ISDN user network interface. A terminal device that multiplexes a D channel signal subjected to data link level frame processing and two B channel signals separated by a first frame receiving circuit based on a timing signal separated by a first frame receiving circuit A first frame transmission circuit for transmitting to
The signal processed by the processing circuit of No. 2 is read from the memory, and the D channel signal subjected to the frame processing at the data link level defined by the ISDN user / network interface and the two separated by the second frame receiving circuit. A second channel that multiplexes the B channel signal with the timing signal separated by the second frame receiving circuit and transmits the multiplexed signal to the network device.
Of the frame transmission circuit, the first and second processing circuits, and a processor for controlling reading from the memory and processing for the contents of the memory.
JP63094141A 1988-04-15 1988-04-15 ISDN interface line test equipment Expired - Lifetime JP2540186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63094141A JP2540186B2 (en) 1988-04-15 1988-04-15 ISDN interface line test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63094141A JP2540186B2 (en) 1988-04-15 1988-04-15 ISDN interface line test equipment

Publications (2)

Publication Number Publication Date
JPH01265646A JPH01265646A (en) 1989-10-23
JP2540186B2 true JP2540186B2 (en) 1996-10-02

Family

ID=14102106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63094141A Expired - Lifetime JP2540186B2 (en) 1988-04-15 1988-04-15 ISDN interface line test equipment

Country Status (1)

Country Link
JP (1) JP2540186B2 (en)

Also Published As

Publication number Publication date
JPH01265646A (en) 1989-10-23

Similar Documents

Publication Publication Date Title
GB2294849A (en) Arrangement for defining a transmission delay in a subscriber network
US5420854A (en) Digital interface system
JPH0821916B2 (en) Communication system and interface device used therefor
JPH01162454A (en) Sub-rate exchanging system
WO1995023492A1 (en) Multi-processing and direct routing of signalling protocols in voice communication channels
JP2540186B2 (en) ISDN interface line test equipment
US6044082A (en) Private branch exchange, telecommunication system and methods of transmitting signals in subrate channels
US5729578A (en) Data receiver for rearranging the frame pattern of data received
JP4232924B2 (en) Device for switching calls
JP3158758B2 (en) Terminal adapter device and data transmission method
JP2932681B2 (en) Channel assignment method for high-speed digital circuits
KR20000074035A (en) V5 protocol converter and ISDN network connection method using the same
JP3017506B2 (en) Home communication method for I interface
KR100194978B1 (en) PC Video Conferencing System for ISDN
JP2538082B2 (en) Call test method
JPH04154333A (en) Isdn remote subscriber's line testing system
JPS62262551A (en) Multiplex switching interface system for voice and data
JPH04258043A (en) Common use system for demultiplex and generative relay sections for terminal station equipment
JPS6148256A (en) Processor of isdn subscriber line signal
McDonald et al. Synthesis of a T-Carrier Bit Stream Processing System: An Integrated Transmission and Switching System
JPS6238052A (en) Isdn network monitor system
JPS6230500A (en) Terminal equipment for digital circuit network
JPH021641A (en) Terminal equipment
JPH0330591A (en) Subscriber's line carrier terminating equipment
JPH03252236A (en) Data communication terminal equipment