JP2538091Y2

JP2538091Y2 - Multiplex signal processor

Info

Publication number: JP2538091Y2
Application number: JP13765887U
Authority: JP
Inventors: 裕米田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-09-09
Filing date: 1987-09-09
Publication date: 1997-06-04
Anticipated expiration: 2002-09-09
Also published as: JPS6442677U

Description

【考案の詳細な説明】産業上の利用分野本考案はテレビ受像機の陰極線管（以下「CRT」とい
う）画面上に重畳する信号の処理装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION INDUSTRIAL APPLICATION The present invention relates to a processing apparatus for a signal superimposed on a cathode ray tube (hereinafter referred to as "CRT") screen of a television receiver.

従来の技術テレビ受像機のCRT画面上に重畳する信号の処理装置
の従来例は第５図のようになっており、R,G,B信号供給
回路（１）と、テレビ信号及びR,G,B信号をミキシング
するミキシング回路（２）が図示の如く接続されてい
る。即ち、R,G,B信号供給回路（１）のＲ信号発生回路
（３）より出力されるＲ信号はバッファ（６）を通り、
同供給回路（１）のＲ信号出力端子（９）よりコンデン
サ（C₁）を介してミキシング回路（２）のＲ信号入力端
子（12）に入力される。同様にＧ信号発生回路（４）よ
り出力されるＧ信号はバッファ（７）を通り、Ｇ信号出
力端子（10）よりコンデンサ（C₂）を介してミキシング
回路（２）のＧ信号入力端子（13）に入力される。ま
た、Ｂ信号発生回路（５）より出力されるＢ信号はバッ
ファ（８）を通り、Ｂ信号出力端子（11）よりコンデン
サ（C₃）を介してミキシング回路（２）のＢ信号入力端
子（14）に入力される。一方、Ｒ信号発生回路（３）、
Ｇ信号発生回路（４）、Ｂ信号発生回路（５）の各出力
はORゲート（15）に入力され、その和出力はバッファ
（16）を通り、ブランキング信号出力端子（17）よりコ
ンデンサ（C₄）を介してミキシング回路（２）のブラン
キング信号入力端子（18）に入力される。2. Description of the Related Art FIG. 5 shows a conventional example of a processing apparatus for a signal to be superimposed on a CRT screen of a television receiver, which includes an R, G, B signal supply circuit (1), a television signal and an R, G signal. , B signals are connected as shown in FIG. That is, the R signal output from the R signal generation circuit (3) of the R, G, B signal supply circuit (1) passes through the buffer (6),
An R signal output terminal (9) of the supply circuit (1) is input to an R signal input terminal (12) of the mixing circuit (2) via a capacitor (C ₁ ). Similarly, the G signal output from the G signal generation circuit (4) passes through the buffer (7), and from the G signal output terminal (10) via the capacitor (C ₂ ) to the G signal input terminal ( Entered in 13). The B signal output from the B signal generation circuit (5) passes through the buffer (8), and is input from the B signal output terminal (11) to the B signal input terminal (2) of the mixing circuit (2) via the capacitor (C ₃ ). Entered in 14). On the other hand, an R signal generation circuit (3),
Each output of the G signal generation circuit (4) and the B signal generation circuit (5) is input to an OR gate (15), and the sum output passes through a buffer (16) and is supplied to a capacitor ( It is input to the blanking signal input terminal of the mixing circuit (2) (18) via the C _4).

考案の課題以上の通り従来の装置ではR,G,Bの各信号及びブラン
キング信号の各々に対し、入出力端子が必要となるた
め、例えばR,G,B信号供給回路（１）とミキシング回路
（２）をICで構成した場合、端子ピンの数が多くなって
ICの小型化或いは高機能化の障害となっている。Problems of the Invention As described above, the conventional device requires input / output terminals for each of the R, G, B signals and each of the blanking signals, so that, for example, mixing with the R, G, B signal supply circuit (1) When the circuit (2) is composed of IC, the number of terminal pins increases.
This is an obstacle to miniaturization or high performance of IC.

本考案は斯る点に鑑みなされたものであって、入出力
端子の数を可及的に少なくした多重信号処理装置を提供
することを目的とする。The present invention has been made in view of the above, and has as its object to provide a multiplexed signal processing device in which the number of input / output terminals is reduced as much as possible.

課題を解決するための手段上記の目的を達成するため本考案では、テレビ画面上
に多重表示する信号を発生する信号発生回路を有する多
重信号供給回路からのＲ、Ｇ、Ｂ信号をテレビ信号に多
重するべくミキシング回路に供給するようにした多重信
号処理装置において、前記信号発生回路から入力される
Ｒ信号有、Ｇ信号有、Ｂ信号有、およびRGB信号いずれ
も無を、各々第１電圧レベル、第２電圧レベル、第３電
圧レベル、第４電圧レベルへと異なる電圧レベル（第１
電圧レベル＞第２電圧レベル＞第３電圧レベル＞第４電
圧レベル）に設定する電圧レベル設定手段と、前記電圧
レベル設定手段からの出力を受け、各々の電圧レベルを
比較し、前記電圧レベルのうち最も高い電圧レベル値を
出力する第１の加算回路と、前記信号発生回路から入力
されるＲ、Ｇ、Ｂ信号を各々のAND回路へ入力し、出力
されるGB信号有、BR信号有、RG信号有、およびこれらい
ずれの信号も無を、各々第１電圧レベル、第２電圧レベ
ル、第３電圧レベル、第４電圧レベルへと異なる電圧レ
ベル（第１電圧レベル＞第２電圧レベル＞第３電圧レベ
ル＞第４電圧レベル）に設定する電圧レベル設定手段
と、前記電圧レベル設定手段からの出力を受け、各々の
電圧レベルを比較し、前記電圧レベルのうち最も高い電
圧レベル値を出力する第２の加算回路とより構成される
多重信号供給回路と、該多重信号供給回路からの出力を
ミキシング回路へ入力する手段と、ミキシング回路へ入
力された前記第１の加算回路からの出力を受け、前記電
圧レベル値に対応した並列信号に復調し、該並列信号の
有無を各Ｒ、Ｇ、ＢのOR回路へ入力する第１の復調手段
と、前記第２の加算回路からの出力を受け、前記電圧レ
ベル値に対応した並列信号に復調し、該並列信号の有無
を前記各Ｒ、Ｇ、ＢのOR回路へ入力する第２の復調手段
と、前記各並列信号からもとのＲ信号、Ｇ信号、Ｂ信号
が出力される各Ｒ、Ｇ、ＢのOR回路とから構成されるミ
キシング回路とを有することを特徴とする。Means for Solving the Problems In order to achieve the above object, according to the present invention, R, G, B signals from a multiplex signal supply circuit having a signal generation circuit for generating a signal to be multiplexed on a television screen are converted into television signals. In a multiplexed signal processing device adapted to be supplied to a mixing circuit for multiplexing, each of R signal presence, G signal presence, B signal presence and RGB signal input from the signal generation circuit is determined by a first voltage level. , A second voltage level, a third voltage level, and a fourth voltage level (first voltage level).
(Voltage level> second voltage level> third voltage level> fourth voltage level) and an output from the voltage level setting means, and each of the voltage levels is compared. A first addition circuit that outputs the highest voltage level value, and R, G, and B signals input from the signal generation circuit are input to respective AND circuits, and a GB signal output and a BR signal output that are output. The presence of the RG signal and the absence of any of these signals are respectively different to the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level (first voltage level> second voltage level> second voltage level). Receiving the output from the voltage level setting means and the voltage level setting means for setting (3 voltage levels> fourth voltage level), comparing the respective voltage levels, and outputting the highest voltage level value among the voltage levels No. A multiplexed signal supply circuit composed of an adder circuit, a means for inputting an output from the multiplexed signal supply circuit to a mixing circuit, and an output from the first addition circuit input to the mixing circuit, A first demodulation means for demodulating the signal into a parallel signal corresponding to the voltage level value and inputting the presence or absence of the parallel signal to each of R, G, and B OR circuits; and receiving an output from the second addition circuit, A second demodulation means for demodulating the signal into a parallel signal corresponding to the voltage level value and inputting the presence or absence of the parallel signal to the R, G, B OR circuit; And a mixing circuit including an OR circuit for each of R, G, and B that outputs a signal and a B signal.

R,G,B信号は多重信号供給回路からミキシング回路へ
それぞれ個別の伝送線路を通して供給されるのでなく、
混合信号として最低限１個の伝送路を通して伝送するこ
とができるので、伝送線の数が少なくて済み、特に信号
供給回路とミキシング回路をICで構成した場合には端子
ピン及びI/Oポートの数を可及的に少なくできる。R, G, B signals are not supplied from the multiplex signal supply circuit to the mixing circuit through individual transmission lines, but
Since it can be transmitted as a mixed signal through at least one transmission line, the number of transmission lines is small, especially when the signal supply circuit and the mixing circuit are composed of ICs, the terminal pins and I / O port The number can be reduced as much as possible.

実施例以下、実施例について説明する。第１図は本考案の一
実施例を示し、R,G,B各信号の信号発生回路（20）（2
1）（22）からの出力はそれぞれV_R，V_G，V_Bの各レベル
設定回路（23）（24）（25）に入力される。そのV_R，
V_G，V_Bの各レベル設定回路（23）（24）（25）の出力は
R,G,B各信号を加算する第１加算回路（26）に入力され
加算処理を受けた後、バッファ（27）を通り、R,G,B混
合信号として端子ピン（28）から出力され、コンデンサ
（C₅）を介してミキシング回路（２）に入力される。こ
のミキシング回路（２）は信号供給回路（１）から与え
られた信号を別途供給されたテレビ信号と多重するべく
ミキシングを行うものである。但し、ミキシング手段は
図示していない。Examples Hereinafter, examples will be described. FIG. 1 shows an embodiment of the present invention, in which a signal generating circuit (20) (2) for each of R, G and B signals is provided.
1) (respectively output from 22) V _R, V _G, is input to the level setting circuit of _{V B (23) (24)} (25). That V _R ,
The output of each of the V _G and V _B level setting circuits (23) (24) (25)
After being input to a first addition circuit (26) for adding each of the R, G, and B signals and subjected to an addition process, the signal is output from a terminal pin (28) as a mixed signal of R, G, and B through a buffer (27). , it is input via the capacitor (C ₅₎ into a mixing circuit (2). The mixing circuit (2) performs mixing so that the signal supplied from the signal supply circuit (1) is multiplexed with a separately supplied television signal. However, the mixing means is not shown.

第１加算回路（26）の混合出力は第２図（イ）に示す
ようにR,G,Bの組み合わせに応じて異なる電圧レベル（E
₀）（E₁）（E₂）（E₃）の信号に分かれる。即ち、信号
がＲ単独,RとG,RとB,又はＲとＧとＢのときはレベル（E
₃）のパルス〔第２図（ホ）〕となり、Ｇ単独，又はＧ
とＢのときはレベル（E₂）のパルス〔第２図（ニ）〕、
そしてＢのみときはレベル（E₁）のパルス〔第２図
（ハ）〕となる。R,G,Bの信号がいずれも存しない場合
はレベル（E₀）のパルスとなる。前記Ｒ信号とＧ信号の
信号発生回路（20）（21）の出力の一部はAND回路（2
9）に入力されRG信号としてV_RGレベル設定回路（32）に
入力される。同様にＧ信号とＢ信号の信号発生回路（2
1）（22）の出力は、AND回路（30）に入力されGB信号と
してV_GBレベル設定回路（33）に、Ｂ信号とＲ信号の信
号発生回路（22）（20）の出力はAND回路（31）に入力
されBR信号としてV_BRレベル設定回路（34）に入力され
る。これらV_RG，V_GB，V_BRの各レベル設定回路（32）（3
3）（34）の出力はRG,GB,BR各信号を加算する第２加算
回路（35）に入力されて加算処理を受けバッファ（36）
を通り、RG,GB,BRの混合信号として端子ピン（37）を通
して出力されコンデンサ（G₆）を介してミキシング回路
（２）に入力される。The mixed output of the first adder circuit (26) has different voltage levels (E) depending on the combination of R, G, and B as shown in FIG.
₀ ) (E ₁ ) (E ₂ ) (E ₃ ). That is, when the signal is R alone, R and G, R and B, or R, G and B, the level (E
₃ ) pulse [Fig. 2 (e)], G alone or G
And B, a pulse of level (E ₂ ) (FIG. 2 (d)),
When only B is present, a pulse of level (E ₁ ) (FIG. 2C) is obtained. If none of the R, G, and B signals are present, the pulse is a level (E ₀ ) pulse. Part of the output of the signal generation circuits (20) and (21) for the R signal and the G signal is an AND circuit (2
9) and input to the V _RG level setting circuit (32) as the RG signal. Similarly, a signal generation circuit for G signal and B signal (2
1) The output of (22) is input to the AND circuit (30), and is output as a GB signal to the V _GB level setting circuit (33). The output of the B signal and R signal generation circuits (22) and (20) is an AND circuit. (31) and inputted as a BR signal to the _VBR level setting circuit (34). These V _RG , V _GB , and V _BR level setting circuits (32) (3
3) The output of (34) is input to a second addition circuit (35) for adding each of the RG, GB, and BR signals, subjected to addition processing, and subjected to a buffer (36).
Through, RG, GB, and output through the terminal pin (37) as a mixed signal BR is input to the capacitor mixing circuit via the (G ₆₎ (2).

第２加算回路（35）の混合出力は第３図（ａ）に示す
ように組み合わせに応じて異なるレベル（E₀）（E₁）
（E₂）（E₃）の信号に分かれる。即ち、信号がGB単独、
又はGBとBRとRG（即ち、Ｒ、Ｇ、Ｂ信号が全て存在す
る）の時はレベル（E₃）のパルス〔第３図（ｅ）〕とな
り、BR単独のときはレベル（E₂）のパルス〔第３図
（ｄ）〕となり、そしてRG単独のときはレベル（E₁）の
パルス〔第３図（ｃ）〕となる。GB,BR,RGがいずれも存
しないときはレベル（E₀）のパルス〔第３図（ｂ）〕と
なる。尚、第３図の混合信号を供給するのは第２図の混
合信号だけでは特に第２図の（ニ）と（ホ）の場合、ど
の信号が送信されているのか分からないからである。The mixed output of the second adder circuit (35) has different levels (E ₀ ) and (E ₁ ) depending on the combination as shown in FIG.
The signal is divided into (E ₂ ) and (E ₃ ). That is, the signal is GB only,
Alternatively, when GB, BR, and RG (that is, all the R, G, and B signals are present), a pulse of level (E ₃ ) (FIG. 3E) is obtained, and when BR is used alone, level (E ₂ ) (FIG. 3 (d)), and when RG is used alone, a pulse of level (E ₁ ) [FIG. 3 (c)] is obtained. When none of GB, BR, and RG exist, a pulse of level (E ₀ ) (FIG. 3B) is obtained. It is to be noted that the reason why the mixed signal shown in FIG. 3 is supplied is that it is not known which signal is being transmitted, especially in the case of (d) and (e) of FIG.

前記R,G,B混合信号はミキシング回路（２）のコンパ
レータ（40）に入力され、ここで各電圧レベルの並列信
号E1,E2,E3に復調される。尚、復調コンパレータ40の各
出力は、同回路への入力がレベル（E₃）の時はＲ出力が
“1"、レベル（E₂）の時はＧ出力が“1"、レベル（E₁）
の時はＢ出力が“1"となり、他の色出力は“0"となるよ
うに設定されている。そして、レベル（E₀）の時は、全
ての出力が“0"となる。E3信号はOR回路（42）に入力さ
れる。E2信号はOR回路（43）に入力される。また、E1信
号はOR回路（44）に入力される。RG,GB,BRの混合信号は
コンパレータ（41）に入力され、各電圧レベルの並列信
号E1′、E2′、E3′に復調される。復調コンパレータ41
の各出力は、同回路への入力がレベル（E₃）の時はGB出
力が“1"、レベル（E₂）の時はBR出力が“1"、レベル
（E₁）の時はRG出力が“1"となり、他の色出力は“0"と
なるように設定されている。そして、レベル（E₀）の時
は、全ての出力が“0"となる。E1′信号はOR回路（42）
と（43）に入力され、E3′信号はOR回路（43）と（44）
に入力され、E2′信号はOR回路（44）と（42）に入力さ
れる。以上によりOR回路（42）からはＲ信号が、OR回路
（43）からはＧ信号が、OR回路（44）からはＢ信号が出
力される。ブランキング信号はR,G,Bの各信号に復調さ
れた出力のORをOR回路（45）でとって発生させることが
できる。尚、ブランキング信号はテレビ信号に多重され
る他の情報信号に対応する信号部分を削除するために使
用される。The R, G, B mixed signal is input to the comparator (40) of the mixing circuit (2), where it is demodulated into parallel signals E1, E2, E3 of each voltage level. The output of the demodulation comparator 40 is such that when the input to the circuit is at level (E ₃ ), the R output is “1”, and when the input is at level (E ₂ ), the G output is “1” and the level (E _1). )
In this case, the B output is set to "1" and the other color outputs are set to "0". At the time of the level (E ₀ ), all outputs are “0”. The E3 signal is input to the OR circuit (42). The E2 signal is input to the OR circuit (43). The E1 signal is input to the OR circuit (44). The mixed signal of RG, GB, and BR is input to a comparator (41) and demodulated into parallel signals E1 ', E2', and E3 'of each voltage level. Demodulation comparator 41
The GB output is “1” when the input to the circuit is level (E ₃ ), the BR output is “1” when the input is level (E ₂ ), and RG when the level (E ₁ ) The output is set to "1", and the other color outputs are set to "0". At the time of the level (E ₀ ), all outputs are “0”. E1 'signal is OR circuit (42)
And (43) are input to the E3 'signal and the OR circuits (43) and (44)
And the E2 'signal is input to the OR circuits (44) and (42). As described above, the R signal is output from the OR circuit (42), the G signal is output from the OR circuit (43), and the B signal is output from the OR circuit (44). The blanking signal can be generated by ORing the outputs demodulated into R, G, and B signals by an OR circuit (45). The blanking signal is used to delete a signal portion corresponding to another information signal multiplexed on the television signal.

第４図は、Ｒ信号,G信号,B信号のいずれか一つの信号
のみを伝送する従来例を示している。この場合は構成が
簡単である。即ち、Ｒ信号発生回路（20）の出力はV_Rレ
ベル設定回路（23）に、Ｇ信号発生回路（21）の出力は
V_Gレベル設定回路（24）に、Ｂ信号発生回路（22）の出
力はV_Bレベル設定回路（25）に入力される。即ち、信号
がＲ信号のみのときはレベル（E₃）のパルス〔第２図
（ホ）〕、Ｇ信号のみのときはレベル（E₂）のパルス
〔第２図（ニ）〕、Ｂ信号のみのときはレベル（E₁）の
パルス〔第２図（ハ）〕、Ｒ、Ｇ、Ｂ信号のいずれの信
号も含まないときはレベル（E₀）のパルス〔第２図
（ロ）〕となる。これら、V_R、V_G、V_Bのレベル設定回路
（23）（24）（25）の各出力は、R,G,B用の加算回路（2
6）に入力されて混合され、バッファ（27）を通り、コ
ンデンサ（C₅）を介してミキシング回路（２）の復調コ
ンパレータ（40）に入力される。復調コンパレータ（4
0）は第２図のレベル基づいて、Ｒ信号,G信号,B信号に
復調される。ブランキング信号はE3信号,E2信号,E1信号
のORをOR回路（45）によりとることにより発生させるこ
とができる。FIG. 4 shows a conventional example in which only one of the R, G, and B signals is transmitted. In this case, the configuration is simple. That is, the output of the R signal generation circuit (20) is V _R level setting circuit (23), the output of the G signal generating circuit (21)
The V _G level setting circuit (24), the output of the B signal generating circuit (22) is input to the V _B level setting circuit (25). That is, when the signal is only the R signal, the level (E ₃ ) pulse [FIG. 2 (E)], when the signal is only the G signal, the level (E ₂ ) pulse [FIG. 2 (D)], the B signal pulse [FIG. 2 (c)] of the level (E ₁₎ when the only, R, G, pulse level when containing neither B signals signal (E ₀₎ [Figure 2 (b)] Becomes The outputs of the V _R , V _G , and V _B level setting circuits (23), (24), and (25) are used as R, G, and B addition circuits (2
Is inputted are mixed 6), through the buffer (27), is input to the capacitor (C ₅₎ demodulation comparator mixing circuit (2) through (40). Demodulation comparator (4
0) is demodulated into an R signal, a G signal, and a B signal based on the levels in FIG. The blanking signal can be generated by ORing the E3, E2, and E1 signals with an OR circuit (45).

考案の効果以上の通り本考案によれば、R,G,B信号は多重信号供
給回路からミキシング回路へそれぞれ個別の伝送線路を
通して供給されるのでなく、混合信号として共通の伝送
路を通して伝送することができるので、伝送線の数が少
なくて済み、特に信号供給回路とミキシング回路をICで
構成した場合には端子ピン及びI/Oポートの数を少なく
できる。According to the present invention, as described above, the R, G, and B signals are not supplied from the multiplex signal supply circuit to the mixing circuit through individual transmission lines, but are transmitted as mixed signals through the common transmission line. Therefore, the number of transmission lines can be reduced, and the number of terminal pins and I / O ports can be reduced particularly when the signal supply circuit and the mixing circuit are configured by ICs.

[Brief description of the drawings]

第１図は本考案を実施した多重信号処理装置のブロック
回路図であり、第２図及び第３図はその説明図である。
第４図は本考案の従来例のブロック回路図である。第５
図は従来例のブロック回路図である。（１）……多重信号供給回路，（２）……ミキシング回
路，（20）……Ｒ信号発生回路，（21）……Ｇ信号発生
回路，（22）……Ｂ信号発生回路，（26）……第１加算
回路，（35）……第２加算回路，（40）（41）……復調
コンパレータ。FIG. 1 is a block circuit diagram of a multiplex signal processing device embodying the present invention, and FIGS. 2 and 3 are explanatory diagrams thereof.
FIG. 4 is a block circuit diagram of a conventional example of the present invention. Fifth
The figure is a block diagram of a conventional example. (1) multiplex signal supply circuit, (2) mixing circuit, (20) R signal generation circuit, (21) G signal generation circuit, (22) B signal generation circuit, (26) )... First addition circuit, (35)... Second addition circuit, (40) (41)... Demodulation comparator.

Claims

(57) [Scope of request for utility model registration]

An R signal from a multiplex signal supply circuit having a signal generation circuit for generating a signal to be multiplexed and displayed on a television screen.
In a multiplexed signal processing device configured to supply a mixing circuit to multiplex G and B signals with a television signal, an R signal input from the signal generation circuit, a G signal input,
Both the presence of the B signal and the absence of the RGB signal indicate different voltage levels to a first voltage level, a second voltage level, a third voltage level, and a fourth voltage level (first voltage level> second voltage level> third voltage level). (Voltage level> fourth voltage level) and an output from the voltage level setting means, comparing the respective voltage levels, and outputting the highest voltage level value among the voltage levels. R, G, B signals input from the signal generation circuit to each AND circuit, and output GB signal existence, BR signal existence, R signal
G signal present and none of these signals
Voltage levels different from the voltage level, the second voltage level, the third voltage level, and the fourth voltage level (first voltage level> second voltage level).
Voltage level setting means for setting voltage level> third voltage level> fourth voltage level, and receiving the output from the voltage level setting means, comparing the respective voltage levels, and selecting the highest one of the voltage levels A multiplexed signal supply circuit comprising a second adder circuit for outputting a value; a means for inputting an output from the multiplexed signal supply circuit to a mixing circuit; and a first addition circuit input to the mixing circuit. And demodulates the signal into a parallel signal corresponding to the voltage level value, and inputs the presence / absence of the parallel signal to each of R, G, and B OR circuits; and , And demodulates the signal into a parallel signal corresponding to the voltage level value, and inputs the presence or absence of the parallel signal to each of the R, G, and B OR circuits. R signal and G signal Each R, G, multiple signal processing apparatus characterized by having a mixing circuit composed of the OR circuit B, B signal is output.