JP2523882B2

JP2523882B2 - デ―タ伝送装置

Info

Publication number: JP2523882B2
Application number: JP1181404A
Authority: JP
Inventors: 康壽塩原
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1989-07-13
Filing date: 1989-07-13
Publication date: 1996-08-14
Anticipated expiration: 2011-08-14
Also published as: DE69020247D1; AU5901790A; AU621237B2; EP0407997A3; EP0407997A2; EP0407997B1; US5602852A; JPH0345042A; DE69020247T2

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ伝送装置に係わり、特にFDDI（ファ
イバ分散データ交換インターフェイス）を用いたリング
状高速光LAN（ローカルエリアネットワーク）を利用し
て互いに離れた複数地点の制御装置間を光伝送ケーブル
で接続し、高速データ及び低速データを送受信して制御
装置相互間のデータ交換を行うデータ伝送装置に関する
ものである。

〔従来の技術〕

近年、LANすなわちローカルエリアネットワークの適
用が急速に進展している。その中で、次期の高速、高帯
域LANとして注目されるものに、ANSI（米国標準化機
構、以下ANSIと記す）で標準化が審議されてきているAN
SI−FDDI（米国標準化機構によるファイバ分散データ交
換インターフェイス）がある。このFDDI（ファイバ分散
データ交換インターフェイス、以下FDDIと記す）は光フ
ァイバを伝送路とし、トークンパッシング方式による伝
送路制御方式を用いた100Mbpsのリング状LAN方式の一つ
であり、ANSIによるFDDI規格の標準化がほぼ完了したの
に伴い、このFDDI規格に合致したLSI（大規模集積回
路）あるいはプロトコル処理ソフトが半導体メーカから
入手できるようになり、FDDIはコンピュータ及び通信産
業分野において注目を浴びている。

このFDDIは、パケット交換ネットワークとして提案さ
れ、大型コンピュータ間、大型コンピュータとそれらに
接続されたマス・ストレージシステム（大容量記憶装
置）あるいは他の周辺機器との間でデータを高速に受け
渡し可能に接続したり、さらにはイーサネットあるいは
MAP（マニファクチュアリングオートメイションプ
ロトコルの略、工場自動化のための通信プロトコルでフ
ァクトリオートメイション−LANすなわちFA−LANの事実
上の標準といわれる。以下MAPと記す）等の低速用デー
タの受け渡しのためのLANシステム相互間を接続するバ
ックボーンネットワークとして使用することを用途とし
て考案されたものである。このFDDIを用いたLANでは、
リング状に相互接続された各ノードからの伝送要求をネ
ットワークで利用できる伝送帯域に応じて各ノードで調
停し伝送路使用権を獲得できる伝送路制御機能、各ノー
ドでのデータの送受信機能、伝送システムの障害検出機
能、障害部分の分離機能と伝送システムの再構成機能が
一般的に備えられている。

このようにFDDIを有するLANに用いられるトークンパ
ッシング方式LANでは、トークンと呼ばれる送信権が順
々にシステム中の各ノード間で受け渡され、同一時刻で
は、複数のノードが送信するのを防止している。トーク
ンを受け渡されたノードでは、予め設定された時間内で
データを送信することができるようにされている。した
がって、決定論的伝送路アクセスが可能となるため、リ
アルタイム性が要求される制御を必要とするMAPでは、
このトークンパッシング方式が採用されている。

トークンパッシング方式を用いた代表であるMAPで
は、例えば工場フロアで種々のインテリジェントな機
器、例えばコンピュータ（Ｃ）、プログラマブルコント
ローラ（PC）、ロボット、計算機搭載型数値制御工作機
械（CNC）等の機器をネットワーク化し、相互間で生産
管理情報、保守管理情報、制御情報、製造実績情報等の
データ交換を行うことで工場自動化、すなわちファクト
リオートメイション（FA）化を推進している。

しかし、工場自動化、インテリジェント機器のネット
ワーク化の進展に伴い、工場自動化とは異なる特色を持
つ連続プロセス制御（PA）も統合し、工場全体で統一し
た制御LANを適用したいという要求が出てきている。し
かし、連続プロセス制御では、工場自動化の場合におけ
るデータ交換より遥かにリアルタイム（実時間）性が問
題となる。すなわち工場自動化の場合では、上述したプ
ログラマブルコントローラ（PC）等に要求されるデータ
伝送機能の応答時間は数百ｍ秒から数秒の時間であれば
十分であるが、連続プロセス制御では、伝送されるべき
制御データは数ｍ秒の応答性を要求されるものもある。

さらに生産製造管理・監視を分担するコンピュータ、
機器制御を分担して主に高速のシーケンス制御を行うプ
ログラマブルコントローラ（PC）及び計装制御を行うデ
ジタル計装制御装置（DCS）をネットワーク化し、分散
制御する統合化されたプロセス制御システムでは、相互
に情報交換されるデータの中に、数ｍ秒単位のプログラ
マブルコントローラ制御周期毎に必要な非常に緊急度の
高いデータあるいは数百ｍ秒単位のデジタル計装制御装
置（DCS）操作に必要なデータ、警報監視に必要なデー
タ、さらに緊急度の低い計装データあるいはバックグラ
ンド的に処理されるプログラムダウンロードあるいは生
産管理、保守管理、製造実績等のデータを含むデータを
伝送できるネットワークシステムが要求される。

〔発明が解決しようとする課題〕

このように、プロセス制御システムのLANに接続され
るコンピュータ、プログラマブルコントローラ（PC）、
デジタル計装制御装置（DCS）等の機器相互間で受け渡
されるデータには、上述したような緊急度に応じた時間
単位の周期で常に発生するデータと突発的な伝送要求に
応じて発生するデータとがある。したがって、各ノード
では緊急度に応じた時間以内に各レベルのデータを周期
的に送信制御する必要があり、各機器では、これを受信
し各周期ごとにデータ内容を取り込み更新し利用できる
ことが必要になる。さらに送信出力されるデータは各レ
ベルの優先度に応じて下位のレベルのデータに優先して
LAN上に送信出力する必要がある。

したがって、本発明の目的は、次期の高速、高帯域LA
Nとして有力な標準であるFDDIを用いて、FDDIが元来備
える優れた確定性、自己回復性、拡張性を失うことな
く、高速データ及び低速データを緊急度に対応した伝送
要求に応じて送受信制御することができ、拡張された機
能及び性能を備えるコンパクトなデータ伝送装置を提供
することである。

〔課題を解決するための手段〕

上記目的は、本発明に係わるデータ伝送装置によって
達成される。すなわち、要約すれば、本発明は、同期サ
ービス及び非同期サービスの処理機能を備えたファイバ
分散データインターフェイスを有するデータ処理装置を
各ノードに配置し、これらの各ノードを伝送路によって
リング状に接続してデータを伝送するデータ伝送装置に
おいて、前記各ノードのデータ処理装置は、データの送
受信を制御するデータ送受信制御回路と、データの伝送
制御をつかさどる伝送プロセッサと、前記伝送路へデー
タを送信または受信するトランシーバと、前記伝送路上
のデータの受信完了または自局のデータの送信完了を検
出するデータ送受信完了検出回路と、データの送信周期
のタイミングを前記伝送プロセッサに与えるタイマ回路
と、前記トランシーバから受信したデータを一時的に格
納するデュアルポートメモリ回路と、送受信されるデー
タ中のアドレス情報を用いて、このデータを対応するメ
モリアドレスに格納、または記憶するコモンメモリと、
前記デュアルポートメモリ回路に格納された受信データ
を前記コモンメモリに転送するためのダイレクト・メモ
リ・アクセス回路とを備え、前記各ノードの前記データ
処理装置に接続される機器間で更新されるデータを緊急
度に応じて複数個のレベルのデータに分類し、かつ前記
各データ処理装置にて共通なアドレスを持つように設定
された前記コモンメモリ上に一意のアドレスを有するデ
ータとして割り付け、さらに前記複数個のレベルのデー
タに対応して前記各データ処理装置に共通な複数個の更
新周期を設定し、これらの更新周期を前記同期サービス
及び前記非同期サービスの処理機能に関係付け、前記同
期サービス及び前記非同期サービスに関係付けられた更
新周期が各レベルのデータごとに対応した時間周期とな
るようにデータを伝送制御するようにしたことを特徴と
するデータ伝送装置である。

〔作用〕

本発明によれば、全てのノード内部に備えられたコモ
ンメモリ上からデータを自発的に読みだし、周期的にデ
ータの優先度に応じてマルチキャスト通信（郡同報通
信）を行う。この場合、LANに接続されたホスト機器間
で交信されるデータを緊急度に応じてＨ（高速）レベル
とＭ（低速）レベルのデータに分類し、これらのデータ
に対し、全てのノードのデータ処理装置で共通なアドレ
スをもつ上記コモンメモリ上に一意のアドレスを有する
データとして割り付ける。さらに各レベルに対応して全
ノードのデータ処理装置で共通な更新周期を２種類設定
する。ここでFDDI機能として備わっている２種類の伝送
サービス機能への関係ずけ、すなわちＨレベルのデータ
は同期サービスによる同期フレームにより送信し、ま
た、Ｍレベルのデータは非同期サービスによる非同期フ
レームを用いて送信し、各レベルごとに対応した時間周
期となるように伝送制御する。

すなわち、Ｈレベル及びＭレベルに対応したデータ総
量を各々Dh、Dmとし、また、更新周期をTh、Tmとする
と、LAN上には更新周期Thごとに必ずDh分のデータが伝
送され、更新周期Tm内にはDm分のデータが伝送される。
その際、更新周期Th内ではプロセス制御システム等で交
信されるＨレベルのデータが全て伝送されるようにさ
れ、Ｍレベルのデータは更新周期Tm内の時間を使用して
適切に伝送するように伝送制御されている。すなわち、
更新周期Tm内にＭレベルのデータが非同期サービスによ
り伝送帯域を割り当てられて伝送される。

ここで、上記コモンメモリは、本発明の構成をとる全
てのノードのデータ処理装置にハードウェアとして備わ
っており、そのメモリアドレス構成は全てのノードのデ
ータ処理装置に対して共通とされている。本発明の構成
を取る全てのノードのデータ処理装置は、各ノードのデ
ータ処理装置が送信したマルチキャスト通信データフレ
ームを同時に受信し、そのデータフレーム中に設定され
ているコモンメモリアドレス情報から受信したデータを
指定されたコモンメモリに格納することで各ノードのデ
ータ処理装置、すなわち各ノードのデータ処理装置に接
続された各ホスト機器から送信されたデータ内容をコモ
ンメモリ上で更新することが可能となる。また、この更
新周期は、上記したように各レベルで設定した更新周期
ごとに行われるので、各ノードのデータ処理装置に接続
された各ホスト機器は、コモンメモリの所定のアドレス
のデータをアクセスすることにより、LAN上で情報交換
するデータをただちに読み出すことが可能となる。さら
に、本発明の構成を取る全てのノードのデータ処理装置
では、上記したコモンメモリにより同一共通のデータを
共有することとなり、容易にいつでもそのデータを利用
することが可能となる。

〔実施例〕

以下、添附図面を参照して本発明を、その一実施例に
つき説明する。

はじめにFDDIについて説明すると、FDDIを用いたLAN
では、同期サービスと非同期サービスの２種類のサービ
スを備えており、同期サービスでは、ノードがトークン
を受信すれば、いつでもトークン受信と同期した同期フ
レームを送信することができ、一方非同期サービスでは
トークンが十分早く周回しているときのみノードはトー
クン受信と同期しない非同期フレームを送信することが
可能となるようにされている。

このことを、同期フレーム及び非同期フレームの送信
とトークン送信タイミングの一例を示す第９図ａ及び第
９図ｂを参照して以下に説明する。

すなわち、通常、FDDIを用いたリング状LANの初期化
プロセスの一部として、各ノードは、リング状LANを巡
回するトークンの目標巡回時間を決めるために、目標ト
ークン巡回時間（以下TTRTと記す）値を調停する。この
TTRT値の調停は、各ノードが同期トラフィックの要求を
サポートするのに十分な早さの値を要求し合い、それら
のうちの最短値（以下TOPRと記す）が各ノードのトーク
ン巡回タイマ（以下TRTと記す）にTTRT値として設定さ
れる。

また、各ノードに配置されるレイトカウンタは、TRT
に設定されたTOPR値が満了すると、すなわちTOPR値の時
間をダウンカウントして、その時間が経過すると、増加
して１になり、トークンを受信するごとにクリアされる
ものであり、ノードが前にトークンを受信してからTRT
に設定されたTOPR値が満了する前に再びトークンを受信
した場合には、すなわちレイトカウンタが０ならば、ト
ークンは目標時間以内にノードに到達したとみなされ、
それ以外はトークンが遅れたとみなされる。

ここで、トークンが目標時間以内にノードに到達した
場合、すなわちトークンが十分に速く巡回している場
合、TRTにおける現在値がトークン保持タイマ（以下THT
と記す）に設定されると共に、TRTにはTOPR値が再設定
され、TRTは再スタートする。その際、トークン受信に
よる同期フレームの送信後に、THTに設定された上記現
在値に相当する時間、非同期フレームの送信が可能とな
る。THTに設定された上記現在値が満了したとき、また
は送信すべき非同期フレームがない場合には、トークン
が次のノードに渡される。なお、トークンが目標時間よ
り遅れてノードに到達した場合には、レイトカウンタは
リセットされるがTRTはリセットされない。この場合、
同期フレームの送信のみ許され、同期フレーム送信完了
後、トークンが次のノードに渡される。

このようにしてFDDIを用いたLANは、同期フレームを
送信する同期サービスと非同期フレームを送信する非同
期サービスの２種類のサービスを行っているものであ
る。

次に、このようなFDDIを有するLANを用いた本発明の
データ伝送装置を説明する。第１図は、本発明によるデ
ータ伝送装置を用いて構成されるLANシステムの一実施
例の構成図である。

第１図に示されているように、各ノード101〜10nは伝
送データフローの向きが互いに逆方向の２本の光ファイ
バケーブルL1及びL2により相互に接続されている。これ
らの各ノードは、伝送制御をつかさどる伝送制御部とこ
れに接続される機器とで構成されている。この伝送制御
部の構成の一実施例が第２図に示されており、第２図を
参照すると、伝送制御部、すなわちデータ処理装置はコ
モンメモリ（CM1）11、データ送受信制御回路（TRC）1
2、光トランシーバ（OTR1、OTR2）13a、13b、FDDI用伝
送マイクロプロセッサ（PU1）14、データ送受信完了検
出回路15、Tmタイマ回路16、デュアルポートメモリ回路
（DPRAM）17、送受信メモリバススケジューラ回路（ARB
T1）18、マイクロコンピュータ回路（PU2、RAM2、PROM
2）19、DMA（ダイレクト、メモリ、アクセス）制御回路
20、ホスト機器インターフェイス制御回路21、ホスト機
器22、コモンメモリバススケジューラ回路（ARBT2）2
3、アドレス変換回路（ADRSMAP）24、データ信号トラン
シーバDBF1、DBF2、DBF3、DBF4、DBF5及びアドレス信号
トランシーバ回路ABF1、ABF2、ABF3、ABF4、ABF5を備え
ている。

データ送受信制御回路12はFDDIの規格に基づきデータ
の送受信を制御する回路であり、このデータ送受信制御
回路12は、例えば米国AMD社製のAm79C81A、Am79C82A、A
m79C83、Am7984A、Am7985Aを用いて構成される相当回路
とされている。

光トランシーバ13a、13bは伝送路へデータを送出また
は受信するもので、伝送マイクロプロセッサ、すなわち
伝送プロセッサ14は本発明の伝送制御をつかさどるもの
である。データ送受信完了検出回路15はデータ送受信制
御回路12からの伝送路上の伝送データの受信完了または
自身のノードすなわち自局の伝送データの送信完了を検
出するものである。

Tmタイマ回路16はデータの送信周期のタイミングを伝
送プロセッサ14に与えるもので、デュアルポートメモリ
回路17は受信した伝送データを一時的に格納するための
ものであり、送受信メモリバススケジューラ回路18は、
データ送受信制御回路12、伝送プロセッサ14、ホスト機
器22、マイクロコンピュータ回路19がデュアルポートメ
モリ回路17をアクセスする際に、これらの回路が接続さ
れているＴバスの使用権制御を行うものである。

マイクロコンピュータ回路19は、マイクロプロセッサ
PU2、RAM2、PROM2を備えて、ホスト機器22及び伝送マイ
クロプロセッサ14間の通信手順を制御するもので、DMA
制御回路20はデュアルポートメモリ回路17に格納された
受信データをコモンメモリ11にDMA（ダイレクト、メモ
リ、アクセス）転送するためのものである。ホスト機器
インターフェイス制御回路21はホスト機器22とのインタ
ーフェイスを制御するもので、コモンメモリバススケジ
ューラ回路23はデータ送受信制御回路12、DMA制御回路2
0、ホスト機器22、マイクロコンピュータ回路19がコモ
ンメモリ11をアクセスする際に、これらの回路が接続さ
れているＣバスの使用権制御を行うものである。

アドレス変換回路24はホスト機器22、マイクロコンピ
ュータ回路19がコモンメモリバススケジューラ回路23の
制御によりデュアルポートメモリ回路17をアクセスする
時にデュアルポートメモリ回路アドレスを発生するもの
である。

なお、データ信号トランシーバDBF1、DBF2、DBF3、DB
F4、DBF5はデータ信号のためにＣバス及びＴバスをアク
セスするためのもので、アドレス信号トランシーバ回路
ABF1、ABF2、ABF3、ABF4、ABF5はアドレス信号のために
Ｃバス及びＴバスをアクセスするためのものであり、Ｐ
バスはデュアルポートメモリ回路17からコモンメモリ11
にデータを転送させるためにマイクロプロセッサ14に接
続されるプロセッサバスである。

このように構成される伝送制御部、すなわちデータ処
理装置を各ノードに備える本発明のデータ伝送装置にお
いて、LANに接続されるコンピュータ（Ｃ）、プログラ
マブルコントローラ（PC）、デジタル計装制御装置（DC
S）等の相互間で受け渡されるデータを各々の緊急度に
応じて分類してレベル分けし、それぞれに対して設定し
た時間以内に各ノードで送信出力することを指定する。
例えば、各ノードで送信出力されるデータを緊急度に応
じてＨ（高速）レベルとＭ（低速）レベルの２つのレベ
ルのデータに分類し、さらに各レベルに対応して全ノー
ドに共通する２種類の更新周期Th、Tmを設定する（第３
図参照）。

その際、ＨレベルのデータはFDDI機能の同期サービス
により送信するように関係付け、ＭレベルのデータはFD
DI機能の非同期サービスにより送信するように関係付
け、各レベル毎に対応した時間周期となるように伝送制
御する。すなわち、上記データ伝送装置で交信される２
つのデータレベルＨ、Ｍに対応したデータ総量を各々D
h、Dmとし、また更新周期をTh、Tmとすると、LAN上には
更新周期Th毎に必ずDh分のデータが伝送され、また更新
周期Tm内にDm分のデータが伝送されるように伝送制御す
る。

ここで、上記したデータの伝送制御を行うために、本
実施例では、全ノードに共通する更新周期Th、Tmと各レ
ベルのデータ総量Dh、Dmを伝送するのに必要な時間との
関係について以下のように関係付けている。すなわち、
各レベルに対応したデータ総量Dh、Dmを伝送するのに必
要な時間、換言すれば、LAN上に伝送データとしてデー
タが占める時間をTdh、Tdmとすると、更新周期Th、Tmと
は、次により関係づけられる。すなわち、 Tm＝Σ^mTh（ｉ）（１） Tm＝Σ^ｍ〔Tdh＋Tmh(i)〕＋〔Tdm＋Tmm〕＋Σ^mTv(i)
（２） Th(i)＝〔Tdh＋Tmh(i)〕＋〔Tdm(i)＋Tmm(i)〕＋Tv(i)
（３） Tdm＝Σ^mTdm（ｉ）（４） Tmm＝Σ^mTmm（ｉ）（５）ここに、Th（ｉ）はｉ番目の更新周期Thでの実際の更
新時間、Tmh（ｉ）及びTmm（ｉ）は、それぞれ更新周期
Th（ｉ）内で発生した各Ｈ、Ｍレベルに対応する突発的
に発生したデータ伝送に必要とする時間、Tdm（ｉ）は
Ｍレベルデータの伝送に要する時間である。また、Tv
（ｉ）は、データがLAN中の各ノードを中継される数に
より、あるいはリング一巡のケーブル長さなどにより定
まる光ファイバ伝送路上にデータが無い空き時間を表わ
す。

ここで、Tv（ｉ）によって示される空き時間について
さらに説明すれば、光ファイバ伝送路の空き時間Tvは、
第４図に示されるように送信したデータフレームがリン
グ一巡に要する伝幡遅延時間によって定まる。すなわ
ち、リング一巡に要する伝幡遅延時間Tpd（＝Tv）は、
各ノードでデータフレームが処理されて、中継されてい
くときの中継遅れと、光ファイバ伝送路をデータフレー
ムが伝幡していくときのデータフレーム伝幡遅れの総和
となる。つまり、 Tv＝Tpd＝Σ^j2＊〔Tsd(i)＋Tfb（ｊ、ｊ＋１）〕（６）ここに、Tsd（ｉ）は、ノードｉでのデータ中継遅
れ、またTfb（ｊ、ｊ＋１）は、ノードｊとノードｊ＋
１間の光ファイバ伝送路のデータ伝幡遅れである。

なお、FDDIでは、稼働中に異常が発生すると、故障部
分を切り離してシステムを再構成し、残存する健全部分
を用いて、機能を続行するように構成されている。すな
わち、第６図に示されるようにダウンつまり故障箇所の
上流及び下流のノードにて伝送路を折り返すことにより
システムを再構成する。したがって、異常が発生し、折
り返し構成になった場合を考慮して、本実施例では、上
式（６）に示すように、伝幡遅延時間Tpd値は、健全状
態で必要な値の２倍とされている。

一方、各レベルに対応するデータDh、Dmは、LAN上の
ノードにより、各々分割して伝送される。すなわち、各
ノードでは、第５図に示されるように各レベルのデータ
Dh、Dmに対してデータワード数と送るべきデータに格納
されているコモンメモリの先頭アドレスが指定される。
つまり、各レベルのデータDh、Dmに対して、全てのノー
ドで共通なアドレスを有するように設定されているコモ
ンメモリ上に、一意のアドレスを有するデータとして割
り付ける。このようにして、各レベルのデータに対応し
て指定されたワード数に応じた伝送データフレームが準
備され、伝送されることになる。

したがって、上記ｉ番目の更新周期Th中においてLAN
上に伝送データとしてＨレベルのデータが占める時間Td
h、及びｍ回の更新周期Th中においてＭレベルのデータ
が占める時間Tdmは、各ノード（ｊ）によりLAN上に各レ
ベルのデータが送信出力される時間Tdh（ｊ）、Tdm
（ｊ）及び送信ワード数によって定まる伝送時間Tw（wh
＊ｋ）、Tw（wm＊ｋ）により、次のように関係づける。
すなわち、 Tdh＝ΣⁿTdh（ｊ）（７） Tdm＝ΣⁿTdm（ｊ）（８） Tdh（ｊ）＝Σ^kTw（Whk）（９） Tdm（ｊ）＝Σ^kTw（Wmk）（10）ここに、whはＨレベルの送信ワード、wmはＬレベルの
送信ワード及びｋは個数。

また、ＨレベルのデータDh、ＭレベルのデータDmの送
信ワード数をwdh、wdmとすると、次の関係が成り立つ。
すなわち、 Wdh＝Σ^ｊΣ^kWhk （11） Wdm＝Σ^ｊΣ^kWmk （12）さらに、ここでFDDIの機能として備わっている伝送サ
ービス機能では、前述したように、ＨレベルのデータDh
は同期サービスによる同期フレームを用いて送信し、Ｍ
レベルのデータDmは非同期サービスによる非同期フレー
ムを用いて送信するものであり、ここで本発明の上記実
施例では、非同期フレームの送信を制御する目標トーク
ン巡回時間値の最短値（TOPR）を、 TOPR＝Th＋α（αは変動余裕値で、目安は５％以下）…
…（13）とし、また、 Tdh≦Ｋ＊Th （Ｋは負荷率で、目安は0.8％以下）……
（14）として、各レベルのデータDh、Dmの送信データ総数を上
式（１）〜（14）が成立する範囲内で設定している。す
なわち、上記設定は、非同期サービスのパラメータ及び
目標トークン巡回タイマ値をＨレベルの更新周期Thに合
せていると言うことができる。

上記実施例では、以上の時間関係及びパラメータ設定
を用い、突発送信要求データ列を含んで、各ノードにお
けるＨレベルのデータはFDDIの同期サービスにより更新
周期Thごとに送信完了を確認して同期サービスのデータ
送信待行列に再設定し、またＭレベルのデータは各ノー
ド内部に備えられるTmタイマの時間満了検出により非同
期サービスのデータ送信待行列に再設定して、伝送制御
を行うものである（第７図参照）。

このようになる上記実施例のデータ伝送装置では、前
述したような第５図に示すデータ伝送指定テーブルを作
製し、このデータ伝送指定テーブルをノードに接続され
るホスト機器または光ファイバ伝送路経由でコモンメモ
リ11に設定する。

このデータ伝送指定テーブルでは、ＨレベルとＭレベ
ルの各々のデータに対して、コモンメモリ11から読み出
し、送信すべきデータに格納されている先頭アドレスと
その送信ワード数とが設定されている。すなわち、コモ
ンメモリ11に設定される一組の先頭アドレスと送信ワー
ド数の設定が、一つの送信要求に対応するようにされて
いる。第５図に示すデータ伝送指定テーブルでは、この
ノードの伝送要求はＨレベルに対してはｘ個、Ｍレベル
に対してはｙ個とされている。

また、このとき同じくコモンメモリ11に設定されてい
るＨレベル及びＭレベルのデータの更新周期、すなわち
送信周期Th、TmならびにＭレベルのデータの送信フレー
ム数制限値Mj（データフレームの送信可能時間におい
て、実際にデータフレームを送信することができるよう
に制限される値）を伝送プロセッサ14が読み出し、この
読み出された送信周期Thはデータ送受信制御回路12に非
同期サービスによる非同期フレーム送信のための目標ト
ークン巡回時間値の最短値TOPRとして設定される。

一方、送信周期TmはTmタイマ回路16へ設定され、Tmタ
イマ回路16がタイマ動作を開始する。すなわち、設定さ
れた更新周期、つまり時間周期Tmごとに伝送プロセッサ
14に割り込み信号16aが送出される。

このようなデータが設定されたコモンメモリを各ノー
ドのデータ処理装置に有する本発明のデータ伝送装置で
は、各ノードにおいて、ホスト機器インターフェイス制
御回路21を経由してホスト機器22からのデータ送信開始
指令を受け取るマイクロコンピュータ回路19は、伝送プ
ロセッサ14に割り込み信号19aを送信することでデータ
送信を開始させる。また、Tmタイマ回路16からの割り込
み信号16aすなわちタイマ時間満了検出信号16aを受ける
と、伝送プロセッサ14は第７図に示すようにＭレベルの
データ送信待行列に再びすべてのＭレベルのデータDmの
データ伝送要求を付け加える。また、前述したように、
ＨレベルのデータDhのデータ伝送要求は、時間周期Th以
内に必ず全てが、その送信待行列に付け加えられる。す
なわち、データ送受信完了検出回路15によりＨレベル、
すなわち同期サービスによる同期フレームのデータ送信
完了を検出すると、再びＨレベルのデータ伝送要求をＨ
レベルのデータ送信待行列に付け加える。

以上のような伝送制御を行うことにより、前記したよ
うに各ノードのＨレベルのデータは時間周期Thごとに必
ず伝送され、ＭレベルのデータはFDDIの非同期サービス
と目標巡回タイマ値の設定により時間周期Tm内に各ノー
ドごとに分割されて適切に伝送される。すなわち、時間
周期Tm内にＭレベルのデータが、送信フレーム数制限値
のもとで非同期サービスにより伝送帯域を割り当てられ
て伝送されるようにしている。

したがって、プロセス制御システム等のLANに接続さ
れるコンピュータ（Ｃ）、プログラマブルコントローラ
（PC）、デジタル計装制御装置（DCS）等のホスト機器
相互間でやり取りされる各レベルのデータを、上述した
ような緊急度に応じた時間単位の周期で送信し、各ノー
ドでは緊急度に応じた時間以内に各レベルのデータを送
信し、各ホスト機器では、これを受信して各時間周期ご
とにデータ内容を取り込み、更新し、利用することがで
きる。その結果、高速データ及び低速データを緊急度に
対応した伝送要求に応じて送受信制御することができ
る。さらに、FDDIに本来備わっている機能を用いている
ので、その特徴を損なうことなく、拡張された機能及び
性能を達成することができる。

ここで、本発明のデータ伝送装置により伝送路上を伝
送される第３図のデータフレーム列に関連して、伝送路
上に乗る実際のデータフレームのフォーマットの例につ
いて第８図を参照して述べる。

第８図を参照すると、伝送路上に乗るデータフレーム
のフォーマットの例がしめされており、この第８図にお
いて、プリアンンブルPAと共に、スタートデリミッタSD
によりデータフレームの始まりが示され、次にフレーム
制御FCによりデータフレームのレベル、すなわち同期サ
ービスあるいは非同期サービスの識別がおこなわれ得
る。そして相手ノードアドレスDA、送信ノードアドレス
SAによりマルチキャストアドレス方式を用いてノードア
ドレスを指定すると共に、相手サービスアクセスポイン
トDSAP、送信サービスアクセスポイントSSAP及びコマン
ドＣにより本発明の伝送データフレームであることを指
定する。なお、データワード線WN及びコモンメモリ先頭
アドレスADRSは、第５図で示される送信ワード数及びコ
モンメモリ先頭アドレスの設定データに一致する。さら
に、送信すべき送信データDATA0〜ｎまでを指定し、ANS
I−CRC32によるフレームチェックシーケンスFCSを指定
する。さらに、エンドデリミッタEDによりデータフレー
ムの終わりが示され、次のデータフレームのためにフレ
ームステータスが指定される。

ここで、ノードが伝送路上のデータフレームを受信す
ると、受信されたデータフレームは光トランシーバ13
a、13bを経由してデータ送受信制御回路12によりデュア
ルポートメモリ回路17に格納される。伝送プロセッサ14
は、データ送受信完了検出回路15からの受信完了検出信
号15aを受けると、本発明でいうデータフレームか否か
の検出を行い、該当する場合には、データフレーム中の
格納すべきコモンメモリアドレスを読み出し、受信され
たデータをDMA制御回路20を用いてデュアルポートメモ
リ回路17からコモンメモリ回路11へ転送する。したがっ
て、受信したデータは各ノードのデータ処理装置のコモ
ンメモリ11上に指定した時間周期で格納され、したがっ
て常に最新状態で更新されることになる。

上述してきたように、上記実施例では、各ノードのデ
ータ処理装置内にハードウェアとしてコモンメモリを設
けることでノードに接続されるホスト機器は、前述した
データ伝送動作とは無関係にコモンメモリ上で更新され
ている最新データを読み出して使用でき、また、コモン
メモリにデータを書き込むだけで伝送動作を意識するこ
となしに、各ノード間で情報の交換が可能となる。さら
に、デュアルポートメモリ回路を設けることで、受信し
たデータフレームを一時的に格納することができ、内容
判定後に最後のデータ格納場所であるコモンメモリの所
定アドレスに格納する。その際、コモンメモリへの格納
は、Ｐバス側からデータを読み出してDMA（ダイレクト
メモリアクセス）転送し、このDMA転送と同時にＴバス
側からは受信データの格納を行なえることで、Ｔバスお
よびＰバスの転送能力を有効に利用することが可能とな
る。

なお、受信動作は、一定の決まりきった処理である
が、常に連続して処理する必要があり、このためにFDDI
を専用に制御する伝送プロセッサ14が備えられ、また、
比較的、時間にゆとりがあるが複雑な手順処理を必要と
するホスト機器とのインターフェイス処理あるいは伝送
プロトコル処理に専用のマイクロコンピュータ回路19を
設けることで伝送処理にかかる負荷を分散すると共に、
これらのマイクロプロセッサとして、市販されている汎
用のマイクロコンピュータLSI等を用いてハードウェア
を構成することができ、安価かつコンパクトに構成する
ことができる。

なお、上述実施例では、伝送路に光ファイバを用いた
場合について述べたが、本発明は、これに限るものでは
なく、第１図あるいは第６図に示す構成をとれば、同軸
ケーブルあるいは空間伝送にしても良く、また光ファイ
バケーブルとの混在構成としても良い。

また、上記実施例では、各ノードの送信要求の待行列
をFDDIの同期サービス及び非同期サービスに対応して２
種類としたが、非同期サービスの待行列をソフトウェア
処理により何種類かのＭレベルデータの送信要求待行列
に分類して、これを更にデータの緊急度に応じてレベル
分けすることもできる。

また、送信要求待行列への再設定のタイミングは、自
局の送信完了を検出したのちとしたが、本発明の方式で
は、全てのノードが常にデータを受信していることから
自局ノードの次のノードの受信、または各ノードにとり
特定ノードからの受信を検出した時点でも行うことがで
きる。

さらに、本発明のデータフレーム構成例では、相手ノ
ードアドレスDAとしてマルチキャストアドレス方式を用
いており、この方式の場合には、ノードを指定するマル
チキャストアドレスを各ノードに設定することとなる
が、この方式を用いないノードと伝送路上で混在しても
なんら問題なくデータの伝送が可能となる。

また、本発明の上記実施例では、受信したデータフレ
ームはすべてコモンメモリに格納されるが、すべてのノ
ードのデータ処理装置では、必ずしも全ての受信データ
を必要としない場合がある。このようなノードのデータ
処理装置に対しては、デュアルポートメモリ回路に格納
された時点で、データフレーム中に含まれているコモン
メモリ格納アドレスを判定し、そのノードのデータ処理
装置にとり必要でないデータの場合には、コモンメモリ
への転送を中止する。したがって、その際には、コモン
メモリの容量は、必要量のみで良くハードウェアの削減
が可能となるものである。

〔発明の効果〕

以上説明してきたように、本発明のデータ伝送装置に
よれば、プロセス制御システムのLANに接続されるコン
ピュータ、プログラマブルコントローラ、デジタル計装
制御装置等の機器相互間で受け渡される各レベルのデー
タを、緊急度に応じた時間単位の周期で常に発生するデ
ータと突発的な伝送要求に応じて発生するデータとに分
け、各ノードでは緊急度に応じた時間以内に各レベルの
データをマルチキャスト通信を用いて周期的に送信制御
し、各機器ではこれを受信して各周期ごとにデータ内容
を取り込み、更新、利用し、さらにノードから送信され
るデータは各レベルの優先度に応じて低速レベルのデー
タに優先して高速レベルのデータを伝送路上に送信する
ようにしたので、高速データ及び低速データを緊急度に
対応した伝送要求に応じて伝送制御することができ、ま
た、データ伝送制御のために市販のマイクロプロセッサ
を用いることができるので、安価かつコンパクトに構成
することができる。また、FDDIを利用しているので、FD
DIが本来備える優れた確定性、自己回復性、拡張性を損
なうことがない。

さらに、全てのノードでは、各ノードが送信したマル
チキャスト通信のデータフレームを同時に受信し、その
データフレーム中に設定されているアドレス情報から受
信したデータを指定されたコモンメモリに格納すること
で各ノード、すなわち各ノードのデータ処理装置に接続
された各機器から送信されるデータ内容をコモンメモリ
上にて各レベルで設定した時間周期ごとに更新すること
が可能となる。したがって、各ノードに接続された各機
器は、このコモンメモリの所定のアドレスのデータをア
クセスすることでLAN上で情報交換されているデータを
直ちに読み出すことが可能となり、また、本発明の全て
のノードでは、同一共通のデータを共有することとな
り、容易にいつでもそのデータを利用することができる
という効果を奏する。

【図面の簡単な説明】

第１図は、本発明によるデータ伝送装置を用いて構成さ
れるLANシステムの一実施例の構成図、第２図は、本発明によるデータ処理装置の一実施例のブ
ロック図、第３図は、本発明によるデータ処理装置の伝送路上への
データの送信タイミングの一実施例を示すチャート図、第４図は、本発明のデータ伝送装置のシステム構成で定
まる伝幡遅延時間の一例を示すチャート図、第５図は、本発明のデータ伝送装置に用いられるデータ
伝送指定テーブルの一実施例を示す説明図、第６図は、第１図に示すLANシステムが障害を起こした
場合に、このLANシステムの再構成機能を示す説明図、第７図は、本発明のデータ伝送装置に用いられる同期サ
ービス、非同期サービスのデータ送信待行列の一実施例
を示す説明図、第８図は、本発明のデータ伝送装置で伝送されるデータ
フレームの一実施例の説明図、第９図ａ、ｂは、それぞれ本発明に用いられるFDDIの同
期、非同期フレームの送信とトークンの送信タイミング
を示すチャート図である。 11……コモンメモリ、12……データ送受信制御回路、13
a、13b……トランシーバ、14……伝送プロセッサ、15…
…データ送受信完了検出回路、16……タイマ回路、17…
…デュアルポートメモリ回路、20……ダイレクトメモリ
アクセス回路、Dh……Ｈレベルデータ、Dm……Ｍレベル
データ、Th、Tm……更新周期、L1、L2……伝送路。

Claims

(57)【特許請求の範囲】

【請求項１】同期サービス及び非同期サービスの処理機
能を備えたファイバ分散データインターフェイスを有す
るデータ処理装置を各ノードに配置し、これらの各ノー
ドを伝送路によってリング状に接続してデータを伝送す
るデータ伝送装置において、前記各ノードのデータ処理
装置は、データの送受信を制御するデータ送受信制御回
路と、データの伝送制御をつかさどる伝送プロセッサ
と、前記伝送路へデータを送信または受信するトランシ
ーバと、前記伝送路上のデータの受信完了または自局の
データの送信完了を検出するデータ送受信完了検出回路
と、データの送信周期のタイミングを前記伝送プロセッ
サに与えるタイマ回路と、前記トランシーバから受信し
たデータを一時的に格納するデュアルポートメモリ回路
と、送受信されるデータ中のアドレス情報を用いて、こ
のデータを対応するメモリアドレスに格納、または記憶
するコモンメモリと、前記デュアルポートメモリ回路に
格納された受信データを前記コモンメモリに転送するた
めのダイレクト・メモリ・アクセス回路とを備え、前記
各ノードの前記データ処理装置に接続される機器間で更
新されるデータを緊急度に応じて複数個のレベルのデー
タに分類し、かつ前記各データ処理装置にて共通なアド
レスを持つように設定された前記コモンメモリ上に一意
のアドレスを有するデータとして割り付け、さらに前記
複数個のレベルのデータに対応して前記各データ処理装
置に共通な複数個の更新周期を設定し、これらの更新周
期を前記同期サービス及び前記非同期サービスの処理機
能に関係付け、前記同期サービス及び前記非同期サービ
スに関係付けられた更新周期が各レベルのデータごとに
対応した時間周期となるようにデータを伝送制御したこ
とを特徴とするデータ伝送装置。
【請求項２】前記緊急度に応じて分類されるデータを高
速レベル及び低速レベルの２種類に分類すると共に、前
記更新周期を短い更新周期及び長い更新周期の２種類に
設定し、前記全てのデータ処理装置の同期サービスによ
る高速レベルデータの送信時間の和が前記短い更新周期
よりも少なくなるように前記各データ処理装置のデータ
数を設定し、さらに低速レベルデータに対応する非同期
サービスのための目標トークン巡回時間として前記短い
更新周期を設定し、前記高速レベルデータに対応するレ
ベルのデータ伝送要求は、前記データ送受信完了検出回
路によりデータ送信完了を検出すると、前記短い更新周
期内において、前記高速レベルデータに対応するレベル
のデータ送信待行列に、必ず全てが付け加えられ、かつ
前記タイマ回路からのタイマ時間の満了検出信号を受け
ると、前記伝送プロセッサは、前記低速レベルデータに
対応するレベルのデータ送信待行列に再び全ての低速レ
ベルのデータ伝送要求を付け加えてデータ伝送制御を行
うことを特徴とする請求項１記載のデータ伝送装置。
【請求項３】前記長い更新周期内に、前記低速レベルが
前記非同期サービスにより伝送帯域を割り当てられて伝
送されるようにしたことを特徴とする請求項２記載のデ
ータ伝送装置。