JP2520768B2 - MOS transistor drive circuit - Google Patents

MOS transistor drive circuit

Info

Publication number
JP2520768B2
JP2520768B2 JP2158633A JP15863390A JP2520768B2 JP 2520768 B2 JP2520768 B2 JP 2520768B2 JP 2158633 A JP2158633 A JP 2158633A JP 15863390 A JP15863390 A JP 15863390A JP 2520768 B2 JP2520768 B2 JP 2520768B2
Authority
JP
Japan
Prior art keywords
voltage
mos transistor
control circuit
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2158633A
Other languages
Japanese (ja)
Other versions
JPH0449852A (en
Inventor
康二 深海
茂治 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2158633A priority Critical patent/JP2520768B2/en
Publication of JPH0449852A publication Critical patent/JPH0449852A/en
Application granted granted Critical
Publication of JP2520768B2 publication Critical patent/JP2520768B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、経済化を図ったMOSトランジスタの駆動回
路に関するものである。
The present invention relates to an economical drive circuit for a MOS transistor.

MOS(Metal−Oxid Semiconductor)トランジスタ(MO
S FET)は、高速動作が可能であるから、スイッチング
の高周波化が進められているスイッチングレギュレータ
のスイッチング素子として採用されている。
MOS (Metal-Oxid Semiconductor) transistor (MO
Since S FET) is capable of high-speed operation, it has been adopted as a switching element of a switching regulator, which has been advanced in switching frequency.

このようなスイッチング素子としてのMOSトランジス
タは、トランスの一次巻線に印加する電圧をスイッチン
グし、そのトランスの二次巻線の出力電圧を安定化する
ように、制御回路によりMOSトランジスタのオン期間を
制御するものである。この制御回路は、半導体集積回路
(IC)化され、起動時に比較的高い電圧を印加する必要
のある構成が一般的である。
The MOS transistor as such a switching element switches the voltage applied to the primary winding of the transformer, and controls the ON period of the MOS transistor by the control circuit so that the output voltage of the secondary winding of the transformer is stabilized. To control. This control circuit is generally a semiconductor integrated circuit (IC), and generally has a configuration in which a relatively high voltage needs to be applied at startup.

又MOSトランジスタのスイッチング損失を低減する為
に、ゲート電圧の立上り及び立下りを急峻にすることが
要望されている。
Further, in order to reduce the switching loss of the MOS transistor, it is required to make the rise and fall of the gate voltage steep.

〔従来の技術〕[Conventional technology]

MOSトランジスタのスイッチングレギュレータのスイ
ッチング素子に適用した従来例に於いては、例えば、第
3図に示すように、直流電源21の直流電圧をMOSトラン
ジスタ22を介してトランス23の一次巻線に印加し、二次
巻線に誘起した電圧を整流平滑回路27により整流して平
滑化し、整流平滑化した直流出力電圧を印加し、その直
流出力電圧を制御回路24に加えて基準電圧と比較し、誤
差電圧に対応して、MOSトランジスタ22のオン期間を制
御するものであり、コンデンサ28と抵抗29とは、制御回
路24内の鋸歯状波発生器(図示を省略)の周期を設定す
る為のものである。又制御回路24には、三端子レギュレ
ータ25を介して各部の動作電圧VCCを印加し、又三端子
レギュレータ26を介してトランジスタ30,31の電源電圧V
1を印加している。
In a conventional example applied to a switching element of a MOS transistor switching regulator, for example, as shown in FIG. 3, a DC voltage of a DC power supply 21 is applied to a primary winding of a transformer 23 via a MOS transistor 22. , The voltage induced in the secondary winding is rectified and smoothed by the rectifying and smoothing circuit 27, the rectified and smoothed DC output voltage is applied, and the DC output voltage is applied to the control circuit 24 and compared with the reference voltage, and the error The ON period of the MOS transistor 22 is controlled according to the voltage, and the capacitor 28 and the resistor 29 are for setting the cycle of the sawtooth wave generator (not shown) in the control circuit 24. Is. Further, the operating voltage V CC of each part is applied to the control circuit 24 via the three-terminal regulator 25, and the power supply voltage V CC of the transistors 30 and 31 is applied via the three-terminal regulator 26.
1 is applied.

制御回路24は、例えば、第4図に示す構成を有するも
ので、30,31は前述のトランジスタ、32はゲート回路、3
3は比較回路、34は鋸歯状波発生器、35は比較回路、36
は基準電源、41は電源電圧VCCを印加する電源端子、42
は整流出力電圧或いはその整流出力電圧を分圧した電圧
を入力する入力端子、43は電圧V1を印加する電源端子、
44はMOSトランジスタ22のゲートに抵抗を介して接続す
る出力端子、45はMOSトランジスタ22のソースに接続す
る端子、46は接地端子、47はコンデンサ28を接続する端
子、48は抵抗29を接続する端子である。
The control circuit 24 has, for example, the configuration shown in FIG. 4, where 30 and 31 are the aforementioned transistors, 32 is a gate circuit, and 3 is a gate circuit.
3 is a comparison circuit, 34 is a sawtooth wave generator, 35 is a comparison circuit, 36
Is a reference power supply, 41 is a power supply terminal for applying a power supply voltage V CC , 42
Is an input terminal for inputting a rectified output voltage or a voltage obtained by dividing the rectified output voltage, 43 is a power supply terminal for applying a voltage V 1 , and
44 is an output terminal connected to the gate of the MOS transistor 22 via a resistor, 45 is a terminal connected to the source of the MOS transistor 22, 46 is a ground terminal, 47 is a terminal to which the capacitor 28 is connected, and 48 is a resistor 29. It is a terminal.

比較回路33は、基準電源36の電圧と、整流出力電圧と
を比較し、誤差電圧を比較回路35に加えて、鋸歯状波発
生器34からの鋸歯状波信号と比較し、整流出力電圧が基
準電圧より高い場合には、MOSトランジスタ22のオン期
間を短くするようなパルス幅の信号がゲート回路32に加
えられ、反射に整流出力電圧が基準電圧より低い場合に
は、MOSトランジスタ22のオン期間を長くするようなパ
ルス幅の信号がゲート回路32に加えられ、ゲート回路32
の出力信号によりトランジスタ30,31が相補的に動作し
て、MOSトランジスタ22にゲート電圧を印加することに
なる。
The comparison circuit 33 compares the voltage of the reference power supply 36 with the rectified output voltage, adds the error voltage to the comparison circuit 35, compares the error voltage with the sawtooth wave signal from the sawtooth wave generator 34, and outputs the rectified output voltage. When the voltage is higher than the reference voltage, a signal having a pulse width that shortens the ON period of the MOS transistor 22 is applied to the gate circuit 32, and when the rectified output voltage for reflection is lower than the reference voltage, the MOS transistor 22 is turned on. A signal having a pulse width that lengthens the period is applied to the gate circuit 32,
The output signals of the transistors 30 and 31 operate in a complementary manner to apply a gate voltage to the MOS transistor 22.

この制御回路24は、図示を省略した過電圧保護回路や
過電流保護回路等を含み、半導体集積回路(IC)化され
ているものであり、起動開始電圧が例えば16V、動作停
止電圧が例えば10Vに選定されている。従って、動作開
始時点では、起動電圧の16V以上を印加する必要があ
る。
The control circuit 24 includes an overvoltage protection circuit, an overcurrent protection circuit, etc., which are not shown, and is made into a semiconductor integrated circuit (IC), and a start voltage is 16V and an operation stop voltage is 10V, for example. It has been selected. Therefore, it is necessary to apply a starting voltage of 16 V or higher at the start of the operation.

例えば、直流電源21の電圧が24Vの場合、三端子レギ
ュレータ25,26を省略して、直流電源21の電圧を制御回
路24の電源電圧VCC及び端子43に印加する電圧とする
か、又は三端子レギュレータ25のみを設けて、制御回路
24の電源電圧VCC及び端子43に印加する電圧を16V以上と
した場合、MOSトランジスタ22のゲート・ソース間電圧
は、第5図に於けるVGS1として示すように変化する。即
ち、ゲート・ソース間容量によって、ゲート電圧の立下
り時間が長くなる。その場合のドレイン・ソース間電圧
及びドレイン電流は、それぞれVDS1,ID1で示すように変
化し、斜線を施した重なりの部分によりスイッチング損
失が生じることになる。
For example, when the voltage of the DC power supply 21 is 24V, the three-terminal regulators 25 and 26 are omitted, and the voltage of the DC power supply 21 is set to the power supply voltage V CC of the control circuit 24 and the voltage applied to the terminal 43, or Only the terminal regulator 25 is provided, and the control circuit
When the power supply voltage V CC of 24 and the voltage applied to the terminal 43 are set to 16 V or more, the gate-source voltage of the MOS transistor 22 changes as shown as V GS1 in FIG. That is, the gate-source capacitance increases the fall time of the gate voltage. In that case, the drain-source voltage and the drain current change as indicated by V DS1 and I D1 , respectively, and a switching loss occurs due to the shaded overlapping portion.

そこで、制御回路24の端子43に印加する電圧を三端子
レギュレータ26により例えば10Vに低減すると、ゲート
電圧はVGS2に示すように立下り時間は比較的短くなり、
それに伴ってドレイン・ソース間電圧及びドレイン電流
は、それぞれVDS2,ID2で示すように変化する。即ち、ゲ
ート電圧を発生する為の電圧V1を低下させることにより
ゲート電圧の立下り時間が短くなり、ドレイン・ソース
間電圧VDS2とドレイン電流ID2の斜線を施した重なりの
部分は小さくなる。従って、スイッチング損失を低減す
ることができる。
Therefore, when the voltage applied to the terminal 43 of the control circuit 24 is reduced to, for example, 10 V by the three-terminal regulator 26, the gate voltage has a relatively short fall time as shown by V GS2 ,
Along with this, the drain-source voltage and the drain current change as indicated by V DS2 and I D2 , respectively. That is, the fall time of the gate voltage is shortened by lowering the voltage V 1 for generating the gate voltage, and the overlapped portion of the drain-source voltage V DS2 and the drain current ID 2 is reduced. . Therefore, switching loss can be reduced.

このように、従来例のMOSトランジスタの駆動回路に
於いては、ゲート電圧を出力する為の制御回路24のトラ
ンジスタ30,31に印加する電圧V1を、MOSトランジスタの
閾値を僅かに超える値に低減する為に三端子レギュレー
タ26を設けているものである。
Thus, in the conventional MOS transistor drive circuit, the voltage V 1 applied to the transistors 30 and 31 of the control circuit 24 for outputting the gate voltage is set to a value slightly exceeding the threshold value of the MOS transistor. A three-terminal regulator 26 is provided to reduce the number.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

前述のように、直流電源21の電圧が24Vの場合に、制
御回路24の起動電圧が例えば16V以上で、スイッチング
損失を低減する為のMOSトランジスタ22のゲート電圧が
例えば10V程度であるとすると、それぞれの電圧VCC,V1
を得る為に、特性の異なる2個の三端子レギュレータ2
5,26を設けることになる。その為にコストアップとなる
欠点が生じる。
As described above, when the voltage of the DC power supply 21 is 24 V, the starting voltage of the control circuit 24 is, for example, 16 V or more, and the gate voltage of the MOS transistor 22 for reducing the switching loss is, for example, about 10 V. Each voltage V CC , V 1
Two three-terminal regulators with different characteristics in order to obtain
5,26 will be provided. Therefore, there is a drawback that the cost is increased.

又三端子レギュレータ25,26は、出力電圧を所定値に
制御するだけであり、三端子レギュレータ25を介して制
御回路24に起動電圧以上の電圧を印加した後も、その電
圧が継続して印加されることになり、起動後は動作停止
電圧以上の電圧で済むにも拘らず、起動電圧以上の電圧
が継続して印加されるから、電力損失が大きくなる欠点
があった。
Further, the three-terminal regulators 25, 26 only control the output voltage to a predetermined value, and even after applying a voltage equal to or higher than the starting voltage to the control circuit 24 via the three-terminal regulator 25, the voltage is continuously applied. Therefore, even after the start-up, a voltage equal to or higher than the operation stop voltage is required, but a voltage equal to or higher than the start-up voltage is continuously applied, resulting in a large power loss.

本発明は、比較的簡単な構成により損失を低減するこ
とを目的とするものである。
The present invention aims to reduce loss with a relatively simple configuration.

〔課題を解決するための手段〕[Means for solving the problem]

本発明のMOSトランジスタの駆動回路は、起動時に必
要な起動電圧を制御回路に印加し、且つMOSトランジス
タのゲート電圧を所望の値として駆動するもので、第1
図を参照して説明する。
A drive circuit for a MOS transistor of the present invention applies a start-up voltage required at start-up to a control circuit and drives a gate voltage of a MOS transistor as a desired value.
It will be described with reference to the drawings.

直流電源1からMOSトランジスタ2を介してトランス
3の一次巻線に電圧を印加し、そのトランジスタ3の二
次巻線の出力電圧を安定化させる制御回路4を含む駆動
回路に於いて、直流電源1から制御回路4に電圧を印加
する為の三端子レギュレータ5と、この三端子レギュレ
ータ5の接地端子に接続した抵抗,ツェナーダイオード
等のインピーダンス素子6と、このインピーダンス素子
6に並列に接続したトランジスタ7と、電源スイッチ9
をオンとして直流電源1から電圧を印加した時に、トラ
ンジスタ7をオフとし、所定時間経過後にトランジスタ
7をオンとする抵抗R1とコンデンサC1とを含む時定数回
路8とを備えたものである。
In the drive circuit including the control circuit 4 for applying a voltage from the DC power supply 1 to the primary winding of the transformer 3 via the MOS transistor 2 and stabilizing the output voltage of the secondary winding of the transistor 3, A three-terminal regulator 5 for applying a voltage from 1 to the control circuit 4, an impedance element 6 such as a resistor and a Zener diode connected to the ground terminal of the three-terminal regulator 5, and a transistor connected in parallel to the impedance element 6. 7 and power switch 9
And a time constant circuit 8 including a resistor R1 and a capacitor C1 for turning on the transistor 7 when a voltage is applied from the DC power supply 1 and turning on the transistor 7 after a predetermined time has passed.

〔作用〕[Action]

時定数回路8は、電源スイッチ9をオンとすることに
より、コンデンサC1が抵抗R1を介して充電され、その端
子電圧はR1・C1の時定数に従って上昇し、或る値以上と
なると、トランジスタ7がオンとなる。それまでは、三
端子レギュレータ5の接地端子にインピーダンス素子6
が接続された状態であるから、そのインピーダンス素子
6によるバイアス電圧が接地端子に加えられ、三端子レ
ギュレータ5の出力電圧は、直流電源1の電圧より僅か
低い値となり、制御回路4に起動電圧以上の電圧を印加
することができる。
In the time constant circuit 8, when the power switch 9 is turned on, the capacitor C1 is charged through the resistor R1 and its terminal voltage rises according to the time constant of R1 · C1 and becomes a certain value or more. Turns on. Until then, the impedance element 6 is connected to the ground terminal of the three-terminal regulator 5.
Is connected, the bias voltage by the impedance element 6 is applied to the ground terminal, the output voltage of the three-terminal regulator 5 becomes a value slightly lower than the voltage of the DC power supply 1, and the control circuit 4 has a starting voltage higher than the starting voltage. Can be applied.

又トランジスタ7がオンとなってインピーダンス素子
6を短絡すると、三端子レギュレータ5は通常の動作状
態となり、制御回路4に運転時に必要な電圧を印加する
ことができる。
When the transistor 7 is turned on and the impedance element 6 is short-circuited, the three-terminal regulator 5 enters a normal operating state, and the voltage necessary for operation can be applied to the control circuit 4.

即ち、時定数回路8と1個の三端子レギュレータ5と
により、制御回路4に起動電圧を印加すると共に、運転
時には所望のゲート電圧が得られる電圧を印加すること
ができる。
That is, the time constant circuit 8 and one three-terminal regulator 5 can apply a starting voltage to the control circuit 4 and a voltage that can obtain a desired gate voltage during operation.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の実施例の要部ブロック図であり、直
流電源1は、電池或いは商用交流電圧を整流平滑化した
直流電圧を出力する構成を有し、電源スイッチ9をオン
とすることにより、MOSトランジスタ2を介してトラン
ス3の一次巻線に直流電圧を印加することができる。こ
のトランス3の二次巻線にはダイオードD3,D4とコンデ
ンサC4とインダクタンスLとからなる整流平滑回路12が
接続されている。
FIG. 1 is a block diagram of an essential part of an embodiment of the present invention, in which a DC power supply 1 has a structure for outputting a DC voltage obtained by rectifying and smoothing a battery or a commercial AC voltage, and turning on a power switch 9. Thus, a DC voltage can be applied to the primary winding of the transformer 3 via the MOS transistor 2. A rectifying / smoothing circuit 12 including diodes D3 and D4, a capacitor C4 and an inductance L is connected to the secondary winding of the transformer 3.

又制御回路4は、例えば、第4図に示す構成を有する
ものであり、この実施例に於いては、トランジスタ10,1
1に印加する電圧と、各部の動作電圧とを、三端子レギ
ュレータ5を介して供給している。なお、整流平滑回路
12の直流出力電圧を安定化する為に、その直流出力電圧
を制御回路4に加える回路構成は、簡単化の為に図示を
省略している。
The control circuit 4 has, for example, the configuration shown in FIG. 4, and in this embodiment, the transistors 10 and 1 are used.
The voltage applied to 1 and the operating voltage of each part are supplied via the three-terminal regulator 5. Note that a rectifying and smoothing circuit
The circuit configuration of applying the DC output voltage to the control circuit 4 in order to stabilize the DC output voltage of 12 is omitted in the figure for simplification.

又三端子レギュレータ5の接地端子にツェナーダイオ
ードD1からなるインピーダンス素子6を接続し、このイ
ンピーダンス素子6と並列にトランジスタ7を接続し、
抵抗R1とコンデンサC1とツェナーダイオードD2とからな
る時定数回路8をトランジスタ7のベースに接続してい
る。なお、C2,C3はコンデンサ、R2は抵抗、9は電源ス
イッチである。
Further, an impedance element 6 composed of a Zener diode D1 is connected to the ground terminal of the three-terminal regulator 5, and a transistor 7 is connected in parallel with the impedance element 6.
A time constant circuit 8 including a resistor R1, a capacitor C1 and a zener diode D2 is connected to the base of the transistor 7. Note that C2 and C3 are capacitors, R2 is a resistor, and 9 is a power switch.

電源スイッチ9をオンとすると、直流電源1からの直
流電圧により、時定数回路8の抵抗R1を介してコンデン
サC1が充電され、又三端子レギュレータ5を介して制御
回路4に電圧が印加される。その時、コンデンサC1の端
子電圧は、ツェナーダイオードD2のツェナー電圧以下で
あるから、トランジスタ7のベース電流は供給されない
ことになり、トランジスタ7はオフ状態となり、三端子
レギュレータ5の接地端子にインピーダンス素子6が接
続された状態となる。このインピーダンス素子6をツェ
ナーダイオードD1とした時に、そのツェナー電圧がバイ
アス電圧として三端子レギュレータ5の接地端子に加え
られる。
When the power switch 9 is turned on, the DC voltage from the DC power supply 1 charges the capacitor C1 via the resistor R1 of the time constant circuit 8 and also applies the voltage to the control circuit 4 via the three-terminal regulator 5. . At that time, since the terminal voltage of the capacitor C1 is equal to or lower than the Zener voltage of the Zener diode D2, the base current of the transistor 7 is not supplied, the transistor 7 is turned off, and the impedance element 6 is connected to the ground terminal of the three-terminal regulator 5. Is connected. When the impedance element 6 is a Zener diode D1, the Zener voltage is applied to the ground terminal of the three-terminal regulator 5 as a bias voltage.

例えば、直流電源1の直流電圧を24V、制御回路4の
起動電圧を16V、動作停止電圧を10V、インピーダンス素
子6によるバイアス電圧を6V、三端子レギュレータ5の
接地端子を直接的に接地した時の出力電圧を12Vとする
と、トランジスタ7がオフ状態の時に、三端子レギュレ
ータ5の出力電圧は18Vとなり、起動電圧以上の電圧が
制御回路4に印加されることになり、制御回路4は起動
される。即ち、制御回路4内の鋸歯状波発生器(図示せ
ず)等が動作を開始して、トランジスタ10,11がパルス
幅制御され、抵抗R2を介してMOSトランジスタ2のゲー
トに電圧が印加され、MOSトランジスタ2のオン,オフ
の制御が開始される。
For example, when the DC voltage of the DC power supply 1 is 24V, the starting voltage of the control circuit 4 is 16V, the operation stop voltage is 10V, the bias voltage by the impedance element 6 is 6V, and the ground terminal of the three-terminal regulator 5 is directly grounded. When the output voltage is 12V, the output voltage of the three-terminal regulator 5 becomes 18V when the transistor 7 is in the OFF state, and a voltage higher than the starting voltage is applied to the control circuit 4 and the control circuit 4 is started. . That is, a sawtooth wave generator (not shown) in the control circuit 4 starts its operation, the pulse width of the transistors 10 and 11 is controlled, and a voltage is applied to the gate of the MOS transistor 2 via the resistor R2. The on / off control of the MOS transistor 2 is started.

時定数回路8のコンデンサC1の端子電圧は、R1・C1の
時定数に従って上昇し、その端子電圧がツェナーダイオ
ードD2のツェナー電圧以上となると、トランジスタ7の
ベース電流が供給されてトランジスタ7はオンとなり、
インピーダンス素子6を短絡することになる。それによ
って三端子レギュレータ5の出力電圧は通常の動作状態
の場合の12Vとなる。従って、制御回路4には、起動電
圧以下で且つ動作停止電圧以上の電圧が印加され、制御
回路4に於ける電力損失を低減することができる。又ト
ランジスタ10,11により出力するMOSトランジスタ2のゲ
ート電圧を所望の値に低減することができるから、第5
図について説明したように、MOSトランジスタ2のスイ
ッチング損失を低減することができる。
The terminal voltage of the capacitor C1 of the time constant circuit 8 rises according to the time constant of R1 and C1, and when the terminal voltage becomes equal to or higher than the Zener voltage of the Zener diode D2, the base current of the transistor 7 is supplied and the transistor 7 is turned on. ,
The impedance element 6 will be short-circuited. As a result, the output voltage of the three-terminal regulator 5 becomes 12 V in the normal operating state. Therefore, a voltage lower than the starting voltage and higher than the operation stop voltage is applied to the control circuit 4, and the power loss in the control circuit 4 can be reduced. In addition, the gate voltage of the MOS transistor 2 output by the transistors 10 and 11 can be reduced to a desired value.
As described with reference to the figure, the switching loss of the MOS transistor 2 can be reduced.

第2図は本発明の実施例の動作説明図であり、(a)
は三端子レギュレータ5の入力電圧、(b)は三端子レ
ギュレータの出力電圧(制御回路4への印加電圧)を示
し、時刻t1に電源スイッチ9をオンとすると、三端子レ
ギュレータ5の入力電圧は上昇し、僅かの時間遅れで出
力電圧は(b)に示すように上昇してVaとなる。
FIG. 2 is a diagram for explaining the operation of the embodiment of the present invention.
Indicates the input voltage of the three-terminal regulator 5, and (b) indicates the output voltage of the three-terminal regulator (voltage applied to the control circuit 4). When the power switch 9 is turned on at time t1, the input voltage of the three-terminal regulator 5 becomes Then, the output voltage rises and becomes Va with a slight time delay as shown in FIG.

この電圧Vaは制御回路4の起動電圧の例えば16V以上
に選定される。又時定数回路8により時間Tが設定され
るものであり、この時間Tは例えば10ms程度とすること
ができる。この時間Tが経過した時刻t2に於いてトラン
ジスタ7がオンとなるから、三端子レギュレータ5の出
力電圧はVbに低下する。この出力電圧Vbは制御回路4の
動作停止電圧の例えば10Vより高い電圧に選定されてい
る。
This voltage Va is selected to be, for example, 16 V or more of the starting voltage of the control circuit 4. Further, the time T is set by the time constant circuit 8, and this time T can be set to, for example, about 10 ms. At time t2 when this time T has elapsed, the transistor 7 is turned on, so that the output voltage of the three-terminal regulator 5 drops to Vb. The output voltage Vb is selected to be higher than the operation stop voltage of the control circuit 4, for example, 10V.

従って、制御回路4には、電源スイッチ9をオンとし
た直後の起動時のみ、起動電圧以上の電圧が印加されて
動作を開始し、時定数回路8により設定された時間T後
の運転時には、起動電圧以下で且つ動作停止電圧以上の
電圧が印加されるから、MOSトランジスタ2のゲート電
圧を所望の値として、その立上り及び立下りを急峻に
し、MOSトランジスタ2のスイッチング損失を低減する
ことができる。
Therefore, the control circuit 4 is applied with a voltage equal to or higher than the starting voltage only to start the operation immediately after the power switch 9 is turned on, and when the operation after the time T set by the time constant circuit 8 is started, Since a voltage equal to or lower than the starting voltage and equal to or higher than the operation stop voltage is applied, the gate voltage of the MOS transistor 2 can be set to a desired value, the rising and falling of the MOS transistor 2 can be made sharp, and the switching loss of the MOS transistor 2 can be reduced. .

本発明は、前述の実施例にのみ限定されるものではな
く、例えば、インピーダンス素子6は抵抗とすることも
可能であり、又時定数回路8も他の回路構成とすること
ができる。
The present invention is not limited to the above-described embodiments, and, for example, the impedance element 6 can be a resistor, and the time constant circuit 8 can have another circuit configuration.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、MOSトランジスタ2
にゲート電圧を印加する制御回路4に、三端子レギュレ
ータ5を介して直流電源1から電圧を印加し、その三端
子レギュレータ5の接地端子にツェナーダイオードや抵
抗等のインピーダンス素子6を接続し、このインピーダ
ンス素子6に並列にトランジスタ7を接続し、起動時に
はトランジスタ7をオフとして三端子レギュレータ5の
出力電圧を制御回路4の起動電圧以上とし、時定数回路
8の設定時間経過によりトランジスタ7をオンとして、
三端子レギュレータ5の出力電圧を制御回路4の運転時
の動作電圧とするもので、起動時のみ制御回路4に起動
電圧以上の電圧を印加し、運転時には所望の動作電圧に
低減できるから、運転時の電力損失を低減すると共に、
MOSトランジスタ2のゲート電圧を所望の値として、MOS
トランジスタ2のスイッチング損失を低減することがで
きる利点がある。
As described above, the present invention is based on the MOS transistor 2
A voltage is applied from a DC power supply 1 to a control circuit 4 for applying a gate voltage to a control circuit 4 through a three-terminal regulator 5, and an impedance element 6 such as a Zener diode or a resistor is connected to the ground terminal of the three-terminal regulator 5. A transistor 7 is connected in parallel to the impedance element 6, and the transistor 7 is turned off at the time of start-up so that the output voltage of the three-terminal regulator 5 is equal to or higher than the start-up voltage of the control circuit 4, and the transistor 7 is turned on when the set time of the time constant circuit 8 has elapsed. ,
The output voltage of the three-terminal regulator 5 is used as the operating voltage during operation of the control circuit 4, and a voltage equal to or higher than the starting voltage is applied to the control circuit 4 only at the time of startup, and the desired operating voltage can be reduced during operation. While reducing the power loss during
Set the gate voltage of MOS transistor 2 to the desired value
There is an advantage that the switching loss of the transistor 2 can be reduced.

又1個の三端子レギュレータ5とインピーダンス素子
6とトランジスタ7と時定数回路8とを設けるだけであ
るから、簡単な構成で済むことになり、駆動回路の経済
化を図ることができる利点がある。
Further, since only one three-terminal regulator 5, impedance element 6, transistor 7 and time constant circuit 8 are provided, a simple structure is sufficient, and there is an advantage that the drive circuit can be made economical. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例の要部ブロック図、第2図は本
発明の実施例の動作説明図、第3図は従来例の要部ブロ
ック図、第4図は制御回路の要部ブロック図、第5図は
従来例のスイッチング動作説明図である。 1は直流電源、2はMOSトランジスタ、3はトランス、
4は制御回路、5は三端子レギュレータ、6はインピー
ダンス素子、7はトンラジスタ、8は時定数回路、9は
電源スイッチ、10,11はトランジスタ、12は整流平滑回
路である。
1 is a block diagram of an essential part of an embodiment of the present invention, FIG. 2 is an operation explanatory diagram of an embodiment of the present invention, FIG. 3 is a block diagram of an essential part of a conventional example, and FIG. 4 is an essential part of a control circuit. A block diagram and FIG. 5 are explanatory diagrams of a switching operation of a conventional example. 1 is a DC power supply, 2 is a MOS transistor, 3 is a transformer,
Reference numeral 4 is a control circuit, 5 is a three-terminal regulator, 6 is an impedance element, 7 is a transistor, 8 is a time constant circuit, 9 is a power switch, 10 and 11 are transistors, and 12 is a rectifying and smoothing circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電源(1)からMOSトランジスタ
(2)を介してトランス(3)の一次巻線に電圧を印加
し、該トランス(3)の二次巻線の出力電圧を安定化さ
せる制御回路(4)を含む駆動回路に於いて、 前記直流電源(1)から前記制御回路(4)に電圧を印
加する為の三端子レギュレータ(5)と、 該三端子レギュレータ(5)の接地端子に接続したイン
ピーダンス素子(6)と、 該インピーダンス素子(6)に並列に接続したトランジ
スタ(7)と、 該トランジスタ(7)を前記直流電源(1)からの電圧
を印加した時にオフとし、所定時間経過後にオンとする
時定数回路(8)と を備えたことを特徴とするMOSトランジスタの駆動回
路。
1. A voltage is applied from a DC power supply (1) to a primary winding of a transformer (3) via a MOS transistor (2) to stabilize an output voltage of a secondary winding of the transformer (3). In a drive circuit including a control circuit (4), a three-terminal regulator (5) for applying a voltage from the DC power supply (1) to the control circuit (4), and grounding of the three-terminal regulator (5) An impedance element (6) connected to the terminal, a transistor (7) connected in parallel to the impedance element (6), and the transistor (7) is turned off when a voltage from the DC power supply (1) is applied, A drive circuit for a MOS transistor, comprising: a time constant circuit (8) which is turned on after a lapse of a predetermined time.
JP2158633A 1990-06-19 1990-06-19 MOS transistor drive circuit Expired - Lifetime JP2520768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2158633A JP2520768B2 (en) 1990-06-19 1990-06-19 MOS transistor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2158633A JP2520768B2 (en) 1990-06-19 1990-06-19 MOS transistor drive circuit

Publications (2)

Publication Number Publication Date
JPH0449852A JPH0449852A (en) 1992-02-19
JP2520768B2 true JP2520768B2 (en) 1996-07-31

Family

ID=15675977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2158633A Expired - Lifetime JP2520768B2 (en) 1990-06-19 1990-06-19 MOS transistor drive circuit

Country Status (1)

Country Link
JP (1) JP2520768B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498851B2 (en) 2004-08-11 2010-07-07 ローム株式会社 Power supply
JP4962296B2 (en) * 2007-12-19 2012-06-27 東亜ディーケーケー株式会社 Analysis equipment

Also Published As

Publication number Publication date
JPH0449852A (en) 1992-02-19

Similar Documents

Publication Publication Date Title
US4733159A (en) Charge pump voltage regulator
EP0532263B1 (en) DC/DC voltage converting device
EP0605752B1 (en) Switching power supply
JP3250881B2 (en) Power supply
US4074345A (en) Electronic power supply
JPH0785649B2 (en) Regulator circuit
JPH0357713B2 (en)
US4420804A (en) Switching regulator with base charge removal circuit
EP0467667B2 (en) Power supply circuit for electronic equipment
AU627138B2 (en) Multi-output dc-dc converter using field-effect transistor switched at high frequency
US6094040A (en) Voltage regulator circuit
JP2000512839A (en) Switched mode power supply with improved starting circuit
US4792746A (en) Non-dissipative series voltage switching regulator having improved switching speed
JP2520768B2 (en) MOS transistor drive circuit
US4092708A (en) Power supply with overcurrent protection
JPH01103159A (en) Switching power source circuit apparatus
JPH10108457A (en) Control circuit for switching power supply
WO1997012443A1 (en) Pre-regulator with active current limiting for power transistor
JPH0270268A (en) Switching regulator
JPH063871B2 (en) Switching drive circuit
KR100325191B1 (en) Piezoelectric transducing inverter
KR920000753Y1 (en) Controlling circuit for relay
JPH09205768A (en) Synchronous rectifier circuit
JPS642547Y2 (en)
JPH0681500B2 (en) Switching circuit