JP2517108B2 - Digital transceiver - Google Patents

Digital transceiver

Info

Publication number
JP2517108B2
JP2517108B2 JP1103883A JP10388389A JP2517108B2 JP 2517108 B2 JP2517108 B2 JP 2517108B2 JP 1103883 A JP1103883 A JP 1103883A JP 10388389 A JP10388389 A JP 10388389A JP 2517108 B2 JP2517108 B2 JP 2517108B2
Authority
JP
Japan
Prior art keywords
clock
signal
data
digital
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1103883A
Other languages
Japanese (ja)
Other versions
JPH02281850A (en
Inventor
延夫 浅野
充 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1103883A priority Critical patent/JP2517108B2/en
Publication of JPH02281850A publication Critical patent/JPH02281850A/en
Application granted granted Critical
Publication of JP2517108B2 publication Critical patent/JP2517108B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル通信、移動通信等に利用するデ
ィジタル送受信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital transmission / reception device used for digital communication, mobile communication and the like.

従来の技術 第2図は、従来のディジタル送受信装置の構成を示し
ている。
2. Description of the Related Art FIG. 2 shows the configuration of a conventional digital transmitter / receiver.

第2図上段は送信装置を示し、入力端子1からのデー
タは位相変調器2により位相変調され、この位相変調さ
れた信号はバンドパスフィルタ(BPF)3により帯域制
限され、この帯域制限された信号は、搬送波発振器4か
らの搬送波と乗算されて周波数シフト(FM変調)され
(乗算器5)、端子9を介して出力される。
The upper part of FIG. 2 shows a transmitter, in which the data from the input terminal 1 is phase-modulated by the phase modulator 2, and the phase-modulated signal is band-limited by the band-pass filter (BPF) 3 and band-limited. The signal is multiplied by the carrier wave from the carrier wave oscillator 4, frequency-shifted (FM modulated) (multiplier 5), and output through the terminal 9.

第2図下段は受信装置を示し、上記送信装置から端子
10を介して入力した受信信号が基準信号発生器12に入力
すると、基準信号発生器12は、検波方式に応じた基準信
号を発生し、検波器13は、この基準信号と受信信号を掛
け合わせることにより検波する。この検波された信号が
ロウパスフィルタ(LPF)14に入力すると、ベースバン
ド信号が取り出され、クロック再生器16がこのベースバ
ンド信号のクロックを再生すると、識別器17がこのクロ
ックを用いてベースバンド信号を識別し、受信データを
端子18を介して出力する。
The lower part of FIG. 2 shows the receiving device, which is connected to the terminal from the transmitting device.
When the received signal input via 10 is input to the reference signal generator 12, the reference signal generator 12 generates a reference signal according to the detection method, and the detector 13 multiplies this reference signal and the received signal. It is detected by this. When this detected signal is input to the low-pass filter (LPF) 14, the baseband signal is extracted, and when the clock regenerator 16 regenerates the clock of this baseband signal, the discriminator 17 uses this clock to generate the baseband signal. The signal is identified and the received data is output via terminal 18.

したがって、上記従来例の受信装置においては、検波
器13の出力信号によりクロックを再生して受信データを
識別することができる。
Therefore, in the receiving apparatus of the above-mentioned conventional example, it is possible to reproduce the clock by the output signal of the detector 13 and identify the received data.

発明が解決しようとする課題 しかしながら、上記従来のディジタル送受信装置で
は、受信装置が検波器13の出力信号によりクロックを再
生して受信データを識別するので、送信信号にマークや
スペース(信号「0」)が連続する場合にはクロックを
再生することができなくなり、したがって、識別器17が
最適なタイミングでデータを識別することができないと
いう問題点がある。
However, in the above-mentioned conventional digital transmitter / receiver, the receiver reproduces the clock by the output signal of the wave detector 13 to identify the received data, so that a mark or a space (signal "0") is added to the transmitted signal. However, there is a problem in that the discriminator 17 cannot discriminate the data at the optimum timing.

本発明は上記従来の問題点に鑑み、送信信号にマーク
やスペースが連続する場合にも最適なタイミングでデー
タを識別することができるディジタル送受信装置を提供
することを目的とする。
In view of the above conventional problems, it is an object of the present invention to provide a digital transmitter / receiver capable of identifying data at an optimum timing even when a mark or a space is continuous in a transmission signal.

課題を解決するための手段 本発明は上記目的を達成するために、ディジタル送信
装置において、データのクロックを分周し、この分周さ
れたクロックにより、定包絡線変調された信号をAM変調
して送信し、ディジタル受信装置において、ディジタル
送信装置からのデータのクロックと同一周波数のクロッ
クを発生するクロック発生器と、ディジタル送信装置か
らの受信信号により、分周されたクロックを抽出し、こ
のクロックによりクロック発生器をリセットする包絡線
検波器を設け、ディジタル送信装置からの受信信号から
ベースバンド信号に復調し、このベースバンド信号をク
ロック発生器からのクロックにより識別するようにした
ものである。
Means for Solving the Problems In order to achieve the above object, the present invention divides a data clock in a digital transmission device, and AM-modulates a constant envelope modulated signal by the divided clock. The digital receiver receives a frequency-divided clock by extracting the divided clock with a clock generator that generates a clock having the same frequency as the data clock from the digital transmitter, and the received signal from the digital transmitter. An envelope detector for resetting the clock generator is provided, and the received signal from the digital transmitter is demodulated into a baseband signal, and this baseband signal is identified by the clock from the clock generator.

作用 本発明は上記構成により、送信信号やマークやスペー
スが連続する場合にも、受信装置においてデータに同期
するクロックを得ることができ、したがって、最適なタ
イミングでデータを識別することができる。
Effect of the Invention With the above configuration, the present invention can obtain a clock that synchronizes with data in a receiving device even when a transmission signal, a mark, and a space are continuous, and thus can identify data at an optimum timing.

実施例 以下、図面を参照して本発明の実施例を説明する。第
1図は、本発明に係るディジタル送受信装置の一実施例
を示すブロック図であり、第2図に示す構成部材と同一
のものには同一の参照符号を附す。
Embodiments Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a digital transmitting / receiving apparatus according to the present invention, and the same components as those shown in FIG. 2 are designated by the same reference numerals.

第1図上段において、2は、入力端子1からのデータ
を位相変調する位相変調器、3は、位相変調器2により
位相変調された信号を帯域制限するバンドパスフィルタ
(BPF)、4は、搬送波を発生する搬送波発振器、5
は、バンドパスフィルタ3により帯域制限された信号
と、搬送波発振器4からの搬送波を乗算して周波数シフ
ト(FM変調)するための乗算器である。
In the upper part of FIG. 1, 2 is a phase modulator for phase-modulating the data from the input terminal 1, 3 is a band pass filter (BPF) for band limiting the signal phase-modulated by the phase modulator 2, and 4 is a Carrier wave oscillator for generating carrier wave, 5
Is a multiplier for multiplying the signal band-limited by the bandpass filter 3 and the carrier wave from the carrier wave oscillator 4 to perform frequency shift (FM modulation).

また、7は、端子6からのデータクロックを分周する
分周器、8は、分周器7により分周された信号を帯域制
限するロウパスフィルタ(LPF)、19は、ロウパスフィ
ルタ8により帯域制限されたクロック信号と、乗算器5
からの信号を乗算してAM変調し、端子9を介して出力す
る乗算器である。
Further, 7 is a divider for dividing the data clock from the terminal 6, 8 is a low-pass filter (LPF) for band-limiting the signal divided by the divider 7, and 19 is a low-pass filter 8. A clock signal whose band is limited by
It is a multiplier that multiplies the signal from and AM-modulates and outputs via a terminal 9.

ここで、分周器7とロウパスフィルタ8は、ロウパス
フィルタ8により制限される帯域がバンドパスフィルタ
3により制限される帯域より十分低くなるように構成さ
れる。
Here, the frequency divider 7 and the low pass filter 8 are configured such that the band limited by the low pass filter 8 is sufficiently lower than the band limited by the band pass filter 3.

第1図下段において、11は、上記送信装置から端子10
を介して入力した受信信号が定包絡になるように振幅を
制限するリミッタ、12は、リミッタ11からの信号により
検波方式に応じた基準信号を発生する基準信号発生器、
13は、リミッタ11からの信号と基準信号発生器12からの
基準信号とを掛け合わせることにより検波する検波器、
14は、検波器13からの信号からベースバンド信号を取り
出すロウパスフィルタ(LPF)、17は、ロウパスフィル
タ14からのベースバンド信号によりデータを識別する識
別器である。
In the lower part of FIG. 1, reference numeral 11 denotes the terminal 10 from the transmitter.
A limiter that limits the amplitude so that the received signal input via the signal has a constant envelope, 12 is a reference signal generator that generates a reference signal according to the detection method by the signal from the limiter 11,
13 is a detector that detects the signal by multiplying the signal from the limiter 11 and the reference signal from the reference signal generator 12,
Reference numeral 14 is a low-pass filter (LPF) that extracts a baseband signal from the signal from the wave detector 13, and 17 is a discriminator that discriminates data by the baseband signal from the low-pass filter 14.

また、15は、端子10を介して入力した受信信号を包絡
線検波し、送信装置からの分周されたクロックを抽出す
る包絡線検波器、16aは、自走発振して識別器17のクロ
ックを発生するクロック発生器であり、クロック発生器
16aは、包絡線検波器15により抽出されたクロックによ
りリセットされる。
Further, 15 is an envelope detector that detects the received signal input through the terminal 10 by envelope detection and extracts the divided clock from the transmitter, 16a is a clock of the discriminator 17 by free-running oscillation. Is a clock generator that generates
16a is reset by the clock extracted by the envelope detector 15.

尚、クロック発生器16aからのクロックは、必要な場
合には基準信号発生器12に供給される。
The clock from the clock generator 16a is supplied to the reference signal generator 12 when necessary.

次に、上記実施例の動作を説明する。 Next, the operation of the above embodiment will be described.

第1図において、送信装置からは、入力端子1から入
力したデータが位相変調器2、バンドパスフィルタ3、
搬送波発振器4およびFM変調する乗算器5により定包絡
線変調されたデータと、端子6から入力したデータクロ
ックが分周器7、ロウパスフィルタに8によりそれぞれ
分周、帯域制限されたクロックが乗算器19で乗算されて
AM変調され、送信される。したがって、送信信号は定包
絡線変調されたデータと包絡線変調されたクロックとか
らなる。この場合、ロウパスフィルタ8により制限され
るクロックの帯域がバンドパスフィルタ3により制限さ
れるデータの帯域より十分低く、また、データとクロッ
クは同期している。
In FIG. 1, the data input from the input terminal 1 from the transmitter is the phase modulator 2, the bandpass filter 3,
The constant-envelope-modulated data by the carrier wave oscillator 4 and the FM-modulating multiplier 5 and the data clock input from the terminal 6 are multiplied by the frequency divider 7 and the low-pass filter by the band-limited clock, respectively. Multiplied by unit 19
AM modulated and transmitted. Therefore, the transmission signal consists of constant envelope modulated data and envelope modulated clock. In this case, the band of the clock limited by the low pass filter 8 is sufficiently lower than the band of the data limited by the band pass filter 3, and the data and the clock are synchronized.

他方、受信装置においては、受信信号は、リミッタ11
により振幅制限されて定包絡線成分が検波器13により検
波され、この検波された信号がロウパスフィルタ(LP
F)14に入力すると、ベースバンド信号が取り出され、
識別器17は、クロック発生器16aからのクロックによ
り、ロウパスフィルタ14からのベースバンド信号を識別
し、受信データを端子18を介して出力する。
On the other hand, in the receiver, the received signal is limited by the limiter 11
The amplitude of the constant envelope component is detected by the detector 13, and the detected signal is detected by the low pass filter (LP
F) When input to 14, the baseband signal is extracted,
The discriminator 17 discriminates the baseband signal from the low-pass filter 14 by the clock from the clock generator 16a, and outputs the received data via the terminal 18.

ここで、包絡線検波器15は、AM変調されたクロックを
抽出するので、送信データにマークやスペースが連続す
る場合にもクロックを抽出することができ、したがっ
て、クロック発生器16aは、包絡線検波器15により抽出
されたクロックによりリセットされるので、最適なタイ
ミングでデータを識別することができる。
Here, since the envelope detector 15 extracts the AM-modulated clock, the clock can be extracted even when the mark or space is continuous in the transmission data. Therefore, the clock generator 16a uses the envelope. Since it is reset by the clock extracted by the detector 15, the data can be identified at the optimum timing.

発明の効果 以上説明したように、本発明は、ディジタル送信装置
において、データのクロックを分周し、この分周された
クロックにより、定包絡線変調された信号をAM変調して
送信し、ディジタル受信装置において、ディジタル送信
装置からのデータのクロックと同一周波数のクロックを
発生するクロック発生器と、ディジタル送信装置からの
受信信号により、分周されたクロックを抽出し、このク
ロックによりクロック発生器をリセットする包絡線検波
器を設け、ディジタル送信装置からの受信信号からベー
スバンド信号に復調し、このベースバンド信号をクロッ
ク発生器からのクロックにより識別するようにしたの
で、送信信号にマークやスペースが連続する場合にも、
受信装置においてデータに同期するクロックを得ること
ができ、したがって、最適なタイミングでデータを識別
することができる。
As described above, according to the present invention, in the digital transmitter, the data clock is frequency-divided, the constant-envelope modulated signal is AM-modulated by the frequency-divided clock, and the digital clock is transmitted. In the receiving device, a clock generator that generates a clock having the same frequency as the data clock from the digital transmitting device and a frequency-divided clock are extracted by the received signal from the digital transmitting device. Since an envelope detector for resetting is provided, the received signal from the digital transmitter is demodulated to a baseband signal, and this baseband signal is identified by the clock from the clock generator, so that there are no marks or spaces in the transmitted signal. Even when continuous,
A clock that synchronizes with the data can be obtained at the receiving device, and therefore the data can be identified at the optimum timing.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明に係るディジタル送受信装置の一実施
例を示すブロック図、第2図は、従来のディジタル送受
信装置を示すブロック図である。 2……位相変調器、3……バンドパスフィルタ(BP
F)、4……搬送波発振器、5,19……乗算器、7……分
周器、8,14……ロウパスフィルタ(LPF)、11……リミ
ッタ、12……基準信号発生器、13……検波器、15……包
絡線検波器、16a……クロック発生器、17……識別器。
FIG. 1 is a block diagram showing an embodiment of a digital transmitting / receiving apparatus according to the present invention, and FIG. 2 is a block diagram showing a conventional digital transmitting / receiving apparatus. 2 ... Phase modulator, 3 ... Bandpass filter (BP
F), 4 ... Carrier oscillator, 5,19 ... Multiplier, 7 ... Divider, 8,14 ... Low-pass filter (LPF), 11 ... Limiter, 12 ... Reference signal generator, 13 ...... Detector, 15 …… Envelope detector, 16a …… Clock generator, 17 …… Identifier.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】データを定包絡線変調する第1の変調器
と、データクロックを分周する分周器と、この分周され
たクロックにより前記第1の変調器により変調された信
号をAM変調する第2の変調器を備えたディジタル送信装
置と、前記ディジタル送信装置からのデータクロックと
同一周波数のクロックを発生するクロック発生器と、前
記ディジタル送信装置からの受信信号から分周されたク
ロックを抽出し、このクロックにより前記クロック発生
器をリセットする包絡線検波器と、前記ディジタル送信
装置からの受信信号から定包絡線情報を抽出するリミッ
タと、前記リミッタの出力からベースバンド信号を復調
し、このベースバンド信号を前記クロック発生器からの
クロックにより識別する手段とを備えたディジタル受信
装置とを有するディジタル送受信装置。
1. A first modulator for performing constant envelope modulation of data, a divider for dividing a data clock, and an AM for a signal modulated by the first modulator by the divided clock. A digital transmitting device having a second modulator for modulating, a clock generator for generating a clock having the same frequency as a data clock from the digital transmitting device, and a clock divided from a received signal from the digital transmitting device. And an envelope detector that resets the clock generator with this clock, a limiter that extracts constant envelope information from the received signal from the digital transmitter, and a baseband signal demodulated from the output of the limiter. A digital receiver having means for identifying the baseband signal by the clock from the clock generator. Tal transceiver.
JP1103883A 1989-04-24 1989-04-24 Digital transceiver Expired - Fee Related JP2517108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1103883A JP2517108B2 (en) 1989-04-24 1989-04-24 Digital transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1103883A JP2517108B2 (en) 1989-04-24 1989-04-24 Digital transceiver

Publications (2)

Publication Number Publication Date
JPH02281850A JPH02281850A (en) 1990-11-19
JP2517108B2 true JP2517108B2 (en) 1996-07-24

Family

ID=14365834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1103883A Expired - Fee Related JP2517108B2 (en) 1989-04-24 1989-04-24 Digital transceiver

Country Status (1)

Country Link
JP (1) JP2517108B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883762B2 (en) 2002-10-08 2005-04-26 Nifco Inc. Clamp

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381055A (en) * 1976-12-27 1978-07-18 Toshiba Corp Timing regenerative circuit
JPS5952951A (en) * 1982-09-18 1984-03-27 Omron Tateisi Electronics Co Psk communication system
JPS634743A (en) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp Biphase modulation wave demodulator
JPS6357984A (en) * 1986-08-26 1988-03-12 三菱原子力工業株式会社 Earthquakeproof supporter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883762B2 (en) 2002-10-08 2005-04-26 Nifco Inc. Clamp

Also Published As

Publication number Publication date
JPH02281850A (en) 1990-11-19

Similar Documents

Publication Publication Date Title
US5499267A (en) Spread spectrum communication system
CA1310725C (en) Propagation time detecting system with use of detected phase difference of transmitted and received subcarrier
US4539524A (en) Method and coherent demodulators for MSK signal
JPH07297860A (en) Radio station equipment
JPS59104847A (en) Radio communicating system
JPH07264091A (en) Communication equipment for radio card
JP2517108B2 (en) Digital transceiver
JPH02207605A (en) Communication equipment
US5134721A (en) Noise eliminating device for angle-modulated wave
JPS6025354A (en) Radio communication system
JPH07283762A (en) Spread spectrum communication equipment
JP2650556B2 (en) Synchronous spread spectrum modulation demodulator
JP3368936B2 (en) Direct conversion FSK receiver
JPH0738467A (en) Transmitter-receiver
JPH0464217B2 (en)
JP3287721B2 (en) Communication device
JPS62277828A (en) Optical transmission equipment
JP3018453B2 (en) Communication method
JP2731600B2 (en) Wireless microphone method
JP2650572B2 (en) Demodulator in spread spectrum system
JPH0514312A (en) Radio communication method
JPH05268282A (en) Radio communication system
JPH1188290A (en) Spread spectrum communication system
JPS5962254A (en) Data transmission modulation and demodulation device
JPH0355059B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees