JP2021176253A - ゲート駆動装置および複合ゲート駆動装置 - Google Patents

Abstract

【課題】低コストで上下アーム短絡の回避および異常発生時における対向アームのスイッチング素子の保護が可能なゲート駆動装置および複合ゲート駆動装置を提供する。【解決手段】ゲート駆動装置は、複数のゲート駆動型のスイッチング素子の一つを駆動するもので、オン駆動回路２１、オフ駆動回路２２、駆動指令信号および駆動許可信号の論理積を演算してゲート駆動信号を出力する駆動信号生成回路２６、絶縁通信回路２７、２８、スイッチング素子のゲートの状態信号を出力するゲート監視回路２３、スイッチング素子の異常状態を検出して異常検出信号を出力する電流検出回路２４、ゲート駆動信号に基づいてオン駆動回路２１およびオフ駆動回路２２を駆動制御し、ゲート監視回路２３から入力される状態信号および電流検出回路２４から入力される異常検出信号に基づいて駆動許可信号を出力する制御回路２０を備える。【選択図】図１

Description

本発明は、ゲート駆動装置および複合ゲート駆動装置に関する。

電源端子間にゲート駆動型のスイッチング素子が直列接続された電力変換装置では、上下アーム短絡を回避するようにゲート駆動の制御をする必要がある。また、異常時に対向アームの素子を保護できることが求められる。このため、従来では、上下アームのうちの一方のアームのゲート電圧情報を他方のアームに伝達することで、原理的に上下アーム短絡を回避するようにした高耐圧ＩＣをゲート駆動装置として設ける物がある。

しかし、この構成では、上下アーム間にかかる高圧に対応できる高耐圧ＩＣを用いるため高コストとなる。このため、高耐圧ＩＣの使用を回避すべく、上下アーム間でのゲート電圧情報を、絶縁通信を用いて伝達するようにしたゲート駆動装置がある。

しかしながら、従来のものでは、いずれも対向アームへ伝達する情報はスイッチのオン／オフ情報のみであるため、異常発生時に対向アームの素子を保護ができない虞がある。

特開２００２−２７２１３１号公報 特許第５５８５５１４号公報 特許第５７７６６５８号公報

本発明は、上記事情を考慮してなされたもので、その目的は、低コストで上下アーム短絡の回避および異常発生時における対向アームのスイッチング素子の保護が可能なゲート駆動装置および複合ゲート駆動装置を提供することにある。

請求項１に記載のゲート駆動装置は、直列接続された複数のゲート駆動型のスイッチング素子のうちの一つのスイッチング素子を駆動するゲート駆動装置であって、前記スイッチング素子をオン駆動するオン駆動回路（２１）と、前記スイッチング素子をオフ駆動するオフ駆動回路（２２）と、外部から受ける駆動指令信号および駆動許可信号の論理積を演算してゲート駆動信号を出力する駆動信号生成回路（２６）と、前記駆動信号生成回路が出力するゲート駆動信号を電気的に絶縁した状態で出力する第１絶縁通信回路（２７）と、前記スイッチング素子のゲート電圧を検出してゲートの状態信号を前記制御回路に出力するゲート監視回路（２３）と、前記スイッチング素子の異常状態を検出して異常検出信号を前記制御回路に出力する異常検出回路（２４）と、前記第１絶縁通信回路を介して与えられる前記ゲート駆動信号に基づいて前記オン駆動回路および前記オフ駆動回路を駆動制御し、前記ゲート監視回路から入力される状態信号および前記異常検出回路から入力される異常検出信号に基づいて前記駆動許可信号を出力する制御回路（２０）と、前記制御回路から出力される前記駆動許可信号を電気的に絶縁した状態で外部に出力する第２絶縁通信回路（２８）とを備えている。

上記構成を採用することにより、例えば直列接続された２個のゲート駆動型のスイッチング素子のそれぞれに対してゲート駆動用に設ける場合において、制御回路は、第１絶縁通信回路を介して与えられるゲート駆動信号に基づいてオン駆動回路およびオフ駆動回路を駆動制御する。このとき、他のゲート駆動装置から駆動許可信号が入力されない場合には、駆動指令信号に依らずオフ動作するため、上下アーム短絡を回避しつつ、異常発生時にスイッチング素子を保護するように駆動制御を行うことができる。

また、制御回路は、自己が駆動しているスイッチング素子について、ゲート監視回路から入力される状態信号や、異常検出回路からの異常検出信号に応じて、異常検出信号に対応する制御を実施するとともに、第２絶縁通信回路を介して他のゲート駆動装置に駆動許可信号を送信する。これにより、他のスイッチング素子を駆動しているゲート駆動装置において、上下アーム短絡を回避しつつ、異常発生時にスイッチング素子を保護するように駆動制御を行うことができる。

第１実施形態を示す電気的構成図 作用説明図その１ タイミングチャートその１ 作用説明図その２ タイミングチャートその２ 第２実施形態を示す電気的構成図 タイミングチャート 電流検出回路の電気的構成図 差分電流判定の作用説明図 第３実施形態を示す電気的構成図 制御側の端子名と機能の説明図 駆動側の端子名と機能の説明図 ロジック回路のノード名と説明図 オン駆動回路、オフ駆動回路および関連する部分の電気的構成図 タイミングチャート 定電圧駆動方式の説明図 タイミングチャート 低電流駆動方式の説明図 タイミングチャート ソフト遮断および短絡過電流検出に関連する部分の電気的構成図 タイミングチャート ゲート監視動作およびハーフオン抑制動作に関連する部分の電気的構成図 タイミングチャート パワー素子過熱保護動作に関連する部分の電気的構成図 タイミングチャート 温度モニタ動作に関連する部分の電気的構成図 タイミングチャート ＩＣ過熱保護動作に関連する部分の電気的構成図 タイミングチャート ５Ｖ電源回路に関連する部分の電気的構成図 タイミングチャート ＵＶＬＯ回路に関連する部分の電気的構成図 タイミングチャート 絶縁通信回路の電気的構成図 タイミングチャート 第４実施形態を示す電気的構成図 タイミングチャート 第５実施形態を示す電気的構成図

（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。この実施形態では、電源端子間に直列に接続された２個のスイッチング素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）１、２のそれぞれに対してゲート駆動を行って、共通に接続されたノードから負荷に通電する構成のものに適用している。

２つのＩＧＢＴ１、２のそれぞれは、ハイサイド側のＩＧＢＴ１がゲート駆動装置１０Ａによりゲート駆動制御がなされ、ローサイド側のＩＧＢＴ２がゲート駆動装置１０Ｂによりゲート駆動制御がなされる。また、２つのＩＧＢＴ１、２には、それぞれセンスエミッタが設けられ、センスエミッタとエミッタとの間に電流検出抵抗１ａ、２ａが接続されている。

なお、２つのゲート駆動装置１０Ａおよび１０Ｂは同じ構成であるから、以下、ゲート駆動装置１０Ａを代表として構成の説明をする。また、ゲート駆動装置１０Ａの構成要素には数字にａを添えた符号とし、ゲート駆動装置１０Ｂの同等の構成要素には、数字にｂを添えた符号としている。

ゲート駆動装置１０Ａは、ロジック回路２０ａ、オン駆動回路２１ａ、オフ駆動回路２２ａ、ゲート監視回路２３ａ、電流検出回路２４ａ、パワー素子過熱保護回路２５ａ、アンド回路２６ａ、第１絶縁通信回路２７ａおよび第２絶縁通信回路２８ａを備えている。また、ゲート駆動装置１０Ａは、入出力端子として端子ＭＩＮａ、端子ＧＥＮＩＮａ、端子ＧＥＮＯＵＴａ、端子ＭＰａ、端子ＭＮａ、端子ＧＩＮａ、端子ＳＯＣａおよび端子ＴＡＩＮａを備えている。

アンド回路２６ａは、２つの入力端子の一方に端子ＭＩＮａを介して外部からゲート駆動信号が入力され、他方の端子ＧＥＮＩＮａを介して他方のゲート駆動装置１０Ｂ側から信号が入力される。アンド回路２６ａは、２つの入力端子から入力される信号がいずれもハイレベルのときに第１絶縁通信回路２７ａを介してロジック回路２０ａにハイレベルの信号を出力する。アンド回路２６ａは、駆動信号生成回路として機能する。

ロジック回路２０ａは、アンド回路２６ａからの入力信号がハイレベルになると、オフ駆動回路２２ａを駆動停止してから、オン駆動回路２１ａから端子ＭＰａを介してＩＧＢＴ１のゲートにオン駆動信号を与えてオン駆動する。また、ロジック回路２０ａは、アンド回路２６ａからの入力信号がローレベルになると、オン駆動回路２１ａを駆動停止してからオフ駆動回路２２ａから端子ＭＮａを介してＩＧＢＴ１のゲートにオフ駆動信号を与えてオフ駆動する。ロジック回路２０ａは、制御回路として機能する。

ゲート監視回路２３ａは、端子ＧＩＮからＩＧＢＴ１のゲート電圧を入力してゲート電圧が正常であるか否かを判定する。ゲート監視回路２３ａは、ゲート電圧に異常がある場合には、異常状態を検出してロジック回路２０ａに異常検出信号を出力する。

電流検出回路２４ａは、ＩＧＢＴ１のセンスエミッタに接続された電流検出抵抗１ａの端子電圧を、端子ＳＯＣを介して取り込み、ＩＧＢＴ１の電流値を検出して短絡状態などの異常状態を検出する。電流検出回路２４ａは、ＩＧＢＴ１の電流値が異常である場合には、異常状態を検出してロジック回路２０ａに異常検出信号を出力する。電流検出回路２４ａは、異常検出回路の一つである。

パワー素子過熱保護回路２５ａは、ＩＧＢＴ１の近傍に配置した感温ダイオード３０ａに一定電流を流した状態で、端子ＴＡＩＮａを介して感温ダイオード３０ａの順方向電圧を入力し、順方向電圧の値からＩＧＢＴ１の温度を検出する。パワー素子過熱保護回路２５ａは、検出した温度が異常である場合には、異常状態を検出してロジック回路２０ａに異常検出信号を出力する。ここでは、感温ダイオード３０ａは、２個を直列にして示しているが、１個でも良いし、３個以上設けても良い。

ロジック回路２０ａは、ゲート監視回路２３ａ、電流検出回路２４ａおよびパワー素子過熱保護回路２５ａのいずれかから異常検出信号が入力されると、入力された異常検出信号を、第２絶縁通信回路２８ａを介して端子ＧＥＮＯＵＴａから他方のゲート駆動装置１０Ｂ側に出力する。

ゲート駆動装置１０Ｂは、上記したゲート駆動装置１０Ａと添字をａに代えてｂにした同じ構成であり、他方のゲート駆動装置として１０Ａが該当することを除いて信号の授受の関係も同じである。

また、ゲート駆動装置１０Ａと１０Ｂとの間には、端子ＧＥＮＩＮａとＧＥＮＯＵＴｂとが通信線Ｌ１により接続されており、端子ＧＥＮＩＮｂとＧＥＮＯＵＴａとが通信線Ｌ２により接続されており、一方の端子ＧＥＮＯＵＴｂ、ａから出力される信号を他方の端子ＧＥＮＩＮａ、ｂに伝えるように構成されている。

次に、図２から図５も参照して上記構成の作用について説明する。
まず、図２および図３を参照して、通常動作について説明する。図２では、ハイサイドのＩＧＢＴ１とローサイドのＩＧＢＴ２とが交互にオンオフ動作する際のタイミングを与える信号の出力経路を太線で示している。また、図３では、ゲート駆動装置１０Ａおよび１０Ｂの各部の信号の状態を示している。

図３の状態では、２つのＩＧＢＴ１および２が継続的にオンオフ動作を繰り返している状態を示している。まず、時刻ｔ０でＩＧＢＴ１をオン駆動する駆動信号が入力された状態から説明する。駆動信号は、端子ＭＩＮａを介して交互に所定周期でオンオフを繰り返すように入力されている。ここでは、例えば時刻ｔ０でゲート駆動装置１０Ａにオン動作となるハイレベルの信号ＭＩＮａが入力され、同時刻ｔ０でゲート駆動装置１０Ｂにオフ動作となるローレベルの信号ＭＩＮｂが入力される。以下、時刻ｔ３で両方の信号ＭＩＮａ、ｂが反転される。

時刻ｔ０の直前の状態では、ＩＧＢＴ１がオフ状態であり、ＩＧＢＴ２がオン状態である。まず、ゲート駆動装置１０Ｂのオン駆動回路２１ｂからのオン駆動信号が停止されるとともに、オフ駆動回路２２ｂから端子ＭＮｂを介して、オフ駆動信号が出力され、オン状態のＩＧＢＴ２がオフ駆動される。これにより、ＩＧＢＴ２のゲート電圧が低下し、時刻ｔ１で閾値電圧Ｖｔｈまで低下すると、ゲート監視回路２３ｂがこれを検出してロジック回路２０ｂに検出信号が入力される。

ロジック回路２０ｂは、検出信号を、第２絶縁回路２８ｂを介して端子ＧＥＮＯＵＴｂから通信線Ｌ１にハイレベルの信号として出力する。また、このとき、ロジック回路２０ｂは、オフ駆動回路２２ｂにオフ駆動の信号を出力して端子ＭＮｂからＩＧＢＴ２のゲート電荷を放電させてゲート電圧を０にしてオフ状態を保持させる。

これに対して、ゲート駆動装置１０Ａにおいては、通信線Ｌ１から端子ＧＥＮＩＮａにハイレベルの信号が入力されると、アンド回路２６ａは、端子ＭＩＮａから入力されているハイレベルの駆動信号との演算結果で、ハイレベルのＡＮＤａ信号を、第１絶縁通信回路２７ａを介してロジック回路２０ａに出力する。

ロジック回路２０ａは、これを受けて、オン駆動回路２１ａにＩＧＢＴ１をオン駆動する信号を端子ＭＰａから出力する。これにより、ＩＧＢＴ１のゲート電圧は徐々に上昇していく。このときのＩＧＢＴ１のゲート電圧は、端子ＧＩＮａを介してゲート監視回路２３ａに入力されている。

ゲート監視回路２３ａは、ＩＧＢＴ１のゲート電圧が上昇して時刻ｔ２で閾値電圧Ｖｔｈに達すると、オン状態を検出してローレベルの検出信号をロジック回路２０ａに出力する。ロジック回路２０ａは、これ受けて、ローレベルの検出信号を、第２絶縁通信回路２８ａを介して端子ＧＥＮＯＵＴａから出力する。これにより、ゲート駆動装置１０Ｂ側においては、端子ＧＥＮＩＮｂからアンド回路２６ｂにローレベルの検出信号が入力された状態となる。アンド回路２６ｂの端子ＭＩＮｂからの入力もローレベルの駆動信号となっている。

これにより、ゲート駆動装置１０Ｂにより、時刻ｔ０でＩＧＢＴ２がオン状態からオフ動作されて、デッドタイムを経て時刻ｔ１で確実にオフ状態になったことが検出されてから、ゲート駆動装置１０ＡによりＩＧＢＴ１がオン駆動される。

この後、時刻ｔ３でゲート駆動装置１０Ａが端子ＭＩＮａを介してローレベルの駆動信号を受け付け、ゲート駆動装置１０Ｂが端子ＭＩＮｂを介してハイレベルの駆動信号を受け付けると、アンド回路２６ａにおいては端子ＧＥＮＩＮａからの信号レベルに関わらずローレベルの信号をロジック回路２０ａに出力する。これにより、ロジック回路２０ａは、オン駆動回路２１ａによるオン駆動信号を停止させ、オフ駆動回路２２ａから端子ＭＮａを介して、オフ駆動信号が出力され、オン状態のＩＧＢＴ１がオフ駆動される。これにより、ＩＧＢＴ１のゲート電圧が低下し、時刻ｔ４で閾値電圧Ｖｔｈまで低下すると、ゲート監視回路２３ａがこれを検出してロジック回路２０ａに検出信号が入力される。

ロジック回路２０ａは、検出信号を、第２絶縁回路２８ａを介して端子ＧＥＮＯＵＴａから通信線Ｌ２にハイレベルの信号として出力する。また、このとき、ロジック回路２０ａは、オフ駆動回路２２ａにオフ駆動の信号を出力して端子ＭＮａからＩＧＢＴ１のゲート電荷を放電させてゲート電圧を０にしてオフ状態を保持させる。

これに対して、ゲート駆動装置１０Ｂにおいては、通信線Ｌ１から端子ＧＥＮＩＮｂにハイレベルの信号が入力されると、アンド回路２６ｂは、端子ＭＩＮｂから入力されているハイレベルの駆動信号との演算結果で、ハイレベルの信号を、第１絶縁通信回路２７ｂを介してロジック回路２０ｂに出力する。

ロジック回路２０ｂは、これを受けて、オン駆動回路２１ｂにＩＧＢＴ２をオン駆動する信号を端子ＭＰｂから出力する。これにより、ＩＧＢＴ２のゲート電圧は徐々に上昇していく。このときのＩＧＢＴ２のゲート電圧は、端子ＧＩＮｂを介してゲート監視回路２３ｂに入力されている。

ゲート監視回路２３ｂは、ＩＧＢＴ２のゲート電圧が上昇して時刻ｔ５で閾値電圧Ｖｔｈに達すると、オン状態を検出してローレベルの検出信号をロジック回路２０ｂに出力する。ロジック回路２０ｂは、これ受けて、ローレベルの検出信号を、第２絶縁通信回路２８ｂを介して端子ＧＥＮＯＵＴｂから通信線Ｌ１に出力する。これにより、ゲート駆動装置１０Ａ側においては、通信線Ｌ１から端子ＧＥＮＩＮａを介してアンド回路２６ａにローレベルの検出信号が入力された状態となる。アンド回路２６ａの端子ＭＩＮａからの入力もローレベルの駆動信号となっている。

これにより、ゲート駆動装置１０Ａにより、時刻ｔ３でＩＧＢＴ１がオン状態からオフ動作されて、デッドタイムを経て時刻ｔ４で確実にオフ状態になったことが検出されてから、ゲート駆動装置１０ＢによりＩＧＢＴ２がオン駆動される。
以下、上記と同様にしてＩＧＢＴ１、２がデッドタイムを設けた状態で交互にオンオフ駆動される。

次に、図４および図５を参照して、ＩＧＢＴ１が途中で短絡故障をする場合の動作について説明する。
すなわち、上記と同様にしてゲート駆動装置１０Ａおよび１０ＢによりＩＧＢＴ１および２の駆動制御がなされている状態で、例えば図５に示しているように、ＩＧＢＴ１が時刻ｔ２でオン状態となり、この後、オフ動作されるまでの間の時刻ｔｘで短絡故障を起こす場合を想定する。

この場合には、ＩＧＢＴ１の短絡故障により、図５に示すように、例えばゲート電圧がゆっくり低下していく状態となる。

これにより、ロジック回路２０ａは、異常状態であることを示すため、第２絶縁通信回路２８ａを介して端子ＧＥＮＯＵＴａから通信線Ｌ２にローレベルの信号を出力する状態を保持する。この結果、ゲート駆動装置１０Ｂにおいては、時刻ｔ３以降において外部からのオン駆動の駆動信号が端子ＭＩＮｂに入力された場合でも、アンド回路２６ｂは通信線Ｌ２から端子ＧＥＮＩＮｂに入力されるローレベルの入力信号によってオフ状態のままの出力を保持する。

この結果、ＩＧＢＴ２は、時刻ｔ３以降において、ゲート駆動装置１０Ｂによりオン駆動されることがなく、オフ状態が保持される状態になる。したがって、この状態ではＩＧＢＴ２がオン駆動しないので、電源とグランドとの間で貫通電流が流れるのを防止できる。

また、絶縁通信回路を設けてゲート駆動装置間で通信を行うので、ハイサイドとローサイドとの間での電位差による誤動作を防止して、ＩＧＢＴ１、２の動作を相互に関連付けた状態でゲート駆動装置１０Ａ、１０Ｂ間でタイミング良く制御することができる。

このような第１実施形態によれば、例えばＩＧＢＴ１が短絡状態となる異常状態の発生時に、自アームのゲート駆動装置１０Ａがこれを検出してＩＧＢＴ１をオフ駆動するとともに、対向アームのゲート駆動装置１０Ｂに第２絶縁通信回路２８ｂを介して伝達するので、これを受けたゲート駆動装置１０Ｂ側においても、ＩＧＢＴ２をオフ駆動させることができる。

同様に、上記と逆にＩＧＢＴ２が短絡した場合にも同様にして、ゲート駆動装置１０Ａ側に異常状態の発生を伝達することができるので、異常発生時には、上下アームの短絡発生を回避することができる。
また、ＩＧＢＴ１および２のオフタイミングで対向アーム側に駆動許可信号を伝達することができるので、デッドタイム制御を確実に実行することができる。
さらに、絶縁通信回路２７、２８を設けることで、上下アーム間の信号伝達を低コストで実現することができる。

（第２実施形態）
図６から図９は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。

この実施形態では、ゲート駆動装置１０Ａ、１０ＢによるＩＧＢＴ１、２の電流検出を第１実施形態におけるように絶対値だけで異常状態を判定する構成に加えて、繰り返しのオンオフ過程において前回の電流値に比べて異常な変化をしている場合を電流の異常状態として検出する電流検出回路２９ａ、２９ｂを、電流検出回路２４ａ、２４ｂに代えて設けている。

電流検出回路２９ａ、２９ｂは、それぞれＩＧＢＴ１、２のオン時の電流値を電流検出抵抗１ａ、２ａの端子電圧ＳＯＣとして入力しており、サイクル毎に入力される電流検出値を前回のサイクルの値と比較し、差分が所定の閾値を超えるときに以上であると判定する。

図７は、ＩＧＢＴ１の電流が、時刻ｔ５以降で急激に増大する場合のゲート駆動装置１０Ａ、１０Ｂの信号の変化を示している。図７においては、例えば、時刻ｔ０からｔ５までは正常に動作しており、ＩＧＢＴ１、２が交互にオンオフ駆動制御された状態である。そして、この状態では、例えばＩＧＢＴ１、２の検出電流は、それぞれ電圧信号として端子ＳＯＣａ、ＳＯＣｂから電流検出回路２９ａ、２９ｂに入力される。

電流検出回路２９ａ、２９ｂに入力される検出電流の電圧信号は、例えば順次Ｖ１、Ｖ２、Ｖ３のようにサイクルごとに徐々に増加する。そして、前回の値との差はＶ２−Ｖ１、Ｖ３−Ｖ２のように演算されるが、これらの差分値は正常状態においては閾値ΔＶｔｈ以下となる。

しかし、図７に示す場合においては、時刻ｔ５でＩＧＢＴ１に通電されるときに、ＩＧＢＴＲ１の検出電流の電圧信号はＶ２のレベルではなく大幅に増加したＶｘのレベルまで増加している。このときの電圧信号Ｖｘのレベルは、短絡を判定する第１閾値としての閾値Ｖｔｈ＿ＳＣのレベル以下であるが、前回の電圧信号Ｖ１との差分値Ｖｘ−Ｖ１は第２閾値としての閾値ΔＶｔｈを超えているため、電流検出回路２９ａにおいては、これを異常状態であると判断する。

これにより、電流検出回路２９ａは、ロジック回路２０ａに異常検出信号を出力する。ロジック回路２０ａは、異常検出信号を受けると、ＩＧＢＴ１をオフ状態に保持するように制御するとともに、絶縁通信回路２８ａを介して端子ＧＥＮＯＵＴａからハイレベルの信号を出力することが停止される。この結果、ゲート駆動装置１０Ｂ側においては、端子ＧＥＮＩＮｂにハイレベルの信号が入力されない状態となるため、ＩＧＢＴ２をオン駆動する時刻ｔ８になってもロジック回路２０ｂに駆動信号を出力することがなくなる。

次に、上記の動作を実施する電流検出回路２９ａ、２９ｂの具体的構成と動作について、図８および図９を用いて説明する。電流検出回路２９ａと２９ｂは同じ構成であるから、以下、電流検出回路２９ａを代表として説明する。

図８に示すように、電流検出回路２９ａは、過電流を判定値である閾値Ｖｔｈ＿ＳＣで判定するコンパレータ１０１と、上記した動作により差分値を差分判定値である閾値ΔＶｔｈで判定する差分判定部１０２を備える。コンパレータ１０１の非反転入力端子は端子ＳＯＣ（端子ＳＯＣａ、端子ＳＯＣｂ）に接続され、反転入力端子には閾値Ｖｔｈ＿ＳＣが入力される。コンパレータ１０１は、判定結果を出力端子からロジック回路２０ａに出力する。

差分判定部１０２は、ＡＤ変換器１０３、減算部１０４、判定用のコンパレータ１０５を備える。ＡＤ変換器１０３は、端子ＳＯＣ（端子ＳＯＣａ、端子ＳＯＣｂ）から入力される検出電流の電圧信号を取り込み、デジタル値に変換して出力する。減算部１０４は、今回値保持部１０６、前回値保持部１０７および減算回路１０８を備える。

今回値保持部１０６は、ＡＤ変換器１０３から入力されるデジタル変換出力を１回のオン期間で得られた今回値ＳＨ１として減算回路１０８に出力保持する。次回のオン期間では、今回値保持部１０６は、今回値ＳＨ１を前回値ＳＨ０として前回値保持部１０７に転送し、今回入力されたデジタル変換出力を新たな今回値ＳＨ１として保持する。

減算回路１０８は、今回値ＳＨ１と前回値ＳＨ０との差を算出し、アナログ電圧の電圧差ΔＶとしてコンパレータ１０５に出力する。コンパレータ１０５は、入力された電圧差ΔＶが閾値電圧ΔＶｔｈよりも小さい場合にはローレベルの信号を出力し、大きい場合には異常検出の信号ＣＭＰをロジック回路２０に出力する。
次に、上記構成の作用について図９を参照して説明する。

ゲート駆動装置１０Ａにおいては、アンド回路２６ａからの出力信号すなわち外部からの駆動信号ＭＩＮａとゲート駆動装置１０Ｂからの入力信号ＧＥＮＩＮａとの論理積信号がロジック回路２０ａに与えられると、オン駆動回路２１ａ、オフ駆動回路２２ａによりＩＧＢＴ１のオンオフ駆動制御を実施する。

アンド回路出力は、図９に示すように、時刻ｔ０、ｔ２、ｔ４でオン、時刻ｔ１、ｔ３、ｔ５でオフとなる信号となり、電流検出回路２９ａにおいては、オン駆動のタイミングｔ０、ｔ２、ｔ４でＩＧＢＴ１の検出電流に相当する電圧信号Ｖ１、Ｖ２、Ｖ３が入力され、オフ駆動のタイミングｔ１、ｔ３、ｔ５でゼロレベルに戻る。

電圧信号Ｖ１、Ｖ２、Ｖ３は、ＡＤ変換器１０３において、それぞれデジタル信号Ｄ１、Ｄ２、Ｄ３に変換されて減算器１０４に出力される。ＡＤ変換器１０３が出力するデジタル信号Ｄ１〜Ｄ３は、アンド回路出力がオフ動作を示すローレベルに変化するタイミングで演算部１０４の今回値保持部１０６に取り込まれる。今回値保持部１０６は、次の取り込み動作が行われるまで取り込んだデジタル信号Ｄ１〜Ｄ３を保持し、減算回路１０４に出力している。

一方、今回値保持部１０６に取り込まれたデジタル信号Ｄ１〜Ｄ３は、アンド回路出力がオン動作を示すハイレベルに変化するタイミングで前回値保持部１０７に出力される。前回値保持部１０６は、入力された値を前回値ＳＨ０として減算回路１０８に入力する。

また、減算回路１０４は、今回値保持部１０５から更新された今回値ＳＨ１が入力された時点すなわちアンド回路出力がオフ動作を示すローレベルに変化する時刻ｔ１、ｔ３、ｔ５で、今回値ＳＨ１と前回値ＳＨ０との差分を演算して差分値ΔＶとしてコンパレータ１０５に出力する。これにより、コンパレータ１０５の非反転入力端子には検出電流の電圧信号と前回値であるゼロとの差電圧に対応する差分値ΔＶが入力される。

さて、図９に示す例では、時刻ｔ４でＩＧＢＴ１がオン駆動されたときに、電流値が短絡電流検出閾値Ｖｔｈ＿ＳＣには達していないが、急激に増加している状態となっている。この場合には、減算回路１０４において、時刻ｔ４において今回値保持部１０６の今回値ＳＨ１を前回値保持部１０７に取り込み、今回値保持部１０６は、ＡＤ変換器１０３の今回の入力値を次のオフタイミングである時刻ｔ５で取り込む。

時刻ｔ５では、減算回路１０８において、前回値保持部１０７の前回値ＳＨ０と今回値保持部１０６の今回値ＳＨ１との差分値ΔＶ３を求めると、閾値電圧ΔＶｔｈよりも大きくなっていることで、コンパレータ１０５から差分異常の検出信号ＣＭＰがロジック回路２０に出力される。

この結果、短絡検出回路２９ａにおいて、ＩＧＢＴ１のエミッタ電流の検出電圧が短絡検出レベルを超えていない場合でも、前回の検出電圧に対して閾値電圧ΔＶｔｈを超える変化が有る場合には、これを異常状態であるとして判定することができる。

また、このような異常状態が検出された場合には、オフ駆動回路２２もしくはソフト遮断回路３１によりＩＧＢＴ１をオフ駆動させることで破壊に至るのを防止することができる。

（第３実施形態）
図１０から図３５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、上記した第１実施形態で示したゲート駆動装置１０Ａ、１０Ｂの具体的な詳細構成と、その動作について示している。ゲート駆動装置１０Ａおよび１０Ｂは同じ構成であるから、以下、ゲート駆動装置１０Ａの構成について説明をする。また、内部の構成要素は、煩雑さを避けるため、添字ａを省略した符号としている。

図１０は、ゲート駆動装置１０Ａの全体の電気的構成を示している。この構成においては、オン駆動回路２１は内部に駆動用電源２１ｘを備えている。オフ駆動回路２２に加えて、ソフト遮断回路３１、オフ保持回路３２を備えている。電流検出回路２４に加えて、過電流検出回路３３を備えている。パワー素子過熱保護回路２５に加えて、温度モニタ回路３４を備えている。

また、ＩＣで構成されるゲート駆動装置１０Ａ内の過熱を検出して保護するＩＣ過熱保護回路３５を備えている。電源回路系統では、５Ｖ電源回路３６、低電圧誤動作防止動作を行うＵＶＬＯ（Under Voltage Lock Out）回路３７、３８を備えている。さらに、第２絶縁通信回路２８は、３つの絶縁通信回路２８Ｐ、２８Ｑ、２８Ｒを備えている。なお、絶縁通信回路２７、２８Ｐ、２８Ｑ、２８Ｒは、同じ構成を採用しており、送信部４０と受信部４１との間に絶縁素子４２を介在させる構成である。絶縁素子４２は、例えばトランスなどが用いられる。

以下、各回路について具体的な構成と機能を説明するが、ＩＣで構成されるゲート駆動装置１０Ａに設けられる各端子について、図１１、図１２で説明する。ゲート駆動装置１０Ａを制御する側の端子として、図１１に示す端子が備えられる。これら制御側端子としては、制御側電源用のＶＤＤ端子、駆動用入力の端子ＭＩＮ、異常出力の端子ＦＡＩＬ、温度モニタ出力の端子ＴＯＵＴ、自アームオン許可入力用の端子ＧＥＮＩＮ、対向アームオン許可出力用の端子ＧＥＮＯＵＴ、制御側グランド用の端子ＧＮＤ１などがある。

また、ゲート駆動装置１０Ａが制御動作および異常検出を行うための駆動側端子として、図１２に示す端子が備えられる。これらの駆動端子としては、電源ＶＣから給電を受ける端子ＶＣＣ、５Ｖ電源の端子ＶＲＥＦ、駆動用電源の端子ＶＦＢ、オン駆動トランジスタ入力用の端子ＰＭＰ、オン駆動トランジスタ出力用の端子ＭＰ、オフ駆動トランジスタ出力用の端子ＭＮ、短絡保護であるソフト遮断用の端子ＳＣＯ、オフ保持出力用の端子ＳＯＵＴ、ゲート監視用の端子ＧＩＮ、過電流および短絡検出入力用の端子ＳＯＣ、温度センス入力用の端子ＴＡＩＮ、および駆動側グランド用の端子ＧＮＤなどがある。

ゲート駆動装置１０Ａの駆動端子は、それぞれ内部の駆動回路や検出回路などを介してロジック回路２０に接続されている。そして、上記の駆動側端子と制御側端子とは、第１絶縁通信回路２７および第２絶縁通信回路２８Ｐ、２８Ｑ、２８Ｒにより電気的に絶縁された状態に保持されている。

図１３は、ロジック回路２０の端子Ａ〜Ｏのノード名および機能を示している。以下、これらの端子Ａ〜Ｏについて簡単に説明する。端子Ａは、アンド回路２６から第１絶縁通信回路２７を介してオンオフの駆動信号が入力される端子である。端子Ｂは、ＩＧＢＴ１（２）の異常やゲート駆動装置１０Ａ（１０Ｂ）内の異常状態に対応して異常検出信号を出力する端子である。端子Ｃは、ＩＧＢＴ１（２）の温度モニタ信号を出力する端子である。

端子Ｄは、ＵＶＬＯ回路３７からＶＣＣ電源低下の検出信号を受ける端子である。端子Ｅは、ＩＧＢＴ１のオン駆動をするパワー素子オン駆動制御信号をオン駆動回路２１に出力する端子である。端子Ｆは、ＩＧＢＴ１のオフ駆動をするパワー素子オフ駆動制御信号をオフ駆動回路２２に出力する端子である。

端子Ｇは、パワー素子の短絡検出後にソフト遮断するためのソフト遮断信号をソフト遮断回路３１に出力する端子である。端子Ｈは、パワー素子のオフ状態を保持するためのオフ保持信号をオフ保持回路３２に出力する端子である。端子Ｉは、パワー素子であるＩＧＢＴ１のゲート電圧を監視するゲート監視回路２３のゲート監視信号を入力する端子である。

端子Ｊは、過電流検出回路３３により検出されるＩＧＢＴ１の電流が過電流になったときに出力する過電流検出信号を入力する端子である。端子Ｋは、電流検出回路２４によりＩＧＢＴ１が短絡状態になったときに出力する短絡検出信号を入力する端子である。端子Ｌは、パワー素子過熱保護回路２５により検出しているＩＧＢＴ１の温度が過熱状態であることを検出したときに出力するパワー素子過熱保護信号を入力する端子である。

端子Ｍは、温度モニタ回路３４によりＩＧＢＴ１の温度をモニタして得られるパワー素子の温度情報を温度モニタ入力信号として入力する端子である。端子Ｎは、ＩＣ過熱保護回路３５によりＩＣの過熱状態が検出されたときに出力するＩＣ過熱保護信号を入力する端子である。端子Ｏは、対向アームに対してオン許可情報を対向アームオン許可信号として第２絶縁通信回路２８Ｒを介して端子ＧＥＮＯＵＴに出力する端子である。

＜オン駆動、オフ駆動の動作およびオフ保持動作＞
次に、各部の基本機能について説明する。図１４はパワー素子であるＩＧＢＴ１をオンオフ駆動するための関連部分を示している。ロジック回路２０は、アンド回路２６から第１絶縁通信回路２７を介して端子ＡにＩＧＢＴ１を駆動するための駆動信号が入力される。駆動信号は、端子ＭＩＮに入力される駆動信号と、端子ＧＥＮＩＮに入力される自アームオン許可信号の論理積の結果の信号である。

ロジック回路２０は、オン駆動回路２１に対して端子Ｅからパワー素子オン駆動制御信号を出力する。オン駆動回路２１は、パワー素子オン駆動制御信号が与えられると、端子ＭＰから抵抗５を介してＩＧＢＴ１のゲートにゲート駆動出力を与える。このとき、オン駆動回路２１は、後述するように、定電圧駆動方式のものと定電流駆動方式のものがある。

オフ駆動回路２２は、バッファ回路２２ｘおよびｎチャンネル型のＭＯＳトランジスタ２２ｙを備えている。バッファ回路２２ｘは、ロジック回路２０の端子Ｆからパワー素子オフ駆動制御信号が入力される。ＭＯＳトランジスタ２２ｙは、ドレインが端子ＭＮから抵抗６を介してＩＧＢＴ１のゲートに接続され、ソースがグランドに接続され、ゲートがバッファ回路２２ｘの出力端子に接続される。

ゲート監視回路２３は、コンパレータ２３ｘを備え、反転入力端子にはオフ保持閾値の参照電圧が入力され、非反転入力端子は端子ＧＩＮを介してＩＧＢＴ１のゲートに接続されている。ゲート監視回路２３は、コンパレータ２３ｘの非反転入力端子にＩＧＢＴ１のゲート電圧Ｖｇが入力されており、このゲート電圧Ｖｇがオフ保持閾値を超えるとハイレベルのゲート監視信号をロジック回路２０の端子Ｉに入力する。

オフ保持回路３２は、バッファ回路３２ｘおよびｎチャンネル型のＭＯＳトランジスタ３２ｙを備えている。バッファ回路３２ｘは、ロジック回路２０の端子Ｈからオフ保持信号が入力される。ＭＯＳトランジスタ３２ｙは、ドレインが端子ＳＯＵＴからＩＧＢＴ１のゲートに接続され、ソースがグランドに接続され、ゲートがバッファ回路３２ｘの出力端子に接続される。なお、オフ保持回路３２は、端子ＳＯＵＴから低インピーダンスでＩＧＢＴ１のゲートに接続する構成としており、図示のように直接接続することも可能であるし、低インピーダンスの抵抗要素などを介して接続することも可能である。

＜オン駆動の動作＞
次に、オン駆動の動作について説明する。図１５に示すように、オン駆動回路２１は、パワー素子オン駆動制御信号が時刻ｔ０でオンになると、これに応じてＩＧＢＴ１のゲートに電荷を充電することでオンさせる。このとき、前述したように、オン駆動回路２１は、図１６および図１７に示すような定電圧駆動方式のものと、図１８および図１９に示すような定電流駆動方式のものがある。なお、図１５では、駆動信号ＭＩＮ＆ＧＥＮＩＮは負論理で示している。

これは、ＥＶ／ＥＨＶ車両のモータ駆動装置などのインバータでは低損失、小型化が求められており、パワースイッチング素子（ＩＧＢＴ、ＳｉＣＭＯＳなど）の特性改善や、素子の駆動技術が不可欠である事情を考慮する関係から実施するものである。

駆動技術では、ＩＧＢＴのスイッチング損失の低減に加え、コレクタ−エミッタ間のスイッチングサージ電圧や、モータに発生するモータ分担サージのサージ電圧に対しても配慮が必要だが、スイッチング損失とサージ電圧はトレードオフの関係にあるため、それらが両立する設計が必要となる。

スイッチング損失低減にはスイッチング速度で決まり、サージ電圧低減にはスイッチング素子に流れる電流の時間変化ｄｉ／ｄｔ、および寄生インダクタンスの低減が考えられる。

定電圧駆動方式では、図１６に示しているように、オン駆動回路は、ロジック回路２０からオンオフの駆動信号が与えられるインバータ回路から駆動用のｐチャンネル型のＭＯＳトランジスタＴｒ１のゲートに駆動信号が与えられる構成である。ＭＯＳトランジスタＴｒ１がオンすると、電源電圧ＶＢが端子ＶＯＵＧＴから抵抗Ｒｇを介してＩＧＢＴのゲートに定電圧が印加される。

このとき、ＩＧＢＴのゲートに流れ込む電流Ｉｇ１は、図１６中に示すように、電源電圧ＶＢからゲート電圧Ｖｇを引いた電位差（ＶＢ−Ｖｇ）を抵抗値で割り算した値となる。抵抗値は、ＭＯＳトランジスタＴｒ１のオン抵抗Ｒｏｎと抵抗Ｒｇの和の抵抗値（Ｒｏｎ＋Ｒｇ）である。

図１７に示すように、例えば、時刻ｔ１でＭＯＳトランジスタＴｒ１がオン駆動されると、端子ＶＯＵＴから出力される出力電圧Ｖｏｕｔは、ほぼ電源電圧ＶＢまで上昇する。また、ゲート電流Ｉｇ１は、時刻ｔ１から急速に流れ始めるが、時間とともにゲート電圧Ｖｇが増加することで減少していく。一方、ゲート電圧Ｖｇは、時刻ｔ１から上昇してミラー期間になるとミラー電圧Ｖｍのまま推移する。この後、ミラー期間が終了するとゲート電圧Ｖｇは再び上昇して電源電圧ＶＢ近傍に達すると、ＩＧＢＴはオン状態となる。

定電圧駆動方式において、電流の時間変化ｄｉ／ｄｔを低減するためにはスイッチング速度を遅くする方法が一般的であり、ゲート抵抗Ｒｇを増加させてゲート電流Ｉｇを下げることで対応している。ゲート電流Ｉｇのばらつきは、ゲート抵抗Ｒｇやゲート電圧Ｖｇのばらつきによって決まるので、サージ設計を満足させるためにはそれらのばらつきを考慮してゲート電流Ｉｇ１を設計する。

また、定電圧駆動方式では、オン駆動時のゲート電圧Ｖｇの上昇に伴い駆動電流が低下するため、コレクタ−エミッタ間電圧Ｖｃｅの切れが悪くなることでスイッチング損失が悪化してしまうことがある。

一方、定電流駆動方式では、図１８に示しているように、オン駆動回路は、ＭＯＳトランジスタＴｒ１とこれを駆動する差動アンプＯＰ、シャント抵抗Ｒｓ、参照抵抗Ｒｒｅｆおよび定電流Ｉｃｃを流す定電流源を備えている。ＭＯＳトランジスタＴｒ１は、電源電圧ＶＢがシャント抵抗Ｒｓを介して供給される構成であり、シャント抵抗Ｒｓの電位差が一定になるように差動アンプＯＰによりゲート電圧が制御される。

これにより、ＭＯＳトランジスタＴｒ１に流れる電流が一定になるので、ＩＧＢＴを定電流駆動することができる。このとき、ＩＧＢＴのゲートに流れ込む電流Ｉｇ２は、図１８中に示すように、シャント抵抗Ｒｓに流れる電流値に等しいから、電源電圧ＶＢとＭＯＳトランジスタＴｒ１のソース端子の電圧ＶＳを引いた電位差（ＶＢ−ＶＳ）をシャント抵抗Ｒｓの抵抗値で割り算した値となる。

図１９に示すように、例えば、時刻ｔ１でＭＯＳトランジスタＴｒ１がオン駆動されると、シャント抵抗ＲｓおよびＭＯＳトランジスタＴｒ１を介してＩＧＢＴにゲート電流Ｉｇ２が流れる。このとき、上述したようにゲート電流Ｉｇ２は一定電流Ｉｇｏとなるように制御され、端子ＶＳの電位は参照電圧Ｖｒｅｆだけ下がった状態に保持される。

この後、ＩＧＢＴがミラー期間を経て時刻ｔ２で所定のゲート電圧が印加されてオン状態になると、ゲート電流Ｉｇ２はゼロになり、端子ＶＳの電位もほぼ電源電圧ＶＢとなる。

定電流駆動方式ではゲート電圧Ｖｇが上昇しシャント抵抗両端電圧が詰まるまでは、ゲート電流Ｉｇ２はシャント抵抗の電圧と抵抗値で表すことができる。定電流駆動方式の場合はシャント抵抗、ＶＳ電圧（アンプばらつき）によってばらつきが決まる。そのことから、定電流駆動方式の場合はゲート電圧の影響を受けないため、定電流駆動方式は定電圧駆動方式に比べてサージ設計する際に諸元のばらつきによるスイッチング損失増加を抑えることができる。

＜オフ駆動の動作およびオフ保持動作＞
次に、オフ駆動の動作とオフ保持動作について説明する。
パワー素子オフ駆動制御信号に応じて、オフ駆動回路２２によりＩＧＢＴ１のゲート電荷を引き抜くことでＩＧＢＴ１をオフ駆動させる。このとき、ＩＧＢＴ１のオフ状態にゲート電圧が何らかの要因により印加されないようにするため、オフ保持回路３２により、ゲート−エミッタ間を低インピーダンスで接続した状態としており、ゲート電圧Ｖｇが閾値以下に保持されるようにしている。

時刻ｔ０からｔ１の間は、オン駆動回路２１によりＩＧＢＴ１がオン駆動された状態であり、時刻ｔ１になると、オン駆動回路２１はオフ状態に変化し、代わってオフ駆動回路２２が駆動する。オフ駆動回路２２においては、ＭＯＳトランジスタ２２ｙがオン駆動され、これによりＩＧＢＴ１のゲート電荷が引き抜かれ、ゲート電圧Ｖｇが低下していく。

このとき、オフ駆動回路２２は、抵抗６を介してＩＧＢＴ１のゲート電荷を引き抜くので、ゲート電圧Ｖｇは抵抗６で設定された速度で低下していく。ゲート電圧Ｖｇが閾値電圧以下になると、ＩＧＢＴ１はオフする。

また、ゲート監視回路２３は、ＩＧＢＴ１のゲート電圧Ｖｇを監視しており、ゲート電圧Ｖｇがオフ保持閾値以下になると、コンパレータ２３ｘによりこれが検知され、ロジック回路２０の端子Ｉに検出信号を入力する。ロジック回路２０は、ゲート監視回路３２からの検出信号に応じて、オフ保持回路３２を駆動してオフ状態を保持させる。

この場合、オフ保持回路３２は、ＩＧＢＴ１のゲート電圧Ｖｇが充分に下がってオフ状態になると、ＩＧＢＴ１のゲートとエミッタの間をＭＯＳトランジスタ３２ｙでほぼ短絡状態に保持させる。これによって、ＩＧＢＴ１は、ゲート−エミッタ間が低インピーダンスで接続された状態となり、ノイズなどによってゲート電圧Ｖｇが意図せず閾値を上回って誤点弧することが防止される。図１５では、ゲート電圧Ｖｇがオフ保持閾値に達した時刻ｔ２でオフ保持回路３２が駆動されてＩＧＢＴ１のゲート電圧Ｖｇをほぼ０Ｖに保持させている。

＜ソフト遮断動作および短絡過電流検出動作＞
次に、ソフト遮断回路３１によるＩＧＢＴ１の保護動作について図２０および図２１を参照して説明する。ＩＧＢＴ１に流れる電流は、電流検出回路２４および過電流検出回路３３により異常なレベルに達しているか否かが検出されている。そして、異常な電流が流れている場合つまり異常状態の発生では、通常オフ時と異なる速度でＩＧＢＴ１をオフさせることで破壊防止を図るものである。

ソフト遮断回路３１は、バッファ回路３１ｘおよびｎチャンネル型のＭＯＳトランジスタ３１ｙを備えている。バッファ回路３１ｘは、ロジック回路２０の端子Ｇからソフト遮断信号が入力される。ＭＯＳトランジスタ３１ｙは、ドレインが端子ＳＣＯから抵抗７を介してＩＧＢＴ１のゲートに接続され、ソースがグランドに接続され、ゲートがバッファ回路３１ｘの出力端子に接続される。

ソフト遮断回路３１は、直列接続される抵抗７の抵抗値によって、通常オフ時とは異なる速度で、ＩＧＢＴ１をシャットダウンすることができるように構成されている。また、このソフト遮断回路３１を用いてＩＧＢＴ１をオフ動作させることで、ＩＧＢＴ１が破壊するのを回避することができるものである。

電流検出回路２４は、コンパレータ２４ｘを備え、反転入力端子には短絡検出の閾値電圧Ｖｔｈ_ＳＣが入力され、非反転入力端子は端子ＳＯＣを介してＩＧＢＴ１のセンスエミッタに接続されている。電流検出回路２４は、コンパレータ２４ｘの非反転入力端子にＩＧＢＴ１のエミッタ電流に相当する検出電圧が入力されており、この検出電圧が閾値電圧Ｖｔｈ_ＳＣを超えるとハイレベルの短絡検出信号を異常検出信号としてロジック回路２０の端子Ｋに入力する。

また、過電流検出回路３３は、コンパレータ３３ｘを備え、反転入力端子には過電流検出の閾値電圧Ｖｔｈ_ＯＣが入力され、非反転入力端子は端子ＳＯＣを介してＩＧＢＴ１のセンスエミッタに接続されている。過電流検出回路３３は、コンパレータ３３ｘの非反転入力端子にＩＧＢＴ１のエミッタ電流に相当する検出電圧が入力されており、この検出電圧が閾値電圧Ｖｔｈ_ＯＣを超えるとハイレベルの過電流検出信号を異常検出信号としてロジック回路２０の端子Ｊに入力する。

なお、図２０では、オン駆動回路２１は、定電圧駆動方式を用いた回路構成の例を示しているが、定電流駆動方式を用いた回路構成を適用することも可能であり、さらには、双方を併用する構成を採用することも可能である。
次に、図２１を参照して短絡故障の発生時の動作とソフト遮断動作について説明する。

外部から入力される駆動信号が、時刻ｔ０でオフからオンに切り換わると、ロジック回路２０からオン駆動回路２１にオン駆動信号が出力され、ＩＧＢＴ１のゲートに電圧が印加される。これにより、ＩＧＢＴ１のゲート電圧Ｖｇは、上昇してＩＧＢＴ１がオン駆動される。

このとき、ＩＧＢＴ１に流れる電流は、センスエミッタに接続された電流検出抵抗１ａの端子電圧として端子ＳＯＣに入力されている。ＩＧＢＴ１が短絡故障を起こしている場合には、ＩＧＢＴ１の電流が所定レベルで一定とならず上昇し続けるので、端子ＳＯＣに入力される電圧信号も上昇していく。

電流検出回路２４は、端子ＳＯＣに入力される検出電圧が短絡検出用の閾値電圧Ｖｔｈ_ＳＣを超えると、異常状態であるとして、コンパレータ２４ｘからハイレベルの短絡検出信号がロジック回路２０の端子Ｋに出力される。これにより、ロジック回路２０においては、一定のフィルタ時間Ｔｆが経過した時刻ｔ２においてハイレベルの短絡検出信号が入力されている場合に、短絡異常の発生を判定する。

ロジック回路２０は、短絡異常が発生すると、ソフト遮断回路３１にソフト遮断信号を出力する。これにより、ソフト遮断回路３１は、ＭＯＳトランジスタ３１ｙがオン駆動され、抵抗７を通じてＩＧＢＴ１のゲートの電荷を放電させるソフト遮断動作を実行する。この結果、ＩＧＢＴ１のゲート電圧Ｖｇが低下していくと、ＩＧＢＴ１の電流を減少させるように働く。

そして、時刻ｔ３になると、ＩＧＢＴ１の電流が減少して端子ＳＯＣに入力される検出電圧が短絡検出用の閾値電圧Ｖｔｈ_ＳＣ以下になると、コンパレータ２４ｘはローレベルとなり短絡検出信号はオフとなる。さらに時間が経過して時刻ｔ４になると、ＩＧＢＴ１のゲート電圧Ｖｇがゼロレベルとなり、ＩＧＢＴ１はオフ状態になって端子ＳＯＣに入力される検出電圧もゼロとなる。

上記の動作は、過電流検出回路３３による過電流検出動作においても、過電流判定の閾値電圧Ｖｔｈ_ＯＣが異なることを除いて電流検出回路２４の検出動作とほぼ同様の検出動作を行うことで、ソフト遮断回路３１によりＩＧＢＴ１をソフト遮断動作させることができる。また、上記した短絡判定閾値と過電流判定閾値は異なる電圧で設定することもできるし、同じ電圧に設定することもできる。

上記したロジック回路２０による短絡異常の判定で、フィルタ時間Ｔｆを設けて実施しているが、これはノイズによる誤動作を防止するためのものであり、フィルタ時間Ｔｆの設定時間は適宜の値に設定することができるし、フィルタ時間を設けずに別の方法による処理動作を採用することもできる。
また、ロジック回路２０において、短絡もしくは過電流の判定条件として、ゲート電圧Ｖｇの情報も組み合わせて行うことも可能である。

＜ゲート監視動作およびハーフオン抑制動作＞
次に、図２２および図２３を参照して、ＩＧＢＴ１のオフ動作において、ゲート電圧Ｖｇが閾値電圧以上の状態が一定時間を超えて続くハーフオン状態を異常状態であるとして、これを抑制する動作について説明する。

図２２はハーフオン状態が発生した場合に機能する回路部を示している。また、図２３は、各部の信号の変化状態を示している。ＩＧＢＴ１がオン駆動されている時刻ｔ０以前の状態から、アンド回路２６から第1絶縁通信回路２７を介して時刻ｔ０にオフ駆動を示すハイレベルの駆動信号ＭＩＮ＆ＧＥＮＩＮが入力された場合を想定する。

これにより、ロジック回路２０は、時刻ｔ１でオン駆動回路２１に駆動停止の信号を与え、ＩＧＢＴ１へのゲート電圧の印加を停止する。この後、ロジック回路２０は、デッドタイムを経た時刻ｔ２でオフ駆動回路２２にオフ駆動の信号を出力する。これにより、ＩＧＢＴ１のゲートの電荷は抵抗６を介してオフ駆動回路２２のＭＯＳトランジスタ２２ｙを通じて放電される。

このとき、ＩＧＢＴ１が正常状態であれば、ゲート電圧Ｖｇは、図２３中に破線で示すように、電荷の放電に伴って所定時間以内にゼロレベルまで低下するので、時刻ｔ３ａで判定レベルＶｔｈ＿ＧＩＮ以下になり、ゲート監視回路２３からローレベルのゲート監視信号がロジック回路２０に出力される。

しかし、ＩＧＢＴ１が正常にオフ動作しないでハーフオン状態となる異常状態である場合には、ＩＧＢＴ１のゲート電圧Ｖｇがゆっくり低下するため、ゲート監視回路２３は、ハイレベルのゲート監視信号をロジック回路２０に出力し続ける。ロジック回路２０においては、駆動信号がオフになった時刻ｔ０からの経過時間が判定用に設定した一定時間Ｔｘが経過した時刻ｔ３になってもゲート監視信号がハイレベルのままである場合に、異常状態であるハーフオン状態を判定する。

ロジック回路２０は、ハーフオン状態を判定すると、低インピーダンスオフ駆動を実施するため、オフ保持回路３２に駆動信号を出力する。これにより、オフ保持回路３２は、ＭＯＳトランジスタ３２ｙがオン駆動され、端子ＳＯＵＴを通じてＩＧＢＴ１のゲートをグランドレベルに接続してゲート電圧Ｖｇを急速にゼロレベルに低下させる。この結果、ゲート監視回路２３からローレベルのゲート監視信号が入力され、オフ状態を認識することができる。

＜パワー素子過熱保護動作＞
次に、図２４および図２５を参照して、ＩＧＢＴ１の過熱状態を判定する動作について説明する。

前述のように、パワー素子過熱保護回路２５は、駆動対象としているＩＧＢＴ１について感温ダイオード３０の順方向電圧Ｖｆをモニタすることで過熱状態を監視している。パワー素子過熱保護回路２５は、コンパレータ２５ｘおよび定電流回路２５ｙを備えている。

コンパレータ２５ｘは、ヒステリシス付きで、非反転入力端子には過熱判定用の閾値電圧Ｖｔｈ＿ＯＴが設定され、反転入力端子は端子ＴＡＩＮを介して感温ダイオード３０のアノードに接続されている。定電流回路２５ｙは、温度検出時に感温ダイオード３０に所定電流を流すように設けられる。

パワー素子過熱保護回路２５は、温度検出時に定電流回路２５ｙから感温ダイオード３０に一定電流を流し、コンパレータ２５ｘはこのときの感温ダイオード３０の順方向電圧を温度検出信号として入力している。感温ダイオード３０は、ここでは２個を直列接続したものを用いているが、個数は適宜設定することができる。

感温ダイオード３０の順方向電圧Ｖｆは温度に応じて変化する特性を有するので、一定電流を流した状態において順方向電圧を測定することで、ＩＧＢＴ１近傍の温度を検出することができる。ここでは、コンパレータ２５ｘの非反転入力端子にパワー素子過熱判定用の閾値電圧Ｖｔｈ＿ＯＴが設定されている。なお、コンパレータ２５ｘのヒステリシス作用により、ハイレベルへの出力の反転では閾値電圧はＶｔｈ＿ＯＴＬであり、ローレベルへの出力の反転では閾値電圧はＶｔｈ＿ＯＴＬよりも大きいＶｔｈ＿ＯＴＨである。

また、ロジック回路２０においては、パワー素子過熱保護回路２５の出力が入力されたときに、一定のフィルタ時間Ｔｆ１の後にパワー素子過熱検出信号ＯＴを出力するためのフィルタ２０ｘ、および一定のフィルタ時間Ｔｆ２の後にオフ保持回路２２に駆動信号を出力するためのフィルタ２０ｙを備えている。さらに、フィルタ２０ｙの出力を反転してオン駆動回路２１に出力するためのインバータ２０ｚを備えている。

図２５に示すように、例えば時刻ｔ０でオン駆動の駆動信号ＭＩＮ＆ＧＥＮＩＮが入力されると、ロジック回路２０に指示信号を出力し、オン駆動回路２１により時刻ｔ１でＩＧＢＴ１がオン駆動される。これにより、ＩＧＢＴ１のゲート電圧Ｖｇが所定レベルに達してオン状態となる。

なお、ＩＧＢＴ１の温度が低い通常状態では、感温ダイオード３０の順方向電圧Ｖｆは過熱状態判定の閾値電圧はＶｔｈ＿ＯＴＬよりも大きいので、コンパレータ２５ｘの出力はローレベルである。この後、ＩＧＢＴ１が発熱して感温ダイオード３０の順方向電圧Ｖｆが低下し、時刻ｔ３で閾値電圧Ｖｔｈ＿ＯＴＬ以下になると、異常状態であるとして、ハイレベルの過熱検出信号を異常検出信号としてロジック回路２０に出力する。

ロジック回路２０においては、フィルタ２０ｘはフィルタ時間Ｔｆ１経過後の時刻ｔ４に過熱検出信号ＯＴを出力する。また、フィルタ２０ｙはフィルタ時間Ｔｆ２経過後の時刻ｔ５にオフ駆動回路２２に駆動信号を出力する。また、同時にインバータ２０ｚを介して反転されたオフ動作の駆動信号をオン駆動回路２１に出力する。実際には、オン駆動回路２１が先にオフ動作し、デッドタイムを経てオフ駆動回路２２がオン動作するように制御される。

これにより、ＩＧＢＴ１はオフ駆動され、ゲート電圧Ｖｇは低下していく。ＩＧＢＴ１は、電流がゼロになると発熱がなくなり、放熱によって温度が低下するので、この後、時刻ｔ６で感温ダイオード３０の順方向電圧Ｖｆが閾値電圧Ｖｔｈ＿ＯＴＨ以上になると、コンパレータ２５ｘはローレベルの信号を出力する。

この結果、ＩＧＢＴ１の温度が過熱状態に達すると、パワー素子過熱保護回路２５によりこの状態が検出され、オフ駆動回路２２によりＩＧＢＴ１がオフ駆動されるので、破壊に至るのを防止することができる。

＜温度モニタ動作＞
次に、図２６および図２７を参照して温度モニタ動作について説明する。
温度モニタ回路３４は、パワー素子過熱保護回路２５と同様に、感温ダイオード３０によりＩＧＢＴ１の温度を検出して温度モニタ出力ＴＯＵＴを出力する。温度モニタ回路３４は、定電流回路３４ｘ、ＡＤ変換回路３４ｙおよびＤＵＴＹ変換回路３４ｚを備えている。

温度モニタ回路３４において、温度検出時には、定電流回路３４ｘから感温ダイオード３０に一定電流を流し、温度に応じた順方向電圧Ｖｆを端子ＴＡＩＮからＡＤ変換回路３４ｙに取り込む。ＡＤ変換回路３４ｙは、取り込んだ端子ＴＡＩＮの電圧をデジタル値に変換してＤＵＴＹ変換回路３４ｚに出力する。

ＤＵＴＹ変換回路３４ｚは、図２７に示すようなパターンでＤＵＴＹ変換処理を実施してロジック回路２０に変換信号を出力する。図示のように、最小電圧をＤＵＴＹ０％、最大電圧をＤＵＴＹ１００％として、端子ＴＡＩＮの電圧を割合で算出してＤＵＴＹに変換する。

また、ロジック回路２０においては、ＤＵＴＹ変換回路３４ｚでＤＵＴＹ変換された値を一連のシーケンスとして出力する。ここでは、例えばヘッダー区間Ｔ１において温度送信シーケンスの開始を示す信号を付加している。温度送信シーケンスの開始信号は、例えば、図２７に示しているように、「ＨＨＨＨＬ」の組み合わせ信号としているが、これに限らず、ヘッダーとして識別できるものであれば様々なパターンを用いることができる。

また、データ区間では、周期Ｔ２を１回として、ｍ周期分出力するパターンである。各周期Ｔ２においては、温度情報を示すＤＵＴＹ変換データ期間Ｔｄｄと「Ｈ」固定時間Ｔ３で構成される。ＤＵＴＹ変換データ期間Ｔｄｄでは、「Ｌ」と「Ｈ」の期間によりＤＵＴＹを示している。

＜ＩＣ過熱保護動作＞
次に、図２８および図２９を参照してＩＣ内の各回路における過熱状態の検出と保護動作について説明する。

ゲート駆動装置１０Ａ（１０Ｂ）を構成するＩＣ内部においては、発熱する複数の回路に対応して、過熱状態から有効に保護することが可能なＩＣ過熱保護回路３５を備えている。

具体的には、３つのＩＣ過熱保護回路３５Ａ〜３５Ｃが、それぞれオン駆動回路２１、オフ駆動回路２２および５Ｖ電源回路３６の過熱状態を異常状態であるとして検出するように設けられている。ＩＣ過熱保護回路３５Ａ〜３５Ｃは同様の構成であり、図２８に示しているように、オン駆動回路２１に設けたＩＣ過熱保護回路３５Ａについて説明する。

ＩＣ過熱保護回路３５Ａは、定電流回路３５ｘ、感温ダイオード３５ｙおよびコンパレータ３５ｚを備えている。感温ダイオード３５ｙは、過熱保護を対象とする部位に配置され、過熱状態の判定時に定電流回路３５ｘから一定電流が流される。コンパレータ３５ｚは、パワー素子過熱保護回路２５のコンパレータ２５ｘと同様に、ヒステリシス付きで動作も同様である。

オン駆動回路２１、オフ駆動回路２２および５Ｖ電源回路３６の動作状態で、回路構成要素の温度がＩＣ過熱保護回路３５Ａ〜３５Ｃにより検出され、ＩＣ過熱検出信号ＯＴ１〜ＯＴ３としてロジック回路２０に入力される。ロジック回路２０には、各ＩＣ過熱保護回路３５Ａ〜３５Ｃの入力信号が入力されるフィルタ回路２０ｐ、２０ｑ、２０ｒが設けられ、フィルタ時間Ｔｆが経過すると検出信号を出力する。

これにより、図２９に示すように、オン駆動回路２１やオフ駆動回路２２が駆動指令に従って動作している状態において内部回路の過熱状態が発生すると、感温ダイオード３５ｙの順方向電圧Ｖｆが低くなり、コンパレータ３５ｚによりこれが異常状態として検出される。時刻ｔ１で、ＩＣ過熱保護回路３５Ａ〜３５Ｃのいずれかから異常検出信号である過熱検出信号ＯＴ１〜ＯＴ３が出力されると、ロジック回路２０においては、フィルタ２０ｐ、２０ｑ、２０ｒによりフィルタ時間Ｔｆが経過した時刻ｔ２にオフ指令が出力される。

これにより、オン駆動回路２１、オフ駆動回路２２は、それぞれ動作を停止した状態になる。この後、時間が経過して回路内部の温度が低下し、時刻ｔ３になって過熱検出信号ＯＴ１〜ＯＴ３が解除されると、オン駆動回路２１およびオフ駆動回路２２は、再び駆動指令に従った動作状態に戻る。
以上の動作により、オン駆動回路２１、オフ駆動回路２２および５Ｖ電源回路３６においては、過熱による破壊が防止される。

＜５Ｖ電源回路の動作＞
次に、図３０および図３１を参照して５Ｖ電源回路３６の動作について説明する。
５Ｖ電源回路３６は、電源端子ＶＣから供給される電圧ＶＣＣを端子ＶＣＣから入力し、内部で５Ｖ電圧を生成して内部回路や外部回路に出力する。

図３０において、５Ｖ電源回路３６は、参照電圧生成回路３６ｘ、差動アンプ３６ｙおよび分圧抵抗Ｒ１、Ｒ２を備えている。参照電圧生成回路３６ｘは、電源端子ＶＣＣから給電され、５Ｖ電源を生成するための参照電圧を差動アンプ３６ｙの非反転入力端子に入力する。差動アンプ３６ｙの反転入力端子と出力端子との間に分圧抵抗Ｒ１が接続され、反転入力端子とグランドとの間に分圧抵抗Ｒ２が接続されている。

差動アンプ３６ｙは、電源電圧ＶＣＣを参照電圧生成回路３６ｘで設定された参照電圧すなわち５Ｖとなるように出力電圧を制御する。このとき、差動アンプ３６ｙの反転入力端子には、分圧抵抗Ｒ１とＲ２により分圧された電圧がフィードバックされる。
このようにして生成された５Ｖ電圧出力は内部回路に供給されるとともに、端子ＶＲＥＦを介して外部回路にも供給される。

図３１は駆動側電源である電源電圧ＶＣＣのレベル変化と生成する５Ｖ電源出力であるＶＲＥＦの変化とを示している。電源電圧ＶＣＣが上昇して５Ｖに達すると、これ以上電源電圧ＶＣＣが上昇しても、５Ｖ電源出力は５Ｖに固定された状態となる。これにより、電源電圧ＶＣＣの変動に影響されずに５Ｖ電源出力を安定した状態で供給することができる。

＜ＵＶＬＯの動作＞
次に、図３２および図３３を参照してＵＶＬＯ回路３７、３８の動作について説明する。
ＵＶＬＯ回路３７、３８は、それぞれＩＣの電源電圧ＶＣＣ、ＶＤＤが動作電圧範囲よりも下がった場合に、内部回路が異常状態になる前に動作を停止させて保護する機能を備えるもので、出力電圧が異なることを除いて同等の構成であるので、図３２に示すＵＶＬＯ回路３７について説明する。

ＵＶＬＯ回路３７は、コンパレータ３７ｘおよびフィルタ回路３７ｙを備えている。コンパレータ３７ｘは、ヒステリシス付きのもので、反転入力端子に検出電圧Ｖｔ＿ＵＶＬＯが入力され、非反転入力端子は電源端子ＶＣＣに接続されている。

図３３に示すように、電源電圧ＶＣが検出電圧Ｖｔ＿ＵＶＬＯ以上ある時刻ｔ１からｔ２の期間においては、コンパレータ３７ｘは、ローレベルの出力状態であり、ＵＶＬＯ回路３７は、ＩＣ内フラグをローレベルの状態としている。そして、時刻ｔ２で電源電圧ＶＣが低下して検出電圧Ｖｔ＿ＵＶＬＯ以下になると、コンパレータ３７ｘはハイレベルの検出信号を出力する。フィルタ回路３７ｙは、この後フィルタ時間ｔｄＬＦＴが経過すると、ＩＣ内フラグをハイレベルにしてロジック回路２０に出力する。

ロジック回路２０は、ハイレベルのＩＣ内フラグが入力されると、内部回路の動作を停止させる。これにより、ＩＣの内部回路すなわちゲート駆動装置１０Ａ（１０Ｂ）内での電圧低下に起因した誤動作が防止できる。

この後、時刻ｔ４で電源電圧ＶＣが検出電圧Ｖｔ＿ＵＶＬＯ以上に復帰すると、ＵＶＬＯ回路３７は、ローレベルのＩＣ内フラグロジック回路２０に出力するようになり、ロジック回路２０による内部回路の停止状態が解除され、動作を再開する。

ＵＶＬＯ回路３８についても、電源電圧ＶＤの低下を検出しており、上記と同様にして低下状態が検出されると、ロジック回路２０により、内部回路の動作停止の制御が実施される。

以上により、ＵＶＬＯ回路３７、３８を設けていることで、電源電圧ＶＣやＶＤの一時的な低下状態でのＩＣ内部での誤動作を防止することができるものである。

＜絶縁通信機能＞
図３４および図３５は、第１絶縁通信回路２７、第２絶縁通信回路２８（２８Ｐ、２８Ｑ、２８Ｒ）の電気的構成と動作を示している。

入出力間を直流的に絶縁して信号の伝達を行うもので、前述したように、送信部４０、受信部４１および絶縁素子４２を備えた構成である。また、絶縁通信回路２７、２８（２８Ｐ、２８Ｑ、２８Ｒ）は同じ構成であるから、図３４に示すように、第１絶縁通信回路２７について説明する。

第１絶縁通信回路２７は、入力される信号をセット「Ｈ」、リセット「Ｌ」の通信回路で送信部４０側から絶縁素子４２を介して受信部４１側に信号を伝達する。送信部４０は、パルス生成回路４０ｘ、バッファ回路４０ｙ、４０ｚを備える。受信部４１は、ラッチ回路４１ｘ、バッファ回路４１ｙ、４１ｚを備える。絶縁素子４２は、ハイ及びローのそれぞれに対応してトランス４２ｘ、４２ｙを備える。

送信部４０は、入力信号（ＩＮ）のトグルに応じて、セット（Ｈ）、リセット（Ｌ）に対応する出力端子（ＩＮＨ／ＩＮＬ）からパルスを出力する。絶縁素子４２は、送信部４０からの信号を、トランス４２ｘ、４２ｙを介して直流を遮断した状態で受信部４１に送信する。受信部４１は、対応する端子（ＯＵＴＨ／ＯＵＴＬ）がパルスを受信したところで出力（ＯＵＴ）をトグルさせる。
これにより、入出力端子間において、直流分を遮断した状態で信号伝達を行うことができ、グランドレベルの相違の回路間での信号伝達を行うことができる。

このような第３実施形態によれば、第１実施形態および第２実施形態で示したゲート制御装置１０Ａ、１０Ｂの具体的構成として、図１０に示すような構成を設けることで、相互の通信情報として、さまざまな異常検出の信号の授受を行うことができ、これによって、ＩＧＢＴ１、２の保護機能を向上させることができる。

なお、上記構成において、絶縁素子４２は、トランスコイルを用いた磁気結合方式以外に、ＧＭＲセンサを使った磁気結合方式のものを用いても良いし、コンデンサを用いた容量結合方式の絶縁伝達方式を採用することもできる。

（第４実施形態）
図３６および図３７は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、上記した実施形態の構成を前提とした上で、さらに機能の向上を図るように構成したものである。

具体的には、インバータ等に使用されるパワー素子であるＩＧＢＴ１、２の短絡保護技術を提案するものである。基本的には、パワー素子であるＩＧＢＴ１に流れる電流を検出し、閾値以上の電流が流れた場合に、通常オフ時と異なる速度でＩＧＢＴ１をオフ駆動させることで、ＩＧＢＴ１が破壊に至るのを防止するものである。

この実施形態を設ける背景として、ＩＧＢＴなどのパワー素子について、個別にフィルタ時間を変更設定することができないため、通常時においてゲート電圧の立ち上げ時にクランプをすることを想定することができるが、この場合には、パワー素子のスイッチング損失に影響することがある。

また、ゲート電圧を検出して対応する場合には、ゲート電圧検出での検出遅延時間が影響するために、検出時点でゲート電圧が検出しきい値を超え、パワー素子が短絡している場合には短絡エネルギーが大きくなり、パワー素子が破壊する可能性あった。

この実施形態では、上記のような課題を解決することを目的としており、パワー素子ごとにフィルタ時間を変更できない点と、ゲート電圧検出には検出遅延時間がある点を解決するものである。

このため、第１に、パワー素子によらずにスイッチング損失を低減することができるようにする。第２に、ゲート電圧をクランプするが、クランプ時間を検出遅延時間以上かつできる限り短く設定することで解決を図るようにしている。

この結果、ゲート電圧クランプを行うことにより、パワー素子の短絡エネルギーを低減して、パワー素子を破壊させないようにしている。このとき、ゲートクランプの時間を検出遅延時間以上で、且つできる限り短く設定している。

また、ゲート電圧検出により、短絡の誤検出を防止するようにしている。このとき、クランプ電圧を超えない値で、ゲート電圧検出をできるだけ高く設定するようにしている。
次に、図３６により具体的な構成について説明する。

ゲート監視回路２３は、コンパレータ２３ｘにより、ＩＧＢＴ１のゲート電圧Ｖｇをゲート検出閾値Ｖｔｈで判定する。ゲート検出閾値Ｖｔｈは、例えば次の関係を満たすように設定される。
Ｖｍ＜Ｖｔｈ＜Ｖｃｌ
ここで、ＶｍはＩＧＢＴ１のミラー電圧、Ｖｃｌはクランプ電圧である。

ＩＧＢＴ１は、ゲート電圧Ｖｇが上昇するときに途中でミラー期間に入るとミラー電圧Ｖｍで保持され、この後所定のゲート電圧まで上昇する。そこで、ゲート検出閾値Ｖｔｈは、ミラー電圧Ｖｍよりも大きい値に設定される。また、ゲート検出閾値Ｖｔｈを検出した後に、ゲート電圧Ｖｇをクランプ電圧Ｖｃｌに保持する関係で、クランプ電圧Ｖｃｌよりも低い電圧に設定される。

ゲートクランプ回路５０は、差動アンプ５０ｘおよびＭＯＳトランジスタ５０ｙにより構成される。差動アンプ５０ｘは、ＩＧＢＴ１のゲート電圧Ｖｇを、抵抗８を介して端子ＳＣＯから非反転入力端子に入力し、ゲート電圧Ｖｇが上記した関係で設定されたクランプ電圧Ｖｃｌに等しくなるようにＭＯＳトランジスタ５０ｙを駆動制御する。

ロジック回路２０は、内部にクランプフィルタ時間生成回路２０ｓを備え、ゲート監視回路２３から端子Ｉを介して検出信号を受けると、あらかじめ設定されたクランプフィルタ時間Ｔｆ＿ＣＬが経過すると、ゲートクランプ回路５０を駆動するように駆動信号を出力する。
ここで、クランプフィルタ時間Ｔｆ＿ＣＬは、ゲート検出遅延時間Ｔｄとの関係で、以下の条件を満たすように設定されている。
Ｔｄ≦Ｔｆ＿ＣＬ

また、上記のように短絡状態が検出された場合には、ＩＧＢＴ１を通常時のオフ駆動回路２２とは別に、異なる速度でオフ動作させてシャットダウンするソフト遮断回路３１を駆動させることで、ＩＧＢＴ１が破壊に至るのを回避する。
上記構成の作用について、図３７も参照して説明する。

ロジック回路２０は、駆動信号に応じて時刻ｔ１でオン駆動回路２１に駆動信号を出力してＩＧＢＴ１をオン駆動させる。これにより、ＩＧＢＴ１は、ゲート電圧Ｖｇが徐々に上昇するとともに、エミッタ電流も上昇する。

ここで、ＩＧＢＴ１が短絡状態である場合には、エミッタ電流の検出電圧は端子ＳＯＣからの電圧信号により電流検出回路２４により検出され、時刻ｔ２で短絡検出閾値Ｖｔｈ＿ＳＣを超えると短絡検出信号をロジック回路２０に出力する。

また、ＩＧＢＴ１のコレクタが上昇するため、容量結合によってゲート電圧Ｖｇが上昇する。このとき、ゲート監視回路２３により、ＩＧＢＴ１のゲート電圧Ｖｇの上昇により、時刻ｔ３でゲート検出閾値Ｖｔｈを超えると、検出信号がロジック回路２０に出力される。

ロジック回路２０においては、クランプフィルタ時間生成回路２０ｓでクランプフィルタ時間Ｔｆ＿ＣＬの期間だけゲートクランプ回路５０によりゲートクランプ動作をするように駆動指示を出力する。これにより、ゲートクランプ回路５０は、時刻ｔ３から時刻ｔ４までのクランプフィルタ時間Ｔｆ＿ＣＬの期間中、ＩＧＢＴ１のゲート電圧Ｖｇが上昇してもクランプ電圧Ｖｃｌ以上に上昇しないようにクランプする。

この後、ロジック回路２０は、クランプフィルタ時間Ｔｆ＿ＣＬが経過した時刻ｔ４になると、ソフト遮断回路３１に駆動信号を出力して、ソフト遮断回路３１に駆動信号を出力して、ＩＧＢＴ１のゲート電荷を引き抜いてオフ状態に移行させる。

これにより、通常時にはどのようなＩＧＢＴ１を含むパワー素子を用いる場合でも、パワー素子のスイッチング損失に影響しない条件で、且つパワー素子の短絡エネルギーを小さくでき、パワー素子の破壊を防止することができる。

なお、上記構成において、電流検出回路２４と過電流検出回路３３とで、閾値電圧Ｖｔｈ＿ＳＣとＶｔｈ＿ＯＣは、同じ電圧に設定することもできるし、異なる電圧に設定することもできる。
なお、この実施形態では、発明特定事項として、次のものが想定される。

第１の特定事項として、クランプフィルタ時間Ｔｆ＿ＣＬは、ゲート電圧検出閾値Ｖｔｈを超えた時点からカウント開始するものであって、ゲート電圧検出遅延時間Ｔｄ以上となるように設定すること。
第２の特定事項として、ゲート電圧検出閾値Ｖｔｈは、ゲートクランプ電圧Ｖｃｌを超えない範囲で高く設定すること。

（第５実施形態）
図３８は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、インバータ等に使用されるＩＧＢＴ１などのパワー素子の短絡保護技術を提供するものである。

ゲート駆動装置においては、制御対象となるパワー素子の過電流・短絡時に帰還容量による電流がゲートに流れても、パワー素子に流れる過電流・短絡を速やかに遮断できるゲート電位変更回路を備える半導体駆動装置がある(特許第５７７６６５８号)。

しかし、ゲート駆動装置を構成するＩＣにおいてゲート電位変更機能を追加した場合には、ゲート電位変更端子を増設する必要があった。また、ゲート電位変更回路をアンプフィードバックで成立させようとすると、位相補償に外付け抵抗・容量が必要となる場合があった。

この実施形態では、このような点を解消してゲート電位変更端子の増設や、外付け部品を削減することを目的とし、短絡クランプ用のクランプ回路６０の入力端子とソフト遮断回路の入力端子とを兼用することができるようにすること、その場合に、アンプフィードバックの使用時に位相補償抵抗とソフトシャットダウン用のオフ抵抗を兼用することができるようにするものである。
このため、この実施形態では、ソフトシャットダウン用のオフ抵抗と位相補償抵抗の定数が共用できるようにアンプのＡＣ特性を設計している。

図３８は電気的構成を示している。この構成では、パワー素子であるＩＧＢＴ１に流れる電流を検出し、短絡検出閾値以上の電流が流れた場合には、通常オフ時と異なる速度でＩＧＢＴ１をオフさせることで、ＩＧＢＴ１が破壊に至るのを防止するものである。

第３実施形態の構成と同様に、ゲート駆動装置１０Ａは、オン駆動回路２１、オフ駆動回路２２、ソフト遮断回路３１、電流検出回路２４、過電流検出回路３３、ゲート監視回路２３およびクランプ回路６０を備えている。ソフト遮断回路３１およびクランプ回路６０は、端子ＳＯＵＴから抵抗７を介してＩＧＢＴ１のゲート電圧Ｖｇを入力している。

端子ＳＯＵＴに接続された抵抗７とＩＧＢＴ１のゲートとの間には抵抗７を含んで調整回路６１が設けられる。調整回路６１は、抵抗７に加えてダイオード６１ｘおよび容量６１ｙを備えている。ダイオード６１ｘは、アノードがＩＧＢＴ１のゲートに接続され、カソードが抵抗７に接続されるとともに、容量６１ｙを介して基準電位であるグランドに接続されている。

ソフト遮断回路３１は、オフ駆動回路２２とは異なる抵抗７を介してＩＧＢＴ１のゲートに接続されており、通常オフ時のオフ駆動回路２２によるオフ動作とは異なる速度でＩＧＢＴ１をシャットダウンすることができ、これによってＩＧＢＴ１が破壊に至るのを防止するものである。

上記構成においては、ＩＧＢＴ１に流れる電流を短絡検出回路２３および過電流検出回路３３により監視しており、短絡状態あるいは過電流状態が発生すると、予め設定されている短絡検出閾値あるいは過電流検出閾値を超えるので、この後、クランプフィルタ時間の後、ソフト遮断回路３１によりＩＧＢＴ１のゲート電荷を引き抜いてオフ動作させる。

また、例えば、ＩＧＢＴ１がオン状態でコレクタが電源電圧に短絡するなどで、コレクタ電圧の変化が大きい短絡が発生すると、ＩＧＢＴ１のゲート−コレクタ間の帰還容量を介した電流がゲートに流れ込み、ゲート電圧Ｖｇが上昇する。このような場合には、上述のソフト遮断回路３１は、センス電流の増加に基づいてゲート電圧を低下させるものであるため、ＩＧＢＴ１を速やかにオフさせることができない場合が発生する。

これに対して、調整回路６１において、ダイオード６１ｘのＶｆ以上のゲートの持ち上がりが発生すると、容量６１ｙによりゲート電圧Ｖｇの持ち上がりを抑制している。このため、クランプ回路６０は、容量６１ｙの電圧をＩＧＢＴ１のオン時のゲート電圧Ｖｇと同等に制御する短絡保護プリチャージ用電力出力となる。

このような第５実施形態によれば、パワー素子であるＩＧＢＴ１の短絡エネルギーを小さくでき、これによってＩＧＢＴ１が破壊に至るのを防止することができる。また、容量６１ｙによる電流がＩＧＢＴ１のゲートに流れても、ＩＧＢＴ１に流れる過電流を速やかに遮断することができる。

さらに、上記構成を採用することで、ＩＣによるゲート駆動装置１０Ａとして、新たに端子を増設することがなく、しかも部品を兼用することでコスト削減も図ることができる。

なお、上記構成においては、調整回路６１の抵抗７の抵抗値および容量６１ｙの容量値については、端子ＳＯＵＴを兼用する構成を採用することで、ソフト遮断の実施に際して特性の合わせ込みをする必要があるが、発明者らのシミュレーションの結果から、充分に適用可能な条件を見出すことができている。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
スイッチング素子は、ＩＧＢＴを用いる場合で説明したが、これに限らず、ＭＯＳトランジスタでも良いし、ＳＩＣＭＯＳトランジスタでも良い。
スイッチング素子を直列に接続する構成として、２相、３相以上などの複数相のブリッジを構成するインバータ回路においても適用することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１、２はＩＧＢＴ（スイッチング素子）、１ａ、２ａは電流検出抵抗、５〜７は抵抗、１０Ａ、１０Ｂはゲート駆動装置、２０、２０ａ、２０ｂはロジック回路（制御回路）、２０ｘ〜２０ｚはフィルタ回路、２１、２１ａ、２１ｂはオン駆動回路、２１ｘは駆動用電源、２２、２２ａ、２２ｂはオフ駆動回路、２３、２３ａ、２３ｂはゲート監視回路、２４、２４ａ、２４ｂ、２９、２９ａ、２９ｂは電流検出回路（異常検出回路）、２５、２５ａ、２５ｂはパワー素子過熱保護回路、２６、２６ａ、２６ｂはアンド回路（駆動信号生成回路）、２７、２７ａ、２７ｂは第１絶縁通信回路、２８、２８ａ、２８ｂ、２８Ｐ、２８Ｑ、２８Ｒは第２絶縁通信回路、３０ａ、３０ｂは感温ダイオード、１０２は差分判定部、３１はソフト遮断回路、３２はオフ保持回路、３３は過電流検出回路、３４は温度モニタ回路、３５はＩＣ過熱保護回路、３６は５Ｖ電源回路、３７、３８はＵＶＬＯ回路、５０はゲートクランプ回路、６０はクランプ回路、６１は調整回路、６１ｘはダイオード、６１ｙは容量、Ｌ１、Ｌ２は通信線である。

Claims (8)

1. 直列接続された複数のゲート駆動型のスイッチング素子のうちの一つのスイッチング素子を駆動するゲート駆動装置であって、
   前記スイッチング素子をオン駆動するオン駆動回路（２１）と、
   前記スイッチング素子をオフ駆動するオフ駆動回路（２２）と、
   外部から受ける駆動指令信号および駆動許可信号の論理積を演算してゲート駆動信号を出力する駆動信号生成回路（２６）と、
   前記駆動信号生成回路が出力するゲート駆動信号を電気的に絶縁した状態で出力する第１絶縁通信回路（２７）と、
   前記スイッチング素子のゲート電圧を検出してゲートの状態信号を前記制御回路に出力するゲート監視回路（２３）と、
   前記スイッチング素子の異常状態を検出して異常検出信号を前記制御回路に出力する異常検出回路（２４）と、
   前記第１絶縁通信回路を介して与えられる前記ゲート駆動信号に基づいて前記オン駆動回路および前記オフ駆動回路を駆動制御し、前記ゲート監視回路から入力される状態信号および前記異常検出回路から入力される異常検出信号に基づいて前記駆動許可信号を出力する制御回路（２０）と、
   前記制御回路から出力される前記駆動許可信号を電気的に絶縁した状態で外部に出力する第２絶縁通信回路（２８）と
   を備えたゲート駆動装置。
2. 前記異常検出回路は、前記スイッチング素子の異常電流を検出する請求項１に記載のゲート駆動装置。
3. 前記異常検出回路は、前記スイッチング素子の電流が異常電流を判定する第１閾値を超えると異常電流であることを検出する請求項２に記載のゲート駆動装置。
4. 前記異常検出回路は、前記スイッチング素子の電流と前回の駆動時の電流との差分電流値が第２閾値を超えると異常電流であることを検出する請求項２または３に記載のゲート駆動装置。
5. 前記異常検出回路は、前記スイッチング素子の温度を検出する温度検出素子と、前記温度検出素子の検出信号に基づいて前記スイッチング素子の過熱状態を検出する検出部とを備えた請求項１から４のいずれか一項に記載のゲート駆動装置。
6. 直列接続された状態で使用される少なくとも２個のスイッチング素子のそれぞれに対応して請求項１から５のいずれか一項に記載のゲート駆動装置が設けられた複合ゲート駆動装置であって、
   前記制御回路は、
   前記複数のゲート駆動装置の一つのものが、前記異常検出回路から異常検出信号が入力されたときには、前記複数のゲート駆動装置の残りのものに前記駆動許可信号は出力しないように制御し、
   前記複数のゲート駆動装置の一つのものが、前記複数のゲート駆動装置の残りのものから、前記駆動許可信号が入力されない場合には前記スイッチング素子の駆動信号に関わらず駆動をしない複合ゲート駆動装置。
7. ゲート駆動型のスイッチング素子を駆動するゲート駆動装置であって、
   前記スイッチング素子をオン駆動するオン駆動回路（２１）と、
   前記スイッチング素子をオフ駆動するオフ駆動回路（２２）と、
   前記スイッチング素子のゲート電圧を検出してゲートの状態信号を前記制御回路に出力するゲート監視回路（２３）と、
   前記スイッチング素子の短絡状態を検出する電流検出回路（２４）と、
   前記スイッチング素子のオン駆動時にゲート電圧をオンオフの定常時と異なるゲートクランプ電圧にクランプフィルタ時間だけクランプするゲートクランプ回路（５０）と、
   前記スイッチング素子のゲート電圧を検出して前記ゲートクランプ電圧よりも低いゲート検出電圧に達すると前記クランプフィルタ時間の開始タイミングを設定するゲート監視回路（２３）と
   を備えたゲート駆動装置。
8. ゲート駆動型のスイッチング素子を駆動するゲート駆動装置であって、
   前記スイッチング素子をオン駆動するオン駆動回路（２１）と、
   前記スイッチング素子をオフ駆動するオフ駆動回路（２２）と、
   前記スイッチング素子の過電流を検出する過電流検出回路（３３）と、
   前記スイッチング素子をソフト遮断させるソフト遮断回路（３１）と、
   前記スイッチング素子のゲートと前記ソフト遮断回路への入力端子との間に設けられ、前記ゲートから前記入力端子に順方向で接続されたダイオード（６１ｘ）と、前記ダイオードのカソードと基準電圧との間に接続され前記ゲートとエミッタとの間の帰還容量の充電又は放電に伴い生ずる電流を吸収する容量（６１ｙ）とを備えた調整回路（６１）と、
   前記調整回路の容量の正極側の端子電圧を前記ソフト遮断回路への入力端子を介して所定電圧範囲にクランプするクランプ回路（６０）と
   を備えたゲート駆動装置。

Images