JP2019525595A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019525595A5 JP2019525595A5 JP2019503270A JP2019503270A JP2019525595A5 JP 2019525595 A5 JP2019525595 A5 JP 2019525595A5 JP 2019503270 A JP2019503270 A JP 2019503270A JP 2019503270 A JP2019503270 A JP 2019503270A JP 2019525595 A5 JP2019525595 A5 JP 2019525595A5
- Authority
- JP
- Japan
- Prior art keywords
- samples
- transition
- clock signal
- sample
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 102
- 230000000875 corresponding Effects 0.000 claims description 19
- 230000001702 transmitter Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims 2
- 230000003111 delayed Effects 0.000 claims 1
- 230000004075 alteration Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
Description
一例は、レシプロカル量子論理受信器システム（ＲＱＬ）を説明する。ＲＱＬシステムは、シリアルデータ送信器から供給されるシリアル入力データストリームをレシプロカル量子論理（ＲＱＬ）データストリームに変換するように構成される。ＲＱＬ受信器システムは、ＲＱＬクロック信号の各サンプリングウィンドウにわたって複数のサンプルで前記シリアル入力データストリームをオーバーサンプリングして、ＲＱＬクロック信号の任意の一つのサンプリングウィンドウにおいてシリアル入力データストリームのデジタル値の遷移に対応する遷移サンプルを決定するように構成されたサンプリングコントローラを含む。ＲＱＬシステム受信器は、ＲＱＬクロック信号の各サンプリングウィンドウにおいて遷移サンプルに対して予め設定された数のサンプルの後に続くものである取得サンプルでシリアル入力データストリームのデジタル値を取得するようにさらに構成され得る。 An example describes a reciprocal quantum logic receiver system (RQL). The RQL system is configured to convert a serial input data stream provided by a serial data transmitter into a reciprocal quantum logic (RQL) data stream. The RQL receiver system oversamples the serial input data stream with a plurality of samples over each sampling window of the RQL clock signal to provide a digital value transition of the serial input data stream in any one sampling window of the RQL clock signal. A sampling controller configured to determine a corresponding transition sample is included. RQL system receiver is further configured to obtain a digital value of the serial input data stream acquired samples are those following the number of samples that is set in advance for the transition sample at each sampling window RQL clock signal obtain.
他の例は、シリアル入力データストリームからデータを取得するための方法を説明する。方法は、シリアルデータ送信器からレシプロカル量子論理（ＲＱＬ）受信器システムの入力において第１の周波数で前記シリアル入力データストリームを受信することを含む。また方法は、第１の周波数の２倍の第２の周波数を有するＲＱＬクロック信号を用いてシリアル入力データストリームをサンプリングして複数のサンプルを生成することを含む。また方法は、ＲＱＬクロック信号の任意のサンプリングウィンドウの複数のサンプルのうちの遷移サンプルでシリアル入力データストリームのデジタル値の遷移を検出することを含む。さらに方法は、ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルのうちの取得サンプルを用いて、シリアル入力データストリームのデジタル値を取得することを含む。取得サンプルは、ＲＱＬクロック信号の各サンプリングウィンドウにおいて遷移サンプルの位置に対して予め設定された数のサンプルの後に続くものであり得る。 Another example describes a method for obtaining data from a serial input data stream. The method comprises receiving the serial input data stream at a first frequency at an input of a reciprocal quantum logic (RQL) receiver system from a serial data transmitter. The method also includes sampling the serial input data stream with the RQL clock signal having a second frequency that is twice the first frequency to generate a plurality of samples. The method also includes detecting a transition of the digital value of the serial input data stream at a transition sample of the plurality of samples of any sampling window of the RQL clock signal. The method further includes obtaining a digital value of the serial input data stream using the obtained samples of the plurality of samples of each sampling window of the RQL clock signal. Obtaining a sample may be one which follows the number of samples which is set in advance for the position of the transition sample at each sampling window RQL clock signal.
他の例は、シリアルデータ送信器から供給されるシリアル入力データストリームをＲＱＬデータストリームに変換するように構成されたレシプロカル量子論理（ＲＱＬ）受信器システムを説明する。ＲＱＬ受信器システムは、サンプリングコントローラを含む。サンプリングコントローラは、ＲＱＬクロック信号の各サンプリングウィンドウにわたって取得されたシリアル入力データストリームの複数のサンプルを記憶するように構成されたサンプリングバッファを含む。またサンプリングコントローラは、ＲＱＬクロック信号の任意の１つのサンプリングウィンドウにおけるシリアル入力データストリームのデジタル値の遷移に対応するサンプリングバッファに記憶された複数のサンプルの遷移サンプルを決定するように構成されたエッジ検出器を含む。またサンプリングコントローラは、サンプリングバッファに記憶された複数のサンプルの遷移サンプルに対して予め設定された数のサンプルの後に続くものである複数のサンプルの取得サンプルでシリアル入力データストリームのデジタル値を取得するように構成されたデータ取得コンポーネントを含む。またサンプリングコントローラは、シリアル入力データストリームのデジタル値の遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置を監視すること、および前記データバッファに記憶された複数のサンプルに対する遷移サンプルの位置の変化に応答して、データ取得コンポーネントを用いて、ＲＱＬクロック信号の各サンプリングウィンドウの取得サンプルの位置を変更することを実行するように構成された積分器システムを含む。 Another example describes a reciprocal quantum logic (RQL) receiver system configured to convert a serial input data stream provided by a serial data transmitter into an RQL data stream. The RQL receiver system includes a sampling controller. The sampling controller includes a sampling buffer configured to store a plurality of samples of the serial input data stream acquired over each sampling window of the RQL clock signal. The sampling controller is also configured to determine a transition sample of the plurality of samples stored in the sampling buffer corresponding to the transition of the digital value of the serial input data stream in any one sampling window of the RQL clock signal. Including vessels. The sampling controller obtains the digital value of the serial input data stream at a plurality of sample acquisition samples are those following the number of samples which is set in advance for the transition sample of the plurality of samples stored in sample buffer A data acquisition component configured to include: The sampling controller also monitors the position of the transition sample of each sampling window of the RQL clock signal where the transition of the digital value of the serial input data stream is made, and the position of the transition sample relative to the plurality of samples stored in the data buffer. Of the RQL clock signal in response to a change in the position of the RQL clock signal using an integrator system configured to change the position of the acquired sample in each sampling window.
サンプリングコントローラはまた、ＲＱＬクロック信号の各サンプリングウィンドウについてサンプルバッファに格納された複数のサンプルを分析して、任意のＲＱＬクロック信号についてのシリアル入力データストリームのデジタル値の遷移を検出するように構成されたエッジ検出器（edge detector）を含み得る。遷移サンプル（transition sample）で発生するデジタル値の遷移の検出に応答して、サンプリングコントローラは、遷移サンプルに対して予め設定されたサンプル数（例えば、ＲＱＬクロック信号の任意のサンプリングウィンドウに対するサンプルの総数の半分）の後に続くものである取得サンプルを決定してシリアル入力データストリームのデジタル値を取得するように構成され得る。したがって、サンプリングコントローラは、シリアル入力データストリームの実質的に安定した部分（例えば、ポテンシャルデジタル値遷移（potential digital value transitions）間）でデジタル値を取得することができる。さらに、サンプリングコントローラは、シリアルデータ送信器に関連するクロックに対するＲＱＬクロック信号のクロックドリフトを判定し、デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングするように構成された積分器システム（integrator system）も含み得る。例えば、積分器システムは、ＲＱＬクロック信号のサンプリングウィンドウの複数のサンプルに対する遷移サンプルの位置の変化を決定し、その位置の変化に基づいて１つまたは複数のカウンタを増減することができる。カウント値が所定の閾値まで増減する場合、積分器システムは、シリアル入力データストリームの周波数に対するＲＱＬクロック信号の周波数のドリフトを反映するために、ＲＱＬクロック信号の各サンプリングウィンドウ内の取得サンプルを変更することができる。 The sampling controller is also configured to analyze the plurality of samples stored in the sample buffer for each sampling window of the RQL clock signal to detect digital value transitions of the serial input data stream for any RQL clock signal. Edge detectors. Transition sample in response to the detection of the transition of the digital values generated by the (transition sample), the sampling controller, the total number of samples for any sampling window transition sample to a preset number of samples for (e.g., RQL clock signal Half) of the serial input data stream to determine the acquisition sample that is to be obtained after the acquisition of the digital value of the serial input data stream. Therefore, the sampling controller can obtain digital values in a substantially stable portion of the serial input data stream (eg, between potential digital value transitions). Further, the sampling controller is configured to determine clock drift of the RQL clock signal relative to the clock associated with the serial data transmitter, and to filter noise and jitter associated with changes in digital value transitions. system) can also be included. For example, the integrator system may determine a change in the position of the transition sample relative to multiple samples of the sampling window of the RQL clock signal and increment or decrement one or more counters based on the change in position. If the count value increases or decreases to a predetermined threshold, the integrator system modifies the acquired samples within each sampling window of the RQL clock signal to reflect the drift of the frequency of the RQL clock signal with respect to the frequency of the serial input data stream. be able to.
任意のサンプリングウィンドウの１組のサンプルが遷移サンプル（例えば、図２の例における時刻ｔ０からｔ７に対応する複数のサンプルのうちの任意の１つ）におけるデジタル値の遷移を含むと決定すると、データ取得コンポーネント１０６は、取得されたシリアル入力データストリームＳＲＬＩＮのデジタル値、つまり、デジタルビットに対応するものとして取得サンプルを指定する（designate）ことができる。取得サンプルは、遷移がそれぞれのサンプリングウィンドウでまたは前のウィンドウで発生した遷移サンプルから時間的に（例えば、データキャプチャコンポーネント１０６内のサンプル値として格納される）所定数のサンプルの後に続くものであるサンプルであり得る。遷移サンプルと取得サンプルとを分ける所定数のサンプルは、任意のサンプルウィンドウ内のサンプル数の半分に対応し、したがって、図２の例で定義されたサンプリングウィンドウの例では４つのサンプルに対応することができる。一例では、（例えば、図２の例で定義されたサンプリングウィンドウの時刻ｔ１における）遷移サンプルに対応する任意の８つのサンプルサンプリングウィンドウのうちの第２の連続サンプルのエッジ検出器１０４による決定の際に、データ取得コンポーネント１０６は、（例えば、図２の例で定義されたサンプリングウィンドウの時刻ｔ５における）サンプリングウィンドウの６番目の連続サンプルを取得サンプルとして定義することができる。したがって、本明細書でより詳細に説明するように、エッジ検出器１０４は、遷移ビットの位置がサンプリングウィンドウ内の他のサンプルに対して即座にまたは所定の時間量にわたって変化すると判定するまでなど、取得サンプルは、シリアル入力データストリームＳＲＬＩＮがデジタル値の遷移を含むか否かにかかわらず、後続のサンプリングウィンドウごとにシリアル入力データストリームＳＲＬＩＮのデジタル値を取得するためのサンプルに対応することができる。これにより、取得サンプルにおけるシリアル入力データストリームＳＲＬＩＮのデジタル値に対応するデジタルビットは、連続するサンプリングウィンドウの各々に関連するデータとして取得され得る。 Determining that a set of samples of any sampling window includes transitions of digital values at transition samples (eg, any one of the plurality of samples corresponding to times t 0 to t 7 in the example of FIG. 2). The data acquisition component 106 can designate acquired samples as corresponding to digital values, ie digital bits, of the acquired serial input data stream SRL IN . The acquired samples are those in which the transitions follow a predetermined number of samples in time (eg, stored as sample values in the data capture component 106) from the transition samples that occurred in each sampling window or in the previous window. It can be a sample. The predetermined number of samples that separate the transition samples from the acquisition samples corresponds to half the number of samples in any sample window, and thus 4 samples in the example sampling window defined in the example of FIG. You can In one example, the determination by the edge detector 104 of the second consecutive sample of any eight sample sampling windows corresponding to transition samples (eg, at time t 1 of the sampling window defined in the example of FIG. 2). In doing so, the data acquisition component 106 may define the sixth consecutive sample of the sampling window (eg, at time t 5 of the sampling window defined in the example of FIG. 2) as the acquisition sample. Therefore, as described in more detail herein, the edge detector 104 determines that the position of the transition bit changes immediately with respect to other samples within the sampling window, or over a predetermined amount of time, etc. The acquisition sample may correspond to a sample for acquiring the digital value of the serial input data stream SRL IN for each subsequent sampling window, regardless of whether the serial input data stream SRL IN includes a digital value transition. it can. Thereby, the digital bits corresponding to the digital values of the serial input data stream SRL IN in the acquisition sample may be acquired as the data associated with each successive sampling window.
前述のように、エッジ検出器１０４は、サンプリングウィンドウ１５２、１５４、１５６、および１５８のうちの任意の１つについて複数のサンプルＳＭＰＬを分析して、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移の存在を判定するように構成され得る。第１のサンプリングウィンドウ１５２において、シリアル入力データストリームＳＲＬＩＮのデジタル値は、時刻ｔ０と時刻ｔ１との間で論理ハイから論理ローに切り替わる。エッジ検出器１０４による第１のサンプリングウィンドウ１５２内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、時刻ｔ１における第２の連続サンプルがデジタル値の遷移の位置、つまり「ＥＤＧＥ」として図４の例に示されるような遷移サンプルに対応すると決定することができる。一例として、エッジ検出器１０４は、第１の連続サンプルと第２の連続サンプルの振幅が所定の閾値よりも大きな差を有すること、および／または閾値１６０に対して反対の極性を有することを特定することができる。それに応答して、データ取得コンポーネント１０６は、図４の例では「ＣＰＴＲ」として示されている取得サンプルに対応するように、（例えば、遷移サンプルに対して４つのサンプルの後に続く）時刻ｔ ５ における６番目の連続サンプルを指定できる。したがって、データ取得コンポーネント１０６は、時刻ｔ５における６番目の連続サンプルのデジタル値に基づいて、第１のサンプリングウィンドウ１５２に対するシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「０」を取得する。 As mentioned above, the edge detector 104 analyzes the plurality of sample SMPLs for any one of the sampling windows 152, 154, 156, and 158 to determine the digital value transitions of the serial input data stream SRL IN . It may be configured to determine presence. In the first sampling window 152, the digital value of the serial input data stream SRL IN switches from a logic high to a logic low between time t 0 and time t 1 . In response to the analysis by the edge detector 104 of the multiple samples SMPL of the serial input data stream SRL IN within the first sampling window 152, the edge detector 104 determines that the second consecutive sample at time t 1 has a digital value. It can be determined that the position of the transition corresponds to the transition sample as shown in the example of Figure 4 as "EDGE". As an example, the edge detector 104 identifies that the amplitudes of the first and second consecutive samples have a difference greater than a predetermined threshold and / or have opposite polarities with respect to the threshold 160. can do. In response thereto, the data acquisition component 106, as in the example of FIG. 4 corresponding to the obtained sample shown as "CPTR", (following the example, four samples for the transition sample) time t 5 You can specify the sixth consecutive sample in. Therefore, the data acquisition component 106 acquires a logic “0” as the digital value of the serial input data stream SRL IN for the first sampling window 152 based on the digital value of the sixth consecutive sample at time t 5 .
第３のサンプリングウィンドウ１５６において、シリアル入力データストリームＳＲＬＩＮのデジタル値は、時刻ｔ１と時刻ｔ２の間に論理ローから論理ハイに切り替わる。一例として、ＲＱＬクロック信号ＣＬＫＲＱＬの周波数とシリアル入力データストリームＳＲＬＩＮとの間の周波数ドリフトは、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移位置の変化をもたらす。エッジ検出器１０４による第３のサンプリングウィンドウ１５６内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、時刻ｔ２における第３の連続サンプルがデジタル値の遷移の位置に対応し、つまり、遷移サンプルに対応すると判定することができる。それに応じて、データ取得コンポーネント１０６は、取得サンプルに対応するように、（例えば、遷移サンプルに対して４つのサンプルの後に続く）時刻ｔ ６ における７番目の連続サンプルを指定することができる。したがって、データ取得コンポーネント１０６は、時刻ｔ６における７番目の連続サンプルのデジタル値に基づいて、第３のサンプリングウィンドウ１５６に対するシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「１」を取得する。 In the third sampling window 156, the digital value of the serial input data stream SRL IN switches from logic low to logic high between time t 1 and time t 2 . As an example, the frequency drift between the frequency of the RQL clock signal CLK RQL and the serial input data stream SRL IN causes a change in the transition position of the digital value of the serial input data stream SRL IN . In response to the analysis by the edge detector 104 of the multiple samples SMPL of the serial input data stream SRL IN within the third sampling window 156, the edge detector 104 determines that the third consecutive sample at time t 2 has a digital value. It can be determined that it corresponds to the position of the transition, that is, corresponds to the transition sample. Accordingly, the data acquisition component 106, as corresponding to the obtained sample, it is possible to specify (e.g., for the transition sample followed four samples) seventh consecutive samples at time t 6. Therefore, the data acquisition component 106 acquires a logic “1” as the digital value of the serial input data stream SRL IN for the third sampling window 156 based on the digital value of the seventh consecutive sample at time t 6 .
積分器システム１０８は、前進カウンタ１１０、遅延カウンタ１１２、および積分カウンタ１１４を含む。前進カウンタ１１０および遅延カウンタ１１２は、一連のサンプリングウィンドウにわたって遷移サンプルの位置の変化を監視するように構成され得る。これにより、積分器システム１０８は、遷移サンプルの位置への変化を積分して、遷移サンプルの位置への変化がノイズ／ジッタを示すようにランダムであるか、またはクロックドリフトを示すような傾向であるかを判定するように構成され得る。一例として、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む各サンプリングウィンドウ内の事前に決定された公称位置（nominal location）からの遷移サンプルの位置の変化に応答して、前進カウンタ１１０および遅延カウンタ１１２は、相互に且つ排他的にインクリメントおよびデクリメントされる。前進カウンタ１１０または遅延カウンタ１１２のいずれかのカウント値が所定の閾値を超えたことに応答して、積分器システム１０８は、遷移サンプルの位置への変化がシリアル入力データストリームＳＲＬＩＮに対するＲＱＬクロックＣＬＫＲＱＬの周波数ドリフトに基づくと判定することができる。したがって、積分器システム１０８は、公称位置に対するサンプリングウィンドウの遷移サンプルの位置の一貫した変化に対応するために、遷移サンプルの公称位置を変更することができ、これにより、公称位置に対する（たとえば、新しい公称位置に対して４つのサンプルの後に続く）取得サンプルの対応する位置を前進または後退させることができる。 The integrator system 108 includes a forward counter 110, a delay counter 112, and an integral counter 114. The forward counter 110 and delay counter 112 may be configured to monitor changes in the position of transition samples over a series of sampling windows. This causes the integrator system 108 to integrate the change in position of the transition sample such that the change in position of the transition sample is random to indicate noise / jitter, or tends to indicate clock drift. It may be configured to determine if there is. As an example, the advance counter 110 and delay may be responsive to a change in the position of the transition sample from a pre-determined nominal location within each sampling window that includes the transition of the digital value of the serial input data stream SRL IN. The counters 112 are incremented and decremented mutually and exclusively. In response to the count value of either the forward counter 110 or the delay counter 112 exceeding a predetermined threshold, the integrator system 108 causes the transition sample position change to the RQL clock CLK for the serial input data stream SRL IN . It can be determined that it is based on the frequency drift of RQL . Thus, the integrator system 108, in order to respond to consistent change in the position of the transition sample sampling window to the nominal position, it is possible to change the nominal position of the transition sample, thereby, to the nominal position (e.g., new nominal position in following the four samples for) can advance or retract the corresponding position of the acquired samples.
例えば、積分器システム１０８は、遷移サンプルの公称位置を図２および図４の例の時刻ｔ１における第２の連続サンプルとして設定することができる。シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む後続のサンプリングウィンドウにおいて、エッジ検出器１０４は、遷移サンプルが時刻ｔ２において３番目の連続サンプルであることを検出する。それに応答して、データ所得コンポーネント１０６は、取得サンプルの位置を（例えば、時刻ｔ１における２番目の連続サンプルとしての遷移サンプルの公称位置に対して４つのサンプルの後に続く）時刻ｔ ５ における６番目の連続サンプルで維持することができる。積分器システム１０８は、（例えば、遅延カウンタ１１２内の値を「１」だけデクリメントさせながら）前進カウンタ１１０内の値を「１」だけインクリメントさせることができる。シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含むいくつかの後続のサンプリングウィンドウの後、エッジ検出器１０４は、遷移サンプルが時刻ｔ２において３番目の連続サンプルであることを検出し続ける。それに応答して、データ取得コンポーネント１０６は、後続の各サンプリングウィンドウ内の時刻ｔ５における６番目の連続サンプルにおける取得サンプルの位置を維持し、積分器システム１０８は、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む対応する複数のサンプリングウィンドウの各々における前進カウンタ１１０内の値を「１」だけインクリメントする。 For example, the integrator system 108 can set the nominal position of the transition samples as the second consecutive sample at time t 1 in the example of FIGS. 2 and 4. In subsequent sampling windows that include transitions in the digital value of the serial input data stream SRL IN , the edge detector 104 detects that the transition sample is the third consecutive sample at time t 2 . In response thereto, the data income component 106, a position acquisition samples (e.g., for a nominal position of the transition sample as a second consecutive samples at time t 1 following the four samples) at time t 5 6 It can be maintained on the second consecutive sample . The integrator system 108 can increment the value in the forward counter 110 by “1” (eg, while decrementing the value in the delay counter 112 by “1”). After some subsequent sampling window involving transitions of digital values of the serial input data stream SRL IN , the edge detector 104 continues to detect that the transition sample is the third consecutive sample at time t 2 . In response, the data acquisition component 106 maintains the position of the acquired sample at the sixth consecutive sample at time t 5 within each subsequent sampling window and the integrator system 108 causes the digital signal of the serial input data stream SRL IN . The value in the advance counter 110 in each of the corresponding plurality of sampling windows including the value transition is incremented by "1".
図６は、シリアル入力データストリーム（例えば、シリアル入力データストリームＳＲＬＩＮ）からデータを取得するための方法２００の一例を示す。２０２において、シリアル入力データストリームは、第１の周波数でシリアルデータ送信器（例えば、シリアルデータ送信器１４）からＲＱＬ受信器システム（例えば、ＲＱＬ受信器システム１８）の入力で受信される。２０４において、シリアル入力データストリームは、第１の周波数の２倍である第２の周波数を有するＲＱＬクロック信号（例えば、ＲＱＬクロック信号ＣＬＫＲＱＬ）を用いてサンプリングされ、（例えば、ＲＱＬクロック信号の各ピークと各トラフで）複数のサンプルを生成する。２０６において、シリアル入力データストリームのデジタル値の遷移が、ＲＱＬクロック信号の任意のサンプリングウィンドウ（例えば、サンプリングウィンドウ１５２、１５４、１５６、１５８）内の複数のサンプルのうちの遷移サンプルで検出される。２０８において、シリアル入力データストリームのデジタル値は、ＲＱＬクロック信号の各サンプリングウィンドウ内の複数のサンプルのうちの１つの取得サンプルで取得される。取得サンプルは、ＲＱＬクロック信号の各サンプリングウィンドウ内の遷移サンプルの位置に対して所定数のサンプルの後に続くものとすることができる。 FIG. 6 illustrates an example method 200 for obtaining data from a serial input data stream (eg, serial input data stream SRL IN ). At 202, a serial input data stream is received at a first frequency from a serial data transmitter (eg, serial data transmitter 14) at an input of an RQL receiver system (eg, RQL receiver system 18). At 204, the serial input data stream is sampled using an RQL clock signal (eg, RQL clock signal CLK RQL ) having a second frequency that is twice the first frequency (eg, each of the RQL clock signals). Generate multiple samples (peak and trough). At 206, digital value transitions of the serial input data stream are detected at transitional samples of the plurality of samples within any sampling window of the RQL clock signal (eg, sampling windows 152, 154, 156, 158). At 208, the digital value of the serial input data stream is acquired at one of the plurality of samples within each sampling window of the RQL clock signal. Obtaining sample can be made following the samples of a predetermined number for the position of the transition samples in each sampling window RQL clock signal.
上記の説明は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法論の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明のさらなる多くの組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、および変形を包含することを意図している。
以下に、上記各実施形態から把握できる技術思想を記載する。
（付記１）
シリアルデータ送信器から供給されるシリアル入力データストリームをＲＱＬデータストリームに変換するように構成されたレシプロカル量子論理（ＲＱＬ）受信器システムであって、
前記レシプロカル量子論理受信器システムは、サンプリングコントローラを備え、
前記サンプリングコントローラは、
ＲＱＬクロック信号の各サンプリングウィンドウにわたって取得された前記シリアル入力データストリームの複数のサンプルを記憶するように構成されたサンプリングバッファと、
前記ＲＱＬクロック信号の任意の１つのサンプリングウィンドウにおける前記シリアル入力データストリームのデジタル値の遷移に関連する前記サンプリングバッファに記憶された複数のサンプルのうちの１つに対応する遷移サンプルを決定するように構成されたエッジ検出器と、
前記サンプリングバッファに記憶された複数のサンプルの遷移サンプルに対して予め設定された数のサンプルの後に続くものである前記複数のサンプルの取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成されたデータ取得コンポーネントと、
前記シリアル入力データストリームのデジタル値の遷移が行われる前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置を監視すること、および前記サンプリングバッファに記憶された複数のサンプルに対する前記遷移サンプルの位置の変化に応答して、前記データ取得コンポーネントを用いて、前記ＲＱＬクロック信号の各サンプリングウィンドウの取得サンプルの位置を変更することを実行するように構成された積分器システムと、を含む、レシプロカル量子論理受信器システム。
（付記２）
前記ＲＱＬクロック信号は、同相成分と直交位相成分とを含み、前記シリアル入力データストリームの周波数の２倍に略等しい周波数を有し、
前記サンプリングコントローラは、前記ＲＱＬクロック信号の各正負のピークにおいて前記シリアル入力データストリームをサンプリングして前記ＲＱＬクロック信号の各サンプリングウィンドウにわたって前記シリアル入力データストリームの８つのサンプルを前記サンプリングバッファに記憶するように構成される、付記１に記載のレシプロカル量子論理受信器システム。
（付記３）
前記サンプリングコントローラは、
前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルに対してＲＱＬクロック信号の各サンプリングウィンドウに対応する複数のサンプルの半分に等しいサンプル数の後に続くものである取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成される、付記１に記載のレシプロカル量子論理受信器システム。
（付記４）
前記積分器システムは、
予め設定された時間にわたる前記複数のサンプルに関して前記遷移サンプルの正味の変化をカウントするように構成され、且つ前記予め設定された時間にわたる前記複数のサンプルに対する前記遷移サンプルのゼロではない正味の変化に応答して前記ＲＱＬクロック信号のサンプリングウィンドウの前記複数のサンプルに対して前方または後方に取得サンプルを調整するように構成された少なくとも１つのカウンタを含む、付記１に記載のレシプロカル量子論理受信器システム。
（付記５）
前記少なくとも１つのカウンタは、
前記ＲＱＬクロック信号の複数のサンプルに対して前方にドリフトする遷移サンプルの位置の発生をカウントするように構成された前進カウンタと、
前記ＲＱＬクロック信号において前記複数のサンプルに対して後方にドリフトする遷移サンプルの位置の発生をカウントするように構成された遅延カウンタと、を含み、
前記前進カウンタおよび遅延カウンタの各々は、前記前進カウンタおよび前記遅延カウンタのうちの他方でインクリメントするカウント値に応答してカウント値をデクリメントするように構成される、付記４に記載のレシプロカル量子論理受信器システム。
The above description is an example of the invention. Of course, it is not possible to describe every possible combination of components or methodologies for the purpose of describing the invention, but one of ordinary skill in the art is capable of many more combinations and permutations of the invention. Will recognize. Accordingly, the present invention is intended to embrace all such alterations, modifications, and variations that fall within the scope of this application, including the appended claims.
The technical ideas that can be understood from the above-described embodiments will be described below.
(Appendix 1)
A reciprocal quantum logic (RQL) receiver system configured to convert a serial input data stream provided from a serial data transmitter into an RQL data stream, the system comprising:
The reciprocal quantum logic receiver system comprises a sampling controller,
The sampling controller is
A sampling buffer configured to store a plurality of samples of the serial input data stream acquired over each sampling window of the RQL clock signal;
Determining a transition sample corresponding to one of a plurality of samples stored in the sampling buffer associated with a transition of a digital value of the serial input data stream in a sampling window of any one of the RQL clock signals. A configured edge detector,
To obtain a digital value of the serial input data stream with the acquisition samples of the plurality of samples that are followed by a preset number of samples relative to the transition samples of the plurality of samples stored in the sampling buffer. A configured data acquisition component,
Monitoring the position of the transition sample of each sampling window of the RQL clock signal where the transition of the digital value of the serial input data stream takes place, and the change of the position of the transition sample with respect to a plurality of samples stored in the sampling buffer. In response to the data acquisition component, the integrator system configured to perform repositioning of the acquired samples of each sampling window of the RQL clock signal. Vessel system.
(Appendix 2)
The RQL clock signal includes an in-phase component and a quadrature-phase component and has a frequency approximately equal to twice the frequency of the serial input data stream,
The sampling controller samples the serial input data stream at each positive and negative peak of the RQL clock signal and stores eight samples of the serial input data stream in the sampling buffer over each sampling window of the RQL clock signal. The reciprocal quantum logic receiver system according to appendix 1, configured as described in 1.
(Appendix 3)
The sampling controller is
The RQL clock signal for the transition sample of each sampling window RQL clock signal the digital value of the serial input data stream obtaining samples are those that follows the number of samples equal to half of the plurality of samples corresponding to each sampling window The reciprocal quantum logic receiver system of claim 1, wherein the reciprocal quantum logic receiver system is configured to:
(Appendix 4)
The integrator system is
Configured to count the net change in the transition sample for the plurality of samples over a preset time, and to a non-zero net change in the transition sample for the plurality of samples over the preset time. The reciprocal quantum logic receiver system of claim 1 including at least one counter responsively configured to adjust an acquired sample forward or backward relative to the plurality of samples of a sampling window of the RQL clock signal. ..
(Appendix 5)
The at least one counter is
An advance counter configured to count occurrences of transition sample positions that drift forward relative to a plurality of samples of the RQL clock signal;
A delay counter configured to count occurrences of transition sample positions drifting backwards relative to the plurality of samples in the RQL clock signal,
The reciprocal quantum logic receiver of claim 4, wherein each of the advance counter and the delay counter is configured to decrement the count value in response to the count value incremented by the other of the advance counter and the delay counter. Vessel system.
Claims (15)
ＲＱＬクロック信号の複数のサンプリングウィンドウの各々にわたって複数のサンプルで前記シリアル入力データストリームをオーバーサンプリングして、前記ＲＱＬクロック信号の任意の一つのサンプリングウィンドウにおいて前記シリアル入力データストリームのデジタル値の遷移に関連する複数のサンプルのうちの１つに対応する遷移サンプルを決定するように構成されたサンプリングコントローラを備え、
前記ＲＱＬクロック信号の各サンプリングウィンドウにおいて前記遷移サンプルの位置に対して予め設定された数のサンプルの後に続いて位置する取得サンプルでシリアル入力データストリームのデジタル値を取得するようにさらに構成されるレシプロカル量子論理受信器システム。 A reciprocal quantum logic receiver system configured to convert a serial input data stream provided from a serial data transmitter into a reciprocal quantum logic (RQL) data stream, comprising:
Wherein a plurality of samples over each of a plurality of sampling windows RQL clock signal the serial input data stream to oversampling, the transition of the digital values of the serial input data stream at any one sampling window of the RQL clock signal A sampling controller configured to determine a transition sample corresponding to one of a plurality of related samples;
Reciprocal further configured to acquire a digital value of the serial input data stream with acquisition samples located after a preset number of samples with respect to the position of the transition samples in each sampling window of the RQL clock signal. Quantum logic receiver system.
前記サンプリングコントローラは、前記ＲＱＬクロック信号の各正負のピークにおいて前記シリアル入力データストリームをサンプリングして前記ＲＱＬクロック信号の各サンプリングウィンドウにわたって前記シリアル入力データストリームの８つのサンプルを提供するように構成される、請求項１に記載のレシプロカル量子論理受信器システム。 The RQL clock signal includes an in-phase component and a quadrature-phase component and has a frequency approximately equal to twice the frequency of the serial input data stream,
The sampling controller is configured to sample the serial input data stream at each positive and negative peak of the RQL clock signal to provide eight samples of the serial input data stream over each sampling window of the RQL clock signal. A reciprocal quantum logic receiver system according to claim 1.
前記サンプリングコントローラは、前記第１の取得サンプルに関して対応する少なくとも１つの次のサンプルまたは少なくとも１つの前のサンプルに対応する少なくとも１つの追加の取得サンプルで前記シリアル入力データストリームのデジタル値を取得するようにさらに構成され、
前記サンプリングコントローラは、
投票アルゴリズムに基づいて、任意のサンプリングウィンドウの前記シリアル入力データストリームのデジタル値を判定するようにさらに構成され、該シリアル入力データストリームのデジタル値は、対応する第１の取得サンプルおよび対応する少なくとも１つの追加の取得サンプルの各々で取得された前記シリアル入力データストリームの値の大多数のデジタル値である、請求項１に記載のレシプロカル量子論理受信器システム。 The acquisition sample is a first acquisition sample,
The sampling controller is configured to obtain a digital value of the serial input data stream with at least one additional acquisition sample corresponding to at least one next sample or at least one previous sample corresponding to the first acquisition sample. Is further configured to
The sampling controller is
Based on the voting algorithm, the arbitrary sampling window the further configured to determine the digital value of the serial input data stream, the digital value of the serial input data stream, the corresponding first acquisition sample and the corresponding The reciprocal quantum logic receiver system of claim 1, wherein the reciprocal quantum logic receiver system is a majority digital value of a value of the serial input data stream acquired at each of at least one additional acquisition sample .
前記シリアル入力データストリームのデジタル値の遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウにおけるシリアル入力データストリームのデジタル値の遷移の位置に対応する遷移サンプルの位置を監視するように構成され、
前記複数のサンプルに対する遷移サンプルの位置の変化に応答して、前記ＲＱＬクロック信号の各サンプリングウィンドウにおける前記取得サンプルの位置を変化させるように構成される、請求項１に記載のレシプロカル量子論理受信器システム。 The sampling controller is
Configured to monitor the position of the transition sample corresponding to the position of the digital value transition of the serial input data stream in each sampling window of the RQL clock signal at which the digital value transition of the serial input data stream occurs.
The reciprocal quantum logic receiver of claim 1, wherein the reciprocal quantum logic receiver is configured to change a position of the acquired sample in each sampling window of the RQL clock signal in response to a change in a position of a transition sample with respect to the plurality of samples. system.
前記シリアルデータ送信器に関連するクロックに対する前記ＲＱＬクロック信号のクロックドリフトを判定し、前記複数のサンプルに対する遷移サンプルの位置の変化に基づいて、前記デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングするように構成された積分器システムを含む、請求項１に記載のレシプロカル量子論理受信器システム。 The sampling controller is
Determining clock drift of the RQL clock signal relative to the clock associated with the serial data transmitter and determining noise and jitter associated with changes in the transitions of the digital value based on changes in the position of transition samples with respect to the plurality of samples. The reciprocal quantum logic receiver system of claim 1 including an integrator system configured to filter.
予め設定された時間にわたる前記複数のサンプルに関して前記遷移サンプルの正味の変化をカウントするように構成され、且つ前記予め設定された時間にわたる前記複数のサンプルに対する前記遷移サンプルのゼロではない正味の変化に応答して前記ＲＱＬクロック信号の前記任意の一つのサンプリングウィンドウの前記複数のサンプルに対して前方または後方に取得サンプルの位置を調整するように構成された少なくとも１つのカウンタを含む、請求項６に記載のレシプロカル量子論理受信器システム。 The integrator system is
Configured to count the net change of the transition sample with respect to the plurality of samples over a preset time, and to a non-zero net change of the transition sample for the plurality of samples over the preset time. 7. The at least one counter responsively configured to include at least one counter configured to adjust the position of an acquired sample forward or backward relative to the plurality of samples of the any one sampling window of the RQL clock signal. A reciprocal quantum logic receiver system as described.
前記ＲＱＬクロック信号の複数のサンプルに対して前方に遷移サンプルの位置がドリフトすることに応答して、前進カウント値をインクリメントするように構成された前進カウンタと、
前記ＲＱＬクロック信号において複数のサンプルに対して後方に遷移サンプルの位置がドリフトすることに応答して、遅延カウント値をインクリメントするように構成された遅延カウンタと、を含み、
前記前進カウンタは、前記遅延カウンタが遅延カウント値をインクリメントするのに応答して、前進カウント値をデクリメントするように構成され、前記遅延カウンタは、前記前進カウンタが前進カウント値をインクリメントするのに応答して、遅延カウント値をデクリメントするように構成される、請求項７に記載のレシプロカル量子論理受信器システム。 The at least one counter is
An advance counter configured to increment an advance count value in response to a position of the transition sample drifting forward relative to a plurality of samples of the RQL clock signal.
A delay counter configured to increment a delay count value in response to a position of the transition sample drifting backwards relative to a plurality of samples in the RQL clock signal,
The advance counter is configured to decrement the advance count value in response to the delay counter incrementing the delay count value, the delay counter responsive to the advance counter incrementing the advance count value. 8. The reciprocal quantum logic receiver system of claim 7, configured to decrement the delay count value.
複数のカウンタを用いて前記遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルに対する前記シリアル入力データストリームのデジタル値の遷移の変化に対応する遷移サンプルの位置の変化を監視すること、
積分器システムを用いて前記複数のサンプルに対する前記遷移サンプルの変化に基づいて、前記デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングすること、を実行するように構成される、請求項１に記載のレシプロカル量子論理受信器システム。 The sampling controller is
Monitoring a change in the position of the transition sample corresponding to a change in the transition of the digital value of the serial input data stream for a plurality of samples of each sampling window of the RQL clock signal on which the transition is made using a plurality of counters;
2. Filtering noise and jitter associated with changes in the transition of the digital value based on changes in the transition samples for the plurality of samples using an integrator system. A reciprocal quantum logic receiver system according to claim 1.
シリアルデータ送信器からレシプロカル量子論理（ＲＱＬ）受信器システムの入力において第１の周波数で前記シリアル入力データストリームを受信すること、
前記第１の周波数の２倍の第２の周波数を有するＲＱＬクロック信号を用いて前記シリアル入力データストリームをサンプリングして複数のサンプルを生成すること、
前記ＲＱＬクロック信号の任意のサンプリングウィンドウの複数のサンプルのうちの遷移サンプルで前記シリアル入力データストリームのデジタル値の遷移を検出すること、
前記ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルのうちの取得サンプルを用いて、前記シリアル入力データストリームのデジタル値を取得すること、を備え、
前記取得サンプルは、前記ＲＱＬクロック信号の各サンプリングウィンドウにおいて遷移サンプルの位置に対して予め設定された数のサンプルの後に続いて位置する、方法。 A method for obtaining data from a serial input data stream, the method comprising:
Receiving the serial input data stream at a first frequency at an input of a reciprocal quantum logic (RQL) receiver system from a serial data transmitter;
Sampling the serial input data stream with an RQL clock signal having a second frequency that is twice the first frequency to generate a plurality of samples;
Detecting transitions of digital values of the serial input data stream at transition samples of a plurality of samples of any sampling window of the RQL clock signal,
Acquiring a digital value of the serial input data stream using acquisition samples of a plurality of samples of each sampling window of the RQL clock signal,
The acquisition sample is located following the number of samples which is set in advance for the position of the transition sample at each sampling window of said RQL clock signal.
前記ＲＱＬクロック信号の同相成分および直交位相成分の各々の各正負のピークにおいて前記シリアル入力データストリームをサンプリングすることを含む、請求項１０に記載の方法。 Sampling the serial input data stream comprises:
11. The method of claim 10, comprising sampling the serial input data stream at each positive and negative peak of each in-phase and quadrature-phase component of the RQL clock signal.
前記ＲＱＬクロック信号の前記複数の連続サンプリングウィンドウの各々において第１の位置から第２の位置に前記遷移サンプルの位置が変化したことに応答して、前記複数のサンプルに対する前記取得サンプルの位置を変化させること、をさらに備える請求項１０に記載の方法。 Monitoring the position of the transition sample relative to the plurality of samples over a plurality of consecutive sampling windows of the RQL clock signal;
Changing the position of the acquired sample relative to the plurality of samples in response to the position of the transition sample changing from a first position to a second position in each of the plurality of consecutive sampling windows of the RQL clock signal. The method of claim 10, further comprising:
前記ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルに対して前記遷移サンプルの位置が遅れていることに応答して、前記前進カウンタをデクリメントし、且つ遅延カウンタをインクリメントすること、
前進カウンタのカウント値が予め設定された前進閾値を超えたことに応答して、前記取得サンプルの位置を進ませること、
遅延カウンタのカウント値が予め設定された遅延閾値を超えたことに応答して、前記取得サンプルの位置を遅らせること、をさらに備える請求項１０に記載の方法。 Incrementing a forward counter and decrementing a delay counter in response to advancing the position of the transition sample with respect to multiple samples of each sampling window of the RQL clock signal;
Decrementing the advance counter and incrementing the delay counter in response to the position of the transition sample being delayed relative to a plurality of samples of each sampling window of the RQL clock signal;
Advancing the position of the acquired sample in response to the count value of the advance counter exceeding a preset advance threshold;
11. The method of claim 10, further comprising delaying the position of the acquired sample in response to a count value of a delay counter exceeding a preset delay threshold.
前記積分カウンタに基づいて前記前進カウンタのカウント値および前記遅延カウンタのカウント値をデクリメントして、前記デジタル値の遷移の変化に関連するノイズおよびジッタを実質的にフィルタリングすること、をさらに備える請求項１４に記載の方法。 Incrementing an integration counter in each sampling window of the RQL clock signal based on the advance counter and the delay counter;
And decrements the count value and the count value of the delay counter of the forward counter, based on the integral counter, claim, further comprising, substantially filtering noise and jitter associated with a change in the transition of the digital values 14. The method according to 14.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/217,003 US10083148B2 (en) | 2016-07-22 | 2016-07-22 | Reciprocal quantum logic (RQL) serial data receiver system |
| US15/217,003 | 2016-07-22 | ||
| PCT/US2017/039265 WO2018017287A1 (en) | 2016-07-22 | 2017-06-26 | Reciprocal quantum logic (rql) serial data receiver system |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019525595A JP2019525595A (en) | 2019-09-05 |
| JP2019525595A5 true JP2019525595A5 (en) | 2020-05-21 |
| JP6720401B2 JP6720401B2 (en) | 2020-07-08 |
Family
ID=59351069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019503270A Active JP6720401B2 (en) | 2016-07-22 | 2017-06-26 | Reciprocal Quantum Logic (RQL) Serial Data Receiver System |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10083148B2 (en) |
| EP (1) | EP3488526B1 (en) |
| JP (1) | JP6720401B2 (en) |
| KR (1) | KR102103371B1 (en) |
| AU (1) | AU2017299426B2 (en) |
| CA (1) | CA3029758C (en) |
| WO (1) | WO2018017287A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108810431B (en) * | 2018-06-22 | 2021-04-09 | 中国科学院长春光学精密机械与物理研究所 | Training method of multichannel low-frequency CMOS serial image data |
| US11483124B2 (en) * | 2021-02-25 | 2022-10-25 | Rohde & Schwarz Gmbh & Co. Kg | Clock and data recovery processor, measurement device and method |
| US11569976B2 (en) * | 2021-06-07 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11239120A (en) * | 1998-02-23 | 1999-08-31 | Hitachi Ltd | Digital pll and communication controller |
| US6420895B1 (en) | 2001-03-23 | 2002-07-16 | Trw Inc. | High-sensitivity, self-clocked receiver for multi-chip superconductor circuits |
| JP3990123B2 (en) | 2001-07-17 | 2007-10-10 | 日本電気株式会社 | Sampler and measurement method |
| JP2004071630A (en) * | 2002-08-01 | 2004-03-04 | Japan Women's Univ | Phase comparator for josephson circuit and pll circuit using the same |
| JP4196657B2 (en) * | 2002-11-29 | 2008-12-17 | 株式会社日立製作所 | Data recovery method and digitally controlled clock data recovery circuit |
| US7532645B1 (en) | 2005-01-14 | 2009-05-12 | Xilinx, Inc. | Receiver operable to receive data at a lower data rate |
| CN101171790B (en) * | 2005-05-02 | 2011-11-30 | Nxp股份有限公司 | Receiver with adaptive strobe offset adjustment |
| JP2008141503A (en) * | 2006-12-01 | 2008-06-19 | Aiphone Co Ltd | Synchronous communication system |
| WO2008089067A1 (en) * | 2007-01-18 | 2008-07-24 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
| JP5522372B2 (en) * | 2010-01-04 | 2014-06-18 | 日本電気株式会社 | Receiver circuit |
| US8489163B2 (en) * | 2011-08-12 | 2013-07-16 | Northrop Grumman Systems Corporation | Superconducting latch system |
-
2016
- 2016-07-22 US US15/217,003 patent/US10083148B2/en active Active
-
2017
- 2017-06-26 AU AU2017299426A patent/AU2017299426B2/en active Active
- 2017-06-26 KR KR1020197001859A patent/KR102103371B1/en active IP Right Grant
- 2017-06-26 CA CA3029758A patent/CA3029758C/en active Active
- 2017-06-26 JP JP2019503270A patent/JP6720401B2/en active Active
- 2017-06-26 WO PCT/US2017/039265 patent/WO2018017287A1/en unknown
- 2017-06-26 EP EP17740163.5A patent/EP3488526B1/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10015029B2 (en) | Bluetooth signal receiving method and device using improved symbol timing offset compensation | |
| JP2019525595A5 (en) | ||
| US5278874A (en) | Phase lock loop frequency correction circuit | |
| EP3224948B1 (en) | System and method for detecting loss of signal | |
| US10892911B2 (en) | Controller area network receiver | |
| US9759747B2 (en) | Method and a device for determining a trigger condition for a rare signal event | |
| US7649936B2 (en) | Device and method for determining a correlation maximum | |
| US6737995B2 (en) | Clock and data recovery with a feedback loop to adjust the slice level of an input sampling circuit | |
| RU2347705C2 (en) | Receiver of automatic locomotive signalling system multi-digit signals (als-en) | |
| JP6720401B2 (en) | Reciprocal Quantum Logic (RQL) Serial Data Receiver System | |
| CN105991136B (en) | Serial interface of analog-to-digital converter and data alignment method and device thereof | |
| CN107888336B (en) | Satellite-borne ADS-B signal header detection system and method | |
| US7487067B2 (en) | Signal-driven recovery of a digital pulse stream | |
| US10236897B1 (en) | Loss of lock detector | |
| US7194379B1 (en) | High resolution TOA circuit | |
| US8971453B1 (en) | Digital receiver system activated by RSSI signal | |
| US7705639B1 (en) | Method and apparatus for high performance automatic frequency control in a wireless receiver | |
| AU2009212936A1 (en) | Device and method for detecting a target using a high speed sampling device | |
| US7961779B2 (en) | Noise-driven recovery of a digital pulse stream | |
| US9264277B2 (en) | Apparatus and method for detecting null symbols | |
| WO2018057296A1 (en) | Signal monitoring systems for resolving nyquist zone ambiguity | |
| US20040019837A1 (en) | Fast detection of incorrect sampling in an oversampling clock and data recovery system | |
| US10708038B2 (en) | Timing lock identification method for timing recovery and signal receiving circuit | |
| JP5877368B2 (en) | Demodulator | |
| WO2009030278A1 (en) | Asynchronous digital signal detection |