JP2019095646A - Display device and display device manufacturing method - Google Patents
Display device and display device manufacturing method Download PDFInfo
- Publication number
- JP2019095646A JP2019095646A JP2017225662A JP2017225662A JP2019095646A JP 2019095646 A JP2019095646 A JP 2019095646A JP 2017225662 A JP2017225662 A JP 2017225662A JP 2017225662 A JP2017225662 A JP 2017225662A JP 2019095646 A JP2019095646 A JP 2019095646A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- display device
- film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 150000002894 organic compounds Chemical class 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 50
- 239000011229 interlayer Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 abstract 7
- 239000003990 capacitor Substances 0.000 description 19
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 238000003860 storage Methods 0.000 description 12
- 238000005192 partition Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 229920000515 polycarbonate Polymers 0.000 description 6
- 239000004417 polycarbonate Substances 0.000 description 6
- 229920000728 polyester Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 4
- 241000750042 Vini Species 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- -1 polysiloxanes Polymers 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 125000000123 silicon containing inorganic group Chemical group 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229920001328 Polyvinylidene chloride Polymers 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- UHPJWJRERDJHOJ-UHFFFAOYSA-N ethene;naphthalene-1-carboxylic acid Chemical compound C=C.C1=CC=C2C(C(=O)O)=CC=CC2=C1 UHPJWJRERDJHOJ-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000005033 polyvinylidene chloride Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
Abstract
Description
本発明の実施形態の一つは、表示装置、例えば有機発光素子を表示素子として有する表示装置とその製造方法に関する。 One embodiment of the present invention relates to a display device, for example, a display device having an organic light emitting element as a display element, and a method of manufacturing the same.
表示装置の一例として、液晶表示装置や有機EL(Electroluminescence)表示装置が挙げられる。これらの表示装置は、基板上に形成された複数の画素の各々に表示素子として液晶素子や有機発光素子(以下、発光素子)を有している。液晶素子や発光素子は一対の電極(陰極、陽極)間に液晶性を示す化合物を含む層、あるいは発光性有機化合物を含む層(以下、電界発光層、あるいはEL層)を有しており、電極間に電圧を印加する、あるいは電流を供給することで駆動される。 Examples of the display device include a liquid crystal display device and an organic EL (Electroluminescence) display device. These display devices each have a liquid crystal element or an organic light emitting element (hereinafter, light emitting element) as a display element in each of a plurality of pixels formed on a substrate. A liquid crystal element or a light emitting element has a layer containing a compound exhibiting liquid crystallinity, or a layer containing a light emitting organic compound (hereinafter referred to as an electroluminescent layer or an EL layer), between a pair of electrodes (cathode and anode) It is driven by applying a voltage or supplying a current between the electrodes.
基板として可撓性を有する基板を用いることで、表示装置全体に可撓性を付与することができる。これにより、湾曲した形状を有する表示装置や、ユーザが自由に変形可能な表示装置が提供される。表示装置を湾曲させる場合、特許文献1に開示されているように、表示に関与しない部分が表示領域と重なるように基板を折り曲げることで、見かけ上、表示領域の面積割合が増大し、デザイン性に優れた表示装置を提供することができる。
By using a flexible substrate as the substrate, flexibility can be given to the entire display device. Thereby, a display device having a curved shape and a display device which can be freely deformed by the user can be provided. When the display device is curved, the area ratio of the display area is apparently increased by bending the substrate so that the portion not involved in the display overlaps the display area as disclosed in
本発明の実施形態の一つは、信頼性が高く、デザイン性に優れた表示装置、可撓性の表示装置を提供すること、およびその作製方法を提供することを課題の一つとする。 An object of one embodiment of the present invention is to provide a highly reliable display device with excellent design, a flexible display device, and a method for manufacturing the display device.
本発明の実施形態の一つは表示装置である。この表示装置は、表示領域と配線領域を有する基板、表示領域上の画素、配線領域上で基板と接し、有機化合物を含み、溝を有する絶縁膜、および絶縁膜の上に位置し、絶縁膜と接し、表示領域から基板の端部へ延伸する配線を有する。配線は溝と交差する。 One of the embodiments of the present invention is a display device. The display device includes: a substrate having a display region and a wiring region, a pixel on the display region, a substrate in contact with the substrate on the wiring region, an organic compound, an insulating film having a groove, and an insulating film And a wiring extending from the display area to the edge of the substrate. The wiring intersects the groove.
本発明の実施形態の一つは表示装置を作製する方法である。この方法は、表示領域と配線領域を有する基板上に、表示領域と配線領域と重なるアンダーコートを形成すること、表示領域のアンダーコート上に、半導体膜、ゲート電極、および半導体膜とゲート電極に挟まれるゲート絶縁膜を、ゲート絶縁膜が表示領域から配線領域に延伸するように形成すること、半導体膜、ゲート電極、および配線領域のゲート絶縁膜と重なる層間膜を形成すること、アンダーコート、ゲート絶縁膜、および層間膜を部分的に除去することによって配線領域で基板を露出させること、配線領域に、露出した基板と接する絶縁膜を形成すること、絶縁膜に溝を形成すること、および溝と交差する配線を形成することを含む。 One of the embodiments of the present invention is a method of manufacturing a display device. In this method, an undercoat that overlaps the display area and the wiring area is formed on a substrate having the display area and the wiring area, a semiconductor film, a gate electrode, and a semiconductor film and a gate electrode on the undercoat of the display area. Forming a gate insulating film to be sandwiched such that the gate insulating film extends from the display region to the wiring region, forming an interlayer film overlapping the semiconductor film, the gate electrode, and the gate insulating film of the wiring region, an undercoat, Exposing the substrate in the wiring region by partially removing the gate insulating film and the interlayer film, forming an insulating film in contact with the exposed substrate in the wiring region, forming a trench in the insulating film, Forming a wire that intersects the trench.
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings and the like. However, the present invention can be implemented in various modes without departing from the scope of the present invention, and the present invention is not interpreted as being limited to the description of the embodiments exemplified below.
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。 Although the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part in comparison with the actual embodiment in order to clarify the explanation, the drawings are merely an example, and the interpretation of the present invention is limited. It is not something to do. In the present specification and the drawings, elements having the same functions as those described with reference to the drawings in the drawings may be denoted by the same reference numerals, and overlapping descriptions may be omitted.
本発明において、ある一つの膜に対してエッチングや光照射を行って複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。 In the present invention, when a plurality of films are formed by performing etching or light irradiation on a certain film, the plurality of films may have different functions and roles. However, the plurality of films are derived from the film formed as the same layer in the same step, and have the same layer structure and the same material. Therefore, these multiple films are defined as existing in the same layer.
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。 In the present specification and claims, when expressing an aspect in which another structure is disposed on a certain structure, in the case where it is simply referred to as “above”, in a certain structure, unless otherwise specified. It includes both the case where another structure is arranged immediately above and the case where another structure is arranged above another structure via another structure so as to be in contact with each other.
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。 In the present specification and claims, the expression "a certain structure is exposed from another structure" means an aspect in which a part of a certain structure is not covered by another structure. The part not covered by the structure also includes the aspect covered by another structure.
(第1実施形態)
[1.全体構成]
本発明の実施形態の一つである表示装置100の構造を説明する。図1に表示装置100の上面模式図を示す。表示装置100は基板102を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの膜を適宜組み合わせることにより、複数の画素104や画素104を駆動するための走査線側駆動回路108が形成される。各画素104は色情報を与える最小単位であり、後述するように表示素子を駆動するための画素回路を含む領域である。複数の画素104は周期的に配置され、表示領域106を定義する。以下、表示素子として発光素子を用いた例について説明する。
First Embodiment
[1. overall structure]
The structure of the
走査線側駆動回路108は表示領域106の周辺に配置される。表示領域106や走査線側駆動回路108からは配線112が基板102の端部へ延び、配線は基板102の端部付近で露出されて端子128(後述)を形成する。これらの端子128はフレキシブル印刷回路基板(FPC)などのコネクタ114と電気的に接続される。ここで示した例では、半導体基板上に形成された集積回路を有する駆動IC116がコネクタ114上にさらに搭載される。駆動IC116やコネクタ114介して外部回路(図示せず)から映像信号や電源が配線112を介して走査線側駆動回路108や各画素104に伝送される。これらの映像信号や電源に基づいて画素104が制御、駆動され、表示領域106上に映像が表示される。駆動回路や駆動IC116の態様については図1に示す態様に限られず、例えば駆動IC116は基板102上に実装されてもよく、駆動IC116の機能の一部を駆動回路として基板102上に形成してもよい。
The scanning line
基板102として可撓性を有する基板を用いることで、表示装置100に対して可撓性を付与することができ、表示装置100を任意の形状に変形することができる。例えば、配線112が設けられる領域(以下、配線領域)120、すなわち表示領域106と基板102の端部との間の領域で折り曲げることができる。この時の三次元構造の模式的側面図を図2に示す。図2に示すように、配線領域120とこの領域に設けられる配線112を屈曲させることで、基板102の端部やコネクタ114を表示領域106と重なるように配置することができる。この時、三次元構造を安定化させるためにスペーサ122を設けてもよい。このように表示装置100を変形することにより、表示領域106が占める見かけ上の面積の割合を大きくすることができ、デザイン性に優れた表示装置を提供することができる。
By using a flexible substrate as the
配線領域120の拡大上面図を図3(A)、図3(B)に模式的に示す。配線112は表示領域106と基板102の端部の間に設けられる。図3(A)に示すように、配線112は表示領域106や走査線側駆動回路108から基板102の端部に至るまで直線状に形成されてもよく、図3(B)に示すように、平面視においてジグザグ形状を有するよう形成されてもよい。後者の場合、各配線112は複数の直線部を有し、隣接する直線部のベクトルの方向が異なる。
An enlarged top view of the
詳細は後述するが、配線領域120には、配線112の下に絶縁膜124が設けられ、絶縁膜124には配線112と交差する一つ、あるいは複数の溝126が設けられる。この構成により、後述するように、配線領域120を屈曲しても配線112の断線を防止することができ、信頼性の高い表示装置を提供することが可能となる。
Although details will be described later, in the
[2.画素の構造]
2−1.画素回路
上述したように、各画素104には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子OLEDを含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として図4に示す。
[2. Pixel structure]
2-1. Pixel Circuit As described above, in each
図4の等価回路で示す画素回路は、発光素子OLEDに加え、駆動トランジスタDRT、発光制御トランジスタBCT、補正トランジスタCCT、初期化トランジスタIST、書込トランジスタSST、保持容量Cs、付加容量Cadを有している。容量Celは独立した容量素子ではなく、発光素子OLEDの寄生容量である。高電位電源線130には高電位PVDDが与えられ、この電位が電流供給線132を介して各列に接続される画素104に供給される。発光素子OLED、駆動トランジスタDRT、発光制御トランジスタBCT、補正トランジスタCCTは、高電位電源線130と低電位電源線134との間で直列に接続される。低電位電源線134には低電位PVSSが与えられる。
The pixel circuit shown by the equivalent circuit of FIG. 4 includes, in addition to the light emitting element OLED, a drive transistor DRT, a light emission control transistor BCT, a correction transistor CCT, an initialization transistor IST, a write transistor SST, a holding capacitance Cs, and an additional capacitance Cad. ing. The capacitance Cel is not an independent capacitance element but a parasitic capacitance of the light emitting element OLED. The high potential
駆動トランジスタDRTの一方の端子は発光制御トランジスタBCTと補正トランジスタCCTを介して高電位電源線130と電気的に接続され、他方の端子は発光素子OLEDと電気的に接続される。駆動トランジスタDRTのゲートは、初期化トランジスタISTを介して第1の信号線136と電気的に接続されるとともに、書込トランジスタSSTを介して第2の信号線138と電気的に接続される。第1の信号線136には初期化信号Viniが与えられ、第2の信号線138には映像信号Vsigが与えられる。初期化信号Viniは一定レベルの初期化電位を与える信号である。書込トランジスタSSTは、そのゲートに接続される書込制御走査線140に与えられる走査信号SGによって動作(オン/オフ)が制御される。初期化トランジスタISTのゲートは、初期化制御信号IGが与えられる初期化制御走査線142と接続され、初期化制御信号IGにより動作が制御される。書込トランジスタSSTがオン、初期化トランジスタISTがオフのとき、映像信号Vsigの電位が駆動トランジスタDRTのゲートに与えられる。一方、書込トランジスタSSTがオフ、初期化トランジスタISTがオンのとき、初期化信号Viniの電位が駆動トランジスタDRTのゲートに与えられる。
One terminal of the drive transistor DRT is electrically connected to the high potential
補正トランジスタCCTと発光制御トランジスタBCTのゲートにはそれぞれ、補正制御信号CGが印加される補正制御走査線144、発光制御信号BGが印加される発光制御走査線148が接続される。駆動トランジスタDRTの一方の端子には、補正トランジスタCCTを介し、リセット制御線146が接続される。リセット制御線146は、走査線側駆動回路108に設けられるリセットトランジスタRSTと接続される。リセットトランジスタRSTはリセット制御信号RGによって制御され、これによりリセット信号線150に与えられるリセット電位Vrstを補正トランジスタCCTを介して駆動トランジスタDRTの一方の端子に印加することができる。
A correction
駆動トランジスタDRTの他方の端子とゲートとの間には、保持容量Csが設けられる。付加容量Cadの一方の端子は駆動トランジスタDRTの他方の端子に接続され、他方の端子が高電位電源線130に接続される。付加容量Cadは、他方の端子が低電位電源線134に接続されるように設けてもよい。保持容量Csと付加容量Cadは、映像信号Vsigを駆動トランジスタDRTのゲートに与えるとき、映像信号Vsigに応じたゲート−ソース間電圧Vgsを保持するために設けられる。
A storage capacitor Cs is provided between the other terminal of the drive transistor DRT and the gate. One terminal of the additional capacitance Cad is connected to the other terminal of the drive transistor DRT, and the other terminal is connected to the high potential
駆動IC116は、第1の信号線136と第2の信号線138に初期化信号Viniと映像信号Vsigをそれぞれ出力する。一方、走査線側駆動回路108は書込制御走査線140に走査信号SGを出力し、初期化制御走査線142に初期化制御信号IGを出力し、補正制御走査線144に補正制御信号CGを出力し、発光制御走査線148に発光制御信号BGを出力し、リセットトランジスタRSTのゲートにリセット制御信号RGを出力する。
The
2−2.断面構造
図5に表示装置100の模式的断面図を示す。図5では、基板102上に形成された隣接する三つの画素104の画素回路のうち、駆動トランジスタDRT、保持容量Cs、付加容量Cad、発光素子OLEDの断面構造が示されている。
2-2. Cross-Sectional Structure FIG. 5 shows a schematic cross-sectional view of the
画素回路に含まれる各素子はアンダーコート160を介し、基板102上に設けられる。基板102はガラスや石英、あるいはプラスチックを含むことができる。プラスチックを用いることで基板102に可撓性を付与することができる。プラスチックとしては、ポリイミドやポリアミド、ポリエステル、ポリカルボナートなどの高分子が挙げられ、中でも耐熱性の高いポリイミドが好適である。
Each element included in the pixel circuit is provided on the
アンダーコート160は図5に示すように単層構造を有していてもよく、複数の膜から構成されていてもよい。複数の膜を用いる場合、酸化シリコンを含む膜、窒化シリコンを含む膜、および酸化シリコンを含む膜を含む膜を順次基板102上に形成すればよい。
The
駆動トランジスタDRTは、半導体膜162、ゲート絶縁膜164、ゲート電極166、ソース/ドレイン電極168、170を含む。ゲート絶縁膜164はゲート電極166と半導体膜162によって挟まれる。ゲート電極166は、ゲート絶縁膜164を介して半導体膜162の少なくとも一部と交差するように配置され、半導体膜162のゲート電極166が重なる領域にチャネル領域162aが形成される。半導体膜162はさらに、チャネル領域162aを挟持し、不純物がドープされた低濃度不純物領域162c、およびこれらを挟持し、不純物がドープされたソース/ドレイン領域162bを有する。低濃度不純物領域162cの不純物の濃度は、ソース/ドレイン領域162bのそれよりも低い。図5に示した例では駆動トランジスタDRTはトップゲート型のトランジスタであるが、画素回路に含まれるトランジスタの構造に制約は無く、ボトムゲート型トランジスタでも良い。また、ソース/ドレイン電極168、170と半導体膜162との上下関係にも制約は無い。
The driving transistor DRT includes a
ゲート絶縁膜164を介し、ゲート電極166と同一の層に存在する容量電極172が一方のソース/ドレイン領域162bと重なるように設けられる。ゲート電極166、容量電極172の上には層間膜174が設けられる。層間膜174とゲート絶縁膜164には、半導体膜162に達する開口が形成され、この開口を覆うようにソース/ドレイン電極168、170が配置される。ソース/ドレイン電極170の一部は、層間膜174を介してソース/ドレイン領域162bの一部と容量電極172と重なり、ソース/ドレイン領域162bの一部、ゲート絶縁膜164の一部、容量電極172、層間膜174、およびソース/ドレイン電極170の一部によって保持容量Csが形成される。
A
駆動トランジスタDRTや保持容量Csの上にはさらに平坦化膜176が設けられる。平坦化膜176は、ソース/ドレイン電極170に達する開口を有し、この開口と平坦化膜176の上面の一部を覆う接続電極178がソース/ドレイン電極170と接するように設けられる。平坦化膜176上にはさらに付加容量電極180が設けられる。接続電極178や付加容量電極180は同時に形成してもよく、異なる材料を有するように異なる工程で形成してもよい。前者の場合、接続電極178や付加容量電極180は同一の層に存在し、同一の組成を有する。
A
接続電極178と付加容量電極180を覆うように付加容量絶縁膜182が形成される。付加容量絶縁膜182は、平坦化膜176の開口では接続電極178の一部を覆わず、接続電極178の上面を露出する。これにより、接続電極178を介し、その上に設けられる画素電極190とソース/ドレイン電極170間の電気的接続が可能となる。付加容量絶縁膜182には、その上に設けられる隔壁184と平坦化膜176の接触を許容するための開口186を設けてもよい。接続電極178や開口186の形成は任意である。接続電極178を設けることにより、その後のプロセスにおいてソース/ドレイン電極168の表面の腐食を防止することができ、ソース/ドレイン電極168のコンタクト抵抗の増大を防止することができる。開口186を通して平坦化膜176中の不純物を除去することができ、これによって画素回路や発光素子OLEDの信頼性を向上させることができる。
An additional
付加容量絶縁膜182上には、接続電極178と付加容量電極180を覆うように、画素電極190が設けられる。付加容量絶縁膜182は付加容量電極180と画素電極190によって挟持され、この構造によって付加容量Cadが形成される。画素電極190は、付加容量Cadと発光素子OLEDによって共有される。
A
画素電極190の上には、画素電極190の端部を覆う隔壁184が設けられる。隔壁184により、画素電極190に起因する凹凸が緩和され、この上に設けられる電界発光層(以下、EL層)192や対向電極194の切断を防止することができる。隔壁184と画素電極190を覆うようにEL層192、およびEL層192を覆う対向電極194が設けられる。発光素子OLEDからの発光を画素電極190を通して取り出す場合には、画素電極190は可視光を透過するように構成される。この場合、具体的な材料としてはインジウム−スズ酸化物(ITO)、インジウム−亜鉛酸化物(IZO)などの可視光を透過可能な導電性酸化物が用いられる。一方、発光素子OLEDからの発光を対向電極194を通して取り出す場合には、画素電極190は可視光を反射するように構成される。この場合、画素電極190は銀やアルミニウムなどの可視光の反射率が高い金属を含む。あるいは画素電極190は、導電性酸化物を含む膜と反射率が高い金属を含む膜の積層構造を有してもよい。例えば、導電性酸化物を含む第1の導電膜、銀、アルミニウムなどの金属を含む第2の導電膜、導電性酸化物を含む第3の導電膜の積層構造を採用することができる。
A
EL層192の構造は任意であり、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、電子ブロッキング層、正孔ブロッキング層、励起子ブロッキング層などの機能層を適宜組み合わせて形成することができる。EL層192の構造はすべての画素104間で同一でもよく、隣接する画素104間で一部の構造が異なってもよい。例えば隣接する画素104間で発光層の構造、あるいは材料が異なり、他の層は同一の構造を有するよう、画素104を構成してもよい。図5では、見やすさを考慮し、代表的な機能層としてホール輸送層192a、発光層192b、電子輸送層192cが示されている。
The structure of the
発光素子OLEDからの発光を画素電極190を通して取り出す場合には、対向電極194は可視光を反射するように構成される。具体的には、アルミニウム、銀、マグネシウムなどの反射率の高い金属やこれらの合金(例えばマグネシウムと銀の合金)を用いて形成される。一方、発光素子OLEDからの発光を対向電極194を通して取り出す場合には、可視光を透過可能な導電性酸化物を含むように画素電極190が構成される。あるいは、上述した金属や合金を可視光が透過可能な厚さで形成してもよい。この場合、可視光に対して透光性を示す導電性酸化物の膜をさらに形成してもよい。
When light emitted from the light emitting element OLED is extracted through the
任意の構成として、対向電極194上にはパッシベーション膜196が配置される。パッシベーション膜196の構造も任意に決定することができ、単層構造、積層構造のいずれを採用してもよい。積層構造を有する場合、例えばケイ素含有無機化合物を含む第1の層196a、樹脂を含む第2の層196b、ケイ素含有無機化合物を含む第1の層196aが順次積層した構造を採用することができる。ケイ素含有無機化合物としては窒化ケイ素や酸化ケイ素が挙げられる。樹脂としてはエポキシ樹脂やアクリル樹脂、ポリエステル、ポリカルボナートなどが挙げられる。
A
[3.配線領域の構造]
図1の拡大図における鎖線A−A´に沿った断面模式図を図6に示す。上述したように、表示領域106にはアンダーコート160、ゲート絶縁膜164、層間膜174が設けられる。これらは配線領域120にも延伸するように設けられるが、図6に示すように、これらの一部は配線領域120において除去される。すなわち、アンダーコート160、ゲート絶縁膜164、層間膜174はいずれも互いに重なる開口を有し、これらの開口において基板102が露出する。図6に示した例では、アンダーコート160の開口の全体がゲート絶縁膜164と層間膜174の開口と重なる。図示しないが、アンダーコート160、ゲート絶縁膜164、層間膜174の開口の側壁が同一平面上に存在するよう、これらの開口を形成してもよい。これらの開口を覆うように、絶縁膜124が設けられる。絶縁膜124はアンダーコート160、ゲート絶縁膜164、層間膜174の一部を覆う。
[3. Structure of wiring area]
FIG. 6 is a schematic cross-sectional view along the dashed line A-A 'in the enlarged view of FIG. As described above, the
絶縁膜124は有機化合物を含み、有機化合物としては樹脂などの高分子が挙げられる。高分子は、アクリル樹脂、エポキシ樹脂、ポリイミド、ポリアミド、ポリエステル、ポリオレフィン、ポリカルボナート、ポリシロキサンなどがから選択され、鎖状構造を有していてもよく、分子間で架橋していてもよい。絶縁膜124には一つ、あるいは複数の溝126が設けられる。図3に示すように、溝126は基板102の短辺に平行に配置してもよく、短辺から傾くように配置してもよい。溝126の幅は、例えば100μmから2mm、100μmから1mm、あるいは200μmから500μmとすることができる。配線112は絶縁膜124上に設けられ、配線領域120において絶縁膜124と接し、図3に示すように溝126と交差する。したがって、配線112は溝126の側壁や底面とも接する。配線領域120において絶縁膜124が設けられれない領域では、層間膜174は配線112と接する。
The insulating
配線112は、図4に示す第1の信号線136、第2の信号線138、あるいは電流供給線132のいずれでも良い。配線112が第1の信号線136の場合、配線112は初期化信号信号を伝送するように構成され、第2の信号線138の場合、配線112は映像信号を伝送するように構成され、電流供給線132の場合、高電位PVDDが伝送されるように構成される。配線112は、画素104に設けられるトランジスタのソース/ドレイン電極(例えば駆動トランジスタDRTのソース/ドレイン電極168、170)と同一の層内に存在してもよい。あるいは、配線112が電流供給線132の場合、ゲート電極166とソース/ドレイン電極168、170の間に図5では示されない電流供給線132を設け、この電流供給線132と同一の層内に存在する配線で配線112を形成してもよい。
The
絶縁膜124の厚さは任意に設定することができ、例えば図6に示すように、隣接する溝126間における厚さTは、アンダーコート160、ゲート絶縁膜164、層間膜174の合計膜厚よりも小さくてもよく、あるいは同一でも良い。この場合、図6に示すように、絶縁膜124は層間膜174と重なる領域において凸部を有してもよい。あるいは図7に示すように、厚さTはアンダーコート160、ゲート絶縁膜164、層間膜174の合計膜厚よりも大きくてもよい。溝126の深さにも制約は無く、例えば図8に示すように、溝126において基板102が露出するよう、溝126を設けてもよい。この場合、配線112は溝126において基板102と接する。
The thickness of the insulating
配線112上には絶縁膜が備えられ、配線112が保護される。例えば図6に示した例では、画素104に設けられる付加容量絶縁膜182が表示領域106から配線領域120へ延伸し、配線112と接するように、配線112上に配置される。配線112は基板102の端部付近まで延伸し、付加容量絶縁膜182から露出され、端子128を与える。端子128では、配線112を保護するための保護導電膜188が配線112上に設けられ、付加容量絶縁膜182は保護導電膜188の一部を覆う。保護導電膜188は、例えば接続電極178、あるいは付加容量電極180と同一の層内に存在し、好ましくはITOやIZOなどの導電性酸化物を含む。
An insulating film is provided on the
図6に示した例では、平坦化膜176やパッシベーション膜196は絶縁膜124と重ならないが、図9に示すように、平坦化膜176は絶縁膜124の一部と重なってもよく、図示しないが、複数の溝126のすべてと重なってもよい。また、図10に示すように、パッシベーション膜196は絶縁膜124の一部と重なってもよく、図示しないが、複数の溝126のすべてと重なってもよい。
Although the
絶縁膜124の溝126の断面形状は厳密な多角形でなくてもよく、例えば図5の点線で囲った領域の拡大図(図11)に示すように、角が丸みを帯びるように溝126を形成してもよい。層間膜174上に位置する絶縁膜124の頂点も丸みを帯びるように絶縁膜124を形成してもよい。
The cross-sectional shape of the
上述した構造を有する表示装置100では、配線領域120において配線112の断面形状は複数の直線部によって構成され、隣接する直線部はそのベクトル方向が異なる。その結果、配線領域120では配線112は複数の屈曲点を有することになる。このため、配線領域120を折り曲げて表示装置100を変形した場合、配線112は直線部の変形のみならず、隣接する二つの直線部のベクトル間の角度の変化が表示装置100の変形に寄与することができる。したがって、表示装置100の変形時に配線112に加えられる力が非局在化され、配線112の破壊を防ぐことができる。これにより、配線112の断線による不良発生が抑制され、表示装置100に高い信頼性を付与することができる。
In the
(第2実施形態)
本実施形態では、可撓性を有する表示装置100の作製方法について、図12(A)から図20を用いて説明する。これらの図のそれぞれにおいて、左側の図は表示領域106中の画素104を示し、図5の断面図の一部に対応する。一方、右側の図は配線領域120の一部の断面図であり、図6の断面図の一部に相当する。第1実施形態と同一、あるいは類似する構成については説明を割愛することがある。
Second Embodiment
In this embodiment mode, a method for manufacturing the
まず、支持基板118上に基板102を形成する(図12(A))。支持基板118はガラスや石英などを含み、その大きさや厚さは任意に選択することができる。例えば68cm×88cm、110cm×130cm、150cm×185cm、あるいは220cm×250cmの大きさを有するガラス板を支持基板118として用いることができる。支持基板118の厚さは0.1mmから10mmの範囲で任意に選択することができ、典型的には0.5mmから0.7mmである。
First, the
基板102は可撓性を示す絶縁膜であり、ポリイミド、ポリアミド、ポリエステル、ポリカーボナートに例示される高分子材料から選択される材料を含むことができる。基板102は、印刷法やインクジェット法、スピンコート法、ディップコーティング法などの湿式成膜法、あるいはラミネート法などを適用して形成される。表示装置100に可撓性を付与しない場合、基板102の形成を省略すればよい。
The
次に、基板102上にアンダーコート160を形成する(図12(A))。アンダーコートは、表示領域106と配線領域120の両方に設けられる。図12(A)では、アンダーコート160が単一の層から構成される形態が示されているが、第1実施形態で述べたように、アンダーコート160は三層構造を有してもよい。こアンダーコート160は、化学気相堆積(CVD)法やスパッタリング法を用いて形成することができる。図示しないが、トランジスタを形成する領域に可視光をブロックする遮光膜を設けてもよい。
Next, an
次に、半導体膜162をアンダーコート160上に形成する(図12(A))。半導体膜162はシランガスなどを原料として用い、CVD法によって形成すればよい。得られるアモルファスシリコンに対して加熱処理、あるいはレーザなどの光を照射することで結晶化を行ってもよい。
Next, a
次に、半導体膜162のチャネル領域162aと低濃度不純物領域162cを形成する領域に図示しないレジストマスクを形成し、半導体膜162に対してドーピング(第1のドーピング)を行い、ソース/ドレイン領域162bを形成する(図12(A))。ドーピングは公知の方法を適用して行うことができる。引き続き、半導体膜162を覆うようにゲート絶縁膜164を形成する(図12(B))。ゲート絶縁膜164は、配線領域120のアンダーコート160上にも設けられる。アンダーコート160と同様、ゲート絶縁膜164も窒化ケイ素や酸化ケイ素を含む膜を一つ、あるいは複数含み、CVD法やスパッタリング法を適用して形成される。
Next, a resist mask (not shown) is formed in a region where the
その後、ゲート絶縁膜164上にゲート電極166、および容量電極172をスパッタリング法やCVD法を用いて形成する(図12(B))。この時、各種走査線(書込制御走査線140、初期化制御走査線142、補正制御走査線144、発光制御走査線148、リセット制御線146など)が形成される。ゲート電極166や容量電極172に含まれる金属としては、チタンやアルミニウム、銅、モリブデン、タングステン、タンタル、あるいはこれらの合金などが挙げらる。これらの電極や配線は単層構造を有していて良く、積層構造を有していても良い。例えば導電性の高い銅やアルミニウムなど金属が融点の高いモリブデンやチタンなどの金属で挟まれた構造を採用することができる。
After that, a
この後、ゲート電極166をマスクとして用い、公知の方法により、半導体膜162に対してドーピング(第2のドーピング)を行う。これにより、低濃度不純物領域162cが形成されるとともに、ゲート電極166と重なるチャネル領域162aが形成される(図12(C))。
After that, doping (second doping) is performed on the
次にゲート電極166や容量電極172上に層間膜174を形成する(図12(C))。層間膜174は配線領域120にも形成される。層間膜174もアンダーコート160やゲート絶縁膜164で使用可能な材料を含み、CVD法やスパッタリング法を適用して単層構造、あるいは積層構造を有するように形成される。引き続き層間膜174とゲート絶縁膜164に対してエッチングを行い、ソース/ドレイン領域162bに達する開口210を形成する(図13(A))。この時、配線領域120に位置する層間膜174とゲート絶縁膜164に対してもエッチングが同時に行われ、開口212が形成される。これにより、配線領域120においてアンダーコート160が露出する。引き続き配線領域120で露出したアンダーコート160に対してエッチングを行い、基板102を露出する開口214を形成する(図13(B))。開口210、212、214は、例えばフッ素含有炭化水素を含むガス中でプラズマエッチングを行うことで形成することができる。
Next, an
次に、絶縁膜124を配線領域120に形成する。具体的には、まず、第1実施形態で述べた高分子を基本骨格とし、感光性を示す樹脂(以下、感光性樹脂)200を基板102上に形成する(図13(C))。感光性樹脂は、スピンコート法や印刷法、インクジェット法などを利用し、表示領域106と配線領域120上に形成される。この時、開口212、214内では、樹脂200の上面は、開口212、214が存在しない領域における樹脂200の上面よりも低い位置にあってもよい。
Next, the insulating
その後、フォトマスク204を介して樹脂200に対して露光を行う。フォトマスク204は照射する光を透過する基板204aを有し、その上に遮光部204bと半透光部204cが設けられるハーフトーンマスク、あるいはグレイトーンマスクである。遮光部204bと半透光部204cのいずれも設けられない部分は透光部として機能し、照射光に対する透過率は、例えば75%以上100%以下、あるいは80%以上100%以下である。遮光部204bは照射光を遮る領域であり、その透過率は、例えば0%以上5%以下、0%以上2%以下、あるいは0%以上1%以下であり、実質的に0%でもよい。半透光部204cは照射光を一部透過し、一部を遮る。したがって照射光に対する透過率は、20%以上60%以下、30%以上50%以下であり、典型的には40%である。溝126を設ける領域に半透光部204cが重なり、絶縁膜124は設けるものの溝126を形成しない領域に遮光部204bが重なり、絶縁膜124を形成しない領域に透光部が重なるよう、フォトマスク204を配置する。その後露光、現像、焼成を行うことで、図14(A)に示すように、開口212を覆い、アンダーコート160、ゲート絶縁膜164、層間膜174の一部を覆う絶縁膜124を得ることができる。焼成時に絶縁膜124の一部をリフローさせることで、図11に示すように、断面において溝126の角に丸みを持たせることも可能である。
Thereafter, the
なお、図8に示すように、溝126において基板102を露出させる場合には、半透光部204cを設けず、溝126を形成する領域が透光部を介して光照射されるよう、フォトマスク204を設計、配置すればよい。
Note that, as shown in FIG. 8, when the
次に、金属膜を基板102上に形成し、エッチングを行って成形し、ソース/ドレイン領域162bに接続されるソース/ドレイン電極168、170を形成するとともに、配線領域120では層間膜174や絶縁膜124と接する配線112を形成する(図14(B))。同時に、第1の信号線136、第2の信号線138、高電位電源線130、低電位電源線134、電流供給線132を形成してもよい。ここまでのプロセスにより、駆動トランジスタDRTや保持容量Csが形成される。なお、第1の信号線136、第2の信号線138、高電位電源線130、低電位電源線134、電流供給線132のすべてをソース/ドレイン電極168、170と同時に形成する必要は無い。例えば層間膜174上に電流供給線132を形成し、その上に第2の層間膜を形成し、その後、第1の信号線136、第2の信号線138、高電位電源線130、低電位電源線134を配線112やソース/ドレイン電極168、170と同時に形成してもよい。
Next, a metal film is formed on the
次に平坦化膜176を、駆動トランジスタDRTや保持容量Csなどを覆うように形成する(図14(B))。平坦化膜176はエポキシ樹脂やアクリル樹脂、ポリイミド、ポリエステル、ポリカルボナートなどの高分子材料を含み、スピンコーティング法、インクジェット法、印刷法、ディップコーティング法などを適用して形成することができる。その後、平坦化膜176に対してエッチングを行い、ソース/ドレイン電極170に達する開口を形成するとともに、配線領域120において不要な平坦化膜176を適宜除去し、配線112の一部を露出する(図14(C))。
Next, a
引き続き、ソース/ドレイン電極168を露出する開口を覆うように接続電極178を形成するとともに、付加容量電極180を平坦化膜176上に形成する(図14(C))。この時、保護導電膜188が配線112上に同時に形成される(図6参照)。接続電極178や付加容量電極180、保護導電膜188は、例えば導電性酸化物をスパッタリングすることで形成することができる。
Subsequently, the
その後、接続電極178や付加容量電極180、保護導電膜188を覆うように付加容量絶縁膜182を形成する(図15(A)、図6)。付加容量絶縁膜182も窒化ケイ素や酸化ケイ素などの無機化合物を含むことができ、CVD法やスパッタリング法を適用して形成することができる。付加容量絶縁膜182は、接続電極178の上面の一部を露出する開口を有する。この開口において、発光素子OLEDの画素電極190と接続電極178の電気的接続が行われる。
After that, a storage
次に、接続電極178と接するように、かつ、付加容量電極180と重なるように、画素電極190をスパッタリング法やCVD法を利用して形成する。(図15(A))。その後、画素電極190の端部を覆うように、隔壁184を形成する(図15(B))。隔壁184はエポキシ樹脂やアクリル樹脂などの高分子材料を用い、スピンコート法やインクジェット法などを利用して形成することができる。隔壁184により、画素電極190などに起因する段差を吸収し、かつ、隣接する画素104の画素電極190同士を互いに電気的に絶縁することができる。
Next, the
次に発光素子OLEDのEL層192、および対向電極194を、画素電極190と隔壁184を覆うように形成する(図16(A))。EL層192はインクジェット法や印刷法、あるいは蒸着法などの乾式成膜法を適用して形成される。対向電極194もスパッタリング法、あるいは蒸着法を利用して形成することができる。
Next, the
次にパッシベーション膜196を形成する。図5に示すように、パッシベーション膜196が三層の構造を有している場合、まず第1の層196aを対向電極194を覆うように形成する(図16(A))。第1の層196aは、例えば窒化ケイ素や酸化ケイ素などの無機材料を含み、CVD法やスパッタリング法を適用して形成される。第1の層196aは配線112と重なるように設けることができ、また、図示しないが、保護導電膜188を覆うように形成してもよい。
Next, a
引き続き第2の層196bを形成する。第2の層196bは、図16(B)に示すように、隔壁184に起因する凹凸を吸収するよう、また、平坦な面を与えるような厚さで形成してもよい。第2の層196bは、印刷法やインクジェット法、スピンコート法などによって形成することができる。あるいは、第1実施形態で述べた樹脂の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第1の層196aに吹き付けて、その後オリゴマーを重合することによって第2の層196bを形成してもよい。第2の層196bは、端子128を覆わないように形成することが好ましい。図16(B)に示す例では、第2の層196bは、その端部が平坦化膜176の端部よりも端子128から遠くなるよう設けられる。すなわち、第2の層196bの全体が平坦化膜176と重なるよう、第2の層196bが形成される。
Subsequently, the
その後、第3の層196cを第2の層196bと接するように形成する(図17)。第3の層196cは、第1の層196aで使用可能な材料を含むことができ、第1の層196aの形成に適用可能な方法で形成することができる。第3の層196cも保護導電膜188を覆うように形成してもよい。
After that, a
この後、樹脂マスク216を表示領域106、および配線領域120の一部を覆うように形成し(図17)、樹脂マスク216をマスクとして用い、樹脂マスク216から露出した第1の層196a、第3の層196cをエッチングにより除去する(図18)。図示しないが、これにより端子128において保護導電膜188が露出される。
After that, a
この後、表示領域106や配線領域120を覆うように、接着層218を介してキャップフィルム220を配置する(図19)。キャップフィルム220はポリ(エチレンテレフタレート)、ポリ(エチレンナフタレート)などのポリエステル、ポリエチレンやポリプロピレンなどのポリオレフィン、ポリカーボナート、ポリアクリル酸エステルなどの高分子を含むことができる。キャップフィルム220はラミネート法、あるいは湿式成膜法によって形成することができる。キャップフィルム220の表面に、ポリフッ化ビニリデン(PVDF)、ポリテトラフルオロエチレンなどの含フッ素高分子フィルム、あるいはポリ塩化ビニリデンなどのガス透過性の低い高分子フィルムを設けてもよい。図示しないが、キャップフィルム220は端子128を覆わないように形成される。あるいは、キャップフィルム220を端子128を覆うように形成した後、端子128と重なる部分を除去してもよい。
Thereafter, the
引き続き、支持基板118側からレーザー光源やフラッシュランプなどの光源を用いて光照射を行い、支持基板118と基板102間の接着力を低下させる。その後、図19の矢印で示す界面、すなわち、支持基板118と基板102の界面に沿って物理的に支持基板118を剥離する。これにより、基板102の底面が露出する。
Subsequently, light is irradiated from the side of the
その後、図20に示すように、任意の構成としてベースフィルム222を基板102の底面に固定する。ベースフィルム222はラミネート法を用いて固定することができる。この時、接着層を用いてもよい。ベースフィルム222はキャップフィルム220で使用可能な材料を含むことができる。
Thereafter, as shown in FIG. 20, the
以上のプロセスにより、可撓性の表示装置100を製造することができる。
The
上記説明から理解されるように、表示装置100は通常の半導体製造プロセスを利用することで作製することができる。したがって、本実施形態を適用することにより、プロセスに大きな負担をかけることなく、信頼性の高い表示装置、可撓性表示装置を提供することが可能である。
As understood from the above description, the
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 The embodiments described above as the embodiments of the present invention can be implemented in combination as appropriate as long as they do not contradict each other. In addition, those in which a person skilled in the art appropriately adds, deletes or changes the design of components based on the display device of each embodiment or those in which steps are added, omitted or conditions changed are also included in the present invention. As long as it comprises the gist, it is included in the scope of the present invention.
本明細書においては、開示例として主にEL表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。 In the present specification, although the case of an EL display device is mainly illustrated as a disclosed example, an electronic paper type display having another self-light emitting display device, a liquid crystal display device, or an electrophoretic element as another application example Devices include any flat panel type display device. Moreover, it is applicable without particular limitation from medium size to large size.
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。 Even if other effects or effects different from the effects brought about by the aspects of the above-described embodiments are apparent from the description of the present specification or those which can be easily predicted by those skilled in the art, it is natural. It is understood that the present invention provides.
100:表示装置、102:基板、104:画素、106:表示領域、108:走査線側駆動回路、112:配線、114:コネクタ、118:支持基板、120:配線領域、122:スペーサ、124:絶縁膜、126:溝、128:端子、130:高電位電源線、132:電流供給線、134:低電位電源線、136:第1の信号線、138:第2の信号線、140:書込制御走査線、142:初期化制御走査線、144:補正制御走査線、146:リセット制御線、148:発光制御走査線、150:リセット信号線、160:アンダーコート、162:半導体膜、162a:チャネル領域、162b:ソース/ドレイン領域、162c:低濃度不純物領域、164:ゲート絶縁膜、166:ゲート電極、168:ソース/ドレイン電極、170:ソース/ドレイン電極、172:容量電極、174:層間膜、176:平坦化膜、178:接続電極、180:付加容量電極、182:付加容量絶縁膜、184:隔壁、186:開口、188:保護導電膜、190:画素電極、192:EL層、192a:ホール輸送層、192b:発光層、192c:電子輸送層、194:対向電極、196:パッシベーション膜、196a:第1の層、196b:第2の層、196c:第3の層、200:樹脂、204:フォトマスク、204a:基板、204b:遮光部、204c:半透光部、210:開口、212:開口、214:開口、216:樹脂マスク、218:接着層、220:キャップフィルム、222:ベースフィルム 100: display device 102: substrate 104: pixel 106: display region 108: scanning line driver circuit 112: wiring 114: connector 118: support substrate 120: wiring region 122: spacer 124: Insulating film 126: groove 128: terminal 130: high potential power line 132: current supply line 134: low potential power line 136: first signal line 138: second signal line 140: writing Load control scan line 142: Initialization control scan line 144: Correction control scan line 146: Reset control line 148: Light emission control scan line 150: Reset signal line 160: Undercoat 162: Semiconductor film 162a Channel region 162b: source / drain region 162c: low concentration impurity region 164: gate insulating film 166: gate electrode 168: source / drain electrode , 170: source / drain electrode, 172: capacitance electrode, 174: interlayer film, 176: planarization film, 178: connection electrode, 180: additional capacitance electrode, 182: additional capacitance insulating film, 184: partition wall, 186: opening, 188: protective conductive film, 190: pixel electrode, 192: EL layer, 192a: hole transport layer, 192b: light emitting layer, 192c: electron transport layer, 194: counter electrode, 196: passivation film, 196a: first layer, 196b: second layer, 196c: third layer, 200: resin, 204: photomask, 204a: substrate, 204b: light shielding portion, 204c: semi-light transmitting portion, 210: opening, 212: opening, 214: opening , 216: resin mask, 218: adhesive layer, 220: cap film, 222: base film
Claims (20)
前記表示領域上の画素、
前記配線領域上で前記基板と接し、有機化合物を含み、溝を有する絶縁膜、および
前記絶縁膜の上に位置し、前記絶縁膜と接し、前記表示領域から前記基板の端部へ延伸する配線を有し、
前記配線は前記溝と交差する表示装置。 A substrate having a display area and a wiring area,
Pixels on the display area,
An insulating film in contact with the substrate over the wiring area, containing an organic compound and having a groove, and a wiring located on the insulating film, in contact with the insulating film, and extending from the display area to the end of the substrate Have
The display device in which the wiring intersects the groove.
前記ゲート絶縁膜は前記配線領域に延伸し、
前記絶縁膜は前記ゲート絶縁膜の一部を覆う、請求項1に記載の表示装置。 The pixel includes a transistor including a gate insulating film.
The gate insulating film extends to the wiring region,
The display device according to claim 1, wherein the insulating film covers a part of the gate insulating film.
前記絶縁膜は、前記アンダーコートの一部を覆う、請求項3に記載の表示装置。 It further has an undercoat on the display area and the wiring area,
The display device according to claim 3, wherein the insulating film covers a part of the undercoat.
前記ゲート絶縁膜に接するゲート電極、および
前記ゲート電極と前記ゲート絶縁膜の上に層間膜を有し、
前記層間膜は前記配線領域に延伸し、
前記絶縁膜は前記層間膜の一部を覆う、請求項4に記載の表示装置。 The transistor is further
A gate electrode in contact with the gate insulating film; and an interlayer film on the gate electrode and the gate insulating film,
The interlayer film extends to the wiring area,
The display device according to claim 4, wherein the insulating film covers a part of the interlayer film.
前記配線は前記第2の溝と交差する、請求項1に記載の表示装置。 The insulating film further comprises a second groove,
The display device according to claim 1, wherein the wiring intersects the second groove.
前記配線は前記第2の溝と交差し、
前記溝と前記第2の溝の間における前記絶縁膜の厚さは、前記アンダーコートの厚さ、前記ゲート絶縁膜の厚さ、および前記層間膜の厚さの合計よりも小さい、請求項5に記載の表示装置。 The insulating film further comprises a second groove,
The wire intersects the second groove;
The thickness of the insulating film between the groove and the second groove is smaller than the sum of the thickness of the undercoat, the thickness of the gate insulating film, and the thickness of the interlayer film. The display device as described in.
前記表示領域の前記アンダーコート上に、半導体膜、ゲート電極、および前記半導体膜と前記ゲート電極に挟まれるゲート絶縁膜を、前記ゲート絶縁膜が前記表示領域から前記配線領域に延伸するように形成すること、
前記半導体膜、前記ゲート電極、および前記配線領域の前記ゲート絶縁膜と重なる層間膜を形成すること、
前記アンダーコート、前記ゲート絶縁膜、および前記層間膜を部分的に除去することによって前記配線領域で前記基板を露出させること、
前記配線領域に、露出した前記基板と接する絶縁膜を形成すること、
前記絶縁膜に溝を形成すること、および
前記溝と交差する配線を形成することを含む、表示装置を作製する方法。 Forming an undercoat overlapping the display area and the wiring area on a substrate having the display area and the wiring area;
A semiconductor film, a gate electrode, and a gate insulating film sandwiched between the semiconductor film and the gate electrode are formed on the undercoat of the display area such that the gate insulating film extends from the display area to the wiring area To do,
Forming an interlayer film overlapping the semiconductor film, the gate electrode, and the gate insulating film in the wiring region;
Exposing the substrate in the wiring area by partially removing the undercoat, the gate insulating film, and the interlayer film;
Forming an insulating film in contact with the exposed substrate in the wiring region;
A method of manufacturing a display device, comprising: forming a groove in the insulating film; and forming a wiring crossing the groove.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225662A JP2019095646A (en) | 2017-11-24 | 2017-11-24 | Display device and display device manufacturing method |
PCT/JP2018/041046 WO2019102834A1 (en) | 2017-11-24 | 2018-11-05 | Display device and method for producing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225662A JP2019095646A (en) | 2017-11-24 | 2017-11-24 | Display device and display device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019095646A true JP2019095646A (en) | 2019-06-20 |
Family
ID=66630804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017225662A Pending JP2019095646A (en) | 2017-11-24 | 2017-11-24 | Display device and display device manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019095646A (en) |
WO (1) | WO2019102834A1 (en) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4704006B2 (en) * | 2003-10-24 | 2011-06-15 | 株式会社半導体エネルギー研究所 | Display device, manufacturing method thereof, and electronic device |
US8576209B2 (en) * | 2009-07-07 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR102066087B1 (en) * | 2013-05-28 | 2020-01-15 | 엘지디스플레이 주식회사 | Flexible display device and manufacturing method of the same |
JP6320713B2 (en) * | 2013-10-03 | 2018-05-09 | 株式会社ジャパンディスプレイ | Display device and manufacturing method thereof |
KR102603895B1 (en) * | 2014-10-17 | 2023-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device, module, electronic device, and method for manufacturing light-emitting device |
US9356087B1 (en) * | 2014-12-10 | 2016-05-31 | Lg Display Co., Ltd. | Flexible display device with bridged wire traces |
US9706607B2 (en) * | 2014-12-10 | 2017-07-11 | Lg Display Co., Ltd. | Flexible display device with multiple types of micro-coating layers |
US10516118B2 (en) * | 2015-09-30 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices |
KR102611499B1 (en) * | 2015-12-15 | 2023-12-06 | 엘지디스플레이 주식회사 | Flexible display device |
JP6706999B2 (en) * | 2016-08-30 | 2020-06-10 | 株式会社ジャパンディスプレイ | Display device |
JP2018180413A (en) * | 2017-04-19 | 2018-11-15 | 株式会社ジャパンディスプレイ | Display device and manufacturing method thereof |
-
2017
- 2017-11-24 JP JP2017225662A patent/JP2019095646A/en active Pending
-
2018
- 2018-11-05 WO PCT/JP2018/041046 patent/WO2019102834A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019102834A1 (en) | 2019-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11251412B2 (en) | Organic light emitting display device and a method of manufacturing organic light emitting display device | |
US9136311B2 (en) | Flexible substrate, flexible display device, and method for manufacturing flexible display device | |
KR20240037929A (en) | Display apparatus | |
US9634288B2 (en) | Organic light emitting display device | |
CN111092102A (en) | Display device and mask for manufacturing the same | |
JP6456317B2 (en) | Display device and flexible display device | |
JP6726973B2 (en) | Display device | |
WO2019012768A1 (en) | Display device | |
US10529790B2 (en) | Organic light-emitting diode display and method of manufacturing the same with no cladding process | |
JP2019020463A (en) | Display and method for manufacturing display | |
KR102653424B1 (en) | Display panel | |
US20180226611A1 (en) | Display device | |
CN112018153A (en) | Display device | |
US11626449B2 (en) | Display device and method for producing display device | |
KR20190118221A (en) | Organic light emitting display device | |
US11644702B2 (en) | Semiconductor substrate | |
US10672856B2 (en) | Display device and method of manufacturing display device | |
JP6789058B2 (en) | Display device and method of manufacturing the display device | |
WO2019049461A1 (en) | Display device and manufacturing method for display device | |
WO2019102834A1 (en) | Display device and method for producing display device |