JP2018107378A - Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor - Google Patents

Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor Download PDF

Info

Publication number
JP2018107378A
JP2018107378A JP2016255002A JP2016255002A JP2018107378A JP 2018107378 A JP2018107378 A JP 2018107378A JP 2016255002 A JP2016255002 A JP 2016255002A JP 2016255002 A JP2016255002 A JP 2016255002A JP 2018107378 A JP2018107378 A JP 2018107378A
Authority
JP
Japan
Prior art keywords
silicon carbide
oxide film
carbide semiconductor
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016255002A
Other languages
Japanese (ja)
Inventor
鈴木 賢二
Kenji Suzuki
賢二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2016255002A priority Critical patent/JP2018107378A/en
Publication of JP2018107378A publication Critical patent/JP2018107378A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a silicon carbide semiconductor device with an enhanced function of a passivation film, and to provide a method of manufacturing the same.SOLUTION: A silicon carbide semiconductor device 100 has: a silicon carbide substrate 101; a first passivation film 102A that covers a principal surface of the silicon carbide substrate 101; and a second passivation film 102B formed on the first passivation film 102A. The first passivation film 102A is a thermal oxide film having a thickness equal to or more than 0.1 μm.SELECTED DRAWING: Figure 1

Description

本発明は、炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法に関する。   The present invention relates to a silicon carbide semiconductor device, a method for manufacturing the same, and a method for forming an oxide film of a silicon carbide semiconductor.

一般に、炭化珪素半導体装置(デバイス)を構成する半導体基板の表面や、表面に形成されて露出した接合構造の終端部には、それらを保護する目的でパッシベーション膜が形成される。パッシベーション膜は、用途に応じた種々の材料、製法を用いて形成される。例えば特許文献1には、化学気相成長(CVD)法を用いて形成する酸化膜が、保護膜として記載されている。また、特許文献2には、ポリイミドからなるパッシベーション膜が記載されている。また、特許文献3には、炭化珪素基板の熱酸化膜の上にスパッタで形成した、非化学量論的窒化ケイ素からなるパッシベーション膜について記載されている。   In general, a passivation film is formed on the surface of a semiconductor substrate constituting a silicon carbide semiconductor device (device) and a terminal portion of a junction structure formed and exposed on the surface for the purpose of protecting them. The passivation film is formed using various materials and manufacturing methods depending on the application. For example, Patent Document 1 describes an oxide film formed using a chemical vapor deposition (CVD) method as a protective film. Patent Document 2 describes a passivation film made of polyimide. Patent Document 3 describes a passivation film made of non-stoichiometric silicon nitride formed by sputtering on a thermal oxide film of a silicon carbide substrate.

図11(a)〜(c)に、従来のパッシベーション膜を備えた炭化珪素半導体装置200、300、400の模式的な断面図を示す。図11(a)、(b)に示すように、従来のパッシベーション膜には、ポリイミド膜202B、302Bの下層に、それぞれ、CVD酸化膜(SiO)202A、CVD窒化膜(SiN)302Aを使用したものがある。しかしながら、CVD酸化膜202Aは、ポーラスが大きいため、耐湿性が低く、デバイスの保護膜としての信頼性が十分でない。また、CVD窒化膜302Aは密着性が低く、剥がれやすい。従来のパッシベーション膜を用いる場合には、これらの問題に対応するための工夫が必要とされている。 11A to 11C are schematic cross-sectional views of silicon carbide semiconductor devices 200, 300, and 400 having conventional passivation films. As shown in FIGS. 11A and 11B, a conventional passivation film uses a CVD oxide film (SiO 2 ) 202A and a CVD nitride film (SiN) 302A under the polyimide films 202B and 302B, respectively. There is what I did. However, since the CVD oxide film 202A has a large porosity, it has low moisture resistance and is not sufficiently reliable as a protective film for the device. Further, the CVD nitride film 302A has low adhesion and is easily peeled off. In the case where a conventional passivation film is used, a device for dealing with these problems is required.

熱酸化膜は、SiCとの密着性が高く、耐湿性はCVD酸化膜より優れているが、一般的には厚く形成することができないため、パッシベーション膜として用いることは難しいと考えられている。特許文献3では、熱酸化膜の厚さが100〜500オングストロームとされており、図11(c)に示すように、パッシベーション膜として厚さを積み増しするため、熱酸化膜402Aの上にCVD酸化膜402Cを形成してなる2層構造としたものが提案されている。ただし、この構造では、CVD酸化膜402Cの存在により、上述したように耐湿性が低くなり、デバイスの保護膜としての信頼性が不十分である。   Although the thermal oxide film has high adhesion to SiC and has better moisture resistance than the CVD oxide film, it is generally considered that it is difficult to use it as a passivation film because it cannot be formed thick. In Patent Document 3, the thickness of the thermal oxide film is set to 100 to 500 angstroms. As shown in FIG. 11C, the thickness of the thermal oxide film is increased as a passivation film. A two-layer structure formed by forming the film 402C has been proposed. However, in this structure, due to the presence of the CVD oxide film 402C, the moisture resistance is lowered as described above, and the reliability as the protective film of the device is insufficient.

特開平6−283523号公報JP-A-6-283523 特開2013−219150号公報JP 2013-219150 A 特許第5254037号Japanese Patent No. 5254037

本発明は、上記事情に鑑みてなされたものであり、パッシベーション膜の機能を高めた炭化珪素半導体装置とその製造方法を提供することを目的とする。
また、本発明は、パッシベーション膜としての機能を高めた炭化珪素半導体の酸化膜の形成方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a silicon carbide semiconductor device having an improved function of a passivation film and a method for manufacturing the same.
Another object of the present invention is to provide a method for forming an oxide film of a silicon carbide semiconductor having an improved function as a passivation film.

MOSFETのゲート部分等に用いる酸化膜は、MOSFETの電気特性を高める観点から薄いほど良いとされており、酸化膜を0.2μm程度まで厚く形成する動機は、これまで存在しなかった。そのため、従来の熱酸化炉は、1200℃以下の温度での処理を想定した構造となっており、酸化膜を0.2μm以上厚く形成するために必要な、1200℃を超える高温処理を可能とする構造のものは、存在しなかった。   The oxide film used for the gate portion of the MOSFET and the like is considered to be as thin as possible from the viewpoint of enhancing the electrical characteristics of the MOSFET, and there has been no motive for forming the oxide film as thick as about 0.2 μm. Therefore, the conventional thermal oxidation furnace has a structure that assumes processing at a temperature of 1200 ° C. or lower, and enables high-temperature processing exceeding 1200 ° C. necessary to form an oxide film with a thickness of 0.2 μm or more. There was no structure that did.

こうした状況下、本発明者は、鋭意検討の結果、厚く形成した熱酸化膜とポリイミドからなる膜とを組み合わせることにより、パッシベーション膜としての機能が高まることを見出した。本発明は、上記課題を解決するため、以下の手段を提供する。   Under such circumstances, as a result of intensive studies, the present inventors have found that the function as a passivation film is enhanced by combining a thick thermal oxide film and a film made of polyimide. The present invention provides the following means in order to solve the above problems.

(1)本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、前記炭化珪素基板の主面上を覆う第1パッシベーション膜と、前記第1パッシベーション膜上に形成された第2パッシベーション膜と、を有し、前記第1パッシベーション膜が、厚さ0.1μm以上の熱酸化膜である。
(2)前記(1)に記載の炭化珪素半導体装置において、前記第2パッシベーション膜が、ポリイミドからなっていてもよい。
(3)前記(1)または(2)のいずれかに記載の炭化珪素半導体装置において、前記炭化珪素基板の面方位が、オフ角を有する(0001)Si面、またはオフ角を有する(000−1)C面であってもよい。
(4)前記(1)〜(3)のいずれか一つに記載の炭化珪素半導体装置において、前記炭化珪素基板の主面に、ショットキーバリアダイオードおよび/または電界効果トランジスタが形成されていてもよい。
(5)本発明の一態様に係る炭化珪素半導体装置の製造方法は、炭化珪素基板と、前記炭化珪素基板の主面上を覆う第1パッシベーション膜と、前記第1パッシベーション膜に積層された第2パッシベーション膜と、を有する炭化珪素半導体装置の製造方法であって、前記炭化珪素基板の主面を、1300℃以上の温度で熱酸化して前記第1パッシベーション膜を形成する熱酸化工程と、前記第1パッシベーション膜に対し、窒素を含む不活性ガス雰囲気中でアニール(Post Oxidation Anneal)を行うPOA工程と、を有する。
(6)前記(5)に記載の炭化珪素半導体装置の製造方法において、前記POA工程における雰囲気ガスとして、窒素のみを用いてもよい。
(7)前記(5)または(6)のいずれかに記載の炭化珪素半導体装置の製造方法において、前記POA工程における処理温度を、前記熱酸化工程における処理温度と同じとしてもよい。
(8)前記(5)〜(7)のいずれか一つに記載の炭化珪素半導体装置の製造方法において、前記アニールを行った第1パッシベーション膜上に、直接、前記第2パッシベーション膜を形成する工程を有し、前記第2パッシベーション膜の材料としてポリイミドを用いてもよい。
(9)本発明の一態様に係る炭化珪素半導体の酸化膜の形成方法は、炭化珪素半導体基板の表面に熱酸化膜を形成する炭化珪素半導体の酸化膜の形成方法であって、熱酸化膜の形成温度を1300℃以上とし、前記熱酸化膜の形成後に連続して、窒素を含む不活性ガス雰囲気中でのアニール(POA)を行う。
(10)前記(9)に記載の炭化珪素半導体の酸化膜の形成方法において、前記POAの温度を、前記熱酸化膜の形成温度と同じとする。
(1) A silicon carbide semiconductor device according to one aspect of the present invention includes a silicon carbide substrate, a first passivation film covering a main surface of the silicon carbide substrate, and a second passivation formed on the first passivation film. And the first passivation film is a thermal oxide film having a thickness of 0.1 μm or more.
(2) In the silicon carbide semiconductor device according to (1), the second passivation film may be made of polyimide.
(3) In the silicon carbide semiconductor device according to any one of (1) and (2), the plane orientation of the silicon carbide substrate has a (0001) Si plane having an off angle or an off angle (000− 1) C plane may be sufficient.
(4) In the silicon carbide semiconductor device according to any one of (1) to (3), even if a Schottky barrier diode and / or a field effect transistor is formed on a main surface of the silicon carbide substrate. Good.
(5) A method for manufacturing a silicon carbide semiconductor device according to an aspect of the present invention includes a silicon carbide substrate, a first passivation film that covers a main surface of the silicon carbide substrate, and a first passivation film stacked on the first passivation film. A thermal oxidation step of thermally oxidizing the main surface of the silicon carbide substrate at a temperature of 1300 ° C. or higher to form the first passivation film; A POA process of annealing the first passivation film in an inert gas atmosphere containing nitrogen (Post Oxidation Annealing).
(6) In the method for manufacturing a silicon carbide semiconductor device according to (5), only nitrogen may be used as the atmospheric gas in the POA process.
(7) In the method for manufacturing a silicon carbide semiconductor device according to any one of (5) and (6), the processing temperature in the POA step may be the same as the processing temperature in the thermal oxidation step.
(8) In the method for manufacturing a silicon carbide semiconductor device according to any one of (5) to (7), the second passivation film is formed directly on the annealed first passivation film. And a polyimide may be used as a material for the second passivation film.
(9) A method for forming an oxide film of a silicon carbide semiconductor according to one aspect of the present invention is a method for forming an oxide film of a silicon carbide semiconductor in which a thermal oxide film is formed on a surface of a silicon carbide semiconductor substrate, and the thermal oxide film The annealing temperature (POA) is performed in an inert gas atmosphere containing nitrogen continuously after the formation of the thermal oxide film.
(10) In the method for forming an oxide film of a silicon carbide semiconductor according to (9), the temperature of the POA is the same as the temperature of forming the thermal oxide film.

本発明の炭化珪素半導体装置では、パッシベーション膜が、0.1μm以上の十分な厚さを有する熱酸化膜と、ポリイミド膜とからなる2層構造を有している。熱酸化膜は、緻密で良質な構造を有しており、炭化珪素基板との密着性、耐湿性に優れているため、これを備えた本発明のパッシベーション膜は、従来のようにCVDで形成したパッシベーション膜に比べて、高い機能を有している。したがって、本発明のパッシベーション膜を用いて炭化珪素半導体装置を形成することにより、その電気特性の信頼性を向上させることができる。   In the silicon carbide semiconductor device of the present invention, the passivation film has a two-layer structure including a thermal oxide film having a sufficient thickness of 0.1 μm or more and a polyimide film. Since the thermal oxide film has a dense and high-quality structure and is excellent in adhesion to the silicon carbide substrate and moisture resistance, the passivation film of the present invention provided with this is formed by CVD as in the prior art. Compared with the passivation film, it has a high function. Therefore, the reliability of the electrical characteristics can be improved by forming a silicon carbide semiconductor device using the passivation film of the present invention.

本発明の炭化珪素半導体装置の製造方法では、パッシベーション膜を構成する酸化膜を熱酸化によって形成する。この熱酸化は、1300℃以上の高い温度で行うため、成長速度を高め、十分な厚さを有する酸化膜を形成することができ、ひいては高い機能を有するパッシベーション膜を形成することができる。したがって、熱酸化後に、CVD等を行って膜厚をさらに増加させる必要がなく、プロセスを簡略化することができる。
また、本発明の炭化珪素半導体の酸化膜の形成方法では、炭化珪素の熱酸化膜の形成を1300℃以上の高い温度で行った後、POA工程の処理を行うことにより、厚くて且つ界面特性にすぐれた酸化膜を形成することができる。
In the method for manufacturing a silicon carbide semiconductor device of the present invention, the oxide film constituting the passivation film is formed by thermal oxidation. Since this thermal oxidation is performed at a high temperature of 1300 ° C. or higher, the growth rate can be increased, an oxide film having a sufficient thickness can be formed, and thus a passivation film having a high function can be formed. Therefore, it is not necessary to further increase the film thickness by performing CVD or the like after thermal oxidation, and the process can be simplified.
In the method of forming an oxide film of a silicon carbide semiconductor according to the present invention, the thermal oxide film of silicon carbide is formed at a high temperature of 1300 ° C. or higher, and then the POA process is performed to increase the thickness and the interface characteristics. An excellent oxide film can be formed.

本発明の一実施形態に係る炭化珪素半導体装置の断面図である。It is sectional drawing of the silicon carbide semiconductor device which concerns on one Embodiment of this invention. (a)〜(e)図1の炭化珪素半導体装置の各製造工程における断面図である。(A)-(e) It is sectional drawing in each manufacturing process of the silicon carbide semiconductor device of FIG. (a)〜(f)従来の炭化珪素半導体装置の各製造工程における断面図である。(A)-(f) It is sectional drawing in each manufacturing process of the conventional silicon carbide semiconductor device. (a)、(b)本発明の実施例1に係る炭化珪素半導体装置の電気特性を示すグラフである。(A), (b) It is a graph which shows the electrical property of the silicon carbide semiconductor device which concerns on Example 1 of this invention. (a)、(b)比較例1に係る炭化珪素半導体装置の電気特性を示すグラフである。(A), (b) It is a graph which shows the electrical property of the silicon carbide semiconductor device which concerns on the comparative example 1. FIG. (a)、(b)比較例2に係る炭化珪素半導体装置の電気特性を示すグラフである。(A), (b) It is a graph which shows the electrical property of the silicon carbide semiconductor device which concerns on the comparative example 2. FIG. 酸化膜の比較実験に係る炭化珪素半導体装置の製造過程において、パッシベーション膜(酸化膜)が形成される速度を示すグラフである。It is a graph which shows the speed | rate in which the passivation film (oxide film) is formed in the manufacture process of the silicon carbide semiconductor device which concerns on the comparative experiment of an oxide film. 酸化膜の比較実験に係る炭化珪素半導体装置を構成するパッシベーション膜の内部または界面に含まれる電荷量を示すグラフである。It is a graph which shows the electric charge amount contained in the inside of the passivation film which comprises the silicon carbide semiconductor device which concerns on the comparative experiment of an oxide film, or an interface. 酸化膜の比較実験に係る炭化珪素半導体装置を構成するパッシベーション膜の界面準位密度を示すグラフである。It is a graph which shows the interface state density of the passivation film which comprises the silicon carbide semiconductor device which concerns on the comparative experiment of an oxide film. 酸化膜の比較実験に係る炭化珪素半導体装置を構成するパッシベーション膜の破壊電界を示すグラフである。It is a graph which shows the breakdown electric field of the passivation film which comprises the silicon carbide semiconductor device which concerns on the comparative experiment of an oxide film. (a)〜(c)は、従来の炭化珪素半導体装置の断面図である。(A)-(c) is sectional drawing of the conventional silicon carbide semiconductor device.

以下、本発明について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。   Hereinafter, the present invention will be described in detail with appropriate reference to the drawings. In the drawings used in the following description, in order to make the features of the present invention easier to understand, the features may be enlarged for the sake of convenience, and the dimensional ratios of the components are different from the actual ones. There is. The materials, dimensions, and the like exemplified in the following description are merely examples, and the present invention is not limited to these, and can be implemented with appropriate modifications within the scope of the effects of the present invention.

[炭化珪素半導体装置の構成]
図1は、本発明の一実施形態に係る炭化珪素半導体装置100の断面図である。炭化珪素半導体装置100は、炭化珪素基板(SiC基板)101と、炭化珪素基板の一方の主面101a上を覆う第1パッシベーション膜102Aと、第1パッシベーション膜102A上に形成された第2パッシベーション膜102Bと、を主な構成要素として有している。
[Configuration of silicon carbide semiconductor device]
FIG. 1 is a cross-sectional view of a silicon carbide semiconductor device 100 according to an embodiment of the present invention. Silicon carbide semiconductor device 100 includes a silicon carbide substrate (SiC substrate) 101, a first passivation film 102A covering one main surface 101a of the silicon carbide substrate, and a second passivation film formed on first passivation film 102A. And 102B as main components.

炭化珪素基板の一方の主面101aから所定の深さの領域に、n型の炭化珪素エピタキシャル膜(SiCエピタキシャル膜)101Aが形成されている。以下では、炭化珪素基板の一方の主面101aが、炭化珪素エピタキシャル膜101Aの表面を意味するものとする。   An n-type silicon carbide epitaxial film (SiC epitaxial film) 101A is formed in a region having a predetermined depth from one main surface 101a of the silicon carbide substrate. Hereinafter, it is assumed that one main surface 101a of the silicon carbide substrate means the surface of silicon carbide epitaxial film 101A.

図1では、さらに、炭化珪素基板の一方の主面101aに機能部(機能素子)110が形成されている場合について示している。機能部110は、炭化珪素半導体装置100の電子デバイスとしての動作を直接担う部分であり、例えばショットキーバリアダイオード(SBD)、電界効果トランジスタ(FET)等が挙げられる。図1では、機能部110がショットキーバリアダイオードの構造を有している場合について、例示されている。具体的には、炭化珪素基板の一方の主面101aに、ショットキー電極103、表面PAD電極104が順に形成されている。また、炭化珪素エピタキシャル膜101Aには、P型イオン注入領域101Bが形成されている。   FIG. 1 further shows a case where functional portion (functional element) 110 is formed on one main surface 101a of the silicon carbide substrate. Functional portion 110 is a portion directly responsible for the operation of silicon carbide semiconductor device 100 as an electronic device, such as a Schottky barrier diode (SBD) or a field effect transistor (FET). FIG. 1 illustrates the case where the functional unit 110 has a Schottky barrier diode structure. Specifically, Schottky electrode 103 and surface PAD electrode 104 are sequentially formed on one main surface 101a of the silicon carbide substrate. In addition, P-type ion implantation region 101B is formed in silicon carbide epitaxial film 101A.

炭化珪素基板の一方の主面101aは、面方位が、オフ角(オフセット角)を有する(0001)Si面、またはオフ角を有する(000−1)C面であることが好ましい。特に、(0001)Si面は、ドーピングを行う際に、(000−1)C面に比べてC/Si比の影響を受けにくく、キャリア濃度を均一に維持させやすいため、機能部110を形成して動作させる上でより好ましい。   One main surface 101a of the silicon carbide substrate is preferably a (0001) Si surface having an off angle (offset angle) or a (000-1) C surface having an off angle. In particular, the (0001) Si surface is less affected by the C / Si ratio than that of the (000-1) C surface when doping, and the carrier concentration is easily maintained. Therefore, it is more preferable for operation.

ショットキー電極103の材料としては、Mo(モリブデン)、Ti(チタン)等が挙げられる。後述する実施例では、Moを用いた場合について例示している。   Examples of the material for the Schottky electrode 103 include Mo (molybdenum) and Ti (titanium). In the examples described later, the case where Mo is used is illustrated.

表面PAD電極104、裏面PAD電極105は、Ni膜、Ti膜、Al膜等を積層してなる金属膜(積層膜)である。この場合のNi膜、Ti膜、Al膜の厚さは、それぞれ、100nm程度、150nm程度、4nm程度とすることが好ましい。   The front surface PAD electrode 104 and the back surface PAD electrode 105 are metal films (laminated films) formed by laminating Ni films, Ti films, Al films, and the like. In this case, the thicknesses of the Ni film, Ti film, and Al film are preferably about 100 nm, about 150 nm, and about 4 nm, respectively.

第1パッシベーション膜102Aは、厚さ0.1μm以上の熱酸化膜(SiO膜)である。この熱酸化膜は、炭化珪素エピタキシャル膜101Aの被成膜面(ここでは主面101a)近傍に拡散させた酸素分子が、そこに存在するシリコン原子と結合して形成されるものである。そのため、炭化珪素基板102と第1パッシベーション膜102Aとの間には、連続的な結晶構造を有する良好な界面が形成されている。また、この熱酸化膜は、後述するように1300℃以上の高い温度で形成されたものであるため、緻密で良質な膜となっている。また、この熱酸化膜は、耐薬品性においてもCVD酸化膜より優れている。 The first passivation film 102A is a thermal oxide film (SiO 2 film) having a thickness of 0.1 μm or more. This thermal oxide film is formed by bonding oxygen molecules diffused in the vicinity of a film formation surface (main surface 101a in this case) of silicon carbide epitaxial film 101A with silicon atoms existing there. Therefore, a good interface having a continuous crystal structure is formed between silicon carbide substrate 102 and first passivation film 102A. Moreover, since this thermal oxide film is formed at a high temperature of 1300 ° C. or higher as will be described later, it is a dense and high-quality film. Further, this thermal oxide film is superior to the CVD oxide film in chemical resistance.

なお、CVD酸化膜は熱酸化に比べて低温で形成できるが、SiCとOの比は成膜条件依存が大きく、未結合の手も多数あり、膜質や膜厚精度(均一性)も熱酸化膜に比べて劣っており、また耐圧も熱酸化膜に比べて劣っている。 Although a CVD oxide film can be formed at a lower temperature than thermal oxidation, the ratio of SiC and O 2 is largely dependent on the film formation conditions, and there are many unbonded hands, and the film quality and film thickness accuracy (uniformity) are also high. It is inferior to the oxide film, and the breakdown voltage is also inferior to the thermal oxide film.

第2パッシベーション膜102Bは、ポリイミド(ポリイミド系樹脂)からなる。ポリイミドは、他の有機材料に比較して耐熱性が高く、かつ、電気的特性および機械的特性に優れているなどの利点を有している。第2パッシベーション膜102Bの厚さは、第1パッシベーション膜102Aの約50倍以上100倍以下であることが好ましい。第2パッシベーション膜102Bは、第1パッシベーション膜102A上に直接形成されていることが好ましい。   The second passivation film 102B is made of polyimide (polyimide resin). Polyimide has advantages such as higher heat resistance than other organic materials and excellent electrical and mechanical properties. The thickness of the second passivation film 102B is preferably about 50 to 100 times that of the first passivation film 102A. The second passivation film 102B is preferably formed directly on the first passivation film 102A.

本実施形態に係るパッシベーション膜102は、0.1μm以上の十分な厚さを有する熱酸化膜と、ポリイミド膜とからなる2層構造を有している。熱酸化膜は、緻密で良質な構造を有しており、炭化珪素基板101との密着性、耐湿性に優れているため、これを備えたパッシベーション膜102は、従来のようにCVDで形成したパッシベーション膜に比べて、高い機能を有している。したがって、本実施形態に係るパッシベーション膜102を用いて炭化珪素半導体装置100を形成することにより、その電気特性の信頼性を向上させることができる。   The passivation film 102 according to the present embodiment has a two-layer structure including a thermal oxide film having a sufficient thickness of 0.1 μm or more and a polyimide film. Since the thermal oxide film has a dense and high-quality structure and is excellent in adhesion to the silicon carbide substrate 101 and moisture resistance, the passivation film 102 provided with this is formed by CVD as in the prior art. Compared to the passivation film, it has a higher function. Therefore, the reliability of the electrical characteristics can be improved by forming the silicon carbide semiconductor device 100 using the passivation film 102 according to the present embodiment.

[炭化珪素半導体装置の製造方法]
本実施形態に係る炭化珪素半導体装置100は、主に次の工程A1〜A8を経て製造することができる。
[Method for Manufacturing Silicon Carbide Semiconductor Device]
Silicon carbide semiconductor device 100 according to the present embodiment can be manufactured mainly through the following steps A1 to A8.

<工程A1>
図2(a)に示すように、一方の主面101aにn型の炭化珪素エピタキシャル膜101Aが形成された、炭化珪素基板101を準備する。
<Process A1>
As shown in FIG. 2A, a silicon carbide substrate 101 having an n-type silicon carbide epitaxial film 101A formed on one main surface 101a is prepared.

<工程A2>
フォトリソグラフィ法を用いて、炭化珪素エピタキシャル膜101Aの所定の領域に、アルミニウム(Al)等のp型不純物のイオンを注入し、p型イオン注入領域101Bを形成する。ここでのp型イオン注入領域101Bは、後工程で形成するショットキー電極と少なくとも一部が重なる位置において、炭化珪素基板の一方の主面101aから0.8μm程度の深さの領域となる。
<Process A2>
Using a photolithography method, ions of a p-type impurity such as aluminum (Al) are implanted into a predetermined region of the silicon carbide epitaxial film 101A to form a p-type ion implantation region 101B. The p-type ion implantation region 101B here is a region having a depth of about 0.8 μm from one main surface 101a of the silicon carbide substrate at a position at least partially overlapping with a Schottky electrode formed in a later step.

<工程A3(熱酸化(ドライ酸化)工程)>
炭化珪素エピタキシャル膜101Aが形成された炭化珪素基板101を、SiCチューブで構成される熱酸化炉内に配置し、カンタルヒーターを用いてこの炭化珪素基板101を加熱(熱酸化、ドライ酸化)する。これにより、図2(a)に示すように、炭化珪素基板の一方の主面101aに対して熱酸化膜(第1パッシベーション膜)102Aを形成することができる。
<Process A3 (thermal oxidation (dry oxidation) process)>
Silicon carbide substrate 101 on which silicon carbide epitaxial film 101A is formed is placed in a thermal oxidation furnace formed of an SiC tube, and this silicon carbide substrate 101 is heated (thermal oxidation, dry oxidation) using a cantal heater. Thereby, as shown in FIG. 2A, a thermal oxide film (first passivation film) 102A can be formed on one main surface 101a of the silicon carbide substrate.

通常は、石英チューブで構成される熱酸化炉が用いられるが、このタイプの熱酸化炉では、加熱温度は最大でも1200℃であり、この場合に形成される熱酸化膜の厚さは、0.05μm程度にしかならない。これに対し、上記SiCチューブおよびカンタルヒーターを用いるタイプでは、1350℃以上の高い温度での加熱が可能となる。1350℃まで加熱する場合の酸化レートは、同じ供給酸素流量で、1200℃まで加熱する場合の酸化レートの約8倍になる。そのため、1350℃まで加熱する場合には、1200℃まで加熱する場合と同じ酸化時間で、厚さ0.2μmの熱酸化膜を形成することができる。   Normally, a thermal oxidation furnace composed of a quartz tube is used. In this type of thermal oxidation furnace, the heating temperature is 1200 ° C. at the maximum, and the thickness of the thermal oxide film formed in this case is 0. Only about 05μm. In contrast, in the type using the SiC tube and the Kanthal heater, heating at a high temperature of 1350 ° C. or higher is possible. The oxidation rate for heating to 1350 ° C. is about 8 times the oxidation rate for heating to 1200 ° C. at the same supply oxygen flow rate. Therefore, when heating to 1350 ° C., a 0.2 μm thick thermal oxide film can be formed in the same oxidation time as when heating to 1200 ° C.

形成する熱酸化膜の厚さを0.1μm以上とするため、ここでの加熱温度は1300℃以上とすることが好ましく、加熱時間は50分以上とすることが好ましい。   In order to set the thickness of the thermal oxide film to be formed to 0.1 μm or more, the heating temperature here is preferably 1300 ° C. or more, and the heating time is preferably 50 minutes or more.

<工程A4(POA工程)>
熱酸化工程を経た被処理体をアニール炉内に配置し、炉内を窒化系ガス(NまたはNO)雰囲気とした上で、第1パッシベーション膜102Aに対してアニール(POA:Post Oxidation Anneal)処理を行う。ここでの加熱温度は、1300℃以上1350℃以下とすることが好ましく、加熱時間は、30分以上60分以下とすることが好ましい。POA処理は、熱酸化後に連続して行うことが好ましい。POA処理の温度は、熱酸化の温度と同じとすることが好ましい。この場合、熱酸化工程とPOA工程との間に、炉内の温度を上昇・下降させるステップが不要となり、炉内のガスの切り替え(O→N)だけ行えばよいことになるため、工程間の処理を簡略化することができる。
<Process A4 (POA process)>
The object to be processed that has undergone the thermal oxidation process is placed in an annealing furnace, and the inside of the furnace is put into a nitriding gas (N 2 or N 2 O) atmosphere, and then the first passivation film 102A is annealed (POA: Post Oxidation). (Annual) processing. The heating temperature here is preferably 1300 ° C. or more and 1350 ° C. or less, and the heating time is preferably 30 minutes or more and 60 minutes or less. The POA treatment is preferably performed continuously after thermal oxidation. The temperature of the POA treatment is preferably the same as the temperature of thermal oxidation. In this case, there is no need to increase or decrease the temperature in the furnace between the thermal oxidation process and the POA process, and only the gas switching in the furnace (O 2 → N 2 ) needs to be performed. Processing between processes can be simplified.

このアニールにより、第1パッシベーション膜102Aが強固となり、また基板に対する付着強度を高めることができる。ここでのPOA処理は、熱酸化膜の硬質化を図るものである。高温熱酸化により形成された緻密な熱酸化膜に対して窒化系ガスを導入した高温POA処理を行うことにより、密着性を維持して硬質化した熱酸化膜を得ることができる。この熱酸化膜は、耐湿性にも優れており、パッシベーション膜としての優位性を有している。   By this annealing, the first passivation film 102A is strengthened and the adhesion strength to the substrate can be increased. The POA process here is to harden the thermal oxide film. By performing a high temperature POA process in which a nitriding gas is introduced on a dense thermal oxide film formed by high temperature thermal oxidation, a hardened thermal oxide film can be obtained while maintaining adhesion. This thermal oxide film is excellent in moisture resistance and has an advantage as a passivation film.

<工程A5(裏面電極形成工程)>
図2(a)に示すように、炭化珪素基板の他方の主面101bに裏面オーミック電極105を形成する。具体的には、まず、コーターデベロッパーで一方の主面101aにレジストを塗布して保護した後、工程A3で他方の主面101bに形成された熱酸化膜を、フッ酸処理で除去する。続いて、露出した炭化珪素基板の他方の主面101bに対して、スパッタ法または蒸着法を用いて、Ni等からなる金属膜を100nm程度形成する。さらに、不活性ガス雰囲気または真空中で、約950℃の熱処理を5分程度行うことにより、炭化珪素基板とオーミックコンタクトする裏面電極105が得られる。
<Process A5 (Back Electrode Formation Process)>
As shown in FIG. 2A, a back ohmic electrode 105 is formed on the other main surface 101b of the silicon carbide substrate. Specifically, first, a coater developer applies a resist to one main surface 101a to protect it, and then the thermal oxide film formed on the other main surface 101b in step A3 is removed by hydrofluoric acid treatment. Subsequently, a metal film made of Ni or the like is formed with a thickness of about 100 nm on the other main surface 101b of the exposed silicon carbide substrate by sputtering or vapor deposition. Further, by performing heat treatment at about 950 ° C. for about 5 minutes in an inert gas atmosphere or in vacuum, back electrode 105 that makes ohmic contact with the silicon carbide substrate is obtained.

<工程A6(ショットキー電極形成工程)>
図2(b)に示すように、フッ酸によるエッチング処理を行って、電極形成領域の熱酸化膜102Aを除去する。続いて、図2(c)に示すように、エッチング処理によって露出した炭化珪素基板の一方の主面101aに対し、スパッタ法または蒸着法を用いて、ショットキー電極103を形成する。さらに、不活性ガス雰囲気または真空中で、約650℃の熱処理を10分程度行うことにより、ショットキー電極アニールを行う。
<工程A7(表面電極形成工程)>
図2(c)に示すように、工程A6で形成したショットキー電極103上に、スパッタ法または蒸着法を用いて、Ni膜、Ti膜、Al膜を積層してなる金属膜を約4.2um形成し、PAD電極104が得られる。
<Process A6 (Schottky electrode formation process)>
As shown in FIG. 2B, etching with hydrofluoric acid is performed to remove the thermal oxide film 102A in the electrode formation region. Subsequently, as shown in FIG. 2C, a Schottky electrode 103 is formed on one main surface 101a of the silicon carbide substrate exposed by the etching process using a sputtering method or an evaporation method. Further, Schottky electrode annealing is performed by performing a heat treatment at about 650 ° C. for about 10 minutes in an inert gas atmosphere or vacuum.
<Process A7 (surface electrode formation process)>
As shown in FIG. 2C, a metal film formed by laminating a Ni film, a Ti film, and an Al film on the Schottky electrode 103 formed in step A6 by using a sputtering method or a vapor deposition method is about 4. 2 μm is formed, and the PAD electrode 104 is obtained.

<工程A8>
図2(d)に示すように、塗布法により、電極形成工程を経た被処理体の全面に、感光性のポリイミド膜(第2パッシベーション膜)102Bを形成する。第2パッシベーション膜102Bは、第1パッシベーション膜102A上に直接形成されることになる。続いて、図2(e)に示すように、エッチング処理を行って表面PAD電極104の少なくとも一部を露出させることにより、本実施形態に係る炭化珪素半導体装置100が得られる。
<Process A8>
As shown in FIG. 2D, a photosensitive polyimide film (second passivation film) 102B is formed on the entire surface of the object to be processed after the electrode formation step by a coating method. The second passivation film 102B is directly formed on the first passivation film 102A. Subsequently, as shown in FIG. 2E, the silicon carbide semiconductor device 100 according to the present embodiment is obtained by performing an etching process to expose at least a part of the surface PAD electrode 104.

次に、本実施形態に係る炭化珪素半導体装置100の製造方法を、図11(c)に示した従来構造の炭化珪素半導体装置400の製造方法と比較する。そのために、炭化珪素半導体装置400の製造方法について、図3(a)〜(f)を用いて説明する。炭化珪素半導体装置400は、主に次の工程B1〜B8を経て製造することができる。   Next, the method for manufacturing silicon carbide semiconductor device 100 according to the present embodiment will be compared with the method for manufacturing silicon carbide semiconductor device 400 having the conventional structure shown in FIG. Therefore, a method for manufacturing silicon carbide semiconductor device 400 will be described with reference to FIGS. Silicon carbide semiconductor device 400 can be manufactured mainly through the following steps B1 to B8.

<工程B1>
工程A1と同様に、一方の主面401aにn型の炭化珪素エピタキシャル膜401Aが形成された、炭化珪素基板401を準備する。
<Process B1>
Similar to step A1, a silicon carbide substrate 401 having an n-type silicon carbide epitaxial film 401A formed on one main surface 401a is prepared.

<工程B2>
工程A2と同様に、炭化珪素エピタキシャル膜401Aの所定の領域に、p型イオン注入領域401Bを形成する。
<Process B2>
Similar to step A2, p-type ion implantation region 401B is formed in a predetermined region of silicon carbide epitaxial film 401A.

<工程B3(熱酸化(ドライ酸化)工程)>
炭化珪素エピタキシャル膜401Aが形成された炭化珪素基板401を、従来の石英チューブで構成される熱酸化炉内に配置し、この炭化珪素基板401を加熱する。これにより、図3(a)に示すように、炭化珪素基板の一方の主面401aに対して熱酸化膜402Aを形成することができる。加熱温度は、最大でも1200℃であるため、形成される熱酸化膜402Aの厚さは最大で500Å程度となる。
<Process B3 (thermal oxidation (dry oxidation) process)>
Silicon carbide substrate 401 on which silicon carbide epitaxial film 401A is formed is placed in a conventional thermal oxidation furnace composed of a quartz tube, and silicon carbide substrate 401 is heated. Thereby, as shown in FIG. 3A, thermal oxide film 402A can be formed on one main surface 401a of the silicon carbide substrate. Since the heating temperature is 1200 ° C. at the maximum, the thickness of the formed thermal oxide film 402A is about 500 mm at the maximum.

<工程B4(CVD酸化工程)>
パッシベーション膜として機能する2000Å程度の厚さの酸化膜を形成するため、図3(b)に示すように、熱酸化膜402Aの上に1500Å程度の厚さのCVD酸化膜402Cを形成する。
<Process B4 (CVD oxidation process)>
In order to form an oxide film having a thickness of about 2000 mm that functions as a passivation film, a CVD oxide film 402C having a thickness of about 1500 mm is formed on the thermal oxide film 402A as shown in FIG.

<工程B5(裏面電極形成工程)>
工程A5と同様に、図3(b)に示すように、炭化珪素基板の他方の主面401bに裏面オーミック電極405を形成する。
<Process B5 (Back Electrode Formation Process)>
Similarly to step A5, as shown in FIG. 3B, a back surface ohmic electrode 405 is formed on the other main surface 401b of the silicon carbide substrate.

<工程B6(ショットキー電極形成工程)>
工程A6と同様に、図3(c)に示すように、電極形成領域の熱酸化膜402Aを除去し、図3(d)に示すように、炭化珪素基板の一方の主面401aに対し、スパッタ法または蒸着法を用いてショットキー電極403を形成する。
<工程B7(表面電極形成工程)>
工程A7と同様に、図3(d)に示すように、工程B6で形成したショットキー電極403上に、スパッタ法または蒸着法を用いて、Ni膜、Ti膜、Al膜を積層してなる金属膜を約4.2um形成し、PAD電極404が得られる。
<Process B6 (Schottky electrode formation process)>
Similarly to step A6, as shown in FIG. 3C, the thermal oxide film 402A in the electrode formation region is removed, and as shown in FIG. 3D, one main surface 401a of the silicon carbide substrate is removed. A Schottky electrode 403 is formed by a sputtering method or an evaporation method.
<Process B7 (surface electrode formation process)>
As in step A7, as shown in FIG. 3D, a Ni film, a Ti film, and an Al film are stacked on the Schottky electrode 403 formed in step B6 by sputtering or vapor deposition. A PAD electrode 404 is obtained by forming a metal film of about 4.2 μm.

<工程B8>
図3(e)に示すように、塗布法により、電極形成工程を経た被処理体の全面に、感光性のポリイミド膜(第2パッシベーション膜)402Bを形成する。続いて、図3(f)に示すように、エッチング処理を行って表面PAD電極404の少なくとも一部を露出させることにより、従来構造の炭化珪素半導体装置400が得られる。
<Process B8>
As shown in FIG. 3E, a photosensitive polyimide film (second passivation film) 402B is formed on the entire surface of the object to be processed after the electrode formation process by a coating method. Subsequently, as shown in FIG. 3F, an etching process is performed to expose at least part of the surface PAD electrode 404, whereby silicon carbide semiconductor device 400 having a conventional structure is obtained.

従来の構造の炭化珪素半導体装置400の製造方法では、パッシベーション膜を構成する酸化膜を、熱酸化、CVD酸化の2工程を経て形成するのに対し、本実施形態に係る炭化珪素半導体装置100の製造方法では、熱酸化の1工程のみを経て形成することができる。   In the manufacturing method of silicon carbide semiconductor device 400 having a conventional structure, the oxide film constituting the passivation film is formed through two steps of thermal oxidation and CVD oxidation, whereas silicon carbide semiconductor device 100 according to the present embodiment is formed. In the manufacturing method, it can be formed through only one step of thermal oxidation.

なお、CVD膜402Cはポーラスを多く含んでおり、緻密な熱酸化膜402Aに比べてエッチング速度が大きい。そのため、工程B6において、フッ酸によるエッチング処理を行った際に、酸化膜402AとCVD膜402Cとで削れ量が異なり、炭化珪素基板の一方の主面101aに対して垂直な壁面(エッチング面)を形成することが難しい。この場合、エッチングされた領域に形成する電極のサイズが変化することになるため、所定の電気特性が得られない虞がある。   Note that the CVD film 402C contains a large amount of porous and has a higher etching rate than the dense thermal oxide film 402A. Therefore, in step B6, when etching with hydrofluoric acid is performed, the amount of abrasion differs between oxide film 402A and CVD film 402C, and the wall surface (etching surface) is perpendicular to one main surface 101a of the silicon carbide substrate. Difficult to form. In this case, since the size of the electrode formed in the etched region changes, there is a possibility that predetermined electrical characteristics cannot be obtained.

これに対し、本実施形態のパッシベーション膜は、熱酸化膜のみで構成されているため、膜全体にわたってエッチング速度が均一である。したがって、本実施形態に係る炭化珪素半導体装置400の製造方法では、パッシベーション膜に対してエッチング処理を行った際に、垂直な壁面を形成することができるため、上記のような問題が生じることはない。   On the other hand, since the passivation film of the present embodiment is composed only of the thermal oxide film, the etching rate is uniform over the entire film. Therefore, in the method for manufacturing silicon carbide semiconductor device 400 according to the present embodiment, when the passivation film is etched, a vertical wall surface can be formed, and thus the above problem occurs. Absent.

本実施形態に係る炭化珪素半導体装置100の製造方法では、パッシベーション膜103を構成する酸化膜を熱酸化によって形成する。この熱酸化は、1300℃以上の高い温度で行うため、成長速度を高め、十分な厚さを有する酸化膜を形成することができ、ひいては高い機能を有するパッシベーション膜102を形成することができる。したがって、熱酸化後に、CVD等を行って膜厚をさらに増加させる必要がなく、プロセスを簡略化することができる。   In the method for manufacturing silicon carbide semiconductor device 100 according to the present embodiment, the oxide film constituting passivation film 103 is formed by thermal oxidation. Since this thermal oxidation is performed at a high temperature of 1300 ° C. or higher, the growth rate can be increased, an oxide film having a sufficient thickness can be formed, and thus the passivation film 102 having a high function can be formed. Therefore, it is not necessary to further increase the film thickness by performing CVD or the like after thermal oxidation, and the process can be simplified.

本明細書では、熱酸化膜の形成温度を1300℃以上とし、引き続いて窒素雰囲気でPOAを行うことにより作成した酸化膜に、ポリイミドを用いた第2のパッシベーション膜を形成して用いる例を示したが、この0.1μmの厚い熱酸化膜は他の構造の保護膜として用いることもできる。   In this specification, an example is shown in which a second passivation film using polyimide is formed and used on an oxide film formed by performing a thermal oxidation film formation temperature of 1300 ° C. or higher and subsequently performing POA in a nitrogen atmosphere. However, this 0.1 μm thick thermal oxide film can also be used as a protective film of another structure.

以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。   Hereinafter, the effects of the present invention will be made clearer by examples. In addition, this invention is not limited to a following example, In the range which does not change the summary, it can change suitably and can implement.

(実施例1)
上述した実施形態に係る炭化珪素半導体装置100において、機能部110を構成するショットキーバリアダイオードの電流電圧特性を調べた。炭化珪素半導体装置100を製造する際の各種条件を、次のように設定した。
Example 1
In silicon carbide semiconductor device 100 according to the above-described embodiment, the current-voltage characteristics of the Schottky barrier diode constituting functional unit 110 were examined. Various conditions for manufacturing silicon carbide semiconductor device 100 were set as follows.

熱酸化膜103Aを形成する際の加熱温度を1350℃とし、加熱時間を100分とし、その結果として、厚さ0.2μmの熱酸化膜103Aを炭化珪素基板101上に形成した。形成した熱酸化膜103Aに対して、窒素雰囲気でのPOA処理を行った。このとき、加熱温度を1350℃とし、加熱時間を30分とした。また、ポリイミド原料の塗布条件を調整して、厚さ10μmのポリイミド膜を熱酸化膜103Aの上に形成した。ショットキー電極103、表面PAD電極104、裏面PAD電極105の厚さを、それぞれ、0.1μm、4.2μm、0.7μmとした。   The heating temperature for forming the thermal oxide film 103A was 1350 ° C., the heating time was 100 minutes, and as a result, a thermal oxide film 103A having a thickness of 0.2 μm was formed on the silicon carbide substrate 101. The formed thermal oxide film 103A was subjected to POA treatment in a nitrogen atmosphere. At this time, the heating temperature was 1350 ° C. and the heating time was 30 minutes. Further, the polyimide raw material coating conditions were adjusted to form a 10 μm thick polyimide film on the thermal oxide film 103A. The thicknesses of the Schottky electrode 103, the front surface PAD electrode 104, and the back surface PAD electrode 105 were 0.1 μm, 4.2 μm, and 0.7 μm, respectively.

図4(a)は、炭化珪素基板101の各位置における、ショットキーバリアダイオードの順方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、順方向電圧V[V]、順方向電流I[A]を示している。図4(a)のグラフから、位置ごとの電流ばらつきがなく、また所定の電流値が得られており、順方向においては電流電圧特性が良好であることが分かる。 FIG. 4A is a graph showing current-voltage characteristics in the forward direction of the Schottky barrier diode at each position of the silicon carbide substrate 101. The horizontal and vertical axes of the graph indicate the forward voltage V f [V] and the forward current I f [A], respectively. From the graph of FIG. 4A, it can be seen that there is no current variation at each position, a predetermined current value is obtained, and the current-voltage characteristic is good in the forward direction.

図4(b)は、炭化珪素基板101の各位置における、ショットキーバリアダイオードの逆方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、逆方向電圧V[V]、逆方向電流I[A]を示している。図4(b)のグラフから、位置ごとの電流ばらつきがなく、また、耐圧の設計値(ここでは1200V)において、逆方向リーク電流が10μAに抑えられており、逆方向においても電流電圧特性が良好であることが分かる。 FIG. 4B is a graph showing current-voltage characteristics in the reverse direction of the Schottky barrier diode at each position of the silicon carbide substrate 101. The horizontal and vertical axes of the graph indicate the reverse voltage V r [V] and the reverse current I r [A], respectively. From the graph of FIG. 4B, there is no current variation at each position, the reverse leakage current is suppressed to 10 μA at the withstand voltage design value (1200 V here), and the current-voltage characteristics are also observed in the reverse direction. It turns out that it is favorable.

(比較例1)
図11(a)に示す従来の構成による炭化珪素半導体装置200において、機能部を構成するショットキーバリアダイオードの電流電圧特性を調べた。炭化珪素半導体装置を製造する際に、ポリイミド膜とともに2層構造を形成する酸化膜(SiO膜)を、プラズマCVDによる厚さ2000ÅのCVD酸化膜とした。それ以外の構成については、実施例1と同様である。
(Comparative Example 1)
In the silicon carbide semiconductor device 200 having the conventional configuration shown in FIG. 11A, the current-voltage characteristics of the Schottky barrier diode constituting the functional unit were examined. When manufacturing the silicon carbide semiconductor device, an oxide film (SiO 2 film) that forms a two-layer structure together with the polyimide film was a CVD oxide film having a thickness of 2000 mm by plasma CVD. Other configurations are the same as those in the first embodiment.

図5(a)は、炭化珪素基板201の各位置における、ショットキーバリアダイオードの順方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、順方向電圧V[V]、順方向電流I[A]を示している。図5(a)のグラフから、位置ごとの電流ばらつきが大きく、所定の電流値が得られていないものも見られ、順方向においては電流電圧特性が良好でないことが分かる。 FIG. 5A is a graph showing current-voltage characteristics in the forward direction of the Schottky barrier diode at each position of the silicon carbide substrate 201. The horizontal and vertical axes of the graph indicate the forward voltage V f [V] and the forward current I f [A], respectively. From the graph of FIG. 5A, it can be seen that there is a large current variation at each position and a predetermined current value is not obtained, and the current-voltage characteristics are not good in the forward direction.

図5(b)は、炭化珪素基板201の各位置における、ショットキーバリアダイオードの逆方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、逆方向電圧V[V]、逆方向電流I[A]を示している。図5(b)のグラフから、位置ごとの電流ばらつきが大きく、また、耐圧の設計値(ここでは1200V)において逆方向リーク電流が1mAも流れており、逆方向においても電流電圧特性が良好でないことが分かる。 FIG. 5B is a graph showing current-voltage characteristics in the reverse direction of the Schottky barrier diode at each position of the silicon carbide substrate 201. The horizontal and vertical axes of the graph indicate the reverse voltage V r [V] and the reverse current I r [A], respectively. From the graph of FIG. 5B, the current variation at each position is large, and the reverse leakage current flows as much as 1 mA at the withstand voltage design value (1200 V here), and the current-voltage characteristics are not good even in the reverse direction. I understand that.

(比較例2)
図11(c)に示す従来の構成による炭化珪素半導体装置400において、機能部を構成するショットキーバリアダイオードの電流電圧特性を調べた。炭化珪素半導体装置を製造する際に、ポリイミド膜とともに3層構造を形成する酸化膜(SiO膜)のうち、下層側を厚さ500Åの熱酸化膜とし、上層側をプラズマCVDによる厚さ1500ÅのCVD酸化膜とした。それ以外の構成については、実施例1と同様である。
(Comparative Example 2)
In the silicon carbide semiconductor device 400 having the conventional configuration shown in FIG. 11C, the current-voltage characteristics of the Schottky barrier diode constituting the functional unit were examined. Of the oxide film (SiO 2 film) that forms a three-layer structure together with the polyimide film when manufacturing the silicon carbide semiconductor device, the lower layer side is a thermal oxide film having a thickness of 500 mm, and the upper layer side is 1500 mm thick by plasma CVD. The CVD oxide film was used. Other configurations are the same as those in the first embodiment.

図6(a)は、炭化珪素基板401の各位置における、ショットキーバリアダイオードの順方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、順方向電圧V[V]、順方向電流I[A]を示している。図6(a)のグラフから、位置ごとの電流ばらつきは少なく、また所定の電流値が得られている。順方向の電流電圧特性は、酸化膜をCVDのみで形成する場合(比較例1)に比べて改善されていることが分かる。 FIG. 6A is a graph showing current-voltage characteristics in the forward direction of the Schottky barrier diode at each position on the silicon carbide substrate 401. The horizontal and vertical axes of the graph indicate the forward voltage V f [V] and the forward current I f [A], respectively. From the graph of FIG. 6A, there is little current variation at each position, and a predetermined current value is obtained. It can be seen that the forward current-voltage characteristics are improved as compared with the case where the oxide film is formed only by CVD (Comparative Example 1).

図6(b)は、炭化珪素基板401の各位置における、ショットキーバリアダイオードの逆方向の電流電圧特性を示すグラフである。グラフの横軸、縦軸は、それぞれ、逆方向電圧V[V]、逆方向電流I[A]を示している。図5(b)のグラフから、位置ごとの電流ばらつきが大きく、また、耐圧が設計値(ここでは1200V)に達していないものがあり、逆方向においては電流電圧特性が良好でないことが分かる。 FIG. 6B is a graph showing current-voltage characteristics in the reverse direction of the Schottky barrier diode at each position on the silicon carbide substrate 401. The horizontal and vertical axes of the graph indicate the reverse voltage V r [V] and the reverse current I r [A], respectively. From the graph of FIG. 5 (b), it can be seen that there is a large current variation at each position, and the breakdown voltage does not reach the design value (1200V here), and the current-voltage characteristics are not good in the reverse direction.

(実施例2)
<酸化膜形成方法の比較>
異なる酸化膜形成方法での酸化膜質性能試験を行った。
下記[1]〜[5]の条件で熱酸化およびPOA処理を行った場合について、酸化レート(酸化速度)、酸化膜内・界面における電荷量、界面準位密度、酸化膜破壊電界を、MOSキャパシタ(MOSCAP)素子を作成して調べた。MOSCAP素子の構造は、炭化珪素エピタキシャルウエハのエピタキシャル側表面に酸化膜を形成し、上面及び下面に特性測定用の電極を形成し、素子間を分離したものである。酸化膜が形成される面は(0001)Si面である。
(Example 2)
<Comparison of oxide film formation methods>
The oxide film quality performance test was conducted with different oxide film formation methods.
For the case where thermal oxidation and POA treatment are performed under the following conditions [1] to [5], the oxidation rate (oxidation rate), the amount of charge at the inside / interface of the oxide film, the interface state density, and the oxide film breakdown electric field A capacitor (MOSCAP) device was created and examined. The structure of the MOSCAP element is such that an oxide film is formed on the epitaxial side surface of the silicon carbide epitaxial wafer, electrodes for characteristic measurement are formed on the upper and lower surfaces, and the elements are separated. The surface on which the oxide film is formed is a (0001) Si surface.

酸化膜及びPOAの形成条件として、次の5種類([1]〜[5])を比較した。[1]が熱酸化膜の形成温度が1300℃以上で熱酸化工程の処理後に連続してPOA工程を行った本発明の条件である。
[1]ドライ酸化/酸化種:O、N−POA/処理温度:1350℃
[2]ドライ酸化/酸化種:O、N−POA/処理温度:1200℃
[3]ドライ酸化/酸化種:O、NO−POA/処理温度:1200℃
[4]ドライ酸化/酸化種:O、H−POA/処理温度:1200℃
[5]ウェット酸化(パイロジェニック酸化)/酸化種:N/処理温度:1200℃
The following five types ([1] to [5]) were compared as conditions for forming the oxide film and POA. [1] is the condition of the present invention in which the formation temperature of the thermal oxide film is 1300 ° C. or higher and the POA process is continuously performed after the thermal oxidation process.
[1] Dry oxidation / oxidation species: O 2 , N 2 -POA / treatment temperature: 1350 ° C.
[2] Dry oxidation / oxidation species: O 2 , N 2 -POA / treatment temperature: 1200 ° C.
[3] Dry oxidation / oxidation species: O 2 , N 2 O—POA / treatment temperature: 1200 ° C.
[4] Dry oxidation / oxidation species: O 2 , H 2 —POA / treatment temperature: 1200 ° C.
[5] Wet oxidation (pyrogenic oxidation) / oxidized species: N 2 / treatment temperature: 1200 ° C.

図7は、上記[1]〜[5]の条件でPOA処理を行った場合の酸化レート(nm/min)を示すグラフである。横軸には、上記[1]〜[5]の条件を、左側から順に略称で示している。図7に示すように、[1]の条件で熱酸化およびPOA処理を行った場合の酸化レートは、[2]〜[4]の条件で行った場合の約8倍になっている。この結果から、高温のドライ酸化(熱酸化)とNガスを導入したPOA処理との組み合わせが、酸化膜を厚く形成する上で、より好適な条件であることが分かる。 FIG. 7 is a graph showing the oxidation rate (nm / min) when the POA treatment is performed under the conditions [1] to [5]. On the horizontal axis, the conditions [1] to [5] are abbreviated in order from the left side. As shown in FIG. 7, the oxidation rate when the thermal oxidation and the POA treatment are performed under the condition [1] is about eight times as high as when performed under the conditions [2] to [4]. From this result, it can be seen that a combination of high-temperature dry oxidation (thermal oxidation) and POA treatment in which N 2 gas is introduced is a more preferable condition for forming a thick oxide film.

ドライ酸化プロセスに比べてウェット酸化プロセスは複雑であり、ウェット酸化で形成した膜は、一般に膜質が安定しないため、熱酸化膜の形成は、ドライ酸化で行うことが好ましい。したがって、[5]の条件で熱酸化およびPOA処理を行った場合の酸化レートが、[2]〜[4]の条件で行った場合の約3.3倍になっているが、ウェット酸化を行う点において、好ましい条件とはいえない。   The wet oxidation process is more complicated than the dry oxidation process, and the film formed by wet oxidation is generally not stable in film quality. Therefore, it is preferable to form the thermal oxide film by dry oxidation. Therefore, the oxidation rate when the thermal oxidation and POA treatment is performed under the condition [5] is about 3.3 times that when the thermal oxidation and POA treatments are performed under the conditions [2] to [4]. In terms of performance, it is not a preferable condition.

なお、Si面とC面との熱酸化レートを比較すると、同じ熱酸化条件で、C面の熱酸化レートは、Si面熱酸化レートの約3倍になる。   When the thermal oxidation rates of the Si surface and the C surface are compared, the thermal oxidation rate of the C surface is about three times the Si surface thermal oxidation rate under the same thermal oxidation conditions.

図8は、上記[1]〜[5]の条件でPOA処理を行った場合に、酸化膜内・界面に発生する電荷量Qeff(C/cm)を示すグラフである。図8に示すように、[1]の条件でPOA処理を行った場合に、電荷量Qeffが最も小さく抑えられていることから、窒素ガスを導入した高温のドライ酸化が、帯電によるダメージを回避する上でも、より好適な条件であることが分かる。反対に、[4]の条件でPOA処理を行った場合には、電荷量Qeffが特に多いことから、帯電によるダメージを回避する上では、水素ガスを導入するだけでは不十分であり、窒素ガスの導入が有効であることが分かる。 FIG. 8 is a graph showing the amount of charge Q eff (C / cm 2 ) generated in the oxide film / interface when the POA process is performed under the conditions [1] to [5]. As shown in FIG. 8, when the POA process is performed under the condition [1], the charge amount Q eff is minimized, so that high-temperature dry oxidation with nitrogen gas introduced damages due to charging. It can be seen that this is a more preferable condition for avoidance. On the other hand, when the POA treatment is performed under the condition [4], since the charge amount Q eff is particularly large, it is not sufficient to introduce hydrogen gas in order to avoid damage due to charging. It turns out that introduction of gas is effective.

図9は、上記[1]〜[5]の条件でPOA処理を行った場合に、酸化膜界面に発生する界面準位の密度Dit(eV−1・cm−2)、を示すグラフである。図9に示すように、[1]の条件でPOA処理を行った場合に、界面準位密度Ditが最も小さく抑えられていることから、窒素ガスを導入した高温のドライ酸化が、界面準位の発生を抑える上でも、より好適な条件であることが分かる。また、[1]の条件でPOA処理を行った場合には、界面準位密度Ditが、[2]の条件でPOA処理を行った場合の1/3以下に抑えられていることから、熱酸化の処理温度を高めることの有効性を確認することができる。 FIG. 9 is a graph showing the interface state density D it (eV −1 · cm −2 ) generated at the oxide film interface when the POA treatment is performed under the above conditions [1] to [5]. is there. As shown in FIG. 9, when the POA process is performed under the condition [1], the interface state density Dit is minimized, so that high-temperature dry oxidation with introduction of nitrogen gas causes interface state density. It can be seen that this is also a more favorable condition for suppressing the occurrence of positions. In addition, when the POA process is performed under the condition [1], the interface state density Dit is suppressed to 1/3 or less of that when the POA process is performed under the condition [2]. The effectiveness of increasing the thermal oxidation treatment temperature can be confirmed.

図10は、上記[1]〜[5]の条件でPOA処理を行った場合に、酸化膜の破壊電界(MV/cm)を示すグラフである。いずれの条件でPOA処理を行った場合でも、酸化破壊電界は同程度の大きさであることが分かる。
以上の結果から、本発明の熱酸化膜の形成方法は、総合的に優れていることが分かる。
FIG. 10 is a graph showing the breakdown electric field (MV / cm) of the oxide film when the POA process is performed under the conditions [1] to [5]. It can be seen that the oxidation breakdown electric field has the same magnitude regardless of the POA treatment under any condition.
From the above results, it can be seen that the thermal oxide film forming method of the present invention is generally excellent.

(実施例3)
従来構造の炭化珪素半導体装置と本発明の炭化珪素半導体装置とで、高温高湿バイアス試験を行った。具体的には、恒温槽を用いた温度=85℃、湿度=85%の条件下で、デバイスに規定値のバイアスを印加し、連続試験1000時間での電気特性(I(逆方向電流)、V(逆方向電圧))の異常の発生率を、不良率として判定した。不良率0%のものを合格として判定した。
(Example 3)
A high-temperature and high-humidity bias test was performed using a silicon carbide semiconductor device having a conventional structure and the silicon carbide semiconductor device of the present invention. Specifically, under the conditions of temperature = 85 ° C. and humidity = 85% using a thermostatic chamber, a specified value bias was applied to the device, and the electrical characteristics (I R (reverse current) in 1000 hours of continuous test) , V R (reverse voltage)) abnormality rate was determined as the defect rate. Those with a defect rate of 0% were judged as acceptable.

従来構造の炭化珪素半導体装置としては、図11(c)に示した、2層構造の酸化膜(熱酸化膜+CVD酸化膜)を有するタイプのものを用いた。熱酸化膜の厚さを500Å、CVD酸化膜の厚さを1500Åとした。本発明の炭化珪素半導体装置では、熱酸化膜の厚さを2000Åとした。   As a silicon carbide semiconductor device having a conventional structure, a type having a two-layered oxide film (thermal oxide film + CVD oxide film) shown in FIG. 11C was used. The thickness of the thermal oxide film was 500 mm, and the thickness of the CVD oxide film was 1500 mm. In the silicon carbide semiconductor device of the present invention, the thickness of the thermal oxide film was 2000 mm.

従来構造の炭化珪素半導体装置では、連続試験700時間までは合格率100%(不良率0%)で良好であったが、700時間以上経過したところで全滅し、合格率0%(不良率100%)となった。   The silicon carbide semiconductor device having a conventional structure was satisfactory with a pass rate of 100% (failure rate of 0%) up to 700 hours of continuous test, but was completely destroyed after 700 hours or more, and a pass rate of 0% (failure rate of 100%). )

本発明の炭化珪素半導体装置では、連続試験1000時間において、合格率100%(不良率0%)であり、本発明の効果が確認された。本発明で行う1350℃ドライ酸化(+1350℃POA処理)は、酸化レートが早いので、長い時間を要さずに1000Å以上の酸化膜を形成することができる。また、酸化膜中および界面の電荷量が低く、パッシベーションとしては電流のパスを抑制できるので、リーク抑制や耐圧向上の効果が期待でき、パッシベーション膜としての信頼性(寿命)も十分に得られる。   In the silicon carbide semiconductor device of the present invention, the success rate was 100% (defective rate 0%) in 1000 hours of the continuous test, and the effect of the present invention was confirmed. In the 1350 ° C. dry oxidation (+ 1350 ° C. POA treatment) performed in the present invention, the oxidation rate is fast, so that an oxide film of 1000 mm or more can be formed without requiring a long time. In addition, since the charge amount in the oxide film and at the interface is low and the current path can be suppressed as the passivation, the effect of suppressing leakage and improving the breakdown voltage can be expected, and the reliability (life) as the passivation film can be sufficiently obtained.

本発明の炭化珪素半導体装置とその製造方法は、炭化珪素パワー半導体デバイスの表面保護膜を形成する技術として、広く活用することができる。   The silicon carbide semiconductor device and the manufacturing method thereof of the present invention can be widely used as a technique for forming a surface protective film of a silicon carbide power semiconductor device.

100、200、300、400・・・炭化珪素半導体装置
101、201、301、401・・・炭化珪素基板
101a、201a、301a、401a・・・炭化珪素基板の一方の主面
101b、101b、101b、101b・・・炭化珪素基板の他方の主面
101A、201A、301A、401A・・・炭化珪素エピタキシャル膜
101B、201B、301B、401B・・・P型イオン注入領域
102、202、302、402・・・パッシベーション膜
102A、402A・・・熱酸化膜(第1パッシベーション膜)
102B、202B、302B、402B・・・ポリイミド膜(第2パッシベーション膜)
202A、402C・・・CVD酸化膜
302A・・・CVD窒化膜
103、203、303、403・・・ショットキー電極
104、204、304、404・・・表面PAD電極
105、205、305、405・・・裏面PAD電極
110、210、310、410・・・機能部
100, 200, 300, 400 ... Silicon carbide semiconductor devices 101, 201, 301, 401 ... Silicon carbide substrates 101a, 201a, 301a, 401a ... One main surface 101b, 101b, 101b of the silicon carbide substrate 101b, the other principal surfaces 101A, 201A, 301A, 401A of the silicon carbide substrate, silicon carbide epitaxial films 101B, 201B, 301B, 401B, P-type ion implantation regions 102, 202, 302, 402,. ..Passivation films 102A, 402A ... thermal oxide film (first passivation film)
102B, 202B, 302B, 402B ... polyimide film (second passivation film)
202A, 402C ... CVD oxide film 302A ... CVD nitride film 103, 203, 303, 403 ... Schottky electrodes 104, 204, 304, 404 ... Surface PAD electrodes 105, 205, 305, 405 ..Back side PAD electrodes 110, 210, 310, 410 ... functional unit

Claims (10)

炭化珪素基板と、
前記炭化珪素基板の主面上を覆う第1パッシベーション膜と、
前記第1パッシベーション膜上に形成された第2パッシベーション膜と、を有し、
前記第1パッシベーション膜が、厚さ0.1μm以上の熱酸化膜であることを特徴とする炭化珪素半導体装置。
A silicon carbide substrate;
A first passivation film covering the main surface of the silicon carbide substrate;
A second passivation film formed on the first passivation film,
The silicon carbide semiconductor device, wherein the first passivation film is a thermal oxide film having a thickness of 0.1 μm or more.
前記第2パッシベーション膜が、ポリイミドからなることを特徴とする請求項1に記載の炭化珪素半導体装置。   The silicon carbide semiconductor device according to claim 1, wherein the second passivation film is made of polyimide. 前記炭化珪素基板の面方位が、オフ角を有する(0001)Si面、またはオフ角を有する(000−1)C面であることを特徴とする請求項1または2のいずれかに記載の炭化珪素半導体装置。   3. The carbonization according to claim 1, wherein the plane orientation of the silicon carbide substrate is a (0001) Si plane having an off angle or a (000-1) C plane having an off angle. Silicon semiconductor device. 前記炭化珪素基板の主面に、ショットキーバリアダイオードおよび/または電界効果トランジスタが形成されていることを特徴とする請求項1〜3のいずれか一項に記載の炭化珪素半導体装置。   The silicon carbide semiconductor device according to any one of claims 1 to 3, wherein a Schottky barrier diode and / or a field effect transistor is formed on a main surface of the silicon carbide substrate. 炭化珪素基板と、前記炭化珪素基板の主面上を覆う第1パッシベーション膜と、前記第1パッシベーション膜に積層された第2パッシベーション膜と、を有する炭化珪素半導体装置の製造方法であって、
前記炭化珪素基板の主面を、1300℃以上の温度で熱酸化して前記第1パッシベーション膜を形成する熱酸化工程と、
前記第1パッシベーション膜に対し、窒素を含む不活性ガス雰囲気中でアニール(Post Oxidation Anneal)を行うPOA工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
A method for manufacturing a silicon carbide semiconductor device comprising: a silicon carbide substrate; a first passivation film covering a main surface of the silicon carbide substrate; and a second passivation film laminated on the first passivation film,
A thermal oxidation step of thermally oxidizing the main surface of the silicon carbide substrate at a temperature of 1300 ° C. or higher to form the first passivation film;
And a POA step of annealing the first passivation film in an inert gas atmosphere containing nitrogen (Post Oxidation Annealing). A method for manufacturing a silicon carbide semiconductor device, comprising:
前記POA工程における雰囲気ガスとして、窒素のみを用いることを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。   6. The method for manufacturing a silicon carbide semiconductor device according to claim 5, wherein only nitrogen is used as an atmospheric gas in the POA process. 前記POA工程における処理温度を、前記熱酸化工程における処理温度と同じとすることを特徴とする請求項5または6のいずれかに記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 5, wherein a processing temperature in the POA step is the same as a processing temperature in the thermal oxidation step. 前記アニールを行った第1パッシベーション膜上に、直接、前記第2パッシベーション膜を形成する工程を有し、
前記第2パッシベーション膜の材料としてポリイミドを用いることを特徴とする請求項5〜7のいずれか一項に記載の炭化珪素半導体装置の製造方法。
Forming the second passivation film directly on the annealed first passivation film;
The method for manufacturing a silicon carbide semiconductor device according to claim 5, wherein polyimide is used as a material for the second passivation film.
炭化珪素半導体基板の表面に熱酸化膜を形成する炭化珪素半導体の酸化膜の形成方法であって、
熱酸化膜の形成温度を1300℃以上とし、前記熱酸化膜の形成後に連続して、窒素を含む不活性ガス雰囲気中でのアニール(POA)を行うことを特徴とする炭化珪素半導体の酸化膜の形成方法。
A silicon carbide semiconductor oxide film forming method for forming a thermal oxide film on a surface of a silicon carbide semiconductor substrate,
An oxide film of a silicon carbide semiconductor, characterized in that a thermal oxide film is formed at a temperature of 1300 ° C. or higher and annealing (POA) is performed in an inert gas atmosphere containing nitrogen continuously after the thermal oxide film is formed. Forming method.
前記POAの温度を、前記熱酸化膜の形成温度と同じとすることを特徴とする請求項9に記載の炭化珪素半導体の酸化膜の形成方法。   The method for forming an oxide film of a silicon carbide semiconductor according to claim 9, wherein the temperature of the POA is the same as the formation temperature of the thermal oxide film.
JP2016255002A 2016-12-28 2016-12-28 Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor Pending JP2018107378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016255002A JP2018107378A (en) 2016-12-28 2016-12-28 Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016255002A JP2018107378A (en) 2016-12-28 2016-12-28 Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor

Publications (1)

Publication Number Publication Date
JP2018107378A true JP2018107378A (en) 2018-07-05

Family

ID=62787986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016255002A Pending JP2018107378A (en) 2016-12-28 2016-12-28 Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor

Country Status (1)

Country Link
JP (1) JP2018107378A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181873A (en) * 2019-04-24 2020-11-05 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
CN113594229A (en) * 2021-07-26 2021-11-02 西安电子科技大学 Gallium nitride Schottky barrier diode with high-K field plate and manufacturing method thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283201A (en) * 2008-06-09 2008-11-20 National Institute Of Advanced Industrial & Technology Cold-wall-type heat treating furnace and insulating film forming apparatus
JP2012012227A (en) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd Method for removing crystal defect
WO2013183677A1 (en) * 2012-06-06 2013-12-12 ローム株式会社 Semiconductor device and method for manufacturing same
JP2013254858A (en) * 2012-06-07 2013-12-19 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2014011342A (en) * 2012-06-29 2014-01-20 Denso Corp Silicon-carbide semiconductor device
JP2014060276A (en) * 2012-09-18 2014-04-03 Denso Corp Silicon carbide semiconductor device
JP2015115373A (en) * 2013-12-09 2015-06-22 富士電機株式会社 Semiconductor apparatus, and manufacturing method of semiconductor apparatus
JP2015198131A (en) * 2014-03-31 2015-11-09 富士電機株式会社 Method of manufacturing silicon carbide semiconductor device
JP2016096247A (en) * 2014-11-14 2016-05-26 株式会社デンソー Semiconductor substrate and manufacturing method of the same
JP2016178336A (en) * 2016-06-10 2016-10-06 住友電気工業株式会社 Semiconductor device manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283201A (en) * 2008-06-09 2008-11-20 National Institute Of Advanced Industrial & Technology Cold-wall-type heat treating furnace and insulating film forming apparatus
JP2012012227A (en) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd Method for removing crystal defect
WO2013183677A1 (en) * 2012-06-06 2013-12-12 ローム株式会社 Semiconductor device and method for manufacturing same
JP2013254858A (en) * 2012-06-07 2013-12-19 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2014011342A (en) * 2012-06-29 2014-01-20 Denso Corp Silicon-carbide semiconductor device
JP2014060276A (en) * 2012-09-18 2014-04-03 Denso Corp Silicon carbide semiconductor device
JP2015115373A (en) * 2013-12-09 2015-06-22 富士電機株式会社 Semiconductor apparatus, and manufacturing method of semiconductor apparatus
JP2015198131A (en) * 2014-03-31 2015-11-09 富士電機株式会社 Method of manufacturing silicon carbide semiconductor device
JP2016096247A (en) * 2014-11-14 2016-05-26 株式会社デンソー Semiconductor substrate and manufacturing method of the same
JP2016178336A (en) * 2016-06-10 2016-10-06 住友電気工業株式会社 Semiconductor device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181873A (en) * 2019-04-24 2020-11-05 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP7081564B2 (en) 2019-04-24 2022-06-07 株式会社デンソー Semiconductor devices and their manufacturing methods
CN113594229A (en) * 2021-07-26 2021-11-02 西安电子科技大学 Gallium nitride Schottky barrier diode with high-K field plate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3559971B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP4291875B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5584823B2 (en) Silicon carbide semiconductor device
US20060099782A1 (en) Method for forming an interface between germanium and other materials
JP4521327B2 (en) Manufacturing method of semiconductor device
JP5889171B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JPH0350414B2 (en)
US9496366B2 (en) Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film
JP2018107378A (en) Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8847237B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2014229708A (en) Semiconductor device and semiconductor device manufacturing method
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9887270B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8716129B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2012138552A (en) Schottky diode and manufacturing method of the same
JP6582537B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6369366B2 (en) Manufacturing method of semiconductor device
JP2005033030A (en) Semiconductor device and manufacturing method thereof
JPH03289156A (en) Semiconductor device and manufacture thereof
JP2006093206A (en) Sic semiconductor device and manufacturing method thereof
JP2020107639A (en) Method of manufacturing semiconductor device and semiconductor device
CN105448694B (en) Semiconductor device and its manufacturing method
US11615959B2 (en) Silicon carbide semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302