JP2017050708A

JP2017050708A - Communication system, control unit, switch, communication method, and program

Info

Publication number: JP2017050708A
Application number: JP2015172693A
Authority: JP
Inventors: 真実雄外園; Mamio Sotozono
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2015-09-02
Filing date: 2015-09-02
Publication date: 2017-03-09

Abstract

PROBLEM TO BE SOLVED: To provide a communication system for automating setting of a stack port in a switch necessary for achieving MCLAG.SOLUTION: The communication system includes first and second switches and a control unit. The first and second switches construct MCLAG. The control unit includes: a topology management section for setting identification information of the second switch in a part of a frame which is transmitted to the first switch through the second switch and detects topology of a network; and a communication section for outputting the frame in which the identification information of the second switch is set to the second switch. The first switch includes: a frame processing section for extracting the identification information of the second switch from the frame outputted from the second switch; and a stack processing section for setting a port receiving the frame outputted from the second switch in a stack port on the basis of the extracted identification information of the second switch.SELECTED DRAWING: Figure 1

Description

本発明は、通信システム、制御装置、スイッチ、通信方法及びプログラムに関する。特に、制御装置により集中制御されるネットワークにおいてマルチシャーシリンクアグリゲーション（ＭＣＬＡＧ；Multi-Chassis Link Aggregation）機能を実現する通信システム、制御装置、スイッチ、通信方法及びプログラムに関する。 The present invention relates to a communication system, a control device, a switch, a communication method, and a program. In particular, the present invention relates to a communication system, a control device, a switch, a communication method, and a program that realize a multi-chassis link aggregation (MCLAG) function in a network that is centrally controlled by a control device.

複数台のスイッチを組として扱うスタック機能と、複数のリンクを論理的に１本であるかのように扱うリンクアグリゲーション機能を組み合わせて、冗長化・負荷分散を実現する機能として、マルチシャーシリンクアグリゲーション機能が知られている。 Multi-chassis link aggregation is a function that achieves redundancy and load distribution by combining a stack function that handles multiple switches as a group and a link aggregation function that handles multiple links as if they were logically one. The function is known.

特許文献１において、ＭＣＬＡＧが設定される２台のネットワーク中継装置（スイッチ装置）において、アドレステーブルを共有化する技術が開示されている。 Patent Document 1 discloses a technique for sharing an address table in two network relay devices (switch devices) in which MCLAG is set.

また、非特許文献１、２に、集中制御型のネットワークを実現するオープンフローという技術が提案されている。オープンフローは、通信をエンドツーエンドのフローとして捉え、フロー単位で経路制御、障害回復、負荷分散、最適化を行うものである。非特許文献２に仕様化されているオープンフロースイッチは、オープンフローコントローラとの通信用のセキュアチャネルを備え、オープンフローコントローラから適宜追加または書き換え指示されるフローテーブルに従って動作する。フローテーブルには、フロー毎に、パケットヘッダと照合するマッチ条件（ＭａｔｃｈＦｉｅｌｄｓ）と、フロー統計情報（Ｃｏｕｎｔｅｒｓ）と、処理内容を定義したインストラクション（Ｉｎｓｔｒｕｃｔｉｏｎｓ）と、の組が定義される（非特許文献２の「５．２ＦｌｏｗＴａｂｌｅ」の項参照）。 Further, Non-Patent Documents 1 and 2 propose a technique called open flow that realizes a centralized control type network. OpenFlow captures communication as an end-to-end flow and performs path control, failure recovery, load balancing, and optimization on a per-flow basis. The OpenFlow switch specified in Non-Patent Document 2 includes a secure channel for communication with the OpenFlow controller, and operates according to a flow table that is appropriately added or rewritten from the OpenFlow controller. In the flow table, for each flow, a set of a match condition (Match Fields) to be matched with a packet header, flow statistical information (Counters), and an instruction (Instructions) defining processing contents is defined (non-patented). (Refer to the section “5.2 Flow Table” in Document 2).

例えば、オープンフロースイッチは、パケットを受信すると、フローテーブルから、受信パケットのヘッダ情報に適合するマッチ条件（非特許文献２の「５．３Ｍａｔｃｈｉｎｇ」参照）を持つエントリを検索する。検索の結果、受信パケットに適合するエントリが見つかった場合、オープンフロースイッチは、フロー統計情報（カウンタ）を更新するとともに、受信パケットに対して、当該エントリのインストラクションフィールドに記述された処理内容（指定ポートからのパケット送信、フラッディング、廃棄等）を実施する。一方、検索の結果、受信パケットに適合するエントリが見つからなかった場合、オープンフロースイッチは、セキュアチャネルを介して、オープンフローコントローラに対してエントリ設定の要求、即ち、受信パケットを処理するための制御情報の送信要求（Ｐａｃｋｅｔ−Ｉｎメッセージ）を送信する。オープンフロースイッチは、処理内容が定められたフローエントリを受け取ってフローテーブルを更新する。このように、オープンフロースイッチは、フローテーブルに格納されたエントリを制御情報として用いてパケット転送を行う。 For example, when receiving the packet, the OpenFlow switch searches the flow table for an entry having a matching condition (see “5.3 Matching” in Non-Patent Document 2) that matches the header information of the received packet. If an entry that matches the received packet is found as a result of the search, the OpenFlow switch updates the flow statistical information (counter) and processes the processing (designated) in the instruction field of the entry for the received packet. Perform packet transmission, flooding, discard, etc. from the port. On the other hand, if no entry matching the received packet is found as a result of the search, the OpenFlow switch sends an entry setting request to the OpenFlow controller via the secure channel, that is, a control for processing the received packet. An information transmission request (Packet-In message) is transmitted. The OpenFlow switch receives a flow entry whose processing content is defined and updates the flow table. As described above, the OpenFlow switch performs packet transfer using the entry stored in the flow table as control information.

特開２０１４−１０７５９２号公報JP 2014-107592 A

ＮｉｃｋＭｃＫｅｏｗｎほか７名、“ＯｐｅｎＦｌｏｗ：ＥｎａｂｌｉｎｇＩｎｎｏｖａｔｉｏｎｉｎＣａｍｐｕｓＮｅｔｗｏｒｋｓ”、［ｏｎｌｉｎｅ］、［平成２７（２０１５）年８月１２日検索］、インターネット〈URL:http://www.openflow.org/documents/openflow-wp-latest.pdf〉Nick McKeown and seven others, “OpenFlow: Enabling Innovation in Campus Networks”, [online], [searched August 12, 2015], Internet <URL: http://www.openflow.org/documents/ openflow-wp-latest.pdf> “ＯｐｅｎＦｌｏｗＳｗｉｔｃｈＳｐｅｃｉｆｉｃａｔｉｏｎ” Ｖｅｒｓｉｏｎ１．３．１（ＷｉｒｅＰｒｏｔｏｃｏｌ０ｘ０４）、［ｏｎｌｉｎｅ］、［平成２７（２０１５）年８月１２日検索］、インターネット〈URL:https://www.opennetworking.org/images/stories/downloads/sdn-resources/onf-specifications/openflow/openflow-spec-v1.3.1.pdf〉“OpenFlow Specification” Version 1.3.1 (Wire Protocol 0x04), [online], [August 12, 2015 search], Internet <URL: https://www.opennetworking.org/images /stories/downloads/sdn-resources/onf-specifications/openflow/openflow-spec-v1.3.1.pdf>

なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。 Each disclosure of the above prior art document is incorporated herein by reference. The following analysis was made by the present inventors.

ＭＣＬＡＧが適用されたネットワークを運用する際には、予めスイッチ間の物理的な接続を決定した上で、スタックポートの設定（コンフィグ）を各スイッチに行う必要がある。つまり、ネットワークの管理者は、スイッチ間の物理的な接続を決定するという制御装置（コントローラ）の設定と、スタックポートを決定するというスイッチの設定と、を実施する必要がある。１つの機能を実現するために、異なる装置（スイッチ、コントローラ）に情報を設定すると、ヒューマンエラーが生じやすく、ネットワークの円滑な運用が阻害される可能性がある。 When operating a network to which MCLAG is applied, it is necessary to determine the physical connection between the switches in advance and then set (configure) the stack ports to each switch. That is, the network administrator needs to perform control device (controller) settings for determining physical connections between switches and switch settings for determining stack ports. If information is set in different devices (switches, controllers) in order to realize one function, human error is likely to occur, and smooth operation of the network may be hindered.

本発明は、マルチシャーシリンクアグリゲーションを実現するために必要なスイッチへのスタックポートの設定を自動化する、通信システム、制御装置、スイッチ、通信方法及びプログラムを、提供することを目的とする。 An object of the present invention is to provide a communication system, a control device, a switch, a communication method, and a program for automating the setting of a stack port to a switch necessary for realizing multi-chassis link aggregation.

本発明の第１の視点によれば、マルチシャーシリンクアグリゲーションを構築する、少なくとも第１及び第２のスイッチと、前記第１及び第２のスイッチによるパケット転送を制御する制御装置と、を含み、前記制御装置は、前記第２のスイッチを介して前記第１のスイッチに送信されるフレームであって、ネットワークのトポロジを検出するためのフレームの一部に、前記第２のスイッチの識別情報を設定する、トポロジ管理部と、前記第２のスイッチの識別情報が設定されたフレームを前記第２のスイッチに向けて出力する、通信部と、を備え、前記第１のスイッチは、前記第２のスイッチが出力するフレームから、前記第２のスイッチの識別情報を抽出する、フレーム処理部と、前記抽出された第２のスイッチの識別情報に基づき、前記第２のスイッチが出力するフレームを受信したポートをスタックポートに設定する、スタック処理部と、を備える、通信システムが提供される。 According to a first aspect of the present invention, including at least first and second switches for constructing multi-chassis link aggregation, and a control device for controlling packet transfer by the first and second switches, The control device transmits the identification information of the second switch to a part of a frame that is transmitted to the first switch via the second switch and detects a network topology. A topology management unit for setting, and a communication unit for outputting a frame in which the identification information of the second switch is set to the second switch, wherein the first switch includes the second switch The frame processing unit for extracting the identification information of the second switch from the frame output by the switch of the first and the second identification information of the second switch based on the extracted identification information of the second switch The port that received the frame second switch output set to the stack port comprises a stack processing unit, a communication system is provided.

本発明の第２の視点によれば、マルチシャーシリンクアグリゲーションを構築する、少なくとも第１及び第２のスイッチによるパケット転送を制御する制御装置であって、前記第２のスイッチを介して前記第１のスイッチに送信されるフレームであって、ネットワークのトポロジを検出するためのフレームの一部に、前記第２のスイッチの識別情報を設定する、トポロジ管理部と、前記第２のスイッチの識別情報が設定されたフレームを前記第２のスイッチに向けて出力する、通信部と、を備える、制御装置が提供される。 According to a second aspect of the present invention, there is provided a control device for controlling packet transfer by at least the first and second switches, which constructs a multi-chassis link aggregation, wherein the first switch is connected via the second switch. A topology management unit that sets the identification information of the second switch in a part of the frame for detecting the topology of the network, and the identification information of the second switch And a communication unit that outputs a frame in which is set to the second switch.

本発明の第３の視点によれば、他のスイッチとマルチシャーシリンクアグリゲーションを構築するスイッチであって、ネットワークのトポロジを検出するために、制御装置から前記他のスイッチを介して前記スイッチに送信されるフレームであって、一部に前記他のスイッチの識別情報が設定されたフレームから、前記他のスイッチの識別情報を抽出する、フレーム処理部と、前記抽出された他のスイッチの識別情報に基づき、前記他のスイッチが出力するフレームを受信したポートをスタックポートに設定する、スタック処理部と、を備える、スイッチが提供される。 According to a third aspect of the present invention, a switch that constructs a multi-chassis link aggregation with another switch, which is transmitted from the control device to the switch via the other switch in order to detect a network topology. A frame processing unit for extracting the identification information of the other switch from the frame in which the identification information of the other switch is set in part, and the extracted identification information of the other switch And a stack processing unit that sets a port that has received a frame output by the other switch as a stack port.

本発明の第４の視点によれば、マルチシャーシリンクアグリゲーションを構築する、少なくとも第１及び第２のスイッチと、前記第１及び第２のスイッチによるパケット転送を制御する制御装置と、を含む通信システムにおいて、前記制御装置が、前記第２のスイッチを介して前記第１のスイッチに送信されるフレームであって、ネットワークのトポロジを検出するためのフレームの一部に、前記第２のスイッチの識別情報を設定する、ステップと、前記第２のスイッチの識別情報が設定されたフレームを前記第２のスイッチに向けて出力するステップと、前記第１のスイッチが、前記第２のスイッチが出力するフレームから、前記第２のスイッチの識別情報を抽出する、ステップと、前記抽出された第２のスイッチの識別情報に基づき、前記第２のスイッチが出力するフレームを受信したポートをスタックポートに設定する、ステップと、を含む、通信方法が提供される。 According to a fourth aspect of the present invention, communication including at least first and second switches and a control device for controlling packet transfer by the first and second switches to construct a multi-chassis link aggregation. In the system, the control device includes a frame that is transmitted to the first switch via the second switch and is included in a part of the frame for detecting a network topology. A step of setting identification information; a step of outputting a frame in which the identification information of the second switch is set toward the second switch; and the first switch outputting the second switch Extracting the identification information of the second switch from the frame, and based on the extracted identification information of the second switch, The port that received the frame second switch output set to the stack port, comprising the steps, a communication method is provided.

本発明の第５の視点によれば、マルチシャーシリンクアグリゲーションを構築する、少なくとも第１及び第２のスイッチによるパケット転送を制御する制御装置に搭載されたコンピュータに実行させるプログラムであって、前記第２のスイッチを介して前記第１のスイッチに送信されるフレームであって、ネットワークのトポロジを検出するためのフレームの一部に、前記第２のスイッチの識別情報を設定する処理と、前記第２のスイッチの識別情報が設定されたフレームを前記第２のスイッチに向けて出力する処理と、を実行させるプログラムが提供される。
なお、このプログラムは、コンピュータが読み取り可能な記憶媒体に記録することができる。記憶媒体は、半導体メモリ、ハードディスク、磁気記録媒体、光記録媒体等の非トランジェント（non-transient）なものとすることができる。本発明は、コンピュータプログラム製品として具現することも可能である。 According to a fifth aspect of the present invention, there is provided a program that is executed by a computer installed in a control device that controls packet transfer by at least the first and second switches to construct a multi-chassis link aggregation, A process of setting identification information of the second switch in a part of a frame transmitted to the first switch via the second switch for detecting a network topology; And a process of outputting a frame in which the identification information of the second switch is set to the second switch.
This program can be recorded on a computer-readable storage medium. The storage medium may be non-transient such as a semiconductor memory, a hard disk, a magnetic recording medium, an optical recording medium, or the like. The present invention can also be embodied as a computer program product.

本発明の各視点によれば、マルチシャーシリンクアグリゲーションを実現するために必要なスイッチへのスタックポートの設定を自動化する、通信システム、制御装置、スイッチ、通信方法及びプログラムが、提供される。 According to each aspect of the present invention, a communication system, a control device, a switch, a communication method, and a program for automating the setting of a stack port to a switch necessary for realizing multi-chassis link aggregation are provided.

一実施形態の概要を説明するための図である。It is a figure for demonstrating the outline | summary of one Embodiment. 第１の実施形態に係る通信システムの概略構成の一例を示す図である。It is a figure which shows an example of schematic structure of the communication system which concerns on 1st Embodiment. 第１の実施形態に係る制御装置がネットワークのトポロジを検出する際の動作を説明するための図である。It is a figure for demonstrating operation | movement when the control apparatus which concerns on 1st Embodiment detects the topology of a network. ネットワークに形成されたＭＣＬＡＧを説明するための図である。It is a figure for demonstrating MCLAG formed in the network. 第１の実施形態に係る制御装置の内部構成の一例を示す図である。It is a figure which shows an example of the internal structure of the control apparatus which concerns on 1st Embodiment. トポロジ管理部が生成するＬＬＤＰフレームのフォーマットの一例を示す図である。It is a figure which shows an example of the format of the LLDP frame which a topology management part produces | generates. ＭＣＬＡＧ情報記憶部が記憶するＭＣＬＡＧ情報の一例を示す図である。It is a figure which shows an example of MCLAG information which a MCLAG information storage part memorizes. 第１の実施形態に係るスイッチの内部構成の一例を示す図である。It is a figure which shows an example of the internal structure of the switch which concerns on 1st Embodiment. スタック情報記憶部に格納されたスタック情報の一例を示す図である。It is a figure which shows an example of the stack information stored in the stack information storage unit. 第１の実施形態に係るネットワークシステムの動作の一例を示すフローチャートである。It is a flowchart which shows an example of operation | movement of the network system which concerns on 1st Embodiment. 第１の実施形態に係るネットワークシステムの動作の一例を示すフローチャートである。It is a flowchart which shows an example of operation | movement of the network system which concerns on 1st Embodiment. スイッチが、Ｅｔｈｅｒｎｅｔ（登録商標；以下、同じ）フレームを受信したときの動作の一例を示す図である。It is a figure which shows an example of an operation | movement when a switch receives an Ethernet (trademark; hereafter the same) frame.

初めに、一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。 First, an outline of one embodiment will be described. Note that the reference numerals of the drawings attached to the outline are attached to the respective elements for convenience as an example for facilitating understanding, and the description of the outline is not intended to be any limitation.

一実施形態に係る通信システムは、第１のスイッチ１０１と、第２のスイッチ１０２と、制御装置１０３と、を含む。第１のスイッチ１０１と第２のスイッチ１０２は、マルチシャーシリンクアグリゲーションを構築する。制御装置１０３は、第１のスイッチ１０１と第２のスイッチ１０２によるパケット転送を制御する。制御装置１０３は、第２のスイッチ１０２を介して第１のスイッチ１０１に送信されるフレームであって、ネットワークのトポロジを検出するためのフレームの一部に、第２のスイッチ１０２の識別情報を設定する、トポロジ管理部１１１と、第２のスイッチ１０２の識別情報が設定されたフレームを第２のスイッチ１０２に向けて出力する、通信部１１２と、を備える。第１のスイッチ１０１は、第２のスイッチ１０２が出力するフレームから、第２のスイッチ１０２の識別情報を抽出する、フレーム処理部１２１と、抽出された第２のスイッチ１０２の識別情報に基づき、第２のスイッチ１０２が出力するフレームを受信したポートをスタックポートに設定する、スタック処理部１２２と、を備える。 The communication system according to an embodiment includes a first switch 101, a second switch 102, and a control device 103. The first switch 101 and the second switch 102 construct a multi-chassis link aggregation. The control device 103 controls packet transfer by the first switch 101 and the second switch 102. The control device 103 transmits the identification information of the second switch 102 to a part of the frame that is transmitted to the first switch 101 via the second switch 102 and detects the topology of the network. A topology management unit 111 to be set; and a communication unit 112 that outputs a frame in which the identification information of the second switch 102 is set to the second switch 102. The first switch 101 extracts the identification information of the second switch 102 from the frame output by the second switch 102, based on the frame processing unit 121 and the extracted identification information of the second switch 102, A stack processing unit 122 that sets a port that has received a frame output from the second switch 102 as a stack port.

図１に示す通信システムでは、制御装置１０３がネットワークのトポロジを検出する際に利用するフレーム（トポロジ検出用フレーム；例えば、ＬＬＤＰフレーム）の一部に、ＭＣＬＡＧを構成するスイッチの識別情報（例えば、ＣｈａｓｓｉｓＩＤ）を設定する。当該トポロジ検出用フレームは、指定されたポートから他のスイッチに向けて送信される。この他のスイッチから送信されてくるトポロジ検出用フレームを受信したスイッチは、当該トポロジ検出用フレームを受信したポートと、トポロジ検出用フレームを送信するスイッチの識別情報を対応付けることができる。その結果、スイッチは、上記トポロジ検出用フレームを送信するスイッチと対となってマルチシャーシリンクアグリゲーションを構築する際には、上記トポロジ検出用フレームを受信したポートがスタックポートとして設定されるべきポートであると判断できる。そのため、マルチシャーシリンクアグリゲーションを実現するために必要なスイッチへのスタックポートの設定が、人手を介さず自動的に行える。即ち、一実施形態に係る通信システムでは、ネットワーク内のトポロジを検出する方法を利用して、ＭＣＬＡＧを構築するスイッチのスタックポートを自動的に設定することができる。 In the communication system shown in FIG. 1, the identification information (for example, the switch constituting the MCLAG is included in a part of the frame (topology detection frame; for example, LLDP frame) used when the control apparatus 103 detects the topology of the network. (Chassis ID) is set. The topology detection frame is transmitted from the designated port to another switch. A switch that has received a topology detection frame transmitted from another switch can associate the port that has received the topology detection frame with the identification information of the switch that transmits the topology detection frame. As a result, when a switch constructs a multi-chassis link aggregation paired with a switch that transmits the topology detection frame, the port that received the topology detection frame is a port that should be set as a stack port. It can be judged that there is. For this reason, stack ports can be automatically set to the switches necessary to realize multi-chassis link aggregation without human intervention. That is, in the communication system according to an embodiment, the stack port of the switch that constructs the MCLAG can be automatically set using a method for detecting the topology in the network.

以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。なお、各実施形態において同一構成要素には同一の符号を付し、その説明を省略する。 Hereinafter, specific embodiments will be described in more detail with reference to the drawings. In addition, in each embodiment, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.

［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。 [First Embodiment]
The first embodiment will be described in more detail with reference to the drawings.

図２は、第１の実施形態に係る通信システムの概略構成の一例を示す図である。図２を参照すると、通信システムには、制御装置１０と、スイッチ２０−１及び２０−２と、が含まれる。なお、以降の説明において、スイッチ２０−１、２０−２を区別する特段の理由がない場合には、単に「スイッチ２０」と表記する。 FIG. 2 is a diagram illustrating an example of a schematic configuration of the communication system according to the first embodiment. Referring to FIG. 2, the communication system includes a control device 10 and switches 20-1 and 20-2. In the following description, when there is no particular reason for distinguishing the switches 20-1 and 20-2, they are simply referred to as “switch 20”.

制御装置１０がオープンフローコントローラ（ＯＦＣ；Open Flow Controller）に相当し、スイッチ２０がオープンフロースイッチ（ＯＦＳ；Open Flow Switch）に相当する。また、スイッチ２０−１とスイッチ２０−２がペアとなって、マルチシャーシリンクアグリゲーションを構築する。 The control device 10 corresponds to an open flow controller (OFC) and the switch 20 corresponds to an open flow switch (OFS). Further, the switch 20-1 and the switch 20-2 are paired to construct a multi-chassis link aggregation.

制御装置１０とスイッチ２０は、セキュアな制御チャネル（コントロールプレーン；図の点線）により接続されている。また、スイッチ２０同士は、パケット転送用のチャネル（ユーザプレーン；図の実線）により接続されている。制御装置１０は、少なくともスイッチ２０−１、２０−２によるパケット転送を制御する。 The control device 10 and the switch 20 are connected by a secure control channel (control plane; dotted line in the figure). The switches 20 are connected to each other by a packet transfer channel (user plane; solid line in the figure). The control device 10 controls packet transfer by at least the switches 20-1 and 20-2.

次に、図３を参照しつつ、制御装置１０がネットワークシステム（ＯｐｅｎＦｌｏｗネットワーク）のトポロジを検出する際の動作を概説する。 Next, the operation when the control device 10 detects the topology of the network system (OpenFlow network) will be outlined with reference to FIG.

制御装置１０は、トポロジ情報（スイッチ２０間の接続関係に関する情報）を収集するために、ＬＬＤＰ（Link Layer Discovery Protocol）に係るフレーム（即ち、ネットワークのトポロジ検出用フレーム）を利用する。例えば、スイッチ２０−２のポート２６の接続先を調べたい場合には、制御装置１０は、スイッチ２０−２を特定する情報（識別子、ＩＤ；Identifier）とポート２６のポート番号を含むＬＬＤＰフレームを生成する。 The control device 10 uses a frame related to LLDP (Link Layer Discovery Protocol) (that is, a network topology detection frame) in order to collect topology information (information related to the connection relationship between the switches 20). For example, when it is desired to check the connection destination of the port 26 of the switch 20-2, the control device 10 transmits an LLDP frame including information (identifier, ID; Identifier) for identifying the switch 20-2 and the port number of the port 26. Generate.

次に、制御装置１０は、スイッチ２０−２に対し、生成したＬＬＤＰフレームをポート２６から送出する指示を行う。より具体的には、制御装置１０は、非特許文献２に記載のＰａｃｋｅｔ−Ｏｕｔメッセージ（ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージ３０１）を用いて、ＬＬＤＰフレームの出力を指示する。 Next, the control device 10 instructs the switch 20-2 to transmit the generated LLDP frame from the port 26. More specifically, the control device 10 instructs the output of the LLDP frame using a Packet-Out message (OFPT_PACKET_OUT message 301) described in Non-Patent Document 2.

スイッチ２０−２は、受信したメッセージに従い、ポート２６から、ＬＬＤＰフレーム３０２を出力する。 The switch 20-2 outputs the LLDP frame 302 from the port 26 in accordance with the received message.

ＬＬＤＰフレーム３０２は、スイッチ２０−１のポート２３に到着する。その際、スイッチ２０−１は、自身のフローテーブルを参照し、受信したＬＬＤＰフレーム３０２に合致するマッチ条件の有無を検索する。スイッチ２０−１には、ＬＬＤＰフレーム３０２に対する処理（フロー）は設定されていないので、スイッチ２０−１は、受信したＬＬＤＰフレーム３０２を添えて制御情報の設定を制御装置１０に要求する。具体的には、スイッチ２０−１は、非特許文献２に記載のＰａｃｋｅｔ−Ｉｎメッセージ（ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３）を制御装置１０に向けて送信する。 The LLDP frame 302 arrives at the port 23 of the switch 20-1. At that time, the switch 20-1 refers to its own flow table and searches for a match condition that matches the received LLDP frame 302. Since no processing (flow) for the LLDP frame 302 is set in the switch 20-1, the switch 20-1 requests the control apparatus 10 to set control information together with the received LLDP frame 302. Specifically, the switch 20-1 transmits a Packet-In message (OFPT_PACKET_IN message 303) described in Non-Patent Document 2 to the control device 10.

制御装置１０は、受信したＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３を解析することで、スイッチ２０−１とスイッチ２０−２の間のリンクを検出する（トポロジを検出する）。 The control device 10 detects the link between the switch 20-1 and the switch 20-2 by analyzing the received OFPT_PACKET_IN message 303 (detects the topology).

制御装置１０は、スイッチ２０−１及び２０−２の各ポートについて、上記の処理を適用し、ネットワークトポロジを収集する。収集されたネットワークトポロジ情報は、内部の記憶部（後述するトポロジ情報記憶部３４）に格納される。 The control apparatus 10 applies the above processing to each port of the switches 20-1 and 20-2 and collects the network topology. The collected network topology information is stored in an internal storage unit (a topology information storage unit 34 described later).

次に、図４を参照しつつ、スイッチ２０−１及び２０−２によるＭＣＬＡＧの構築について説明する。なお、ＭＣＬＡＧの構築には、各スイッチ２０−１、２０−２の識別情報（ＣｈａｓｓｉｓＩＤ）が必要となる。第１の実施形態では、制御装置１０がスイッチ２０−１、２０−２に問い合わせることで、各スイッチのＣｈａｓｓｉｓＩＤを取得する前提で説明を行う。 Next, the construction of the MCLAG by the switches 20-1 and 20-2 will be described with reference to FIG. Note that the identification information (Chassis ID) of each of the switches 20-1 and 20-2 is required to construct the MCLAG. In the first embodiment, the description will be given on the assumption that the control device 10 inquires of the switches 20-1 and 20-2 to acquire the Chassis ID of each switch.

初めに、制御装置１０は、図示しない管理端末等からＭＣＬＡＧに関する情報（以下、ＭＣＬＡＧ情報と表記する）を入力し、内部の記憶部に格納する。ＭＣＬＡＧ情報には、ＭＣＬＡＧを構成するスイッチの組（Ｔｒｕｎｋ−Ｇｒｏｕｐ）と、当該ＭＣＬＡＧを構成するスイッチ（Ｔｒｕｎｋ−Ｍｅｍｂｅｒ）を特定する識別子（ＣｈａｓｓｉｓＩＤ）と、上記ＭＣＬＡＧを構成するスイッチによりリンクアグリゲーションを行う、論理的に１つとみなす仮想ポート（Ｔｒｕｎｋ−Ｐｏｒｔ）と、当該仮想ポートを構成する実在のポート（Ｔｒｕｎｋ−Ｐｏｒｔ−Ｍｅｍｂｅｒ）と、に関する情報が少なくとも含まれる。 First, the control apparatus 10 inputs information about MCLAG (hereinafter referred to as MCLAG information) from a management terminal (not shown) and stores the information in an internal storage unit. In the MCLAG information, a link aggregation is performed by a set of switches constituting the MCLAG (Trunk-Group), an identifier (Chassis ID) for identifying the switch (Trunk-Member) constituting the MCLAG, and the switch constituting the MCLAG. It includes at least information regarding a virtual port (Trunk-Port) regarded as logically one and a real port (Trunk-Port-Member) constituting the virtual port.

制御装置１０は、上記のＭＣＬＡＧ情報に基づき、ＭＣＬＡＧ制御メッセージ３１１、３１２を生成し、ＭＣＬＡＧを構成する各スイッチ２０−１、２０−２に送信する。具体的には、制御装置１０は、ＭＣＬＡＧのメンバポートと、スイッチ２０−１、２０−２のＣｈａｓｓｉｓＩＤと、を含む形式にてＭＣＬＡＧ制御メッセージを生成し、スイッチ２０−１、２０−２のそれぞれに送信する。図４に示す例では、「スイッチ２０−１のＣｈａｓｓｉｓＩＤ、ポート２２のポートＩＤ」と「スイッチ２０−２のＣｈａｓｓｉｓＩＤ、ポート２５のポートＩＤ」がＭＣＬＡＧメンバとして送信される。 The control device 10 generates MCLAG control messages 311 and 312 based on the MCLAG information and transmits the MCLAG control messages 311 and 312 to the switches 20-1 and 20-2 configuring the MCLAG. Specifically, the control device 10 generates an MCLAG control message in a format including the MCLAG member ports and the Chassis IDs of the switches 20-1 and 20-2, and the switches 20-1 and 20-2. Send to each. In the example shown in FIG. 4, “Chassis ID of switch 20-1 and port ID of port 22” and “Chassis ID of switch 20-2 and port ID of port 25” are transmitted as MCLAG members.

スイッチ２０は、上記ＭＣＬＡＧ制御メッセージと、図３を参照して説明したＬＬＤＰフレームから抽出する情報と、に基づいて、スタックポート（Ｓｔａｃｋ−Ｐｏｒｔ）の設定を行う。ＬＬＤＰフレームから抽出する情報やＭＣＬＡＧの設定に関する詳細は後述する。 The switch 20 sets a stack port (Stack-Port) based on the MCLAG control message and information extracted from the LLDP frame described with reference to FIG. Details regarding the information extracted from the LLDP frame and the setting of the MCLAG will be described later.

例えば、上記スタックポートの設定が完了し、スイッチ２０−１のポート２２とスイッチ２０−２のポート２５のそれぞれが、ＭＣＬＡＧに所属させる処理が終了すると、スイッチ２０−１、２０−２によるＭＣＬＡＧ３２０が構築される。 For example, when the setting of the stack port is completed and the process of causing the port 22 of the switch 20-1 and the port 25 of the switch 20-2 to belong to the MCLAG is completed, the MCLAG 320 by the switches 20-1 and 20-2 is changed. Built.

ここで、リンクアグリゲーション（ＬＡＧ；ＬｉｎｋＡｇｇｒｅｇａｔｉｏｎ）では、ＫｎｏｗｎＵｎｉｃａｓｔフレームを送信する場合には、受信ポートやフレーム情報に基づき、どのメンバポートを送信ポートとするか決定する。 Here, in link aggregation (LAG), when transmitting a known unicast frame, which member port is determined as a transmission port based on the reception port and frame information.

対して、ＭＣＬＡＧでは、メンバポートをＣｈａｓｓｉｓＩＤまで含めて制御し、ＫｎｏｗｎＵｎｉｃａｓｔフレームの送信ポートが自Ｃｈａｓｓｉｓのポートではない場合（自ＣｈａｓｓｉｓのＣｈａｓｓｉｓＩＤではない場合）に、送信ポートのＣｈａｓｓｉｓＩＤを宛先とするスタックポートにフレームを送信する。その際のフレーム送信時には、スタック専用ヘッダ（例えば、Ｈｉｇｉｇ２）によりフレームはエンキャップ（ヘッダによるカプセル化）される。スタック専用ヘッダは、フレームを最初に受信したスイッチが転送方法を判断し、スタックポート経由で他のスイッチに転送方法を伝えるために使用される。ＭＣＬＡＧでは、ヘッダ情報に送信ポート情報を含める。エンキャップされたフレームを受信した対向スイッチは、ヘッダ内の送信ポート情報から、送信ポートを判断する。 On the other hand, in MCLAG, the member ports are controlled to include the Chassis ID, and when the transmission port of the Known Unicast frame is not the own Chassis port (when it is not the own Chassis ID), the transmission port Chassis ID is set as the destination. Send a frame to the stack port At the time of frame transmission at that time, the frame is encaped (encapsulated by the header) by a stack-dedicated header (for example, High2). The stack-dedicated header is used by the switch that first receives the frame to determine the transfer method and to inform the other switch via the stack port of the transfer method. In MCLAG, transmission port information is included in header information. The opposite switch that has received the encapsulated frame determines the transmission port from the transmission port information in the header.

なお、図３及び図４を用いて説明したように、スイッチ２０には役割の異なる複数のポートが存在する。具体的には、ＭＣＬＡＧメンバポート（ポート２２、ポート２５）と、スタックポート（ポート２３、ポート２６）と、その他のポート（ポート２１、ポート２４、ポート２７）と、である。 As described with reference to FIGS. 3 and 4, the switch 20 has a plurality of ports having different roles. Specifically, the MCLAG member port (port 22, port 25), the stack port (port 23, port 26), and the other ports (port 21, port 24, port 27).

図５は、制御装置１０の内部構成の一例を示す図である。図５を参照すると、制御装置１０は、スイッチ２０と通信を行う通信制御部３１と、制御メッセージ処理部３２と、トポロジ管理部３３と、トポロジ情報記憶部３４と、ＭＣＬＡＧ管理部３５と、ＭＣＬＡＧ情報記憶部３６と、を含んで構成される。なお、制御装置１０は、スイッチに設定するパケット転送経路を計算する手段や、当該パケット転送経路を実現するために各スイッチに設定する制御規則（制御情報）を計算する手段等を含むが、図示を省略している。 FIG. 5 is a diagram illustrating an example of the internal configuration of the control device 10. Referring to FIG. 5, the control device 10 includes a communication control unit 31 that communicates with the switch 20, a control message processing unit 32, a topology management unit 33, a topology information storage unit 34, an MCLAG management unit 35, and an MCLAG. And an information storage unit 36. The control device 10 includes means for calculating a packet transfer path set in the switch, means for calculating a control rule (control information) set in each switch for realizing the packet transfer path, and the like. Is omitted.

制御メッセージ処理部３２は、スイッチ２０や管理端末等から受信したメッセージを解析して、制御装置１０内部の該当する処理手段に引き渡す手段である。あるいは、制御装置１０内部の各処理手段から取得したメッセージを、通信制御部３１を介して、外部に出力する。 The control message processing unit 32 is a unit that analyzes a message received from the switch 20, the management terminal, or the like and delivers it to a corresponding processing unit inside the control device 10. Alternatively, a message acquired from each processing means inside the control device 10 is output to the outside via the communication control unit 31.

トポロジ管理部３３は、通信制御部３１及び制御メッセージ処理部３２を介して、制御装置１０が制御対象とするスイッチ２０の接続情報を集約し、ネットワークのトポロジを管理する手段である。より具体的には、トポロジ管理部３３は、図３を用いて説明したＬＬＤＰフレームを生成し、トポロジ情報を収集する。例えば、トポロジ管理部３３は、スイッチ２０−２を介してスイッチ２０−１に送信されるＬＬＤＰフレーム（ネットワークのトポロジを検出するためのフレーム）の一部に、スイッチ２０−２の識別情報（ＣｈａｓｓｉｓＩＤ）を設定する。 The topology management unit 33 is a means for managing the network topology by aggregating connection information of the switches 20 to be controlled by the control device 10 via the communication control unit 31 and the control message processing unit 32. More specifically, the topology management unit 33 generates the LLDP frame described with reference to FIG. 3 and collects topology information. For example, the topology management unit 33 adds the identification information (Chassis) of the switch 20-2 to a part of the LLDP frame (frame for detecting the network topology) transmitted to the switch 20-1 via the switch 20-2. ID) is set.

図６は、トポロジ管理部３３が生成するＬＬＤＰフレームのフォーマットの一例を示す図である。トポロジ管理部３３は、ＬＬＤＰフレームの各種フィールドのうち、装置識別子を格納するフィールド３３１−３に、トポロジの検出対象となるスイッチの識別子（ＤＡＴＡＰＡＴＨＩＤ）を設定（付与）し、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３を受信した際にスイッチ２０−１、２０−２間の接続を検知可能とする。 FIG. 6 is a diagram illustrating an example of the format of the LLDP frame generated by the topology management unit 33. The topology management unit 33 sets (assigns) the identifier (DATA PATH ID) of the switch to be detected in the topology in the field 331-3 for storing the device identifier among various fields of the LLDP frame, and sends an OFPT_PACKET_IN message 303. When received, the connection between the switches 20-1 and 20-2 can be detected.

さらに、トポロジ管理部３３は、ＭＣＬＡＧ情報記憶部３６を参照し、トポロジ検出対象のスイッチがＭＣＬＡＧのメンバとなっている場合には、当該スイッチのＣｈａｓｓｉｓＩＤをＬＬＤＰフレームの生成に利用する（スイッチ２０から取得したＣｈａｓｓｉｓＩＤを利用する）。例えば、図３、図４において、スイッチ２０−２に関するトポロジを検出する場合であって、スイッチ２０−２によりＭＣＬＡＧが構築される場合には、スイッチ２０−２のＣｈａｓｓｉｓＩＤを使用する。 Further, the topology management unit 33 refers to the MCLAG information storage unit 36, and when the topology detection target switch is a member of the MCLAG, the topology ID of the switch is used to generate the LLDP frame (switch 20). Use the Chassis ID obtained from For example, in FIGS. 3 and 4, when the topology related to the switch 20-2 is detected and the MCLAG is constructed by the switch 20-2, the Chassis ID of the switch 20-2 is used.

トポロジ管理部３３は、上記取得したスイッチのＣｈａｓｓｉｓＩＤ（例えば、スイッチ２０−２のＣｈａｓｓｉｓＩＤ）をフィールド３３１−６に設定する。例えば、スイッチ２０−２のＣｈａｓｓｉｓＩＤをＬＬＤＰフレームの一領域（フィールド３３１−６）に設定することで、当該ＬＬＤＰフレームを受信したスイッチ２０−１は、対向装置であるスイッチ２０−２のＣｈａｓｓｉｓＩＤを取得（検知）できる。つまり、ＬＬＤＰフレームの一領域に、スイッチのＣｈａｓｓｉｓＩＤを埋め込むことで、ＬＬＤＰフレームを受信したスイッチは、自装置に直接接続されているスイッチのＣｈａｓｓｉｓＩＤを取得することができる。 The topology management unit 33 sets the acquired switch ID (for example, the CHASSIS ID of the switch 20-2) in the field 331-6. For example, by setting the Chassis ID of the switch 20-2 in one area (field 331-6) of the LLDP frame, the switch 20-1 that has received the LLDP frame receives the Chassis ID of the switch 20-2 that is the opposite device. Can be obtained (detected). That is, by embedding the switch Chassis ID in an area of the LLDP frame, the switch that has received the LLDP frame can acquire the Chassis ID of the switch directly connected to the own apparatus.

なお、ＬＬＤＰフレームのフィールド３３１の領域は、制御装置１０が参照するフィールドと、スイッチ２０が参照するフィールドと、に区分される。具体的には、フィールド３３１−１〜３３１−３は制御装置１０が参照する領域、フィールド３３１−４〜３３１−６はスイッチ２０が参照する領域、とそれぞれ定義されている。換言するならば、フィールド３３１−１〜３３１−３は、制御装置１０がネットワークのトポロジを検出するための領域であり、フィールド３３１−４〜３３１−６は、スイッチがＭＣＬＡＧのスタックポートを設定するための領域である。 The field 331 of the LLDP frame is divided into a field referred to by the control device 10 and a field referred to by the switch 20. Specifically, the fields 331-1 to 331-3 are defined as areas referred to by the control device 10, and the fields 331-4 to 331-6 are defined as areas referred to by the switch 20. In other words, the fields 331-1 to 331-3 are areas for the control device 10 to detect the network topology, and the fields 331-4 to 331-6 set the MCLAG stack ports. It is an area for.

ＭＣＬＡＧ管理部３５は、スイッチ２０−１、２０−２からなるＭＣＬＡＧに関する情報を管理する手段である。ＭＣＬＡＧ管理部３５は、外部から入力されるＭＣＬＡＧ情報を管理し、スイッチ２０へのＭＣＬＡＧ設定を制御する手段である。ＭＣＬＡＧ管理部３５は、外部から取得したＭＣＬＡＧ情報を、ＭＣＬＡＧ情報記憶部３６に格納する。 The MCLAG management unit 35 is means for managing information related to MCLAG including the switches 20-1 and 20-2. The MCLAG management unit 35 is means for managing MCLAG information input from the outside and controlling the MCLAG setting to the switch 20. The MCLAG management unit 35 stores MCLAG information acquired from the outside in the MCLAG information storage unit 36.

図７は、ＭＣＬＡＧ情報記憶部３６が記憶するＭＣＬＡＧ情報の一例を示す図である。ＭＣＬＡＧ管理部３５は、スイッチ２０−１、２０−２によるＭＣＬＡＧを構築する際、ＭＣＬＡＧ情報記憶部３６を参照し、少なくともＭＣＬＡＧメンバに関する情報（図７のTrunk-Port-Member）をスイッチ２０−１、２０−２に、ＭＣＬＡＧに関する設定情報として送信する。つまり、ＭＣＬＡＧ管理部３５は、スイッチ２０−１の識別情報と、スイッチ２０−１のポートであって、マルチシャーシリンクアグリゲーションのメンバポートを特定する情報（例えば、ポートＩＤ）と、スイッチ２０−２の識別情報と、スイッチ２０−２のポートであって、マルチシャーシリンクアグリゲーションのメンバポートを特定する情報と、を少なくとも含む設定情報を、スイッチ２０−１、２０−２それぞれに対し、通信制御部３１を介して送信する。 FIG. 7 is a diagram illustrating an example of MCLAG information stored in the MCLAG information storage unit 36. When constructing the MCLAG by the switches 20-1 and 20-2, the MCLAG management unit 35 refers to the MCLAG information storage unit 36, and at least information on the MCLAG member (Trunk-Port-Member in FIG. 7) is transmitted to the switch 20-1. , 20-2, as setting information related to MCLAG. That is, the MCLAG management unit 35 identifies the identification information of the switch 20-1, the information of the port of the switch 20-1, and the member port of the multi-chassis link aggregation (for example, the port ID), and the switch 20-2. Communication controller for each of the switches 20-1 and 20-2, the setting information including at least the identification information of the switch 20-2 and the information specifying the member port of the multi-chassis link aggregation. 31 to transmit.

図８は、スイッチ２０−１の内部構成の一例を示す図である。なお、スイッチ２０−１とスイッチ２０−２は同様の内部構成とすることが可能であるので、スイッチ２０−２に関する詳細な説明は省略する。 FIG. 8 is a diagram illustrating an example of an internal configuration of the switch 20-1. Note that the switch 20-1 and the switch 20-2 can have the same internal configuration, and thus a detailed description of the switch 20-2 is omitted.

図８を参照すると、スイッチ２０−１は、各種のポート２１〜２４と、フレーム処理部４１と、スタック処理部４２と、ポート処理部４３と、スタック情報記憶部４４と、を含んで構成される。なお、図８において、制御装置１０から送信される制御情報（フローエントリ）を記憶する記憶部の図示を省略している。 Referring to FIG. 8, the switch 20-1 includes various ports 21 to 24, a frame processing unit 41, a stack processing unit 42, a port processing unit 43, and a stack information storage unit 44. The In FIG. 8, illustration of a storage unit that stores control information (flow entry) transmitted from the control device 10 is omitted.

各種のポート２１〜２４からなるポート群は、ＮＩＣ（Network Interface Card）等のハードウェアの一部として構成される。フレーム処理部４１、スタック処理部４２及びポート処理部４３は、ＣＰＵ（Central Processing Unit）上にて実行されるプログラム（ソフトウェア）により実現される機能モジュールである。 A port group including various ports 21 to 24 is configured as a part of hardware such as a NIC (Network Interface Card). The frame processing unit 41, the stack processing unit 42, and the port processing unit 43 are functional modules realized by a program (software) executed on a CPU (Central Processing Unit).

ここでは、図８を参照しつつ、各種機能モジュールの動作とモジュール間の制御、及びフレーム転送の流れ（動き）を説明する。なお、図８において、実線の矢印は機能モジュール間のデータ授受や制御を示し、点線の矢印はフレームの転送（移動）を示す。 Here, the operation of various functional modules, the control between the modules, and the flow (movement) of frame transfer will be described with reference to FIG. In FIG. 8, solid arrows indicate data exchange and control between functional modules, and dotted arrows indicate frame transfer (movement).

スイッチ２０−１のポート２１〜２４は、上記機能モジュールからの指示により、各ポート２１〜２４で受信したフレームを他のポートに転送する、又は、機能モジュールに送信する。なお、フレームの送信時には、フレームの一部が変更される場合もある。具体的には、スタックポートにてスタック専用のヘッダがエンキャップされたフレームを受信した場合には、当該ヘッダはデキャップされて転送される。 The ports 21 to 24 of the switch 20-1 transfer the frame received at each of the ports 21 to 24 to another port or transmit it to the functional module according to an instruction from the functional module. Note that a part of the frame may be changed when the frame is transmitted. Specifically, when the stack port receives a frame in which the header dedicated for the stack is encapped, the header is decapped and transferred.

フレーム処理部４１等の機能モジュールは、各ポート２１〜２４（ハードウェア）を制御するために構成されている。 Functional modules such as the frame processing unit 41 are configured to control the ports 21 to 24 (hardware).

フレーム処理部４１は、ポートからフレームを受信すると、制御装置１０により設定されたフロー制御に従ったフレームの送受信を行う。また、フレーム処理部４１は、ポートからフレームを受信した場合に、フレームの一部から情報を抽出する。具体的には、フレーム処理部４１は、スイッチ２０−２からＬＬＤＰフレームを受信した場合には、当該ＬＬＤＰフレームの所定領域を参照し、対向するスイッチ２０−２の識別情報（ＣｈａｓｓｉｓＩＤ）を抽出する。 When the frame processing unit 41 receives a frame from the port, the frame processing unit 41 transmits and receives the frame according to the flow control set by the control device 10. In addition, when the frame processing unit 41 receives a frame from a port, the frame processing unit 41 extracts information from a part of the frame. Specifically, when receiving an LLDP frame from the switch 20-2, the frame processing unit 41 refers to a predetermined area of the LLDP frame and extracts identification information (Chassis ID) of the opposing switch 20-2. To do.

フレーム処理部４１は、抽出した情報をスタック処理部４２に引き渡す。また、フレーム処理部４１は、制御装置１０に対しＯＰＦＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージを送信する指示をポート（ハードウェア）に行う。さらに、フレーム処理部４１は、制御装置１０からＯＰＦＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージを受信した場合には、他のスイッチ２０に向けたフレーム送信をポート（ハードウェア）に指示する。 The frame processing unit 41 passes the extracted information to the stack processing unit 42. In addition, the frame processing unit 41 instructs the port (hardware) to transmit an OPFT_PACKET_IN message to the control device 10. Furthermore, when the OPFT_PACKET_OUT message is received from the control device 10, the frame processing unit 41 instructs the port (hardware) to transmit a frame toward another switch 20.

スタック処理部４２は、フレーム処理部４１から取得した情報（フレーム処理部４１が抽出した情報）に基づき、スタックポートに関する処理を行う。また、スタック処理部４２は、フレーム処理部４１から取得したスタックポート設定に必要な情報を、スタック情報記憶部４４に格納する。具体的には、スタック処理部４２は、スイッチ２０−１と対向するスイッチであるスイッチ２０−２のＣｈａｓｓｉｓＩＤと、ＬＬＤＰフレームの受信ポートのＩＤと、を関連付けてスタック情報としてスタック情報記憶部４４に格納する（図９参照）。 The stack processing unit 42 performs processing related to the stack port based on information acquired from the frame processing unit 41 (information extracted by the frame processing unit 41). In addition, the stack processing unit 42 stores information necessary for stack port setting acquired from the frame processing unit 41 in the stack information storage unit 44. Specifically, the stack processing unit 42 associates the Chassis ID of the switch 20-2 that is the switch opposite to the switch 20-1 and the ID of the reception port of the LLDP frame as stack information and stores the stack information as a stack information storage unit 44. (See FIG. 9).

また、スタック処理部４２は、ポート処理部４３からのスタックポート設定の依頼を受信すると、スタック情報記憶部４４に格納されたスタック情報に基づき、スタックポート設定をポート処理部４３に指示する。より具体的には、スタック処理部４２は、フレーム処理部４１により抽出されたスイッチ２０−２の識別情報（ＣｈａｓｓｉｓＩＤ）に基づき、スイッチ２０−２が出力するＬＬＤＰフレームを受信したポートを特定し、当該受信ポートをスタックポートとして設定するように、ポート処理部４３に指示する。 When the stack processing unit 42 receives the stack port setting request from the port processing unit 43, the stack processing unit 42 instructs the port processing unit 43 to set the stack port based on the stack information stored in the stack information storage unit 44. More specifically, the stack processing unit 42 identifies the port that has received the LLDP frame output from the switch 20-2 based on the identification information (Chassis ID) of the switch 20-2 extracted by the frame processing unit 41. The port processing unit 43 is instructed to set the reception port as a stack port.

なお、後述するように、スタック処理部４２は、ポート処理部４３からスタックポート設定の依頼を受信する際には、合わせて、制御装置１０が送信する設定情報（ＭＣＬＡＧ制御メッセージにより送信される設定情報）をポート処理部４３から取得する。スタック処理部４２は、当該設定情報により、自スイッチ（ここでは、スイッチ２０−１）に対向するスイッチを特定可能（対向するスイッチ２０−２のＣｈａｓｓｉｓＩＤを特定可能）であり、スタック情報を参照することで、スタックポートに設定すべきポートを決定できる。 As will be described later, when the stack processing unit 42 receives a stack port setting request from the port processing unit 43, the stack processing unit 42 also transmits setting information (setting transmitted by the MCLAG control message) transmitted by the control device 10. Information) is acquired from the port processing unit 43. Based on the setting information, the stack processing unit 42 can identify the switch facing the switch (here, the switch 20-1) (can identify the Chassis ID of the facing switch 20-2), and refer to the stack information. By doing so, the port to be set as the stack port can be determined.

ポート処理部４３は、フレーム処理部４１を経由して制御装置１０からＭＣＬＡＧ制御メッセージを受信した場合に、スタック処理部４２に対してスタックポートの設定を依頼（スタック制御を指示）する。その際、ポート処理部４３は、ＭＣＬＡＧ制御メッセージをスタック処理部４２に引き渡す。また、ポート処理部４３は、スタック処理部４２からの指示に従い、ポート（ハードウェア）にスタックポートの設定やＭＣＬＡＧ設定を指示する。 When the port processing unit 43 receives an MCLAG control message from the control device 10 via the frame processing unit 41, the port processing unit 43 requests the stack processing unit 42 to set a stack port (instructs stack control). At that time, the port processing unit 43 delivers the MCLAG control message to the stack processing unit 42. Further, the port processing unit 43 instructs the port (hardware) to set the stack port or set the MCLAG according to the instruction from the stack processing unit 42.

上記機能モジュールの働きにより、スイッチ２０−１の各ポート２１〜２４が受信するフレームは、以下のように転送、送受信される。 Due to the function module, the frames received by the ports 21 to 24 of the switch 20-1 are transferred and transmitted / received as follows.

ＬＬＤＰフレーム３０２は、フレーム処理部４１を経由してＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３として制御装置１０に送信される。Ｅｔｈｅｒｎｅｔフレーム３２１は、スタックポートとして設定されたポート２３からスイッチ２０−２に送信される場合に、スタック専用のヘッダがエンキャップされたフレーム３２２として送信される。 The LLDP frame 302 is transmitted to the control device 10 as an OFPT_PACKET_IN message 303 via the frame processing unit 41. When the Ethernet frame 321 is transmitted from the port 23 set as the stack port to the switch 20-2, the Ethernet frame 321 is transmitted as the frame 322 in which the header dedicated for the stack is encapsulated.

ここで、スイッチ２０−１のポート２３と、スイッチ２０−２のポート２６に対するスタックポートに係る設定と、スイッチ２０−１のポート２２とスイッチ２０−２のポート２５により構築されるＭＣＬＡＧ３２０の設定が完了すると、図４に示すフレーム転送が実現される。図４に示すＥｔｈｅｒｎｅｔフレーム３２１は、スイッチ２０−１のスタックポートであるポート２３を経由することで、フレーム３２２にエンキャップされる。当該フレーム３２２が、スイッチ２０−２のスタックポートであるポート２６を経由することで、フレーム３２２はデキャップされ、Ｅｔｈｅｒｎｅｔフレーム３２３としてシステム外装置であるＬ２スイッチ３０に到達する。 Here, the setting relating to the stack port for the port 23 of the switch 20-1 and the port 26 of the switch 20-2, and the setting of the MCLAG 320 constructed by the port 22 of the switch 20-1 and the port 25 of the switch 20-2 are as follows. When completed, the frame transfer shown in FIG. 4 is realized. The Ethernet frame 321 shown in FIG. 4 is encapted to the frame 322 by way of the port 23 that is a stack port of the switch 20-1. As the frame 322 passes through the port 26 that is the stack port of the switch 20-2, the frame 322 is decapped and reaches the L2 switch 30 that is an external device as an Ethernet frame 323.

次に、図１０及び図１１を参照しつつ、スタックポートの自動設定に関する説明を行う。図１０は、制御装置１０が、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージ３０１をスイッチ２０−２に送信した場合の動作を示す。 Next, the automatic setting of the stack port will be described with reference to FIGS. FIG. 10 shows an operation when the control device 10 transmits an OFPT_PACKET_OUT message 301 to the switch 20-2.

ステップＳ１０１において、制御装置１０は、ＬＬＤＰフレーム３０２をＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージ３０１に付与して、スイッチ２０−２に送信する。その際、制御装置１０は、図６に示すＬＬＤＰフレームのフィールド３３１−６に、予めＭＣＬＡＧ設定のためにスイッチ２０−２から取得しておいたＣｈａｓｓｉｓＩＤを設定する。 In step S101, the control device 10 adds the LLDP frame 302 to the OFPT_PACKET_OUT message 301 and transmits it to the switch 20-2. At that time, the control device 10 sets the Chassis ID acquired from the switch 20-2 in advance for setting the MCLAG in the field 331-6 of the LLDP frame shown in FIG.

ステップＳ１０２において、スイッチ２０−２は、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージ３０１に従い、ＬＬＤＰフレーム３０２をスイッチ２０−１に向けて送信する。 In step S102, the switch 20-2 transmits the LLDP frame 302 toward the switch 20-1 according to the OFPT_PACKET_OUT message 301.

ステップＳ１０３において、スイッチ２０−１は、ＬＬＤＰフレーム３０２を、ポート２３にて受信する。 In step S 103, the switch 20-1 receives the LLDP frame 302 at the port 23.

ステップＳ１０４において、フレーム処理部４１は、制御装置１０から指示されているフロー制御に従い、スイッチ２０−１のポート２３からＬＬＤＰフレーム３０２を受信する。 In step S 104, the frame processing unit 41 receives the LLDP frame 302 from the port 23 of the switch 20-1 according to the flow control instructed from the control device 10.

ステップＳ１０５において、フレーム処理部４１は、受信したＬＬＤＰフレーム３０２から対向するスイッチであるスイッチ２０−２のＣｈａｓｓｉｓＩＤを抽出し、ＬＬＤＰフレーム３０２の受信ポートであるポート２３のＩＤ（ポートＩＤ）と合わせて、スタック処理部４２に引き渡す。 In step S 105, the frame processing unit 41 extracts the Chassis ID of the switch 20-2 that is the opposite switch from the received LLDP frame 302 and matches it with the ID (port ID) of the port 23 that is the reception port of the LLDP frame 302. To the stack processing unit 42.

ステップＳ１０６において、スタック処理部４２は、上記の情報（ＣｈａｓｓｉｓＩＤ、ポートＩＤ）をスタック情報記憶部４４に格納し、フレーム処理部４１に情報の格納が完了した旨を通知する（制御を返却する）。 In step S106, the stack processing unit 42 stores the above information (Chassis ID, port ID) in the stack information storage unit 44, and notifies the frame processing unit 41 that the information storage is completed (returns control). ).

ステップＳ１０７において、フレーム処理部４１は、制御装置１０から指示されていたフロー制御に従い、ＬＬＤＰフレーム３０２をＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３に付与し、ポート２４からの送信を指示する。 In step S 107, the frame processing unit 41 adds the LLDP frame 302 to the OFPT_PACKET_IN message 303 in accordance with the flow control instructed from the control apparatus 10 and instructs transmission from the port 24.

ステップＳ１０８において、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ３０３がポート２４から制御装置１０に向けて送信される。 In step S 108, the OFPT_PACKET_IN message 303 is transmitted from the port 24 toward the control device 10.

なお、図１０のフローチャートは、スイッチ２０−２からスイッチ２０−１に向けたＬＬＤＰフレームの送信時の動作を示すものであるが、逆方向（スイッチ２０−１からスイッチ２０−２）のＬＬＤＰフレーム送信時の操作も、ステップＳ１０１〜Ｓ１０８に係る処理が実行される。その結果、スイッチ２０−２においても、スタック情報（ＣｈａｓｓｉｓＩＤ、ポートＩＤ）がスタック情報記憶部４４に格納される。 The flowchart of FIG. 10 shows the operation at the time of transmission of the LLDP frame from the switch 20-2 to the switch 20-1, but the LLDP frame in the reverse direction (switch 20-1 to switch 20-2). As for the operation at the time of transmission, the processes according to steps S101 to S108 are executed. As a result, also in the switch 20-2, stack information (Chassis ID, port ID) is stored in the stack information storage unit 44.

図１１は、制御装置１０が、ＭＣＬＡＧ制御メッセージ３１２をスイッチ２０−１に送信した場合の動作を示す。 FIG. 11 shows an operation when the control apparatus 10 transmits the MCLAG control message 312 to the switch 20-1.

ステップＳ２０１において、制御装置１０は、スイッチ２０−１のポート２２とスイッチ２０−２のポート２５により構築されるＭＣＬＡＧの設定情報を、ＭＣＬＡＧ制御メッセージ３１２に付与し、スイッチ２０−１に向けて送信する。 In step S201, the control device 10 adds the MCLAG setting information constructed by the port 22 of the switch 20-1 and the port 25 of the switch 20-2 to the MCLAG control message 312 and transmits it to the switch 20-1. To do.

ステップＳ２０２において、スイッチ２０−１のポート処理部４３は、フレーム処理部４１を経由してＭＣＬＡＧ制御メッセージ３１２を受信し、その後、スタック制御をスタック処理部４２に指示する。なお、スイッチ２０−１が受信するＭＣＬＡＧ制御メッセージ３１２には、ＭＣＬＡＧのメンバポートがスイッチ２０のＣｈａｓｓｉｓＩＤを含む形式にて記載されている。具体的には、ＭＣＬＡＧメンバとして、（スイッチ２０−１のＣｈａｓｓｉｓＩＤ、ポート２２のポートＩＤ）、（スイッチ２０−２のＣｈａｓｓｉｓＩＤ、ポート２５のポートＩＤ）といった情報が、ＭＣＬＡＧ制御メッセージ３１２に含まれる。 In step S202, the port processing unit 43 of the switch 20-1 receives the MCLAG control message 312 via the frame processing unit 41, and then instructs the stack processing unit 42 to perform stack control. Note that the MCLAG control message 312 received by the switch 20-1 describes the MCLAG member port in a format that includes the Chassis ID of the switch 20. Specifically, the MCLAG member includes information such as (Chassis ID of the switch 20-1 and port ID of the port 22) and (Chassis ID of the switch 20-2 and port ID of the port 25) as the MCLAG member.

ステップＳ２０３において、スタック処理部４２は、スタック情報記憶部４４から、対向するスイッチであるスイッチ２０−２のＣｈａｓｓｉｓＩＤを取得し、ポート処理部４３に対して、ポート２３をスタックポートに設定する指示を行う。 In step S203, the stack processing unit 42 acquires the Chassis ID of the switch 20-2 that is the opposite switch from the stack information storage unit 44, and instructs the port processing unit 43 to set the port 23 as a stack port. I do.

ステップＳ２０４において、ポート処理部４３は、ポート（ハードウェア）に、スイッチ２０−２のＣｈａｓｓｉｓＩＤ宛てフレームをスタック専用ヘッダでエンキャップし、スイッチ２０−１のポート２３からスイッチ２０−２のポート２６に向けて送信するスタックポート設定を行う。 In step S204, the port processing unit 43 encapsulates a frame (hardware) addressed to the Chassis ID of the switch 20-2 with a stack-dedicated header, and from the port 23 of the switch 20-1 to the port 26 of the switch 20-2. Set the stack port to send to.

ステップＳ２０５において、ポート処理部４３は、スタック制御の完了に伴い、ポート（ハードウェア）に、スイッチ２０−１のポート２２と、スイッチ２０−２のポート２５を、ＭＣＬＡＧ３２０に所属させる設定を行う。 In step S 205, the port processing unit 43 performs setting so that the port 22 of the switch 20-1 and the port 25 of the switch 20-2 belong to the MCLAG 320 when the stack control is completed.

スイッチ２０−２においても同様に、ステップＳ２０１〜Ｓ２０５の処理が実行され、ポート２６のスタックポート設定とＭＣＬＡＧ３２０の設定が実施される。 Similarly, in the switch 20-2, the processing of steps S201 to S205 is executed, and the stack port setting of the port 26 and the setting of the MCLAG 320 are performed.

次に、図１２を参照しつつ、スタックポート設定後のフレーム転送動作を説明する。図１２は、スイッチ２０−１が、Ｅｔｈｅｒｎｅｔフレーム３２１を受信したときの動作の一例を示す図である。 Next, the frame transfer operation after setting the stack port will be described with reference to FIG. FIG. 12 is a diagram illustrating an example of an operation when the switch 20-1 receives the Ethernet frame 321.

ステップＳ３０１において、スイッチ２０−１は、ポート２１にてＥｔｈｅｒｎｅｔフレーム３２１を受信する。 In step S 301, the switch 20-1 receives the Ethernet frame 321 at the port 21.

ステップＳ３０２において、スイッチ２０−１は、Ｅｔｈｅｒｎｅｔフレーム３２１の転送先が、スイッチ２０−２のＣｈａｓｓｉｓＩＤである場合に、Ｅｔｈｅｒｎｅｔフレーム３２１をスタック専用ヘッダでエンキャップしたフレーム３２２を、ポート２３からポート２６に向けて送信する。 In step S302, when the transfer destination of the Ethernet frame 321 is the Chassis ID of the switch 20-2, the switch 20-1 transfers the frame 322 obtained by encapsulating the Ethernet frame 321 with the stack-dedicated header from the port 23 to the port 26. Send to.

ステップＳ３０３において、スイッチ２０−２は、ポート２６で受信したフレーム３２２の転送先を、スタック専用ヘッダから判断し、スタック専用ヘッダをデキャップしたＥｔｈｅｒｎｅｔフレーム３２３をポート２５から送信する。 In step S303, the switch 20-2 determines the transfer destination of the frame 322 received at the port 26 from the stack dedicated header, and transmits the Ethernet frame 323 from which the stack dedicated header is decapped from the port 25.

以上のように、第１の実施形態に係る通信システムでは、制御装置１０がネットワークのトポロジを検出する際に利用するＬＬＤＰフレームの一部（一領域）に、ＭＣＬＡＧを構成するスイッチの識別情報（ＣｈａｓｓｉｓＩＤ）を設定する。ＬＬＤＰフレームを受信したスイッチは、当該ＬＬＤＰフレームを指定されたポートから他のスイッチに向けて送信する。転送されてくるＬＬＤＰフレームを受信したスイッチは、当該ＬＬＤＰフレームを受信したポートと、ＬＬＤＰフレームを転送するスイッチの識別情報（ＣｈａｓｓｉｓＩＤ）を対応付けることができる。その結果、スイッチは、上記ＬＬＤＰフレームを転送するスイッチとＭＣＬＡＧを構築する際には、上記ＬＬＤＰフレームを受信したポートがスタックポートとして設定されるべきポートであると判断できる。そのため、マルチシャーシリンクアグリゲーションを実現するために必要なスイッチへのスタックポートの設定が、人手を介さず自動的に行える。 As described above, in the communication system according to the first embodiment, the identification information (the identification information of the switches constituting the MCLAG) is included in a part (one region) of the LLDP frame used when the control device 10 detects the topology of the network. (Chassis ID) is set. The switch that has received the LLDP frame transmits the LLDP frame from the designated port to another switch. The switch that has received the transferred LLDP frame can associate the port that has received the LLDP frame with the identification information (Chassis ID) of the switch that transfers the LLDP frame. As a result, the switch can determine that the port that has received the LLDP frame is a port to be set as a stack port when constructing an MCLAG with the switch that transfers the LLDP frame. For this reason, stack ports can be automatically set to the switches necessary to realize multi-chassis link aggregation without human intervention.

また、上記構成により、ユーザ（ネットワーク管理者）は、スタックポートを意識して実施していたコンフィグが不要となり、ネットワーク局を構築する際の工数を削減することができる。さらに、スタックポートに障害が発生した場合に、代替ポートへの経路切り替えが、制御装置１０から制御することも可能となる。 In addition, with the above configuration, the user (network administrator) does not need the configuration that is performed with the stack port in mind, and can reduce the man-hours when constructing the network station. Further, when a failure occurs in the stack port, the path switching to the alternative port can be controlled from the control device 10.

［変形例］
なお、第１実施形態にて説明したシステムの構成や動作は例示であって、システムの構成を限定する趣旨ではない。 [Modification]
Note that the configuration and operation of the system described in the first embodiment are merely examples, and are not intended to limit the configuration of the system.

例えば、第１の実施形態では、予め制御装置１０がスイッチ２０からＣｈａｓｓｉｓＩＤを取得することを前提としている。しかし、制御装置１０において、ＣｈａｓｓｉｓＩＤまで含めて集中制御する方法であってもよい。 For example, in the first embodiment, it is assumed that the control device 10 obtains a Chassis ID from the switch 20 in advance. However, the control apparatus 10 may be a method of performing centralized control including the Chassis ID.

具体的には、制御装置１０は、以下の手順にてＣｈａｓｓｉｓＩＤまで含めた集中制御を行う。 Specifically, the control device 10 performs centralized control including the Chassis ID in the following procedure.

初めに、制御装置１０のＭＣＬＡＧ管理部３５は、各スイッチのＣｈａｓｓｉｓＩＤを生成する。次に、トポロジ管理部３３は、当該生成されたＣｈａｓｓｉｓＩＤをＬＬＤＰフレームに付与して、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージを各スイッチに送信する。 First, the MCLAG management unit 35 of the control device 10 generates a Chassis ID for each switch. Next, the topology management unit 33 assigns the generated Chassis ID to the LLDP frame and transmits an OFPT_PACKET_OUT message to each switch.

次に、例えば、スイッチ２０−２が、ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージを受信した際、スタック情報記憶部４４に、ＬＬＤＰフレームに含まれるＣｈａｓｓｉｓＩＤを、自装置（スイッチ２０−２）のＣｈａｓｓｉｓＩＤとして格納する。 Next, for example, when the switch 20-2 receives the OFPT_PACKET_OUT message, it stores the Chassis ID included in the LLDP frame in the stack information storage unit 44 as the Chassis ID of the own device (switch 20-2).

その後、スイッチ２０−２が、制御装置１０からＭＣＬＡＧ制御メッセージを受信した際に、スタック情報記憶部４４に存在する自装置のＣｈａｓｓｉｓＩＤをポート（ハードウェア）に設定した上で、スタックポート設定とＭＣＬＡＧ設定を実施する。つまり、スイッチ２０−２は、自身の識別情報をＬＬＤＰフレームから抽出し、自身の識別情報として扱う。 After that, when the switch 20-2 receives the MCLAG control message from the control device 10, it sets the Chassis ID of its own device existing in the stack information storage unit 44 to a port (hardware), and sets the stack port setting and Implement MCLAG settings. That is, the switch 20-2 extracts its own identification information from the LLDP frame and treats it as its own identification information.

また、第１の実施形態では、スイッチ２０−１とスイッチ２０−２間の１つの物理ポートがスタックポートとして機能する場合を説明した。しかし、２つ以上の物理ポートが使用されてスタックポート設定が行われてもよい。 In the first embodiment, a case has been described in which one physical port between the switch 20-1 and the switch 20-2 functions as a stack port. However, the stack port setting may be performed by using two or more physical ports.

この場合、初めに、各物理ポートでＬＬＤＰフレームを受信した時にスタック情報記憶部４４に、各ポートのＩＤとＣｈａｓｓｉｓＩＤの情報が格納される。その後、各スイッチにてＭＣＬＡＧ制御メッセージ３１１、３１２を受信した場合に、スタック情報記憶部４４の異なるポートＩＤで同じＣｈａｓｓｉｓＩＤの情報が抽出され、それらのポートをＬｉｎｋＡｇｇｒｅｇａｔｉｏｎポートとして設定した上で、当該ＬｉｎｋＡｇｇｒｅｇａｔｉｏｎポートにスタックポート設定が実施されればよい。 In this case, when the LLDP frame is first received at each physical port, the ID of each port and the information of the Chassis ID are stored in the stack information storage unit 44. After that, when the MCLAG control messages 311 and 312 are received at each switch, the same Chassis ID information is extracted with different port IDs in the stack information storage unit 44, and those ports are set as Link Aggregation ports. It is only necessary that the stack port setting is performed for the link aggregation port.

制御装置１０のトポロジ管理部３３、ＭＣＬＡＧ管理部３５等の各部が行う処理は、制御装置１０に搭載されたコンピュータに、そのハードウェアを用いて、上述した各処理を実行させるコンピュータプログラムにより実現できる。同様に、スイッチ２０のフレーム処理部４１、スタック処理部４２、ポート処理部４３等の各部が行う処理は、スイッチ２０に搭載されたコンピュータに、そのハードウェアを用いて、上述した各処理を実行させるコンピュータプログラムにより実現できる。 The processing performed by each unit such as the topology management unit 33 and the MCLAG management unit 35 of the control device 10 can be realized by a computer program that causes a computer mounted on the control device 10 to execute the above-described processing using the hardware. . Similarly, the processing performed by each unit such as the frame processing unit 41, the stack processing unit 42, and the port processing unit 43 of the switch 20 is executed on the computer mounted on the switch 20 using the hardware described above. This can be realized by a computer program.

上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
［付記１］
上述の第１の視点に係る通信システムのとおりである。
［付記２］
前記制御装置は、
前記第１及び第２のスイッチからなるマルチシャーシリンクアグリゲーションに関する情報を管理し、前記第１のスイッチの識別情報と、前記第１のスイッチのポートであって、マルチシャーシリンクアグリゲーションのメンバポートを特定する情報と、前記第２のスイッチの識別情報と、前記第２のスイッチのポートであって、マルチシャーシリンクアグリゲーションのメンバポートを特定する情報と、を少なくとも含む設定情報を、前記第１及び第２のスイッチに対し、前記通信部を介して送信する、マルチシャーシリンクアグリゲーション管理部をさらに含む、付記１の通信システム。
［付記３］
前記スタック処理部は、
前記制御装置から受信した前記設定情報により、前記第２のスイッチを対向するスイッチとして特定する、付記２の通信システム。
［付記４］
前記第１のスイッチは、
前記制御装置から受信した前記設定情報に基づき、マルチシャーシリンクアグリゲーションのメンバポートを設定する、付記２又は３の通信システム。
［付記５］
前記マルチシャーシリンクアグリゲーション管理部は、少なくとも前記第２のスイッチの識別情報を生成し、
前記トポロジ管理部は、前記生成された前記第２のスイッチの識別情報を、前記フレームの一部に設定し、
前記第２のスイッチは、前記第２のスイッチの識別情報を前記フレームから抽出し、自身の識別情報として扱う、付記２乃至４のいずれか一に記載の通信システム。
［付記６］
前記トポロジ管理部が、前記第２のスイッチを介して前記第１のスイッチに送信するフレームは、ＬＬＤＰ（Link Layer Discovery Protocol）によるフレームである、付記１乃至５のいずれか一に記載の通信システム。
［付記７］
上述の第２の視点に係る制御装置のとおりである。
［付記８］
上述の第３の視点に係るスイッチのとおりである。
［付記９］
上述の第４の視点に係る通信方法のとおりである。
［付記１０］
上述の第５の視点に係るプログラムのとおりである。
なお、付記７〜付記１０の形態は、付記１の形態と同様に、付記２の形態〜付記６の形態に展開することが可能である。 A part or all of the above embodiments can be described as in the following supplementary notes, but is not limited thereto.
[Appendix 1]
The communication system according to the first aspect described above.
[Appendix 2]
The control device includes:
Manages information related to multi-chassis link aggregation consisting of the first and second switches, and identifies the identification information of the first switch and the ports of the first switch that are member ports of the multi-chassis link aggregation Setting information including at least information for identifying the second switch, information for identifying a member port of the multi-chassis link aggregation, which is a port of the second switch, and identifying the member port of the multi-chassis link aggregation. The communication system according to appendix 1, further including a multi-chassis link aggregation management unit that transmits the switch to the second switch via the communication unit.
[Appendix 3]
The stack processing unit
The communication system according to appendix 2, wherein the second switch is identified as an opposing switch based on the setting information received from the control device.
[Appendix 4]
The first switch is
The communication system according to appendix 2 or 3, wherein member ports for multi-chassis link aggregation are set based on the setting information received from the control device.
[Appendix 5]
The multi-chassis link aggregation management unit generates at least identification information of the second switch;
The topology management unit sets the generated identification information of the second switch in a part of the frame;
The communication system according to any one of appendices 2 to 4, wherein the second switch extracts the identification information of the second switch from the frame and handles it as its own identification information.
[Appendix 6]
The communication system according to any one of appendices 1 to 5, wherein the frame transmitted from the topology management unit to the first switch via the second switch is a frame based on LLDP (Link Layer Discovery Protocol). .
[Appendix 7]
It is as the control apparatus which concerns on the above-mentioned 2nd viewpoint.
[Appendix 8]
This is the same as the switch according to the third aspect described above.
[Appendix 9]
The communication method according to the fourth aspect described above.
[Appendix 10]
It is as the program concerning the above-mentioned 5th viewpoint.
In addition, the form of appendix 7 to appendix 10 can be developed into the form of appendix 2 to the form of appendix 6 similarly to the form of appendix 1.

なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。 Each disclosure of the cited patent documents and the like cited above is incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiments and examples can be changed and adjusted based on the basic technical concept. In addition, various combinations or selections of various disclosed elements (including each element in each claim, each element in each embodiment or example, each element in each drawing, etc.) within the scope of the entire disclosure of the present invention. Is possible. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea. In particular, with respect to the numerical ranges described in this document, any numerical value or small range included in the range should be construed as being specifically described even if there is no specific description.

１０、１０３制御装置
２０、２０−１、２０−２スイッチ
２１〜２７ポート
３０Ｌ２スイッチ
３１通信制御部
３２制御メッセージ処理部
３３、１１１トポロジ管理部
３４トポロジ情報記憶部
３５ＭＣＬＡＧ管理部
３６ＭＣＬＡＧ情報記憶部
４１、１２１フレーム処理部
４２、１２２スタック処理部
４３ポート処理部
４４スタック情報記憶部
１０１第１のスイッチ
１０２第２のスイッチ
１１２通信部
３０１ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＯＵＴメッセージ
３０２ＬＬＤＰフレーム
３０３ＯＦＰＴ＿ＰＡＣＫＥＴ＿ＩＮメッセージ
３１１、３１２ＭＣＬＡＧ制御メッセージ
３２０マルチシャーシリンクアグリゲーション（ＭＣＬＡＧ）
３２１、３２３Ｅｔｈｅｒｎｅｔフレーム
３２２フレーム
３３１、３３１−１〜３３１−６ＬＬＤＰフレームのフィールド DESCRIPTION OF SYMBOLS 10, 103 Control apparatus 20, 20-1, 20-2 Switch 21-27 Port 30 L2 switch 31 Communication control part 32 Control message processing part 33, 111 Topology management part 34 Topology information storage part 35 MCLAG management part 36 MCLAG information storage Unit 41, 121 Frame processing unit 42, 122 Stack processing unit 43 Port processing unit 44 Stack information storage unit 101 First switch 102 Second switch 112 Communication unit 301 OFPT_PACKET_OUT message 302 LLDP frame 303 OFPT_PACKET_IN message 311, 312 MCLAG control message 320 Multi-chassis link aggregation (MCLAG)
321, 323 Ethernet frame 322 Frame 331, 331-1 to 331-6 LLDP frame field

Claims

At least first and second switches for constructing multi-chassis link aggregation;
A control device for controlling packet transfer by the first and second switches,
The control device includes:
Topology management in which identification information of the second switch is set in a part of a frame transmitted to the first switch via the second switch for detecting the topology of the network And
A communication unit that outputs a frame in which identification information of the second switch is set toward the second switch;
With
The first switch is
A frame processing unit that extracts identification information of the second switch from a frame output by the second switch;
A stack processing unit configured to set, as a stack port, a port that has received a frame output by the second switch based on the extracted identification information of the second switch;
A communication system comprising:

The control device includes:
Manages information related to multi-chassis link aggregation consisting of the first and second switches, and identifies the identification information of the first switch and the ports of the first switch that are member ports of the multi-chassis link aggregation Setting information including at least information for identifying the second switch, information for identifying a member port of the multi-chassis link aggregation, which is a port of the second switch, and identifying the member port of the multi-chassis link aggregation. The communication system according to claim 1, further comprising a multi-chassis link aggregation management unit that transmits to the second switch via the communication unit.

The stack processing unit
The communication system according to claim 2, wherein the second switch is identified as an opposing switch based on the setting information received from the control device.

The first switch is
The communication system according to claim 2 or 3, wherein member ports for multi-chassis link aggregation are set based on the setting information received from the control device.

The multi-chassis link aggregation management unit generates at least identification information of the second switch;
The topology management unit sets the generated identification information of the second switch in a part of the frame;
The communication system according to any one of claims 2 to 4, wherein the second switch extracts the identification information of the second switch from the frame and treats the identification information as its own identification information.

The frame transmitted from the topology management unit to the first switch via the second switch is a frame based on Link Layer Discovery Protocol (LLDP). Communications system.

A control device for controlling packet transfer by at least the first and second switches, which constructs a multi-chassis link aggregation,
Topology management in which identification information of the second switch is set in a part of a frame transmitted to the first switch via the second switch for detecting the topology of the network And
A communication unit that outputs a frame in which identification information of the second switch is set toward the second switch;
A control device comprising:

A switch that builds multi-chassis link aggregation with other switches,
In order to detect the topology of the network, a frame transmitted from the control device to the switch via the other switch, in which the identification information of the other switch is set in part, the other A frame processing unit for extracting switch identification information;
A stack processing unit configured to set a port that has received a frame output by the other switch as a stack port based on the extracted identification information of the other switch;
Comprising a switch.

At least first and second switches for constructing multi-chassis link aggregation;
In a communication system including a control device that controls packet transfer by the first and second switches,
The control device is
Setting identification information of the second switch in a part of a frame transmitted to the first switch via the second switch for detecting a network topology; and ,
Outputting a frame in which the identification information of the second switch is set to the second switch;
The first switch is
Extracting the identification information of the second switch from the frame output by the second switch;
Based on the extracted identification information of the second switch, the port that has received the frame output by the second switch is set as a stack port; and
Including a communication method.

A program that is executed by a computer installed in a control device that controls packet transfer by at least the first and second switches to construct a multi-chassis link aggregation,
A process of setting identification information of the second switch in a part of a frame transmitted to the first switch via the second switch for detecting a network topology;
A process of outputting a frame in which identification information of the second switch is set to the second switch;
A program that executes