JP2017047789A - Fail-safe circuit - Google Patents
Fail-safe circuit Download PDFInfo
- Publication number
- JP2017047789A JP2017047789A JP2015172734A JP2015172734A JP2017047789A JP 2017047789 A JP2017047789 A JP 2017047789A JP 2015172734 A JP2015172734 A JP 2015172734A JP 2015172734 A JP2015172734 A JP 2015172734A JP 2017047789 A JP2017047789 A JP 2017047789A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control unit
- circuit
- fail
- safe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
本発明は、車両システムの故障を検知した時にシステムを停止させるフェールセーフ回路に関する。 The present invention relates to a fail-safe circuit that stops a system when a vehicle system failure is detected.
近年、車両におけるシフトレバーが、機械的なものから電子的な電子シフターに変更されつつある。電子シフターにおいては、ギアシフトに関する制御を行うためのソフトウェアを有するMCU(Micro Controller Unit)が用いられる。MCUには、ROM(Read Only Memory)やRAM(Random Access Memory)等の回路が内蔵されている。このような電子シフターを有した車両の走行中に、ROMやRAM等の重要な回路で故障が発生した時には、車両システムが誤動作を起こす可能性があるため、速やかに車両システムを停止させる必要がある。このような状況に対応するため、車両には、いわゆるフェールセーフ回路が搭載されている。フェールセーフ回路は、システムの故障時や異常発生時においても、システムを安全側に動作させることで人命を危険に晒させないようにするための回路である。 In recent years, shift levers in vehicles are being changed from mechanical to electronic electronic shifters. In the electronic shifter, an MCU (Micro Controller Unit) having software for performing control related to gear shift is used. The MCU includes circuits such as a ROM (Read Only Memory) and a RAM (Random Access Memory). When a vehicle having such an electronic shifter is running, if a failure occurs in an important circuit such as a ROM or RAM, the vehicle system may malfunction, so it is necessary to stop the vehicle system immediately. is there. In order to cope with such a situation, a so-called fail-safe circuit is mounted on the vehicle. The fail-safe circuit is a circuit that prevents the human life from being exposed to danger by operating the system on the safe side even in the event of a system failure or abnormality.
このようなフェールセーフ回路として、特許文献1に記載されたフェールセーフ機構900が知られている。以下、図7を用いて、フェールセーフ機構900について説明する。
As such a fail safe circuit, a fail
フェールセーフ機構900は、図7に示すように、制御部901のポート901aをドライバ回路902に接続し、このドライバ回路902を介してアクチュエータ903を制御する。このアクチュエータ903は、図示しない後輪操舵装置のバルブユニットである。また、ドライバ回路902には、メインスイッチ回路909を介して駆動用電源904が接続されている。メインスイッチ回路909と駆動用電源904との間には、サブスイッチ回路905が接続されている。また、フェール検出回路906は、制御部901とメインスイッチ回路909との間に接続されている。尚、制御部901には、電源913から電源電圧が供給される。
As shown in FIG. 7, the fail-
フェールセーフ機構900は、フェール検出回路906が制御部901の異常を検出した時には、メインスイッチ回路909をOFFとし、ドライバ回路902への電力供給を遮断することができる。
The fail
このように構成されたフェールセーフ機構900は、システムの故障を検知した時、アクチュエータ903を確実に停止させると共に、駆動用電源904が再投入されない限り、ドライバ回路902へ電源供給されないようにすることができる。
The fail-
しかしながら、フェールセーフ機構900では、システムの故障を検知した時にドライバ回路902への電力供給を遮断することができるが、制御部901への電源供給がそのまま維持されているため、イグニッションスイッチを再びオンとした場合に、制御部901即ちマイクロコントロールユニット(MCU)を再起動させることになる。従って、制御部901内の回路が故障していた場合には、再び危険な状態になる可能性があるという問題があった。
However, the fail-
本発明はこのような従来技術の実情に鑑みてなされたもので、その目的は、車両システムに異常が発生した際に、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することのできるフェールセーフ回路を提供することにある。 The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to reliably stop the system including the micro control unit to ensure safety when an abnormality occurs in the vehicle system. It is an object of the present invention to provide a fail-safe circuit capable of performing the above.
上記課題を解決するために本発明のフェールセーフ回路は、バッテリーからの電圧を降圧して第1電圧を出力するレギュレータと、前記第1電圧が入力され、前記第1電圧とは異なる第2電圧を出力するシステム制御部と、前記システム制御部に接続されたマイクロコントロールユニットと、を備え、イグニッションスイッチのオン状態に基づいて、前記システム制御部が起動され、前記第2電圧が前記マイクロコントロールユニットに供給されるフェールセーフ回路であって、前記マイクロコントロールユニットに設けられた所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記システム制御部をスリープモードとすると共に、前記第1電圧の電圧値を維持したまま、前記マイクロコントロールユニットへの前記第2電圧の供給を停止させてなる、という特徴を有する。 In order to solve the above-described problems, a fail-safe circuit according to the present invention includes a regulator that steps down a voltage from a battery and outputs a first voltage, and a second voltage that is inputted with the first voltage and is different from the first voltage. And a micro control unit connected to the system control unit, the system control unit is activated based on an ON state of an ignition switch, and the second voltage is supplied to the micro control unit. A failure safe circuit supplied to the micro control unit, when an abnormality occurs in a predetermined circuit provided in the micro control unit, the micro control unit sets the system control unit to a sleep mode and the first voltage While maintaining the voltage value of the micro-control unit. Comprising the supply of the voltage is stopped, it has the feature that.
このように構成されたフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第1電圧の電圧値を維持したまま、マイクロコントロールユニットへの第2電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。 The fail safe circuit configured as described above is configured so that the second voltage to the micro control unit is maintained while maintaining the voltage value of the first voltage output from the regulator when an abnormality occurs in a predetermined circuit in the micro control unit. Therefore, even if the ignition switch is turned on again, the micro control unit is not restarted. Therefore, the system including the micro control unit can be surely stopped to ensure safety.
また、上記の構成において、前記マイクロコントロールユニットには、前記イグニッションスイッチに接続されて前記イグニッションスイッチのオン又はオフの状態を監視するイグニッションモニター端子と、前記第1電圧を出力させるか又は非出力とさせるためのイネーブル信号を出力するイネーブル出力端子とが設けられており、前記レギュレータには、前記イネーブル信号が入力されるフェールセーフ入力端子が設けられていて、前記フェールセーフ入力端子と前記イグニッションスイッチとの間には、第1ダイオードが接続されていると共に、前記フェールセーフ入力端子と前記イネーブル出力端子との間には、第2ダイオードが接続されていて、前記システム制御部には、前記マイクロコントロールユニットからの制御信号によって制御されたバイアス電圧を出力するバイアス電圧出力端子が設けられており、前記フェールセーフ入力端子と前記バイアス電圧出力端子との間にスイッチ回路を設け、前記スイッチ回路をオンとすることによって前記所定回路に異常が発生した際に前記第1電圧の電圧値を維持してなる、という特徴を有する。 Further, in the above configuration, the micro control unit is connected to the ignition switch and monitors an on / off state of the ignition switch, and the first voltage is output or not output. And an enable output terminal for outputting an enable signal for causing the regulator to have a fail-safe input terminal to which the enable signal is input, the fail-safe input terminal, the ignition switch, A first diode is connected between the two, and a second diode is connected between the fail-safe input terminal and the enable output terminal. The system control unit includes the micro control unit. The control signal from the unit A bias voltage output terminal for outputting a controlled bias voltage is provided, a switch circuit is provided between the failsafe input terminal and the bias voltage output terminal, and the predetermined circuit is turned on by turning on the switch circuit. When the abnormality occurs, the voltage value of the first voltage is maintained.
このように構成されたフェールセーフ回路は、フェールセーフ入力端子とバイアス電圧出力端子との間にスイッチ回路を設けたので、スイッチ回路を介してフェールセーフ入力端子における電圧をハイレベルに保つことができ、所定回路に異常が発生した際に第1電圧の電圧値を維持したままとすることが、容易に可能となる。 Since the fail-safe circuit configured as described above has a switch circuit provided between the fail-safe input terminal and the bias voltage output terminal, the voltage at the fail-safe input terminal can be maintained at a high level via the switch circuit. When the abnormality occurs in the predetermined circuit, the voltage value of the first voltage can be easily maintained.
また、上記の構成において、前記システム制御部と前記マイクロコントロールユニットとの間には通信線路が設けられ、前記所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記通信線路を介して前記システム制御部をスリープモードとすると共に、前記バイアス電圧の電圧値を制御して前記スイッチ回路をオンとする、という特徴を有する。 In the above configuration, a communication line is provided between the system control unit and the micro control unit, and when an abnormality occurs in the predetermined circuit, the micro control unit is connected via the communication line. The system control unit is set to a sleep mode, and a voltage value of the bias voltage is controlled to turn on the switch circuit.
このように構成されたフェールセーフ回路は、所定回路に異常が発生した際に、スイッチ回路の制御を、バイアス電圧の電圧値を制御することにより容易に行うことができる。 The fail-safe circuit configured as described above can easily control the switch circuit by controlling the voltage value of the bias voltage when an abnormality occurs in the predetermined circuit.
また、上記の構成において、前記スイッチ回路は、前記フェールセーフ入力端子と前記バイアス電圧出力端子との間に直列に接続された第3ダイオードを有して構成されている、という特徴を有する。 In the above configuration, the switch circuit includes a third diode connected in series between the fail-safe input terminal and the bias voltage output terminal.
このように構成されたフェールセーフ回路は、第3ダイオードを有することにより、スイッチ回路40を容易に構成することができる。
The fail-safe circuit configured as described above can easily configure the
また、上記の構成において、前記スイッチ回路に、前記第3ダイオードに接続されたトランジスタが設けられ、前記トランジスタの制御端を前記バイアス電圧出力端子に接続してなる、という特徴を有する。 In the above configuration, the switch circuit includes a transistor connected to the third diode, and a control terminal of the transistor is connected to the bias voltage output terminal.
このように構成されたフェールセーフ回路は、トランジスタをオン又はオフさせることにより、第3ダイオードのオン又はオフの切り換えを行うようにしたので、スイッチ回路のスイッチングを確実に行うことができる。 In the fail-safe circuit configured as described above, the third diode is turned on or off by turning on or off the transistor, so that the switching of the switch circuit can be reliably performed.
本発明のフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第1電圧の電圧値を維持したまま、マイクロコントロールユニットへの第2電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。 The fail-safe circuit of the present invention supplies the second voltage to the micro control unit while maintaining the voltage value of the first voltage output from the regulator when an abnormality occurs in a predetermined circuit in the micro control unit. Since it is stopped, even if the ignition switch is turned on again, the micro control unit is not restarted. Therefore, the system including the micro control unit can be surely stopped to ensure safety.
以下、本発明のフェールセーフ回路について図面を参照しながら説明する。本発明のフェールセーフ回路は、主に、マイクロコントロールユニットを含む車両システムを異常発生時に確実に停止させて、安全性を確保することのできるフェールセーフ回路である。本発明のフェールセーフ回路の用途については、以下説明する実施形態に限定されるものではなく適宜変更が可能である。尚、今後、マイクロコントロールユニットをMCUと略して表記する。 The fail-safe circuit of the present invention will be described below with reference to the drawings. The fail-safe circuit of the present invention is a fail-safe circuit that can ensure safety by reliably stopping a vehicle system including a micro control unit when an abnormality occurs. The use of the fail-safe circuit of the present invention is not limited to the embodiments described below, and can be appropriately changed. In the future, the micro control unit will be abbreviated as MCU.
[実施形態]
最初に、図1及び図2を参照して、本発明の実施形態に係るフェールセーフ回路100の構成について説明する。図1は、フェールセーフ回路100の構成を示すブロック図であり、図2は、レギュレータ10とシステム制御部20内の一部及びスイッチ回路の回路図である。
[Embodiment]
First, the configuration of the fail-
フェールセーフ回路100は、図1に示すように、レギュレータ10と、システム制御部20と、MCU30と、スイッチ回路40と、第1ダイオード11と、第2ダイオード12と、で構成されている。
As shown in FIG. 1, the
レギュレータ10は、車両に搭載されたバッテリー80に接続され、バッテリー80から出力されるバッテリー電圧V0を定電圧化して第1電圧V1を出力する。レギュレータ10には、レギュレータ用IC17が内蔵されており、レギュレータ用IC17は、バッテリー電圧V0(12V)を例えば7V等の電圧に降圧して第1電圧V1として出力する。レギュレータ用IC17は、例えば、スイッチングレギュレータ等で構成されている。
The
システム制御部20は、レギュレータ10に接続されており、レギュレータ10からの第1電圧V1が入力され、第1電圧V1(7V)とは異なる第2電圧V2を出力する。第2電圧V2としては、第1電圧V1(7V)を降圧した電圧、例えば5Vが選ばれる。システム制御部20には、スイッチ回路40にバイアス電圧Vbを出力するバイアス電圧出力端子21が設けられている。
The
MCU30は、システム制御部20に接続されている。フェールセーフ回路100では、イグニッションスイッチ85がオンされると、システム制御部20に供給される第1電圧V1が0Vから例えば7Vに立ち上がることによってシステム制御部20が起動する。その結果、システム制御部20内で第2電圧V2、例えば5Vが生成され、この電圧がシステム制御部20からMCU30に供給される。このことによって、MCU30が起動する。また、システム制御部20とMCU30との間には、システム制御部20とMCU30との間で情報を伝達させるために、通信線路27が設けられている。
The
MCU30には、イグニッションスイッチ85に直接接続されてイグニッションスイッチ85のオン又はオフの状態を監視するイグニッションモニター端子37、及びイネーブル出力端子35が設けられている。イネーブル出力端子35は、イグニッションモニター端子37に入力されるイグニッションモニター信号Imの情報によってレギュレータ10から第1電圧V1を出力させるか又は非出力とさせるかを決定するためのイネーブル信号Enを出力する。
The
MCU30の内部には、マイクロコンピュータ(図示せず)が設けられていると共に、ROM回路31aやRAM回路31bなどの所定回路31が設けられている。所定回路31は、当該マイクロコンピュータに接続、又は内蔵されている。MCU30内のマイクロコンピュータは、車両操作に係る各システムを制御している。従って、MCU30が動作を停止している状態では、車両操作に係る各システムも停止する。また、所定回路31における異常を検出するための、フェール検出回路33が当該所定回路31に接続されて形成されている。フェール検出回路33によって異常が検出された場合、その情報を含む制御信号Csが通信線路27を介してシステム制御部20に伝送される。尚、ROM回路31a、RAM回路31b、及びフェール検出回路33の各回路の構成については、公知のものが使用可能である。そのため、これらについての詳細な説明を省略する。
Inside the
レギュレータ10には、イグニッションスイッチ85からの信号、及びイネーブル信号Enが入力されるフェールセーフ入力端子15が設けられていて、フェールセーフ入力端子15とイグニッションスイッチ85との間には、第1ダイオード11が接続されている。また、フェールセーフ入力端子15とMCU30のイネーブル出力端子35との間には、第2ダイオード12が接続されている。
The
詳しくは、第1ダイオード11のアノードAnがイグニッションスイッチ85に接続され、第1ダイオード11のカソードCaがフェールセーフ入力端子15に接続されている。また、第2ダイオード12のアノードAnがイネーブル出力端子35に接続され、第2ダイオード12のカソードCaがフェールセーフ入力端子15に接続されている。フェールセーフ入力端子15は、図2に示すように、レギュレータ10内でレギュレータ用IC17に接続されていると共に、抵抗19を介してグランドに接続されている。
Specifically, the anode An of the
イグニッションスイッチ85がオンの時、即ちその電圧がハイレベルの時には、第1ダイオード11がオンとなる。また、イネーブル出力端子35からハイレベルのイネーブル信号Enが出力されていると第2ダイオード12がオンとなる。
When the
スイッチ回路40は、システム制御部20のバイアス電圧出力端子21とレギュレータ10のフェールセーフ入力端子15との間に挿入されている。スイッチ回路40は、上述したMCU30からの制御信号Csによって制御されたバイアス電圧Vbの電圧値によってオン又はオフとされるように制御される。
The
図2に示すように、スイッチ回路40は、バイアス電圧出力端子21とフェールセーフ入力端子15との間に直列に接続された第3ダイオード43を有して構成されている。第3ダイオード43のカソードCaは、レギュレータ10内の抵抗19を介してグランドに接続されている。また、システム制御部20内の、バイアス電圧出力端子21とグランド間には抵抗29が設けられており、第3ダイオード43のアノードAnが抵抗29を介してグランドに接続されている。
As shown in FIG. 2, the
図2に示すように、システム制御部20内には、MCU30からの制御信号Csが入力される回路として、システム制御部内スイッチ回路25が設けられており、その入力端の一つが第1電圧V1の供給される線路に接続され、他の一つがバイアス電圧出力端子21に接続されている。また、システム制御部内スイッチ回路25の制御端は、図1に示す、前述した通信線路27に接続されている。システム制御部内スイッチ回路25は、MCU30からの制御信号Csによって、そのオン又はオフが制御され、システム制御部内スイッチ回路25がオンとなるように制御された時、バイアス電圧出力端子21に第1電圧V1と同一の電圧値を有するバイアス電圧Vbが出力される。尚、システム制御部内スイッチ回路25の入力端の一つは、第1電圧V1の供給される線路に接続されるのではなく、バッテリー電圧V0に接続されていても良い。その場合、バイアス電圧出力端子21に出力されるバイアス電圧Vbの電圧値は、V0(12V)となる。また、システム制御部20内には、システム制御部内スイッチ回路25以外に、制御回路(図示せず)が形成されており、当該制御回路が通信線路27に接続されている。
As shown in FIG. 2, a system control
フェールセーフ入力端子15にイグニッションスイッチ85からのハイレベルの電圧、又はMCU30のイネーブル出力端子35からのハイレベルの電圧が印加されていない状態で、システム制御部20内スイッチ回路25がオンとなるように制御され、第1電圧V1と同一の電圧値を有するバイアス電圧Vbが第3ダイオード43のアノードAnに印加されると、第3ダイオード43のカソードCaが抵抗19を介してグランドに接続されているため、第3ダイオード43がオンとなる。その結果、フェールセーフ入力端子15における電圧(フェールセーフ電圧Vf)がハイレベルとなる。
The
逆に、フェールセーフ入力端子15にイグニッションスイッチ85又はMCU30のイネーブル出力端子35からハイレベルの電圧が印加されていない状態で、システム制御部20内スイッチ回路25がオフとなるように制御され、グランド電圧即ち0Vが第3ダイオード43のアノードAnに印加されると、第3ダイオード43がオフとなる。即ちスイッチ回路40がオフとなり、その結果、フェールセーフ入力端子15にスイッチ回路40が接続されない状態になり、フェールセーフ入力端子15の電圧、即ちフェールセーフ電圧Vfは、ローレベルの電圧となる。
Conversely, the
尚、MCU30内の所定回路31に異常がない場合、即ち通常時は、システム制御部内スイッチ回路25がオンとなるように制御されており、フェールセーフ電圧Vfは、オンとなっている。イグニッションスイッチ85がオンからオフになった時、MCU30からの制御信号Csによってシステム制御部内スイッチ回路25はオフとなりフェールセーフ電圧Vfは、オフとなる。
When there is no abnormality in the
通常、フェールセーフ入力端子15の電圧(フェールセーフ電圧Vf)がハイレベルからローレベルに変化した時、具体的には、イグニッションスイッチ85がオンからオフになり、イネーブル信号Enがハイレベルからローレベルに変化した時、それまで、レギュレータ10から出力されていた電圧V1が出力されなくなり、システム制御部20に電圧V1が入力されずに、システム制御部20はオフになる。
Normally, when the voltage at the fail-safe input terminal 15 (fail-safe voltage Vf) changes from high level to low level, specifically, the
また、フェールセーフ電圧Vfがハイレベルのままである時、即ち、イグニッションスイッチ85がオンであり、イネーブル信号Enがハイレベルにある時、又はスイッチ回路40がオンとなっていることによって、フェールセーフ電圧Vfをハイレベルにしている時、レギュレータ10から出力されている電圧V1は、そのまま出力された状態となり、システム制御部20に電圧V1が入力され続けるように構成されている。
Further, when the fail safe voltage Vf remains at the high level, that is, when the
次に、図1乃至図4を参照して、フェールセーフ回路100の具体的な動作について説明する。図3は、フェールセーフ回路100の通常時のタイミングチャートであり、図4は、フェールセーフ回路100の異常発生時のタイミングチャートである。図3及び図4では、各端子における電圧の値がハイレベルかローレベルか、及びシステム制御部20とMCU30における状態を示している。尚、バッテリー80からのバッテリー電圧V0は、常にレギュレータ10へ供給されているものとする。
Next, a specific operation of the
最初に、フェールセーフ回路100の通常時における動作について説明する。通常時においては、図3に示すように、イグニッションスイッチ(IG.SW)85がオンとなった時、イグニッションスイッチ(IG.SW)85からのハイレベルの電圧が図1に示す第1ダイオード11を介してフェールセーフ入力端子15に印加される。フェールセーフ入力端子15におけるフェールセーフ電圧Vfがハイレベルになると、レギュレータ10は、システム制御部20に第1電圧V1(7V)を供給する。第1電圧V1(7V)が供給されると、システム制御部20が起動すると共にノーマルモードになる。その後、システム制御部20で第2電圧V2(5V)が生成され、MCU30に第2電圧V2(5V)が供給される。
First, the normal operation of the fail
MCU30に第2電圧V2(5V)が供給されると、MCU30が起動し、ノーマルモードになる。この時、MCU30のイグニッションモニター端子37では、イグニッションスイッチ85のオンを検知しており、イネーブル出力端子35からハイレベルのイネーブル信号Enが出力されている。また、MCU30からは、通信線路27を介して、システム制御部内スイッチ回路25に制御信号Csが供給される。通常時では、図2のシステム制御部内スイッチ回路25内の破線に示すように、制御信号Csによって、システム制御部内スイッチ回路25がオンとなるように制御されている。
When the second voltage V2 (5V) is supplied to the
システム制御部内スイッチ回路25がオンとなっていると、システム制御部20のバイアス電圧出力端子21におけるバイアス電圧Vbがハイレベルとなっており、図2に示す第3ダイオード43のアノードAnがハイレベルとなり、第3ダイオード43はオンとなる。従って、フェールセーフ電圧Vfは、ハイレベルのままとなり、システム制御部20及び、MCU30は、共にノーマルモードの状態を維持する。
When the
次に、通常時において、図3に示すように、イグニッションスイッチ(IG.SW)85がオフとなった時、イグニッションスイッチ(IG.SW)85からは、ローレベルの電圧が出力される。そのため、第1ダイオード11はオフとなる。
Next, at a normal time, as shown in FIG. 3, when the ignition switch (IG.SW) 85 is turned off, a low level voltage is output from the ignition switch (IG.SW) 85. Therefore, the
この時、MCU30のイグニッションモニター端子37では、イグニッションスイッチ85のオフを検知しており、イネーブル出力端子35からローレベルのイネーブル信号Enが出力される。また、MCU30からは、通信線路27を介して、システム制御部内スイッチ回路25に制御信号Csが供給されている。通常時においては、イグニッションスイッチ(IG.SW)85のオフ時は、制御信号Csがシステム制御部内スイッチ回路25をオフとするように構成されている。従って、システム制御部20からのバイアス電圧Vbは0Vになり、第3ダイオード43、即ちスイッチ回路40がオフとなるため、フェールセーフ電圧Vfはローレベルとなる。
At this time, the
その結果、レギュレータ10から第1電圧V1が出力されなくなり、そのためシステム制御部20からの第2電圧V2も出力されない。この時、システム制御部20は、ノーマルモードのままであり、MCU30はオフとなり、その動作を停止する。
As a result, the first voltage V1 is not output from the
次に、図3に示すように、このMCU30がオフとなっている状態から、再び、イグニッションスイッチ(IG.SW)85をオンとした時には、システム制御部20が起動し、MCU30に第2電圧V2(5V)が供給され、MCU30がノーマルモードとなって、通常のオン状態となる。その間の動作については、前述した通りである。
Next, as shown in FIG. 3, when the ignition switch (IG.SW) 85 is turned on again from the state in which the
次に、MCU回路30内の所定回路31の故障等によって、所定回路31に異常が発生した場合のフェールセーフ回路100の動作について説明する。尚、MCU回路30内の所定回路31としては、ROM回路31a又はRAM回路31b等が考えられる。
Next, the operation of the fail
MCU回路30内の所定回路31に異常が発生した場合のフェールセーフ回路100は、図4に示すように動作する。
When an abnormality occurs in the
図4に示すように、最初、イグニッションスイッチ(IG.SW)85がオンの状態にある時、イグニッションスイッチ(IG.SW)85からのハイレベルの電圧が第1ダイオード11を介してフェールセーフ入力端子15に印加されていると共に、イネーブル信号Enはハイレベルの状態になっている。そのため、フェールセーフ入力端子15におけるフェールセーフ電圧Vfがハイレベルになっており、レギュレータ10は、システム制御部20に第1電圧V1(7V)を供給している。
As shown in FIG. 4, when the ignition switch (IG.SW) 85 is initially turned on, a high level voltage from the ignition switch (IG.SW) 85 is input to the fail-safe via the
第1電圧V1(7V)が供給されているシステム制御部20はノーマルモードになっており、MCU30に第2電圧V2(5V)を供給している。また、MCU30もノーマルモードになっている。この時、バイアス電圧出力端子21における電圧(バイアス電圧Vb)は、スイッチ回路40をオンとするハイレベルである。
The
上記の状態において、MCU回路30内の所定回路31、例えば、ROM回路31a又はRAM回路31bにおいて異常が発生した場合、MCU回路30内のフェール検出回路33が当該異常を検知し、MCU回路30は、ノーマルモードからセーフモードに移行する。その後、MCU回路30から通信線路27を介して制御信号Csがシステム制御部20に伝送され、システム制御部20をスリープモードに移行させる。
In the above state, when an abnormality occurs in a
システム制御部20がスリープモードに移行すると共に、システム制御部20から出力されていた第2電圧V2の出力を停止する。その結果、MCU回路30は動作停止状態(OFF)となる。また、MCU回路30のイネーブル出力端子35から出力されるイネーブル信号Enがハイレベルからローレベルに変化する。
The
この時、システム制御部20では、システム制御部内スイッチ回路25がオンのままである。その結果、バイアス電圧Vbがハイレベルを維持し、第3ダイオード43がオンを維持する。即ち、スイッチ回路40がオンを維持する。そのため、イネーブル信号Enがハイレベルからローレベルに変化しても、スイッチ回路40を介してハイレベルの電圧がフェールセーフ入力端子15に印加されるので、フェールセーフ電圧Vfがハイレベルに維持される。
At this time, in the
従って、その後、イグニッションスイッチ85をオフとした場合でも、フェールセーフ電圧Vfは、ハイレベルのままである。フェールセーフ電圧Vfがハイレベルのままであるため、レギュレータ10から出力されている第1電圧V1は、0Vになることなく、そのままの電圧(7V)が出力された状態となる。
Therefore, even when the
更に、この状態からイグニッションスイッチ85をオンとした場合であっても、第1電圧V1がシステム制御部20に供給されたままの状態である、即ち第1電圧V1の電圧値が変化しないため、システム制御部20で第2電圧V2は生成されない。従って、第2電圧V2(5V)がMCU30に出力されることはない。また、システム制御部内スイッチ回路25がオンであり、バイアス電圧Vbがハイレベルのままであるため、スイッチ回路40はオンの状態にある。そのため、フェールセーフ電圧Vfもハイレベルのままである。従って、レギュレータ10から出力されている第1電圧V1は、その後もハイレベルの状態を維持し、MCU30が再起動することがない。また、MCU30が動作を停止する際には、車両操作に係る各システムも停止する。
Further, even when the
上述したように、イグニッションスイッチ85をオンとした場合でも、レギュレータ10から出力されている第1電圧V1が、ハイレベルの状態を維持するため、第2電圧V2は出力されない。従って、MCU30は、オフの状態を維持し、その動作を停止したままである。そのため、フェールセーフ回路100においては、バッテリー80からの電圧V0を一端遮断し、その後、バッテリー80からの電圧V0をレギュレータ10に再度供給しない限り、MCU30が起動することはない。
As described above, even when the
[実施形態の変形例]
次に、図5及び図6を参照して、実施形態の変形例としての、フェールセーフ回路110の構成及び動作について説明する。図5は、変形例のスイッチ回路50の回路図であり、図6は、フェールセーフ回路110の異常発生時のタイミングチャートである。尚、フェールセーフ回路110とフェールセーフ回路100との相違点は、スイッチ回路50とシステム制御部60の構成が一部異なるだけであり、それ以外は、フェールセーフ回路100と同様である。そのため、スイッチ回路50とシステム制御部60以外については、同一の符号を使用すると共に、その説明を省略する。
[Modification of Embodiment]
Next, with reference to FIG. 5 and FIG. 6, the configuration and operation of the fail-
システム制御部60は、その内部に、フェールセーフ回路100と同様に、通信線路27に接続されたシステム制御部内スイッチ回路65、及びシステム制御部内スイッチ回路65に接続されたバイアス電圧出力端子61が構成されている。また、システム制御部60内には、システム制御部内スイッチ回路65以外に、制御回路(図示せず)が形成されており、当該制御回路が通信線路27に接続されている。図5に示すように、フェールセーフ回路110の構成では、フェールセーフ回路100の場合と異なり、システム制御部内スイッチ回路65の片側はGNDに接続されている。また、抵抗69がバッテリー電圧V0とトランジスタ55のベースBaとの間に接続され、抵抗68がトランジスタ55のベースBaとバイアス電圧出力端子61との間に接続されている。
As in the fail
フェールセーフ回路110のスイッチ回路50には、図5に示すように、第3ダイオード53に接続されたトランジスタ55が設けられ、トランジスタ55の制御端であるベースBaをバイアス電圧出力端子61に接続する構成としている。
As shown in FIG. 5, the
トランジスタ55は、PNP型のトランジスタであり、そのエミッタEmにバッテリー電圧V0(12V)が供給されている。トランジスタ55のベースBaは、システム制御部20のバイアス電圧出力端子61に接続されており、トランジスタ55のコレクタCoは、抵抗57を介してグランドに接続されている。第3ダイオード53のアノードAnは、トランジスタ55のコレクタCoと抵抗57との接続点に接続されており、第3ダイオード53のカソードCaは、フェールセーフ回路100の場合と同様に、フェールセーフ入力端子15に接続されている。
The
スイッチ回路50では、システム制御部内スイッチ回路65が図5に実線で示すようにオフの時、バイアス電圧Vbがバッテリー電圧V0(12V)となり、トランジスタ55がオフとなることによって第3ダイオード53がオフとなる。一方、システム制御部内スイッチ回路65が図5に破線で示すようにオンとなり、バイアス電圧VbとしてGND(0V)がトランジスタ55に印加された時、トランジスタ55がオンとなってトランジスタ55のコレクタCoの電圧がハイレベルになり、第3ダイオード53がオンとなる。
In the
フェールセーフ回路110の、タイミングチャートによる動作の様子を図6に示す。図6と図4との違いは、Vbの論理が反転しているだけである。
FIG. 6 shows an operation state of the fail
以下、本実施形態としたことによる効果について説明する。 Hereinafter, the effect by having set it as this embodiment is demonstrated.
フェールセーフ回路100は、MCU30内の所定回路31に異常が発生した際に、レギュレータ10から出力される第1電圧V1の電圧値を維持したまま、MCU30への第2電圧V2の供給を停止させるので、イグニッションスイッチ85が再度オンされたとしても、MCU30を再起動させることがない。そのため、MCU30を含むシステムを確実に停止させて、安全性を確保することができる。
The fail-
また、フェールセーフ回路100は、フェールセーフ入力端子15とバイアス電圧出力端子21との間にスイッチ回路40を設けたので、スイッチ回路40を介してフェールセーフ入力端子15における電圧(フェールセーフ電圧Vf)をハイレベルに保つことができ、所定回路31に異常が発生した際に第1電圧V1の電圧値を維持したままとすることが、容易に可能となる。
Further, since the fail
また、フェールセーフ回路100は、所定回路31に異常が発生した際に、スイッチ回路40の制御を、バイアス電圧Vbの電圧値を制御することにより容易に行うことができる。
Further, the fail
また、フェールセーフ回路100は、第3ダイオードD43を有することにより、スイッチ回路40を容易に構成することができる。
Further, the fail
また、フェールセーフ回路110は、トランジスタ55をオン又はオフさせることにより、第3ダイオード53のオン又はオフの切り換えを行うようにしたので、スイッチ回路50のスイッチングを確実に行うことができる。
Further, since the fail
以上説明したように、本発明のフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第1電圧の電圧値を維持したまま、マイクロコントロールユニットへの第2電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。 As described above, the fail-safe circuit according to the present invention is configured to supply the micro-control unit while maintaining the voltage value of the first voltage output from the regulator when an abnormality occurs in a predetermined circuit in the micro-control unit. Since the supply of the second voltage is stopped, the micro control unit is not restarted even when the ignition switch is turned on again. Therefore, the system including the micro control unit can be surely stopped to ensure safety.
本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。例えば、本実施形態では、レギュレータ10をレギュレータ用IC17で構成したが、レギュレータ10を複数のトランジスタを使用した安定化電源回路で構成するようにしても良い。その場合においても、その効果については、本実施形態のフェールセーフ回路100又は、フェールセーフ回路110と同様である。また、本実施形態のフェールセーフ回路100では、スイッチ回路40のスイッチング素子としてダイオードを使用したが、ダイオードに代えて、リレー等その他のスイッチング素子を使用しても良い。
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. For example, in this embodiment, the
10 レギュレータ
11 第1ダイオード
12 第2ダイオード
15 フェールセーフ入力端子
17 レギュレータ用IC
19 抵抗
20 システム制御部
21 バイアス電圧出力端子
25 システム制御部内スイッチ回路
27 通信線路
29 抵抗
30 マイクロコントロールユニット(MCU)
31 所定回路
31a ROM回路
31b RAM回路
33 フェール検出回路
35 イネーブル出力端子
37 イグニッションモニター端子
40 スイッチ回路
43 第3ダイオード
50 スイッチ回路
53 第3ダイオード
55 トランジスタ
57 抵抗
60 システム制御部
61 バイアス電圧出力端子
65 システム制御部内スイッチ回路
68 抵抗
69 抵抗
80 バッテリー
85 イグニッションスイッチ
100 フェールセーフ回路
110 フェールセーフ回路
V0 バッテリー電圧
V1 第1電圧
V2 第2電圧
Vb バイアス電圧
Vf フェールセーフ電圧
Im イグニッションモニター信号
Cs 制御信号
En イネーブル信号
DESCRIPTION OF
DESCRIPTION OF
31
Claims (5)
前記マイクロコントロールユニットに設けられた所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記システム制御部をスリープモードとすると共に、前記第1電圧の電圧値を維持したまま、前記マイクロコントロールユニットへの前記第2電圧の供給を停止させてなる、
ことを特徴とするフェールセーフ回路。 A regulator that steps down a voltage from the battery and outputs a first voltage; a system control unit that receives the first voltage and outputs a second voltage different from the first voltage; and is connected to the system control unit A fail-safe circuit, wherein the system control unit is activated based on an ON state of an ignition switch, and the second voltage is supplied to the micro control unit.
When an abnormality occurs in a predetermined circuit provided in the micro control unit, the micro control unit sets the system control unit to a sleep mode and maintains the voltage value of the first voltage while maintaining the micro control unit. Stopping the supply of the second voltage to the unit;
A fail-safe circuit characterized by that.
前記レギュレータには、前記イネーブル信号が入力されるフェールセーフ入力端子が設けられていて、前記フェールセーフ入力端子と前記イグニッションスイッチとの間には、第1ダイオードが接続されていると共に、前記フェールセーフ入力端子と前記イネーブル出力端子との間には、第2ダイオードが接続されていて、
前記システム制御部には、前記マイクロコントロールユニットからの制御信号によって制御されたバイアス電圧を出力するバイアス電圧出力端子が設けられており、
前記フェールセーフ入力端子と前記バイアス電圧出力端子との間にスイッチ回路を設け、前記スイッチ回路をオンとすることによって前記所定回路に異常が発生した際に前記第1電圧の電圧値を維持してなる、
ことを特徴とする請求項1に記載のフェールセーフ回路。 The micro control unit outputs an ignition monitor terminal connected to the ignition switch for monitoring the on / off state of the ignition switch, and an enable signal for outputting or not outputting the first voltage. Enable output terminal to be provided,
The regulator includes a fail-safe input terminal to which the enable signal is input. A first diode is connected between the fail-safe input terminal and the ignition switch, and the fail-safe input terminal is connected to the ignition switch. A second diode is connected between the input terminal and the enable output terminal,
The system control unit is provided with a bias voltage output terminal that outputs a bias voltage controlled by a control signal from the micro control unit,
A switch circuit is provided between the fail safe input terminal and the bias voltage output terminal, and when the abnormality occurs in the predetermined circuit by turning on the switch circuit, the voltage value of the first voltage is maintained. Become,
The fail-safe circuit according to claim 1.
前記所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記通信線路を介して前記システム制御部をスリープモードとすると共に、前記バイアス電圧の電圧値を制御して前記スイッチ回路をオンとする、
ことを特徴とする請求項2に記載のフェールセーフ回路。 A communication line is provided between the system control unit and the micro control unit,
When an abnormality occurs in the predetermined circuit, the micro control unit sets the system control unit to a sleep mode via the communication line and controls the voltage value of the bias voltage to turn on the switch circuit. To
The fail-safe circuit according to claim 2, wherein:
ことを特徴とする請求項3に記載のフェールセーフ回路。 The switch circuit includes a third diode connected in series between the fail-safe input terminal and the bias voltage output terminal.
The fail-safe circuit according to claim 3.
前記トランジスタの制御端を前記バイアス電圧出力端子に接続してなる、
ことを特徴とする請求項4に記載のフェールセーフ回路。
A transistor connected to the third diode is provided in the switch circuit;
The control end of the transistor is connected to the bias voltage output terminal.
The fail-safe circuit according to claim 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172734A JP6416718B2 (en) | 2015-09-02 | 2015-09-02 | Fail-safe circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172734A JP6416718B2 (en) | 2015-09-02 | 2015-09-02 | Fail-safe circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017047789A true JP2017047789A (en) | 2017-03-09 |
JP6416718B2 JP6416718B2 (en) | 2018-10-31 |
Family
ID=58278021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015172734A Active JP6416718B2 (en) | 2015-09-02 | 2015-09-02 | Fail-safe circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6416718B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108173422A (en) * | 2018-01-24 | 2018-06-15 | 深圳市朗仁科技有限公司 | The anti-point sparking reset circuit of vehicular data acquisition box |
CN108465155A (en) * | 2018-02-28 | 2018-08-31 | 深圳市创荣发电子有限公司 | Massage plaster control circuit |
CN113442847A (en) * | 2020-03-27 | 2021-09-28 | 比亚迪股份有限公司 | Fail-safe output circuit and vehicle-mounted controller |
US11293953B2 (en) | 2017-12-20 | 2022-04-05 | Lg Energy Solution, Ltd. | System and method for diagnosing abnormality in main control unit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648759A (en) * | 1994-02-02 | 1997-07-15 | National Semiconductor Corporation | Failsafe voltage regulator with warning signal driver |
JP2005029002A (en) * | 2003-07-14 | 2005-02-03 | Honda Motor Co Ltd | Vehicle with steer-by-wire type steering device |
JP2009166549A (en) * | 2008-01-11 | 2009-07-30 | Denso Corp | Electronic control device for vehicle |
JP2009184423A (en) * | 2008-02-04 | 2009-08-20 | Denso Corp | Vehicular electronic control unit |
JP2010244311A (en) * | 2009-04-07 | 2010-10-28 | Hitachi Automotive Systems Ltd | In-vehicle electronic controller |
JP2011230685A (en) * | 2010-04-28 | 2011-11-17 | Denso Corp | Electronic control device for vehicle |
-
2015
- 2015-09-02 JP JP2015172734A patent/JP6416718B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648759A (en) * | 1994-02-02 | 1997-07-15 | National Semiconductor Corporation | Failsafe voltage regulator with warning signal driver |
JP2005029002A (en) * | 2003-07-14 | 2005-02-03 | Honda Motor Co Ltd | Vehicle with steer-by-wire type steering device |
JP2009166549A (en) * | 2008-01-11 | 2009-07-30 | Denso Corp | Electronic control device for vehicle |
JP2009184423A (en) * | 2008-02-04 | 2009-08-20 | Denso Corp | Vehicular electronic control unit |
JP2010244311A (en) * | 2009-04-07 | 2010-10-28 | Hitachi Automotive Systems Ltd | In-vehicle electronic controller |
JP2011230685A (en) * | 2010-04-28 | 2011-11-17 | Denso Corp | Electronic control device for vehicle |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11293953B2 (en) | 2017-12-20 | 2022-04-05 | Lg Energy Solution, Ltd. | System and method for diagnosing abnormality in main control unit |
CN108173422A (en) * | 2018-01-24 | 2018-06-15 | 深圳市朗仁科技有限公司 | The anti-point sparking reset circuit of vehicular data acquisition box |
CN108173422B (en) * | 2018-01-24 | 2024-04-12 | 深圳市云伽智能技术有限公司 | Ignition-prevention reset circuit of automobile data acquisition box |
CN108465155A (en) * | 2018-02-28 | 2018-08-31 | 深圳市创荣发电子有限公司 | Massage plaster control circuit |
CN113442847A (en) * | 2020-03-27 | 2021-09-28 | 比亚迪股份有限公司 | Fail-safe output circuit and vehicle-mounted controller |
CN113442847B (en) * | 2020-03-27 | 2023-11-14 | 比亚迪股份有限公司 | Fail-safe output circuit and vehicle-mounted controller |
Also Published As
Publication number | Publication date |
---|---|
JP6416718B2 (en) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5734472B1 (en) | In-vehicle electronic control unit | |
JP4518150B2 (en) | Electronic control device for vehicle | |
JP6416718B2 (en) | Fail-safe circuit | |
EP1892825B1 (en) | Redundant motor driving circuit | |
JP2010025045A (en) | Engine starting device | |
EP2790318A1 (en) | Electronic control device having power supply voltage monitoring function and vehicle steering control device equipped with same | |
JP5454493B2 (en) | Load drive device | |
JPWO2015194407A1 (en) | In-vehicle control device or in-vehicle control system | |
JP5099041B2 (en) | Fuel pump control device | |
US9519337B2 (en) | Circuitry for controlling an output from an electronic control unit including two processors mutually monitoring each other | |
JP6153815B2 (en) | Electronic control unit for automobile | |
JP6334436B2 (en) | Mutual monitoring module for vehicles | |
JP2018078682A (en) | Electronic control device | |
JP2011065402A (en) | Electronic controller for vehicle | |
JP6488930B2 (en) | Electronic control unit | |
JP6742192B2 (en) | Electronic control unit | |
JP2012118686A (en) | Monitoring device and electronic device | |
KR102163663B1 (en) | Apparatus for driving warning light and method for driving the same | |
JP4730356B2 (en) | Power control device | |
JPWO2020110821A1 (en) | Control method of load drive device and fuel injection device | |
JP6123689B2 (en) | Integrated circuit device | |
WO2022249719A1 (en) | Power supply control device, and power supply control method | |
US9802560B2 (en) | Electronic circuit | |
WO2020054271A1 (en) | Electronic control unit | |
JP6631473B2 (en) | Electronic control unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6416718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |