JP2017044757A - Information processing device and information processing method - Google Patents
Information processing device and information processing method Download PDFInfo
- Publication number
- JP2017044757A JP2017044757A JP2015165174A JP2015165174A JP2017044757A JP 2017044757 A JP2017044757 A JP 2017044757A JP 2015165174 A JP2015165174 A JP 2015165174A JP 2015165174 A JP2015165174 A JP 2015165174A JP 2017044757 A JP2017044757 A JP 2017044757A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information processing
- processing apparatus
- round
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 35
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000008707 rearrangement Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 49
- 230000009466 transformation Effects 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000006467 substitution reaction Methods 0.000 claims description 3
- 238000010187 selection method Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 34
- 230000006870 function Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
Description
本発明は、情報処理装置及び情報処理方法に関する。 The present invention relates to an information processing apparatus and an information processing method.
従来、データの暗号化の方式として、ＦＩＰＳ（Ｆｅｄｅｒａｌ Ｉｎｒｍａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ Ｓｔａｎｄａｒｄ）１９７（アメリカ国立標準技術研究所、２００１年公表）で定められているＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）方式が知られている。 Conventionally, an AES (Advanced Encryption Standard) system defined by FIPS (Federal Information Processing Standard) 197 (American National Institute of Standards and Technology, published in 2001) is known as a data encryption system.
また、スマートカードにおいて、Ｌｏｍｂｏｋ暗号化アルゴリズムのホワイトボックス実装を行うことによって、鍵を保護する方法が知られている（例えば、特許文献１）。 Also, a method for protecting a key by performing white box implementation of a Lombok encryption algorithm in a smart card is known (for example, Patent Document 1).
しかしながら、ＡＥＳにおける従来のホワイトボックス実装では、用いられるテーブルのデータ等の容量が大きいため、テーブルのデータ等を記憶するメモリ容量が大きくなる場合がある。 However, in the conventional white box implementation in AES, since the capacity of the table data used is large, the memory capacity for storing the table data may be large.
本発明の１つの側面は、ＡＥＳ方式において、テーブルのデータ等を記憶するメモリ容量を小さくすることを目的とする。 One aspect of the present invention is to reduce the memory capacity for storing table data and the like in the AES system.
一態様における、入力データをＡＥＳ方式で暗号化又は復号化する情報処理装置は、前記入力データのうち、４バイトのサブラウンドデータを選択する選択部と、前記サブラウンドデータを１バイトのデータごとに、第１テーブルに基づいてそれぞれ置換して、それぞれの置換データを生成する置換部と、前記置換データのビットを第２テーブルに基づく置換によって並び替えて並替データを生成する並び替え部と、前記並替データの排他的論理和を計算する排他的論理和計算部とを含む。 In one aspect, an information processing apparatus that encrypts or decrypts input data by an AES method includes: a selection unit that selects 4-byte subround data out of the input data; and the subround data for each 1-byte data. A replacement unit that performs replacement based on the first table and generates respective replacement data; and a rearrangement unit that generates rearrangement data by rearranging the bits of the replacement data by replacement based on the second table; And an exclusive OR calculator for calculating an exclusive OR of the rearranged data.
ＡＥＳ方式において、テーブルのデータ等を記憶するメモリ容量を小さくすることができる。 In the AES method, the memory capacity for storing table data and the like can be reduced.
情報処理装置は、例えば、組み込みシステム（Ｅｍｂｅｄｄｅｄ ｓｙｓｔｅｍ）である。組み込みシステムは、産業機器又は家電製品等に内蔵され、特定の機能を実現するためのシステムである。なお、情報処理装置は、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等でもよい。以下、本発明の実施形態を図面に基づいて、情報処理装置が組み込みシステムである例で説明する。 The information processing apparatus is, for example, an embedded system. The embedded system is a system for realizing a specific function that is built in an industrial device or a home appliance. The information processing apparatus may be a PC (Personal Computer) or the like. Hereinafter, an embodiment of the present invention will be described based on an example in which an information processing apparatus is an embedded system, based on the drawings.
１．組み込みシステムのハードウェア構成例
２．組み込みシステムによる全体処理例
３．組み込みシステムの機能構成例
＜＜１．組み込みシステムのハードウェア構成例＞＞
図１は、本発明の一実施形態に係る組み込みシステムのハードウェア構成の一例を説明するブロック図である。図示するように、組み込みシステム１は、演算装置ＨＷ１と、記憶装置ＨＷ２と、Ｉ／Ｆ（ｉｎｔｅｒｆａｃｅ）ＨＷ３とを有する。
1. 1. Hardware configuration example of embedded
FIG. 1 is a block diagram illustrating an example of a hardware configuration of an embedded system according to an embodiment of the present invention. As illustrated, the embedded
演算装置ＨＷ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）又はＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等である。また、演算装置ＨＷ１は、組み込みシステム１が行う処理の全部又は一部を実現するための演算と、データの加工とを行う演算装置並びに組み込みシステム１が有するハードウェアを制御する制御装置である。さらに、演算装置ＨＷ１は、例えば、図示するように、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ＨＷ１０及びＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）ＨＷ１１等の記憶装置を内蔵し、記憶領域を実現する。
The arithmetic device HW1 is a CPU (Central Processing Unit) or an MPU (Micro Processing Unit). The arithmetic device HW1 is a control device that controls the hardware that the embedded
ＲＡＭＨＷ１０は、演算装置ＨＷ１等が用いるプログラム、設定値又はデータ等を展開及び記憶するために用いられる記憶装置である。
The
ＲＯＭＨＷ１１は、演算装置ＨＷ１等が用いるプログラム、設定値又はデータ等を記憶する記憶装置である。 The ROMHW11 is a storage device that stores programs, setting values, data, and the like used by the arithmetic device HW1 and the like.
記憶装置ＨＷ２は、いわゆるメモリ（ｍｅｍｏｒｙ）等である。また、記憶装置ＨＷ２は、組み込みシステム１が用いるプログラム、設定値又はデータ等を記憶する記憶装置である。なお、記憶装置ＨＷ２は、補助記憶装置等を有してもよい。
The storage device HW2 is a so-called memory or the like. The storage device HW2 is a storage device that stores programs, setting values, data, and the like used by the embedded
Ｉ／ＦＨＷ３は、組み込みシステム１にデータ等を入出力するインタフェースである。Ｉ／ＦＨＷ３は、バス、コネクタ、ケーブル及びドライバ等で実現される。
The I /
なお、組み込みシステム１のハードウェア構成は、図示する構成に限られない。例えば組み込みシステム１は、記憶装置ＨＷ２を有さなくともよい。また、組み込みシステム１は、更に演算装置等の補助装置を外部又は内部に有してもよい。
Note that the hardware configuration of the embedded
＜＜２．組み込みシステムによる全体処理例＞＞
図２は、本発明の一実施形態に係る暗号化の１ラウンド当たりの処理の一例を説明するフローチャートである。以下、ＡＥＳ方式において、処理の単位となる１６バイト（ｂｙｔｅ）の入力データに対する処理単位（以下「１ラウンド（ｒｏｕｎｄ）」という。）について説明する。なお、１ラウンド当たりの処理は、ＡＥＳ方式に用いられる鍵のビット（ｂｉｔ）長等に合わせて、繰り返し行われる。
<< 2. Example of overall processing by embedded system >>
FIG. 2 is a flowchart for explaining an example of processing per round of encryption according to an embodiment of the present invention. In the following, a processing unit (hereinafter referred to as “one round”) for 16-byte input data, which is a processing unit in the AES method, will be described. Note that processing per round is repeatedly performed according to the bit length of the key used in the AES method.
図３は、本発明の一実施形態に係る暗号化の１ラウンド当たりの処理の一例を説明する模式図である。具体的には、１ラウンド当たりの処理は、図３に示す「０」乃至「１５」の１バイトのデータが１６個入力された入力データＤ＿ＩＮに対する処理である。さらに、１ラウンド当たりの処理は、１６バイトのうち、選択される４バイトのデータを処理単位（以下「１サブラウンド（ｓｕｂ−ｒｏｕｎｄ）」という。）として処理が繰り返し行われる。つまり、１ラウンド当たりの処理では、４サブラウンドの処理が繰り返し行われる。以下、図２及び図３では、１ラウンド当たりの処理のうち、１サブラウンド当たりの処理を中心に説明する。 FIG. 3 is a schematic diagram illustrating an example of processing per round of encryption according to an embodiment of the present invention. Specifically, the processing per round is processing for input data D_IN into which 16 pieces of 1-byte data “0” to “15” shown in FIG. 3 are input. Further, the processing per round is repeatedly performed using the selected 4-byte data out of 16 bytes as a processing unit (hereinafter referred to as “1 sub-round”). That is, in the process per round, the process of 4 sub-rounds is repeatedly performed. Hereinafter, in FIG. 2 and FIG. 3, processing per sub-round among processing per round will be mainly described.
＜＜サブラウンドデータの選択例（ステップＳ０１０１）＞＞
図２に示すステップＳ０１０１では、組み込みシステムは、サブラウンドデータを選択する。即ち、図２に示すステップＳ０１０１では、組み込みシステムは、図３に示す入力データＤ＿ＩＮのうち、１サブラウンド当たりの処理対象となる１サブラウンドデータを選択する。
<< Sub Round Data Selection Example (Step S0101) >>
In step S0101 shown in FIG. 2, the embedded system selects sub-round data. That is, in step S0101 shown in FIG. 2, the embedded system selects one subround data to be processed per subround from the input data D_IN shown in FIG.
以下、図３に示すように、図２に示すステップＳ０１０１で、入力データＤ＿ＩＮのうち、「０」、「５」、「１０」及び「１５」の１バイトのそれぞれのデータがサブラウンドデータとして選択される例で説明する。そのうち、選択されるサブラウンドデータのうち、「０」の１バイトのデータに対する処理を例に説明する。 Hereinafter, as shown in FIG. 3, in step S0101 shown in FIG. 2, 1-byte data of “0”, “5”, “10”, and “15” in the input data D_IN is sub-round data. A description will be given with an example of selection. Of the sub-round data to be selected, a process for 1-byte data “0” will be described as an example.
＜＜第１テーブルに基づく置換例（ステップＳ０１０２）＞＞
図２に示すステップＳ０１０２では、組み込みシステムは、第１テーブルに基づいて置換を行う。即ち、図３に示すように、組み込みシステムは、入力される「０」の１バイトのデータを第１テーブルに基づいて置換する。第１テーブルに基づいて置換が行われると、置換データが生成される。また、第１テーブルに基づく置換には、第１変換「ｇ」と、第２逆変換「ｆ−１」とが含まれる。なお、ステップＳ０１０２の詳細は、後述する。
<< Replacement Example Based on First Table (Step S0102) >>
In step S0102 shown in FIG. 2, the embedded system performs replacement based on the first table. That is, as shown in FIG. 3, the embedded system replaces input 1-byte data of “0” based on the first table. When replacement is performed based on the first table, replacement data is generated. The replacement based on the first table includes the first transformation “g” and the second inverse transformation “f −1 ”. Details of step S0102 will be described later.
＜＜第２テーブルに基づいてビットの並び替え例（ステップＳ０１０３）＞＞
図２に示すステップＳ０１０３では、組み込みシステムは、第２テーブルに基づいてビットを並び替える。なお、ステップＳ０１０３の詳細は、後述する。
<< Example of rearranging bits based on second table (step S0103) >>
In step S0103 shown in FIG. 2, the embedded system rearranges the bits based on the second table. Details of step S0103 will be described later.
＜＜排他的論理和（ＸＯＲ、ｅｘｃｌｕｓｉｖｅ ｏｒ）の計算例（ステップＳ０１０４）＞＞
図２に示すステップＳ０１０４では、組み込みシステムは、排他的論理和を計算する。なお、ステップＳ０１０４の詳細は、後述する。
<< Exclusive OR (XOR, exclusive or) calculation example (step S0104) >>
In step S0104 shown in FIG. 2, the embedded system calculates an exclusive OR. Details of step S0104 will be described later.
また、第２テーブルに基づく置換及び排他的論理和が計算には、第２変換「ｆ」が含まれる。 Also, the calculation based on the substitution and exclusive OR based on the second table includes the second transformation “f”.
「０」の１バイトのデータと同様に、入力データＤ＿ＩＮのうち、「５」、「１０」及び「１５」の１バイトのデータに対してステップＳ０１０１乃至ステップＳ０１０４がそれぞれ行われると、出力データＤ＿ＯＵＴのうち、「０」乃至「３」のデータがそれぞれ生成され、１サブラウンドの処理が完了する。 Similarly to the 1-byte data “0”, when the steps S0101 to S0104 are performed on the 1-byte data “5”, “10”, and “15” in the input data D_IN, the output data Of D_OUT, data of “0” to “3” is generated, and one sub-round process is completed.
なお、図２に示す処理における各手順が行われる順序は、図２に示す順序に限られない。例えば、ステップＳ０１０１及びステップＳ０１０２が行われる順序は、逆でもよい。また、各手順の一部又は全部は、分散、並列、冗長又はこれらを組み合わせて行われてもよい。 In addition, the order in which each procedure in the process shown in FIG. 2 is performed is not restricted to the order shown in FIG. For example, the order in which step S0101 and step S0102 are performed may be reversed. In addition, part or all of each procedure may be performed in a distributed, parallel, redundant, or a combination thereof.
＜＜比較例＞＞
図４は、比較例に係る暗号化の１ラウンド当たりの処理の一例を説明する模式図である。図４は、図３と同様に、入力データＤ＿ＩＮのうち、４つの１バイトのデータに対して処理が行われ、出力データＤ＿ＯＵＴのうち、４つの１バイトのデータが生成される１サブラウンド当たりの処理の一例を示す。図４に示す処理も、図３と同様に、１ラウンド当たりの処理では、４サブラウンドの処理が繰り返し行われる。以下、１サブラウンド当たりの処理を中心に説明する。
<< Comparative Example >>
FIG. 4 is a schematic diagram illustrating an example of processing per round of encryption according to the comparative example. 4, as in FIG. 3, processing is performed on four 1-byte data of the input data D_IN, and four 1-byte data of the output data D_OUT is generated per subround. An example of the process is shown. In the process shown in FIG. 4 as well, in the process per round, four sub-round processes are repeated as in FIG. Hereinafter, the processing per sub-round will be mainly described.
ステップＳ０２０１では、４つの１バイトのデータが選ばれる。また、ＦＩＰＳ１９７で定められている「ＳｈｉｆｔＲｏｗｓ」関数を実行した処理結果と、ステップＳ０２０１を行った処理結果とは、同様の結果となる。 In step S0201, four 1-byte data are selected. The processing result obtained by executing the “ShiftRows” function defined in FIPS197 and the processing result obtained by performing step S0201 are similar.
ステップＳ０２０２では、ステップＳ０２０１で選ばれる１バイトのデータが、いわゆるＴ−Ｂｏｘ等によって変換され、変換されたデータが出力される。 In step S0202, the 1-byte data selected in step S0201 is converted by so-called T-Box or the like, and the converted data is output.
ステップＳ０２０３では、ステップＳ０２０２で出力されるデータに対して、いわゆるＸＯＲ−Ｔａｂｌｅｓ等のテーブルによって変換が行われ、図示するように、排他的論理和の計算が行われた場合と同様の処理結果が出力される。 In step S0203, the data output in step S0202 is converted by a table such as so-called XOR-Tables, and as shown in the figure, the same processing result as that obtained when the exclusive OR is calculated is obtained. Is output.
図示するように、ＦＩＰＳ１９７で定められている「ＡｄｄＲｏｕｎｄＫｅｙ」関数、「ＳｕｂＢｙｔｅｓ」関数及び「ＭｉｘＣｏｌｕｍｎｓ」関数をそれぞれ実行した処理結果と、ステップＳ０２０２及びステップＳ０２０３をそれぞれ行った処理結果とは、同様の結果となる。 As shown in the figure, the processing results obtained by executing the “AddRoundKey” function, the “SubBytes” function, and the “MixColumns” function defined in FIPS197 are similar to the processing results obtained by performing the steps S0202 and S0203, respectively. It becomes.
図示するように、１サブラウンド当たりの処理が行われると、ステップＳ０２０３の出力である４つの１バイトのデータが、出力データＤ＿ＯＵＴのうちの「０」乃至「３」のデータとして、生成される。 As shown in the figure, when processing per sub-round is performed, four 1-byte data that is output in step S0203 is generated as data “0” to “3” in the output data D_OUT. .
この比較例では、処理で変換等に用いる各テーブルのデータは、鍵のビット長さが１２８ビットである場合には、合計して５０８キロバイト（ｋ ｂｙｔｅ）の容量となり、鍵のビット長さが２５６ビットである場合には、合計して７３２キロバイトの容量となる。即ち、鍵のビット長さが１２８ビットである場合には、比較例を実現するのに、５０８キロバイト以上のメモリ領域が必要となり、情報処理装置は、５０８キロバイト以上を記憶できるＲＯＭ等を実装する必要がある。 In this comparative example, the data of each table used for conversion or the like in the process has a capacity of 508 kilobytes (k bytes) in total when the bit length of the key is 128 bits, and the bit length of the key is In the case of 256 bits, the total capacity is 732 kilobytes. That is, when the key bit length is 128 bits, a memory area of 508 kilobytes or more is required to realize the comparative example, and the information processing apparatus is equipped with a ROM or the like that can store 508 kilobytes or more. There is a need.
＜＜本発明の一実施形態に係る組み込みシステムによる各処理の詳細及び処理結果例＞＞
図３に示すように、ＦＩＰＳ１９７で定められている「ＳｈｉｆｔＲｏｗｓ」関数を実行した処理結果に対して、ステップＳ０１０１（図２及び図３）を行うことによって、組み込みシステムは、同様の処理結果を得ることができる。
<< Details of Processes and Process Result Examples by Embedded System According to One Embodiment of the Present Invention >>
As shown in FIG. 3, the embedded system obtains the same processing result by performing step S0101 (FIGS. 2 and 3) on the processing result obtained by executing the “ShiftRows” function defined in FIPS197. be able to.
また、図３に示すように、ＦＩＰＳ１９７で定められている「ＡｄｄＲｏｕｎｄＫｅｙ」関数及び「ＳｕｂＢｙｔｅｓ」関数をそれぞれ実行した処理結果に対して、ステップＳ０１０２（図２及び図３）を行うことによって、組み込みシステムは、同様の処理結果を含むことができる。例えば、入力データＤ＿ＩＮ（図３）のうち、「０」の１バイトのデータに対して、ステップＳ０１０２が行われると、組み込みシステムは、第１変換「ｇ０」と、第２逆変換「ｆ０ −１」と、図４に示す「Ｔ０ １」による変換とがそれぞれ行われた場合と、同一の処理結果を含むことができる。 Further, as shown in FIG. 3, the embedded system is obtained by performing step S0102 (FIGS. 2 and 3) on the processing results obtained by executing the “AddRoundKey” function and the “SubBytes” function defined in FIPS197. Can include similar processing results. For example, when step S0102 is performed on 1-byte data “0” in the input data D_IN (FIG. 3), the embedded system performs the first conversion “g 0 ” and the second inverse conversion “f”. The same processing result can be included when the conversion is performed by “ 0 −1 ” and the conversion by “T 0 1 ” shown in FIG. 4.
なお、第１変換「ｇ」と、第１逆変換「ｇ−１」とは、変換と、逆変換との関係である。同様に、第２変換「ｆ」と、第２逆変換「ｆ−１」とは、変換と、逆変換との関係である。変換と、逆変換との関係は、任意のデータに対して、変換が行われた後、更に逆変換が行われると、変換前のデータに戻る関係である。 The first transformation “g” and the first inverse transformation “g −1 ” are the relationship between the transformation and the inverse transformation. Similarly, the second transformation “f” and the second inverse transformation “f −1 ” are the relationship between the transformation and the inverse transformation. The relationship between the conversion and the inverse conversion is a relationship in which, after any conversion is performed on arbitrary data, the data is returned to the data before the conversion when the inverse conversion is further performed.
図３に示すように、第１テーブルＴ１に基づく置換に第１変換「ｇ」が含まれると、いわゆる乱数成分が含まれることになり、組み込みシステムは、ステップＳ０１０２の出力において、いわゆる難読化が実現できる。 As shown in FIG. 3, when the first conversion “g” is included in the replacement based on the first table T1, a so-called random number component is included, and the embedded system performs so-called obfuscation at the output of step S0102. realizable.
また、図３に示すように、ステップＳ０１０２は、第１テーブルＴ１、いわゆるＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）で実現される。第１テーブルＴ１による置換によって、１バイトのデータが「２８＝２５６」通りに置換されるとすると、第１テーブルＴ１は、「１バイト×２５６通り＝２５６バイト」の容量となる。 Also, as shown in FIG. 3, step S0102 is realized by a first table T1, a so-called LUT (Look Up Table). If the 1-byte data is replaced in “2 8 = 256” by the replacement by the first table T1, the first table T1 has a capacity of “1 byte × 256 ways = 256 bytes”.
さらに、１ラウンド当たりの処理では、４サブラウンドが行われるので、１ラウンドに対して、第１テーブルＴ１に係る容量は、「２５６バイト×４個／サブラウンド＝１０２４バイト／サブラウンド＝１キロバイト／サブラウンド」となる。さらにまた、図３に示すように、第１テーブルＴ１は、４つの１バイトに対してそれぞれ用いられるため、第１テーブルＴ１の容量は、「１キロバイト×４個＝４キロバイト」となる。各ラウンドでそれぞれ異なる第１テーブルＴ１が用いられるとすると、第１テーブルＴ１に係る全ラウンドに必要な容量は、９ラウンドが行われる場合には、「４キロバイト×９ラウンド＝３６キロバイト」となる。 Furthermore, in the process per round, four sub-rounds are performed, so the capacity related to the first table T1 is “256 bytes × 4 pieces / sub-round = 1024 bytes / sub-round = 1 kilobyte for one round. / Sub-round. Furthermore, as shown in FIG. 3, since the first table T1 is used for each of four 1 bytes, the capacity of the first table T1 is “1 kilobyte × 4 = 4 kilobytes”. If a different first table T1 is used in each round, the capacity required for all rounds related to the first table T1 is “4 kilobytes × 9 rounds = 36 kilobytes” when nine rounds are performed. .
なお、各ラウンドでそれぞれ異なる第１テーブルＴ１が用いられ、かつ、９ラウンドが行われる場合には、第１テーブルＴ１の数は、「４個×４サブラウンド×９ラウンド＝１４４個」となる。 When a different first table T1 is used in each round and nine rounds are performed, the number of first tables T1 is “4 × 4 sub-rounds × 9 rounds = 144”. .
また、第１テーブルＴ１に係る全ラウンドに必要な容量及び第１テーブルＴ１の数は、ＡＥＳ方式における鍵のビット長によって異なる。具体的には、鍵のビット長が１９２ビットである場合には、鍵のビット長が１２８ビットである場合と行われるラウンド数等が異なるため、第１テーブルＴ１に係る全ラウンドに必要な容量は、「４４キロバイト」であり、第１テーブルＴ１の数は、「１７６個」となる。また、鍵のビット長が２５６ビットである場合には、第１テーブルＴ１に係る全ラウンドに必要な容量は、「５２キロバイト」であり、第１テーブルＴ１の数は、「２０８個」となる。 Further, the capacity required for all rounds related to the first table T1 and the number of first tables T1 differ depending on the bit length of the key in the AES scheme. Specifically, when the key bit length is 192 bits, the number of rounds to be performed is different from the case where the key bit length is 128 bits, so the capacity required for all the rounds related to the first table T1 Is “44 kilobytes”, and the number of the first table T1 is “176”. Further, when the bit length of the key is 256 bits, the capacity required for all rounds related to the first table T1 is “52 kilobytes”, and the number of the first table T1 is “208”. .
次に、図３に示すように、ＦＩＰＳ１９７で定められている「ＭｉｘＣｏｌｕｍｎｓ」関数を実行した処理結果に対して、ステップＳ０１０３（図２及び図３）及びステップＳ０１０４（図２及び図３）をそれぞれ行うことによって、組み込みシステムは、同様の処理結果を含ませることができる。 Next, as shown in FIG. 3, Steps S0103 (FIGS. 2 and 3) and S0104 (FIGS. 2 and 3) are respectively performed on the processing results obtained by executing the “MixColumns” function defined in FIPS197. By doing so, the embedded system can include similar processing results.
図３に示すように、ステップＳ０１０３は、第２テーブルＴ２、いわゆるＬＵＴで実現される。図３に示す処理では、「ＭｉｘＣｏｌｕｍｎｓ」関数を実行した処理結果と、同様の処理結果を含ませるため、ステップＳ０１０３で、第２テーブルＴ２による置換が行われる。 As shown in FIG. 3, step S0103 is realized by a second table T2, a so-called LUT. In the process illustrated in FIG. 3, in order to include the process result obtained by executing the “MixColumns” function and the same process result, the replacement by the second table T2 is performed in step S0103.
また、図３に示すように、第２テーブルＴ２による置換が行われると、ステップＳ０１０２による第１変換「ｇ」に対する第１逆変換「ｇ−１」が含まれる。 Also, as shown in FIG. 3, when the replacement by the second table T2 is performed, the first inverse transformation “g −1 ” for the first transformation “g” in step S0102 is included.
さらに、図３に示す第２テーブルＴ２による置換が行われると、ビットの並び替えが行われる。ビットの並び替えは、図３では、並び替え「ｈ」で示すとする。例えば、並び替え「ｈ」は、入力された１バイトのデータをそれぞれ１倍、１倍、２倍及び３倍にし、続いて、各計算結果の出力である４バイトの各ビットの並びを並び替える。これによって、並び替え「ｈ」は、１バイトのデータの入力に対して、それぞれ乗算し、かつ、並び替えた値をそれぞれ出力する、即ち、４つの１バイトのデータをそれぞれ出力する。
Further, when the replacement by the second table T2 shown in FIG. 3 is performed, the bits are rearranged. The bit rearrangement is indicated by rearrangement “h” in FIG. For example, the rearrangement “h” makes the input 1-
したがって、第２テーブルＴ２は、入力が２５６通りであり、２５６通りの入力に対して４つの出力を行うため、「２５６通り×４バイト＝１０２４バイト＝１キロバイト」の容量となる。また、図３に示すように、１サブラウンドでは、４個の第２テーブルＴ２がそれぞれ用いられるため、第２テーブルＴ２に係る容量は、「１キロバイト×４個＝４キロバイト」となる。 Therefore, the second table T2 has 256 inputs, and performs four outputs for the 256 inputs, so the capacity is “256 patterns × 4 bytes = 1024 bytes = 1 kilobyte”. Also, as shown in FIG. 3, since one second sub-round uses four second tables T2, the capacity related to the second table T2 is “1 kilobyte × 4 = 4 kilobytes”.
また、第２テーブルＴ２による置換及びステップＳ０１０４による排他的論理和の計算とそれぞれ行った処理結果には、図３に示すステップＳ０１０２における第２逆変換「ｆ−１」に対する第２変換「ｆ」が含まれる。具体的には、入力データＤ＿ＩＮのうち、「０」の１バイトのデータとして、「ａ」のデータが入力されるとすると、並び替え「ｈ０」及び排他的論理和の計算と、第２変換「ｆ０」との関係は、下記（１）式に示す関係となる。 In addition, the second transformation “f” with respect to the second inverse transformation “f −1 ” in step S 0102 shown in FIG. Is included. Specifically, if the data “a” is input as 1-byte data “0” in the input data D_IN, the rearrangement “h 0 ” and the exclusive OR calculation are performed. The relationship with the conversion “f 0 ” is the relationship shown in the following equation (1).
上記（１）式と同様に、入力データＤ＿ＩＮのうち、「５」の１バイトのデータとして、「ａ」のデータが入力されるとすると、ステップＳ０１０３及びステップＳ０１０４を合わせた処理と、第２変換「ｆ」との関係は、下記（２）式に示すようになる。 Similarly to the above equation (1), if the data “a” is input as 1-byte data “5” in the input data D_IN, the processing combining step S0103 and step S0104, The relationship with the conversion “f” is as shown in the following equation (2).
第２テーブルＴ２による置換に含まれる並び替え「ｈ」は、１バイト、即ち、８ビットのビットを並び替えるため、並び替えのパターンは、「８！＝４０３２０≒２１５．３」通りとなる。また、ステップＳ０１０４による排他的論理和の計算は、「２３２＝４２９４９６７２９６」通りのパターンを作り出せる。したがって、ステップＳ０１０３における第２テーブルＴ２による置換及びステップＳ０１０４による排他的論理和の計算によって、組み込みシステムは、「ＭｉｘＣｏｌｕｍｎｓ」関数を実行した処理結果と同様の処理結果を含ませることができる。 Since the rearrangement “h” included in the replacement by the second table T2 rearranges 1 byte, that is, 8 bits, the rearrangement pattern is “8! = 40320≈2 15.3 ”. . Also, the calculation of the exclusive OR in step S0104 can create “2 32 = 4294967296” patterns. Accordingly, the replacement by the second table T2 in step S0103 and the exclusive OR calculation in step S0104 allow the embedded system to include a processing result similar to the processing result of executing the “MixColumns” function.
図４に示す比較例と比較すると、ステップＳ０２０３で用いられる、いわゆるＸＯＲ−Ｔａｂｌｅｓ等のテーブルがなくとも、ステップＳ０１０３及びステップＳ０１０４によって、「ＭｉｘＣｏｌｕｍｎｓ」関数を実行した場合と同様程度に、組み込みシステムは、セキュリティの強度を確保することができる。 Compared with the comparative example shown in FIG. 4, even if there is no table such as so-called XOR-Tables used in step S0203, the embedded system is similar to the case where the “MixColumns” function is executed in steps S0103 and S0104. , Security strength can be ensured.
また、図３に示すように、「ＡｄｄＲｏｕｎｄＫｅｙ」関数、「ＳｕｂＢｙｔｅｓ」関数及び「ＭｉｘＣｏｌｕｍｎｓ」関数の実行を第１テーブルＴ１による置換、第２テーブルＴ２による置換及び排他的論理和の計算等をそれぞれ行うことによって実現して、組み込みシステムは、処理中のデータ等が解析された場合に、処理対象となっているデータの内容等が理解されにくい、即ち、データの内容等を難読化させることができる。 In addition, as shown in FIG. 3, the execution of the “AddRoundKey” function, the “SubBytes” function, and the “MixColumns” function is performed by the replacement by the first table T1, the replacement by the second table T2, and the calculation of exclusive OR, respectively. When the embedded data is analyzed, the embedded system can make it difficult to understand the contents of the data to be processed, that is, the data contents can be obfuscated. .
これは、処理対象となるデータを取得又は解析されにくくするＢｌａｃｋ Ｂｏｘ ＡＥＳに対して、何らかの方法によって処理対象となるデータが取得されてしまい、データが解析された場合でも、解析によってデータの内容等が理解されにくくできる、いわゆるＷｈｉｔｅ Ｂｏｘ ＡＥＳに相当する。したがって、組み込みシステムは、図２及び図３に示す処理をそれぞれ行うことで、Ｗｈｉｔｅ Ｂｏｘ ＡＥＳを実現することができる。 This is because the data to be processed is acquired by some method with respect to Black Box AES which makes it difficult to acquire or analyze the data to be processed. Corresponds to so-called White Box AES. Therefore, the embedded system can realize White Box AES by performing the processes shown in FIGS. 2 and 3 respectively.
なお、第２テーブルＴ２は、サブラウンドにおける処理ごとにそれぞれ異なるテーブルが用意されると、サブラウンドにおけるそれぞれの処理で参照されるテーブルが異なるため、組み込みシステムは、第２テーブルＴ２による置換を解析する計算コストを高くすることができる。即ち、組み込みシステムは、よりセキュリティを向上させることができる。具体的には、図３では、入力データＤ＿ＩＮの「０」、「５」、「１０」及び「１５」に対する各処理において、それぞれの処理で用いられる第２テーブルＴ２が、それぞれ異なるようにテーブルを記憶する等である。 Note that if the different table is prepared for each process in the sub-round, the second table T2 is different in the table referred to in each process in the sub-round. Therefore, the embedded system analyzes the replacement by the second table T2. The calculation cost can be increased. That is, the embedded system can further improve security. Specifically, in FIG. 3, in each process for “0”, “5”, “10”, and “15” of the input data D_IN, the second table T2 used in each process is different from each other. And so on.
一方、第２テーブルＴ２は、ラウンドごとに異なるテーブルが用意されてもよい。即ち、第２テーブルＴ２は、サブラウンドごとには、使い回されてもよい。 On the other hand, as the second table T2, a different table may be prepared for each round. That is, the second table T2 may be reused for each sub-round.
図５は、本発明の一実施形態に係る暗号化の別の１ラウンド当たりの処理の一例を説明する模式図である。具体的には、図２及び図３に示す処理の次の処理として、図示するように、入力データＤ＿ＩＮのうち、「３」、「４」、「９」及び「１４」の１バイトのデータがそれぞれ選択され、図３と同様に、図２に示す各処理が選択された１バイトのデータに対してそれぞれ行われる例である。つまり、まず、図３に示す処理により、出力データとして、「０」乃至「３」のデータが、それぞれ生成され、１サブラウンドの処理が完了する。次に、図５に示す処理により、出力データＤ＿ＯＵＴのうち、「４」乃至「７」データが、それぞれ生成される場合の例である。 FIG. 5 is a schematic diagram illustrating an example of another process per round of encryption according to an embodiment of the present invention. Specifically, as the next processing after the processing shown in FIGS. 2 and 3, as shown in the drawing, 1-byte data of “3”, “4”, “9”, and “14” in the input data D_IN. In the example shown in FIG. 3, each process shown in FIG. 2 is performed on the selected 1-byte data. That is, first, data “0” to “3” is generated as output data by the process shown in FIG. 3, and the process of one sub-round is completed. Next, in the example shown in FIG. 5, “4” to “7” data is generated from the output data D_OUT.
この例において、図５に示すように、前の処理である図３に示す処理と、図５に示す次の処理とで、共通して、同一の第２テーブルＴ２が使用されてもよい。 In this example, as shown in FIG. 5, the same second table T <b> 2 may be used in common in the previous process shown in FIG. 3 and the next process shown in FIG. 5.
一方、第２テーブルＴ２は、奇数ラウンドと、偶数ラウンドとでそれぞれ異なるテーブルが用意されてもよい。 On the other hand, as the second table T2, different tables may be prepared for odd-numbered rounds and even-numbered rounds.
第２テーブルＴ２がサブラウンド、ラウンド、奇数ラウンド又は偶数ラウンドごとに共通して使用されると、組み込みシステムは、第２テーブルＴ２のデータを記憶するメモリ容量を小さくすることができる。 When the second table T2 is commonly used for each of the sub-round, the round, the odd-numbered round, or the even-numbered round, the embedded system can reduce the memory capacity for storing the data of the second table T2.
例えば、ラウンド内で同一の第２テーブルＴ２が共通して使用されると、１サブラウンド当たり４キロバイトの容量となるので、１ラウンド当たりの容量は、４キロバイトの容量とすることができる。これに対して、それぞれ異なる第２テーブルＴ２が使用されると、１ラウンド当たりの容量は、１６キロバイトの容量となる。 For example, if the same second table T2 is used in common in a round, the capacity is 4 kilobytes per sub-round, so the capacity per round can be 4 kilobytes. On the other hand, when different second tables T2 are used, the capacity per round is 16 kilobytes.
したがって、組み込みシステムは、第２テーブルＴ２のデータを記憶するメモリ容量をより小さくすることができる。 Therefore, the embedded system can further reduce the memory capacity for storing the data of the second table T2.
また、上述に示す構成は、組み合わせて実現されてもよい。例えば、サブラウンドにおける処理ごとに異なる第２テーブルＴ２が用意され、かつ、奇数ラウンドごと又は偶数ラウンドごとに、第２テーブルＴ２がそれぞれ共通して使用されると、第２テーブルＴ２の数は、「４個×２個＝８個」となる。また、第２テーブルＴ２に係る全ラウンドに必要な容量は、「４キロバイト×８個＝３２キロバイト」となる。 Further, the configurations described above may be realized in combination. For example, if a different second table T2 is prepared for each process in the sub-round, and the second table T2 is used in common for each odd-numbered round or even-numbered round, the number of second tables T2 is: “4 × 2 = 8”. The capacity required for all rounds related to the second table T2 is “4 kilobytes × 8 = 32 kilobytes”.
例えば、９ラウンドが行われ、かつ、奇数ラウンドごと又は偶数ラウンドごとに、第２テーブルＴ２がそれぞれ共通して使用されるとする。この場合には、第１テーブルＴ１に係る全ラウンドに必要な容量は、「３６キロバイト」であり、かつ、第２テーブルＴ２に係る全ラウンドに必要な容量は、「８キロバイト」である。したがって、組み込みシステムは、「３６キロバイト＋８キロバイト＝４４キロバイト」の小さいメモリ容量で、データの内容等が解析されにくいＷｈｉｔｅ Ｂｏｘ ＡＥＳを実現することができる。また、鍵のビット長が２５６ビットである場合には、組み込みシステムは、「６０キロバイト」の小さいメモリ容量で、データの内容等が解析されにくいＷｈｉｔｅ Ｂｏｘ ＡＥＳを実現することができる。 For example, it is assumed that 9 rounds are performed and the second table T2 is commonly used for every odd number or even number round. In this case, the capacity required for all rounds related to the first table T1 is “36 kilobytes”, and the capacity required for all rounds related to the second table T2 is “8 kilobytes”. Therefore, the embedded system can realize White Box AES with a small memory capacity of “36 kilobytes + 8 kilobytes = 44 kilobytes”, which makes it difficult to analyze data contents. When the bit length of the key is 256 bits, the embedded system can realize White Box AES with a small memory capacity of “60 kilobytes” and the data contents are not easily analyzed.
＜＜３．組み込みシステムの機能構成例＞＞
図６は、本発明の一実施形態に係る組み込みシステムの機能構成の一例を示す機能ブロック図である。図示するように、組み込みシステム１は、選択部ＦＮ１と、置換部ＦＮ２と、並び替え部ＦＮ３と、排他的論理和計算部ＦＮ４とを含む。
<< 3. Example of functional configuration of embedded system >>
FIG. 6 is a functional block diagram showing an example of a functional configuration of the embedded system according to the embodiment of the present invention. As illustrated, the embedded
選択部ＦＮ１は、入力データＤ＿ＩＮのうち、４バイトのサブラウンドデータＤ＿ＳＲを選択する。なお、入力データＤ＿ＩＮは、図３に示すように、１６バイトの１ラウンドデータである。また、選択部ＦＮ１によって、サブラウンドデータＤ＿ＳＲが選択されると、ＦＩＰＳ１９７で定められている「ＳｈｉｆｔＲｏｗｓ」関数を実行した処理結果と同様の処理結果が得られる。さらに、選択部ＦＮ１は、例えば、演算装置ＨＷ１（図１）等によって実現される。 The selection unit FN1 selects 4-byte sub-round data D_SR from the input data D_IN. The input data D_IN is 16-byte 1-round data as shown in FIG. When the sub-round data D_SR is selected by the selection unit FN1, a processing result similar to the processing result obtained by executing the “ShiftRows” function defined in FIPS197 is obtained. Furthermore, the selection unit FN1 is realized by, for example, the arithmetic device HW1 (FIG. 1).
置換部ＦＮ２は、サブラウンドデータＤ＿ＳＲを１バイトのデータごとに、第１テーブルＴ１に基づいてそれぞれ置換して、それぞれの置換データＤ＿ＳＳを生成する。また、第１テーブルＴ１に基づく置換には、図３に示す第１変換「ｇ」等が含まれる。さらに、第１テーブルＴ１に基づく置換には、図３に示す第２逆変換「ｆ−１」等が含まれる。さらにまた、置換部ＦＮ２によって、第１テーブルＴ１に基づく置換が行われると、ＦＩＰＳ１９７で定められている「ＡｄｄＲｏｕｎｄＫｅｙ」関数及び「ＳｕｂＢｙｔｅｓ」関数をそれぞれ実行した処理結果と同様の処理結果が含まれる。なお、置換部ＦＮ２は、例えば、演算装置ＨＷ１等によって実現される。 The replacement unit FN2 replaces the sub-round data D_SR for each 1-byte data based on the first table T1, and generates respective replacement data D_SS. Further, the replacement based on the first table T1 includes the first conversion “g” shown in FIG. Further, the replacement based on the first table T1 includes the second inverse transformation “f −1 ” and the like shown in FIG. Furthermore, when the replacement based on the first table T1 is performed by the replacement unit FN2, processing results similar to the processing results obtained by executing the “AddRoundKey” function and the “SubBytes” function defined in FIPS197 are included. The replacement unit FN2 is realized by, for example, the arithmetic device HW1.
並び替え部ＦＮ３は、置換データＤ＿ＳＳのビットを第２テーブルＴ２に基づく置換によって、並び替えて並替データＤ＿ＣＨを生成する。また、第２テーブルＴ２に基づく置換には、図３に示す第１逆変換「ｇ−１」等が含まれる。さらに、並び替え部ＦＮ３は、第２テーブルＴ２をサブラウンド、ラウンド、奇数ラウンド又は偶数ラウンドごとに共通して使用してもよい。なお、並び替え部ＦＮ３は、例えば、演算装置ＨＷ１等によって実現される。 The rearrangement unit FN3 rearranges the bits of the replacement data D_SS by replacement based on the second table T2, and generates rearrangement data D_CH. Further, the replacement based on the second table T2 includes the first inverse transformation “g −1 ” and the like shown in FIG. Furthermore, the rearrangement unit FN3 may use the second table T2 in common for each sub-round, round, odd-numbered round, or even-numbered round. The rearrangement unit FN3 is realized by, for example, the arithmetic device HW1.
排他的論理和計算部ＦＮ４は、並替データＤ＿ＣＨの排他的論理和を計算する。なお、排他的論理和計算部ＦＮ４は、例えば、演算装置ＨＷ１等によって実現される。 The exclusive OR calculator FN4 calculates an exclusive OR of the rearranged data D_CH. The exclusive OR calculation unit FN4 is realized by, for example, the arithmetic device HW1.
並び替え部ＦＮ３による第２テーブルＴ２に基づく置換及び排他的論理和計算部ＦＮ４による排他的論理和の計算がそれぞれ行われると、ＦＩＰＳ１９７で定められている「ＭｉｘＣｏｌｕｍｎｓ」関数を実行した処理結果と同様の処理結果が含まれる。 When the replacement based on the second table T2 by the rearrangement unit FN3 and the exclusive OR calculation by the exclusive OR calculation unit FN4 are performed, the processing result is the same as the result of executing the “MixColumns” function defined in FIPS197. The processing result of is included.
なお、組み込みシステムは、ＡＥＳ方式によって暗号化を行うに限られない。例えば、組み込みシステムは、各処理の逆関数に相当する処理を用いて、復号化を行ってもよい。なお、例えば、「ＳｈｉｆｔＲｏｗｓ」関数の逆関数は、「ＩｎｖＳｈｉｆｔＲｏｗｓ」関数等である。他にも、「ＳｕｂＢｙｔｅｓ」関数の逆関数は、「ＩｎｖＳｕｂＢｙｔｅｓ」関数であり、「ＭｉｘＣｏｌｕｍｎｓ」関数の逆関数は、「ＩｎｖＭｉｘＣｏｌｕｍｎｓ」関数である。 The embedded system is not limited to performing encryption by the AES method. For example, the embedded system may perform decoding using a process corresponding to an inverse function of each process. For example, an inverse function of the “ShiftRows” function is an “InvShiftRows” function or the like. In addition, an inverse function of the “SubBytes” function is an “InvSubBytes” function, and an inverse function of the “MixColumns” function is an “InvMixColumns” function.
また、本発明は、使用できる記憶容量等に係る制約が多い組み込みシステムに適用される形態が望ましい。さらに、組み込みシステムは、プログラム及びデータの解読を難しくするため、図１に示すように、演算装置にメモリが内蔵されるハードウェア構成であるのが望ましい。 Further, it is desirable that the present invention be applied to an embedded system having many restrictions on usable storage capacity. Furthermore, in order to make it difficult to decipher the program and data, the embedded system preferably has a hardware configuration in which a memory is built in the arithmetic unit as shown in FIG.
組み込みシステムは、例えば、いわゆるスマートメータ（Ｓｍａｒｔ Ｍｅｔｅｒ）等に用いられる。スマートメータ等は、外部装置等とデータを送受信する場合が多い。この場合には、スマートメータ等は、組み込みシステムによって、ＡＥＳ方式で暗号化してデータを送受信できる。これによって、送受信されるデータは、暗号化されているため、スマートメータは、データの送受信においてセキュリティを向上させることができる。 The embedded system is used for a so-called smart meter, for example. Smart meters and the like often send and receive data to and from external devices. In this case, the smart meter or the like can transmit and receive data encrypted by the AES method by an embedded system. Thereby, since the data to be transmitted / received is encrypted, the smart meter can improve security in the data transmission / reception.
なお、組み込みシステムは、スマートメータに応用されるに限られない。例えば、組み込みシステムは、組込機器全般、クラウド等によって他の装置と通信を行う装置、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）に用いられる各装置、又はこれらを組み合わせた情報処理システム等に応用されてもよい。 The embedded system is not limited to being applied to a smart meter. For example, the embedded system may be applied to embedded devices in general, devices that communicate with other devices via the cloud, etc., each device used for IoT (Internet of Things), or an information processing system that combines these devices. .
また、組み込みシステムは、１つの情報処理装置によって実現される構成に限られない。即ち、組み込みシステムは、２つ以上の情報処理装置を有する情報処理システムによって実現されてもよい。なお、情報処理システムでは、各処理の一部又は全部が分散、冗長、並列又はこれらを組み合わせるように、処理が行われてもよい。 Further, the embedded system is not limited to a configuration realized by one information processing apparatus. In other words, the embedded system may be realized by an information processing system having two or more information processing devices. In the information processing system, processing may be performed so that part or all of each processing is distributed, redundant, parallel, or a combination thereof.
以上、本発明の好ましい実施例について詳述したが、本発明は、係る特定の実施形態に限定されるものではない。即ち、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。 As mentioned above, although the preferable Example of this invention was explained in full detail, this invention is not limited to the specific embodiment which concerns. That is, various modifications or changes can be made within the scope of the gist of the present invention described in the claims.
１ 組み込みシステム
Ｄ＿ＩＮ 入力データ
Ｄ＿ＯＵＴ 出力データ
Ｔ１ 第１テーブル
Ｔ２ 第２テーブル
1 Embedded System D_IN Input Data D_OUT Output Data T1 First Table T2 Second Table
Claims (11)
前記入力データのうち、４バイトのサブラウンドデータを選択する選択部と、
前記サブラウンドデータを１バイトのデータごとに、第１テーブルに基づいてそれぞれ置換して、それぞれの置換データを生成する置換部と、
前記置換データのビットを第２テーブルに基づく置換によって並び替えて並替データを生成する並び替え部と、
前記並替データの排他的論理和を計算する排他的論理和計算部と
を含む情報処理装置。 An information processing apparatus that encrypts or decrypts input data using the AES method,
A selection unit for selecting 4-byte sub-round data among the input data;
A substituting unit for substituting the sub-round data for each byte of data based on the first table, and generating respective replacement data;
A rearrangement unit for rearranging the bits of the replacement data by replacement based on a second table to generate rearranged data;
An information processing apparatus comprising: an exclusive OR calculator that calculates an exclusive OR of the rearranged data.
前記情報処理装置が、前記入力データのうち、４バイトのサブラウンドデータを選択する選択手順と、
前記情報処理装置が、前記サブラウンドデータを１バイトのデータごとに、第１テーブルに基づいてそれぞれ置換して、それぞれの置換データを生成する置換手順と、
前記情報処理装置が、前記置換データのビットを第２テーブルに基づく置換によって並び替えて並替データを生成する並び替え手順と、
前記情報処理装置が、前記並替データの排他的論理和を計算する排他的論理和計算手順と
を含む情報処理方法。 An information processing method performed by an information processing apparatus that encrypts or decrypts input data using the AES method,
A selection procedure in which the information processing apparatus selects 4-byte sub-round data among the input data;
The information processing apparatus replaces the sub-round data for each 1-byte data based on the first table, and generates a replacement data.
A reordering procedure in which the information processing apparatus reorders the bits of the replacement data by permutation based on a second table to generate permutation data;
An information processing method, wherein the information processing apparatus includes an exclusive OR calculation procedure for calculating an exclusive OR of the rearranged data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015165174A JP6292195B2 (en) | 2015-08-24 | 2015-08-24 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015165174A JP6292195B2 (en) | 2015-08-24 | 2015-08-24 | Information processing apparatus and information processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017044757A true JP2017044757A (en) | 2017-03-02 |
| JP6292195B2 JP6292195B2 (en) | 2018-03-14 |
Family
ID=58210030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015165174A Active JP6292195B2 (en) | 2015-08-24 | 2015-08-24 | Information processing apparatus and information processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6292195B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11477024B2 (en) | 2019-09-20 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and information processing method |
| US11477009B2 (en) | 2019-10-30 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and method |
| JP7459569B2 (en) | 2020-03-05 | 2024-04-02 | 富士電機株式会社 | Information processing device, information processing method and program |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003195749A (en) * | 2001-12-26 | 2003-07-09 | Denso Create:Kk | Data converter, data conversion program, recording medium and data conversion method |
| JP2006235440A (en) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | Semiconductor integrated circuit |
| JP2007034178A (en) * | 2005-07-29 | 2007-02-08 | Canon Inc | Data converter, program, storage medium |
| JP2008017489A (en) * | 2006-07-06 | 2008-01-24 | Accenture Global Services Gmbh | Encryption and decryption in graphic processing unit |
| US20080019524A1 (en) * | 2006-06-29 | 2008-01-24 | Kim Moo S | Apparatus and method for low power aes cryptographic circuit for embedded system |
| JP2009529819A (en) * | 2006-03-10 | 2009-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Data processing system integrity |
| JP2011188620A (en) * | 2010-03-08 | 2011-09-22 | Toshiba Corp | Controller |
| CN102411683A (en) * | 2011-08-15 | 2012-04-11 | 复旦大学 | Cache-based AES (Advanced Encryption Standard) accelerator suitable for embedded system |
| US20120170739A1 (en) * | 2009-09-08 | 2012-07-05 | Thomson Licensing | Method of diversification of a round function of an encryption algorithm |
| JP2013190747A (en) * | 2012-03-15 | 2013-09-26 | Toshiba Corp | Encryption key generation device |
-
2015
- 2015-08-24 JP JP2015165174A patent/JP6292195B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003195749A (en) * | 2001-12-26 | 2003-07-09 | Denso Create:Kk | Data converter, data conversion program, recording medium and data conversion method |
| JP2006235440A (en) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | Semiconductor integrated circuit |
| JP2007034178A (en) * | 2005-07-29 | 2007-02-08 | Canon Inc | Data converter, program, storage medium |
| JP2009529819A (en) * | 2006-03-10 | 2009-08-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Data processing system integrity |
| US20080019524A1 (en) * | 2006-06-29 | 2008-01-24 | Kim Moo S | Apparatus and method for low power aes cryptographic circuit for embedded system |
| JP2008017489A (en) * | 2006-07-06 | 2008-01-24 | Accenture Global Services Gmbh | Encryption and decryption in graphic processing unit |
| US20120170739A1 (en) * | 2009-09-08 | 2012-07-05 | Thomson Licensing | Method of diversification of a round function of an encryption algorithm |
| JP2011188620A (en) * | 2010-03-08 | 2011-09-22 | Toshiba Corp | Controller |
| CN102411683A (en) * | 2011-08-15 | 2012-04-11 | 复旦大学 | Cache-based AES (Advanced Encryption Standard) accelerator suitable for embedded system |
| JP2013190747A (en) * | 2012-03-15 | 2013-09-26 | Toshiba Corp | Encryption key generation device |
Non-Patent Citations (1)
| Title |
|---|
| YONI DE MULDER, ET AL.: "Cryptanalysis of a Perturbated White-Box AES Implementation", LNCS, PROGRESS IN CRYPTOLOGY - INDOCRYPT 2010, vol. Vol.6498, JPN6017011554, December 2010 (2010-12-01), pages 292 - 310, XP047441812, DOI: doi:10.1007/978-3-642-17401-8_21 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11477024B2 (en) | 2019-09-20 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and information processing method |
| US11477009B2 (en) | 2019-10-30 | 2022-10-18 | Fuji Electric Co., Ltd. | Information processing apparatus and method |
| JP7459569B2 (en) | 2020-03-05 | 2024-04-02 | 富士電機株式会社 | Information processing device, information processing method and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6292195B2 (en) | 2018-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8966279B2 (en) | Securing the implementation of a cryptographic process using key expansion | |
| US10148427B2 (en) | Information processing apparatus, method for processing information, and medium | |
| WO2009087972A1 (en) | Data transmission device, data reception device, methods therefor, recording medium, and data communication system therefor | |
| KR102169369B1 (en) | Countermeasure method of first-order side-channel attack on lightweight block cipher and apparatus using the same | |
| JP2012215815A (en) | Data processing device, data processing method, and program | |
| JP6292195B2 (en) | Information processing apparatus and information processing method | |
| CN113098675B (en) | Binary data encryption system and method based on polynomial complete homomorphism | |
| KR101914453B1 (en) | Apparatus and method for encryption | |
| KR101445339B1 (en) | Integrated cryptographic apparatus for providing confidentiality and integrity | |
| JP6187624B1 (en) | Information processing apparatus, information processing method, and program | |
| KR20200047138A (en) | Apparatus and method for generating cryptographic algorithm, apparatus and method for encryption | |
| US8774402B2 (en) | Encryption/decryption apparatus and method using AES rijndael algorithm | |
| US10181947B2 (en) | Information processing apparatus, program, and recording medium | |
| JP2014240921A (en) | Encryption device, encryption processing method and encryption processing program | |
| JP6194136B2 (en) | Pseudorandom number generation device and pseudorandom number generation program | |
| JP5182295B2 (en) | Encryption apparatus and encryption processing method | |
| JP6167721B2 (en) | ENCRYPTION DEVICE, DECRYPTION DEVICE, ENCRYPTION METHOD, DECRYPTION METHOD, AND PROGRAM | |
| KR20080072345A (en) | Apparatus for encryption and method using the same | |
| JP7383985B2 (en) | Information processing device, information processing method and program | |
| JP2012049765A (en) | Confidentiality-enhanced processing operation apparatus and quantum cryptographic communication terminal provided with the same | |
| KR20150051567A (en) | Apparatus and methdo for encoding | |
| KR102157219B1 (en) | Countermeasure method of higher-order side-channel attack on lightweight block cipher and apparatus using the same | |
| KR102282363B1 (en) | Bit-serial hight operation apparatus and its method, computer-readable recording medium and computer program having program language for the same | |
| Usman et al. | A data specific comparative study for choosing best cryptographic technique | |
| JP6292107B2 (en) | Cryptographic processing apparatus, cryptographic processing method, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161219 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161219 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6292195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |