JP2016222018A - Cpu monitoring device, vehicle control system, and cpu monitoring method - Google Patents
Cpu monitoring device, vehicle control system, and cpu monitoring method Download PDFInfo
- Publication number
- JP2016222018A JP2016222018A JP2015107909A JP2015107909A JP2016222018A JP 2016222018 A JP2016222018 A JP 2016222018A JP 2015107909 A JP2015107909 A JP 2015107909A JP 2015107909 A JP2015107909 A JP 2015107909A JP 2016222018 A JP2016222018 A JP 2016222018A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- monitoring
- power
- wdt
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
本発明は、ＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法に関する。 The present invention relates to a CPU monitoring device, a vehicle control system, and a CPU monitoring method.
従来、たとえば、マイクロコンピュータのＣＰＵが誤作動（以下、これを「暴走」という）した場合に常に安全側へ移行させることができるようにＣＰＵ監視装置が設けられる。このようなＣＰＵ監視装置は、ＣＰＵの暴走を監視する監視部を備える。 Conventionally, a CPU monitoring device is provided so that, for example, when a CPU of a microcomputer malfunctions (hereinafter referred to as “runaway”), it can always be shifted to a safe side. Such a CPU monitoring device includes a monitoring unit that monitors CPU runaway.
また、ＣＰＵ監視装置では、監視部が正常に機能しているか否かをチェックするために、監視部自体を診断（機能チェック）する場合がある。このような場合、たとえば、電源投入後にＣＰＵをリセット状態に保持する、いわゆるパワーオンリセット期間が終了してから監視部を診断する（たとえば、特許文献１参照）。 Further, in the CPU monitoring device, there is a case where the monitoring unit itself is diagnosed (function check) in order to check whether the monitoring unit is functioning normally. In such a case, for example, the monitoring unit is diagnosed after a so-called power-on reset period in which the CPU is held in the reset state after the power is turned on (see, for example, Patent Document 1).
しかしながら、上述したような従来のＣＰＵ監視装置のように、パワーオンリセット期間後に監視部を診断する場合、パワーオンリセット期間後に監視部を診断する時間を設ける必要があった。このため、電源が投入されてからＣＰＵが通常動作を開始するまでに時間がかかっていた。 However, when the monitoring unit is diagnosed after the power-on reset period as in the conventional CPU monitoring device as described above, it is necessary to provide time for diagnosing the monitoring unit after the power-on reset period. For this reason, it takes time until the CPU starts normal operation after the power is turned on.
本発明は、上記に鑑みてなされたものであって、ＣＰＵが通常動作を開始するまでの時間を短縮することができるＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a CPU monitoring device, a vehicle control system, and a CPU monitoring method that can shorten the time until the CPU starts normal operation. .
上記課題を解決し、目的を達成するために、本発明は、ＣＰＵ監視装置において、監視部と、診断部とを備える。監視部は、ＣＰＵの暴走を監視する。診断部は、電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視部を診断する。 In order to solve the above problems and achieve the object, the present invention includes a monitoring unit and a diagnosis unit in a CPU monitoring device. The monitoring unit monitors CPU runaway. The diagnosis unit diagnoses the monitoring unit after the power is turned on until the power-on reset period ends.
本発明によれば、ＣＰＵが通常動作を開始するまでの時間を短縮することができる。 According to the present invention, the time until the CPU starts normal operation can be shortened.
以下、添付図面を参照して、本願の開示するＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。 Embodiments of a CPU monitoring device, a vehicle control system, and a CPU monitoring method disclosed in the present application will be described below in detail with reference to the accompanying drawings. In addition, this invention is not limited by embodiment shown below.
＜１．車両制御システムの概要＞
まず、車両制御システムの概要を説明する。図１は、実施形態に係る車両制御システムの概要を示す説明図である。図１に示すように、車両制御システム１は、車両２の各部を制御する車両制御装置１０を備える。車両制御装置１０としては、たとえば、ＥＣＵ（Electronic Control Unit）がある（以下、車両制御装置１０を「ＥＣＵ」という）。ＥＣＵ１０は、エンジンの基本的な制御の他、車両２における駆動系、制動系および操舵系などの被制御対象３を制御する。なお、図１には、被制御対象３の一例としてエンジンを記載している。
<1. Overview of vehicle control system>
First, an outline of the vehicle control system will be described. Drawing 1 is an explanatory view showing an outline of a vehicle control system concerning an embodiment. As shown in FIG. 1, the vehicle control system 1 includes a
また、ＥＣＵ１０は、ＣＰＵ１１を備える。さらに、ＥＣＵ１０は、ＣＰＵ監視装置１２と、フェイルセーフ装置１３とを備える。ＣＰＵ監視装置１２は、ＣＰＵ１１の動作中、ＣＰＵ１１の暴走を監視する機能を有するものである。また、ＣＰＵ監視装置１２は、監視結果をフェイルセーフ装置１３へ出力する。フェイルセーフ装置１３は、ＣＰＵ監視装置１２から出力された監視結果が「異常」、すなわち、「ＣＰＵ１１の暴走」の場合でも常に安全側となるモード（フェイルセーフモード）を実行するものである。
The ECU 10 includes a
車両制御システム１では、ＣＰＵ監視装置１２によってＣＰＵ１１の暴走を監視する。ＣＰＵ監視装置１２がＣＰＵ１１の暴走を検知すると、フェイルセーフ装置１３によってフェイルセーフモード（たとえば、被制御対象３がエンジンなどの駆動系の場合には回転を停止させるモード）へ移行する。これにより、安全を確保する。
In the vehicle control system 1, the
＜２．ＣＰＵ監視装置の構成＞
次に、ＣＰＵ監視装置１２の構成について説明する。図２Ａは、ＣＰＵ監視装置の比較例を示すブロック図である。図２Ｂは、ＣＰＵ監視装置の比較例を示すタイミングチャートである。図３Ａは、実施形態に係るＣＰＵ監視装置１２の一例を示すブロック図である。図３Ｂは、実施形態に係るＣＰＵ監視装置１２の一例を示すタイミングチャートである。なお、図２Ａおよび図２Ｂには、実施形態の比較例として従来のＣＰＵ監視装置５０を記載している。また、図２Ｂおよび図３Ｂは、図２Ａおよび図３Ａにおける後述する各部の信号タイミングを示している。
<2. Configuration of CPU monitoring device>
Next, the configuration of the
図２Ａに示すように、ＣＰＵ監視装置５０は、ＣＰＵ１１から出力された一定周期のプログラムラン信号（以下、「ＰＲＵＮ信号」と記載する）が入力され、入力されたＰＲＵＮ信号に基づいてＣＰＵ１１の暴走を検知すると、フェイルセーフ装置１３へ後述するフェイル信号を出力する。このようなＣＰＵ監視装置５０は、パワーオンリセット発生部１４と、監視部１５と、リセット発生部１６と、フェイル判定部１７とを備える。
As shown in FIG. 2A, the
パワーオンリセット発生部１４は、パワーオンリセット信号（以下、「ＰＯＲ信号」と記載する）を発生する回路であり、電源が投入されて電源電圧が規定電圧以上になってから、ＣＰＵ１１を一定時間リセット状態に保持する。パワーオンリセット発生部１４は、電源電圧が規定電圧になると一定時間経過後にＰＯＲ信号を出力する。なお、図２Ａにおいては、ＰＯＲ信号を符号（ａ）で示している。また、電源が投入されてからＰＯＲ信号が出力されるまでをパワーオンリセット期間という。また、規定電圧とは、たとえば、ＰＩＣ（Peripheral Interface Controller）の規格表に記載されている電圧値である。
The power-on
監視部１５は、ＣＰＵ１１の暴走を監視する監視タイマである。監視部１５としては、ウォッチドッグタイマ（以下、「ＷＤＴ」と記載する）がある（以下、監視部１５を「ＷＤＴ」という）。具体的には、このような監視部、すなわち、ＷＤＴ１５は、ＣＰＵ１１の動作中、ＣＰＵ１１から出力されたＰＲＵＮ信号のデューティ比、周期、パルス幅などの正常／異常を監視している。なお、図２Ａにおいて、ＣＰＵ１１から出力されるＰＲＵＮ信号を符号（ｂ）で示している。
The
ＷＤＴ１５は、ＣＰＵ１１が暴走すると、ＰＲＵＮ信号の異常を検出する。このようなＰＲＵＮ信号の異常をＣＰＵ１１の暴走（異常）信号として、このようなＰＲＵＮ異常信号をリセット発生部１６およびフェイル判定部１７へ出力する。なお、図２Ａにおいて、ＰＲＵＮ異常信号を符号（ｃ）で示している。
When the
リセット発生部１６は、リセット信号を発生する回路であり、一定周期のリセットパルス（リセット信号）をフェイル判定部１７へ出力する。リセット発生部１６のリセット信号は、フェイル判定部１７に入力されるとともに、アンドゲート２１を介してＣＰＵ１１に入力される。これにより、ＣＰＵ１１は、リセット信号によって初期化され、正常状態へ復帰する。なお、図２Ａにおいて、リセット信号を符号（ｄ）で示している。また、パワーオンリセット期間後のリセット信号を符号（ｚ）で示している。
The reset generation unit 16 is a circuit that generates a reset signal, and outputs a reset pulse (reset signal) with a fixed period to the fail determination unit 17. A reset signal from the reset generation unit 16 is input to the fail determination unit 17 and also to the
フェイル判定部１７は、フェイル判定信号を発生する回路であり、たとえば、リセット発生部１６から出力されたリセット信号のリセットパルスが所定の回数入力された場合にＣＰＵ１１のフェイル（異常）状態と判定する。また、フェイル判定部１７は、ＣＰＵ１１の異常状態と判定すると、フェイル判定信号をフェイルセーフ出力部１８へ出力する。なお、図２Ａにおいて、フェイル判定信号を符号（ｅ）で示している。
The fail determination unit 17 is a circuit that generates a fail determination signal. For example, when the reset pulse of the reset signal output from the reset generation unit 16 is input a predetermined number of times, it is determined that the
フェイルセーフ出力部１８は、フェイルセーフ装置１３に設けられ、フェイル信号を発生する回路であり、フェイル信号をフェイルセーフ装置１３の駆動部（図示省略）へ出力する。フェイルセーフ装置１３は、フェイル信号が駆動部に入力されると、フェイルセーフモードを実行する。これにより、ＣＰＵ１１が安全側へ移行する。
The fail safe output unit 18 is a circuit that is provided in the fail
ここで、上述した各部の入力／出力動作および各信号の流れについて説明する。図２Ａに示すように、電源が投入された場合のみパワーオンリセット発生部１４から出力されるＰＯＲ信号は、アンドゲート２１を介してＣＰＵ１１に入力されるとともに、フェイル判定部１７へ入力される。また、フェイル判定部１７から出力されるフェイル判定信号は、フェイルセーフ出力部１８へ入力されるとともに、ＣＰＵ１１へ入力される。
Here, the input / output operation of each unit and the flow of each signal will be described. As shown in FIG. 2A, the POR signal output from the power-on
また、フェイル判定部１７は、パワーオンリセット発生部１４からのＰＯＲ信号が入力されると、ＣＰＵ１１がフェイル状態であることを示すフェイル判定信号を出力する。そして、フェイル判定部１７は、ＣＰＵ１１のパワーオンリセット期間後にリセット発生部１６から出力されたリセット信号の最初のリセットパルスによって、フェイル判定信号をＣＰＵ１１の異常状態を示していた信号から正常状態を示す信号へ復帰させる。
Further, when the POR signal from the power-on
また、ＣＰＵ１１は、フェイル判定部１７のフェイル判定信号を監視し、パワーオンリセット期間後のイニシャライズ時にＰＲＵＮ信号を一旦停止させ、ＷＤＴ１５およびリセット発生部１６を動作させる。さらに、フェイル判定部１７は、ＰＯＲ信号が入力されると、フェイル判定信号を出力し、パワーオンリセット期間後のリセット信号（最初のリセットパルス）によってフェイル判定信号がＣＰＵの正常状態の信号へ復帰することを確認して、自らが正常に動作するものと診断する。
Further, the
なお、リセット信号におけるリセットパルスの間隔は、ＣＰＵ１１にリセットパルスが入力されて、プログラムが再起動してＰＲＵＮ信号を出力することができる時間に対して余裕をもって設定される。
The interval of the reset pulse in the reset signal is set with a margin with respect to the time during which the reset pulse is input to the
次に、図２Ｂを参照して電源が投入されてからＣＰＵ１１が通常動作を開始するまでの各部の信号タイミングを説明する。なお、図２Ｂにおいても、符号（ａ）はＰＯＲ信号、（ｂ）はＰＲＵＮ信号、（ｃ）はＰＲＵＮ異常信号、（ｄ）はリセット信号（リセットパルス）、（ｅ）はフェイル判定信号、（ｚ）はパワーオンリセット期間後のリセット信号を示している。
Next, with reference to FIG. 2B, signal timing of each part from when the power is turned on to when the
図２Ｂに示すように、タイミングＴ１で電源が投入されると、パワーオンリセット発生部１４（図２Ａ参照）は、所定のパワーオンリセット期間が経過したタイミングＴ２でパワーオンリセット期間を終了するＰＯＲ信号（ａ）を出力する。また、フェイル判定部１７（図２Ａ参照）は、ＰＯＲ信号（ａ）が入力されると、フェイル判定部１７の出力電圧レベルがハイ（Ｈ）となる。すなわち、フェイル判定部１７は、フェイル判定信号（ｅ）を出力する。
As shown in Figure 2B, when the power is turned on at timing T 1, (see FIG. 2A) the power-on
また、ＣＰＵ１１（図２Ａ参照）は、アンドゲート２１（図２Ａ参照）を介してＰＯＲ信号（ａ）が入力されると、プログラムは機能チェック（初期化）を開始する。そして、機能チェックが終了すると、図中に示す「ＷＤＴ診断領域」においてプログラムはＷＤＴ１５の診断ルーチンを開始する。ＷＤＴ１５の診断では、たとえば、ＣＰＵ１１が内部メモリにＷＤＴ１５を診断することを示すフラグ（後述するロジック監視フラグ）をセットし、フェイル判定部１７の出力電圧レベルがＣＰＵ１１の異常状態を示すハイ（Ｈ）となった、すなわち、フェイル判定信号（ｅ）が出力されたことを確認し、ＰＲＵＮ信号（ｂ）の出力を停止させる。
Further, when the POR signal (a) is input to the CPU 11 (see FIG. 2A) via the AND gate 21 (see FIG. 2A), the program starts a function check (initialization). When the function check is completed, the program starts the
また、ＷＤＴ１５は、所定の検出時間を超過してＰＲＵＮ信号（ｂ）が停止していることを検出すると、リセット発生部１６（図２Ａ参照）およびフェイル判定部１７（図２Ａ参照）へＰＲＵＮ異常信号（ｃ）を出力する。リセット発生部１６は、ＰＲＵＮ異常信号（ｃ）が入力されると、パワーオンリセット期間後の最初のリセットパルスを出力する。これにより、パワーオンリセット期間後のリセット信号（ｚ）の最初のリセットパルスによって、ＣＰＵ１１は、リセット状態とされ、再度初期化されて正常状態となる。
When the
ＣＰＵ１１は、ＷＤＴ１５を再度診断する場合に、内部メモリにＷＤＴ１５の診断を示すフラグがセットされたことを確認するとともに、フェイル判定部１７の出力電圧レベルが正常状態を示すロー（Ｌ）レベルであることを確認する。このように、ＣＰＵ１１は、フェイル判定部１７の出力電圧レベルがＣＰＵ１１の異常状態を示すハイ（Ｈ）から正常状態を示すロー（Ｌ）へ切り換えられたことが確認されると、ＷＤＴ１５、リセット発生部１６およびフェイル判定部１７が正常に動作しているものと診断する。なお、ＣＰＵ１１は、これら各部の診断後、ＷＤＴ１５の診断を示すフラグをリセットする。
When the
このように、上述したＣＰＵ監視装置５０では、パワーオンリセット期間後の各部の機能チェック時にＣＰＵ１１の異常状態を意図的に作り出すことで、ＷＤＴ１５、リセット発生部１６およびフェイル判定部１７を診断することができる。これにより、たとえば、機能チェックプログラムの起動中も動作しているような、これまで適用が困難であったアプリ（たとえば、ＥＦＩ（Electronic Fuel Injection：電子制御燃料噴射装置）やエアバッグ）にも各部の診断機能を持たせることができる。
As described above, in the
ところが、ＣＰＵ監視装置５０は、ＣＰＵ１１が通常動作を開始するまでに時間がかかるという点について改良の余地がある。そこで、実施形態に係るＣＰＵ監視装置１２では、ＷＤＴ１５の監視機能を有しつつも、ＣＰＵ１１の動作開始の時間を短縮することができるようにした。
However, the
ここから、図３Ａおよび図３Ｂを参照して実施形態に係るＣＰＵ監視装置１２の構成例について説明する。なお、実施形態に係るＣＰＵ監視装置１２の説明において、上述したＣＰＵ監視装置５０と同一または同等の箇所には同一の符号を付し、重複する説明を省略することとする。
From here, with reference to FIG. 3A and FIG. 3B, the structural example of the
図３Ａに示すように、ＣＰＵ監視装置１２は、診断部１９を備える。診断部１９は、監視部であるＷＤＴ１５が正常に機能しているか否かを診断する。また、診断部１９は、ＷＤＴ１５から出力されるＰＲＵＮ異常信号に基づいて、ＷＤＴ１５がパワーオンリセット期間中のＰＲＵＮ信号停止にてＣＰＵ１１の暴走と判定したことを検出する。そして、診断部１９は、ＣＰＵ１１の暴走（疑似的な暴走）を検出すると、アンドゲート２１へ信号を出力するとともに、インバータ２３を介してオアゲート２２へ信号を出力する。
As illustrated in FIG. 3A, the
また、ＷＤＴ１５は、ＷＤＴカウンタ（図４および図５参照）を備える。そして、診断部１９は、ＷＤＴカウンタのカウント値が所定値を超えた場合にＣＰＵ１１の暴走として診断する。
The
また、診断部１９は、電源が投入されてからパワーオンリセット期間が終了するまでの間にＷＤＴ１５を診断する。診断部１９は、ＷＤＴ１５によるＣＰＵ１１の暴走を検出すると、パワーオンリセット期間の終了を許可する。すなわち、診断部１９がＷＤＴ１５によるＣＰＵ１１の暴走を検出すると、ＷＤＴ１５が正常に動作していると判断して、ＰＯＲ信号がアンドゲート２１を介してＣＰＵ１１へ入力され、パワーオンリセット期間の終了が許可される。なお、図３Ａにおいて、診断部１９から出力される信号（ＷＤＴ判定信号）を符号（ｆ）で示している。
The
このように、ＣＰＵ監視装置１２では、ＷＤＴ１５を診断するにあたって、診断部１９から出力される信号に基づいてＣＰＵ１１の異常状態を検出することができる。したがって、ＷＤＴ１５を診断するためにフェイル判定部１７を含めないため、冗長設計を改善することができる。
Thus, the
次に、図３Ｂを参照して電源が投入されてからＣＰＵ１１が通常動作を開始するまでの各部の信号タイミングを説明する。なお、図３Ｂにおいて、符号（ａ）はＰＯＲ信号、（ｂ）はＰＲＵＮ信号、（ｃ）はＰＲＵＮ異常信号、（ｄ）はリセット信号（リセットパルス）、（ｅ）はフェイル判定信号、（ｆ）はＷＤＴ判定信号、（ｚ）はパワーオンリセット期間後のリセット信号を示している。
Next, with reference to FIG. 3B, signal timing of each unit from when the power is turned on to when the
図３Ｂに示すように、タイミングＴ１で電源が投入されると、パワーオンリセット発生部１４（図３Ａ参照）は、所定のパワーオンリセット期間が経過したタイミングＴ２でパワーオンリセット期間を終了するＰＯＲ信号（ａ）を出力する。
As shown in FIG. 3B, when the power is turned on at timing T 1, (see Figure 3A) the power-on
また、ＣＰＵ１１（図３Ａ参照）は、アンドゲート２１（図３Ａ参照）を介してＰＯＲ信号（ａ）が入力されると、ＣＰＵ１１の通常動作を開始する。ここで、ＣＰＵ監視装置１２では、電源が投入されたタイミングＴ１からパワーオンリセット期間が終了するまでタイミングＴ２の間にＷＤＴ１５を診断する。
The CPU 11 (see FIG. 3A) starts normal operation of the
タイミングＴ１からタイミングＴ２までのＷＤＴ１５の停止中、図中に示す「ＷＤＴ診断領域」においてプログラムはＷＤＴ１５の診断ルーチンを開始する。ＷＤＴ１５は、所定の検出時間を超過してＰＲＵＮ信号（ｂ）が停止していることを検出すると、リセット発生部１６（図３Ａ参照）およびフェイル判定部１７（図３Ａ参照）へＰＲＵＮ異常信号（ｃ）を出力する。リセット発生部１６は、ＰＲＵＮ異常信号（ｃ）が入力されると、リセット信号（ｄ）をフェイル判定部１７およびアンドゲート２１へ出力する。
While the
なお、上述したように、ＷＤＴ１５のカウント値を上げてＣＰＵ１１の暴走を意図的に作り出すことで、ＷＤＴ１５を診断することができる。診断部１９の出力電圧レベルがＣＰＵ１１の異常状態（ＣＰＵ１１の暴走状態）を示すハイ（Ｈ）となった、すなわち、ＷＤＴ１５の正常動作を示すＷＤＴ判定信号（ｆ）がアンドゲート２１へ出力されたことで、リセット信号（ｚ）がＣＰＵ１１へ入力される。
As described above, the
上述してきたように、実施形態に係るＣＰＵ監視装置１２によれば、パワーオンリセット期間が終了すると、この後のＷＤＴ１５の診断（機能チェック）を行うことなく、ＣＰＵ１１の通常動作を開始することができる。これにより、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
As described above, according to the
また、診断部１９は、ＷＤＴ１５を診断するためにＷＤＴカウンタのカウント値によるＣＰＵ１１の暴走を作り出すことで、ＷＤＴ１５を容易に診断することができるとともに、ＷＤＴ１５を確実に診断することができる。
Further, the
また、ＷＤＴ１５を診断するための診断部１９を備えることで、ＣＰＵ１１の監視機能喪失時であっても、フェイルセーフモードへ確実に移行することができる。
In addition, by providing the
さらに、図３Ａに示すように、上述した実施形態に係るＣＰＵ監視装置１２は、診断部１９によるＷＤＴ１５の診断結果を外部へ出力する報知部２５を備える。このような報知部２５を備えることで、ＷＤＴ１５が正常に機能しているか否かを外部へ知らせることができる。
Further, as shown in FIG. 3A, the
＜３．各実施形態の構成＞
ここから、上述した実施形態に係るＣＰＵ監視装置１２において、ＷＤＴ１５を診断するタイミングが異なる第１の実施形態および第２の実施形態を説明する。まず、図４を参照して第１の実施形態について説明する。図４は、第１の実施形態に係るＣＰＵ監視装置１２のタイミングチャートである。なお、図４では、図中の一点破線よりも左側にはＷＤＴ１５（図３Ａ参照）が正常の場合を示し、また、一点破線よりも右側には比較例としてＷＤＴ１５が異常の場合を示している。
<3. Configuration of each embodiment>
From here, 1st Embodiment and 2nd Embodiment from which the timing which diagnoses WDT15 in the
また、図４には、上から電源電圧、ＰＲＵＮ信号、ＣＰＵリセット信号および減電圧検知信号の各タイミングを示している。また、図４には、ＷＤＴカウンタＣＬＫ（クロック数）を示し、さらに、ＷＤＴカウンタのカウントアップのタイミング、ロジック監視フラグ、ＰＯＲカウンタおよびリセットカウンタの各カウントアップのタイミングを示している。なお、パワーオンリセット発生部１４（図３Ａ参照）はＰＯＲカウンタを備え、リセット発生部１６（図３Ａ参照）はリセットカウンタを備える。 FIG. 4 shows timings of the power supply voltage, the PRUN signal, the CPU reset signal, and the reduced voltage detection signal from the top. FIG. 4 shows the WDT counter CLK (number of clocks), and further shows the count-up timing of the WDT counter and the count-up timings of the logic monitoring flag, the POR counter, and the reset counter. The power-on reset generator 14 (see FIG. 3A) includes a POR counter, and the reset generator 16 (see FIG. 3A) includes a reset counter.
図４に示すように、ＣＰＵ１１（図３Ａ参照）は、減電圧リセット状態から電源が投入されるタイミングＴ１でパワーオンリセット状態へ移行する。ＣＰＵ１１は、所定のパワーオンリセット期間が終了するタイミングＴ２で通常動作を開始する。 As shown in FIG. 4, CPU 11 (see FIG. 3A), the process proceeds at the timing T 1 power is applied from the reduced voltage reset to the power-on reset state. CPU11 starts the normal operation at the timing T 2 of a predetermined power-on reset period ends.
ここで、第１の実施形態では、診断部１９（図３Ａ参照）は、パワーオンリセット期間中にＷＤＴ１５を診断する。具体的には、ＷＤＴカウンタは、パワーオンリセット期間が開始されると同時にカウントアップが開始され、パワーオンリセット期間中にカウント値が所定値を超えてＣＰＵ１１が暴走した状態と同じ状態を作り出す。
Here, in the first embodiment, the diagnosis unit 19 (see FIG. 3A) diagnoses the
なお、ＷＤＴカウンタは、パワーオンリセット期間中にカウント値が所定値を超えるように、ＣＰＵ１１の通常動作中のカウントアップＴＷＤＴ１時のクロック数（１倍）の複数倍（図示の例では、４倍）に設定される。これにより、ＷＤＴカウンタのカウントアップＴＷＤＴ２およびＰＯＲカウンタのカウントアップＴＰＯＲを並行しても、ＷＤＴカウンタのカウントアップＴＷＤＴの方が先に終了する。
The WDT counter is a multiple of the number of clocks (1 times) at the time of count-up T WDT1 during normal operation of the
ＷＤＴカウンタのカウント（ＷＤＴカウント）値が所定値を超えると、ＣＰＵ１１の暴走と判定され、これにより、ＷＤＴ１５が正常に機能していると判定される。そして、パワーオンリセット期間をカウント後、ロジック監視フラグが正常であることを確認してパワーオンリセット期間を終了する。
When the count (WDT count) value of the WDT counter exceeds a predetermined value, it is determined that the
なお、図４に示すように、ＣＰＵ１１が通常動作中に任意のタイミングＴＸで暴走した場合、ＷＤＴカウンタは通常設定のクロック数（１倍）でカウントアップされる。ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がロー（Ｌ）となるとともに、リセットカウンタが、たとえば、４倍のクロック数でカウントアップされる。
Incidentally, as shown in FIG. 4,
リセットカウンタのカウント（リセットカウント）値が所定値を超えると、ＣＰＵリセット信号がハイ（Ｈ）となり、暴走リセットが解除され、ＣＰＵ１１は通常動作を再開する。
When the count (reset count) value of the reset counter exceeds a predetermined value, the CPU reset signal becomes high (H), the runaway reset is released, and the
ここで、図４（右側）を参照して、たとえば、診断部１９によってＷＤＴ１５が異常の場合について説明する。図４に示すように、この場合、ＷＤＴ１５が正常に動作していないため、すなわち、ＷＤＴカウンタがカウントしないなどの異常が生じているため、ＰＯＲカウンタがＰＯＲカウントを終了したタイミングＴ２で、ロジック監視フラグがＡ点において倒れたまま（異常のまま）となる。このため、ＣＰＵリセット信号は、リセットを解除することができないなどのフェイルセーフモードへ移行される。
Here, with reference to FIG. 4 (right side), for example, the case where
このような第１の実施形態によれば、パワーオンリセット期間中にＷＤＴのカウントを終了することができ、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
According to the first embodiment, the WDT count can be ended during the power-on reset period, and the time until the
次に、図５を参照して第２の実施形態について説明する。図５は、第２の実施形態に係るＣＰＵ監視装置１２のタイミングチャートである。なお、図５でも、図４と同様に、図中の一点破線よりも左側にはＷＤＴ１５（図３Ａ参照）が正常の場合を示し、また、一点破線よりも右側には比較例としてＷＤＴ１５が異常の場合を示している。また、第２の実施形態の説明において、上述した第１の実施形態と同一または同等の箇所には同一の符号を付し、重複する説明は省略することとする。
Next, a second embodiment will be described with reference to FIG. FIG. 5 is a timing chart of the
また、図５においても、上から電源電圧、ＰＲＵＮ信号、ＣＰＵリセット信号および減電圧検知信号の各タイミングを示している。また、ＷＤＴカウンタＣＬＫ（クロック数）を示し、さらに、ＷＤＴカウンタのカウントアップのタイミング、ロジック監視フラグ、ＰＯＲカウンタおよびリセットカウンタの各カウントアップのタイミングを示している。なお、パワーオンリセット発生部１４（図３Ａ参照）はＰＯＲカウンタを備え、リセット発生部１６（図３Ａ参照）はリセットカウンタを備える。 FIG. 5 also shows the timing of the power supply voltage, the PRUN signal, the CPU reset signal, and the reduced voltage detection signal from the top. Further, the WDT counter CLK (number of clocks) is shown, and further, the count-up timing of the WDT counter, and the count-up timings of the logic monitoring flag, the POR counter, and the reset counter are shown. The power-on reset generator 14 (see FIG. 3A) includes a POR counter, and the reset generator 16 (see FIG. 3A) includes a reset counter.
第２の実施形態では、診断部１９（図３Ａ参照）は、パワーオンリセット期間中のＰＯＲカウントが開始される前にＷＤＴ１５を診断する。具体的には、ＷＤＴカウンタは、電源電圧が所定の電圧値になると同時にカウントアップが開始され、ＰＯＲカウンタのカウントが開始する前にカウント（ＷＤＴカウント）値が所定値を超えてＣＰＵ１１が暴走した状態と同じ状態を作り出す。
In the second embodiment, the diagnosis unit 19 (see FIG. 3A) diagnoses the
なお、ＷＤＴカウンタは、パワーオンリセット期間の延長を抑える目的で早急にカウント値が所定値を超えるように、ＣＰＵ１１の通常動作中のカウントアップＴＷＤＴ１時のクロック数（１倍）の複数倍（図示の例では、２０倍）に設定される。これにより、ＷＤＴカウンタのカウントアップＴＷＤＴ２が終了してからＰＯＲカウンタのカウントアップＴＰＯＲを開始するが、クロック数が２０倍のため、ＷＤＴカウンタのカウントアップＴＷＤＴが速やかに終了する。
The WDT counter is a multiple of the number of clocks (1 time) during the count-up T WDT1 during normal operation of the
なお、第２の実施形態においても、上述した第１の実施形態と同様、ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵ１１の暴走と判定され、これにより、ＷＤＴ１５が正常に機能していると判定される。そして、パワーオンリセット期間をカウント後、ロジック監視フラグが正常であることを確認してパワーオンリセット期間を終了する。
Also in the second embodiment, as in the first embodiment described above, if the count value of the WDT counter exceeds a predetermined value, it is determined that the
なお、図５に示すように、ＣＰＵ１１が通常動作中に任意のタイミングＴＸで暴走した場合、ＷＤＴカウンタは通常設定のクロック数（１倍）でカウントアップされる。ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がロー（Ｌ）となるとともに、リセットカウンタが、たとえば、２０倍のクロック数でカウントアップされる。
Incidentally, as shown in FIG. 5,
そして、リセットカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がハイ（Ｈ）となり、暴走リセットが解除され、ＣＰＵ１１を再起動して、ＣＰＵ１１は通常動作を再開する。
When the count value of the reset counter exceeds a predetermined value, the CPU reset signal becomes high (H), the runaway reset is released, the
ここで、図５（右側）を参照して、たとえば、診断部１９によってＷＤＴ１５が異常の場合について説明する。図５に示すように、この場合、ＷＤＴ１５が正常に動作していないため、すなわち、ＷＤＴカウンタがカウントしないなどの異常が生じているため、ＰＯＲカウンタがカウント（ＰＯＲカウント）を開始するタイミングＴ３で、ロジック監視フラグがＢ点において倒れたまま（異常のまま）となる。これにより、ＰＯＲカウンタがカウントすることができず、ＣＰＵリセット信号は、リセット状態を解除することができないなどのフェイルセーフモードへ移行される。
Here, with reference to FIG. 5 (right side), for example, the case where
このような第２の実施形態によれば、パワーオンリセット期間中にＷＤＴカウントを終了することができ、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。また、ＷＤＴ１５が正常に機能していることを確認してからパワーオンリセット期間のＰＯＲカウントを開始することができる。
According to the second embodiment, the WDT count can be ended during the power-on reset period, and the time until the
なお、上述した第１の実施形態では、ＷＤＴ１５の診断をパワーオンリセット期間中にＰＯＲカウントと並行して行い、また、上述した第２の実施形態では、パワーオンリセット期間のＰＯＲカウントが開始される前に行う。しかし、これに限定されず、たとえば、ＷＤＴ１５の診断を、電源が投入されてからパワーオンリセット期間に移行する前に行うように構成してもよい。このように構成することで、ＣＰＵ１１の通常動作を開始するまでの時間をさらに短縮することができる。
In the first embodiment described above, the
＜４．ＣＰＵ監視方法＞
次に、図６を参照して、以上のように構成されたＣＰＵ監視装置１２によるＣＰＵ監視方法について説明する。図６は、実施形態に係るＣＰＵ監視方法の処理手順の一部を示すフローチャートである。なお、図６には、電源が投入されてからパワーオンリセット期間が終了するまでの処理を示している。また、図６に示す各処理は、ＣＰＵ１１による制御に基づいて実行される。
<4. CPU monitoring method>
Next, the CPU monitoring method by the
以下で説明するＣＰＵ監視方法は、監視工程と、診断工程とを備える。監視工程は、ＷＤＴ１５によってＣＰＵ１１の暴走監視を行う工程である。また、診断工程は、診断部１９によってＷＤＴ１５の診断を行う。また、診断部１９は、パワーオンリセット期間が終了するまでの間にＷＤＴ１５を診断する。
The CPU monitoring method described below includes a monitoring process and a diagnosis process. The monitoring step is a step of performing runaway monitoring of the
図６に示すように、電源が投入されると（ステップＳ１０１）、ＣＰＵ１１では、減電圧リセット状態から電源電圧が上がり始める。そして、電圧が規定電圧になると、パワーオンリセット期間が開始される（ステップＳ１０２）。
As shown in FIG. 6, when the power is turned on (step S101), the
次いで、パワーオンリセット期間中、監視工程および診断工程が実行される。監視工程では、ＷＤＴ１５は、ＣＰＵ１１の暴走を監視する。ここで、ＷＤＴ１５は、ＣＰＵ１１が暴走した場合の状態を作り出す。
Next, during the power-on reset period, a monitoring process and a diagnostic process are performed. In the monitoring process, the
また、診断工程では、診断部１９がＷＤＴ１５を診断する（ステップＳ１０３）。なお、このとき、上述した第１の実施形態では、ＷＤＴカウントおよびパワーオンリセット期間のＰＯＲカウントが並行して行われる。また、上述した第２の実施形態では、ＷＤＴカウントを先行して行い、ＷＤＴカウントが終了してからＰＯＲカウントが開始される。
In the diagnosis process, the
続いて診断部１９は、ＷＤＴ１５が正常に機能しているか否かを判定する（ステップＳ１０４）。ステップＳ１０４の処理において、ＷＤＴ１５が正常と判定されると（ステップＳ１０４，Ｙｅｓ）、電源電圧の安定や内部レジスタの初期化の完了を待って、パワーオンリセット期間が終了する（ステップＳ１０５）。
Subsequently, the
ステップＳ１０４の処理において、ＷＤＴ１５が異常と判定されると（ステップＳ１０４，Ｎｏ）、ＣＰＵ１１をリセット状態に維持する。すなわち、ＣＰＵ１１のリセット状態が解除されない。これにより、システムが停止したままとなるフェイルセーフモードとなり、安全を確保する。
If it is determined in step S104 that the
このようなＣＰＵ監視方法によれば、パワーオンリセット期間中にＷＤＴ１５を診断するため、パワーオンリセット期間が終了すると、この後でこれまで行っていたＷＤＴ１５の診断（機能チェック）を行うことなく、ＣＰＵ１１の通常動作を開始することができる。これにより、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
According to such a CPU monitoring method, since the
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and modifications can be easily derived by those skilled in the art. Thus, the broader aspects of the present invention are not limited to the specific details and representative embodiments shown and described above. Accordingly, various modifications can be made without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents.
１ 車両制御システム
１０ 車両制御装置（ＥＣＵ）
１１ ＣＰＵ
１２ ＣＰＵ監視装置
１３ フェイルセーフ装置
１４ パワーオンリセット発生部
１５ 監視部（ＷＤＴ）
１６ リセット発生部
１７ フェイル判定部
１８ フェイルセーフ出力部
２１ アンドゲート
２５ 報知部
DESCRIPTION OF SYMBOLS 1
11 CPU
12
16 Reset generation unit 17 Fail judgment unit 18 Fail
Claims (9)
電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視部を診断する診断部と
を備えることを特徴とするＣＰＵ監視装置。 A monitoring unit that monitors CPU runaway;
A CPU monitoring device comprising: a diagnosis unit that diagnoses the monitoring unit during a period from when power is turned on until a power-on reset period ends.
前記監視部が前記ＣＰＵの暴走を検出した状態となると前記パワーオンリセット期間の終了を許可すること
を特徴とする請求項１に記載のＣＰＵ監視装置。 The diagnostic unit
2. The CPU monitoring device according to claim 1, wherein the power-on reset period is permitted when the monitoring unit detects a runaway of the CPU.
カウンタによってカウントされる監視タイマ
を備え、
前記診断部は、
前記監視タイマのカウント値が所定値を超えた場合に前記暴走として診断すること
を特徴とする請求項２に記載のＣＰＵ監視装置。 The monitoring unit
Equipped with a monitoring timer counted by a counter,
The diagnostic unit
The CPU monitoring apparatus according to claim 2, wherein the runaway diagnosis is performed when a count value of the monitoring timer exceeds a predetermined value.
前記パワーオンリセット期間中に前記監視部を診断すること
を特徴とする請求項３に記載のＣＰＵ監視装置。 The diagnostic unit
The CPU monitoring device according to claim 3, wherein the monitoring unit is diagnosed during the power-on reset period.
前記パワーオンリセット期間中のカウント開始前に前記監視部を診断すること
を特徴とする請求項３に記載のＣＰＵ監視装置。 The diagnostic unit
The CPU monitoring apparatus according to claim 3, wherein the monitoring unit is diagnosed before the start of counting during the power-on reset period.
前記暴走を検出するまでの時間が前記パワーオンリセット期間よりも短く設定されること
を特徴とする請求項２〜５のいずれか１つに記載のＣＰＵ監視装置。 The monitoring unit
The CPU monitoring device according to claim 2, wherein a time until the runaway is detected is set shorter than the power-on reset period.
前記監視部に対する診断結果を外部へ出力すること
を特徴とする請求項１〜６のいずれか１つに記載のＣＰＵ監視装置。 The diagnostic unit
The CPU monitoring device according to claim 1, wherein a diagnosis result for the monitoring unit is output to the outside.
前記ＣＰＵ監視装置から出力される監視結果に基づいて車両を制御する車両制御装置と
を備えることを特徴とする車両制御システム。 CPU monitoring device according to any one of claims 1 to 7,
A vehicle control system comprising: a vehicle control device that controls a vehicle based on a monitoring result output from the CPU monitoring device.
電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視工程を診断する診断工程と
を含むことを特徴とするＣＰＵ監視方法。 A monitoring process for monitoring CPU runaway;
And a diagnostic step of diagnosing the monitoring step from when the power is turned on until the end of the power-on reset period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015107909A JP2016222018A (en) | 2015-05-27 | 2015-05-27 | Cpu monitoring device, vehicle control system, and cpu monitoring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015107909A JP2016222018A (en) | 2015-05-27 | 2015-05-27 | Cpu monitoring device, vehicle control system, and cpu monitoring method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016222018A true JP2016222018A (en) | 2016-12-28 |
Family
ID=57745146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015107909A Pending JP2016222018A (en) | 2015-05-27 | 2015-05-27 | Cpu monitoring device, vehicle control system, and cpu monitoring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016222018A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019199140A (en) * | 2018-05-15 | 2019-11-21 | 株式会社ジェイテクト | Control device for vehicle |
| JP2019199197A (en) * | 2018-05-17 | 2019-11-21 | 株式会社ジェイテクト | Arithmetic unit |
| JP2020079058A (en) * | 2018-11-14 | 2020-05-28 | 株式会社ジェイテクト | Angle calculation device and steering apparatus |
| WO2022050735A1 (en) * | 2020-09-02 | 2022-03-10 | 주식회사 만도 | Control unit of electronic parking brake system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256038A (en) * | 1991-02-07 | 1992-09-10 | Fujitsu Ten Ltd | Watchdog timer inspecting device |
| JPH11167505A (en) * | 1997-12-03 | 1999-06-22 | Honda Motor Co Ltd | Electronic controller |
-
2015
- 2015-05-27 JP JP2015107909A patent/JP2016222018A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256038A (en) * | 1991-02-07 | 1992-09-10 | Fujitsu Ten Ltd | Watchdog timer inspecting device |
| JPH11167505A (en) * | 1997-12-03 | 1999-06-22 | Honda Motor Co Ltd | Electronic controller |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019199140A (en) * | 2018-05-15 | 2019-11-21 | 株式会社ジェイテクト | Control device for vehicle |
| JP7102923B2 (en) | 2018-05-15 | 2022-07-20 | 株式会社ジェイテクト | Vehicle control device |
| JP2019199197A (en) * | 2018-05-17 | 2019-11-21 | 株式会社ジェイテクト | Arithmetic unit |
| JP7155602B2 (en) | 2018-05-17 | 2022-10-19 | 株式会社ジェイテクト | Arithmetic unit |
| JP2020079058A (en) * | 2018-11-14 | 2020-05-28 | 株式会社ジェイテクト | Angle calculation device and steering apparatus |
| JP7172482B2 (en) | 2018-11-14 | 2022-11-16 | 株式会社ジェイテクト | Angle computing device and steering device |
| WO2022050735A1 (en) * | 2020-09-02 | 2022-03-10 | 주식회사 만도 | Control unit of electronic parking brake system |
| CN115151457A (en) * | 2020-09-02 | 2022-10-04 | 株式会社万都 | Control device for electronic parking brake system |
| CN115151457B (en) * | 2020-09-02 | 2024-05-10 | 汉拿万都株式会社 | Control device of electronic parking brake system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5126393B2 (en) | In-vehicle electronic control unit | |
| US9323595B2 (en) | Microcontroller, control device and determination method | |
| CN107077407B (en) | Vehicle control device | |
| JP2016222018A (en) | Cpu monitoring device, vehicle control system, and cpu monitoring method | |
| JP5476238B2 (en) | Semiconductor device | |
| JP6462870B2 (en) | Semiconductor device and diagnostic test method | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| US20120254658A1 (en) | Microcomputer and method of operation thereof | |
| KR20190035480A (en) | Microcontroller and control method of the same | |
| JP2010244311A (en) | In-vehicle electronic controller | |
| KR20060043374A (en) | Electronic control system and method having microcomputer monitoring prohibiting function | |
| JP4812699B2 (en) | Power control device | |
| JP5459370B2 (en) | In-vehicle electronic control unit | |
| JP2016126692A (en) | Electronic control device | |
| JP6172040B2 (en) | Electronic control unit | |
| JP6443202B2 (en) | Electronic control device for vehicle | |
| JP6075262B2 (en) | Control device | |
| JP2015113742A (en) | Abnormality determination device of microcomputer for vehicle | |
| JP5880885B2 (en) | Load drive device | |
| JP6274947B2 (en) | Abnormality diagnosis method for microprocessor of in-vehicle control device | |
| JP4613019B2 (en) | Computer system | |
| JP2009282849A (en) | Microcomputer | |
| JP2018151717A (en) | Automobile electronic control device | |
| JP2009122747A (en) | Microcomputer operation monitoring circuit | |
| JP5561329B2 (en) | In-vehicle electronic control unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191008 |