JP2016167773A - Imaging apparatus and processing method of the same - Google Patents

Imaging apparatus and processing method of the same Download PDF

Info

Publication number
JP2016167773A
JP2016167773A JP2015047526A JP2015047526A JP2016167773A JP 2016167773 A JP2016167773 A JP 2016167773A JP 2015047526 A JP2015047526 A JP 2015047526A JP 2015047526 A JP2015047526 A JP 2015047526A JP 2016167773 A JP2016167773 A JP 2016167773A
Authority
JP
Japan
Prior art keywords
pixel
pixels
well contact
signal
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015047526A
Other languages
Japanese (ja)
Inventor
顯 佐々木
Akira Sasaki
顯 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015047526A priority Critical patent/JP2016167773A/en
Publication of JP2016167773A publication Critical patent/JP2016167773A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an imaging apparatus capable of reducing image shading caused by instability of voltage of a well, and reducing noises attributed to a well contact area, and a processing method of the same.SOLUTION: The imaging apparatus is disposed inside a well of a semiconductor substrate and includes: a plurality of pixels each having a photoelectric conversion part; a plurality of well contact areas for providing the wells of the semiconductor substrate with reference potential; and a signal processing part for correcting a signal of at least one pixel among the plurality of pixels neighboring the well contact areas.SELECTED DRAWING: Figure 5

Description

本発明は、撮像装置及び撮像装置の処理方法に関する。   The present invention relates to an imaging apparatus and a processing method of the imaging apparatus.

近年、デジタルカメラ、デジタルビデオカメラ、カメラ付携帯電話機などには、CMOS型撮像素子が搭載されている。CMOS型撮像素子は、半導体基板と、半導体基板内に形成されたウェルと、ウェル内に行列状に複数配置されたフォトダイオードとを備えている。また、ウェルの電位を固定して安定させるため、ウェル内のフォトダイオードが配置された領域に、基準電位を印加するためのウェルコンタクト領域を備えたCMOS型撮像素子が知られている。   In recent years, CMOS type image sensors are mounted on digital cameras, digital video cameras, camera-equipped mobile phones, and the like. A CMOS image sensor includes a semiconductor substrate, a well formed in the semiconductor substrate, and a plurality of photodiodes arranged in a matrix in the well. Further, in order to fix and stabilize the potential of the well, there is known a CMOS type image pickup device including a well contact region for applying a reference potential in a region where a photodiode in the well is disposed.

例えば、特許文献1には、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける構成が開示されている。特許文献1の撮像素子では、ウェルコンタクトを設けるスペースを最小限にしながら、ウェルの電位分布を安定化できる。   For example, Patent Document 1 discloses a configuration in which a well contact is provided for each of a plurality of pixels according to a periodic pattern. In the image sensor of Patent Document 1, the potential distribution of the well can be stabilized while minimizing the space for providing the well contact.

また、特許文献2の撮像素子は、半導体基板内に形成された第1の不純物濃度を有するP型ウェルと、P型ウェルに行列状に複数配置されたN型のフォトダイオードと、P型のウェルコンタクトとを有する。P型のウェルコンタクトは、P型ウェル内のフォトダイオード毎に形成され、第1の不純物濃度よりも高い第2の不純物濃度を有する基準電位が印加される。さらに、P型ウェル内において、ウェルコンタクトの近傍に、第1の不純物濃度より高い第3の不純物濃度を有する、暗電流による電荷を捕獲するP型の暗電荷捕獲領域を形成する。特許文献2の撮像素子によれば、ウェルコンタクトの近傍で発生した暗電流による電荷が、フォトダイオードに蓄積された信号電荷に混ざり込むことを抑制できる。   In addition, the imaging element of Patent Document 2 includes a P-type well having a first impurity concentration formed in a semiconductor substrate, a plurality of N-type photodiodes arranged in a matrix in the P-type well, and a P-type well. Well contact. The P-type well contact is formed for each photodiode in the P-type well, and a reference potential having a second impurity concentration higher than the first impurity concentration is applied. Further, in the P-type well, a P-type dark charge trapping region having a third impurity concentration higher than the first impurity concentration and capturing charges due to dark current is formed in the vicinity of the well contact. According to the image sensor of Patent Document 2, it is possible to prevent the charge due to the dark current generated in the vicinity of the well contact from being mixed with the signal charge accumulated in the photodiode.

特開2001−230400号公報JP 2001-230400 A 特開2012−15160号公報JP 2012-15160 A

特許文献2のように、画素にウェルコンタクトを設ける構成は、ウェルコンタクトの近傍で発生する暗電流の電荷が、信号電荷に混ざり込むノイズ電荷となって、画質を劣化させるという問題がある。ウェルコンタクトを撮像素子の全ての画素に設けると、撮像素子のダイナミックレンジ、あるいはSN比を悪化させ得る。従って、ウェルコンタクトは、ウェル電位を十分に安定化できる程度に、複数の画素毎に離散的に配置させることが好ましい。   The configuration in which the well contact is provided in the pixel as in Patent Document 2 has a problem that the dark current charge generated in the vicinity of the well contact becomes a noise charge mixed with the signal charge, thereby degrading the image quality. If the well contacts are provided in all the pixels of the image sensor, the dynamic range or the SN ratio of the image sensor can be deteriorated. Therefore, it is preferable to dispose the well contacts discretely for each of the plurality of pixels so that the well potential can be sufficiently stabilized.

しかし、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける特許文献1では、高温度環境下、高ISO感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件で、特にウェルコンタクト周辺の画素にノイズ電荷が多く混ざる。このノイズ電荷は、ウェルコンタクトを設けた画素のパターンに従って画像に表れるので、著しい画質低下を招く。   However, in Patent Document 1 in which well contacts are provided for each of a plurality of pixels in accordance with a periodic pattern, the imaging conditions are such that the influence of dark current appears in an image, such as when setting high ISO sensitivity and when shooting with a long second exposure. In particular, a lot of noise charges are mixed in pixels around the well contact. This noise charge appears in the image according to the pattern of the pixel provided with the well contact, which causes a significant deterioration in image quality.

本発明の目的は、ウェルの電位が不安定になることによる画像のシェーディング及びウェルコンタクト領域に起因するノイズを低減することができる撮像装置及び撮像装置の処理方法を提供することである。   An object of the present invention is to provide an imaging apparatus and a processing method of the imaging apparatus that can reduce image shading and noise caused by a well contact region due to unstable well potential.

本発明の撮像装置は、半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正する信号処理部とを有することを特徴とする。   An imaging device of the present invention is provided in a well of a semiconductor substrate, each of which has a plurality of pixels each having a photoelectric conversion unit, a plurality of well contact regions for supplying a reference potential to the well of the semiconductor substrate, and imaging conditions And a signal processing unit that corrects a signal of at least one of the plurality of pixels adjacent to the well contact region.

ウェルコンタクト領域を設けることにより、ウェルの電位が安定化し、画像のシェーディングを低減することができ、信号処理部の補正により、ウェルコンタクト領域に起因するノイズを低減することができる。   By providing the well contact region, the potential of the well can be stabilized and shading of the image can be reduced, and noise caused by the well contact region can be reduced by correcting the signal processing unit.

本発明の第1の実施形態に係る撮像装置のブロック図である。1 is a block diagram of an imaging apparatus according to a first embodiment of the present invention. 本発明の第1の実施形態に係る撮像素子の構成を示す図である。It is a figure which shows the structure of the image pick-up element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る画素の構成を示す図である。It is a figure which shows the structure of the pixel which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る画素の等価回路図である。1 is an equivalent circuit diagram of a pixel according to a first embodiment of the present invention. 本発明の第1の実施形態に係る撮影処理を示すフローチャートである。It is a flowchart which shows the imaging | photography process which concerns on the 1st Embodiment of this invention. ウェルコンタクト画素補正判定テーブルを示す図である。It is a figure which shows a well contact pixel correction determination table. 本発明の第1の実施形態に係る画素の構成を示す図である。It is a figure which shows the structure of the pixel which concerns on the 1st Embodiment of this invention. 暗電流レベル取得処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a dark current level acquisition process. ウェルコンタクト画素補正処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a well contact pixel correction process. 暗電流補正値算出係数テーブルを示す図である。It is a figure which shows a dark current correction value calculation coefficient table. ウェルコンタクト画素の配置パターンを示す図である。It is a figure which shows the arrangement pattern of a well contact pixel. 撮影処理の流れを示すフローチャートである。It is a flowchart which shows the flow of an imaging | photography process.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置の構成例を示すブロック図である。撮像素子101は、光学系で結像された光学像を受光し、その光学像を電気信号に変換する。アナログフロントエンド(以下AFEと記す)102は、撮像素子101の出力信号に対して、基準レベルの調整(クランプ処理)及びアナログデジタル変換処理を行う。なお、AFE102は、撮像素子101内に設けてもよい。デジタルフロントエンド(以下DFEと記す)103は、AFE102の出力信号に対して、画像信号の補正や画素の並び替え等のデジタル処理を行う。デジタル信号処理部104は、DFE103の出力信号に対して、現像処理や欠陥画素の補間処理を行う。記憶部105は、デジタル信号処理部104の作業用メモリとして、あるいは連続撮影等のバッファメモリとして使用される。また、記憶部105には、欠陥画素のアドレス、欠陥レベルなどの欠陥画素データが保存される。制御部106は、CPUなどを内蔵し、撮像装置全体を統括的に制御する。操作部107は、ユーザの操作に応じて電気信号を制御部106に出力する。表示部108は、各種設定画面や、画像等を表示する。記録部109は、メモリカードやハードディスクなどの記録媒体に画像等を記録する。タイミング発生回路110は、撮像素子101を駆動するためのタイミング信号を生成する。
(First embodiment)
FIG. 1 is a block diagram illustrating a configuration example of an imaging apparatus according to the first embodiment of the present invention. The image sensor 101 receives an optical image formed by the optical system, and converts the optical image into an electrical signal. An analog front end (hereinafter referred to as AFE) 102 performs reference level adjustment (clamp processing) and analog-digital conversion processing on the output signal of the image sensor 101. Note that the AFE 102 may be provided in the image sensor 101. A digital front end (hereinafter referred to as DFE) 103 performs digital processing such as image signal correction and pixel rearrangement on the output signal of the AFE 102. The digital signal processing unit 104 performs development processing and defective pixel interpolation processing on the output signal of the DFE 103. The storage unit 105 is used as a working memory for the digital signal processing unit 104 or as a buffer memory for continuous shooting or the like. The storage unit 105 also stores defective pixel data such as defective pixel addresses and defect levels. The control unit 106 includes a CPU and the like, and comprehensively controls the entire imaging apparatus. The operation unit 107 outputs an electrical signal to the control unit 106 in accordance with a user operation. The display unit 108 displays various setting screens, images, and the like. The recording unit 109 records an image or the like on a recording medium such as a memory card or a hard disk. The timing generation circuit 110 generates a timing signal for driving the image sensor 101.

図2は、図1の撮像素子101の構成例を示す図である。撮像素子101は、画素部201、垂直走査手段202、読み出し部203、及び水平走査手段204を有する。画素部201は、半導体基板内に形成されたウェル内に、行列状に配列された複数の画素を有する。画素部201は、光学系により結像された光学像を受光する。また、画素部201は、受光量に応じた画素信号を出力する複数の画素を含む開口部205と、受光部が遮光された複数の画素を含むオプティカルブラック部(以下OB部と記す)206を有する。OB部206は、画素が遮光された遮光領域である。開口部205は、画素が遮光されていない開口領域である。OB部206内の複数の画素の信号は、撮影画像毎の暗時基準レベルとして用いられる。垂直走査手段202は、画素部201内の複数の画素を行単位で順に選択する。選択された行の画素は、読み出し部203に信号を出力する。水平走査手段204は、読み出し部203に読み出された行の画素の列を順に選択して、その選択した画素の信号を読み出し部203からAFE102に出力させる。すなわち、読み出し部203は、垂直走査手段202及び水平走査手段204によって選択される画素の信号を読み出し、読み出した信号をAFE102へ出力する。これにより、画素部201内のすべての画素の信号は、AFE102に出力される。   FIG. 2 is a diagram illustrating a configuration example of the image sensor 101 of FIG. The image sensor 101 includes a pixel unit 201, a vertical scanning unit 202, a reading unit 203, and a horizontal scanning unit 204. The pixel unit 201 has a plurality of pixels arranged in a matrix in a well formed in a semiconductor substrate. The pixel unit 201 receives an optical image formed by the optical system. The pixel unit 201 includes an opening 205 including a plurality of pixels that output a pixel signal corresponding to the amount of received light, and an optical black unit (hereinafter referred to as an OB unit) 206 including a plurality of pixels in which the light receiving unit is shielded from light. Have. The OB portion 206 is a light shielding area where pixels are shielded from light. The opening 205 is an opening area where pixels are not shielded from light. Signals of a plurality of pixels in the OB unit 206 are used as a dark reference level for each captured image. The vertical scanning unit 202 sequentially selects a plurality of pixels in the pixel unit 201 in units of rows. The pixels in the selected row output a signal to the reading unit 203. The horizontal scanning unit 204 sequentially selects the column of pixels in the row read by the reading unit 203, and causes the AFE 102 to output a signal of the selected pixel from the reading unit 203. That is, the reading unit 203 reads the signal of the pixel selected by the vertical scanning unit 202 and the horizontal scanning unit 204 and outputs the read signal to the AFE 102. Thereby, the signals of all the pixels in the pixel unit 201 are output to the AFE 102.

図3は、図2の画素部201内の4個の画素301,316〜318の構成例を示す図である。説明の簡単のため、4画素301,316〜318のみを図示したが、実際には、このような画素がより多く配置されている。画素部201内の全画素は、半導体基板内の同一のウェル内に形成される。   FIG. 3 is a diagram illustrating a configuration example of the four pixels 301 and 316 to 318 in the pixel unit 201 of FIG. For simplicity of explanation, only the four pixels 301 and 316 to 318 are shown, but in reality, more pixels are arranged. All the pixels in the pixel portion 201 are formed in the same well in the semiconductor substrate.

画素301は、半導体基板のウェル内に形成されるフォトダイオード302、フローティングディフュージョン(以下FDと記す)303、拡散領域304〜307、ウェルコンタクト領域308を有し、それぞれの周りが素子分離領域313で囲まれている。さらに、この半導体基板上には、4つのゲート電極309〜312が絶縁膜を介して形成される。配線314は、FD303と、ゲート電極311と、拡散領域307とを接続する。垂直出力線(列出力線)315は、拡散領域304に接続され、画素301の信号を読み出し部203に列毎に出力するための信号線である。垂直出力線315は、画素の列毎に設けられ、同じ列の画素は同じ垂直出力線315に接続される。ウェルコンタクト領域308は、半導体基板内のウェルに接続される。   The pixel 301 includes a photodiode 302 formed in a well of a semiconductor substrate, a floating diffusion (hereinafter referred to as FD) 303, diffusion regions 304 to 307, and a well contact region 308, each of which is an element isolation region 313. being surrounded. Further, four gate electrodes 309 to 312 are formed on the semiconductor substrate via an insulating film. The wiring 314 connects the FD 303, the gate electrode 311, and the diffusion region 307. A vertical output line (column output line) 315 is connected to the diffusion region 304 and is a signal line for outputting the signal of the pixel 301 to the reading unit 203 for each column. The vertical output line 315 is provided for each column of pixels, and the pixels in the same column are connected to the same vertical output line 315. The well contact region 308 is connected to a well in the semiconductor substrate.

画素316〜318は、ウェルコンタクト領域308が配置されていない画素であるが、その他の構成については、画素301と同様の構成を有する。ここで、以下の説明では、画素301のようにウェルコンタクト領域308が配置されている画素を特に「ウェルコンタクト画素」と呼び、画素316〜318のようにウェルコンタクト領域308が配置されていない画素を特に「通常画素」と呼ぶこととする。   The pixels 316 to 318 are pixels in which the well contact region 308 is not disposed, but have other configurations similar to those of the pixel 301. Here, in the following description, a pixel in which the well contact region 308 is arranged like the pixel 301 is particularly referred to as a “well contact pixel”, and a pixel in which the well contact region 308 is not arranged like the pixels 316 to 318. Will be referred to as “ordinary pixels”.

画素部201では、例えば、3個の通常画素316〜318に対して、1個のウェルコンタクト画素301が設けられる。画素部201内において、ウェルの電位を十分に安定化させられる程度にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減することができる。但し、図3の各画素における各構成要素のレイアウトについては、図3の構成に限らず、その機能を発揮する範囲で適切な位置に配置して良い。   In the pixel unit 201, for example, one well contact pixel 301 is provided for three normal pixels 316 to 318. By disposing well contact pixels 301 in such a manner that the well potential can be sufficiently stabilized in the pixel portion 201, shading of a captured image can be reduced. However, the layout of each component in each pixel in FIG. 3 is not limited to the configuration in FIG. 3 and may be arranged at an appropriate position within a range where the function is exhibited.

図4は、図3の画素301の等価回路図である。画素301の構成例を示すが、画素316〜318も同様の構成を有する。フォトダイオード401は、入射した光を受光し、その受光量に応じた電荷を生成して蓄積する光電変換部である。フォトダイオード401は、図3のフォトダイオード302に対応する。   FIG. 4 is an equivalent circuit diagram of the pixel 301 in FIG. Although a configuration example of the pixel 301 is shown, the pixels 316 to 318 also have the same configuration. The photodiode 401 is a photoelectric conversion unit that receives incident light and generates and accumulates charges corresponding to the amount of received light. The photodiode 401 corresponds to the photodiode 302 in FIG.

転送トランジスタ402は、転送パルス信号φTXに応じて、フォトダイオード401で発生した電荷をFD403に転送する。FD403は、フォトダイオード303から転送された電荷を保持可能であり、図3のFD303に対応する。転送トランジスタ402は、図3のフォトダイオード302とFD303とゲート電極309に対応する。   The transfer transistor 402 transfers the charge generated in the photodiode 401 to the FD 403 in response to the transfer pulse signal φTX. The FD 403 can hold the charge transferred from the photodiode 303 and corresponds to the FD 303 in FIG. The transfer transistor 402 corresponds to the photodiode 302, the FD 303, and the gate electrode 309 in FIG.

出力トランジスタ404は、FD403に保持された電荷に基づく電圧を増幅して、画素の信号として出力する。ここでは、例として、出力トランジスタ(MOSトランジスタ)404と定電流源407を用いたソースフォロワ回路を示している。定電流源407は、垂直出力線315に接続される。出力トランジスタ404は、図3の拡散領域305と拡散領域306とゲート電極311に対応する。   The output transistor 404 amplifies a voltage based on the electric charge held in the FD 403 and outputs it as a pixel signal. Here, as an example, a source follower circuit using an output transistor (MOS transistor) 404 and a constant current source 407 is shown. The constant current source 407 is connected to the vertical output line 315. The output transistor 404 corresponds to the diffusion region 305, the diffusion region 306, and the gate electrode 311 in FIG.

選択トランジスタ405は、垂直選択パルス信号φSELに応じて、出力部404により出力された信号を垂直出力線315に出力する。垂直出力線315に出力された信号は、上記のように、列毎の読み出し部203でサンプリングされ、その後、AFE102に出力される。選択トランジスタ405は、図3の拡散領域304と拡散領域305とゲート電極310に対応する。   The selection transistor 405 outputs the signal output from the output unit 404 to the vertical output line 315 in response to the vertical selection pulse signal φSEL. As described above, the signal output to the vertical output line 315 is sampled by the readout unit 203 for each column, and then output to the AFE 102. The selection transistor 405 corresponds to the diffusion region 304, the diffusion region 305, and the gate electrode 310 in FIG.

リセットトランジスタ406は、リセットパルス信号φRESに応じて、FD403に基準電位SVDDを供給し、FD403の電荷をリセットする。リセットトランジスタ406は、図3の拡散領域306と拡散領域307とゲート電極312に対応する。   The reset transistor 406 supplies the reference potential SVDD to the FD 403 in response to the reset pulse signal φRES, and resets the charge of the FD 403. The reset transistor 406 corresponds to the diffusion region 306, the diffusion region 307, and the gate electrode 312 in FIG.

ウェル408は、半導体基板内に設けられ、全画素に対して共通のウェルである。例えば、n型の半導体基板内にp型のウェル408が設けられる。フォトダイオード401のアノード及びFD403は、ウェル408に接続される。転送トランジスタ402、出力トランジスタ404、選択トランジスタ405及びリセットトランジスタ406のバックゲートは、ウェル408に接続される。ウェルコンタクト領域308は、ウェル408に接続される。ウェルコンタクト領域308には、グランド電位(基準電位)が印加される。ウェルコンタクト領域308は、ウェル408にグランド電位を供給する。なお、ウェルコンタクト画素301にはウェルコンタクト領域308が設けられるが、通常画素316〜318にはウェルコンタクト領域308が設けられない。すなわち、通常画素316〜318は、ウェルコンタクト画素301に対して、ウェルコンタクト領域308がない点のみが異なる。画素部201は、複数のウェルコンタクト画素301及び複数の通常画素316〜318を例えば1:3の割合で有する。複数のウェルコンタクト画素301は、それぞれ、複数のウェルコンタクト領域308を有する。複数のウェルコンタクト領域308の数は、複数の画素301,316〜318の数より少ない。複数のウェルコンタクト画素301内のウェルコンタクト領域308にグランド電位を印加することにより、ウェル408の電位(トランジスタ402,404〜406のバックゲート電位)の画素毎のバラツキが低減される。これにより、画像のシェーディングが低減され、画質を向上させることができる。   The well 408 is provided in the semiconductor substrate and is a common well for all pixels. For example, a p-type well 408 is provided in an n-type semiconductor substrate. The anode of the photodiode 401 and the FD 403 are connected to the well 408. The back gates of the transfer transistor 402, the output transistor 404, the selection transistor 405, and the reset transistor 406 are connected to the well 408. The well contact region 308 is connected to the well 408. A ground potential (reference potential) is applied to the well contact region 308. The well contact region 308 supplies a ground potential to the well 408. The well contact pixel 301 is provided with the well contact region 308, but the normal pixels 316 to 318 are not provided with the well contact region 308. That is, the normal pixels 316 to 318 are different from the well contact pixel 301 only in that there is no well contact region 308. The pixel unit 201 includes a plurality of well contact pixels 301 and a plurality of normal pixels 316 to 318 at a ratio of 1: 3, for example. Each of the plurality of well contact pixels 301 has a plurality of well contact regions 308. The number of the plurality of well contact regions 308 is smaller than the number of the plurality of pixels 301 and 316 to 318. By applying a ground potential to the well contact region 308 in the plurality of well contact pixels 301, variations in the potential of the well 408 (back gate potentials of the transistors 402 and 404 to 406) from pixel to pixel are reduced. Thereby, shading of the image is reduced and the image quality can be improved.

ここで、ウェルコンタクト画素301にウェルコンタクト領域308を設けると、ウェルコンタクト領域308の近傍で発生する暗電流の電荷が、ノイズとして信号電荷に混ざり、画質を劣化させる。そのため、ウェルコンタクト領域308を画素部201の全ての画素に設けると、撮像装置のダイナミックレンジ、あるいはSN比を悪化させ得る。従って、ウェル408の電位を十分に安定化できる程度に、画素部201内にウェルコンタクト画素301を離散的に配置し、その他の画素を通常画素316〜318にすることが好ましい。   Here, when the well contact region 308 is provided in the well contact pixel 301, the dark current charge generated in the vicinity of the well contact region 308 is mixed with the signal charge as noise, and the image quality is deteriorated. Therefore, when the well contact region 308 is provided in all the pixels of the pixel portion 201, the dynamic range or the SN ratio of the imaging device can be deteriorated. Therefore, it is preferable that the well contact pixels 301 are discretely arranged in the pixel portion 201 and the other pixels are normal pixels 316 to 318 so that the potential of the well 408 can be sufficiently stabilized.

また、高温度環境下、高ISO感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件では、特にウェルコンタクト領域308を有するウェルコンタクト画素301の信号電荷にノイズ電荷が多く混ざり、画質低下の原因となる。以下、図5を参照しながら、上記のノイズを除去するために、ウェルコンタクト画素301の信号を補正することにより、画質を向上させる方法を説明する。   Also, under imaging conditions where the influence of dark current often appears in an image, such as when setting high ISO sensitivity or shooting with a long second exposure under a high temperature environment, noise charge is particularly included in the signal charge of the well contact pixel 301 having the well contact region 308. Are mixed together and cause image quality degradation. Hereinafter, a method for improving the image quality by correcting the signal of the well contact pixel 301 in order to remove the noise will be described with reference to FIG.

図5は、図1の撮像装置の処理方法を示すフローチャートである。ステップS501では、制御部106は、撮影処理を開始するべきと判断すると、ISO感度、シャッタ速度、等のユーザによって設定された撮影条件を設定する。次に、ステップS502では、制御部106は、タイミング発生回路110を介して、ステップS501で設定された撮影条件で撮像素子101を駆動させ、撮像素子101に画像信号を出力させる。次に、ステップS503では、制御部106は、設定された撮影条件に応じて、ウェルコンタクト画素301に対して、補正処理が必要であるか否かを判定する。判定は、画像信号中の暗電流成分が増大する条件の場合には、補正処理が必要であると判定される。その例を図6を参照しながら説明する。   FIG. 5 is a flowchart illustrating a processing method of the imaging apparatus of FIG. In step S501, when the control unit 106 determines that the shooting process should be started, the control unit 106 sets shooting conditions set by the user, such as ISO sensitivity and shutter speed. Next, in step S502, the control unit 106 drives the image sensor 101 under the imaging conditions set in step S501 via the timing generation circuit 110, and causes the image sensor 101 to output an image signal. Next, in step S503, the control unit 106 determines whether or not correction processing is necessary for the well contact pixel 301 in accordance with the set imaging condition. In the determination, it is determined that correction processing is necessary when the dark current component in the image signal is increased. An example will be described with reference to FIG.

図6は、ウェルコンタクト画素補正判定テーブルを示す図である。制御部106は、シャッタ速度が1秒以上、かつISO感度がISO3200以上である撮影条件の場合には、補正を行う必要があると判定し、それ以外の撮影条件の場合には、補正を行う必要がないと判定する。なお、補正判定テーブルの構成は、この限りではなく、例えば、撮像素子101の温度も参照して、補正処理が必要であるか否かを判定するようにしてもよい。撮像素子101の温度の取得には、撮像素子101の内部に温度計を設ければよい。また、撮像素子101の実装基板上に温度計を配置して、それを用いることもできる。補正が必要と判定される撮影条件は、撮像素子101の特性に応じて適切に設定すればよい。   FIG. 6 is a diagram showing a well contact pixel correction determination table. The control unit 106 determines that the correction is necessary when the shooting condition is that the shutter speed is 1 second or more and the ISO sensitivity is ISO 3200 or more, and the correction is performed when the shooting condition is other than that. Determine that it is not necessary. The configuration of the correction determination table is not limited to this, and for example, it may be determined whether correction processing is necessary with reference to the temperature of the image sensor 101. In order to acquire the temperature of the image sensor 101, a thermometer may be provided inside the image sensor 101. Further, a thermometer can be arranged on the mounting substrate of the image sensor 101 and used. The shooting conditions determined to require correction may be set appropriately according to the characteristics of the image sensor 101.

ステップS503において、補正が必要であると判定された場合にはステップS504に進み、補正が必要でないと判定された場合にはステップS505に進む。ステップS504では、デジタル信号処理部104は、ウェルコンタクト画素301の補正処理を行う。補正処理の方法は、補正対象のウェルコンタクト画素301の信号を、そのウェルコンタクト画素301の周辺の複数の同色画素の信号の平均値で補間する方法などである。ウェルコンタクト画素301は、ウェルコンタクト領域308に隣接するフォトダイオード302を有する複数の画素301,316〜318のフォトダイオード302のうちでウェルコンタクト領域308に最も近いフォトダイオード302を有する画素である。ステップS504では、デジタル信号処理部104は、撮影条件に応じて、ウェルコンタクト領域308に最も近いフォトダイオード302を有する画素301の信号を補正する。その後、ステップS505に進む。   If it is determined in step S503 that correction is necessary, the process proceeds to step S504. If it is determined that correction is not necessary, the process proceeds to step S505. In step S <b> 504, the digital signal processing unit 104 performs a correction process for the well contact pixel 301. The correction processing method includes a method of interpolating the signal of the well contact pixel 301 to be corrected with the average value of the signals of a plurality of pixels of the same color around the well contact pixel 301. The well contact pixel 301 is a pixel having the photodiode 302 closest to the well contact region 308 among the photodiodes 302 of the plurality of pixels 301 and 316 to 318 having the photodiode 302 adjacent to the well contact region 308. In step S504, the digital signal processing unit 104 corrects the signal of the pixel 301 having the photodiode 302 closest to the well contact region 308 according to the imaging condition. Thereafter, the process proceeds to step S505.

ステップS505では、デジタル信号処理部104は、撮像素子101の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップS506では、制御部106は、現像された撮影画像を、表示部108に表示し、記録部109に記録し、撮影処理を終了する。   In step S505, the digital signal processing unit 104 performs defective pixel correction processing, white balance processing, and development processing of the image sensor 101. In step S506, the control unit 106 displays the developed photographed image on the display unit 108, records it in the recording unit 109, and ends the photographing process.

以上説明したように、本実施形態によれば、画素部201の中にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素301の信号を補正(補間)することにより、ウェルコンタクト画素301の近傍に発生するノイズ電荷による画質劣化を低減させることができる。   As described above, according to the present embodiment, the shading of the captured image can be reduced by disposing the well contact pixels 301 in the pixel unit 201 in a discrete manner. Further, under imaging conditions in which the dark current component in the image signal increases, the image quality deterioration due to noise charges generated in the vicinity of the well contact pixel 301 can be reduced by correcting (interpolating) the signal of the well contact pixel 301. it can.

なお、図5のステップS504では、補正対象とする画素はウェルコンタクト領域308が配置されているウェルコンタクト画素301としているが、1つのウェルコンタクト画素301に隣接する複数の画素を補正してもよい。ウェルコンタクト領域308とフォトダイオード302との距離は、画像信号に対するノイズ電荷の影響と密接に関係がある。例えば、図7のように、フォトダイオード701〜704及びウェルコンタクト領域705が配置されている4個の画素の場合を例に説明する。この場合、ウェルコンタクト領域705と、それに隣接するフォトダイオード701〜704までのそれぞれの距離に応じて、補正する画素を選択すればよい。例えば、ウェルコンタクト領域705から近い距離にあるフォトダイオード701とフォトダイオード704を含む2画素を補正することができる。ステップS504では、デジタル信号処理部104は、撮影条件に応じて、ウェルコンタクト領域705に隣接する複数のフォトダイオード701〜704を有する複数の画素のうちの少なくとも1個の画素の信号を補正すればよい。   In FIG. 5, the pixel to be corrected is the well contact pixel 301 in which the well contact region 308 is arranged, but a plurality of pixels adjacent to one well contact pixel 301 may be corrected. . The distance between the well contact region 308 and the photodiode 302 is closely related to the influence of noise charges on the image signal. For example, as shown in FIG. 7, the case of four pixels in which photodiodes 701 to 704 and a well contact region 705 are arranged will be described as an example. In this case, a pixel to be corrected may be selected according to the distance between the well contact region 705 and the photodiodes 701 to 704 adjacent thereto. For example, two pixels including a photodiode 701 and a photodiode 704 that are close to the well contact region 705 can be corrected. In step S <b> 504, the digital signal processing unit 104 corrects the signal of at least one pixel among the plurality of pixels having the plurality of photodiodes 701 to 704 adjacent to the well contact region 705 according to the imaging condition. Good.

なお、隣接する複数画素の画素信号に対して、補間による補正処理を適用する場合、補正痕と呼ばれる補間処理を施した形跡が画像に表れ易くなる為、注意が必要である。以下で説明する第2の実施形態では、このような補正痕が画像に表れ難い実施形態を説明する。   Note that when applying correction processing by interpolation to pixel signals of a plurality of adjacent pixels, it is necessary to be careful because a trace that has been subjected to interpolation processing called correction trace is likely to appear in an image. In the second embodiment described below, an embodiment in which such a correction mark hardly appears in an image will be described.

(第2の実施形態)
本発明の第2の実施形態は、ウェルコンタクト画素301の補正処理方法が第1の実施形態と異なる。本実施形態の撮像装置は、撮像装置の製造工程などにおいて、予めウェルコンタクト画素301の暗電流によるノイズ電荷発生レベルを取得する。以下、本実施形態が第1の実施形態と異なる点を説明する。
(Second Embodiment)
The second embodiment of the present invention is different from the first embodiment in the correction processing method of the well contact pixel 301. The imaging device according to the present embodiment acquires a noise charge generation level due to the dark current of the well contact pixel 301 in advance in the manufacturing process of the imaging device. Hereinafter, the points of the present embodiment different from the first embodiment will be described.

図8は、本実施形態の撮像装置の製造工程で行われるウェルコンタクト画素301の暗電流レベル取得処理を示すフローチャートである。ステップS801では、制御部106は、暗電流レベル取得用の画像を得るための撮影条件を設定する。この撮影条件は、暗電流が発生し易い条件で設定され、例えば、シャッタ速度が4秒、ISO感度がISO12800の撮影条件で設定される。また、撮影時の温度環境は、適切に管理されていることが望ましく、例えば30℃の環境下で、撮影を行う。   FIG. 8 is a flowchart showing dark current level acquisition processing of the well contact pixel 301 performed in the manufacturing process of the imaging device of the present embodiment. In step S801, the control unit 106 sets shooting conditions for obtaining an image for acquiring a dark current level. This shooting condition is set under conditions where dark current is likely to occur. For example, the shooting speed is set at a shutter speed of 4 seconds and ISO sensitivity of ISO 12800. In addition, it is desirable that the temperature environment at the time of shooting is appropriately managed, and for example, shooting is performed under an environment of 30 ° C.

次に、ステップS802では、制御部106は、タイミング発生回路110を介して、ステップS801で設定された撮影条件かつ遮光状態で撮像素子101を駆動させ、撮像素子101に暗時の画像信号を出力させる。遮光状態は、画素が遮光された状態である。   Next, in step S <b> 802, the control unit 106 drives the image sensor 101 under the shooting conditions set in step S <b> 801 and in a light-shielded state via the timing generation circuit 110, and outputs a dark image signal to the image sensor 101. Let The light shielding state is a state where the pixels are shielded from light.

次に、ステップS803では、デジタル信号処理部104は、上記の暗時の画像信号から、ウェルコンタクト画素301の画素信号を抽出する。次に、ステップS804では、デジタル信号処理部104は、ウェルコンタクト画素301のアドレス毎の暗時画素信号を暗電流レベル(補正データ)として、記憶部105に記録する。   In step S803, the digital signal processing unit 104 extracts a pixel signal of the well contact pixel 301 from the dark image signal. In step S804, the digital signal processing unit 104 records the dark pixel signal for each address of the well contact pixel 301 in the storage unit 105 as a dark current level (correction data).

以上が、撮像装置の製造工程で行われるウェルコンタクト画素301の暗電流レベル取得処理である。なお、上記の暗電流レベル取得処理は、撮像装置の製造工程に限らず、例えば、撮像素子101の製造時の検査工程で実施してもよい。また、例えば、撮像装置出荷後に撮像素子101が遮光状態にある時、バックグラウンドで自動的に実行させてもよい。   The above is the dark current level acquisition processing of the well contact pixel 301 performed in the manufacturing process of the imaging device. Note that the dark current level acquisition process described above is not limited to the manufacturing process of the imaging device, and may be performed, for example, in an inspection process when manufacturing the imaging device 101. For example, when the image sensor 101 is in a light-shielded state after shipment of the image capturing apparatus, the image sensor 101 may be automatically executed in the background.

次に、本実施形態の撮像装置による撮影処理の流れを説明する。本実施形態では、第1の実施形態の図5と同様にして、撮影処理が行われる。但し、本実施形態は、ステップS504のウェルコンタクト画素補正の処理方法が第1の実施形態とは異なる。以下、本実施形態におけるステップS504の処理方法を説明する。第1の実施形態では、補正が必要と判定された場合に、ウェルコンタクト画素301の画素信号を、画素毎に周辺の同色画素の平均値で補間する方法を説明した。本実施形態では、図5のステップS504では、図9のフローチャートに従って、処理を行う。   Next, the flow of shooting processing by the imaging apparatus of this embodiment will be described. In the present embodiment, imaging processing is performed in the same manner as in FIG. 5 of the first embodiment. However, this embodiment is different from the first embodiment in the processing method of well contact pixel correction in step S504. Hereinafter, the processing method of step S504 in the present embodiment will be described. In the first embodiment, the method of interpolating the pixel signal of the well contact pixel 301 with the average value of the surrounding pixels of the same color for each pixel when it is determined that correction is necessary has been described. In the present embodiment, in step S504 of FIG. 5, processing is performed according to the flowchart of FIG.

図9では、ウェルコンタクト領域308が配置されたウェルコンタクト画素301の信号を、記憶部107に記憶されている暗電流レベル(補正データ)を用いて補正処理を行う。なお、暗電流レベルを取得した条件は、30℃環境下で、シャッタ速度が4秒、ISO感度がISO12800としていた。そのため、補正では、撮影の都度、撮像素子101の温度、シャッタ速度、ISO感度に応じた係数を、暗電流レベルに掛けた値をオフセット補正値として用いる。   In FIG. 9, the signal of the well contact pixel 301 in which the well contact region 308 is arranged is corrected using the dark current level (correction data) stored in the storage unit 107. The conditions for acquiring the dark current level were a shutter speed of 4 seconds and an ISO sensitivity of ISO 12800 in a 30 ° C. environment. Therefore, in the correction, a value obtained by multiplying the dark current level by a coefficient corresponding to the temperature of the image sensor 101, the shutter speed, and the ISO sensitivity is used as the offset correction value every time shooting is performed.

図9のステップS901では、制御部106は、撮影条件として、撮像素子101の温度、シャッタ速度、ISO感度を取得する。次に、ステップS902では、デジタル信号処理部104は、複数のウェルコンタクト画素301毎に、記憶部105に記憶されている暗電流補正レベルに、撮影条件に応じた図10(a)の係数Aと図10(b)の係数Bを掛ける。これにより、注目するウェルコンタクト画素301毎の暗電流補正値を算出する。   In step S901 in FIG. 9, the control unit 106 acquires the temperature, shutter speed, and ISO sensitivity of the image sensor 101 as imaging conditions. Next, in step S902, the digital signal processing unit 104 sets the coefficient A in FIG. 10A corresponding to the imaging condition to the dark current correction level stored in the storage unit 105 for each of the plurality of well contact pixels 301. And the coefficient B in FIG. Thereby, the dark current correction value for each well contact pixel 301 of interest is calculated.

図10(a)及び(b)は、暗電流レベルに、撮影条件に応じて掛け合わせる係数A及びBを示している。図10(a)は、シャッタ速度とISO感度によって決まる係数Aを示すテーブルである。図10(b)は、撮像素子101の温度によって決まる係数Bを示すテーブルである。これらのテーブルは、撮像素子101の特性に応じて生成される。また、これらのテーブルは、記憶部105に予め記録しておくことができる。   FIGS. 10A and 10B show coefficients A and B that are multiplied by the dark current level according to the shooting conditions. FIG. 10A is a table showing a coefficient A determined by the shutter speed and ISO sensitivity. FIG. 10B is a table showing a coefficient B determined by the temperature of the image sensor 101. These tables are generated according to the characteristics of the image sensor 101. Further, these tables can be recorded in the storage unit 105 in advance.

ステップS903では、デジタル信号処理部104は、ウェルコンタクト画素301毎の画素信号から、各々のステップS902で得られたウェルコンタクト画素301毎の暗電流補正値をそれぞれ引き算することにより、画素信号を補正する。   In step S903, the digital signal processing unit 104 corrects the pixel signal by subtracting the dark current correction value for each well contact pixel 301 obtained in step S902 from the pixel signal for each well contact pixel 301. To do.

以上説明したように、本実施形態は、第1の実施形態と同様に、画素部201の中にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素301の信号を補正することにより、ウェルコンタクト領域308の近傍に発生するノイズ電荷による画質劣化を低減させることができる。   As described above, in the present embodiment, shading of a captured image can be reduced by disposing well contact pixels 301 in the pixel unit 201 similarly to the first embodiment. Furthermore, under imaging conditions in which the dark current component in the image signal increases, image quality degradation due to noise charges generated in the vicinity of the well contact region 308 can be reduced by correcting the signal of the well contact pixel 301.

本実施形態においても、補正対象とする画素はウェルコンタクト領域308が配置されているウェルコンタクト画素301としているが、注目する1つのウェルコンタクト画素301に隣接する複数の通常画素316,317にも、同様に補正処理を施してもよい。この場合、図8のステップS804で、ウェルコンタクト画素301と、ウェルコンタクト画素301に隣接する複数の通常画素316,317の各々のアドレス毎に、暗時画素信号レベルを暗電流レベルとして、記憶部105に記録する。そして、図9のステップS902で、上記の画素毎の暗電流レベルに、係数Aと係数Bを掛けることで、暗電流補正値を算出できる。あるいは、この場合、図9のステップS902で、ウェルコンタクト画素301の暗電流補正値を基に、ウェルコンタクト領域308から通常画素316,317のフォトダイオード302までの距離に応じて、暗電流補正値を換算して算出してもよい。そして、第1の実施形態に対して、本実施形態は、オフセット補正によって画素信号を補正しているので、補正痕が画像に表れ難い点で有利となる。   Also in this embodiment, the pixel to be corrected is the well contact pixel 301 in which the well contact region 308 is arranged, but the plurality of normal pixels 316 and 317 adjacent to one well contact pixel 301 of interest are also Similarly, correction processing may be performed. In this case, in step S804 in FIG. 8, the dark pixel signal level is set as the dark current level for each address of the well contact pixel 301 and the plurality of normal pixels 316 and 317 adjacent to the well contact pixel 301. 105. Then, in step S902 of FIG. 9, the dark current correction value can be calculated by multiplying the dark current level for each pixel by the coefficient A and the coefficient B. Alternatively, in this case, in step S902 of FIG. 9, the dark current correction value is determined based on the dark current correction value of the well contact pixel 301 according to the distance from the well contact region 308 to the photodiode 302 of the normal pixels 316 and 317. You may calculate by converting. In contrast to the first embodiment, since the pixel signal is corrected by offset correction, the present embodiment is advantageous in that correction traces are unlikely to appear in an image.

(第3の実施形態)
本発明の第3の実施形態では、DFE(信号処理部)103の水平OBクランプ処理(水平オプティカルブラッククランプ処理)によって、ウェルコンタクト画素の暗電流電荷を補正する。図11は、本実施形態における画素部201と撮像素子101の出力チャンネルとの関係を示す図である。本実施形態では、撮像素子101が4チャンネルで画像信号を出力する構成であり、DFE103がチャンネル毎に、且つ偶数行と奇数行毎に、水平OBクランプ処理をする場合の例を示す。図11では、画素部201は、5行9列の画素を有するが、これに限定されない。第1のチャンネルは、第1列、第5列及び第9列の画素の信号を出力する。第2のチャンネルは、第2列及び第6列の画素の信号を出力する。第3のチャンネルは、第3列及び第7列の画素の信号を出力する。第4のチャンネルは、第4列及び第8列の画素の信号を出力する。
(Third embodiment)
In the third embodiment of the present invention, the dark current charge of the well contact pixel is corrected by the horizontal OB clamping process (horizontal optical black clamping process) of the DFE (signal processing unit) 103. FIG. 11 is a diagram illustrating a relationship between the pixel unit 201 and the output channel of the image sensor 101 in the present embodiment. In the present embodiment, an example in which the image sensor 101 outputs an image signal with four channels and the DFE 103 performs horizontal OB clamping processing for each channel and for each even-numbered row and every odd-numbered row is shown. In FIG. 11, the pixel portion 201 has pixels of 5 rows and 9 columns, but is not limited thereto. The first channel outputs signals of pixels in the first column, the fifth column, and the ninth column. The second channel outputs the signals of the pixels in the second column and the sixth column. The third channel outputs the signals of the pixels in the third and seventh columns. The fourth channel outputs the signals of the pixels in the fourth column and the eighth column.

画素部201には、水平OBクランプ処理される画素のグループに従って、ウェルコンタクト画素1101〜1104が離散配置されている。画素に付されたアルファベットA・B・C・D・E・F・G・Hは、DFE103が水平OBクランプ処理を行うグループを示している。ここでは、Fが付された各画素がウェルコンタクト画素1101〜1104であり、その他の画素が通常画素である。ウェルコンタクト画素1101〜1104は、図3のウェルコンタクト画素301と同じ構成を有し、ウェルコンタクト領域308を有する。通常画素は、ウェルコンタクト領域308を有しない。さらに、画素部201の開口部205とOB部206には、同じ周期性パターンに従ってウェルコンタクト画素及び通常画素が配置されている。すなわち、ウェルコンタクト領域は、開口部205及びOB部206において画素に対して周期的に設けられている。   In the pixel unit 201, well contact pixels 1101 to 1104 are discretely arranged according to a group of pixels to be subjected to horizontal OB clamping processing. Alphabets A, B, C, D, E, F, G, and H attached to the pixels indicate groups in which the DFE 103 performs horizontal OB clamping processing. Here, each pixel to which F is attached is the well contact pixels 1101 to 1104, and the other pixels are normal pixels. The well contact pixels 1101 to 1104 have the same configuration as the well contact pixel 301 in FIG. 3 and have a well contact region 308. A normal pixel does not have a well contact region 308. Further, the well contact pixel and the normal pixel are arranged in the opening portion 205 and the OB portion 206 of the pixel portion 201 in accordance with the same periodic pattern. That is, the well contact region is periodically provided for the pixel in the opening 205 and the OB portion 206.

水平OBクランプ処理は、各行のOB部206の画素の画素信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部205の画素の画素信号に対してオフセット補正する。水平OBクランプ処理によって、開口部205のウェルコンタクト画素の暗時基準レベルは、OB部206のウェルコンタクト画素を基に調整される。従って、本実施形態によれば、ウェルコンタクト画素の暗電流電荷に伴うノイズが低減され、良好な画質が得られる。   The horizontal OB clamping process is performed so that the difference between the pixel signal of the pixel in the OB portion 206 of each row and the black level reference value is reduced for each channel and for each even row and odd row. Offset correction is performed on the pixel signal. With the horizontal OB clamping process, the dark reference level of the well contact pixel in the opening 205 is adjusted based on the well contact pixel in the OB portion 206. Therefore, according to the present embodiment, noise associated with the dark current charge of the well contact pixel is reduced, and good image quality can be obtained.

図12は、本実施形態の撮像装置による撮影処理の流れを示すフローチャートである。ステップS1201では、制御部106は、撮影処理を開始するべきと判断すると、ISO感度、シャッタ速度等のユーザによって設定された撮影条件を設定する。次に、ステップS1202では、制御部106は、タイミング発生回路110を介して、ステップS1201で設定された撮影条件で撮像素子101を駆動させ、撮像素子101に画像信号を出力させる。   FIG. 12 is a flowchart showing a flow of shooting processing by the imaging apparatus of the present embodiment. In step S1201, when the control unit 106 determines that the shooting process should be started, the control unit 106 sets shooting conditions set by the user, such as ISO sensitivity and shutter speed. Next, in step S1202, the control unit 106 drives the image sensor 101 under the imaging conditions set in step S1201 via the timing generation circuit 110, and causes the image sensor 101 to output an image signal.

次に、ステップS1203では、DFE103は、上記の画像信号に対して、水平OBクランプ処理を行う。水平OBクランプ処理は、各行のOB部206の画素の画像信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部205の画素の画素信号に対してオフセット補正する。すなわち、DFE(信号処理部)103は、OB部206の画素の信号を基準レベルとして、開口部205の画素に対して周期的に水平OBクランプ処理を行う。   Next, in step S1203, the DFE 103 performs a horizontal OB clamping process on the image signal. The horizontal OB clamping process is performed so that the difference between the image signal of the pixel in the OB portion 206 of each row and the black level reference value is reduced for each channel and for each even row and odd row. Offset correction is performed on the pixel signal. That is, the DFE (signal processing unit) 103 periodically performs horizontal OB clamping processing on the pixels of the opening 205 using the pixel signal of the OB unit 206 as a reference level.

次に、ステップS1204では、デジタル信号処理部104は、撮像素子101の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップS1205では、制御部106は、現像された撮影画像を、表示部108に表示し、記録部109に記録して、撮影処理を終了する。   Next, in step S1204, the digital signal processing unit 104 performs defective pixel correction processing, white balance processing, and development processing of the image sensor 101. In step S1205, the control unit 106 displays the developed photographed image on the display unit 108, records it in the recording unit 109, and ends the photographing process.

以上説明したように、本実施形態は、第1の実施形態と同様に、画素部201の中にウェルコンタクト画素を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、開口部205とOB部206に配置されているウェルコンタクト画素の周期に従って水平OBクランプ処理を行うことにより、ウェルコンタクト領域の近傍に発生するノイズ電荷による画質劣化を低減させることができる。   As described above, in the present embodiment, as in the first embodiment, shading of a captured image can be reduced by disposing well contact pixels in the pixel unit 201 in a discrete manner. Furthermore, by performing the horizontal OB clamping process according to the period of the well contact pixels arranged in the opening 205 and the OB part 206, it is possible to reduce image quality deterioration due to noise charges generated in the vicinity of the well contact region.

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

101 撮像素子、102 AFE、103 DFE、104 デジタル信号処理部、201 画素部、205 開口部、206 OB部、301 ウェルコンタクト画素、302 フォトダイオード、308 ウェルコンタクト領域、316〜318 通常画素 101 Image sensor, 102 AFE, 103 DFE, 104 Digital signal processing unit, 201 pixel unit, 205 opening, 206 OB unit, 301 well contact pixel, 302 photodiode, 308 well contact region, 316 to 318 normal pixel

Claims (11)

半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、
撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正する信号処理部と
を有することを特徴とする撮像装置。
A plurality of pixels provided in a well of a semiconductor substrate, each having a photoelectric conversion unit;
A plurality of well contact regions for supplying a reference potential to the well of the semiconductor substrate;
An image pickup apparatus comprising: a signal processing unit that corrects a signal of at least one pixel among a plurality of pixels adjacent to the well contact region according to a photographing condition.
前記複数のウェルコンタクト領域の数は、前記複数の画素の数より少ないことを特徴とする請求項1記載の撮像装置。   The imaging device according to claim 1, wherein the number of the plurality of well contact regions is smaller than the number of the plurality of pixels. 前記撮影条件は、シャッタ速度、ISO感度及び温度のうちの少なくとも1個を含むことを特徴とする請求項1又は2記載の撮像装置。   The imaging apparatus according to claim 1, wherein the imaging condition includes at least one of shutter speed, ISO sensitivity, and temperature. 前記信号処理部は、補正対象の前記画素の周辺の複数の前記画素の信号を用いて、補正対象の前記画素の信号を補正することを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。   The signal processing unit corrects a signal of the pixel to be corrected using signals of the plurality of pixels around the pixel to be corrected. The imaging device described. 前記信号処理部は、記憶部に記憶されている補正データを用いて、前記画素の信号を補正することを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。   The image pickup apparatus according to claim 1, wherein the signal processing unit corrects the signal of the pixel using correction data stored in a storage unit. 前記補正データは、前記画素が遮光された状態における前記画素の信号に基づくデータであることを特徴とする請求項5記載の撮像装置。   The imaging apparatus according to claim 5, wherein the correction data is data based on a signal of the pixel in a state where the pixel is shielded from light. 前記信号処理部は、前記ウェルコンタクト領域に最も近い前記光電変換部を有する画素の信号を補正することを特徴とする請求項1〜6のいずれか1項に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the signal processing unit corrects a signal of a pixel having the photoelectric conversion unit closest to the well contact region. 前記複数のウェルコンタクト領域の数は、前記複数の画素の数より少なく、
前記複数の画素は、行列状に配列され、遮光された遮光領域の複数の画素と、遮光されていない開口領域の複数の画素を有し、
前記ウェルコンタクト領域は、前記遮光領域及び前記開口領域において前記画素に対して周期的に設けられていることを特徴とする請求項1〜7のいずれか1項に記載の撮像装置。
The number of the plurality of well contact regions is less than the number of the plurality of pixels,
The plurality of pixels are arranged in a matrix and include a plurality of pixels in a light-shielding region that is shielded from light and a plurality of pixels in an opening region that is not shielded from light.
The imaging device according to claim 1, wherein the well contact region is periodically provided with respect to the pixel in the light shielding region and the opening region.
前記信号処理部は、前記遮光領域の前記画素の信号を基準レベルとして、前記開口領域の画素に対して周期的にオプティカルブラッククランプ処理を行うことを特徴とする請求項8記載の撮像装置。   9. The imaging apparatus according to claim 8, wherein the signal processing unit periodically performs an optical black clamp process on the pixels in the aperture region using a signal of the pixel in the light shielding region as a reference level. 前記信号処理部は、前記ウェルコンタクト領域が設けられた画素の周期に従ってオプティカルブラッククランプ処理を行うことを特徴とする請求項9記載の撮像装置。   The imaging apparatus according to claim 9, wherein the signal processing unit performs an optical black clamp process according to a cycle of a pixel in which the well contact region is provided. 半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域とを有する撮像装置の処理方法であって、
信号処理部により、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正するステップを有することを特徴とする撮像装置の処理方法。
A plurality of pixels provided in a well of a semiconductor substrate, each having a photoelectric conversion unit;
A processing method of an imaging device having a plurality of well contact regions for supplying a reference potential to a well of the semiconductor substrate,
A processing method of an imaging apparatus, comprising: a step of correcting a signal of at least one pixel among a plurality of pixels adjacent to the well contact region by a signal processing unit according to an imaging condition.
JP2015047526A 2015-03-10 2015-03-10 Imaging apparatus and processing method of the same Pending JP2016167773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015047526A JP2016167773A (en) 2015-03-10 2015-03-10 Imaging apparatus and processing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015047526A JP2016167773A (en) 2015-03-10 2015-03-10 Imaging apparatus and processing method of the same

Publications (1)

Publication Number Publication Date
JP2016167773A true JP2016167773A (en) 2016-09-15

Family

ID=56898792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015047526A Pending JP2016167773A (en) 2015-03-10 2015-03-10 Imaging apparatus and processing method of the same

Country Status (1)

Country Link
JP (1) JP2016167773A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454323A (en) * 2017-08-02 2017-12-08 上海青橙实业有限公司 Image generating method and mobile terminal
JP2019120690A (en) * 2017-12-29 2019-07-22 三星電子株式会社Samsung Electronics Co.,Ltd. Three-dimensional image sensor pixel array, and three-dimensional image sensor operation method
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454323A (en) * 2017-08-02 2017-12-08 上海青橙实业有限公司 Image generating method and mobile terminal
JP2019120690A (en) * 2017-12-29 2019-07-22 三星電子株式会社Samsung Electronics Co.,Ltd. Three-dimensional image sensor pixel array, and three-dimensional image sensor operation method
JP7170526B2 (en) 2017-12-29 2022-11-14 三星電子株式会社 3D image sensor pixel array and method of operating 3D image sensor
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11682686B2 (en) 2018-10-17 2023-06-20 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same

Similar Documents

Publication Publication Date Title
US10021321B2 (en) Imaging device and imaging system
JP6776011B2 (en) Imaging device and imaging system
US8908065B2 (en) Solid state imaging processing systems and method for providing signal correction of pixel saturation errors
JP6727938B2 (en) IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD, AND IMAGING SYSTEM
US7952621B2 (en) Imaging apparatus having temperature sensor within image sensor wherin apparatus outputs an image whose quality does not degrade if temperature increases within image sensor
US7999866B2 (en) Imaging apparatus and processing method thereof
KR101435964B1 (en) Imaging device and driving method for solid-state image sensor
JP5516960B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5852324B2 (en) Imaging apparatus, control method therefor, and program
US9930273B2 (en) Image pickup apparatus, image pickup system, and control method for the image pickup apparatus for controlling transfer switches
US8040405B2 (en) Solid-state imaging apparatus
KR101939402B1 (en) Solid-state imaging device and driving method thereof, and electronic apparatus using the same
JP5780025B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5142703B2 (en) Imaging apparatus and processing method thereof
JP2010245891A (en) Imaging device and imaging method
US10321075B2 (en) Imaging apparatus and imaging system
US20110037882A1 (en) Solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus
JP2016167773A (en) Imaging apparatus and processing method of the same
WO2020022120A1 (en) Streaking correction circuit, image capture device, and electronic apparatus
JP4380403B2 (en) Solid-state imaging device and driving method of solid-state imaging device
JP2008017100A (en) Solid-state imaging device
JP2009290296A (en) Imaging device
JP2008148082A (en) Solid-state imaging apparatus
JP2012235193A (en) Image sensor, imaging device, control method therefor, and control program
JP5224900B2 (en) Solid-state imaging device