JP2016167773A - Imaging apparatus and processing method of the same - Google Patents
Imaging apparatus and processing method of the same Download PDFInfo
- Publication number
- JP2016167773A JP2016167773A JP2015047526A JP2015047526A JP2016167773A JP 2016167773 A JP2016167773 A JP 2016167773A JP 2015047526 A JP2015047526 A JP 2015047526A JP 2015047526 A JP2015047526 A JP 2015047526A JP 2016167773 A JP2016167773 A JP 2016167773A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- well contact
- signal
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
Description
本発明は、撮像装置及び撮像装置の処理方法に関する。 The present invention relates to an imaging apparatus and a processing method of the imaging apparatus.
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付携帯電話機などには、CMOS型撮像素子が搭載されている。CMOS型撮像素子は、半導体基板と、半導体基板内に形成されたウェルと、ウェル内に行列状に複数配置されたフォトダイオードとを備えている。また、ウェルの電位を固定して安定させるため、ウェル内のフォトダイオードが配置された領域に、基準電位を印加するためのウェルコンタクト領域を備えたCMOS型撮像素子が知られている。 In recent years, CMOS type image sensors are mounted on digital cameras, digital video cameras, camera-equipped mobile phones, and the like. A CMOS image sensor includes a semiconductor substrate, a well formed in the semiconductor substrate, and a plurality of photodiodes arranged in a matrix in the well. Further, in order to fix and stabilize the potential of the well, there is known a CMOS type image pickup device including a well contact region for applying a reference potential in a region where a photodiode in the well is disposed.
例えば、特許文献1には、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける構成が開示されている。特許文献1の撮像素子では、ウェルコンタクトを設けるスペースを最小限にしながら、ウェルの電位分布を安定化できる。
For example,
また、特許文献2の撮像素子は、半導体基板内に形成された第1の不純物濃度を有するP型ウェルと、P型ウェルに行列状に複数配置されたN型のフォトダイオードと、P型のウェルコンタクトとを有する。P型のウェルコンタクトは、P型ウェル内のフォトダイオード毎に形成され、第1の不純物濃度よりも高い第2の不純物濃度を有する基準電位が印加される。さらに、P型ウェル内において、ウェルコンタクトの近傍に、第1の不純物濃度より高い第3の不純物濃度を有する、暗電流による電荷を捕獲するP型の暗電荷捕獲領域を形成する。特許文献2の撮像素子によれば、ウェルコンタクトの近傍で発生した暗電流による電荷が、フォトダイオードに蓄積された信号電荷に混ざり込むことを抑制できる。
In addition, the imaging element of
特許文献2のように、画素にウェルコンタクトを設ける構成は、ウェルコンタクトの近傍で発生する暗電流の電荷が、信号電荷に混ざり込むノイズ電荷となって、画質を劣化させるという問題がある。ウェルコンタクトを撮像素子の全ての画素に設けると、撮像素子のダイナミックレンジ、あるいはSN比を悪化させ得る。従って、ウェルコンタクトは、ウェル電位を十分に安定化できる程度に、複数の画素毎に離散的に配置させることが好ましい。
The configuration in which the well contact is provided in the pixel as in
しかし、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける特許文献1では、高温度環境下、高ISO感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件で、特にウェルコンタクト周辺の画素にノイズ電荷が多く混ざる。このノイズ電荷は、ウェルコンタクトを設けた画素のパターンに従って画像に表れるので、著しい画質低下を招く。
However, in
本発明の目的は、ウェルの電位が不安定になることによる画像のシェーディング及びウェルコンタクト領域に起因するノイズを低減することができる撮像装置及び撮像装置の処理方法を提供することである。 An object of the present invention is to provide an imaging apparatus and a processing method of the imaging apparatus that can reduce image shading and noise caused by a well contact region due to unstable well potential.
本発明の撮像装置は、半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正する信号処理部とを有することを特徴とする。 An imaging device of the present invention is provided in a well of a semiconductor substrate, each of which has a plurality of pixels each having a photoelectric conversion unit, a plurality of well contact regions for supplying a reference potential to the well of the semiconductor substrate, and imaging conditions And a signal processing unit that corrects a signal of at least one of the plurality of pixels adjacent to the well contact region.
ウェルコンタクト領域を設けることにより、ウェルの電位が安定化し、画像のシェーディングを低減することができ、信号処理部の補正により、ウェルコンタクト領域に起因するノイズを低減することができる。 By providing the well contact region, the potential of the well can be stabilized and shading of the image can be reduced, and noise caused by the well contact region can be reduced by correcting the signal processing unit.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置の構成例を示すブロック図である。撮像素子101は、光学系で結像された光学像を受光し、その光学像を電気信号に変換する。アナログフロントエンド(以下AFEと記す)102は、撮像素子101の出力信号に対して、基準レベルの調整(クランプ処理)及びアナログデジタル変換処理を行う。なお、AFE102は、撮像素子101内に設けてもよい。デジタルフロントエンド(以下DFEと記す)103は、AFE102の出力信号に対して、画像信号の補正や画素の並び替え等のデジタル処理を行う。デジタル信号処理部104は、DFE103の出力信号に対して、現像処理や欠陥画素の補間処理を行う。記憶部105は、デジタル信号処理部104の作業用メモリとして、あるいは連続撮影等のバッファメモリとして使用される。また、記憶部105には、欠陥画素のアドレス、欠陥レベルなどの欠陥画素データが保存される。制御部106は、CPUなどを内蔵し、撮像装置全体を統括的に制御する。操作部107は、ユーザの操作に応じて電気信号を制御部106に出力する。表示部108は、各種設定画面や、画像等を表示する。記録部109は、メモリカードやハードディスクなどの記録媒体に画像等を記録する。タイミング発生回路110は、撮像素子101を駆動するためのタイミング信号を生成する。
(First embodiment)
FIG. 1 is a block diagram illustrating a configuration example of an imaging apparatus according to the first embodiment of the present invention. The
図2は、図1の撮像素子101の構成例を示す図である。撮像素子101は、画素部201、垂直走査手段202、読み出し部203、及び水平走査手段204を有する。画素部201は、半導体基板内に形成されたウェル内に、行列状に配列された複数の画素を有する。画素部201は、光学系により結像された光学像を受光する。また、画素部201は、受光量に応じた画素信号を出力する複数の画素を含む開口部205と、受光部が遮光された複数の画素を含むオプティカルブラック部(以下OB部と記す)206を有する。OB部206は、画素が遮光された遮光領域である。開口部205は、画素が遮光されていない開口領域である。OB部206内の複数の画素の信号は、撮影画像毎の暗時基準レベルとして用いられる。垂直走査手段202は、画素部201内の複数の画素を行単位で順に選択する。選択された行の画素は、読み出し部203に信号を出力する。水平走査手段204は、読み出し部203に読み出された行の画素の列を順に選択して、その選択した画素の信号を読み出し部203からAFE102に出力させる。すなわち、読み出し部203は、垂直走査手段202及び水平走査手段204によって選択される画素の信号を読み出し、読み出した信号をAFE102へ出力する。これにより、画素部201内のすべての画素の信号は、AFE102に出力される。
FIG. 2 is a diagram illustrating a configuration example of the
図3は、図2の画素部201内の4個の画素301,316〜318の構成例を示す図である。説明の簡単のため、4画素301,316〜318のみを図示したが、実際には、このような画素がより多く配置されている。画素部201内の全画素は、半導体基板内の同一のウェル内に形成される。
FIG. 3 is a diagram illustrating a configuration example of the four
画素301は、半導体基板のウェル内に形成されるフォトダイオード302、フローティングディフュージョン(以下FDと記す)303、拡散領域304〜307、ウェルコンタクト領域308を有し、それぞれの周りが素子分離領域313で囲まれている。さらに、この半導体基板上には、4つのゲート電極309〜312が絶縁膜を介して形成される。配線314は、FD303と、ゲート電極311と、拡散領域307とを接続する。垂直出力線(列出力線)315は、拡散領域304に接続され、画素301の信号を読み出し部203に列毎に出力するための信号線である。垂直出力線315は、画素の列毎に設けられ、同じ列の画素は同じ垂直出力線315に接続される。ウェルコンタクト領域308は、半導体基板内のウェルに接続される。
The
画素316〜318は、ウェルコンタクト領域308が配置されていない画素であるが、その他の構成については、画素301と同様の構成を有する。ここで、以下の説明では、画素301のようにウェルコンタクト領域308が配置されている画素を特に「ウェルコンタクト画素」と呼び、画素316〜318のようにウェルコンタクト領域308が配置されていない画素を特に「通常画素」と呼ぶこととする。
The
画素部201では、例えば、3個の通常画素316〜318に対して、1個のウェルコンタクト画素301が設けられる。画素部201内において、ウェルの電位を十分に安定化させられる程度にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減することができる。但し、図3の各画素における各構成要素のレイアウトについては、図3の構成に限らず、その機能を発揮する範囲で適切な位置に配置して良い。
In the
図4は、図3の画素301の等価回路図である。画素301の構成例を示すが、画素316〜318も同様の構成を有する。フォトダイオード401は、入射した光を受光し、その受光量に応じた電荷を生成して蓄積する光電変換部である。フォトダイオード401は、図3のフォトダイオード302に対応する。
FIG. 4 is an equivalent circuit diagram of the
転送トランジスタ402は、転送パルス信号φTXに応じて、フォトダイオード401で発生した電荷をFD403に転送する。FD403は、フォトダイオード303から転送された電荷を保持可能であり、図3のFD303に対応する。転送トランジスタ402は、図3のフォトダイオード302とFD303とゲート電極309に対応する。
The
出力トランジスタ404は、FD403に保持された電荷に基づく電圧を増幅して、画素の信号として出力する。ここでは、例として、出力トランジスタ(MOSトランジスタ)404と定電流源407を用いたソースフォロワ回路を示している。定電流源407は、垂直出力線315に接続される。出力トランジスタ404は、図3の拡散領域305と拡散領域306とゲート電極311に対応する。
The
選択トランジスタ405は、垂直選択パルス信号φSELに応じて、出力部404により出力された信号を垂直出力線315に出力する。垂直出力線315に出力された信号は、上記のように、列毎の読み出し部203でサンプリングされ、その後、AFE102に出力される。選択トランジスタ405は、図3の拡散領域304と拡散領域305とゲート電極310に対応する。
The
リセットトランジスタ406は、リセットパルス信号φRESに応じて、FD403に基準電位SVDDを供給し、FD403の電荷をリセットする。リセットトランジスタ406は、図3の拡散領域306と拡散領域307とゲート電極312に対応する。
The
ウェル408は、半導体基板内に設けられ、全画素に対して共通のウェルである。例えば、n型の半導体基板内にp型のウェル408が設けられる。フォトダイオード401のアノード及びFD403は、ウェル408に接続される。転送トランジスタ402、出力トランジスタ404、選択トランジスタ405及びリセットトランジスタ406のバックゲートは、ウェル408に接続される。ウェルコンタクト領域308は、ウェル408に接続される。ウェルコンタクト領域308には、グランド電位(基準電位)が印加される。ウェルコンタクト領域308は、ウェル408にグランド電位を供給する。なお、ウェルコンタクト画素301にはウェルコンタクト領域308が設けられるが、通常画素316〜318にはウェルコンタクト領域308が設けられない。すなわち、通常画素316〜318は、ウェルコンタクト画素301に対して、ウェルコンタクト領域308がない点のみが異なる。画素部201は、複数のウェルコンタクト画素301及び複数の通常画素316〜318を例えば1:3の割合で有する。複数のウェルコンタクト画素301は、それぞれ、複数のウェルコンタクト領域308を有する。複数のウェルコンタクト領域308の数は、複数の画素301,316〜318の数より少ない。複数のウェルコンタクト画素301内のウェルコンタクト領域308にグランド電位を印加することにより、ウェル408の電位(トランジスタ402,404〜406のバックゲート電位)の画素毎のバラツキが低減される。これにより、画像のシェーディングが低減され、画質を向上させることができる。
The well 408 is provided in the semiconductor substrate and is a common well for all pixels. For example, a p-
ここで、ウェルコンタクト画素301にウェルコンタクト領域308を設けると、ウェルコンタクト領域308の近傍で発生する暗電流の電荷が、ノイズとして信号電荷に混ざり、画質を劣化させる。そのため、ウェルコンタクト領域308を画素部201の全ての画素に設けると、撮像装置のダイナミックレンジ、あるいはSN比を悪化させ得る。従って、ウェル408の電位を十分に安定化できる程度に、画素部201内にウェルコンタクト画素301を離散的に配置し、その他の画素を通常画素316〜318にすることが好ましい。
Here, when the
また、高温度環境下、高ISO感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件では、特にウェルコンタクト領域308を有するウェルコンタクト画素301の信号電荷にノイズ電荷が多く混ざり、画質低下の原因となる。以下、図5を参照しながら、上記のノイズを除去するために、ウェルコンタクト画素301の信号を補正することにより、画質を向上させる方法を説明する。
Also, under imaging conditions where the influence of dark current often appears in an image, such as when setting high ISO sensitivity or shooting with a long second exposure under a high temperature environment, noise charge is particularly included in the signal charge of the
図5は、図1の撮像装置の処理方法を示すフローチャートである。ステップS501では、制御部106は、撮影処理を開始するべきと判断すると、ISO感度、シャッタ速度、等のユーザによって設定された撮影条件を設定する。次に、ステップS502では、制御部106は、タイミング発生回路110を介して、ステップS501で設定された撮影条件で撮像素子101を駆動させ、撮像素子101に画像信号を出力させる。次に、ステップS503では、制御部106は、設定された撮影条件に応じて、ウェルコンタクト画素301に対して、補正処理が必要であるか否かを判定する。判定は、画像信号中の暗電流成分が増大する条件の場合には、補正処理が必要であると判定される。その例を図6を参照しながら説明する。
FIG. 5 is a flowchart illustrating a processing method of the imaging apparatus of FIG. In step S501, when the
図6は、ウェルコンタクト画素補正判定テーブルを示す図である。制御部106は、シャッタ速度が1秒以上、かつISO感度がISO3200以上である撮影条件の場合には、補正を行う必要があると判定し、それ以外の撮影条件の場合には、補正を行う必要がないと判定する。なお、補正判定テーブルの構成は、この限りではなく、例えば、撮像素子101の温度も参照して、補正処理が必要であるか否かを判定するようにしてもよい。撮像素子101の温度の取得には、撮像素子101の内部に温度計を設ければよい。また、撮像素子101の実装基板上に温度計を配置して、それを用いることもできる。補正が必要と判定される撮影条件は、撮像素子101の特性に応じて適切に設定すればよい。
FIG. 6 is a diagram showing a well contact pixel correction determination table. The
ステップS503において、補正が必要であると判定された場合にはステップS504に進み、補正が必要でないと判定された場合にはステップS505に進む。ステップS504では、デジタル信号処理部104は、ウェルコンタクト画素301の補正処理を行う。補正処理の方法は、補正対象のウェルコンタクト画素301の信号を、そのウェルコンタクト画素301の周辺の複数の同色画素の信号の平均値で補間する方法などである。ウェルコンタクト画素301は、ウェルコンタクト領域308に隣接するフォトダイオード302を有する複数の画素301,316〜318のフォトダイオード302のうちでウェルコンタクト領域308に最も近いフォトダイオード302を有する画素である。ステップS504では、デジタル信号処理部104は、撮影条件に応じて、ウェルコンタクト領域308に最も近いフォトダイオード302を有する画素301の信号を補正する。その後、ステップS505に進む。
If it is determined in step S503 that correction is necessary, the process proceeds to step S504. If it is determined that correction is not necessary, the process proceeds to step S505. In step S <b> 504, the digital
ステップS505では、デジタル信号処理部104は、撮像素子101の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップS506では、制御部106は、現像された撮影画像を、表示部108に表示し、記録部109に記録し、撮影処理を終了する。
In step S505, the digital
以上説明したように、本実施形態によれば、画素部201の中にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素301の信号を補正(補間)することにより、ウェルコンタクト画素301の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
As described above, according to the present embodiment, the shading of the captured image can be reduced by disposing the
なお、図5のステップS504では、補正対象とする画素はウェルコンタクト領域308が配置されているウェルコンタクト画素301としているが、1つのウェルコンタクト画素301に隣接する複数の画素を補正してもよい。ウェルコンタクト領域308とフォトダイオード302との距離は、画像信号に対するノイズ電荷の影響と密接に関係がある。例えば、図7のように、フォトダイオード701〜704及びウェルコンタクト領域705が配置されている4個の画素の場合を例に説明する。この場合、ウェルコンタクト領域705と、それに隣接するフォトダイオード701〜704までのそれぞれの距離に応じて、補正する画素を選択すればよい。例えば、ウェルコンタクト領域705から近い距離にあるフォトダイオード701とフォトダイオード704を含む2画素を補正することができる。ステップS504では、デジタル信号処理部104は、撮影条件に応じて、ウェルコンタクト領域705に隣接する複数のフォトダイオード701〜704を有する複数の画素のうちの少なくとも1個の画素の信号を補正すればよい。
In FIG. 5, the pixel to be corrected is the
なお、隣接する複数画素の画素信号に対して、補間による補正処理を適用する場合、補正痕と呼ばれる補間処理を施した形跡が画像に表れ易くなる為、注意が必要である。以下で説明する第2の実施形態では、このような補正痕が画像に表れ難い実施形態を説明する。 Note that when applying correction processing by interpolation to pixel signals of a plurality of adjacent pixels, it is necessary to be careful because a trace that has been subjected to interpolation processing called correction trace is likely to appear in an image. In the second embodiment described below, an embodiment in which such a correction mark hardly appears in an image will be described.
(第2の実施形態)
本発明の第2の実施形態は、ウェルコンタクト画素301の補正処理方法が第1の実施形態と異なる。本実施形態の撮像装置は、撮像装置の製造工程などにおいて、予めウェルコンタクト画素301の暗電流によるノイズ電荷発生レベルを取得する。以下、本実施形態が第1の実施形態と異なる点を説明する。
(Second Embodiment)
The second embodiment of the present invention is different from the first embodiment in the correction processing method of the
図8は、本実施形態の撮像装置の製造工程で行われるウェルコンタクト画素301の暗電流レベル取得処理を示すフローチャートである。ステップS801では、制御部106は、暗電流レベル取得用の画像を得るための撮影条件を設定する。この撮影条件は、暗電流が発生し易い条件で設定され、例えば、シャッタ速度が4秒、ISO感度がISO12800の撮影条件で設定される。また、撮影時の温度環境は、適切に管理されていることが望ましく、例えば30℃の環境下で、撮影を行う。
FIG. 8 is a flowchart showing dark current level acquisition processing of the
次に、ステップS802では、制御部106は、タイミング発生回路110を介して、ステップS801で設定された撮影条件かつ遮光状態で撮像素子101を駆動させ、撮像素子101に暗時の画像信号を出力させる。遮光状態は、画素が遮光された状態である。
Next, in step S <b> 802, the
次に、ステップS803では、デジタル信号処理部104は、上記の暗時の画像信号から、ウェルコンタクト画素301の画素信号を抽出する。次に、ステップS804では、デジタル信号処理部104は、ウェルコンタクト画素301のアドレス毎の暗時画素信号を暗電流レベル(補正データ)として、記憶部105に記録する。
In step S803, the digital
以上が、撮像装置の製造工程で行われるウェルコンタクト画素301の暗電流レベル取得処理である。なお、上記の暗電流レベル取得処理は、撮像装置の製造工程に限らず、例えば、撮像素子101の製造時の検査工程で実施してもよい。また、例えば、撮像装置出荷後に撮像素子101が遮光状態にある時、バックグラウンドで自動的に実行させてもよい。
The above is the dark current level acquisition processing of the
次に、本実施形態の撮像装置による撮影処理の流れを説明する。本実施形態では、第1の実施形態の図5と同様にして、撮影処理が行われる。但し、本実施形態は、ステップS504のウェルコンタクト画素補正の処理方法が第1の実施形態とは異なる。以下、本実施形態におけるステップS504の処理方法を説明する。第1の実施形態では、補正が必要と判定された場合に、ウェルコンタクト画素301の画素信号を、画素毎に周辺の同色画素の平均値で補間する方法を説明した。本実施形態では、図5のステップS504では、図9のフローチャートに従って、処理を行う。
Next, the flow of shooting processing by the imaging apparatus of this embodiment will be described. In the present embodiment, imaging processing is performed in the same manner as in FIG. 5 of the first embodiment. However, this embodiment is different from the first embodiment in the processing method of well contact pixel correction in step S504. Hereinafter, the processing method of step S504 in the present embodiment will be described. In the first embodiment, the method of interpolating the pixel signal of the
図9では、ウェルコンタクト領域308が配置されたウェルコンタクト画素301の信号を、記憶部107に記憶されている暗電流レベル(補正データ)を用いて補正処理を行う。なお、暗電流レベルを取得した条件は、30℃環境下で、シャッタ速度が4秒、ISO感度がISO12800としていた。そのため、補正では、撮影の都度、撮像素子101の温度、シャッタ速度、ISO感度に応じた係数を、暗電流レベルに掛けた値をオフセット補正値として用いる。
In FIG. 9, the signal of the
図9のステップS901では、制御部106は、撮影条件として、撮像素子101の温度、シャッタ速度、ISO感度を取得する。次に、ステップS902では、デジタル信号処理部104は、複数のウェルコンタクト画素301毎に、記憶部105に記憶されている暗電流補正レベルに、撮影条件に応じた図10(a)の係数Aと図10(b)の係数Bを掛ける。これにより、注目するウェルコンタクト画素301毎の暗電流補正値を算出する。
In step S901 in FIG. 9, the
図10(a)及び(b)は、暗電流レベルに、撮影条件に応じて掛け合わせる係数A及びBを示している。図10(a)は、シャッタ速度とISO感度によって決まる係数Aを示すテーブルである。図10(b)は、撮像素子101の温度によって決まる係数Bを示すテーブルである。これらのテーブルは、撮像素子101の特性に応じて生成される。また、これらのテーブルは、記憶部105に予め記録しておくことができる。
FIGS. 10A and 10B show coefficients A and B that are multiplied by the dark current level according to the shooting conditions. FIG. 10A is a table showing a coefficient A determined by the shutter speed and ISO sensitivity. FIG. 10B is a table showing a coefficient B determined by the temperature of the
ステップS903では、デジタル信号処理部104は、ウェルコンタクト画素301毎の画素信号から、各々のステップS902で得られたウェルコンタクト画素301毎の暗電流補正値をそれぞれ引き算することにより、画素信号を補正する。
In step S903, the digital
以上説明したように、本実施形態は、第1の実施形態と同様に、画素部201の中にウェルコンタクト画素301を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素301の信号を補正することにより、ウェルコンタクト領域308の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
As described above, in the present embodiment, shading of a captured image can be reduced by disposing well contact
本実施形態においても、補正対象とする画素はウェルコンタクト領域308が配置されているウェルコンタクト画素301としているが、注目する1つのウェルコンタクト画素301に隣接する複数の通常画素316,317にも、同様に補正処理を施してもよい。この場合、図8のステップS804で、ウェルコンタクト画素301と、ウェルコンタクト画素301に隣接する複数の通常画素316,317の各々のアドレス毎に、暗時画素信号レベルを暗電流レベルとして、記憶部105に記録する。そして、図9のステップS902で、上記の画素毎の暗電流レベルに、係数Aと係数Bを掛けることで、暗電流補正値を算出できる。あるいは、この場合、図9のステップS902で、ウェルコンタクト画素301の暗電流補正値を基に、ウェルコンタクト領域308から通常画素316,317のフォトダイオード302までの距離に応じて、暗電流補正値を換算して算出してもよい。そして、第1の実施形態に対して、本実施形態は、オフセット補正によって画素信号を補正しているので、補正痕が画像に表れ難い点で有利となる。
Also in this embodiment, the pixel to be corrected is the
(第3の実施形態)
本発明の第3の実施形態では、DFE(信号処理部)103の水平OBクランプ処理(水平オプティカルブラッククランプ処理)によって、ウェルコンタクト画素の暗電流電荷を補正する。図11は、本実施形態における画素部201と撮像素子101の出力チャンネルとの関係を示す図である。本実施形態では、撮像素子101が4チャンネルで画像信号を出力する構成であり、DFE103がチャンネル毎に、且つ偶数行と奇数行毎に、水平OBクランプ処理をする場合の例を示す。図11では、画素部201は、5行9列の画素を有するが、これに限定されない。第1のチャンネルは、第1列、第5列及び第9列の画素の信号を出力する。第2のチャンネルは、第2列及び第6列の画素の信号を出力する。第3のチャンネルは、第3列及び第7列の画素の信号を出力する。第4のチャンネルは、第4列及び第8列の画素の信号を出力する。
(Third embodiment)
In the third embodiment of the present invention, the dark current charge of the well contact pixel is corrected by the horizontal OB clamping process (horizontal optical black clamping process) of the DFE (signal processing unit) 103. FIG. 11 is a diagram illustrating a relationship between the
画素部201には、水平OBクランプ処理される画素のグループに従って、ウェルコンタクト画素1101〜1104が離散配置されている。画素に付されたアルファベットA・B・C・D・E・F・G・Hは、DFE103が水平OBクランプ処理を行うグループを示している。ここでは、Fが付された各画素がウェルコンタクト画素1101〜1104であり、その他の画素が通常画素である。ウェルコンタクト画素1101〜1104は、図3のウェルコンタクト画素301と同じ構成を有し、ウェルコンタクト領域308を有する。通常画素は、ウェルコンタクト領域308を有しない。さらに、画素部201の開口部205とOB部206には、同じ周期性パターンに従ってウェルコンタクト画素及び通常画素が配置されている。すなわち、ウェルコンタクト領域は、開口部205及びOB部206において画素に対して周期的に設けられている。
In the
水平OBクランプ処理は、各行のOB部206の画素の画素信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部205の画素の画素信号に対してオフセット補正する。水平OBクランプ処理によって、開口部205のウェルコンタクト画素の暗時基準レベルは、OB部206のウェルコンタクト画素を基に調整される。従って、本実施形態によれば、ウェルコンタクト画素の暗電流電荷に伴うノイズが低減され、良好な画質が得られる。
The horizontal OB clamping process is performed so that the difference between the pixel signal of the pixel in the
図12は、本実施形態の撮像装置による撮影処理の流れを示すフローチャートである。ステップS1201では、制御部106は、撮影処理を開始するべきと判断すると、ISO感度、シャッタ速度等のユーザによって設定された撮影条件を設定する。次に、ステップS1202では、制御部106は、タイミング発生回路110を介して、ステップS1201で設定された撮影条件で撮像素子101を駆動させ、撮像素子101に画像信号を出力させる。
FIG. 12 is a flowchart showing a flow of shooting processing by the imaging apparatus of the present embodiment. In step S1201, when the
次に、ステップS1203では、DFE103は、上記の画像信号に対して、水平OBクランプ処理を行う。水平OBクランプ処理は、各行のOB部206の画素の画像信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部205の画素の画素信号に対してオフセット補正する。すなわち、DFE(信号処理部)103は、OB部206の画素の信号を基準レベルとして、開口部205の画素に対して周期的に水平OBクランプ処理を行う。
Next, in step S1203, the
次に、ステップS1204では、デジタル信号処理部104は、撮像素子101の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップS1205では、制御部106は、現像された撮影画像を、表示部108に表示し、記録部109に記録して、撮影処理を終了する。
Next, in step S1204, the digital
以上説明したように、本実施形態は、第1の実施形態と同様に、画素部201の中にウェルコンタクト画素を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、開口部205とOB部206に配置されているウェルコンタクト画素の周期に従って水平OBクランプ処理を行うことにより、ウェルコンタクト領域の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
As described above, in the present embodiment, as in the first embodiment, shading of a captured image can be reduced by disposing well contact pixels in the
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
101 撮像素子、102 AFE、103 DFE、104 デジタル信号処理部、201 画素部、205 開口部、206 OB部、301 ウェルコンタクト画素、302 フォトダイオード、308 ウェルコンタクト領域、316〜318 通常画素 101 Image sensor, 102 AFE, 103 DFE, 104 Digital signal processing unit, 201 pixel unit, 205 opening, 206 OB unit, 301 well contact pixel, 302 photodiode, 308 well contact region, 316 to 318 normal pixel
Claims (11)
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、
撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正する信号処理部と
を有することを特徴とする撮像装置。 A plurality of pixels provided in a well of a semiconductor substrate, each having a photoelectric conversion unit;
A plurality of well contact regions for supplying a reference potential to the well of the semiconductor substrate;
An image pickup apparatus comprising: a signal processing unit that corrects a signal of at least one pixel among a plurality of pixels adjacent to the well contact region according to a photographing condition.
前記複数の画素は、行列状に配列され、遮光された遮光領域の複数の画素と、遮光されていない開口領域の複数の画素を有し、
前記ウェルコンタクト領域は、前記遮光領域及び前記開口領域において前記画素に対して周期的に設けられていることを特徴とする請求項1〜7のいずれか1項に記載の撮像装置。 The number of the plurality of well contact regions is less than the number of the plurality of pixels,
The plurality of pixels are arranged in a matrix and include a plurality of pixels in a light-shielding region that is shielded from light and a plurality of pixels in an opening region that is not shielded from light.
The imaging device according to claim 1, wherein the well contact region is periodically provided with respect to the pixel in the light shielding region and the opening region.
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域とを有する撮像装置の処理方法であって、
信号処理部により、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも1個の画素の信号を補正するステップを有することを特徴とする撮像装置の処理方法。 A plurality of pixels provided in a well of a semiconductor substrate, each having a photoelectric conversion unit;
A processing method of an imaging device having a plurality of well contact regions for supplying a reference potential to a well of the semiconductor substrate,
A processing method of an imaging apparatus, comprising: a step of correcting a signal of at least one pixel among a plurality of pixels adjacent to the well contact region by a signal processing unit according to an imaging condition.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015047526A JP2016167773A (en) | 2015-03-10 | 2015-03-10 | Imaging apparatus and processing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015047526A JP2016167773A (en) | 2015-03-10 | 2015-03-10 | Imaging apparatus and processing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016167773A true JP2016167773A (en) | 2016-09-15 |
Family
ID=56898792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015047526A Pending JP2016167773A (en) | 2015-03-10 | 2015-03-10 | Imaging apparatus and processing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016167773A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107454323A (en) * | 2017-08-02 | 2017-12-08 | 上海青橙实业有限公司 | Image generating method and mobile terminal |
JP2019120690A (en) * | 2017-12-29 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Three-dimensional image sensor pixel array, and three-dimensional image sensor operation method |
US11121160B2 (en) | 2018-10-17 | 2021-09-14 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region |
US11244978B2 (en) | 2018-10-17 | 2022-02-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment including the same |
-
2015
- 2015-03-10 JP JP2015047526A patent/JP2016167773A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107454323A (en) * | 2017-08-02 | 2017-12-08 | 上海青橙实业有限公司 | Image generating method and mobile terminal |
JP2019120690A (en) * | 2017-12-29 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Three-dimensional image sensor pixel array, and three-dimensional image sensor operation method |
JP7170526B2 (en) | 2017-12-29 | 2022-11-14 | 三星電子株式会社 | 3D image sensor pixel array and method of operating 3D image sensor |
US11121160B2 (en) | 2018-10-17 | 2021-09-14 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region |
US11244978B2 (en) | 2018-10-17 | 2022-02-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment including the same |
US11682686B2 (en) | 2018-10-17 | 2023-06-20 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10021321B2 (en) | Imaging device and imaging system | |
JP6776011B2 (en) | Imaging device and imaging system | |
US8908065B2 (en) | Solid state imaging processing systems and method for providing signal correction of pixel saturation errors | |
JP6727938B2 (en) | IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD, AND IMAGING SYSTEM | |
US7952621B2 (en) | Imaging apparatus having temperature sensor within image sensor wherin apparatus outputs an image whose quality does not degrade if temperature increases within image sensor | |
US7999866B2 (en) | Imaging apparatus and processing method thereof | |
KR101435964B1 (en) | Imaging device and driving method for solid-state image sensor | |
JP5516960B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus | |
JP5852324B2 (en) | Imaging apparatus, control method therefor, and program | |
US9930273B2 (en) | Image pickup apparatus, image pickup system, and control method for the image pickup apparatus for controlling transfer switches | |
US8040405B2 (en) | Solid-state imaging apparatus | |
KR101939402B1 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus using the same | |
JP5780025B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus | |
JP5142703B2 (en) | Imaging apparatus and processing method thereof | |
JP2010245891A (en) | Imaging device and imaging method | |
US10321075B2 (en) | Imaging apparatus and imaging system | |
US20110037882A1 (en) | Solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus | |
JP2016167773A (en) | Imaging apparatus and processing method of the same | |
WO2020022120A1 (en) | Streaking correction circuit, image capture device, and electronic apparatus | |
JP4380403B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
JP2008017100A (en) | Solid-state imaging device | |
JP2009290296A (en) | Imaging device | |
JP2008148082A (en) | Solid-state imaging apparatus | |
JP2012235193A (en) | Image sensor, imaging device, control method therefor, and control program | |
JP5224900B2 (en) | Solid-state imaging device |