JP2016021527A - Support jig for semiconductor wafer and manufacturing method for the same - Google Patents
Support jig for semiconductor wafer and manufacturing method for the same Download PDFInfo
- Publication number
- JP2016021527A JP2016021527A JP2014145245A JP2014145245A JP2016021527A JP 2016021527 A JP2016021527 A JP 2016021527A JP 2014145245 A JP2014145245 A JP 2014145245A JP 2014145245 A JP2014145245 A JP 2014145245A JP 2016021527 A JP2016021527 A JP 2016021527A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- adhesive
- support substrate
- adhesive layers
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000012790 adhesive layer Substances 0.000 claims abstract description 91
- 239000000853 adhesive Substances 0.000 claims abstract description 56
- 230000001070 adhesive effect Effects 0.000 claims abstract description 56
- 235000012431 wafers Nutrition 0.000 claims description 123
- 239000000758 substrate Substances 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 238000005192 partition Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 230000002093 peripheral effect Effects 0.000 description 16
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 10
- 239000002313 adhesive film Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体デバイスの製造工程で薄く撓み易い半導体ウェーハを安全に取り扱うことのできる簡易な半導体ウェーハ用サポート治具及びその製造方法に関するものである。 The present invention relates to a simple semiconductor wafer support jig capable of safely handling a thin and easily bent semiconductor wafer in a semiconductor device manufacturing process, and a method for manufacturing the same.
半導体ウェーハは、製造工程の前工程が終了すると、薄い半導体パッケージに適合させる観点から、バックグラインド工程で100μm以下の薄さに研削され、ダイシング工程等に供されるが、バックグラインドに伴い非常に薄く撓み易く、破損し易くなるので、そのままの状態では、後の作業に支障を来たすこととなる。そこで、バックグラインドされた薄い半導体ウェーハは、専用の治具に保持され、強度や剛性を確保した状態で取り扱われる。 When the pre-process of the manufacturing process is completed, the semiconductor wafer is ground to a thickness of 100 μm or less in the back grinding process from the viewpoint of adapting to a thin semiconductor package, and is subjected to a dicing process, etc. Since it is thin and easily bent and easily damaged, in the state as it is, it hinders subsequent operations. Therefore, the back-ground thin semiconductor wafer is held by a dedicated jig and handled in a state in which strength and rigidity are ensured.
この種の治具としては、図示しないが、例えば(1)剛性のリングに半導体ウェーハを仮接着剤やハンダを介して支持させ、リングと半導体ウェーハとを一体化して強度や剛性を増大させ、仮接着剤やハンダの融点以下で取り扱うタイプ、(2)サポート基板の表面と可撓性の粘着膜層の弱粘着面とを粘着し、粘着膜層の強粘着面と薄い半導体ウェーハとを着脱自在に粘着し、サポート基板と半導体ウェーハとを一体化して強度や剛性を増大させるタイプ、(3)耐熱板に粘着膜層を一体化してその粘着膜層の表面に薄い半導体ウェーハ用の複数の保持突起を立設し、この複数の保持突起の間に空気流通用の隙間を形成し、粘着膜層の表面周縁部に、半導体ウェーハの周縁部よりも外側に位置する周壁を周設するとともに、この周壁に、半導体ウェーハの周縁部を支持する複数の支持櫛歯を配列して隣接する支持櫛歯と支持櫛歯との間に空気流通空間を形成するタイプ等があげられる(特許文献1、2参照)。
As a jig of this type, although not shown, for example, (1) a semiconductor ring is supported on a rigid ring via a temporary adhesive or solder, and the ring and the semiconductor wafer are integrated to increase strength and rigidity. A type that is handled below the melting point of temporary adhesive or solder. (2) Adhesion between the surface of the support substrate and the weak adhesive surface of the flexible adhesive film layer, and attachment / detachment of the strong adhesive surface of the adhesive film layer and the thin semiconductor wafer. A type that adheres freely and integrates the support substrate and the semiconductor wafer to increase the strength and rigidity. (3) A plurality of thin film semiconductor wafers on the surface of the adhesive film layer by integrating the adhesive film layer on the heat-resistant plate. A holding protrusion is erected, a gap for air circulation is formed between the plurality of holding protrusions, and a peripheral wall located outside the peripheral edge of the semiconductor wafer is provided around the peripheral edge of the surface of the adhesive film layer. , Semi-conductor Type or the like to form an air flow space between the support comb adjacent by arranging a plurality of support comb which supports the peripheral portion of the wafer and the support comb the like (see
しかしながら、(1)のタイプの場合には、最終的には仮接着剤やハンダを溶融させて半導体ウェーハをリングから取り外さなければならないので、手間がかかり、作業性が非常に悪いという問題がある。 However, in the case of the type (1), it is necessary to finally melt the temporary adhesive and solder and remove the semiconductor wafer from the ring, which is troublesome and the workability is very poor. .
また、(2)のタイプの場合には、半導体ウェーハの強度や剛性を増大させたり、半導体ウェーハを簡単に脱着できる等、優れた効果が期待できるものの、サポート基板の全表面を被覆するよう大きな粘着膜層を粘着し、この粘着膜層の強粘着面に半導体ウェーハの対向全面を隙間なく強く密着するので、粘着膜層から薄く脆い半導体ウェーハを安全、かつ容易に剥離できないことがある。このときには、半導体ウェーハの安全な着脱に支障を来し、半導体ウェーハが損傷する事態が考えられる。また、大きく広い粘着膜層を使用するので、半導体ウェーハの対向全面を有効に保護することができるものの、製造コストを削減できない事態が予想される。 In the case of the type (2), an excellent effect can be expected, such as increasing the strength and rigidity of the semiconductor wafer, and allowing the semiconductor wafer to be easily detached, but it is large enough to cover the entire surface of the support substrate. Since the adhesive film layer is adhered and the entire opposing surface of the semiconductor wafer is firmly adhered to the strongly adhesive surface of the adhesive film layer without any gap, a thin and brittle semiconductor wafer may not be safely and easily peeled off from the adhesive film layer. At this time, it is conceivable that the semiconductor wafer is damaged due to an obstacle to the safe mounting and dismounting of the semiconductor wafer. In addition, since a large and wide adhesive film layer is used, it is possible to effectively protect the entire opposing surface of the semiconductor wafer, but it is expected that the manufacturing cost cannot be reduced.
また、(3)のタイプの場合には、優れた効果が期待できるものの、粘着膜層の表面に複数の保持突起を立設したり、周壁に、半導体ウェーハの周縁部を支持する複数の支持櫛歯を配列して隣接する支持櫛歯間に空気流通空間を形成するので、治具の構成の複雑化や製造の煩雑化を招くおそれが考えられる。 In the case of the type (3), although excellent effects can be expected, a plurality of holding protrusions are provided on the surface of the adhesive film layer, or a plurality of supports for supporting the peripheral edge of the semiconductor wafer on the peripheral wall. Since the comb teeth are arranged and an air circulation space is formed between the adjacent support comb teeth, there is a possibility that the configuration of the jig is complicated and the manufacturing is complicated.
本発明は上記に鑑みなされたもので、半導体ウェーハの安全な着脱に支障を来すことが少なく、治具の構成の複雑化や製造の煩雑化を招くおそれを排除することのできる安価な半導体ウェーハ用サポート治具及びその製造方法を提供することを目的としている。 The present invention has been made in view of the above, and is an inexpensive semiconductor that is unlikely to cause troubles in the safe attachment and detachment of a semiconductor wafer, and can eliminate the risk of complicating the structure of a jig and complicating manufacturing. An object of the present invention is to provide a wafer support jig and a manufacturing method thereof.
本発明においては上記課題を解決するため、薄い半導体ウェーハに対向するサポート基板と、このサポート基板に設けられて半導体ウェーハに着脱自在に粘着する複数の粘着層とを備えたものであって、
サポート基板を半導体ウェーハと同形状に形成し、このサポート基板の両面のうち少なくとも片面の一部に、半導体ウェーハの対向面に直接粘着して当該対向面との間に空間を区画する複数の粘着層を設け、半導体ウェーハと複数の粘着層とが区画する空間をサポート基板の外部と連通するよう複数の粘着層を配列したことを特徴としている。
In the present invention, in order to solve the above-mentioned problem, a support substrate facing a thin semiconductor wafer and a plurality of adhesive layers provided on the support substrate and detachably adhered to the semiconductor wafer are provided,
The support substrate is formed in the same shape as the semiconductor wafer, and a plurality of adhesives that directly adhere to the opposing surface of the semiconductor wafer and partition the space between the opposing surfaces on at least a part of both surfaces of the support substrate. A layer is provided, and the plurality of adhesive layers are arranged so that a space defined by the semiconductor wafer and the plurality of adhesive layers communicates with the outside of the support substrate.
なお、複数の粘着層を、サポート基板の周方向に所定の間隔で非連続に配列するとともに、サポート基板の中心方向から外方向にかけて並べ、各粘着層を円弧形状の線条とすることができる。
また、複数の粘着層を縞模様に配列し、各粘着層を直線の線条とすることができる。
In addition, the plurality of adhesive layers can be arranged discontinuously at a predetermined interval in the circumferential direction of the support substrate, and can be arranged from the center direction to the outer direction of the support substrate, and each adhesive layer can be formed into an arc-shaped filament. .
Moreover, a some adhesive layer can be arranged in a striped pattern, and each adhesive layer can be made into a linear filament.
また、本発明においては上記課題を解決するため、請求項1、2、又は3に記載した半導体ウェーハ用サポート治具を金型により製造する方法であって、
サポート基板を半導体ウェーハと同形状に形成し、このサポート基板の両面のうち少なくとも片面の一部に、熱硬化性の複数の粘着材料をパターン形成し、この複数の粘着材料がパターン形成されたサポート基板を金型にインサートして型締めし、加熱することにより、複数の粘着材料を粘着層に形成することを特徴としている。
Further, in the present invention, in order to solve the above-mentioned problem, a method for manufacturing a semiconductor wafer support jig according to
A support substrate is formed in the same shape as a semiconductor wafer, and a plurality of thermosetting adhesive materials are patterned on at least a part of both surfaces of the support substrate, and the plurality of adhesive materials are patterned. A plurality of adhesive materials are formed in an adhesive layer by inserting a substrate into a mold, clamping the mold, and heating.
なお、サポート基板の少なくとも片面の一部に、粘度が10〜100Pa・sの粘着材料を塗布し、この粘着材料が金型のキャビティ内を満たさないよう押し広げて加熱することにより、粘着材料を粘着層に形成することが好ましい。
また、複数の粘着材料を粘着層に形成した後、金型から取り外した半導体ウェーハ用サポート治具を真空のベーキングオーブンに投入し、空気を窒素ガスに置換して所定の条件下でベーキングすることができる。
In addition, an adhesive material having a viscosity of 10 to 100 Pa · s is applied to at least a part of one side of the support substrate, and the adhesive material is spread and heated so that the adhesive material does not fill the cavity of the mold. It is preferable to form in the adhesion layer.
Also, after forming multiple adhesive materials on the adhesive layer, the semiconductor wafer support jig removed from the mold is placed in a vacuum baking oven, and the air is replaced with nitrogen gas and baked under specified conditions. Can do.
ここで、特許請求の範囲における半導体ウェーハには、少なくともφ100、150、200、300、450mmタイプの各種半導体ウェーハ(シリコンウェーハや化合物半導体ウェーハ等)が含まれる。サポート基板は、半導体ウェーハと同形に形成したり、半導体ウェーハとおおよそ同形と認められる形状に形成したりすることができる。このサポート基板は、透明、不透明、半透明のいずれでも良い。さらに、複数の粘着層は、半導体ウェーハの表面に直接粘着しても良いし、裏面に直接粘着しても良い。この複数の粘着層は、例えば同心円、縞模様、ドット状、C字形状等に配列される。 Here, the semiconductor wafers in the claims include at least various semiconductor wafers (such as silicon wafers and compound semiconductor wafers) of φ100, 150, 200, 300, and 450 mm types. The support substrate can be formed in the same shape as the semiconductor wafer, or can be formed in a shape that is recognized as being approximately the same shape as the semiconductor wafer. This support substrate may be transparent, opaque, or translucent. Further, the plurality of adhesive layers may be directly adhered to the surface of the semiconductor wafer or directly adhered to the back surface. The plurality of adhesive layers are arranged in a concentric circle, a striped pattern, a dot shape, a C shape, or the like, for example.
本発明によれば、サポート基板の少なくとも片面の全面ではなく、少なくとも片面の一部に複数の粘着層を部分的に形成し、粘着範囲を縮小するので、粘着層から薄く脆い半導体ウェーハを安全、かつ容易に素早く剥離することができる。また、粘着層が従来よりも狭く小さいので、製造コストを削減することができる。また、粘着層に複数の保持突起を立設したり、半導体ウェーハ支持用の複数の支持櫛歯を配列する必要もないので、サポート治具の構成や製造方法の簡素化を図ることができる。 According to the present invention, a plurality of adhesive layers are partially formed on at least part of one side of the support substrate, not at least on the entire surface, and the adhesive range is reduced, so that a thin and brittle semiconductor wafer can be safely removed from the adhesive layer. And it can be easily and quickly peeled off. Moreover, since the pressure-sensitive adhesive layer is narrower and smaller than before, the manufacturing cost can be reduced. In addition, since it is not necessary to stand a plurality of holding protrusions on the adhesive layer or to arrange a plurality of supporting comb teeth for supporting a semiconductor wafer, the configuration of the support jig and the manufacturing method can be simplified.
本発明によれば、半導体ウェーハの安全な着脱に支障を来すことが少なく、治具の構成の複雑化や製造の煩雑化を招くおそれを有効に排除することができるという効果がある。また、半導体ウェーハとの間に区画した空間をサポート基板の外部と連通させ、この空間を気体が流通する開放空間とすることができるので、区画した空間から外部に気体を排気することができ、空間に気泡を内包するおそれが少ない。したがって、例えば真空プロセス等の製造工程で半導体ウェーハ用サポート治具を使用しても、気泡が膨張し、その結果、半導体ウェーハが破損するのを防ぐことができる。 According to the present invention, it is possible to effectively eliminate the possibility of causing troubles in the safe attachment and detachment of a semiconductor wafer and incurring the complexity of the jig configuration and the complicated manufacturing. In addition, the space partitioned between the semiconductor wafer communicates with the outside of the support substrate, and this space can be an open space through which the gas flows, so that the gas can be exhausted from the partitioned space to the outside. There is little risk of enclosing air bubbles in the space. Therefore, for example, even if the semiconductor wafer support jig is used in a manufacturing process such as a vacuum process, the bubbles can be prevented from expanding, and as a result, the semiconductor wafer can be prevented from being damaged.
請求項2記載の発明によれば、所定の間隔で非連続に配列した複数の粘着層間を気体が流通するので、半導体ウェーハとの間に区画した空間を気体が流通する開放空間とすることができ、区画した空間に気泡を内包するおそれが少ない。 According to invention of Claim 2, since gas distribute | circulates between the some adhesion layers arranged discontinuously with the predetermined space | interval, the space partitioned between the semiconductor wafer can be made into the open space where gas distribute | circulates. And there is little risk of enclosing air bubbles in the partitioned space.
請求項3記載の発明によれば、縞模様に配列した複数の粘着層間を気体が流通するので、半導体ウェーハとの間に区画した空間を気体流通の開放空間とすることができ、気泡内包のおそれが少ない。また、縞模様に配列された複数の粘着層の長手方向に半導体ウェーハをおおよそ平行に剥離すれば、半導体ウェーハの破損防止が期待できる。 According to invention of Claim 3, since gas distribute | circulates the some adhesion layer arranged in the striped pattern, the space partitioned between the semiconductor wafer can be made into the open space of gas distribution, There is little fear. Further, if the semiconductor wafer is peeled off approximately parallel to the longitudinal direction of the plurality of adhesive layers arranged in a striped pattern, the semiconductor wafer can be prevented from being damaged.
請求項5記載の発明によれば、粘度が10〜100Pa・sの粘着材料を塗布するので、サポート治具の製造時に金型のキャビティ幅方向に粘着材料を適切に流動させることができる。また、金型の間隙に粘着材料が流れ出てバリの生じることが少ないので、バリとの接触に伴う半導体ウェーハの汚染を有効に防止することが可能になる。また、一種類の金型で様々な幅の粘着層に対応することができるので、粘着層の粘着力を容易に微調整することが可能になる。さらに、粘着層の端部等にサポート基板の幅方向に広がる幅広部を簡単に形成することができるので、必要に応じ、半導体ウェーハに対する粘着領域を拡大し、粘着性を向上させて半導体ウェーハの脱落を防ぐことも可能になる。 According to the fifth aspect of the invention, since the adhesive material having a viscosity of 10 to 100 Pa · s is applied, the adhesive material can be appropriately flowed in the cavity width direction of the mold when the support jig is manufactured. In addition, since the adhesive material is less likely to flow out into the gaps between the molds and burr is generated, contamination of the semiconductor wafer due to contact with the burr can be effectively prevented. Further, since one type of mold can cope with adhesive layers having various widths, the adhesive force of the adhesive layer can be easily finely adjusted. Furthermore, since the wide part which spreads in the width direction of a support substrate can be easily formed in the edge part of an adhesion layer, etc., if needed, the adhesion field to a semiconductor wafer is expanded, adhesiveness is improved, and a semiconductor wafer is improved. It is also possible to prevent the dropout.
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハ用サポート治具は、図1ないし図3に示すように、薄い半導体ウェーハ1に対向可能なサポート基板10と、半導体ウェーハ1を粘着保持する複数の粘着層11とを備え、サポート基板10に、半導体ウェーハ1に粘着して空間12を区画する複数の粘着層11を設け、半導体ウェーハ1と複数の粘着層11とが区画する空間12を外部と連通するよう複数の粘着層11を配列するようにしている。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A support jig for a semiconductor wafer in this embodiment is a support substrate that can face a
半導体ウェーハ1は、図2に示すように、例えばφ200mmのシリコンウェーハからなり、表面に回路パターンが形成され、裏面がバックグラインド工程でバックグラインドされることにより、725μmの厚さから100μm以下の薄さ、例えば75〜85μm、好ましくは80μm程度の薄さに形成される。この半導体ウェーハ1のバックグラインドされた粗い裏面は、所定のエッチング処理により、平滑な面に処理され、その後、電極用の金属薄膜がスパッタリング等により成膜形成される。
As shown in FIG. 2, the
半導体ウェーハ1の周縁部には、結晶方位の判別や位置合わせを容易にする直線的なオリフラが形成されたり、あるいは整列を容易にする略半円形のノッチが切り欠かれる。本実施形態においては、半導体ウェーハ1の周縁部にオリフラが形成される。
At the peripheral edge of the
サポート基板10は、図1や図2に示すように、所定の材料によりオリフラ付きの半導体ウェーハ1と同じ大きさ・形に形成され、表面が半導体ウェーハ1の表面に対向する。このサポート基板10の材料としては、特に限定されるものではないが、例えばガラス強化エポキシ樹脂、ポリエチレンテレフタレート、ポリカーボネート等の板があげられる。これらの中でも、半導体ウェーハ用サポート治具が加熱工程で使用される場合には、強度・熱伝導率、耐熱性、電気特性等に優れるガラス強化エポキシ樹脂製の板が好適に使用される。
As shown in FIGS. 1 and 2, the
サポート基板10は、半導体ウェーハ1と同じ大きさで十分な強度が期待できることから、0.4mm程度の薄さに形成される。また、視認性を向上させたい場合には有彩色に着色され、半導体ウェーハ1の表面状態等を観察・把握したい場合には透明に形成される。
Since the
複数の粘着層11は、図1や図2に示すように、サポート基板10の表面の一部にパターン貼着され、半導体ウェーハ1の対向する表面に着脱自在に直接粘着することにより、半導体ウェーハ1の表面との間に狭い空間12を区画するよう機能する。この複数の粘着層11は、サポート基板10の表面周縁部寄りに周方向に向け所定の等間隔で配列されるとともに、サポート基板10の中心方向から半径外方向にかけて並べられ、各粘着層11が円弧形状に湾曲した細長い線条とされる。
As shown in FIG. 1 and FIG. 2, the plurality of
粘着層11の材料としては、特に限定されるものではないが、例えばシリコーン系やフッ素系の粘着材料13があげられる(図3参照)。これらの粘着材料13の中でも、半導体ウェーハ用サポート治具が加熱工程で使用される場合等を考慮し、耐熱性、難燃性、着脱性等に優れるシリコーン系で熱硬化性の粘着材料13が好適に用いられる。
The material of the
粘着層11は、半導体ウェーハ1の表面に粘着しても、汚染等の問題の生じない表面領域に粘着する。この粘着層11の厚さは、特に限定されるものではないが、薄過ぎる場合には、サポート基板10の厚さバラツキを十分に吸収することができず、逆に厚過ぎる場合には、熱硬化性の粘着材料13のアウトガス発生に伴う弊害(例えば、変色等)を防ぐことができないので、0.1mm程度が好ましい。
The
このような複数の粘着層11は、サポート基板10の周方向に連続して配列されるのではなく、隙間をおいた非連続の等間隔に配列され、隣り合う粘着層11と粘着層11との間14が半導体ウェーハ1の表面との間に区画した空間12をサポート基板10の外部と連通させ、この空間12を矢印で示す空気が流通する開放空間とする。隣り合う粘着層11と粘着層11との複数の間14は、少なくともその一部が半導体ウェーハ1の剥離を容易にする観点から、半導体ウェーハ1の剥離開始部分と剥離終了部分とに位置することが好ましい。
The plurality of
上記構成において、半導体ウェーハ用サポート治具を図3に示す金型20により製造する場合には、先ず、ガラス強化エポキシ樹脂製の樹脂板を加工して半導体ウェーハ1と同じ大きさ・形のサポート基板10を形成し、このサポート基板10の表面の一部に、複数の粘着層11を後に形成する熱硬化性でペースト状の粘着材料13を塗布する。
In the above configuration, when a semiconductor wafer support jig is manufactured using the
この際、粘着材料13は、製造時のバリの発生を防止したり、様々な粘着層11幅の仕様に対応したりすることができるよう、粘着層11の厚さよりも高く、粘着層11の幅よりも狭くなるよう塗布される。例えば、粘着層11の厚さが0.1mm、粘着層11の幅が1.5mmの場合、粘着材料13は、0.1mmを越える高さに塗布され、幅が1.5mm未満となるよう調整される。
At this time, the pressure-sensitive
粘着材料13の常温常圧下の粘度は、粘着材料13が金型20のキャビティ23幅方向に適切に流動するよう、10,000〜100,000〔cpoise〕、SI単位系では10〜100〔Pa・s〕が好ましい。複数の粘着材料13をパターン状に塗布する場合には、正確な位置と量とを制御でき、生産性を向上させ得るディスペンサの使用が最適である。
The viscosity of the
次いで、複数の粘着材料13が塗布配列されたサポート基板10を金型20の離型処理プレート21と位置決めプレート22とにインサートして型締めする。この金型20の離型処理プレート21には、複数の粘着層11用のキャビティ23が凹み形成されるが、このキャビティ23は、粘着層11のバリの発生を防いだり、様々な幅の粘着層11に対応したりすることができるよう、想定される粘着層11の幅よりも広く形成される。例えば、粘着層11の厚さが0.1mm、粘着層11の幅が1.5mmの場合、キャビティ23は、深さ0.1mm、幅5mmに凹み形成される。
Next, the
金型20を型締めしたら、所定の時間金型20を加熱する。この際、粘着材料13は、離型処理プレート21のキャビティ23内を満たすことがないよう押し広げて加熱(図3参照)され、この加熱により、複数の粘着層11が形成される。粘着層11を形成したら、金型20を冷却し、この金型20を型開きしてサポート基板10を離型処理プレート21から脱型すれば、半導体ウェーハ用サポート治具を製造することができる。
After the
なお、金型20から半導体ウェーハ用サポート治具を脱型したら、この半導体ウェーハ用サポート治具を専用の治具にセットして真空のベーキングオーブンに投入し、空気を窒素ガスに置換した後、所定の条件(例えば、160℃、3時間の条件)でベーキングすることが好ましい。こうすれば、熱硬化性粘着材料13のアウトガス発生に伴う諸問題を防ぐことができる。
After removing the semiconductor wafer support jig from the
製造された半導体ウェーハ用サポート治具は、所定の粘着テープに粘着した半導体ウェーハ1の露出した表面に直接粘着されることにより、薄く脆い半導体ウェーハ1と一体化し、強度や剛性を増大させた状態でスパッタリング工程やハンダリフロー工程等に供される。
The manufactured semiconductor wafer support jig is directly adhered to the exposed surface of the
上記構成によれば、半導体ウェーハ1の加工処理後、仮接着剤やハンダを溶融させて半導体ウェーハ1を取り外す必要が全くないので、半導体ウェーハ1を素早く脱着することができ、作業性を著しく向上させることができる。また、サポート基板10の全表面ではなく、表面の一部に複数の粘着層11を配列形成して粘着範囲を必要十分な範囲に抑制するので、粘着層11から薄く脆い半導体ウェーハ1を安全、かつ容易に剥離することができる。したがって、半導体ウェーハ1を安全に着脱することができ、半導体ウェーハ1が損傷する事態を未然に回避することができる。
According to the above configuration, there is no need to remove the
また、粘着層11の占有面積等が狭いので、製造コストを大幅に削減することができる。また、粘着層11の表面に複数の保持突起を立設したり、半導体ウェーハ1支持用の複数の支持櫛歯を配列したりする必要もないので、サポート治具の構成や製造方法の簡素化を図ることができる。また、サポート基板10が半導体ウェーハ1と同じ大きさ・形なので、半導体ウェーハ1の対向する表面をきわめて有効に保護することができ、半導体ウェーハ1表面が周辺機器等に衝突して損傷するのを防止することが可能になる。
Moreover, since the occupation area etc. of the
また、複数の粘着層11をサポート基板10の周方向に等間隔に配列するので、比較的広い面積で半導体ウェーハ1を安定して保持することが可能になる。また、区画された空間12から外部に空気を確実に排気することができ、空間12に気泡を内包するおそれが実に少ないので、例え真空プロセス等の製造工程に半導体ウェーハ用サポート治具を投入しても、気泡が膨張して半導体ウェーハ1を損傷させるのを防ぐことが可能になる。
In addition, since the plurality of
また、離型処理プレート21のキャビティ23内に粘着材料13が隙間なく充填されることがないので、粘着層11に厚さバラツキの生じることが少ない。また、金型20の間隙から粘着材料13が流出・固化し、粘着層11にバリの生じることがないので、バリとの接触に伴う半導体ウェーハ1の汚染をきわめて有効に防止することができる。また、バリの除去作業が不要となるので、製造作業の著しい円滑化、迅速化、容易化が大いに期待できる。さらに、一種類の金型20で様々な幅の粘着層11に対応することができるので、粘着層11の粘着力を容易に微調整することができる。
In addition, since the
次に、図4は本発明の第2の実施形態を示すもので、この場合には、サポート基板10の表面の一部に複数の粘着層11を縞模様に配列し、隣接する粘着層11と粘着層11との間14に、空気が流通可能な隙間を形成し、各粘着層11を図4の上下方向に伸びる直線の線条とするようにしている。
Next, FIG. 4 shows a second embodiment of the present invention. In this case, a plurality of
複数の粘着層11は、サポート基板10の左右方向に隙間をおいて配列され、隣接する粘着層11と粘着層11との両端部間14がそれぞれ開口することにより、半導体ウェーハ1の表面との間に区画した空間12をサポート基板10の外部と連通させ、この空間12を空気が流通する開放空間とする。その他の部分については、上記実施形態と同様であるので説明を省略する。
The plurality of
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、複数の粘着層11の配列パターンの多様化が期待できるのは明らかである。また、粘着層11の長手方向に半導体ウェーハ1を平行に剥離すれば、半導体ウェーハ1の破損防止が大いに期待できる。
In this embodiment, it is obvious that the same effect as the above embodiment can be expected, and that the arrangement pattern of the plurality of
次に、図5ないし図9は本発明の第3の実施形態を示すもので、この場合には、サポート基板10の表面周縁部付近に左右一対の粘着層11を並べて貼着し、この一対の粘着層11の両端部間に、空気が流通可能な隙間をそれぞれ形成し、各粘着層11をサポート基板10の周縁部に沿う円弧形状の細長い線条とするとともに、この粘着層11のオリフラ寄りの端部に、サポート基板10の内方向に広がる幅広部15を拡大形成し、この幅広部15により、粘着層11の粘着範囲や強度を向上させるようにしている。
Next, FIGS. 5 to 9 show a third embodiment of the present invention. In this case, a pair of left and right adhesive layers 11 are arranged side by side in the vicinity of the periphery of the surface of the
上記構成において、半導体ウェーハ用サポート治具を金型20により製造する場合には、先ず、ガラス強化エポキシ樹脂製の樹脂板を加工して半導体ウェーハ1と同じ大きさ・形のサポート基板10を形成し、このサポート基板10の表面周縁部付近に、一対の粘着層11を後に形成する熱硬化性でペースト状の粘着材料13を塗布する。
In the above configuration, when the semiconductor wafer support jig is manufactured by the
この粘着材料13については、上記実施形態と同様、粘着材料13の流出に伴うバリの発生を防いだり、様々な粘着層11幅の仕様に対応できるよう、粘着層11の厚さよりも高く、粘着層11の幅よりも狭くなるよう塗布される。また、常温常圧下の粘度についても、上記実施形態と同様、10,000〜100,000〔cpoise〕、SI単位系では10〜100〔Pa・s〕が好ましい。
About this
各粘着材料13を塗布する場合には、正確な位置と量とを制御でき、生産性を向上させ得るディスペンサが使用される。ディスペンサは、一定量の粘着材料を吐き出しながら高速でスライドするが、粘着層11の端部に幅広部15を拡大形成するため、粘着材料13の吐き出しの最終段階で遅く制御される。
When applying each
次いで、複数の粘着材料13が配列形成されたサポート基板10を金型20の離型処理プレート21と位置決めプレート22とにインサートして型締めし、これらを加熱する。離型処理プレート21と位置決めプレート22とは、図6ないし図9に示すように、それぞれ平面多角形に形成され、中央部にサポート基板10の周縁部を除く大部分を露出させる露出口24がそれぞれ穿孔される。
Next, the
離型処理プレート21の露出口24の周縁部付近には図6に示すように、粘着層11用のキャビティ23が平面リング形に凹み形成される。このキャビティ23は、製造時のバリの発生を防いだり、様々な仕様の粘着層11幅に対応できるよう、想定される粘着層11の幅よりも広く形成される。
As shown in FIG. 6, a
金型20の加熱の際、粘着材料13は、離型処理プレート21のキャビティ23内を満たすことがないよう押し広げて加熱され、この加熱により、複数の粘着層11が形成される。粘着層11を形成したら、金型20を冷却した後、金型20を型開きしてサポート基板10を脱型すれば、半導体ウェーハ用サポート治具を製造することができる。その他の部分については、上記実施形態と同様であるので説明を省略する。
When the
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、粘着層11の配列パターンの多様化が期待できるのは明白である。また、バリが生じないので、半導体ウェーハ1の汚染防止が期待でき、さらには、一種類の金型20で様々な幅の粘着層11を成形することができるので、粘着層11の粘着力を簡易に微調整することができる。
In this embodiment, it is obvious that the same effects as those of the above embodiment can be expected, and that the arrangement pattern of the
なお、上記実施形態のサポート基板10の周縁部には、半導体ウェーハ1の剥離を容易にする剥離用突起や半導体ウェーハ1の周縁部の情報を読み取る複数の切り欠きを適宜形成しても良い。また、上記実施形態ではサポート基板10の表面の一部に複数の粘着層11を設けたが、サポート基板10の裏面の一部に複数の粘着層11を設けても良いし、サポート基板10の表裏面の一部に複数の粘着層11をそれぞれ設けても良い。
In addition, you may form suitably several notch which reads the protrusion for peeling of the
また、サポート基板10の表面の一部、裏面の一部、表裏面の一部に複数の粘着層11をドット状等に配列形成しても良い。また、粘着材料13を塗布する場合には、ディスペンサにより塗布するのではなく、精密制御が期待できる安価なスクリーン印刷法等により塗布することもできる。この場合、粘着層11の端部に幅広部15を拡大形成するときには、粘着材料13をスクリーン印刷する最終段階で粘着材料13の供給量を増やせば良い。
In addition, a plurality of
本発明に係る半導体ウェーハ用サポート治具及びその製造方法は、半導体デバイスの製造分野で使用される。 The semiconductor wafer support jig and the manufacturing method thereof according to the present invention are used in the field of manufacturing semiconductor devices.
1 半導体ウェーハ
10 サポート基板
11 粘着層
12 空間
13 粘着材料
14 粘着層と粘着層との間
15 幅広部
20 金型
21 離型処理プレート
22 位置決めプレート
23 キャビティ
DESCRIPTION OF
Claims (5)
サポート基板を半導体ウェーハと同形状に形成し、このサポート基板の両面のうち少なくとも片面の一部に、半導体ウェーハの対向面に直接粘着して当該対向面との間に空間を区画する複数の粘着層を設け、半導体ウェーハと複数の粘着層とが区画する空間をサポート基板の外部と連通するよう複数の粘着層を配列したことを特徴とする半導体ウェーハ用サポート治具。 A support jig for a semiconductor wafer, comprising a support substrate facing a thin semiconductor wafer and a plurality of adhesive layers provided on the support substrate and detachably adhered to the semiconductor wafer,
The support substrate is formed in the same shape as the semiconductor wafer, and a plurality of adhesives that directly adhere to the opposing surface of the semiconductor wafer and partition the space between the opposing surfaces on at least a part of both surfaces of the support substrate. A support jig for a semiconductor wafer, wherein a plurality of adhesive layers are arranged so that a space defined by the semiconductor wafer and the plurality of adhesive layers communicates with the outside of the support substrate.
サポート基板を半導体ウェーハと同形状に形成し、このサポート基板の両面のうち少なくとも片面の一部に、熱硬化性の複数の粘着材料をパターン形成し、この複数の粘着材料がパターン形成されたサポート基板を金型にインサートして型締めし、加熱することにより、複数の粘着材料を粘着層に形成することを特徴とする半導体ウェーハ用サポート治具の製造方法。 A manufacturing method for manufacturing a semiconductor wafer support jig according to claim 1, 2 or 3, using a mold,
A support substrate is formed in the same shape as a semiconductor wafer, and a plurality of thermosetting adhesive materials are patterned on at least a part of both surfaces of the support substrate, and the plurality of adhesive materials are patterned. A method for manufacturing a support jig for a semiconductor wafer, wherein a plurality of adhesive materials are formed in an adhesive layer by inserting a substrate into a mold, clamping the mold, and heating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145245A JP6246671B2 (en) | 2014-07-15 | 2014-07-15 | Manufacturing method of support jig for semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145245A JP6246671B2 (en) | 2014-07-15 | 2014-07-15 | Manufacturing method of support jig for semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016021527A true JP2016021527A (en) | 2016-02-04 |
JP6246671B2 JP6246671B2 (en) | 2017-12-13 |
Family
ID=55266187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014145245A Active JP6246671B2 (en) | 2014-07-15 | 2014-07-15 | Manufacturing method of support jig for semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6246671B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202017002152U1 (en) | 2016-11-07 | 2017-05-31 | Shin-Etsu Polymer Co., Ltd. | Holding device for precision parts |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109879A (en) * | 1991-10-21 | 1993-04-30 | Seiko Epson Corp | Conductive housing container and conveyance container |
JP2003246357A (en) * | 2002-02-22 | 2003-09-02 | Oputeku:Kk | Member transporting sheet and member transporting method using the sheet |
JP2006351817A (en) * | 2005-06-16 | 2006-12-28 | Shin Etsu Polymer Co Ltd | Adhesive support |
JP2009016430A (en) * | 2007-07-02 | 2009-01-22 | Shin Etsu Polymer Co Ltd | Holding jig and peeling method for thin plate body |
JP2012169405A (en) * | 2011-02-14 | 2012-09-06 | Shin Etsu Polymer Co Ltd | Holding jig |
US8383460B1 (en) * | 2011-09-23 | 2013-02-26 | GlobalFoundries, Inc. | Method for fabricating through substrate vias in semiconductor substrate |
-
2014
- 2014-07-15 JP JP2014145245A patent/JP6246671B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109879A (en) * | 1991-10-21 | 1993-04-30 | Seiko Epson Corp | Conductive housing container and conveyance container |
JP2003246357A (en) * | 2002-02-22 | 2003-09-02 | Oputeku:Kk | Member transporting sheet and member transporting method using the sheet |
JP2006351817A (en) * | 2005-06-16 | 2006-12-28 | Shin Etsu Polymer Co Ltd | Adhesive support |
JP2009016430A (en) * | 2007-07-02 | 2009-01-22 | Shin Etsu Polymer Co Ltd | Holding jig and peeling method for thin plate body |
JP2012169405A (en) * | 2011-02-14 | 2012-09-06 | Shin Etsu Polymer Co Ltd | Holding jig |
US8383460B1 (en) * | 2011-09-23 | 2013-02-26 | GlobalFoundries, Inc. | Method for fabricating through substrate vias in semiconductor substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202017002152U1 (en) | 2016-11-07 | 2017-05-31 | Shin-Etsu Polymer Co., Ltd. | Holding device for precision parts |
Also Published As
Publication number | Publication date |
---|---|
JP6246671B2 (en) | 2017-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070062639A1 (en) | Method for manufacturing a flexible display | |
KR102044043B1 (en) | Method for processing wafer | |
TW200411755A (en) | Method of processing a semiconductor wafer | |
JP2013201251A (en) | Substrate separation method and substrate separation apparatus | |
TWI645502B (en) | Manufacturing method of electronic component and handling system | |
JP5813289B2 (en) | Semiconductor wafer processing method | |
JP2015155166A (en) | recording head | |
JP6246671B2 (en) | Manufacturing method of support jig for semiconductor wafer | |
WO2014098200A1 (en) | Substrate holder and production method for substrate having film formed over entire surface thereof using same | |
JP2009123942A (en) | Dicing frame | |
JP2016035983A (en) | Support jig for semiconductor wafer and manufacturing method for the same | |
JP5318557B2 (en) | Holding jig | |
KR101449909B1 (en) | Method for removing the trimmed scrap of adhesive film from a carrier support tape | |
JP2007176583A (en) | Washer holder and washer supply source device | |
JP2015103655A (en) | Processing method of wafer | |
JP6148160B2 (en) | Wafer processing method | |
JP2009231435A (en) | Method for manufacturing semiconductor device | |
JP5535011B2 (en) | Substrate holding jig | |
JP5950644B2 (en) | Handling method of semiconductor wafer | |
JP2019212803A (en) | Wafer spacer | |
JP2011159936A (en) | Substrate holder and method of manufacturing the same | |
JP2019212842A (en) | Wafer spacer | |
JP3222185U (en) | Packaged device | |
JP2005347675A (en) | Method for manufacturing element having fine structure | |
JP6017800B2 (en) | Handling method of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6246671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |