JP2015149094A - Capacitance type input device - Google Patents

Capacitance type input device Download PDF

Info

Publication number
JP2015149094A
JP2015149094A JP2015082473A JP2015082473A JP2015149094A JP 2015149094 A JP2015149094 A JP 2015149094A JP 2015082473 A JP2015082473 A JP 2015082473A JP 2015082473 A JP2015082473 A JP 2015082473A JP 2015149094 A JP2015149094 A JP 2015149094A
Authority
JP
Japan
Prior art keywords
layer
wiring
electrodes
insulating layer
input device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015082473A
Other languages
Japanese (ja)
Other versions
JP5908637B2 (en
Inventor
佐藤 清
Kiyoshi Sato
清 佐藤
正宜 竹内
Masayoshi Takeuchi
正宜 竹内
鈴木 徹也
Tetsuya Suzuki
徹也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2015082473A priority Critical patent/JP5908637B2/en
Publication of JP2015149094A publication Critical patent/JP2015149094A/en
Application granted granted Critical
Publication of JP5908637B2 publication Critical patent/JP5908637B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitance type input device capable of preventing erroneous detection by disposing a conductor layer, and improving detecting sensitivity in an input region.SOLUTION: A capacitance type input device 10 includes: a base material 21; a plurality of electrodes 22; wiring 29 connected to the electrodes 22; and a conductor layer 55. An input region 15 for performing an input operation and a non-input region 16 outside the input region 15 are set in the base material 21, and the plurality of electrodes 22 are formed in the input region 15 of the base material 21, and the wiring 29 is formed in the non-input region 16 of the base material 21, and the conductor layer 55 is disposed at a position overlapped with the wiring 29, and a wiring part insulation layer 51 and a bank raising layer 52 are laminated between the conductor layer 55 and the wiring 29.

Description

本発明は、入力位置情報を検出する静電容量式入力装置に関し、特に、導体層が設けられた静電容量式入力装置に関する。   The present invention relates to a capacitive input device that detects input position information, and more particularly to a capacitive input device provided with a conductor layer.

モバイル機器やスマートフォン等の電子機器の表示部において、透光型の静電容量式入力装置が用いられている。特許文献1には、外部から侵入する電磁波ノイズの影響を受けにくくした静電容量式入力装置について開示されている。   In a display unit of an electronic device such as a mobile device or a smartphone, a translucent capacitive input device is used. Patent Document 1 discloses a capacitive input device that is hardly affected by electromagnetic noise entering from the outside.

図12は、特許文献1に記載されている従来例の静電容量式入力装置について部分拡大断面図を示す。図12に示すように、従来例の静電容量式入力装置110は、透光性の基材121と、基材121に形成された複数の第1の電極122及び複数の第2の電極(図12では複数の第2の電極同士を接続する接続部128のみ示す)を有して構成される。また、第1の電極122及び複数の第2の電極に接続された配線129が非入力領域116に形成されている。   FIG. 12 is a partially enlarged cross-sectional view of a conventional capacitive input device described in Patent Document 1. As shown in FIG. 12, the conventional capacitive input device 110 includes a translucent base material 121, a plurality of first electrodes 122 and a plurality of second electrodes ( In FIG. 12, only a connection portion 128 that connects a plurality of second electrodes is shown). A wiring 129 connected to the first electrode 122 and the plurality of second electrodes is formed in the non-input region 116.

図12に示すように、間隔を設けて隣り合う第1の電極122の間には接続部128が配置され、第1の電極122、第2の電極(接続部128)、及び配線129の上に絶縁層154が設けられている。隣り合う第1の電極122同士は、絶縁層154に設けられたスルーホールを介して、ブリッジ部127により接続される。このように、第1の電極122と第2の電極との間で静電容量を形成するように、第1の電極122と第2の電極とが入力領域115に配置されている。操作者の指などの被検出体が静電容量式入力装置110の入力領域115に接触または近づいたときに、第1の電極122と第2の電極の間の静電容量が変化して、これに基づいて入力位置情報を検出することができる。   As illustrated in FIG. 12, a connection portion 128 is disposed between the first electrodes 122 adjacent to each other with a gap therebetween, and the first electrode 122, the second electrode (connection portion 128), and the wiring 129 are overlaid. An insulating layer 154 is provided. Adjacent first electrodes 122 are connected to each other by a bridge portion 127 through a through hole provided in the insulating layer 154. Thus, the first electrode 122 and the second electrode are arranged in the input region 115 so as to form a capacitance between the first electrode 122 and the second electrode. When an object to be detected such as an operator's finger contacts or approaches the input region 115 of the capacitance input device 110, the capacitance between the first electrode 122 and the second electrode changes, Based on this, input position information can be detected.

検出された入力位置情報は、配線129を通して外部回路へと引き出されるため、外部から電磁波ノイズが侵入して配線129に重畳すると、入力位置情報と混同して誤検出が発生する。図12に示すように、従来例の静電容量式入力装置110において、絶縁層154上の配線129に重なる位置に導体層155が形成されている。これにより、入力操作側の外部から侵入する電磁波ノイズを遮蔽することができる。したがって、誤検出を防止して、精度良く入力位置情報を検出可能である。   Since the detected input position information is drawn out to an external circuit through the wiring 129, when electromagnetic noise enters from the outside and is superimposed on the wiring 129, it is confused with the input position information and erroneous detection occurs. As shown in FIG. 12, in the conventional capacitive input device 110, a conductor layer 155 is formed at a position overlapping the wiring 129 on the insulating layer 154. Thereby, the electromagnetic wave noise which invades from the outside of the input operation side can be shielded. Therefore, it is possible to prevent erroneous detection and detect input position information with high accuracy.

特開2011−028535号公報JP 2011-028535 A

近年、多様な入力操作を実現するために入力領域115における検出感度を高めることが要求されており、例えば被検出体が静電容量式入力装置110の表面に接触せずに近づいた状態で入力操作可能となるように検出感度を向上させることが検討されている。しかしながら、従来例の静電容量式入力装置110において、配線129に重なる位置に導体層155を設けることにより、配線129と導体層155との間に静電容量が形成される。この静電容量は、入力位置情報の検出に寄与しない寄生容量であり、この寄生容量は、第1の電極122と第2の電極との間に形成される静電容量と容量結合して、静電容量式入力装置110全体の静電容量が増大する。そのため、被検出体が接近したときの静電容量の変化が相対的に小さくなり、寄生容量によって入力領域115における検出感度が低下するという課題が生じる。   In recent years, in order to realize various input operations, it is required to increase the detection sensitivity in the input region 115. For example, input is performed in a state in which the detection target is approaching without contacting the surface of the capacitive input device 110. It has been studied to improve detection sensitivity so that it can be operated. However, in the conventional capacitance type input device 110, by providing the conductor layer 155 at a position overlapping the wiring 129, a capacitance is formed between the wiring 129 and the conductor layer 155. This capacitance is a parasitic capacitance that does not contribute to the detection of the input position information, and this parasitic capacitance is capacitively coupled with the capacitance formed between the first electrode 122 and the second electrode, The capacitance of the entire capacitive input device 110 increases. For this reason, the change in capacitance when the detection target approaches is relatively small, and there arises a problem that the detection sensitivity in the input region 115 is lowered due to the parasitic capacitance.

また、導体層155を設けない場合には、入力操作の際に被検出体が入力領域115に近づいたときに、非入力領域116における配線129と被検出体との間にも静電容量が形成される。入力領域115の検出感度を向上させると、非入力領域116における配線129と被検出体との間に発生する静電容量についても感度が向上して、配線129と被検出体との間の静電容量変化を入力操作による信号として検出してしまい、誤検出が発生しやすくなる。   In the case where the conductor layer 155 is not provided, when the detected object approaches the input area 115 during the input operation, a capacitance is also generated between the wiring 129 in the non-input area 116 and the detected object. It is formed. When the detection sensitivity of the input region 115 is improved, the sensitivity of the capacitance generated between the wiring 129 and the detection target in the non-input region 116 is also improved, and the static between the wiring 129 and the detection target is improved. A change in capacitance is detected as a signal by an input operation, and erroneous detection is likely to occur.

本発明は、上記課題を解決して、導体層を設けて誤検出を防止するとともに、入力領域の検出感度を向上させることが可能な静電容量式入力装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems and provide a capacitive input device capable of preventing erroneous detection by providing a conductor layer and improving detection sensitivity of an input region.

本発明の静電容量式入力装置は、基材と、複数の電極と、前記電極に接続された配線と、導体層と、を有し、前記基材において、入力操作を行う入力領域と、前記入力領域の外側の非入力領域とが設定されており、複数の前記電極は前記基材の前記入力領域に形成されるとともに、前記配線は前記基材の非入力領域に形成されており、前記導体層は、前記配線に対して重なる位置に配置されて、前記導体層と前記配線との間に配線部絶縁層と嵩上げ層とが積層され、前記複数の電極は、透光性の複数の第1の電極及び複数の第2の電極を有して構成され、前記第1の電極は、前記基材面内の第1の方向において間隔を設けて配置されるとともに、隣り合う前記第1の電極同士はブリッジ部によって接続されており、前記第2の電極は、前記第1の方向に交差する第2の方向において間隔を設けて配置されるとともに、隣り合う前記第2の電極同士は接続部によって接続されており、前記接続部を覆うように交差部絶縁層が形成されて、前記ブリッジ部は、前記接続部に対して平面視で交差するように前記接続部及び前記交差部絶縁層を跨がって形成されており、前記導体層と前記配線との距離は、前記ブリッジ部と前記接続部との距離よりも大きいことを特徴とする。   The capacitance-type input device of the present invention has a base material, a plurality of electrodes, a wiring connected to the electrode, and a conductor layer, and an input region for performing an input operation on the base material, A non-input area outside the input area is set, the plurality of electrodes are formed in the input area of the base material, and the wiring is formed in the non-input area of the base material, The conductor layer is disposed at a position overlapping with the wiring, and a wiring portion insulating layer and a raised layer are laminated between the conductor layer and the wiring, and the plurality of electrodes include a plurality of translucent electrodes. The first electrode is configured to have a plurality of second electrodes, and the first electrodes are arranged at intervals in a first direction within the base material surface, and adjacent to the first electrodes. The first electrodes are connected to each other by a bridge portion, and the second electrode is connected to the first electrode. The second electrodes adjacent to each other are connected to each other by a connection portion, and an intersection insulating layer is formed so as to cover the connection portion. The bridge portion is formed across the connection portion and the intersection insulating layer so as to intersect the connection portion in plan view, and the distance between the conductor layer and the wiring is It is larger than the distance between the bridge part and the connection part.

これによれば、導体層と配線との間を絶縁する配線部絶縁層に加えて嵩上げ層が積層されているため、導体層と配線との距離を大きくして、導体層と配線との間に形成される静電容量を小さくすることができる。よって、非入力領域における寄生容量を低減させることにより、非入力領域における寄生容量と、入力領域における静電容量との容量結合を低減できるため、入力領域における検出感度を向上させることが可能である。また、導体層と配線との距離を大きくした場合であっても、外部からの電磁波ノイズの侵入や、被検出体と配線との間に静電容量が形成されることを抑制して、誤検出の発生を防止することができる。   According to this, since the raising layer is laminated in addition to the wiring part insulating layer that insulates between the conductor layer and the wiring, the distance between the conductor layer and the wiring is increased so that the distance between the conductor layer and the wiring is increased. It is possible to reduce the capacitance formed on the substrate. Therefore, by reducing the parasitic capacitance in the non-input region, capacitive coupling between the parasitic capacitance in the non-input region and the electrostatic capacitance in the input region can be reduced, so that the detection sensitivity in the input region can be improved. . Even when the distance between the conductor layer and the wiring is increased, it is possible to suppress the intrusion of electromagnetic noise from the outside and the formation of capacitance between the detected object and the wiring. The occurrence of detection can be prevented.

したがって、本発明の静電容量式入力装置によれば、導体層を設けて誤検出を防止するとともに、入力領域の検出感度を向上させることが可能である。   Therefore, according to the capacitance type input device of the present invention, it is possible to provide a conductor layer to prevent erroneous detection and to improve the detection sensitivity of the input region.

さらに、配線部絶縁層と嵩上げ層との合計厚さを厚くして配線と導体層との間に形成される寄生容量を低減した場合であっても、入力領域における交差部絶縁層は厚く形成する必要がないため、交差部絶縁層が外部から視認されることを防止して良好な不可視特性を確保することができる。   Furthermore, even if the total thickness of the wiring part insulation layer and the raised layer is increased to reduce the parasitic capacitance formed between the wiring and the conductor layer, the intersection insulation layer in the input region is formed thicker. Therefore, it is possible to prevent the crossing insulating layer from being visually recognized from the outside and to secure good invisible characteristics.

本発明の静電容量式入力装置において、前記配線の上に前記配線部絶縁層が形成されて、前記配線部絶縁層の上に前記嵩上げ層が形成されており、前記導体層は前記嵩上げ層を覆うように形成されていることが好適である。これによれば、水分などが外部から嵩上げ層に侵入することを導体層によって遮蔽することができ、導体層に覆われた嵩上げ層の耐環境性(耐湿性、耐皮脂性)を向上させることができる。また、嵩上げ層の材料選択性が拡がるため、嵩上げ層を厚く形成することが容易であり、製造コストの低減も可能である。   In the capacitance-type input device of the present invention, the wiring part insulating layer is formed on the wiring, the raised layer is formed on the wiring part insulating layer, and the conductor layer is the raised layer. It is preferable to be formed so as to cover. According to this, it is possible to shield moisture or the like from entering the raised layer from the outside by the conductor layer, and to improve the environmental resistance (moisture resistance, sebum resistance) of the raised layer covered by the conductor layer. Can do. Moreover, since the material selectivity of the raising layer is expanded, it is easy to form the raising layer thickly, and the manufacturing cost can be reduced.

本発明の静電容量式入力装置において、前記配線の上に前記嵩上げ層が形成されて、前記嵩上げ層の上に前記配線部絶縁層が形成されており、前記配線部絶縁層は前記嵩上げ層を覆うように形成されていることが好ましい。これによれば、外部から水分などが嵩上げ層に侵入することを配線部絶縁層によって遮蔽することができ、配線部絶縁層に覆われた嵩上げ層の耐環境性(耐湿性、耐皮脂性等)を向上させることができる。また、嵩上げ層の材料選択性が拡がるため、嵩上げ層を厚く形成することが容易であり、製造コストの低減も可能である。   In the capacitance-type input device of the present invention, the raised layer is formed on the wiring, and the wiring part insulating layer is formed on the raised layer, and the wiring part insulating layer is the raised layer. It is preferable that it is formed so as to cover. According to this, it is possible to shield moisture and the like from entering the raised layer from the outside by the wiring part insulating layer, and the environmental resistance (moisture resistance, sebum resistance, etc.) of the raised layer covered with the wiring part insulating layer ) Can be improved. Moreover, since the material selectivity of the raising layer is expanded, it is easy to form the raising layer thickly, and the manufacturing cost can be reduced.

本発明の静電容量式入力装置において、前記交差部絶縁層と前記配線部絶縁層とは同じ材料により形成されていることが好ましい。これによれば、交差部絶縁層と配線部絶縁層とを同一の工程で形成することができるため、製造工程を削減して製造コストを低減することができる。   In the capacitance-type input device of the present invention, it is preferable that the intersecting portion insulating layer and the wiring portion insulating layer are formed of the same material. According to this, since the intersection insulating layer and the wiring portion insulating layer can be formed in the same process, the manufacturing process can be reduced and the manufacturing cost can be reduced.

本発明の静電容量式入力装置によれば、導体層を設けて誤検出を防止するとともに、入力領域の検出感度を向上させることが可能である。   According to the capacitance type input device of the present invention, it is possible to provide a conductor layer to prevent erroneous detection and to improve the detection sensitivity of the input region.

本発明の第1の実施形態における静電容量式入力装置を示す、分解斜視図である。It is a disassembled perspective view which shows the electrostatic capacitance type input device in the 1st Embodiment of this invention. 本実施形態の静電容量式入力装置を構成する静電容量式センサ部を示し、基材、及び基材に形成された各電極、配線を示す平面図である。It is a top view which shows the electrostatic capacitance type sensor part which comprises the electrostatic capacitance type input device of this embodiment, and shows each electrode and wiring which were formed in the base material and the base material. 図1に示す静電容量式入力装置を組み立てたときに、図1のIII−III線で切断して矢印方向から見たときの断面図である。FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 1 and viewed from the direction of the arrow when the capacitive input device shown in FIG. 1 is assembled. 本実施形態の静電容量式入力装置を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the electrostatic capacitance type input device of this embodiment. 本実施形態の第1の変形例を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the 1st modification of this embodiment. 本実施形態の第2の変形例を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the 2nd modification of this embodiment. 本実施形態の第3の変形例を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the 3rd modification of this embodiment. 第2の実施形態の静電容量式入力装置を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the electrostatic capacitance type input device of 2nd Embodiment. 第3の実施形態の静電容量式入力装置を構成する静電容量式センサ部を示し、基材、及び基材に形成された各電極、配線を示す平面図である。It is a top view which shows the electrostatic capacitance type sensor part which comprises the electrostatic capacitance type input device of 3rd Embodiment, and shows each electrode and wiring which were formed in the base material and the base material. 図9のX−X線で切断して矢印方向から見たときの静電容量式入力装置の部分拡大断面図である。It is the elements on larger scale of an electrostatic capacitance type input device when it cuts in the XX line of Drawing 9, and it sees from an arrow direction. 第3の実施形態の変形例における静電容量式センサ部を示し、基材、及び基材に形成された各電極、配線を示す平面図である。It is a top view which shows the electrostatic capacitance type sensor part in the modification of 3rd Embodiment, and shows each electrode and wiring which were formed in the base material and the base material. 従来例の静電容量式入力装置を示す、部分拡大断面図である。It is a partial expanded sectional view which shows the electrostatic capacitance type input device of a prior art example.

以下、本発明の静電容量式入力装置の具体的な実施形態について、図面を参照しながら説明する。なお、各図面の寸法は適宜変更して示している。   Hereinafter, specific embodiments of the capacitive input device of the present invention will be described with reference to the drawings. In addition, the dimension of each drawing is changed and shown suitably.

<第1の実施形態>
図1は、第1の実施形態の静電容量式入力装置を示す分解斜視図である。図1に示すように本実施形態の静電容量式入力装置10は、入力位置情報を検出する静電容量式センサ部20と、表面パネル31とを有して構成される。表面パネル31は、静電容量式センサ部20に対して入力操作側(図1のZ1方向)に配置されており、静電容量式センサ部20と表面パネル31とは粘着層32を介して貼り合わされる。
<First Embodiment>
FIG. 1 is an exploded perspective view showing the capacitive input device according to the first embodiment. As shown in FIG. 1, the capacitive input device 10 of the present embodiment includes a capacitive sensor unit 20 that detects input position information and a front panel 31. The front panel 31 is disposed on the input operation side (Z1 direction in FIG. 1) with respect to the capacitive sensor unit 20, and the capacitive sensor unit 20 and the front panel 31 are disposed via an adhesive layer 32. It is pasted together.

表面パネル31は、透光性のガラス材料又は樹脂材料を用いて平板状に形成されている。図1に示すように、表面パネル31の裏面側(図1のZ2方向の面)には着色された加飾層38が設けられており、加飾層38は、表面パネル31の外周部において枠状に設けられている。加飾層38によって区分けされて加飾層38に囲まれた領域が、入力操作を行う入力領域15である。また、入力領域15の外側の加飾層38と重なる領域が非入力領域16である。   The front panel 31 is formed in a flat plate shape using a translucent glass material or a resin material. As shown in FIG. 1, a colored decorative layer 38 is provided on the back surface side (the surface in the Z2 direction in FIG. 1) of the front panel 31, and the decorative layer 38 is provided at the outer periphery of the front panel 31. It is provided in a frame shape. An area divided by the decoration layer 38 and surrounded by the decoration layer 38 is the input area 15 for performing an input operation. Further, the non-input area 16 is an area overlapping with the decoration layer 38 outside the input area 15.

なお、表面パネル31は図1に示すような平板状に限定されず、曲面を有する立体的な表面形状を有するものや、電子機器の筐体の一部を表面パネル31としても良い。また、加飾層38は、表面パネル31に直接形成される構成のほか、加飾層38が設けられた加飾フィルムを別に用意して、これを表面パネル31に貼り合わせる構成であっても良い。   The surface panel 31 is not limited to a flat plate shape as shown in FIG. 1, and the surface panel 31 may be a three-dimensional surface shape having a curved surface or a part of a housing of an electronic device. Moreover, the decoration layer 38 is the structure directly formed in the surface panel 31, and also the structure which prepares the decoration film in which the decoration layer 38 was provided separately, and affixes this on the surface panel 31. good.

図1に示すように、静電容量式センサ部20の入力領域15には複数の第1の電極22および複数の第2の電極24が配列されている。また、静電容量式センサ部20の非入力領域16には、入力領域15を囲むように導体層55(図1に斜線を付けて示す)が形成されている。導体層55は、外部から電磁波ノイズが侵入した場合に、または外部の物体等が近づいたときに誤検出が生じることを防止するためのシールド機能を有する。   As shown in FIG. 1, a plurality of first electrodes 22 and a plurality of second electrodes 24 are arranged in the input region 15 of the capacitive sensor unit 20. In addition, a conductor layer 55 (shown by hatching in FIG. 1) is formed in the non-input region 16 of the capacitive sensor unit 20 so as to surround the input region 15. The conductor layer 55 has a shielding function for preventing erroneous detection when electromagnetic noise enters from the outside or when an external object or the like approaches.

図2は、本実施形態の静電容量式入力装置を構成する静電容量センサ部の平面図であり、基材、及び基材に形成された各電極、配線を示す平面図である。図3は、図1に示す静電容量式入力装置を組み立てたときに、図1のIII−III線の位置で切断して矢印方向から見たときの静電容量式入力装置の断面図を示す。   FIG. 2 is a plan view of a capacitance sensor unit constituting the capacitance type input device of the present embodiment, and is a plan view showing a base material, and each electrode and wiring formed on the base material. FIG. 3 is a cross-sectional view of the capacitive input device when the capacitive input device shown in FIG. 1 is assembled and cut at the position of line III-III in FIG. Show.

図2に示すように、静電容量式センサ部20は、基材21と、基材21に形成された複数の第1の電極22、複数の第2の電極24、及び複数の配線29を有して構成される。なお、図2は、図面を見やすくするために導体層55を省略して示している。図2に示すように、第1の電極22及び第2の電極24は入力領域15に形成されており、いずれも菱形のパッド状の電極である。第1の電極22は、X1−X2方向に間隔を設けて配置されており、X1−X2方向に隣り合う第1の電極22同士はブリッジ部27によって接続される。接続された複数の第1の電極22は、X1−X2方向において延在するとともに、Y1−Y2方向において間隔を設けて複数本配列されている。また、第2の電極24はY1−Y2方向において間隔を設けて配列されており、Y1−Y2方向に隣り合う第2の電極24同士は幅細の接続部28によって接続されている。接続された複数の第2の電極24は、Y1−Y2方向において延在するとともに、X1−X2方向において間隔を設けて複数本配列されている。   As shown in FIG. 2, the capacitive sensor unit 20 includes a base material 21, a plurality of first electrodes 22, a plurality of second electrodes 24, and a plurality of wirings 29 formed on the base material 21. It is configured. In FIG. 2, the conductor layer 55 is omitted in order to make the drawing easier to see. As shown in FIG. 2, the first electrode 22 and the second electrode 24 are formed in the input region 15, and both are rhombic pad-shaped electrodes. The first electrodes 22 are arranged at intervals in the X1-X2 direction, and the first electrodes 22 adjacent in the X1-X2 direction are connected to each other by a bridge portion 27. The plurality of connected first electrodes 22 extend in the X1-X2 direction, and a plurality of first electrodes 22 are arranged at intervals in the Y1-Y2 direction. The second electrodes 24 are arranged at intervals in the Y1-Y2 direction, and the second electrodes 24 adjacent in the Y1-Y2 direction are connected to each other by a narrow connection portion 28. The plurality of connected second electrodes 24 extend in the Y1-Y2 direction, and a plurality of second electrodes 24 are arranged at intervals in the X1-X2 direction.

図2に示すように、接続された複数の第1の電極22と、接続された複数の第2の電極24とは、互いに交差して形成されている。図3に示すように、接続部28とブリッジ部27とが交差する部分において、接続部28を覆うように交差部絶縁層54が設けられており、接続部28及び交差部絶縁層54を跨がってブリッジ部27が形成されている。図3に示すように、接続部28をX1−X2方向に挟むように配置された第1の電極22同士はブリッジ部27によって接続されている。このように、第1の電極22と第2の電極24とは、互いに絶縁された状態で形成される。   As shown in FIG. 2, the plurality of connected first electrodes 22 and the plurality of connected second electrodes 24 are formed so as to cross each other. As shown in FIG. 3, a crossing insulating layer 54 is provided so as to cover the connecting part 28 at a portion where the connecting part 28 and the bridge part 27 intersect, and straddles the connecting part 28 and the crossing insulating layer 54. Accordingly, a bridge portion 27 is formed. As shown in FIG. 3, the first electrodes 22 arranged so as to sandwich the connection portion 28 in the X1-X2 direction are connected by a bridge portion 27. Thus, the first electrode 22 and the second electrode 24 are formed in a state of being insulated from each other.

また、図2に示すように第1の電極22及び第2の電極24に接続された複数の配線29は、基材21の非入力領域16に形成されている。複数の配線29は、基材21の非入力領域16を引き回されて、外部回路と接続するための端子部30に接続される。   In addition, as shown in FIG. 2, a plurality of wirings 29 connected to the first electrode 22 and the second electrode 24 are formed in the non-input region 16 of the base material 21. The plurality of wirings 29 are routed through the non-input area 16 of the base material 21 and connected to the terminal portion 30 for connecting to an external circuit.

本実施形態において、基材21は、フィルム状の樹脂材料を用いて形成されており、ポリカーボネート樹脂(PC)、ポリエチレンテレフタレート樹脂(PET)、ポリエチレンナフタレート樹脂(PEN)、環状ポリオレフィン(COP)、ポリメタクリル酸メチル樹脂(PMMA)等の透光性樹脂材料が用いられる。第1の電極22、第2の電極24、及び接続部28は、ITO(Indium Tin Oxide)、SnO、ZnO等の透明導電材料を用いて形成されており、スパッタや蒸着等の薄膜法により形成される。また、ブリッジ部27、Cu、Ag、Au等の金属材料やCuNi、AgPd等の合金、ITO等の導電性酸化物材料を用いることができる。配線29及び端子部30には、Cu、Ag、Au等の金属材料やITO等の導電性酸化物材料を用いることができる。 In this embodiment, the base material 21 is formed using a film-like resin material, and includes polycarbonate resin (PC), polyethylene terephthalate resin (PET), polyethylene naphthalate resin (PEN), cyclic polyolefin (COP), A translucent resin material such as polymethyl methacrylate resin (PMMA) is used. The first electrode 22, the second electrode 24, and the connection portion 28 are formed using a transparent conductive material such as ITO (Indium Tin Oxide), SnO 2 , or ZnO, and are formed by a thin film method such as sputtering or vapor deposition. It is formed. Further, the bridge portion 27, a metal material such as Cu, Ag, or Au, an alloy such as CuNi or AgPd, or a conductive oxide material such as ITO can be used. For the wiring 29 and the terminal portion 30, a metal material such as Cu, Ag, or Au, or a conductive oxide material such as ITO can be used.

本実施形態の静電容量式センサ部20は、第1の電極22と第2の電極24との間で静電容量を形成するように配置されている。操作者が入力操作を行う際に、表面パネル31表面の入力領域15に指などの被検出体を接触させて、または接触させずに近づけた場合に、第1の電極22と第2の電極24との間の静電容量と、各電極と被検出体との間に形成される静電容量とが結合する。この静電容量変化に基づいて入力位置情報が検出される。   The capacitive sensor unit 20 of the present embodiment is arranged so as to form a capacitance between the first electrode 22 and the second electrode 24. When an operator performs an input operation, the first electrode 22 and the second electrode are brought into contact with a detection target such as a finger or the like, without touching the input region 15 on the surface of the front panel 31. The capacitance between the electrode 24 and the capacitance formed between each electrode and the detection object is combined. Input position information is detected based on this capacitance change.

近年、皮脂による汚れを入力表面に付着させない、又は付け爪があっても入力操作をより快適に行うため、指などを表面パネル31表面に接触させずに近づけた状態で多様な入力操作方法を実現することが望まれている。そのため、入力領域15における検出感度の向上が要求されている。この場合、入力領域15の検出感度だけではなく、配線29においても検出感度が向上してしまう。そして、第1の電極22と第2の電極24との間の静電容量変化により検出された入力位置情報は、配線29を介して外部回路へと出力される。導体層55を設けていない場合において、配線29を伝播する信号に外部からの電磁波ノイズが重畳したり、被検出体と配線29との間に静電容量が形成された場合には、誤検出が生じる可能性がある。本実施形態の静電容量式入力装置10において、図1、図3に示すように非入力領域16において配線29に重なる位置に導体層55が設けられている。これにより、配線29への電磁波ノイズの侵入や被検出体と配線29との間の静電容量変化を抑制して誤検出が防止される。なお、導体層55は少なくとも配線29と重なる位置に設けられていればよく、より好ましくは、入力領域15を囲むように設けられていれば、効果的に誤検出が防止される。   In recent years, various input operation methods have been used in a state where fingers are not brought into contact with the surface of the surface panel 31 in order to make the input operation more comfortable even if there are dirts due to sebum on the input surface or even when there are artificial nails. Realization is desired. Therefore, improvement in detection sensitivity in the input region 15 is required. In this case, not only the detection sensitivity of the input area 15 but also the detection sensitivity of the wiring 29 is improved. The input position information detected by the capacitance change between the first electrode 22 and the second electrode 24 is output to an external circuit via the wiring 29. In the case where the conductor layer 55 is not provided, false detection may occur if electromagnetic wave noise from the outside is superimposed on a signal propagating through the wiring 29 or if a capacitance is formed between the detected object and the wiring 29. May occur. In the capacitive input device 10 of the present embodiment, a conductor layer 55 is provided at a position overlapping the wiring 29 in the non-input region 16 as shown in FIGS. Thereby, intrusion of electromagnetic wave noise into the wiring 29 and a change in capacitance between the detected object and the wiring 29 are suppressed, thereby preventing erroneous detection. The conductor layer 55 only needs to be provided at least in a position overlapping the wiring 29, and more preferably, if the conductor layer 55 is provided so as to surround the input region 15, erroneous detection is effectively prevented.

図4は、本実施形態の静電容量式入力装置の部分拡大断面図を示し、特に配線の近傍における部分拡大断面図を示す。図4に示すように、導体層55は、配線29に対して重なる位置に形成されており、導体層55と配線29との間に配線部絶縁層51と嵩上げ層52とが積層されている。図4に示すように、基材21の非入力領域16において、配線29の上に配線部絶縁層51が形成されて、配線部絶縁層51の上に嵩上げ層52が形成されており、導体層55は嵩上げ層52を覆うように形成されている。   FIG. 4 is a partial enlarged cross-sectional view of the capacitive input device of the present embodiment, and particularly shows a partial enlarged cross-sectional view in the vicinity of the wiring. As shown in FIG. 4, the conductor layer 55 is formed at a position overlapping the wiring 29, and the wiring part insulating layer 51 and the raised layer 52 are laminated between the conductor layer 55 and the wiring 29. . As shown in FIG. 4, in the non-input region 16 of the base material 21, a wiring part insulating layer 51 is formed on the wiring 29, and a raised layer 52 is formed on the wiring part insulating layer 51. The layer 55 is formed so as to cover the raised layer 52.

本実施形態において、導体層55は、ブリッジ部27と同じ材料を用いて形成することができ、導体層55とブリッジ部27とを同一工程で形成することができる。導体層55は、例えばCu、Ag、Au等の金属材料やCuNi、AgPd等の合金、ITO等の透明導電性材料が用いられて、スパッタや蒸着等の薄膜法や、スクリーン印刷やインクジェット印刷などの印刷法により形成される。   In the present embodiment, the conductor layer 55 can be formed using the same material as the bridge portion 27, and the conductor layer 55 and the bridge portion 27 can be formed in the same process. The conductor layer 55 is made of, for example, a metal material such as Cu, Ag, or Au, an alloy such as CuNi or AgPd, or a transparent conductive material such as ITO, and a thin film method such as sputtering or vapor deposition, screen printing, ink jet printing, or the like. The printing method is used.

配線部絶縁層51は、配線29と導体層55との間の電気的絶縁を確保するために設けられており、図4に示すように、配線29を覆うように配線部絶縁層51が形成されている。配線部絶縁層51には、絶縁劣化が生じないように耐環境性(耐湿性、耐熱性、耐皮脂性)を有する材料を用いることが好ましい。本実施形態において、例えばノボラック樹脂とアクリル樹脂等の耐環境性樹脂とを混合したものが用いられる。また、嵩上げ層52は、配線29と導体層55との距離を大きくするために設けられており、高い耐環境性は要求されない。嵩上げ層52には、通常のレジスト材料やノボラック樹脂等を用いることができ、フォトリソグラフィ技術により形成される。あるいは、スクリーン印刷やインクジェット印刷などの印刷法により形成することも可能である。本実施形態において、配線部絶縁層51は1μm〜2μm程度の厚さに形成され、嵩上げ層52は、2μm〜5μm程度の厚さに形成される。   The wiring part insulating layer 51 is provided in order to ensure electrical insulation between the wiring 29 and the conductor layer 55. As shown in FIG. 4, the wiring part insulating layer 51 is formed so as to cover the wiring 29. Has been. For the wiring part insulating layer 51, it is preferable to use a material having environment resistance (moisture resistance, heat resistance, sebum resistance) so as not to cause insulation deterioration. In the present embodiment, for example, a mixture of novolac resin and environmental resistant resin such as acrylic resin is used. Further, the raised layer 52 is provided in order to increase the distance between the wiring 29 and the conductor layer 55, and high environmental resistance is not required. For the raised layer 52, a normal resist material, novolak resin, or the like can be used, and the raised layer 52 is formed by a photolithography technique. Alternatively, it can be formed by a printing method such as screen printing or inkjet printing. In this embodiment, the wiring part insulating layer 51 is formed to a thickness of about 1 μm to 2 μm, and the raised layer 52 is formed to a thickness of about 2 μm to 5 μm.

このように、導体層55と配線29との間を絶縁する配線部絶縁層51に加えて、嵩上げ層52が積層されているため、配線部絶縁層51のみを形成した場合に比べて導体層55と配線29との間の距離を大きくして、導体層55と配線29との間に形成される静電容量を小さくすることができる。よって、非入力領域16における寄生容量を低減させることにより、非入力領域16における寄生容量と、入力領域15における静電容量との容量結合を低減できるため、入力領域15における検出感度を向上させることが可能である。また、導体層55と配線29との距離を大きくした場合であっても、外部からの電磁波ノイズの侵入や、被検出体と配線29との間に形成される静電容量に起因する誤検出を防止することができる。   Thus, in addition to the wiring part insulating layer 51 which insulates between the conductor layer 55 and the wiring 29, since the raising layer 52 is laminated | stacked, a conductor layer compared with the case where only the wiring part insulating layer 51 is formed. The capacitance between the conductor layer 55 and the wiring 29 can be reduced by increasing the distance between the wiring 55 and the wiring 29. Therefore, by reducing the parasitic capacitance in the non-input region 16, the capacitive coupling between the parasitic capacitance in the non-input region 16 and the electrostatic capacitance in the input region 15 can be reduced, so that the detection sensitivity in the input region 15 is improved. Is possible. Further, even when the distance between the conductor layer 55 and the wiring 29 is increased, false detection caused by intrusion of electromagnetic wave noise from the outside or capacitance formed between the detected object and the wiring 29 Can be prevented.

なお、本明細書において、配線29と導体層55との距離とは、嵩上げ層52の上面52aに形成された導体層55と配線29との間の垂直方向(Z1−Z2方向)の距離を示す。   In this specification, the distance between the wiring 29 and the conductor layer 55 is the distance in the vertical direction (Z1-Z2 direction) between the conductor layer 55 formed on the upper surface 52a of the raised layer 52 and the wiring 29. Show.

以上のように、本発明の静電容量式入力装置10によれば、導体層55を設けて誤検出を防止するとともに、非入力領域16における配線29と導体層55との間の寄生容量を低減して、入力領域15の検出感度を向上させることが可能である。   As described above, according to the capacitive input device 10 of the present invention, the conductor layer 55 is provided to prevent erroneous detection, and the parasitic capacitance between the wiring 29 and the conductor layer 55 in the non-input region 16 is reduced. It is possible to reduce and improve the detection sensitivity of the input area 15.

また、図4に示すように、嵩上げ層52の厚さは、配線部絶縁層51の厚さよりも厚く形成することが好ましい。こうすれば、配線29と導体層55との距離をより大きくすることができるため、配線29と導体層55との間に形成される寄生容量を効果的に低減させることができる。   Further, as shown in FIG. 4, it is preferable that the raised layer 52 is formed thicker than the wiring portion insulating layer 51. By doing so, the distance between the wiring 29 and the conductor layer 55 can be further increased, so that the parasitic capacitance formed between the wiring 29 and the conductor layer 55 can be effectively reduced.

図4に示すように、配線部絶縁層51及び嵩上げ層52は、配線部絶縁層51の幅寸法(配線29が延在する方向に対して直交するX1−X2方向の寸法)に対して、嵩上げ層52の幅寸法が小さくなるように形成されている。そして、嵩上げ層52の上面52a及び側面52bを覆うように導体層55が形成されている。   As shown in FIG. 4, the wiring part insulating layer 51 and the raised layer 52 have a width dimension (a dimension in the X1-X2 direction orthogonal to the direction in which the wiring 29 extends) of the wiring part insulating layer 51. The raised layer 52 is formed so as to have a smaller width dimension. And the conductor layer 55 is formed so that the upper surface 52a and the side surface 52b of the raising layer 52 may be covered.

このように導体層55を設けることにより、外部から嵩上げ層52の内部に水分などが侵入することを導体層55によって遮蔽することができ、導体層55に覆われた嵩上げ層52の耐環境性(耐湿性、耐皮脂性)を向上させることができる。さらに、嵩上げ層52として吸水性を有する樹脂材料等を用いることが可能となり材料選択性が拡がるため、所定の厚さに形成可能な材料を選択して嵩上げ層52を形成することにより、嵩上げ層52を厚く形成することが容易になる。また、製造コストの低減にもつながる。   By providing the conductor layer 55 in this manner, it is possible to shield moisture and the like from entering the inside of the raised layer 52 from the outside by the conductor layer 55, and the environmental resistance of the raised layer 52 covered with the conductor layer 55. (Moisture resistance and sebum resistance) can be improved. Furthermore, since it is possible to use a water-absorbing resin material or the like as the raised layer 52 and material selectivity is increased, the raised layer 52 is formed by selecting a material that can be formed to a predetermined thickness. It becomes easy to form 52 thickly. It also leads to a reduction in manufacturing costs.

図12に示す従来例の静電容量式入力装置110において、絶縁層154を厚く形成することにより、配線129と導体層155との間の距離を大きくして寄生容量を小さくすることができる。しかし、従来例の静電容量式入力装置110では、配線129の上だけではなく、入力領域115の第1の電極122及び第2の電極の上にも絶縁層154が形成されるため、絶縁層154を厚く形成するとブリッジ部127と配線129との間の絶縁層154も厚くなる。絶縁層154には透明な材料が用いられるが、絶縁層154が厚く形成されると、絶縁層154が形成された領域と、形成されていない領域とのコントラスト差が目立ち、外部から絶縁層154の境界が視認されてしまう。   In the conventional capacitive input device 110 shown in FIG. 12, by forming the insulating layer 154 thick, the distance between the wiring 129 and the conductor layer 155 can be increased to reduce the parasitic capacitance. However, in the capacitance type input device 110 of the conventional example, the insulating layer 154 is formed not only on the wiring 129 but also on the first electrode 122 and the second electrode in the input region 115. When the layer 154 is formed thick, the insulating layer 154 between the bridge portion 127 and the wiring 129 is also thickened. A transparent material is used for the insulating layer 154. However, when the insulating layer 154 is formed thick, a contrast difference between a region where the insulating layer 154 is formed and a region where the insulating layer 154 is not formed is conspicuous, and the insulating layer 154 is externally provided. Will be visually recognized.

本実施形態の静電容量式入力装置10は、図4に示すように、導体層55と配線29との距離は、ブリッジ部27と接続部28との距離よりも大きく形成されている。つまり、配線部絶縁層51と嵩上げ層52との合計厚さは、交差部絶縁層54の厚さよりも厚くなるように形成されている。これにより、非入力領域16において配線部絶縁層51と嵩上げ層52とを設けて寄生容量を低減した場合においても、入力領域15における交差部絶縁層54は厚く形成する必要がないため、交差部絶縁層54が外部から視認されることを防止して、良好な不可視特性が確保される。また、配線部絶縁層51の上に嵩上げ層52を設けても、非入力領域16には加飾層38が設けられているため、導体層55や嵩上げ層52などが外部から視認されることはない。   As shown in FIG. 4, the capacitance type input device 10 of the present embodiment is formed such that the distance between the conductor layer 55 and the wiring 29 is larger than the distance between the bridge portion 27 and the connection portion 28. That is, the total thickness of the wiring part insulating layer 51 and the raised layer 52 is formed to be thicker than the thickness of the intersecting part insulating layer 54. Thereby, even when the wiring part insulating layer 51 and the raised layer 52 are provided in the non-input region 16 to reduce the parasitic capacitance, the crossing insulating layer 54 in the input region 15 does not need to be formed thick. The insulating layer 54 is prevented from being visually recognized from the outside, and good invisible characteristics are ensured. Further, even if the raised layer 52 is provided on the wiring part insulating layer 51, the decorative layer 38 is provided in the non-input region 16, so that the conductor layer 55, the raised layer 52, and the like are visible from the outside. There is no.

交差部絶縁層54と配線部絶縁層51とは同じ材料を用いて形成することが好適である。こうすれば、交差部絶縁層54と配線部絶縁層51とを同一の工程で形成することができるため、静電式入力装置10の製造工程を削減して製造コストの低減が可能である。   The intersection insulating layer 54 and the wiring insulating layer 51 are preferably formed using the same material. By so doing, the crossing insulating layer 54 and the wiring insulating layer 51 can be formed in the same process, so that the manufacturing process of the electrostatic input device 10 can be reduced and the manufacturing cost can be reduced.

図5は、第1の実施形態の静電容量式入力装置における第1の変形例を示す、部分拡大断面図である。図5に示すように、第1の変形例の静電容量式入力装置10において、導体層55の構成が異なっている。本変形例において、導体層55は嵩上げ層52の上面52aに形成されており、側面52bには形成されていない。このような態様であっても、配線29と導体層55との間の寄生容量を低減させて、入力領域15における検出感度を向上させることができる。   FIG. 5 is a partially enlarged cross-sectional view showing a first modification of the capacitive input device according to the first embodiment. As shown in FIG. 5, the configuration of the conductor layer 55 is different in the capacitive input device 10 of the first modification. In this modification, the conductor layer 55 is formed on the upper surface 52a of the raised layer 52 and is not formed on the side surface 52b. Even in such an aspect, the parasitic capacitance between the wiring 29 and the conductor layer 55 can be reduced, and the detection sensitivity in the input region 15 can be improved.

第1の変形例における導体層55及び嵩上げ層52の構造は、図4に示す構造よりも比較的単純であるため、導体層55及び嵩上げ層52をスクリーン印刷法により形成することが好適である。スクリーン印刷法などの印刷法で形成することにより安価に製造することができ、また、嵩上げ層52を厚く形成することが容易に実現される。   Since the structure of the conductor layer 55 and the raised layer 52 in the first modification is relatively simpler than the structure shown in FIG. 4, it is preferable to form the conductor layer 55 and the raised layer 52 by screen printing. . By forming by a printing method such as a screen printing method, it can be manufactured at a low cost, and it is easy to form the raised layer 52 thick.

図6は、第1の実施形態の静電容量式入力装置における第2の変形例を示す、部分拡大断面図である。図6に示すように、表面パネル31の裏面において第1の透明充填層35が設けられるとともに、基材21の入力操作側の面において第2の透明充填層36が設けられている。第1の透明充填層35は、加飾層38の厚さと同等の厚さで形成されており、表面パネル31と加飾層38とで形成される段差(以下、「加飾段差39」という。)を埋めるように、表面パネル31の入力領域15に形成されている。また、第2の透明充填層36は、配線部絶縁層51、嵩上げ層52及び導体層55の合計厚さと同等の厚さで形成されている。そして、第2の透明充填層36は、配線部絶縁層51、嵩上げ層52及び導体層55等の積層構造体と基材21とで形成される段差(以下、「配線部段差53」という)を埋めるように、基材21の入力領域15に形成されている。   FIG. 6 is a partially enlarged cross-sectional view showing a second modification of the capacitive input device according to the first embodiment. As shown in FIG. 6, the first transparent filling layer 35 is provided on the back surface of the front panel 31, and the second transparent filling layer 36 is provided on the input operation side surface of the substrate 21. The first transparent filling layer 35 is formed with a thickness equivalent to the thickness of the decorative layer 38, and a step formed by the front panel 31 and the decorative layer 38 (hereinafter referred to as “decorative step 39”). .) Is formed in the input region 15 of the front panel 31. The second transparent filling layer 36 is formed with a thickness equivalent to the total thickness of the wiring part insulating layer 51, the raised layer 52, and the conductor layer 55. The second transparent filling layer 36 has a step formed by a laminated structure such as the wiring part insulating layer 51, the raised layer 52, and the conductor layer 55 and the base material 21 (hereinafter referred to as “wiring part step 53”). Is formed in the input region 15 of the base material 21.

第1の透明充填層35及び第2の透明充填層36には、例えばアクリル樹脂等の透光性の樹脂材料を用いることができ、インクジェット印刷やスクリーン印刷により形成可能である。   For the first transparent filling layer 35 and the second transparent filling layer 36, for example, a light-transmitting resin material such as acrylic resin can be used, and can be formed by ink jet printing or screen printing.

本変形例において、第1の透明充填層35及び第2の透明充填層36を設けることにより、粘着層32によって貼り合わされる表面パネル31側の段差及び基材21側の段差を小さくすることができる。これにより、粘着層32を介して貼り合わされる厚さ方向の距離のばらつき及び局所的な変化が解消されるため、粘着層32の柔軟性によって隙間無く表面パネル31と基材21とが貼り合わされる。したがって、加飾段差39や配線部段差53における気泡の発生を防止できる。   In this modification, by providing the first transparent filling layer 35 and the second transparent filling layer 36, the step on the front panel 31 side and the step on the base material 21 side to be bonded together by the adhesive layer 32 can be reduced. it can. Thereby, since the dispersion | variation and the local change of the distance of the thickness direction bonded through the adhesion layer 32 are eliminated, the surface panel 31 and the base material 21 are bonded together without the clearance gap by the softness | flexibility of the adhesion layer 32. The Therefore, it is possible to prevent generation of bubbles in the decorative step 39 and the wiring step 53.

特に、本実施形態の静電容量式入力装置10のように嵩上げ層52が形成されている構成において、透明充填層を設けない場合には、粘着層32の柔軟性によって吸収しなければいけない段差の高さが大きくなる。そのため、加飾段差39と粘着層32との間や配線部段差53と粘着層32との間に気泡が発生しやすくなる。よって、本実施形態において、第1の透明充填層35及び第2の透明充填層36を設けることは、気泡の発生の防止に効果的である。   In particular, in the configuration in which the raised layer 52 is formed as in the capacitance-type input device 10 of the present embodiment, the step that must be absorbed by the flexibility of the adhesive layer 32 when the transparent filling layer is not provided. The height of will increase. Therefore, air bubbles are easily generated between the decorative step 39 and the adhesive layer 32 and between the wiring portion step 53 and the adhesive layer 32. Therefore, in this embodiment, providing the first transparent filling layer 35 and the second transparent filling layer 36 is effective in preventing the generation of bubbles.

図7は、第1の実施形態の静電容量式入力装置における第3の変形例を示す、部分拡大断面図である。本変形例において、表面パネル31の裏面に第1の透明充填層35が設けられており、基材21側には透明充填層は設けられていない。本変形例において、第1の透明充填層35は、加飾層38の下面38bの一部に乗り上げて形成されており、加飾層38よりも厚くなるように形成されている。つまり、図7に示すように、第1の透明充填層35は加飾層38の下面38bよりも基材21方向に向かう凸形状を有する。   FIG. 7 is a partially enlarged cross-sectional view showing a third modification of the capacitive input device according to the first embodiment. In the present modification, the first transparent filling layer 35 is provided on the back surface of the front panel 31, and no transparent filling layer is provided on the substrate 21 side. In the present modification, the first transparent filling layer 35 is formed so as to ride on a part of the lower surface 38 b of the decorative layer 38 and is thicker than the decorative layer 38. That is, as shown in FIG. 7, the first transparent filling layer 35 has a convex shape toward the base material 21 rather than the lower surface 38 b of the decorative layer 38.

図7に示すように、第1の透明充填層35を凸形状に形成することにより、配線部段差53を第1の透明充填層35の凸形状により吸収することができる。このような態様であっても、粘着層32を介して貼り合わされる厚さ方向の距離のばらつきや局所的な変化が抑えられるため、気泡の混入を防止して表面パネル31と基材21とが貼り合わされる。   As shown in FIG. 7, by forming the first transparent filling layer 35 in a convex shape, the wiring portion step 53 can be absorbed by the convex shape of the first transparent filling layer 35. Even in such an embodiment, the variation in the distance in the thickness direction and the local change bonded through the adhesive layer 32 can be suppressed. Are pasted together.

<第2の実施形態>
図8は、第2の実施形態の静電容量式入力装置を示す、部分拡大断面図である。第2の実施形態の静電容量式入力装置11は、図8に示すように、配線29の上に設けられた配線部絶縁層51と嵩上げ層52の構成が異なっており、入力領域15における第1の電極22、第2の電極24(図8には接続部28のみ示す)等のパターンは、図2に示す第1の実施形態と同様である。
<Second Embodiment>
FIG. 8 is a partially enlarged cross-sectional view showing the capacitive input device according to the second embodiment. As shown in FIG. 8, the capacitive input device 11 of the second embodiment is different in the configuration of the wiring part insulating layer 51 and the raised layer 52 provided on the wiring 29, and in the input region 15. Patterns such as the first electrode 22 and the second electrode 24 (only the connection portion 28 is shown in FIG. 8) are the same as those in the first embodiment shown in FIG.

図8に示すように、本実施形態の静電容量式入力装置11において、配線29の上に嵩上げ層52が形成されて、嵩上げ層52の上に配線部絶縁層51が形成されている。そして、導体層55は配線部絶縁層51の上面51aに形成される。また、配線部絶縁層51は嵩上げ層52を覆うように形成されており、嵩上げ層52の上面52a及び側面52bにわたって形成されている。   As shown in FIG. 8, in the capacitive input device 11 of the present embodiment, a raised layer 52 is formed on the wiring 29, and a wiring part insulating layer 51 is formed on the raised layer 52. The conductor layer 55 is formed on the upper surface 51 a of the wiring part insulating layer 51. Further, the wiring part insulating layer 51 is formed so as to cover the raised layer 52 and is formed over the upper surface 52 a and the side surface 52 b of the raised layer 52.

本実施形態においても、配線部絶縁層51に加えて嵩上げ層52が形成されているため、配線29と導体層55との距離を大きくすることができる。これにより、導体層55と配線29との間に形成される静電容量を小さくすることができ、非入力領域16における寄生容量が低減する。よって、非入力領域16における寄生容量と、入力領域15における静電容量との容量結合を低減できるため、入力領域15における検出感度を向上させることが可能である。また、本実施形態においても導体層55を設けることにより、外部からの電磁波ノイズの侵入や、被検出体と配線29との間に形成される静電容量に起因する誤検出の発生が防止される。   Also in this embodiment, since the raised layer 52 is formed in addition to the wiring part insulating layer 51, the distance between the wiring 29 and the conductor layer 55 can be increased. Thereby, the electrostatic capacitance formed between the conductor layer 55 and the wiring 29 can be reduced, and the parasitic capacitance in the non-input region 16 is reduced. Therefore, since the capacitive coupling between the parasitic capacitance in the non-input region 16 and the electrostatic capacitance in the input region 15 can be reduced, the detection sensitivity in the input region 15 can be improved. Also in the present embodiment, the provision of the conductor layer 55 prevents intrusion of electromagnetic wave noise from the outside and occurrence of false detection due to the capacitance formed between the detected object and the wiring 29. The

また、配線部絶縁層51が嵩上げ層52を覆うように形成されているため、外部から嵩上げ層52に水分などが侵入することを配線部絶縁層51により遮蔽することができ、配線部絶縁層51で覆われた嵩上げ層52の耐環境性(耐湿性、耐皮脂性等)を向上させることができる。すなわち、嵩上げ層52として吸水性のある樹脂材料を用いた場合であっても絶縁劣化を防止可能であり、嵩上げ層52の材料選択性が拡がるため、製造コストの低減につながり、また、嵩上げ層52を厚く形成することが容易になる。なお、図8では導体層55を配線部絶縁層51の上面51aに形成しているが、配線部絶縁層51の上面51aから側面51bにわたって、配線部絶縁層51の一部を覆うように導体層55を形成することも可能である。   In addition, since the wiring part insulating layer 51 is formed so as to cover the raised layer 52, the wiring part insulating layer 51 can shield moisture and the like from entering the raised layer 52 from the outside. The environmental resistance (moisture resistance, sebum resistance, etc.) of the raised layer 52 covered with 51 can be improved. That is, even when a resin material having water absorbency is used as the raised layer 52, insulation deterioration can be prevented, and the material selectivity of the raised layer 52 is expanded, leading to a reduction in manufacturing cost, and the raised layer. It becomes easy to form 52 thickly. In FIG. 8, the conductor layer 55 is formed on the upper surface 51a of the wiring part insulating layer 51. However, the conductor layer 55 covers a part of the wiring part insulating layer 51 from the upper surface 51a to the side surface 51b of the wiring part insulating layer 51. It is also possible to form the layer 55.

<第3の実施形態>
図9は、第3の実施形態の静電容量式入力装置における、基材、及び基材に形成された各電極、配線を示す平面図である。図10は、図9に示す基材を表面パネルに貼り合わせて静電容量式入力装置としたときに、図9のX−X線の位置で切断して矢印方向から見たときの部分拡大断面図である。
<Third Embodiment>
FIG. 9 is a plan view showing a base material, and each electrode and wiring formed on the base material in the capacitive input device of the third embodiment. FIG. 10 is a partially enlarged view when the substrate shown in FIG. 9 is bonded to the front panel to form a capacitance-type input device and is cut from the position of line XX in FIG. It is sectional drawing.

図9に示すように、本実施形態の静電容量式入力装置12は、入力領域15における各電極の構造が異なっている。図9に示すように、第1の電極23は、Y1−Y2方向の幅寸法がX2方向に向かうにしたがって徐々に小さくなるように形成されている。また、第2の電極25は、Y1−Y2方向の幅寸法がX1方向に向かうにしたがって徐々に小さくなるように形成されている。この第1の電極23と第2の電極25とが1組として間隔を設けて配置されており、1組の第1の電極23及び第2の電極25が、Y1−Y2方向において複数配置されている。そして、配線29は、第1の電極23及び第2の電極25のそれぞれに接続されるとともに、非入力領域16を引き回されている。   As shown in FIG. 9, the capacitive input device 12 of the present embodiment is different in the structure of each electrode in the input region 15. As shown in FIG. 9, the first electrode 23 is formed such that the width dimension in the Y1-Y2 direction gradually decreases as it goes in the X2 direction. The second electrode 25 is formed such that the width dimension in the Y1-Y2 direction gradually decreases as it goes in the X1 direction. The first electrode 23 and the second electrode 25 are arranged as a set with a space therebetween, and a plurality of sets of the first electrode 23 and the second electrode 25 are arranged in the Y1-Y2 direction. ing. The wiring 29 is connected to each of the first electrode 23 and the second electrode 25 and is routed through the non-input region 16.

このようなパターンであっても、入力操作時において指などの被検出体が近づいたときに、第1の電極23と第2の電極25との間の静電容量と、各電極と被検出体との間に形成される静電容量とが結合する。この静電容量変化に基づいて入力位置情報が検出される。   Even in such a pattern, when an object to be detected such as a finger approaches during an input operation, the capacitance between the first electrode 23 and the second electrode 25, each electrode, and the object to be detected The capacitance formed between the body and the body is combined. Input position information is detected based on this capacitance change.

図9に示すように、入力位置情報を検出する第1の電極23及び第2の電極25のパターンが異なる場合においても、本発明を適用可能である。図10に示すように、本実施形態においても、配線29と重なる位置に導電層55を設けて、配線29と導電層55との間に配線部絶縁層51と嵩上げ層52とを形成することができる。本実施形態においても、非入力領域16における寄生容量を低減して、入力領域15における検出感度を向上させることができる。   As shown in FIG. 9, the present invention can be applied even when the patterns of the first electrode 23 and the second electrode 25 that detect input position information are different. As shown in FIG. 10, also in this embodiment, the conductive layer 55 is provided at a position overlapping the wiring 29, and the wiring portion insulating layer 51 and the raised layer 52 are formed between the wiring 29 and the conductive layer 55. Can do. Also in this embodiment, the parasitic capacitance in the non-input area 16 can be reduced and the detection sensitivity in the input area 15 can be improved.

図10に示す導電層55、配線部絶縁層51、及び嵩上げ層52の構成や材料等は、図4に示す第1の実施形態と同様に形成することができる。また、他の変形例、第2の実施形態に示した構成を適用することも可能である。   The configurations, materials, and the like of the conductive layer 55, the wiring portion insulating layer 51, and the raised layer 52 shown in FIG. 10 can be formed in the same manner as in the first embodiment shown in FIG. Moreover, it is also possible to apply the structure shown in another modification and 2nd Embodiment.

また、図11は第3の実施形態の静電容量式入力装置12の変形例を示し、基材、及び基材に形成された各電極、配線を示す平面図である。図11に示すように、複数の矩形状の電極26が入力領域15に配列されており、配線29は電極26のそれぞれに接続されて非入力領域16に引き出される。なお、図11では配線29を一部省略して示しているが、配線29のそれぞれは、外部回路と接続するための端子部30に接続される。本変形例の静電容量式入力装置12は、複数の電極26のそれぞれについて被検出体との間の静電容量変化を検出して入力位置情報を検出することができる。   FIG. 11 is a plan view showing a modified example of the capacitance-type input device 12 of the third embodiment, showing the substrate, each electrode and wiring formed on the substrate. As shown in FIG. 11, a plurality of rectangular electrodes 26 are arranged in the input region 15, and the wiring 29 is connected to each of the electrodes 26 and drawn out to the non-input region 16. Note that although the wiring 29 is partially omitted in FIG. 11, each of the wirings 29 is connected to a terminal portion 30 for connection to an external circuit. The capacitance-type input device 12 according to this modification can detect input position information by detecting a change in capacitance between the plurality of electrodes 26 and the detection target.

このようなパターンにおいて、配線29の本数や配線29の全体の面積が増大するため寄生容量が大きくなり、入力領域15の検出感度を向上させたときに、寄生容量の影響が増大する。本変形例において、図10と同様に、導電層55、配線部絶縁層51、及び嵩上げ層52を設けることにより、誤検出を抑制するとともに、配線29と導電層55との間の寄生容量を効果的に低減させて入力領域15の検出感度を向上させることができる。   In such a pattern, the parasitic capacitance increases because the number of wirings 29 and the entire area of the wiring 29 increase, and the influence of the parasitic capacitance increases when the detection sensitivity of the input region 15 is improved. In this modified example, as in FIG. 10, by providing the conductive layer 55, the wiring part insulating layer 51, and the raised layer 52, the false detection is suppressed and the parasitic capacitance between the wiring 29 and the conductive layer 55 is reduced. It is possible to effectively reduce the detection sensitivity of the input region 15.

第1の実施形態から第3の実施形態の静電容量式入力装置10、11、12では、いずれも基材21の片面において、各電極及び配線を設けた構成を示したが、これに限定されない。基材21の一方の面に第1の電極を形成し、基材21の他方の面に第2の電極を形成するような構成や、第1の電極を形成した第1の基材と、第2の電極を形成した第2の基材とを用意して、第1の基材と第2の基材とを貼り合わせた多層構造等であっても、本発明を適用することができる。   In the capacitance type input devices 10, 11, and 12 of the first to third embodiments, the configuration in which each electrode and wiring are provided on one side of the base material 21 is shown, but the present invention is not limited thereto. Not. A configuration in which the first electrode is formed on one surface of the base material 21 and the second electrode is formed on the other surface of the base material 21, or the first base material on which the first electrode is formed, The present invention can be applied even to a multilayer structure or the like prepared by preparing a second base material on which a second electrode is formed and bonding the first base material and the second base material together. .

10、11、12 静電容量式入力装置
15 入力領域
16 非入力領域
20 静電容量式センサ部
21 基材
22、23 第1の電極
24、25 第2の電極
26 電極
27 ブリッジ部
28 接続部
29 配線
31 表面パネル
32 粘着層
35 第1の透明充填層
36 第2の透明充填層
38 加飾層
51 配線部絶縁層
52 嵩上げ層
54 交差部絶縁層
55 導体層
10, 11, 12 Capacitive input device 15 Input region 16 Non-input region 20 Capacitive sensor unit 21 Base material 22, 23 First electrode 24, 25 Second electrode 26 Electrode 27 Bridge unit 28 Connection unit DESCRIPTION OF SYMBOLS 29 Wiring 31 Front panel 32 Adhesive layer 35 1st transparent filling layer 36 2nd transparent filling layer 38 Decorating layer 51 Wiring part insulating layer 52 Raised layer 54 Crossing part insulating layer 55 Conductor layer

Claims (4)

基材と、複数の電極と、前記電極に接続された配線と、導体層と、を有し、
前記基材において、入力操作を行う入力領域と、前記入力領域の外側の非入力領域とが設定されており、
複数の前記電極は前記基材の前記入力領域に形成されるとともに、前記配線は前記基材の非入力領域に形成されており、
前記導体層は、前記配線に対して重なる位置に配置されて、
前記導体層と前記配線との間に配線部絶縁層と嵩上げ層とが積層され、
前記複数の電極は、透光性の複数の第1の電極及び複数の第2の電極を有して構成され、
前記第1の電極は、前記基材面内の第1の方向において間隔を設けて配置されるとともに、隣り合う前記第1の電極同士はブリッジ部によって接続されており、
前記第2の電極は、前記第1の方向に交差する第2の方向において間隔を設けて配置されるとともに、隣り合う前記第2の電極同士は接続部によって接続されており、
前記接続部を覆うように交差部絶縁層が形成されて、前記ブリッジ部は、前記接続部に対して平面視で交差するように前記接続部及び前記交差部絶縁層を跨がって形成されており、
前記導体層と前記配線との距離は、前記ブリッジ部と前記接続部との距離よりも大きいことを特徴とする静電容量式入力装置。
A substrate, a plurality of electrodes, wiring connected to the electrodes, and a conductor layer;
In the base material, an input area for performing an input operation and a non-input area outside the input area are set,
A plurality of the electrodes are formed in the input region of the base material, and the wiring is formed in a non-input region of the base material,
The conductor layer is disposed at a position overlapping the wiring,
A wiring part insulating layer and a raised layer are laminated between the conductor layer and the wiring,
The plurality of electrodes includes a plurality of light-transmitting first electrodes and a plurality of second electrodes,
The first electrodes are arranged at intervals in a first direction within the substrate surface, and the adjacent first electrodes are connected by a bridge portion,
The second electrodes are arranged at intervals in a second direction intersecting the first direction, and the adjacent second electrodes are connected by a connecting portion,
An intersection insulating layer is formed so as to cover the connection portion, and the bridge portion is formed across the connection portion and the intersection insulating layer so as to intersect the connection portion in plan view. And
The capacitance-type input device, wherein a distance between the conductor layer and the wiring is larger than a distance between the bridge portion and the connection portion.
前記配線の上に前記配線部絶縁層が形成されて、前記配線部絶縁層の上に前記嵩上げ層が形成されており、
前記導体層は前記嵩上げ層を覆うように形成されていることを特徴とする請求項1に記載の静電容量式入力装置。
The wiring part insulating layer is formed on the wiring, and the raised layer is formed on the wiring part insulating layer,
The capacitive input device according to claim 1, wherein the conductor layer is formed so as to cover the raised layer.
前記配線の上に前記嵩上げ層が形成されて、前記嵩上げ層の上に前記配線部絶縁層が形成されており、
前記配線部絶縁層は前記嵩上げ層を覆うように形成されていることを特徴とする請求項1に記載の静電容量式入力装置。
The raised layer is formed on the wiring, and the wiring part insulating layer is formed on the raised layer,
The capacitive input device according to claim 1, wherein the wiring part insulating layer is formed so as to cover the raised layer.
前記交差部絶縁層と前記配線部絶縁層とは同じ材料により形成されていることを特徴とする請求項1に記載の静電容量式入力装置。   The capacitive input device according to claim 1, wherein the intersecting portion insulating layer and the wiring portion insulating layer are formed of the same material.
JP2015082473A 2015-04-14 2015-04-14 Capacitive input device Active JP5908637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015082473A JP5908637B2 (en) 2015-04-14 2015-04-14 Capacitive input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015082473A JP5908637B2 (en) 2015-04-14 2015-04-14 Capacitive input device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013041423A Division JP5750466B2 (en) 2013-03-04 2013-03-04 Capacitive input device

Publications (2)

Publication Number Publication Date
JP2015149094A true JP2015149094A (en) 2015-08-20
JP5908637B2 JP5908637B2 (en) 2016-04-26

Family

ID=53892347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015082473A Active JP5908637B2 (en) 2015-04-14 2015-04-14 Capacitive input device

Country Status (1)

Country Link
JP (1) JP5908637B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019061403A (en) * 2017-09-26 2019-04-18 エルジー ディスプレイ カンパニー リミテッド Sensor element, touch sensor and display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227793A (en) * 2010-04-22 2011-11-10 Hitachi Displays Ltd Touch panel and display device
JP2013012182A (en) * 2011-05-27 2013-01-17 Kyocera Corp Input unit, display unit, and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227793A (en) * 2010-04-22 2011-11-10 Hitachi Displays Ltd Touch panel and display device
JP2013012182A (en) * 2011-05-27 2013-01-17 Kyocera Corp Input unit, display unit, and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019061403A (en) * 2017-09-26 2019-04-18 エルジー ディスプレイ カンパニー リミテッド Sensor element, touch sensor and display

Also Published As

Publication number Publication date
JP5908637B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
KR101598412B1 (en) Electrode sheet and touch input device
US9626052B2 (en) Touch panel
TWI585659B (en) Capacitive touch panel and method for fabricating touch panel reducing visibility of its metal conductor
CN109782953B (en) Touch structure and touch display device
TW201530404A (en) Touch panel
US20140028928A1 (en) Touch pannel and method of manufacturing the same
JP2010182277A (en) Input device
US20110242017A1 (en) Touch screen panel
KR20130004560A (en) Translucent inputting device
JP5750466B2 (en) Capacitive input device
JP6418910B2 (en) Touch screen, touch panel and display device
JP2013246626A (en) Touch panel and input device using the same
JP5472858B2 (en) Touch switch
JP2017207816A (en) Touch panel
JP2012022427A (en) Capacitance-type input device
JP2015011493A (en) Input device
TWI606377B (en) Touch panel
JP2014170334A (en) Capacitance touch panel, and handheld electronic apparatus using the same
JPWO2017183315A1 (en) Capacitive sensor
JP2017021631A (en) Capacitive input device
JP5908637B2 (en) Capacitive input device
JP7026525B2 (en) Sensor device
JP2015011492A (en) Input device and manufacturing method therefor
JP2017068819A (en) Touch panel
JP2016148926A (en) Touch panel sensor, touch panel device, and conductive pattern substrate

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160323

R150 Certificate of patent or registration of utility model

Ref document number: 5908637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350