JP2015126188A - Semiconductor device manufacturing method, semiconductor device and semiconductor composite device - Google Patents
Semiconductor device manufacturing method, semiconductor device and semiconductor composite device Download PDFInfo
- Publication number
- JP2015126188A JP2015126188A JP2013271527A JP2013271527A JP2015126188A JP 2015126188 A JP2015126188 A JP 2015126188A JP 2013271527 A JP2013271527 A JP 2013271527A JP 2013271527 A JP2013271527 A JP 2013271527A JP 2015126188 A JP2015126188 A JP 2015126188A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- single crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明は、低コストで簡単な工程によって、Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、半導体装置、及び半導体複合装置に関するものである。 The present invention relates to a method of manufacturing a semiconductor device, a semiconductor device, and a semiconductor composite device for obtaining a high-quality circuit / element formation region having a flat peeling surface from an Si substrate by a low-cost and simple process. is there.
従来、第１単結晶Ｓｉ基板表面から深さ方向に水素イオンを注入して、所定の深さに水素イオン注入層（水素添加層）を形成し、ＳｉＯ２層を形成した第２単結晶Ｓｉ基板上に接合した後に、第１単結晶Ｓｉ基板の水素添加層より深いＳｉ基板側の部分を剥離することにより、ＳＯＩ（Si1icon on Insulator）基板が製造されている。 Conventionally, hydrogen ions are implanted in the depth direction from the surface of a first single crystal Si substrate to form a hydrogen ion implanted layer (hydrogenated layer) at a predetermined depth, and a second single crystal Si in which an SiO 2 layer is formed. After bonding on the substrate, a portion on the Si substrate side deeper than the hydrogenation layer of the first single crystal Si substrate is peeled to manufacture an SOI (Si1 icon on Insulator) substrate.
単結晶Ｓｉ薄膜デバイス層の転写方法について、ＳｉＯ２層での剥離方法を使った技術が、例えば、特許文献１に開示されている。この特許文献１に開示された技術は、単結晶Ｓｉ薄膜デバイスを形成したＳＯＩ基板にデバイス形成後、酸化膜をエッチングし、単結晶Ｓｉ基板を剥離する技術である。 As a method for transferring a single crystal Si thin film device layer, a technique using a peeling method with a SiO 2 layer is disclosed in Patent Document 1, for example. The technique disclosed in Patent Document 1 is a technique in which a device is formed on an SOI substrate on which a single crystal Si thin film device is formed, an oxide film is etched, and the single crystal Si substrate is peeled off.
しかしながら、従来の単結晶Ｓｉ基板の剥離方法では、ＳｉＯ２層のエッチングが非常に遅く、製造時間が長くなる課題があった。 However, the conventional single crystal Si substrate peeling method has a problem that the etching of the SiO 2 layer is very slow and the manufacturing time becomes long.
本発明の半導体装置の製造方法は、Ｓｉ（１１１）基板からなる第１基板上に、エッチングストップ膜を形成する第１工程と、前記エッチングストップ膜上に、Ｓｉ薄膜を形成する第２工程と、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を剥離する第３工程と、剥離された前記エッチングストップ膜及び前記Ｓｉ薄膜における前記エッチングストップ膜の下面を、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着させて接合する第４工程と、を有することを特徴とする。 The semiconductor device manufacturing method of the present invention includes a first step of forming an etching stop film on a first substrate made of a Si (111) substrate, and a second step of forming a Si thin film on the etching stop film. Etching along the (111) plane of the first substrate, and removing the etching stop film and the Si thin film from the first substrate; and removing the etching stop film and the Si thin film from the first substrate. And a fourth step of bonding the lower surface of the etching stop film directly on the second substrate or the bonding layer formed on the surface of the second substrate.
本発明の半導体装置は、上面に回路・素子形成領域が形成された単結晶Ｓｉ薄膜素子を備え、前記単結晶Ｓｉ薄膜素子の下面が、エッチングストップ膜を介して、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着されて固定されていることを特徴とする。 The semiconductor device of the present invention includes a single crystal Si thin film element having a circuit / element formation region formed on an upper surface, and the lower surface of the single crystal Si thin film element is on the second substrate via the etching stop film, or It is characterized in that it is directly adhered and fixed on the bonding layer formed on the surface of the second substrate.
本発明の半導体複合装置は、前記半導体装置と、上面に電極が形成された単結晶薄膜発光素子と、を備え、前記単結晶薄膜発光素子の下面は、前記第２基板上又は前記接合層上に直接密着されて固定されており、前記単結晶Ｓｉ薄膜素子と前記単結晶薄膜発光素子の前記電極と、が配線によって接続されていることを特徴とする。 The semiconductor composite device of the present invention includes the semiconductor device and a single crystal thin film light emitting element having an electrode formed on an upper surface, and the lower surface of the single crystal thin film light emitting element is on the second substrate or the bonding layer. The single crystal Si thin film element and the electrode of the single crystal thin film light emitting element are connected by a wiring.
本発明によれば、Ｓｉ（１１１）基板から、平坦な剥離面を有する高品質の回路・素子形成領域が形成されたＳｉ薄膜等を生産性高く得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, Si thin film etc. in which the high quality circuit and element formation area | region which has a flat peeling surface were formed from Si (111) board | substrate can be obtained with high productivity.
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.
（実施例１の半導体装置の構成）
図１は、本発明の実施例１における半導体装置の概略を示す斜視図である。
(Configuration of Semiconductor Device of Example 1)
FIG. 1 is a perspective view schematically showing a semiconductor device according to Embodiment 1 of the present invention.
この半導体装置１では、所定の領域（サイズ）に分離されたエッチングストップ膜（例えば、ＳｉＯ２膜）１１ａの上面に、所定のサイズに分離された単結晶Ｓｉ薄膜（例えば、単結晶Ｓｉ（１００）薄膜）１２ａが形成されている。ＳｉＯ２膜１１ａは、ＫＯＨ、ＴＭＡＨ（Tetra-Methyl-Ammonium-Hydroxide）等のエッチング液に対してエッチング耐性が高い（即ち、エッチングレートが低い）膜である。単結晶Ｓｉ（１００）薄膜１２ａの上面には、回路・素子形成領域１３が形成されている。回路・素子形成領域１３は、単結晶Ｓｉ（１００）薄膜１２ａに、集積回路、単独の素子、あるいは複合素子等の回路・素子が形成された領域である。この回路・素子形成領域１３には、素子を構成する層間絶縁膜や金属薄膜配線を有する単層又は多層配線領域等を含んでいる。 In the semiconductor device 1, a single crystal Si thin film (for example, single crystal Si (100) separated into a predetermined size) is formed on the upper surface of an etching stop film (for example, SiO 2 film) 11a separated into a predetermined region (size). ) Thin film) 12a is formed. The SiO 2 film 11a is a film having a high etching resistance (that is, an etching rate is low) with respect to an etching solution such as KOH and TMAH (Tetra-Methyl-Ammonium-Hydroxide). A circuit / element formation region 13 is formed on the top surface of the single crystal Si (100) thin film 12a. The circuit / element formation region 13 is a region in which a circuit / element such as an integrated circuit, a single element, or a composite element is formed on the single crystal Si (100) thin film 12a. The circuit / element formation region 13 includes a single layer or multilayer wiring region having an interlayer insulating film or metal thin film wiring constituting the element.
回路・素子形成領域１３が形成された単結晶Ｓｉ（１００）薄膜１２ａと、ＳｉＯ２膜１１ａと、によって単結晶Ｓｉ薄膜素子（例えば、単結晶Ｓｉ（１００）薄膜素子）１４が構成されている。ＳｉＯ２膜１１ａの下面は、第２基板３０の表面に形成された接合層３１上に、直接密着されて固定されている。 The single crystal Si (100) thin film 12a in which the circuit / element formation region 13 is formed and the SiO 2 film 11a constitute a single crystal Si thin film element (for example, a single crystal Si (100) thin film element) 14. . The lower surface of the SiO 2 film 11 a is fixed in direct contact with the bonding layer 31 formed on the surface of the second substrate 30.
第２の基板３０は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、Ａｌ（ｘ）Ｇａ（１−ｘ）Ｎ基板（１≧ｘ≧０）、Ｉｎ（ｘ）Ｇａ（１−ｘ）Ｎ基板（１≧ｘ≧０）、Ａｌ（ｘ）Ｉｎ（１−ｘ）Ｎ基板（１≧ｘ≧０）等の窒化物半導体基板、ガラス基板、石英基板、ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。 The second substrate 30 includes a compound semiconductor substrate such as a Si substrate, a GaAs substrate, a GaP substrate, and an InP substrate, a GaN substrate, an AlN substrate, an Al (x) Ga (1-x) N substrate (1 ≧ x ≧ 0), Nitride semiconductor substrate such as In (x) Ga (1-x) N substrate (1 ≧ x ≧ 0), Al (x) In (1-x) N substrate (1 ≧ x ≧ 0), glass substrate, quartz Substrates, ceramic substrates such as AlN and PBN, sapphire substrates, oxide substrates such as LiNb 3 , MgO, and GaO 3 , plastic substrates such as PET and PEN, metal substrates such as stainless steel, nickel, copper, brass, and aluminum, metal substrates These include plated metal substrates, diamond substrates, diamond-like carbon substrates, etc., plated with nickel or copper.
第２基板３０の表面に形成する接合層３１は、例えば、良好な接合状態（ばらつきが小さい接合界面の均一性、ヴォイドがない密着性、強固な接合強度等）を実現するための接合層である。接合層３１は、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層、あるいは、透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層、有機導電性材料層、Ａｕ、Ｇｅ、Ｎｉ、Ｔｉ、Ｐｔ、Ｃｕ、から選択される金属層、合金層、金属複合層（金属層の積層）等である。 The bonding layer 31 formed on the surface of the second substrate 30 is, for example, a bonding layer for realizing a good bonding state (uniformity of bonding interface with small variation, adhesion without voids, strong bonding strength, etc.). is there. The bonding layer 31 is made of, for example, an insulating film material layer such as SiN, SiON, SiO 2 , Al 2 O 3 , or AlN, an oxide material layer such as ITO or ZnO, or a transparent conductive material layer, polyimide, or BCB. An organic material layer, an organic conductive material layer, a metal layer selected from Au, Ge, Ni, Ti, Pt, and Cu, an alloy layer, a metal composite layer (lamination of metal layers), and the like.
なお、第２基板３０の表面に接合層３１を形成せずに、ＳｉＯ２膜１１ａの下面を、第２基板３０の表面に、直接密着して固定しても良い。 Note that the lower surface of the SiO 2 film 11 a may be directly adhered and fixed to the surface of the second substrate 30 without forming the bonding layer 31 on the surface of the second substrate 30.
（実施例１の半導体装置の製造方法）
図２Ａ〜図２Ｇ及び図３は、図１の半導体装置１における製造方法の一例を示す工程図である。
(Method for Manufacturing Semiconductor Device of Example 1)
2A to 2G and FIG. 3 are process diagrams showing an example of a manufacturing method in the semiconductor device 1 of FIG.
図１の半導体装置１は、例えば、以下の（１）〜（６）の工程により製造される。 The semiconductor device 1 of FIG. 1 is manufactured by the following processes (1) to (6), for example.
（１） 図２Ａの工程
第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＯ２膜１１が形成され、更に、そのＳｉＯ２膜１１上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを用意する。単結晶Ｓｉ（１００）薄膜１２の上面には、回路・素子形成領域１３が形成されている。
(1) Step in FIG. 2A On the Si (111) substrate 10 as the first substrate, the SiO 2 film 11 as the etching stop film is formed by the first step, and further on the SiO 2 film 11, A wafer on which a single crystal Si (100) thin film 12 as a single crystal Si thin film is formed in two steps is prepared. A circuit / element formation region 13 is formed on the upper surface of the single crystal Si (100) thin film 12.
（２） 図２Ｂの工程
単結晶Ｓｉ（１００）薄膜１２の表面から厚み方向に、分離領域１９を有する分離溝を加工形成して、分離された単結晶Ｓｉ（１００）薄膜１２ａと、分離されたＳｉＯ２膜１１ａと、Ｓｉ（１１１）基板１０の上部の一部が分離されたＳｉ（１１１）基板１０ａと、からなる分離島２０を形成する。具体的に、この分離島２０は、例えば、以下のようにして形成される。
(2) Step of FIG. 2B A separation groove having a separation region 19 is formed in the thickness direction from the surface of the single crystal Si (100) thin film 12 to be separated from the separated single crystal Si (100) thin film 12a. An isolation island 20 comprising the SiO 2 film 11a and the Si (111) substrate 10a from which a part of the upper portion of the Si (111) substrate 10 is separated is formed. Specifically, this isolation island 20 is formed as follows, for example.
Ｓｉ（１１１）基板１０は、基板の表面の主面のミラー指数で示す結晶面の方位が（１１１）面１０ｂである。Ｓｉ（１１１）基板１０の主面の結晶方位が、厳密な（１１１）面（以下「（１１１）ジャスト面」という。）から傾斜している場合も含む。 In the Si (111) substrate 10, the orientation of the crystal plane indicated by the Miller index of the main surface of the substrate surface is the (111) plane 10b. This includes the case where the crystal orientation of the main surface of the Si (111) substrate 10 is inclined from a strict (111) plane (hereinafter referred to as “(111) just plane”).
図２ＡのＳｉ（１１１）基板１０、ＳｉＯ２膜１１及び単結晶Ｓｉ（１００）薄膜１２を、図２Ｂに示すように、所定のサイズにエッチング分離して分離島２０を形成する。分離島２０の形成では、少なくとも分離された単結晶Ｓｉ（１００）薄膜１２ａ、分離されたＳｉＯ２膜１１ａ、及び分離されたＳｉ（１１１）基板１０ａを含む分離島２０をエッチング形成する。分離島２０を形成するための分離領域１９のエッチングは、この分離領域１９の幅や所望の分離島２０の側面形状によって、ドライエッチング又はウェットエッチングのいずれかの方法、あるいは、その組み合わせ等、適宜選択することができる。ここで、分離島２０以外の領域は、（１１１）面１０ｂを有するＳｉ（１１１）基板１０におけるエッチング後の表面が露出している状態である。 As shown in FIG. 2B, the Si (111) substrate 10, the SiO 2 film 11, and the single crystal Si (100) thin film 12 shown in FIG. 2A are separated by etching into a predetermined size to form an isolation island 20. In the formation of the isolation island 20, the isolation island 20 including at least the isolated single crystal Si (100) thin film 12a, the isolated SiO 2 film 11a, and the isolated Si (111) substrate 10a is formed by etching. The etching of the isolation region 19 for forming the isolation island 20 is appropriately performed according to the width of the isolation region 19 and the desired shape of the side surface of the isolation island 20, either dry etching or wet etching, or a combination thereof. You can choose. Here, the region other than the isolation island 20 is in a state where the etched surface of the Si (111) substrate 10 having the (111) surface 10b is exposed.
（３） 図２Ｃ及び図２Ｄの工程
少なくとも分離島２０の側面の一部又は全部を被覆する被覆膜２１を形成する。図２Ｃ及び図２Ｄにおいて、被覆膜２１は、分離島２０の側面の全体が被覆され、更に、分離領域１９の底の一部領域上に形成されている。しかし、この形態は一例にすぎず、分離領域１９の側面の一部に開口部を形成しても良いし、あるいは、被覆膜２１の一部に開口部を設けても良い。更に、分離島２０の側面の一部又は全部の領域のみに被覆膜２１を形成することもできる。その他、設計に応じて適宜被覆膜２１の形態を変更することができる。
(3) Process of FIG. 2C and FIG. 2D The coating film | membrane 21 which coat | covers at least one part or all part of the side surface of the isolation island 20 is formed. In FIG. 2C and FIG. 2D, the coating film 21 covers the entire side surface of the separation island 20 and is further formed on a partial region at the bottom of the separation region 19. However, this form is only an example, and an opening may be formed in a part of the side surface of the separation region 19, or an opening may be provided in a part of the coating film 21. Further, the coating film 21 can be formed only on a part or all of the side surface of the isolation island 20. In addition, the form of the coating film 21 can be appropriately changed according to the design.
ここで、被覆膜２１は、絶縁膜で形成することができる。被覆膜２１は、分離島２０をＳｉ（１１１）基板１０から剥離するために、このＳｉ（１１１）基板１０をエッチングするエッチング液に対して、十分な耐性を有することが望ましい。被覆膜２１は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａｌ２０３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜から選択される１種類又は複数の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ、蒸着、イオンプレーティング法等の成膜方法を適宜選択するによって成膜することができる。更に、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法や浸漬、印刷方法によって形成するものであっても良い。更に、被覆膜２１は、無機材料の他、有機材料からなる膜を含んでいても良い。被覆膜２１が有機材料膜を含む場合には、Ｓｉ（１１１）基板１０のエッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料で更に被覆することができる。 Here, the coating film 21 can be formed of an insulating film. The coating film 21 desirably has sufficient resistance to an etching solution for etching the Si (111) substrate 10 in order to peel the isolation island 20 from the Si (111) substrate 10. The coating film 21 can be made of, for example, one or more materials selected from a SiN film, a SiO 2 film, a SiON film, an Al 2 O 3 film, an AlN film, a PSG film, a BSG film, and a BPSG film. . These films can be formed by appropriately selecting a film forming method such as P-CVD, CVD, sputtering, vapor deposition, or ion plating. Further, these films may be formed by a coating method such as spin-on-glass (SOG), dipping, or printing. Furthermore, the coating film 21 may include a film made of an organic material in addition to the inorganic material. When the coating film 21 includes an organic material film, the surface thereof can be further coated with the inorganic insulating film material in order to provide resistance to the etching solution of the Si (111) substrate 10.
（４） 図２Ｅの工程
図２Ｅには、Ｓｉ（１１１）基板１０から剥離した状態のＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１００）薄膜１２ａが模式的に示されている。
(4) Step of FIG. 2E FIG. 2E schematically shows the SiO 2 film 11a and the single crystal Si (100) thin film 12a peeled from the Si (111) substrate 10.
Ｓｉ（１１１）基板１０の上部、及び分離島２０のＳｉ（１１１）基板１０ａの一部を含む領域を、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングする。Ｓｉ（１１１）基板１０の横方向のみならず、少なからず縦方向にもエッチングされるが、ＳｉＯ２膜１１ａ中でエッチングが止まることが要件である。なお、Ｓｉ（１１１）基板１０をエッチング液に浸漬する工程に先立つて、分離島２０の第１支持体、及び、各分離島２０を連結する第２支持体等を設けることもできる。 The upper part of the Si (111) substrate 10 and the region including a part of the Si (111) substrate 10a of the isolation island 20 are selectively etched in the lateral direction of the Si (111) substrate 10 along the (111) surface 10b. To do. Etching is performed not only in the lateral direction of the Si (111) substrate 10 but also in the longitudinal direction, but it is a requirement that the etching stops in the SiO 2 film 11a. Prior to the step of immersing the Si (111) substrate 10 in the etching solution, a first support for the separation island 20 and a second support for connecting the separation islands 20 may be provided.
ここで、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングされるとは、使用するエッチング液による（１１１）面１０ｂに沿った横方向のＳｉ（１１１）基板１０のエッチング速度に対して、（１１１）面１０ｂの垂直方向のＳｉ（１１１）基板１０のエッチング速度が遅いことを意味する。厳密には、（１１１）面１０ｂに沿ったエッチングの進行（横方向のエッチングの進行）と共に、横方向のエッチング速度は遅いものの、（１１１）面１０ｂに対して垂直方向のエッチング（縦方向のエッチング）も進むので、分離島２０におけるＳｉ（１１１）基板１０ａの一部（一部の薄い層）又は全部がエッチングされる。 Here, the selective etching in the lateral direction of the Si (111) substrate 10 along the (111) surface 10b means that the Si (111) in the lateral direction along the (111) surface 10b by the etching solution used. This means that the etching rate of the Si (111) substrate 10 in the direction perpendicular to the (111) surface 10b is slower than the etching rate of the substrate 10. Strictly speaking, along with the progress of etching along the (111) plane 10b (the progress of lateral etching), the etching rate in the lateral direction is slow, but the etching in the vertical direction with respect to the (111) plane 10b (the vertical direction) Etching) proceeds, so that a part (a part of the thin layer) or the whole of the Si (111) substrate 10a in the isolation island 20 is etched.
本実施例１では、Ｓｉの異方性エッチング液として、ＫＯＨやＴＭＡＨから選択される薬剤を含むエッチング液が好適である。又、Ｓｉの異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。 In Example 1, an etchant containing an agent selected from KOH and TMAH is suitable as the Si anisotropic etchant. Further, EDP (ethylenediamine pyrotecol) can be used as an anisotropic etching solution for Si.
このように、Ｓｉ（１１１）基板１０の（１１１）面１０ｂに沿った異方性エッチングにより、被覆膜２１で被覆された分離島２０の一部である単結晶Ｓｉ（１００）薄膜１２ａ及びＳｉＯ２膜１１ａを、Ｓｉ（１１１）基板１０から剥離する。 As described above, the single crystal Si (100) thin film 12a which is a part of the isolation island 20 covered with the coating film 21 by anisotropic etching along the (111) surface 10b of the Si (111) substrate 10 and The SiO 2 film 11 a is peeled from the Si (111) substrate 10.
Ｓｉ（１１１）基板１０をＫＯＨ等のエッチング液でエッチングした場合、異方性とは言っても、横方向の割合４０に対して、縦方向の割合１程度は、エッチングが入るので、分離島２０が大きくなると、異方性エッチング時間が長くなり、凹凸が激しくなる。しかし、本実施例１では、ＳｉＯ２膜１０ａを設けているので、エッチングの遅いＳｉ（１１１）面垂直方向に対してさえも、エッチングの割合が１／４０程度と急激に遅くなる。 When the Si (111) substrate 10 is etched with an etching solution such as KOH, although the anisotropy is performed, etching is performed at a rate of about 1 in the vertical direction with respect to the rate of 40 in the horizontal direction. When 20 becomes large, the anisotropic etching time becomes long and the unevenness becomes severe. However, in the first embodiment, since the SiO 2 film 10a is provided, the etching rate is rapidly reduced to about 1/40 even in the direction of the slow etching of the Si (111) plane.
（５） 図２Ｆ及び図２Ｇの工程
図２Ｆの第３工程に示すように、Ｓｉ（１１１）基板１０ａを、ＫＯＨ等のエッチング液で除去した後、被覆膜２１で被覆されたＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１００）薄膜１２ａを、Ｓｉ（１１１）基板１０から分離（リリース）する。この際、下面が非常に平坦（スムース）なＳｉＯ２膜１１ａを付着したまま、単結晶Ｓｉ（１００）薄膜１２ａが、Ｓｉ（１１１）基板１０から分離される。
(5) Step of FIGS. 2F and 2G As shown in the third step of FIG. 2F, the SiO 2 film coated with the coating film 21 after the Si (111) substrate 10a is removed with an etching solution such as KOH. 11a and the single crystal Si (100) thin film 12a are separated (released) from the Si (111) substrate 10. At this time, the single crystal Si (100) thin film 12a is separated from the Si (111) substrate 10 while the SiO 2 film 11a having a very flat bottom surface is adhered.
図２Ｇの第４工程に示すように、被覆膜２１で被覆されたＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１１１）薄膜１２ａを、第２基板３０の接合層３１上に、直接密着させて接合する。その後、被覆膜２１の除去等を行えば、図１の半導体装置１が得られる。 As shown in the fourth step of FIG. 2G, the SiO 2 film 11a and the single crystal Si (111) thin film 12a coated with the coating film 21 are directly adhered onto the bonding layer 31 of the second substrate 30 and bonded. To do. Thereafter, if the coating film 21 is removed, the semiconductor device 1 of FIG. 1 is obtained.
（６） 図３の工程
単結晶Ｓｉ（１００）薄膜１２ａの回路・素子形成領域１３への電極３２の形成、この電極３２に接続された金属配線パターン等の配線３３の形成、及び接合層３１上への配線３３に接続された接続パッド３４の形成等といった素子動作・素子機能に必要な加工を行えば、半導体装置１の製造が終了する。
(6) Process of FIG. 3 Formation of the electrode 32 in the circuit / element formation region 13 of the single crystal Si (100) thin film 12a, formation of the wiring 33 such as a metal wiring pattern connected to the electrode 32, and the bonding layer 31 If processing necessary for element operation / element function such as formation of the connection pad 34 connected to the upper wiring 33 is performed, the manufacture of the semiconductor device 1 is completed.
（実施例１の効果）
本実施例１によれば、次の（ａ）〜（ｃ）のような効果がある。
(Effect of Example 1)
According to the first embodiment, there are the following effects (a) to (c).
（ａ） Ｓｉ（１１１）基板１０から平坦な剥離面を備えた高品質の回路・素子領域を得るための半導体装置１、及び、この半導体装置１を有する半導体複合装置をすばやくエッチングすることができる。 (A) The semiconductor device 1 for obtaining a high-quality circuit / element region having a flat peeling surface from the Si (111) substrate 10 and the semiconductor composite device having the semiconductor device 1 can be quickly etched. .
（ｂ） 保持基板はＳｉ（１１１）基板１０なので、ＫＯＨ、ＴＭＡＨ等の異方性エッチング液でエッチングが選択的に横方向にされる。Ｓｉ（１１１）基板１０をエッチング時、横へのエッチングが速いが、少なからず縦にも入る。実験では、ＫＯＨのエッチング液でのエッチングの場合、横方向の割合４０に対して割合がおよそ１のエッチングが入る。ＴＭＡＨのエッチング液では、およそ横方向の割合２０に対して縦方向の割合がおよそ１と更に悪い。この比率は濃度や温度で変わるので、参考として示している。 (B) Since the holding substrate is the Si (111) substrate 10, the etching is selectively laterally performed with an anisotropic etching solution such as KOH or TMAH. When the Si (111) substrate 10 is etched, the lateral etching is fast, but it enters the vertical as well. In the experiment, in the case of etching with an etching solution of KOH, etching with a ratio of about 1 with respect to the ratio 40 in the lateral direction is performed. In the case of the TMAH etching solution, the ratio in the vertical direction is about 1 even more than the ratio 20 in the horizontal direction. This ratio varies with concentration and temperature and is shown for reference.
しかし、本実施例１の場合、単結晶Ｓｉ（１００）薄膜１２ａの下には、Ｓｉ薄膜でもエッチングが遅いＳｉ（１１１）基板１０に対しても更にエッチング速度が低いＳｉＯ２膜１１ａが有るため、単結晶Ｓｉ（１００）薄膜１２ａの下面は保護される。 However, in the case of the first embodiment, the SiO 2 film 11a having a lower etching rate than the Si (111) substrate 10 which is slow in etching is present under the single crystal Si (100) thin film 12a. The lower surface of the single crystal Si (100) thin film 12a is protected.
（ｃ） 本実施例１では、ＳｉＯ２膜１１ａを残したまま、接合層３１への接合を行う。例えば、ＳｉＯ２膜１１ａの除去を行うと、回路・素子形成領域１３の裏面にダメージが入り、凹凸が大きく接合し難くなる（特に、濃度の高いＨＦ溶液でエッチングする時）。しかし、ＳｉＯ２膜１１ａは、ＫＯＨのエッチング液での自立エッチング後でも、平坦性Ｒａで０．０６ｎｍと非常に滑らかであり、ＳｉＯ２膜１１ａを残したまま接合層３１へ接合することで、接合性を高めることができる。しかも、ＳｉＯ２膜１１ａを除去しないので、回路・素子形成領域１３にダメージも与えないし、ＳｉＯ２膜１１ａの除去工程削除による生産性の向上の効果もある。 (C) In the first embodiment, the bonding to the bonding layer 31 is performed while leaving the SiO 2 film 11a. For example, when the SiO 2 film 11a is removed, the back surface of the circuit / element formation region 13 is damaged, and the unevenness becomes large and difficult to be joined (particularly when etching is performed with a high-concentration HF solution). However, the SiO 2 film 11a is very smooth with a flatness Ra of 0.06 nm even after free-standing etching with an etching solution of KOH, and is bonded to the bonding layer 31 while leaving the SiO 2 film 11a. Bondability can be improved. Moreover, since the SiO 2 film 11a is not removed, the circuit / element formation region 13 is not damaged, and the productivity is improved by eliminating the removal process of the SiO 2 film 11a.
（実施例１の変形例）
図２Ａでは、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１００）薄膜１２との間に、ＳｉＯ２膜１１を用いたが、これに代えて、ＳｉＮ膜等の他の絶縁膜を用いたり、あるいは、ＳｉＯ２膜及びＳｉＮ膜を含む絶縁膜以外のエッチングストップ機能を有する他の膜を用いても良い。例えば、ＳｉＮ膜を用いた場合、ＳｉＮ膜は、ＳｉＯ２膜１１よりもＫＯＨ、ＴＭＡＨのエッチング液に対する耐性が弱いが、エッチング条件を変えることで、使用することが可能である。
(Modification of Example 1)
In FIG. 2A, the SiO 2 film 11 is used between the Si (111) substrate 10 and the single crystal Si (100) thin film 12, but instead of this, another insulating film such as a SiN film can be used, Alternatively, another film having an etching stop function other than the insulating film including the SiO 2 film and the SiN film may be used. For example, when a SiN film is used, the SiN film is less resistant to KOH and TMAH etchants than the SiO 2 film 11 but can be used by changing the etching conditions.
（実施例２の半導体装置の構成）
図４は、本発明の実施例２における半導体装置の概略を示す斜視図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
(Configuration of Semiconductor Device of Example 2)
FIG. 4 is a perspective view schematically showing a semiconductor device according to the second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals.
本実施例２の半導体装置１Ａでは、実施例１の半導体装置１における単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２ａに代えて、単結晶Ｓｉ（１１１）薄膜１２ｂが設けられている。単結晶Ｓｉ（１１１）薄膜１２ｂは、実施例１と同様のＳｉＯ２膜１１ａ上に形成され、この単結晶Ｓｉ（１１１）薄膜１２ｂの上面に、実施例１と同様の回路・素子形成領域１３が形成されている。ＳｉＯ２膜１１ａと単結晶Ｓｉ（１１１）薄膜１２ｂとにより、単結晶Ｓｉ（１１１）薄膜素子１４Ａが構成されている。その他の構成は、実施例１と同様である。 In the semiconductor device 1A of the second embodiment, a single crystal Si (111) thin film 12b is provided instead of the single crystal Si (100) thin film 12a as the single crystal Si thin film in the semiconductor device 1 of the first embodiment. The single crystal Si (111) thin film 12b is formed on the same SiO 2 film 11a as in the first embodiment, and the circuit / element formation region 13 similar to that in the first embodiment is formed on the upper surface of the single crystal Si (111) thin film 12b. Is formed. The SiO 2 film 11a and the single crystal Si (111) thin film 12b constitute a single crystal Si (111) thin film element 14A. Other configurations are the same as those of the first embodiment.
（実施例２の半導体装置の製造方法）
図５は、図４の半導体装置１Ａにおける製造方法の一例を示す工程図であり、実施例１の工程を示す図２Ａ中の要素と共通の要素には共通の符号が付されている。
(Method for Manufacturing Semiconductor Device of Example 2)
FIG. 5 is a process diagram showing an example of a manufacturing method in the semiconductor device 1A of FIG. 4. Elements common to those in FIG. 2A showing the process of Example 1 are denoted by common reference numerals.
図４の半導体装置１Ａの製造方法を示す図５の工程では、実施例１と同様に、第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＯ２膜１１が形成される。更に、そのＳｉＯ２膜１１上に、実施例１とは異なる第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１１１）薄膜１２Ａが形成されたウェハを用意する。単結晶Ｓｉ（１１１）薄膜１２Ａの上面には、実施例１と同様に、回路・素子形成領域１３が形成されている。 In the process of FIG. 5 showing the manufacturing method of the semiconductor device 1A of FIG. 4, as in the first embodiment, SiO 2 as an etching stop film is formed on the Si (111) substrate 10 as the first substrate by the first process. A film 11 is formed. Further, a wafer is prepared in which a single crystal Si (111) thin film 12A as a single crystal Si thin film is formed on the SiO 2 film 11 by a second step different from that of the first embodiment. On the upper surface of the single crystal Si (111) thin film 12A, a circuit / element formation region 13 is formed as in the first embodiment.
図５のウェハを用いて、実施例１の図２Ｂの工程と同様に、単結晶Ｓｉ（１１１）薄膜１２Ａの表面から厚み方向に、分離溝を加工形成して、図４に示すように、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＯ２膜１１ａと、Ｓｉ（１１１）基板１０の上部の一部が分離された図示しないＳｉ（１１１）基板と、からなる分離島を形成する。 Using the wafer of FIG. 5, as in the process of FIG. 2B of Example 1, separation grooves are processed and formed in the thickness direction from the surface of the single crystal Si (111) thin film 12A, and as shown in FIG. An isolation island comprising an isolated single crystal Si (111) thin film 12b, an isolated SiO 2 film 11a, and an Si (111) substrate (not shown) from which a part of the upper portion of the Si (111) substrate 10 is separated. Form.
その後、実施例１の図２Ｃ〜図２Ｇ及び図３の工程とほぼ同様の工程により、半導体装置１Ａが製造される。 Thereafter, the semiconductor device 1A is manufactured through substantially the same steps as those of the first embodiment shown in FIGS. 2C to 2G and FIG.
（実施例２の効果）
本実施例２では、実施例１の単結晶Ｓｉ（１００）薄膜１２に代えて、単結晶Ｓｉ（１１１）薄膜１２Ａを用いている。実施例１のように単結晶Ｓｉ（１００）薄膜１２を用いると、ＫＯＨ等の異方性エッチング液での自立エッチング時に、ＳｉＯ２膜１１まで完全にエッチングされた場合、回路・素子形成領域１３が形成された単結晶Ｓｉ（１００）薄膜１２が、下面からエッチングされてしまう。これを防止するために、本実施例２では、単結晶Ｓｉ（１１１）薄膜１２Ａを使用することで、ＳｉＯ２膜１１がエッチングされても、実施例１の単結晶Ｓｉ（１００）薄膜１２に比べて、エッチングされ難くできる（エッチング速度はおおよそ実施例１の１／４０倍）。
(Effect of Example 2)
In the second embodiment, a single crystal Si (111) thin film 12A is used in place of the single crystal Si (100) thin film 12 of the first embodiment. When the single crystal Si (100) thin film 12 is used as in the first embodiment, when the SiO 2 film 11 is completely etched during self-standing etching with an anisotropic etching solution such as KOH, the circuit / element forming region 13 is obtained. The single-crystal Si (100) thin film 12 with the formed is etched from the lower surface. In order to prevent this, in the second embodiment, by using the single crystal Si (111) thin film 12A, even if the SiO 2 film 11 is etched, the single crystal Si (100) thin film 12 of the first embodiment is formed. In comparison, the etching can be made difficult (etching rate is approximately 1/40 times that of Example 1).
（実施例２の変形例）
図５では、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１１１）薄膜１２Ａとの間に、ＳｉＯ２膜１１を用いたが、これに代えて、ＳｉＮ膜等の他の絶縁膜を用いたり、あるいは、ＳｉＯ２膜及びＳｉＮ膜を含む絶縁膜以外のエッチングストップ機能を有する他の膜を用いても良い。例えば、ＳｉＮ膜を用いた場合、ＳｉＮ膜は、ＳｉＯ２膜１１よりもＫＯＨ、ＴＭＡＨ等のエッチング液に対するエッチング耐性が低いが、使用可能である。
(Modification of Example 2)
In FIG. 5, the SiO 2 film 11 is used between the Si (111) substrate 10 and the single crystal Si (111) thin film 12A, but instead of this, another insulating film such as a SiN film can be used, Alternatively, another film having an etching stop function other than the insulating film including the SiO 2 film and the SiN film may be used. For example, when a SiN film is used, the SiN film can be used although it has a lower etching resistance to an etchant such as KOH and TMAH than the SiO 2 film 11.
（実施例３の半導体装置の構成）
図６は、本発明の実施例３における半導体装置の概略を示す斜視図であり、実施例１を示す図１及び実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。
(Configuration of Semiconductor Device of Example 3)
FIG. 6 is a perspective view schematically showing a semiconductor device according to Embodiment 3 of the present invention. Elements common to those in FIG. 1 showing Embodiment 1 and FIG. It is attached.
本実施例３の半導体装置１Ｂは、所定のサイズに分離された単結晶Ｓｉ薄膜（例えば、単結晶Ｓｉ（１１１）薄膜）１２ｂからなる単結晶Ｓｉ薄膜素子（例えば、単結晶Ｓｉ（１１１）薄膜素子）１４Ｂを有している。単結晶Ｓｉ（１１１）薄膜１２ｂの下面は、第２基板３０の表面に形成された接合層３１上に、直接密着されて固定されている。なお、第２基板３０の表面に接合層３１を形成せずに、単結晶Ｓｉ（１１１）薄膜１２ｂの下面を、第２基板３０の表面に、直接密着して固定しても良い。 The semiconductor device 1B according to the third embodiment includes a single crystal Si thin film element (for example, a single crystal Si (111) thin film) made of a single crystal Si thin film (for example, a single crystal Si (111) thin film) 12b separated into a predetermined size. Element) 14B. The lower surface of the single crystal Si (111) thin film 12b is fixed in direct contact with the bonding layer 31 formed on the surface of the second substrate 30. Note that the lower surface of the single crystal Si (111) thin film 12b may be directly adhered and fixed to the surface of the second substrate 30 without forming the bonding layer 31 on the surface of the second substrate 30.
（実施例３の半導体装置の製造方法）
図７Ａ〜図７Ｈは、図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
(Method for Manufacturing Semiconductor Device of Example 3)
7A to 7H are process diagrams showing an example of a manufacturing method in the semiconductor device 1B of FIG.
図６の半導体装置１Ｂは、例えば、以下の（１）〜（５）の工程により製造される。 The semiconductor device 1B of FIG. 6 is manufactured by, for example, the following processes (1) to (5).
（１） 図７Ａの工程
第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＮ膜１１Ｂが形成され、更に、そのＳｉＮ膜１１Ｂ上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１１１）薄膜１２Ａが形成されたウェハを用意する。単結晶Ｓｉ（１１１）薄膜１２Ａの上面には、回路・素子形成領域１３が形成されている。ＳｉＮ膜１１Ｂは、ＫＯＨ、ＴＡＭＨ等のエッチング液に対してエッチング耐性の高い（即ち、エッチングレートが低い）絶縁膜である。但し、ＳｉＮ膜１１Ｂは、実施例１、２のＳｉＯ２膜１１に比べて、ＫＯＨ、ＴＡＭＨ等のエッチング液に対するエッチング耐性が低い。
(1) Step of FIG. 7A A SiN film 11B as an etching stop film is formed by the first step on the Si (111) substrate 10 as the first substrate, and further, a second step is performed on the SiN film 11B. Thus, a wafer on which a single crystal Si (111) thin film 12A as a single crystal Si thin film is formed is prepared. A circuit / element formation region 13 is formed on the upper surface of the single crystal Si (111) thin film 12A. The SiN film 11B is an insulating film having high etching resistance (that is, having a low etching rate) against an etching solution such as KOH or TAMH. However, the SiN film 11B has lower etching resistance with respect to an etchant such as KOH or TAMH than the SiO 2 film 11 of the first and second embodiments.
（２） 図７Ｂの工程
実施例１の図２Ｂとほぼ同様に、単結晶Ｓｉ（１１１）薄膜１２Ａの表面から厚み方向に、分離領域１９を有する分離溝を加工形成して、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＮ膜１１ｂと、Ｓｉ（１１１）基板１０の上部の一部が分離されたＳｉ（１１１）基板１０ａと、からなる分離島２０Ｂを形成する。具体的に、この分離島２０Ｂは、例えば、以下のようにして形成される。
(2) Step of FIG. 7B In substantially the same manner as FIG. 2B of Example 1, separation grooves having separation regions 19 are formed in the thickness direction from the surface of the single crystal Si (111) thin film 12A, and the separated single unit is separated. An isolation island 20B is formed which includes the crystalline Si (111) thin film 12b, the separated SiN film 11b, and the Si (111) substrate 10a from which a part of the upper portion of the Si (111) substrate 10 is separated. Specifically, this isolation island 20B is formed as follows, for example.
図７ＡのＳｉ（１１１）基板１０、ＳｉＮ膜１１Ｂ及び単結晶Ｓｉ（１１１）薄膜１２Ａを、図７Ｂに示すように、所定のサイズにエッチング分離して分離島２０Ｂを形成する。分離島２０Ｂの形成では、少なくとも分離された単結晶Ｓｉ（１１１）薄膜１２ｂ、分離されたＳｉＮ膜１１ｂ、及び分離されたＳｉ（１１１）基板１０ａを含む分離島２０Ｂをエッチング形成する。分離島２０Ｂを形成するための分離領域１９のエッチングは、この分離領域１９の幅や所望の分離島２０Ｂの側面形状によって、ドライエッチング又はウェットエッチングのいずれかの方法、あるいは、その組み合わせ等、適宜選択することができる。ここで、分離島２０Ｂ以外の領域は、（１１１）面１０ｂを有するＳｉ（１１１）基板１０におけるエッチング後の表面が露出している状態である。 As shown in FIG. 7B, the Si (111) substrate 10, the SiN film 11B, and the single crystal Si (111) thin film 12A shown in FIG. 7A are etched and separated into a predetermined size to form an isolation island 20B. In the formation of the isolation island 20B, the isolation island 20B including at least the isolated single crystal Si (111) thin film 12b, the isolated SiN film 11b, and the isolated Si (111) substrate 10a is formed by etching. The etching of the isolation region 19 for forming the isolation island 20B is appropriately performed by any one of dry etching or wet etching, or a combination thereof depending on the width of the isolation region 19 and the desired side shape of the isolation island 20B. You can choose. Here, in the region other than the isolation island 20B, the etched surface of the Si (111) substrate 10 having the (111) surface 10b is exposed.
（３） 図７Ｃ及び図７Ｄの工程
実施例１の図２Ｃ及び図２Ｄと同様に、少なくとも分離島２０Ｂの側面の一部又は全部を被覆する被覆膜２１を形成する。図７Ｃ及び図７Ｄにおいて、被覆膜２１は、分離島２０Ｂの側面の全体が被覆され、更に、分離領域１９の底の一部領域上に形成されている。しかし、この形態は一例にすぎず、分離領域１９の側面の一部に開口部を形成しても良いし、あるいは、被覆膜２１の一部に開口部を設けても良い。更に、分離島２０Ｂの側面の一部又は全部の領域のみに被覆膜２１を形成することもできる。
(3) Steps of FIGS. 7C and 7D Similar to FIGS. 2C and 2D of Example 1, the coating film 21 that covers at least a part or all of the side surface of the isolation island 20B is formed. In FIG. 7C and FIG. 7D, the coating film 21 covers the entire side surface of the separation island 20 </ b> B and is formed on a partial region at the bottom of the separation region 19. However, this form is only an example, and an opening may be formed in a part of the side surface of the separation region 19, or an opening may be provided in a part of the coating film 21. Furthermore, the coating film 21 can be formed only on a part or all of the side surface of the separation island 20B.
被覆膜２１は、分離島２０ＢをＳｉ（１１１）基板１０から剥離するために、このＳｉ（１１１）基板１０をエッチングするエッチング液に対して、十分な耐性を有することが望ましい。被覆膜２１は、実施例１と同様に、絶縁膜等で形成することができる。 The covering film 21 desirably has sufficient resistance to an etching solution for etching the Si (111) substrate 10 in order to peel the isolation island 20B from the Si (111) substrate 10. The covering film 21 can be formed of an insulating film or the like as in the first embodiment.
（４） 図７Ｅ及び図７Ｆの工程
図７Ｅには、Ｓｉ（１１１）基板１０から剥離した状態のＳｉＮ膜１１ｂ及び単結晶Ｓｉ（１１１）薄膜１２ｂが模式的に示されている。更に、図７Ｆには、ＳｉＮ膜１１ｂを剥離した状態の単結晶Ｓｉ（１１１）薄膜１２ｂが模式的に示されている。
(4) Steps in FIGS. 7E and 7F FIG. 7E schematically shows the SiN film 11b and the single crystal Si (111) thin film 12b peeled from the Si (111) substrate 10. Further, FIG. 7F schematically shows the single crystal Si (111) thin film 12b in a state where the SiN film 11b is peeled off.
図７Ｅに示すように、（１１１）面１０ｂに沿った異方性エッチングにより、被覆膜２１で被覆された分離島２０Ｂの一部である、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＮ膜１１ｂとを、Ｓｉ（１１１）基板１０から剥離する。 As shown in FIG. 7E, the isolated single crystal Si (111) thin film 12b, which is a part of the isolation island 20B covered with the coating film 21, is formed by anisotropic etching along the (111) plane 10b. Then, the separated SiN film 11b is peeled off from the Si (111) substrate 10.
即ち、Ｓｉ（１１１）基板１０の上部、及び分離島２０ＢにおけるＳｉ（１１１）基板１０ａの一部を含む領域を、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングする。Ｓｉ（１１１）基板１０の横方向のみならず、少なからず縦方向にもエッチングされるが、ＳｉＮ膜１１ｂ中でエッチングが止まることが要件である。なお、Ｓｉ（１１１）基板１０をエッチング液に浸漬する工程に先立って、分離島２０Ｂの第１支持体、及び、各分離島２０Ｂを連結する第２支持体等を設けることもできる。 That is, the upper part of the Si (111) substrate 10 and the region including a part of the Si (111) substrate 10a in the isolation island 20B are selectively selected in the lateral direction of the Si (111) substrate 10 along the (111) surface 10b. Etch into. Etching is performed not only in the lateral direction of the Si (111) substrate 10 but also in the longitudinal direction, but it is a requirement that the etching stops in the SiN film 11b. Prior to the step of immersing the Si (111) substrate 10 in the etching solution, a first support for the isolation island 20B, a second support for connecting the isolation islands 20B, and the like may be provided.
本実施例３では、実施例１と同様に、Ｓｉの異方性エッチング液として、ＫＯＨやＴＭＡＨから選択される薬剤を含むエッチング液が好適である。又、Ｓｉの異方性エッチング液として、ＥＤＰを使うこともできる。 In the third embodiment, as in the first embodiment, an etchant containing an agent selected from KOH and TMAH is suitable as the Si anisotropic etchant. Also, EDP can be used as an anisotropic etching solution for Si.
Ｓｉ（１１１）基板１０をＫＯＨ等のエッチング液でエッチングした場合、異方性とは言っても、横方向の割合４０に対して、縦方向の割合１程度は、エッチングが入るので、分離島２０Ｂが大きくなると、異方性エッチング時間が長くなり、凹凸が激しくなる。しかし、本実施例３では、ＳｉＮ膜１１ｂを設けているので、エッチングの遅いＳｉ（１１１）面垂直方向に対してさえも、エッチングの割合が１／５０程度と急激に遅くなる。 When the Si (111) substrate 10 is etched with an etching solution such as KOH, although the anisotropy is performed, etching is performed at a rate of about 1 in the vertical direction with respect to the rate of 40 in the horizontal direction. When 20B becomes large, the anisotropic etching time becomes long and the unevenness becomes severe. However, in the third embodiment, since the SiN film 11b is provided, the etching rate is abruptly reduced to about 1/50 even in the direction perpendicular to the Si (111) plane, which is slow in etching.
次に、図７Ｆに示すように、希フッ酸を用いたエッチングで、ＳｉＮ膜１１ｂを除去する。 Next, as shown in FIG. 7F, the SiN film 11b is removed by etching using dilute hydrofluoric acid.
（５） 図７Ｇ及び図７Ｈの工程
図７Ｇの第３工程に示すように、被覆膜２１で被覆された単結晶Ｓｉ（１１１）薄膜１２ｂを、Ｓｉ（１１１）基板１０から分離（リリース）する。
(5) Steps of FIGS. 7G and 7H As shown in the third step of FIG. 7G, the single crystal Si (111) thin film 12b covered with the coating film 21 is separated (released) from the Si (111) substrate 10. To do.
図７Ｈの第４工程に示すように、被覆膜２１で被覆された単結晶Ｓｉ（１１１）薄膜１２ｂを、第２基板３０の接合層３１上に、直接密着させて接合する。そして、被覆膜２１の除去等を行えば、図６の半導体装置１Ｂが得られる。 As shown in the fourth step of FIG. 7H, the single crystal Si (111) thin film 12b coated with the coating film 21 is directly adhered onto the bonding layer 31 of the second substrate 30 and bonded. Then, if the covering film 21 is removed, the semiconductor device 1B of FIG. 6 is obtained.
その後、実施例１の図３に示すように、単結晶Ｓｉ（１１１）薄膜１２ｂの回路・素子形成領域１３への電極３２の形成、この電極３２に接続された配線３３の形成、及び接合層３１上への配線３３に接続された接続パッド３４の形成等といった素子動作・素子機能に必要な加工を行えば、半導体装置１Ｂの製造が終了する。 Thereafter, as shown in FIG. 3 of the first embodiment, the electrode 32 is formed on the circuit / element forming region 13 of the single crystal Si (111) thin film 12b, the wiring 33 connected to the electrode 32 is formed, and the bonding layer. If processing necessary for element operation / element function such as formation of the connection pad 34 connected to the wiring 33 on 31 is performed, the manufacture of the semiconductor device 1B is completed.
（実施例３の効果）
本実施例３によれば、次の（ａ）、（ｂ）のような効果がある。
(Effect of Example 3)
The third embodiment has the following effects (a) and (b).
（ａ） Ｓｉ（１１１）基板１０から平坦な剥離面を備えた高品質の回路・素子領域を得るための半導体装置１Ｂ、及び、この半導体装置１Ｂを有する半導体複合装置をすばやくエッチングすることができる。 (A) The semiconductor device 1B for obtaining a high-quality circuit / element region having a flat peeling surface from the Si (111) substrate 10 and the semiconductor composite device having the semiconductor device 1B can be quickly etched. .
（ｂ） 実施例１と同様に、保持基板はＳｉ（１１１）基板１０なので、ＫＯＨ、ＴＭＡＨ等の異方性エッチング液でエッチングが選択的に横方向にされる。Ｓｉ（１１１）基板１０のエッチング時、横へのエッチングが速いが、少なからず縦にも入る。実験では、ＫＯＨのエッチング液でのエッチングの場合、横方向の割合４０に対して割合がおよそ１のエッチングが入る。ＴＭＡＨのエッチング液では、およそ横方向の割合２０に対して縦方向の割合がおよそ１と更に悪い。 (B) Since the holding substrate is the Si (111) substrate 10 as in the first embodiment, the etching is selectively laterally performed with an anisotropic etching solution such as KOH and TMAH. When the Si (111) substrate 10 is etched, the lateral etching is fast, but it enters the vertical as well. In the experiment, in the case of etching with an etching solution of KOH, etching with a ratio of about 1 with respect to the ratio 40 in the lateral direction is performed. In the case of the TMAH etching solution, the ratio in the vertical direction is about 1 even more than the ratio 20 in the horizontal direction.
しかし、本実施例３の場合、単結晶Ｓｉ（１１１）薄膜１２ｂの下には、Ｓｉ薄膜でも縦方向エッチングが遅いＳｉ（１１１）基板１０に対しても更にエッチング速度が低いＳｉＮ膜１１ｂが有るため、単結晶Ｓｉ（１１１）薄膜１２ｂの下面は保護される。ＳｉＮ膜１１ｂのエッチング速度は、成膜条件にもよるが、エッチング速度が速い（エッチング耐性が低い）プラズマＳｉＮでも、Ｓｉ（１１１）基板１０における（１１１）面１０ｂの１／５０程度となる。更に、プラズマＳｉＮに高温処理をしたり、成膜温度を高くしたり、あるいは、プラズマを使わないＬＰ−ＣＶＤを使用することで、エッチング速度を更に遅くできる。 However, in the case of the third embodiment, the SiN film 11b having a lower etching rate than the Si (111) substrate 10 which is slow in the vertical direction etching is present under the single crystal Si (111) thin film 12b. Therefore, the lower surface of the single crystal Si (111) thin film 12b is protected. The etching rate of the SiN film 11b is about 1/50 of the (111) plane 10b of the Si (111) substrate 10 even if the plasma SiN has a high etching rate (low etching resistance), although it depends on the film forming conditions. Further, the etching rate can be further reduced by subjecting the plasma SiN to high temperature treatment, increasing the film forming temperature, or using LP-CVD without using plasma.
その後、ＨＦ、ＳｉＮ／Ｓｉのエッチングレート選択比の高いＳｉＮエッチングすることで、単結晶Ｓｉ（１１１）薄膜１２ｂの下面の凹凸を少なくできる。単結晶Ｓｉ（１１１）薄膜１２ｂの下面の凹凸を少なくできると、接着剤を用いなくても接合がし易くなる。 Thereafter, by performing SiN etching with a high etching rate selection ratio of HF and SiN / Si, the unevenness of the lower surface of the single crystal Si (111) thin film 12b can be reduced. If the unevenness of the lower surface of the single crystal Si (111) thin film 12b can be reduced, bonding can be facilitated without using an adhesive.
なお、ＳｉＮ膜１１ｂに関しては、エッチングしないで接合することも可能である。接着剤を使わない接合の場合、凹凸を少なくする必要がある。 Note that the SiN film 11b can be bonded without being etched. In the case of bonding without using an adhesive, it is necessary to reduce unevenness.
（実施例３の変形例）
図７Ａでは、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１１１）薄膜１２Ａとの間に、ＳｉＮ膜１１Ｂを用いたが、これに代えて、他の絶縁膜や、エッチングストップ機能を有するその他の膜を用いても良い。
(Modification of Example 3)
In FIG. 7A, the SiN film 11B is used between the Si (111) substrate 10 and the single crystal Si (111) thin film 12A, but instead of this, other insulating films or other films having an etching stop function are used. A film may be used.
（実施例４の半導体装置の構成）
図８は、本発明の実施例４の半導体装置における製造方法の一例を示す工程図であり、実施例３の工程を示す図７Ａ中の要素と共通の要素には共通に符号が付されている。
(Configuration of Semiconductor Device of Example 4)
FIG. 8 is a process diagram showing an example of a manufacturing method in the semiconductor device according to the fourth embodiment of the present invention. Elements common to those in FIG. 7A showing the process of the third embodiment are denoted by common reference numerals. Yes.
本実施例４の半導体装置の製造に使用するウェハでは、実施例３の図７Ａに示すウェハの単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されている。 In the wafer used for manufacturing the semiconductor device of the fourth embodiment, a single crystal Si (100) thin film 12 is formed instead of the single crystal Si (111) thin film 12A of the wafer shown in FIG. 7A of the third embodiment. .
即ち、本実施例４のウェハでは、第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＮ膜１１Ｂが形成され、更に、そのＳｉＮ膜１１Ｂ上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２が形成されている。単結晶Ｓｉ（１００）薄膜１２には、（１００）ジャスト面から傾斜している場合も含む。単結晶Ｓｉ（１００）薄膜１２の上面には、回路・素子形成領域１３が形成されている。その他の構成は、実施例３と同様である。 That is, in the wafer of the fourth embodiment, the SiN film 11B as the etching stop film is formed on the Si (111) substrate 10 as the first substrate by the first step, and further, on the SiN film 11B. By the second step, a single crystal Si (100) thin film 12 as a single crystal Si thin film is formed. The single crystal Si (100) thin film 12 includes a case where it is inclined from the (100) just plane. A circuit / element formation region 13 is formed on the upper surface of the single crystal Si (100) thin film 12. Other configurations are the same as those of the third embodiment.
本実施例４のウェハは、単結晶Ｓｉではなく、Ｓｉ ｏｎ ＳｉＮウェハなので、第１基板としてのＳｉ（１１１）基板１０と、単結晶Ｓｉ（１００）薄膜１２と、の面方位を異なる構造にできる。 Since the wafer of Example 4 is not a single crystal Si but a Si on SiN wafer, the Si (111) substrate 10 as the first substrate and the single crystal Si (100) thin film 12 have different plane orientations. it can.
（実施例４の半導体装置の製造方法）
実施例３の単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを用い、実施例３とほぼ同様の製造方法にて半導体装置を製造できる。
(Method for Manufacturing Semiconductor Device of Example 4)
Instead of the single crystal Si (111) thin film 12A of the third embodiment, a semiconductor device can be manufactured by a manufacturing method substantially similar to that of the third embodiment using a wafer on which the single crystal Si (100) thin film 12 is formed.
（実施例４の効果）
本実施例４では、実施例３の単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを使用している。例えば、ＭＯＳ形半導体集積回路（ＭＯＳ−ＩＣ）では、通常、Ｓｉ（１００）基板を使用している。そのため、単結晶Ｓｉ（１００）薄膜１２上に回路・素子形成領域１３を形成すれば、製造工程（製造レシピ）の共通化も行い易い。更に、回路・素子形成領域１３をＳｉ（１１１）薄膜１２Ａ上に形成することにより、界面順位が１桁小さいので、電子の移動度が高く、閾値ばらつきも少なくできる。
(Effect of Example 4)
In the fourth embodiment, instead of the single crystal Si (111) thin film 12A of the third embodiment, a wafer on which the single crystal Si (100) thin film 12 is formed is used. For example, in a MOS type semiconductor integrated circuit (MOS-IC), a Si (100) substrate is usually used. Therefore, if the circuit / element formation region 13 is formed on the single crystal Si (100) thin film 12, the manufacturing process (manufacturing recipe) can be easily shared. Furthermore, by forming the circuit / element formation region 13 on the Si (111) thin film 12A, the interface order is one digit lower, so that the electron mobility is high and the threshold variation can be reduced.
図９は、本発明の実施例５における半導体複合装置を示す模式的な断面図である。
この半導体複合装置４０は、表面に接合層３１が形成された第２基板３０を備えている。接合層３１上には、実施例１〜４のいずれか１つの半導体装置（例えば、図３の半導体装置）１の下面が、直接密着されて固定されている。更に、半導体装置１の近傍には、単結晶薄膜発光素子５０の下面が、接合層３１上に直接密着されて固定されている。半導体装置１に形成された単結晶Ｓｉ（１００）薄膜素子１４の上面の電極３２と、単結晶薄膜発光素子５０の上面に形成された電極５１と、は金属配線パターン等の配線３３によって電気的に接続されている。
FIG. 9 is a schematic cross-sectional view showing a semiconductor composite device according to Embodiment 5 of the present invention.
The semiconductor composite device 40 includes a second substrate 30 having a bonding layer 31 formed on the surface thereof. On the bonding layer 31, the lower surface of any one of the semiconductor devices 1 of the first to fourth embodiments (for example, the semiconductor device of FIG. 3) 1 is directly adhered and fixed. Further, in the vicinity of the semiconductor device 1, the lower surface of the single crystal thin film light emitting element 50 is fixed in direct contact with the bonding layer 31. The electrode 32 on the upper surface of the single crystal Si (100) thin film element 14 formed on the semiconductor device 1 and the electrode 51 formed on the upper surface of the single crystal thin film light emitting element 50 are electrically connected by wiring 33 such as a metal wiring pattern. It is connected to the.
このような構成の半導体複合装置４０では、例えば、単結晶Ｓｉ（１００）薄膜素子１４から出力される駆動信号により、単結晶薄膜発光素子５０から光線が出射される。この光線を用いて、例えば、プリンタ内の感光ドラムを露光し、用紙等の記録媒体に印刷することが可能である。 In the semiconductor composite device 40 having such a configuration, for example, a light beam is emitted from the single crystal thin film light emitting element 50 by a drive signal output from the single crystal Si (100) thin film element 14. Using this light beam, for example, a photosensitive drum in a printer can be exposed and printed on a recording medium such as paper.
図９の半導体複合装置４０は、例えば、半導体装置１及び単結晶薄膜発光素子５０を複数個、アレイ状に配設する等、種々の構成に変形できる。このような半導体複合装置４０は、プリンタ、複写機、ファクシミリ装置、これらの複合機（ＭＦＰ）等の種々の装置に適用できる。 The semiconductor composite device 40 of FIG. 9 can be modified into various configurations, for example, by arranging a plurality of semiconductor devices 1 and single crystal thin film light emitting elements 50 in an array. Such a semiconductor composite apparatus 40 can be applied to various apparatuses such as a printer, a copier, a facsimile apparatus, and a composite apparatus (MFP) thereof.
１，１Ａ，１Ｂ 半導体装置
１０ Ｓｉ（１１１）基板（第１基板）
１０ａ Ｓｉ（１１１）基板
１０ｂ （１１１）面
１１，１１ａ ＳｉＯ２膜
１１Ｂ，１１ｂ ＳｉＮ膜
１２，１２ａ 単結晶Ｓｉ（１００）薄膜
１２Ａ，１２ｂ 単結晶Ｓｉ（１１１）薄膜
１３ 回路・素子形成領域
１４ 単結晶Ｓｉ（１００）薄膜素子
１４Ａ，１４Ｂ 単結晶Ｓｉ（１１１）薄膜素子
１９ 分離領域
２０，２０Ｂ 分離島
２１ 被覆膜
３０ 第２基板
３１ 接合層
３２，５１ 電極
３３ 配線
３４ 接続パッド
1, 1A, 1B Semiconductor device 10 Si (111) substrate (first substrate)
10a Si (111) substrate 10b (111) surface 11, 11a SiO 2 film 11B, 11b SiN film 12, 12a Single crystal Si (100) thin film 12A, 12b Single crystal Si (111) thin film 13 Circuit / element formation region 14 Single Crystalline Si (100) thin film element 14A, 14B Single crystal Si (111) thin film element 19 Isolation region 20, 20B Isolation island 21 Coating film 30 Second substrate 31 Bonding layer 32, 51 Electrode 33 Wiring 34 Connection pad
Claims (9)
前記エッチングストップ膜上に、Ｓｉ薄膜を形成する第２工程と、
前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を剥離する第３工程と、
剥離された前記エッチングストップ膜及び前記Ｓｉ薄膜における前記エッチングストップ膜の下面を、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着させて接合する第４工程と、
を有することを特徴とする半導体装置の製造方法。 A first step of forming an etching stop film on a first substrate made of a Si (111) substrate;
A second step of forming a Si thin film on the etching stop film;
Etching along the (111) plane of the first substrate, and removing the etching stop film and the Si thin film from the first substrate;
The fourth step of bonding the lower surface of the etched stop film and the Si thin film peeled off directly on the second substrate or the bonding layer formed on the surface of the second substrate and bonding them. When,
A method for manufacturing a semiconductor device, comprising:
前記Ｓｉ薄膜を形成した後、前記Ｓｉ薄膜に回路・素子形成領域を形成し、前記エッチングストップ膜及び前記Ｓｉ薄膜における所定領域を周囲から分離して分離島を形成し、
前記第３工程では、
前記分離島の表面と、前記分離島の側面の少なくとも一部と、を被覆膜で被覆した後、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を有する前記分離島を剥離し、
前記第４工程では、
剥離された前記分離島における前記エッチングストップ膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項１記載の半導体装置の製造方法。 In the second step,
After forming the Si thin film, a circuit / element formation region is formed in the Si thin film, a predetermined region in the etching stop film and the Si thin film is separated from the surroundings, and an isolation island is formed,
In the third step,
After covering the surface of the isolation island and at least a part of the side surface of the isolation island with a coating film, etching is performed along the (111) plane of the first substrate, and the etching is performed from the first substrate. Peeling off the isolation island having a stop film and the Si thin film;
In the fourth step,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the lower surface of the etching stop film in the separated island is peeled and bonded directly onto the second substrate or the bonding layer.
前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板及び前記エッチングストップ膜から、前記Ｓｉ薄膜を剥離し、
前記第４工程では、
剥離された前記Ｓｉ薄膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項１記載の半導体装置の製造方法。 In the third step,
Etching along the (111) plane of the first substrate, peeling the Si thin film from the first substrate and the etching stop film,
In the fourth step,
The method for manufacturing a semiconductor device according to claim 1, wherein the peeled lower surface of the Si thin film is bonded in direct contact with the second substrate or the bonding layer.
前記Ｓｉ薄膜を形成した後、前記Ｓｉ薄膜に回路・素子形成領域を形成し、前記エッチングストップ膜及び前記Ｓｉ薄膜における所定領域を周囲から分離して分離島を形成し、
前記第３工程では、
前記分離島の表面と、前記分離島の側面の少なくとも一部と、を被覆膜で被覆した後、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記Ｓｉ薄膜を有する前記分離島を剥離し、
前記第４工程では、
剥離された前記分離島における前記Ｓｉ薄膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項３記載の半導体装置の製造方法。 In the second step,
After forming the Si thin film, a circuit / element formation region is formed in the Si thin film, a predetermined region in the etching stop film and the Si thin film is separated from the surroundings, and an isolation island is formed,
In the third step,
After covering the surface of the isolation island and at least a part of the side surface of the isolation island with a coating film, etching is performed along the (111) plane of the first substrate, and from the first substrate, the Si Exfoliating the isolated island having a thin film;
In the fourth step,
4. The method of manufacturing a semiconductor device according to claim 3, wherein the lower surface of the Si thin film in the separated island is peeled and bonded directly onto the second substrate or the bonding layer. 5.
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であり、
前記Ｓｉ薄膜は、
Ｓｉ（１００）薄膜であることを特徴とする請求項１〜４のいずれか１項記載の半導体装置の製造方法。 The etching stop film is
Any one of an insulating film including a SiO 2 film or a SiN film, or a film having an etching stop function other than the insulating film,
The Si thin film is
The method of manufacturing a semiconductor device according to claim 1, wherein the method is a Si (100) thin film.
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であり、
前記Ｓｉ薄膜は、
Ｓｉ（１１１）薄膜であることを特徴とする請求項１〜４のいずれか１項記載の半導体装置の製造方法。 The etching stop film is
Any one of an insulating film including a SiO 2 film or a SiN film, or a film having an etching stop function other than the insulating film,
The Si thin film is
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a Si (111) thin film.
前記単結晶Ｓｉ薄膜素子の下面が、エッチングストップ膜を介して、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着されて固定されていることを特徴とする半導体装置。 A single crystal Si thin film element having a circuit / element formation region formed on the upper surface,
The lower surface of the single crystal Si thin film element is fixed in close contact with the second substrate or a bonding layer formed on the surface of the second substrate via an etching stop film. Semiconductor device.
単結晶Ｓｉ（１００）薄膜素子又は単結晶Ｓｉ（１１１）薄膜素子であり、
前記エッチングストップ膜は、
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であることを特徴とする請求項７記載の半導体装置。 The single crystal Si thin film element is
Single crystal Si (100) thin film element or single crystal Si (111) thin film element,
The etching stop film is
The semiconductor device according to claim 7, wherein the semiconductor device is any one of an insulating film including a SiO 2 film or a SiN film, or a film having an etching stop function other than the insulating film.
上面に電極が形成された単結晶薄膜発光素子と、を備え、
前記単結晶薄膜発光素子の下面は、前記第２基板上又は前記接合層上に直接密着されて固定されており、
前記単結晶Ｓｉ薄膜素子と前記単結晶薄膜発光素子の前記電極と、が配線によって接続されていることを特徴とする半導体複合装置。 A semiconductor device according to claim 7 or 8,
A single crystal thin film light emitting element having an electrode formed on the upper surface,
The lower surface of the single crystal thin film light emitting element is fixed in direct contact with the second substrate or the bonding layer,
A semiconductor composite apparatus, wherein the single crystal Si thin film element and the electrode of the single crystal thin film light emitting element are connected by wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013271527A JP2015126188A (en) | 2013-12-27 | 2013-12-27 | Semiconductor device manufacturing method, semiconductor device and semiconductor composite device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013271527A JP2015126188A (en) | 2013-12-27 | 2013-12-27 | Semiconductor device manufacturing method, semiconductor device and semiconductor composite device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015126188A true JP2015126188A (en) | 2015-07-06 |
Family
ID=53536675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013271527A Pending JP2015126188A (en) | 2013-12-27 | 2013-12-27 | Semiconductor device manufacturing method, semiconductor device and semiconductor composite device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015126188A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019153773A (en) * | 2018-11-02 | 2019-09-12 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor device |
| US11670514B2 (en) | 2018-02-28 | 2023-06-06 | Filnex Inc. | Method for manufacturing semiconductor device and semiconductor substrate |
| EP4362648A1 (en) * | 2022-10-26 | 2024-05-01 | Oki Electric Industry Co., Ltd. | Manufacturing method of electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JP2010238845A (en) * | 2009-03-31 | 2010-10-21 | Oki Data Corp | Method of manufacturing semiconductor device, semiconductor device, and semiconductor composite device |
-
2013
- 2013-12-27 JP JP2013271527A patent/JP2015126188A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JP2010238845A (en) * | 2009-03-31 | 2010-10-21 | Oki Data Corp | Method of manufacturing semiconductor device, semiconductor device, and semiconductor composite device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11670514B2 (en) | 2018-02-28 | 2023-06-06 | Filnex Inc. | Method for manufacturing semiconductor device and semiconductor substrate |
| JP2019153773A (en) * | 2018-11-02 | 2019-09-12 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor device |
| JP7193840B2 (en) | 2018-11-02 | 2022-12-21 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor substrate |
| EP4362648A1 (en) * | 2022-10-26 | 2024-05-01 | Oki Electric Industry Co., Ltd. | Manufacturing method of electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4871973B2 (en) | Semiconductor thin film element manufacturing method, semiconductor wafer, and semiconductor thin film element | |
| US9577147B2 (en) | Light emitting device package and manufacturing method thereof | |
| CN103403890B (en) | Luminescent device, light emitting module and the method for the manufacture of luminescent device | |
| JP2010238845A (en) | Method of manufacturing semiconductor device, semiconductor device, and semiconductor composite device | |
| US7741632B2 (en) | InGaAIN light-emitting device containing carbon-based substrate and method for making the same | |
| JP5095143B2 (en) | Method for manufacturing light emitting device | |
| TWI311380B (en) | Method for manufacturing vertical structure light emitting diode | |
| US20110300651A1 (en) | Method for manufacturing light-emitting device | |
| US7354840B1 (en) | Method for opto-electronic integration on a SOI substrate | |
| TWI569305B (en) | Methods and structures for forming microstrip transmission lines on thin silicon on insulator (soi) wafers | |
| US11670514B2 (en) | Method for manufacturing semiconductor device and semiconductor substrate | |
| TW201526279A (en) | Tensile separation of a semiconducting stack | |
| WO2013046267A1 (en) | Semiconductor element and method of manufacturing same | |
| JP2015126188A (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor composite device | |
| US9691653B2 (en) | Method of forming a flexible semiconductor layer and devices on a flexible carrier | |
| JP2009212357A (en) | Nitride-based semiconductor light-emitting element and method for manufacturing the same | |
| JP2002198327A (en) | Method for manufacturing semiconductor device | |
| JP2009095962A (en) | Method for manufacturing thin-film semiconductor device | |
| JP2006121092A (en) | Soi substrate, its manufacturing method, and method of manufacturing floating structure using soi substrate | |
| US9761445B2 (en) | Methods and structures for forming microstrip transmission lines on thin silicon carbide on insulator (SICOI) wafers | |
| JP2015115425A (en) | Manufacturing method of structure with through electrode | |
| JP5171725B2 (en) | Hall element manufacturing method and hall element | |
| US20230377935A1 (en) | Temporary bonding method | |
| US20080227273A1 (en) | Method for manufacturing semiconductor device | |
| WO2020237629A1 (en) | Display back plate and manufacturing method, display panel and manufacturing method, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160314 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160620 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160628 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |