JP2015019455A - Drive circuit for drive object switching element - Google Patents

Drive circuit for drive object switching element Download PDF

Info

Publication number
JP2015019455A
JP2015019455A JP2013143720A JP2013143720A JP2015019455A JP 2015019455 A JP2015019455 A JP 2015019455A JP 2013143720 A JP2013143720 A JP 2013143720A JP 2013143720 A JP2013143720 A JP 2013143720A JP 2015019455 A JP2015019455 A JP 2015019455A
Authority
JP
Japan
Prior art keywords
switching element
voltage
control terminal
clamp
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013143720A
Other languages
Japanese (ja)
Other versions
JP6102586B2 (en
Inventor
一範 渡邉
Kazunori Watanabe
一範 渡邉
前原 恒男
Tsuneo Maehara
恒男 前原
純一 福田
Junichi Fukuda
純一 福田
康隆 千田
Yasutaka Senda
康隆 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013143720A priority Critical patent/JP6102586B2/en
Publication of JP2015019455A publication Critical patent/JP2015019455A/en
Application granted granted Critical
Publication of JP6102586B2 publication Critical patent/JP6102586B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a drive circuit for a drive object switching element which can prevent the deterioration of reliability of a switching element S¥# caused by switching to an off state of the switching element S¥# not carrying out a soft interruption processing when the excess current flows into the switching element S¥#.SOLUTION: In a drive circuit DU, a gate and an emitter of a switching element S¥# are connected with each other via a path for clamp Lclamp. A resistor 32 is provided on the path for clamp Lclamp. In a state that the collector current Ic decreases, the path for clamp Lclamp and a main current flow path connected to the collector are magnetically coupled to each other so that gate charges move to the path for clamp Lclamp side.

Description

本発明は、駆動対象スイッチング素子をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段を備える駆動対象スイッチング素子の駆動回路に関する。   The present invention relates to a drive circuit for a drive target switching element including constant current supply means for supplying a constant current to an open / close control terminal of the drive target switching element in order to switch the drive target switching element to an on state.

従来、例えば下記特許文献1に見られるように、スイッチング素子(IGBT)のゲートに定電流を供給する定電流駆動回路が知られている。   2. Description of the Related Art Conventionally, as can be seen, for example, in Patent Document 1 below, a constant current driving circuit that supplies a constant current to the gate of a switching element (IGBT) is known.

特許第4954290号公報Japanese Patent No. 4954290

また、スイッチング素子の一対の主端子(コレクタ,エミッタ)間に過電流が流れる場合にスイッチング素子を保護する過電流保護回路を備える駆動回路も知られている。この保護回路について説明すると、まず、ゲートに定電流が供給される状況下、ゲート電圧がその上限電圧に到達する前から所定時間に渡って、クランプ用経路を介したゲート電荷の放電によってゲート電圧を上限電圧よりも低いクランプ電圧で制限する。ここで、クランプ用経路とは、ゲートに接続された放電経路のことである。   There is also known a drive circuit including an overcurrent protection circuit that protects a switching element when an overcurrent flows between a pair of main terminals (collector, emitter) of the switching element. The protection circuit will be described. First, in a situation where a constant current is supplied to the gate, the gate voltage is discharged by discharging the gate charge through the clamp path for a predetermined time before the gate voltage reaches the upper limit voltage. Is limited by a clamp voltage lower than the upper limit voltage. Here, the clamp path is a discharge path connected to the gate.

その後、ゲート電圧がクランプ電圧で制限される状況下、ゲートに接続されたソフト遮断用経路を介してゲート電荷を放電させることで、スイッチング素子を強制的にオフ状態に切り替えるソフト遮断を行う。ここで、ソフト遮断用経路とは、通常時にスイッチング素子をオフ状態へと切り替えるために用いられる放電経路よりも抵抗値の大きい放電経路のことである。ソフト遮断によれば、ゲート電荷の放電速度を通常時における放電速度よりも低くすることができ、ひいてはスイッチング素子がオフ状態に切り替えられる場合に生じるサージ電圧を低減させることができる。   Thereafter, under the situation where the gate voltage is limited by the clamp voltage, the gate charge is discharged through the soft cutoff path connected to the gate, thereby performing the soft cutoff for forcibly switching the switching element to the OFF state. Here, the soft cutoff path is a discharge path having a resistance value larger than that of the discharge path used for switching the switching element to the OFF state at the normal time. According to the soft shut-off, the discharge rate of the gate charge can be made lower than the discharge rate at the normal time, and the surge voltage generated when the switching element is switched to the off state can be reduced.

ここで、本発明者らは、過電流が流れているにもかかわらず、ソフト遮断によらずにスイッチング素子がオフ状態に切り替えられる問題に直面した。この場合、ゲート電荷の放電速度がソフト遮断を行うときの放電速度よりも高くなってサージ電圧が増大し、スイッチング素子の信頼性が低下する懸念がある。   Here, the present inventors have faced a problem that the switching element can be switched to the OFF state regardless of the soft cutoff despite the overcurrent flowing. In this case, there is a concern that the discharge rate of the gate charge is higher than the discharge rate at the time of soft shutoff, the surge voltage increases, and the reliability of the switching element is lowered.

本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の信頼性の低下を回避することのできる駆動対象スイッチング素子の駆動回路を提供することにある。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a drive circuit for a drive target switching element capable of avoiding a decrease in reliability of the drive target switching element.

上記課題を解決すべく、本発明は、駆動対象スイッチング素子(S¥#)をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段(24;24a,24b)と、前記開閉制御端子に接続されたクランプ用経路(Lclamp)と、前記クランプ用経路に設けられ、前記クランプ用経路によって前記開閉制御端子の電荷が放電される場合に前記クランプ用経路において最もインピーダンスの高いインピーダンス部(32)と、前記定電流供給手段によって前記開閉制御端子に定電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記定電流供給手段の出力電流を前記インピーダンス部に流通させることに伴う前記インピーダンス部における電圧降下によって前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段(34,36,38)と、を備え、前記駆動対象スイッチング素子の一対の主端子間に流れる電流が減少する状況下、前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記開閉制御端子に接続された電流流通経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする。   In order to solve the above-mentioned problems, the present invention provides a constant current supply means (24; 24a) for supplying a constant current to the open / close control terminal of the drive target switching element in order to switch the drive target switching element (S ¥ #) to the ON state. 24b), a clamp path (Lclamp) connected to the open / close control terminal, and the clamp path when the charge of the open / close control terminal is discharged by the clamp path. In a situation where a constant current is supplied to the switching control terminal by the impedance part (32) having the highest impedance and the constant current supply means, the voltage of the switching control terminal reaches a predetermined time before reaching the upper limit voltage. Across the impedance part accompanying the flow of the output current of the constant current supply means to the impedance part Limiting means (34, 36, 38) for limiting the voltage of the switching control terminal with a clamp voltage lower than the upper limit voltage due to a voltage drop, and a current flowing between a pair of main terminals of the drive target switching element Is connected to at least one of the current flow path connected to the open / close control terminal and the pair of main terminals so that the charge of the open / close control terminal moves to the clamping path side. The main current flow path is magnetically coupled.

一対の主端子間に流れる電流(以下、主電流)が減少する状況下、開閉制御端子の電荷がクランプ用経路側へと移動するように、開閉制御端子に接続された電流流通経路と上記主電流流通経路とが磁気結合されている駆動回路がある。換言すれば、主電流が上昇する状況下、クランプ用経路側から開閉制御端子へと電荷が移動するように、開閉制御端子に接続された電流流通経路と上記主電流流通経路とが磁気結合されている駆動回路がある。こうした駆動回路においては、開閉制御端子に定電流が供給され始めた後、開閉制御端子の電圧がクランプ電圧を一旦大きく上回ることとなる。   In a situation where the current flowing between the pair of main terminals (hereinafter referred to as main current) decreases, the current flow path connected to the switching control terminal and the main switching path so that the charge of the switching control terminal moves to the clamping path side. There is a drive circuit in which a current flow path is magnetically coupled. In other words, the current flow path connected to the open / close control terminal and the main current flow path are magnetically coupled so that the charge moves from the clamping path side to the open / close control terminal in a situation where the main current increases. There is a drive circuit. In such a drive circuit, after a constant current starts to be supplied to the switching control terminal, the voltage at the switching control terminal once greatly exceeds the clamp voltage.

その後、開閉制御端子の電圧がクランプ電圧に向かって低下し始めることで、主電流も減少し始める。ここで、主電流が減少する状況下においては、磁気結合によって開閉制御端子の電荷がクランプ用経路側へと移動される。移動された電荷は、クランプ用経路を介して放電される。その結果、開閉制御端子の電圧は、クランプ電圧を大きく下回ることとなる。これにより、駆動対象スイッチング素子がオフ状態に切り替わるといった問題が生じる。   Thereafter, when the voltage at the switching control terminal begins to decrease toward the clamp voltage, the main current also begins to decrease. Here, under the situation where the main current decreases, the electric charge of the switching control terminal is moved to the clamping path side by magnetic coupling. The transferred electric charge is discharged through the clamping path. As a result, the voltage at the open / close control terminal is significantly lower than the clamp voltage. Thereby, the problem that a drive object switching element switches to an OFF state arises.

そこで、上記発明では、クランプ用経路にインピーダンス部を設けた。上記発明では、開閉制御端子の電圧をクランプ電圧で制限するためにインピーダンス部を用いるとともに、開閉制御端子の電圧がクランプ電圧を大きく下回ることを回避するためにもインピーダンス部を用いる。ここで、インピーダンス部によって開閉制御端子の電圧の低下を回避できるのは、主電流が減少する状況下において上記磁気結合が生じる場合であっても、クランプ用経路を介した開閉制御端子の電荷の放電をインピーダンス部によって妨げることができるためである。   Therefore, in the above invention, the impedance portion is provided in the clamp path. In the above invention, the impedance unit is used to limit the voltage of the switching control terminal with the clamp voltage, and the impedance unit is also used to avoid the voltage of the switching control terminal being significantly lower than the clamp voltage. Here, the drop in the voltage of the switching control terminal can be avoided by the impedance unit even when the magnetic coupling occurs in a situation where the main current is reduced, the charge of the switching control terminal via the clamping path is reduced. This is because the discharge can be prevented by the impedance portion.

したがって、上記発明によれば、開閉制御端子の電圧がクランプ電圧で制限される状況下、上記磁気結合によって駆動対象スイッチング素子がオフ状態に切り替わることを回避することができる。これにより、駆動対象スイッチング素子の信頼性の低下を回避することができる。   Therefore, according to the above-described invention, it is possible to avoid switching the drive target switching element to the OFF state by the magnetic coupling in a situation where the voltage of the switching control terminal is limited by the clamp voltage. Thereby, the fall of the reliability of a drive object switching element can be avoided.

第1の実施形態にかかるモータ制御システムの構成図。The lineblock diagram of the motor control system concerning a 1st embodiment. 同実施形態にかかる駆動回路の構成図。The block diagram of the drive circuit concerning the embodiment. 通常時の過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process at the time of normal. 上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process at the time of an upper and lower arm short circuit. 第1の実施形態にかかる過電流上昇時における磁気結合態様を示す図。The figure which shows the magnetic coupling aspect at the time of the overcurrent rise concerning 1st Embodiment. 同実施形態にかかる過電流減少時における磁気結合態様を示す図。The figure which shows the magnetic coupling aspect at the time of the overcurrent reduction concerning the embodiment. 関連技術にかかる駆動回路の構成図。The block diagram of the drive circuit concerning related technology. 関連技術にかかる過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process concerning related technology. 第1の実施形態にかかる過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process concerning 1st Embodiment. 第2の実施形態にかかる駆動回路の構成図。The block diagram of the drive circuit concerning 2nd Embodiment. 同実施形態にかかる過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process concerning the embodiment. 第3の実施形態にかかる駆動回路の構成図。The block diagram of the drive circuit concerning 3rd Embodiment. 同実施形態にかかる過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process concerning the embodiment.

(第1の実施形態)
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機として回転機を備える車両(例えば、ハイブリッド車両や電気自動車)に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a drive circuit of a drive target switching element according to the present invention is applied to a vehicle (for example, a hybrid vehicle or an electric vehicle) including a rotating machine as an in-vehicle main unit will be described with reference to the drawings.

図1に示すように、モータジェネレータ10は、車載主機としての多相回転機(3相回転機)であり、図示しない駆動輪に連結されている。モータジェネレータ10は、インバータ11を介して「直流電源」としての高電圧バッテリ12に接続されている。高電圧バッテリ12の出力電圧は、例えば百V以上である。なお、高電圧バッテリ12としては、例えば、リチウムイオン蓄電池やニッケル水素蓄電池を用いることができる。また、本実施形態では、モータジェネレータ10として、同期機(永久磁石同期機)を用いている。   As shown in FIG. 1, the motor generator 10 is a multi-phase rotating machine (three-phase rotating machine) as an in-vehicle main machine, and is connected to driving wheels (not shown). The motor generator 10 is connected to a high voltage battery 12 as a “DC power supply” via an inverter 11. The output voltage of the high voltage battery 12 is, for example, 100 V or more. As the high voltage battery 12, for example, a lithium ion storage battery or a nickel hydride storage battery can be used. In the present embodiment, a synchronous machine (permanent magnet synchronous machine) is used as the motor generator 10.

インバータ11は、高電位側(上アーム側)のスイッチング素子S¥p(¥=U,V,W)及び低電位側(下アーム側)のスイッチング素子S¥nの直列接続体を備えている。詳しくは、インバータ11は、3組のスイッチング素子S¥p,S¥nの直列接続体を備え、スイッチング素子S¥p,S¥nの接続点は、モータジェネレータ10の¥相に接続されている。ちなみに、本実施形態では、上記スイッチング素子S¥#(#=p,n)として、電圧制御形の半導体スイッチング素子を用い、より具体的には、IGBTを用いている。そして、スイッチング素子S¥#には、フリーホイールダイオードD¥#が逆並列に接続されている。なお、本実施形態において、スイッチング素子S¥#が「駆動対象スイッチング素子」に相当する。   The inverter 11 includes a series connection body of a switching element S ¥ p (¥ = U, V, W) on the high potential side (upper arm side) and a switching element S ¥ n on the low potential side (lower arm side). . Specifically, the inverter 11 includes a series connection body of three sets of switching elements S ¥ p, S ¥ n, and the connection point of the switching elements S ¥ p, S ¥ n is connected to the ¥ phase of the motor generator 10. Yes. Incidentally, in the present embodiment, a voltage-controlled semiconductor switching element is used as the switching element S ¥ # (# = p, n), and more specifically, an IGBT is used. A free wheel diode D ¥ # is connected in reverse parallel to the switching element S ¥ #. In the present embodiment, the switching element S ¥ # corresponds to a “drive target switching element”.

制御装置14は、低電圧バッテリ16を電源とし、マイコンを主体として構成されている。制御装置14は、モータジェネレータ10の制御量(例えばトルク)をその指令値に制御すべく、インバータ11を操作する。詳しくは、制御装置14は、インバータ11を構成するスイッチング素子S¥#を操作すべく、操作信号g¥#を生成してスイッチング素子S¥#に対応する駆動回路DUに出力する。ここで、高電位側の操作信号g¥pと、対応する低電位側の操作信号g¥nとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子S¥pと、対応する低電位側のスイッチング素子S¥nとは、交互にオン状態とされる。   The control device 14 is composed mainly of a microcomputer using the low voltage battery 16 as a power source. The control device 14 operates the inverter 11 to control the control amount (for example, torque) of the motor generator 10 to the command value. Specifically, the control device 14 generates an operation signal g ¥ # and outputs it to the drive circuit DU corresponding to the switching element S ¥ # in order to operate the switching element S ¥ # constituting the inverter 11. Here, the high-potential side operation signal g ¥ p and the corresponding low-potential side operation signal g ¥ n are complementary to each other. That is, the switching element S ¥ p on the high potential side and the corresponding switching element S ¥ n on the low potential side are alternately turned on.

インターフェース18は、高電圧システムと低電圧システムとの間を電気的に絶縁しつつ、これらシステム間の信号の伝達を行う機能を有する。ここで、高電圧システムは、高電圧バッテリ12、インバータ11及びモータジェネレータ10を備えるシステムである。また、低電圧システムは、低電圧バッテリ16及び制御装置14を備えるシステムである。なお、本実施形態において、インターフェース18は、光絶縁素子(フォトカプラ)を備えている。   The interface 18 has a function of transmitting signals between these high-voltage systems and low-voltage systems while electrically insulating them. Here, the high voltage system is a system including the high voltage battery 12, the inverter 11, and the motor generator 10. The low voltage system is a system including the low voltage battery 16 and the control device 14. In the present embodiment, the interface 18 includes an optical insulating element (photocoupler).

続いて、図2を用いて、駆動回路DUの構成について説明する。   Next, the configuration of the drive circuit DU will be described with reference to FIG.

図示されるように、駆動回路DUは、1チップ化された半導体集積回路であるドライブIC20、所定の出力電圧Vom(例えば15V)を有する定電圧電源22、及び定電圧電源22を電力供給源とする定電流電源24を備えている。詳しくは、定電流電源24は、ドライブIC20の第1の端子T1を介してPチャネルMOSFET(以下、充電用スイッチング素子26)のドレインに接続されている。充電用スイッチング素子26のソースは、ドライブIC20の第2の端子T2を介してスイッチング素子S¥#の開閉制御端子(ゲート)に接続されている。ここで、本実施形態において、定電流電源24から、第1の端子T1、充電用スイッチング素子26及び第2の端子T2を介してゲートに至るまでの電気経路を「充電経路Lcha」と称すこととする。なお、本実施形態において、定電流電源24が「定電流供給手段」を構成する。   As shown in the figure, the drive circuit DU includes a drive IC 20 that is a one-chip semiconductor integrated circuit, a constant voltage power supply 22 having a predetermined output voltage Vom (for example, 15 V), and the constant voltage power supply 22 as a power supply source. The constant current power supply 24 is provided. Specifically, the constant current power supply 24 is connected to the drain of a P-channel MOSFET (hereinafter, charging switching element 26) via a first terminal T1 of the drive IC 20. The source of the charging switching element 26 is connected to the open / close control terminal (gate) of the switching element S ¥ # via the second terminal T2 of the drive IC 20. Here, in the present embodiment, an electric path from the constant current power supply 24 to the gate through the first terminal T1, the charging switching element 26, and the second terminal T2 is referred to as a “charging path Lcha”. And In the present embodiment, the constant current power supply 24 constitutes a “constant current supply unit”.

スイッチング素子S¥#のゲートは、放電用抵抗体28を介してドライブIC20の第3の端子T3に接続されている。第3の端子T3は、NチャネルMOSFET(以下、放電用スイッチング素子30)を介してスイッチング素子S¥#の出力端子(エミッタ)に接続されている。ここで、本実施形態において、ゲートから、放電用抵抗体28、第3の端子T3及び放電用スイッチング素子30を介してエミッタに至るまでの経路を、通常時においてスイッチング素子S¥#をオフ状態に切り替えるために用いられる「通常時オフ用経路Ldis」と称すこととする。通常時オフ用経路Ldisは、放電用スイッチング素子30のオン操作(閉操作)によって閉状態とされ、放電用スイッチング素子30のオフ操作(開操作)によって開状態とされる。ここで、上記通常時とは、オン操作指令又はオフ操作指令に基づき後述する充電処理又は放電処理が行われる時のことである。   The gate of the switching element S ¥ # is connected to the third terminal T3 of the drive IC 20 via the discharging resistor 28. The third terminal T3 is connected to the output terminal (emitter) of the switching element S ¥ # via an N-channel MOSFET (hereinafter, discharge switching element 30). Here, in the present embodiment, the path from the gate to the emitter via the discharge resistor 28, the third terminal T3, and the discharge switching element 30 is switched off in the normal state. It will be referred to as a “normal-time off route Ldis” used for switching to. The normal-time OFF path Ldis is closed by an ON operation (closing operation) of the discharging switching element 30 and is opened by an OFF operation (opening operation) of the discharging switching element 30. Here, the normal time is a time when a charging process or a discharging process, which will be described later, is performed based on an ON operation command or an OFF operation command.

なお、本実施形態において、スイッチング素子S¥#のエミッタ及び入力端子(コレクタ)が「一対の主端子」に相当する。そして、コレクタが「第1の主端子」に相当し、エミッタが「第2の主端子」に相当する。   In the present embodiment, the emitter and input terminal (collector) of the switching element S ¥ # correspond to “a pair of main terminals”. The collector corresponds to the “first main terminal” and the emitter corresponds to the “second main terminal”.

スイッチング素子S¥#のゲートは、また、第2の端子T2、抵抗体32及びNチャネルMOSFET(以下、クランプ用スイッチング素子34)を介してエミッタに接続されている。第2の端子T2及び抵抗体32の接続点は、クランプ用コンパレータ36の非反転入力端子に接続され、クランプ用コンパレータ36の反転入力端子は、第1の電源38に接続されている。なお、本実施形態において、クランプ用スイッチング素子34、クランプ用コンパレータ36及び第1の電源38が「制限手段」を構成する。また、クランプ用コンパレータ36及び第1の電源38が「クランプ操作手段」を構成する。   The gate of the switching element S ¥ # is also connected to the emitter via the second terminal T2, the resistor 32, and an N-channel MOSFET (hereinafter, clamping switching element 34). A connection point between the second terminal T2 and the resistor 32 is connected to a non-inverting input terminal of the clamping comparator 36, and an inverting input terminal of the clamping comparator 36 is connected to the first power supply 38. In the present embodiment, the clamping switching element 34, the clamping comparator 36, and the first power source 38 constitute a “limiter”. The clamp comparator 36 and the first power supply 38 constitute “clamp operating means”.

ここで、第1の電源38の出力電圧(以下、クランプ電圧Vclamp)は、例えば、スイッチング素子S¥#の信頼性が短時間で過度に低下するような電流が流れない程度の電圧(例えば12V)にスイッチング素子S¥#の開閉制御端子の印加電圧(ゲート電圧)を制限する値に設定されている。本実施形態において、クランプ電圧Vclampは、具体的には、スイッチング素子S¥#がオフ状態からオン状態に切り替わるスレッショルド電圧Vth以上の電圧であってかつ定電圧電源22の出力電圧Vom未満の電圧に設定されている。   Here, the output voltage of the first power supply 38 (hereinafter referred to as the clamp voltage Vclamp) is, for example, a voltage (for example, 12V) that does not flow a current that causes the reliability of the switching element S ¥ # to decrease excessively in a short time. ) Is set to a value that limits the applied voltage (gate voltage) of the switching control terminal of the switching element S ¥ #. In the present embodiment, the clamp voltage Vclamp is specifically a voltage equal to or higher than the threshold voltage Vth at which the switching element S ¥ # switches from the off state to the on state, and lower than the output voltage Vom of the constant voltage power source 22. Is set.

ここで、本実施形態において、ゲートから、第2の端子T2、抵抗体32及びクランプ用スイッチング素子34を介してエミッタに至るまでの経路を「クランプ用経路Lclamp」と称すこととする。クランプ用経路Lclampは、クランプ用スイッチング素子34のオン操作によって閉状態とされ、クランプ用スイッチング素子34のオフ操作によって開状態とされる。   Here, in the present embodiment, a path from the gate to the emitter via the second terminal T2, the resistor 32, and the clamp switching element 34 is referred to as a “clamp path Lclamp”. The clamp path Lclamp is closed when the clamp switching element 34 is turned on, and is opened when the clamp switching element 34 is turned off.

こうした構成によれば、第2の端子T2及び抵抗体32の接続点の電圧がクランプ電圧Vclampを超える場合、クランプ用スイッチング素子34がオン操作される。一方、上記接続点の電圧がクランプ電圧Vclamp未満となる場合、クランプ用スイッチング素子34がオフ操作される。これにより、上記接続点の電圧をクランプ電圧Vclampで制限することができる。   According to such a configuration, when the voltage at the connection point between the second terminal T2 and the resistor 32 exceeds the clamp voltage Vclamp, the clamp switching element 34 is turned on. On the other hand, when the voltage at the connection point is lower than the clamp voltage Vclamp, the clamp switching element 34 is turned off. Thereby, the voltage at the connection point can be limited by the clamp voltage Vclamp.

スイッチング素子S¥#のゲートは、さらに、ソフト遮断用抵抗体40、ドライブIC20の第4の端子T4及びNチャネルMOSFET(以下、ソフト遮断用スイッチング素子42)を介してエミッタに接続されている。ここで、本実施形態において、ゲートから、ソフト遮断用抵抗体40、第4の端子T4及びソフト遮断用スイッチング素子42を介してエミッタに至るまでの経路を「ソフト遮断用経路Lcut」と称すこととする。ソフト遮断用経路Lcutは、ソフト遮断用スイッチング素子42のオン操作によって閉状態とされ、ソフト遮断用スイッチング素子42のオフ操作によって開状態とされる。   The gate of the switching element S ¥ # is further connected to the emitter via the soft cutoff resistor 40, the fourth terminal T4 of the drive IC 20, and an N-channel MOSFET (hereinafter, soft cutoff switching element 42). Here, in the present embodiment, a path from the gate to the emitter through the soft cutoff resistor 40, the fourth terminal T4, and the soft cutoff switching element 42 is referred to as a “soft cutoff path Lcut”. And The soft cutoff path Lcut is closed by turning on the soft cutoff switching element 42 and opened by turning off the soft cutoff switching element 42.

スイッチング素子S¥#は、コレクタ及びエミッタ間に流れる電流(以下、コレクタ電流Ic)と相関を有する微少電流(例えば、コレクタ電流Icの「1/10000」)を出力するセンス端子Stを備えている。センス端子Stは、抵抗体(センス抵抗44)を介してエミッタに接続されている。これにより、センス端子Stから出力される微少電流によってセンス抵抗44に電圧降下が生じるため、センス抵抗44のうちセンス端子St側の電位(以下、センス電圧Vse)を、コレクタ電流Icと相関を有する電気的な状態量とすることができる。なお、本実施形態において、エミッタ電位を「0」とし、センス抵抗44の両端のうちセンス端子St側の電位がエミッタ電位よりも高い場合のセンス電圧Vseを正と定義する。   The switching element S ¥ # includes a sense terminal St that outputs a minute current (for example, “1/10000” of the collector current Ic) having a correlation with a current flowing between the collector and the emitter (hereinafter, collector current Ic). . The sense terminal St is connected to the emitter via a resistor (sense resistor 44). As a result, a voltage drop occurs in the sense resistor 44 due to a minute current output from the sense terminal St, and therefore the potential on the sense terminal St side of the sense resistor 44 (hereinafter referred to as the sense voltage Vse) has a correlation with the collector current Ic. It can be an electrical state quantity. In this embodiment, the emitter potential is “0”, and the sense voltage Vse when the potential on the sense terminal St side of both ends of the sense resistor 44 is higher than the emitter potential is defined as positive.

センス抵抗44の両端のうちセンス端子St側は、ドライブIC20の第5の端子T5を介して短絡検出用コンパレータ46の非反転入力端子に接続されている。短絡検出用コンパレータ46の反転入力端子は、第2の電源48に接続されている。本実施形態において、第2の電源48の出力電圧(以下、短絡閾値SC)は、スイッチング素子S¥#の信頼性を維持可能なコレクタ電流Icの上限値に対応するセンス電圧Vseに設定されている。なお、短絡検出用コンパレータ46の出力信号Sigは、ドライブIC20の備える駆動制御部50に入力される。   The sense terminal St side of both ends of the sense resistor 44 is connected to the non-inverting input terminal of the short-circuit detection comparator 46 via the fifth terminal T5 of the drive IC 20. The inverting input terminal of the short-circuit detection comparator 46 is connected to the second power supply 48. In the present embodiment, the output voltage of the second power supply 48 (hereinafter, short circuit threshold SC) is set to the sense voltage Vse corresponding to the upper limit value of the collector current Ic that can maintain the reliability of the switching element S ¥ #. Yes. Note that the output signal Sig of the short-circuit detection comparator 46 is input to the drive control unit 50 provided in the drive IC 20.

駆動制御部50は、ドライブIC20の第6の端子T6を介して入力される上記操作信号g¥#に基づき、充電用スイッチング素子26及び放電用スイッチング素子30の操作による充電処理及び放電処理を交互に行うことでスイッチング素子S¥#を駆動する。詳しくは、充電処理は、操作信号g¥#がオン操作指令になったと判断された場合、放電用スイッチング素子30をオフ操作し、また、充電用スイッチング素子26をオン操作する処理である。すなわち、充電処理は、ゲートに定電流を供給する定電流制御処理である。これにより、エミッタ電位に対するゲート電位の上昇によってゲート電圧Vgeがスレッショルド電圧Vth以上となることで、スイッチング素子S¥#はオン状態に切り替えられる。   Based on the operation signal g ¥ # input through the sixth terminal T6 of the drive IC 20, the drive control unit 50 alternately performs the charging process and the discharging process by operating the charging switching element 26 and the discharging switching element 30. To drive the switching element S ¥ #. Specifically, the charging process is a process of turning off the discharging switching element 30 and turning on the charging switching element 26 when it is determined that the operation signal g ¥ # is an on-operation command. That is, the charging process is a constant current control process for supplying a constant current to the gate. As a result, the gate voltage Vge becomes equal to or higher than the threshold voltage Vth due to the rise of the gate potential with respect to the emitter potential, whereby the switching element S ¥ # is switched to the on state.

なお、定電流制御処理によれば、後述するクランプ処理に起因したゲート充電電流の減少によってスイッチング素子S¥#のミラー期間が長くなることを回避することができ、スイッチング損失の増大等を回避することができる。   In addition, according to the constant current control process, it is possible to avoid an increase in the mirror period of the switching element S ¥ # due to a decrease in the gate charging current caused by the clamp process described later, thereby avoiding an increase in switching loss and the like. be able to.

一方、放電処理は、操作信号g¥#がオフ操作指令になったと判断された場合、放電用スイッチング素子30をオン操作に切り替え、また、充電用スイッチング素子26をオフ操作に切り替える処理である。これにより、スイッチング素子S¥#は、オフ状態に切り替えられる。   On the other hand, the discharging process is a process of switching the discharging switching element 30 to an on operation and switching the charging switching element 26 to an off operation when it is determined that the operation signal g ¥ # is an off operation command. Thereby, switching element S ¥ # is switched to the off state.

駆動制御部50は、さらに、ゲート電圧Vgeや、短絡検出用コンパレータ46の出力信号Sig等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。   The drive control unit 50 further performs overcurrent protection processing based on the gate voltage Vge, the output signal Sig of the short-circuit detection comparator 46, and the like. This process is a process including a clamp process and a soft shut-off process.

まず、クランプ処理について説明すると、この処理は、充電処理が行われる場合において、ゲート電圧Vgeが所定電圧Vαに到達するタイミングからクランプフィルタ時間Tclamp(「所定時間」に相当)に渡って、クランプ用スイッチング素子34をオン操作する処理である。すなわち、クランプ処理は、ゲート電圧Vgeがその上限電圧(定電圧電源22の出力電圧Vom)に到達する前からゲート電圧Vgeをクランプ電圧Vclampで制限する処理である。ここで、本実施形態において、所定電圧Vαは、スレッショルド電圧Vth以上であってかつクランプ電圧Vclamp未満の電圧に設定されている。より具体的には、所定電圧Vαは、スレッショルド電圧Vthの取り得る範囲「Vthmin〜Vthmax」の最大値Vthmaxに設定されている。これは、スイッチング素子S¥#が確実にオン状態に切り替えられてからクランプ処理を開始するための設定である。つまり、スレッショルド電圧Vthは、コレクタ電流Icや、スイッチング素子S¥#の個体差等によってばらつく。このため、所定電圧Vαをスレッショルド電圧Vthとして想定される最大値に設定することで、スイッチング素子S¥#が確実にオン状態に切り替えられてからクランプ処理を開始することができる。   First, the clamp process will be described. This process is performed for the clamp process over the clamp filter time Tclamp (corresponding to the “predetermined time”) from the timing when the gate voltage Vge reaches the predetermined voltage Vα when the charging process is performed. This is a process for turning on the switching element 34. That is, the clamping process is a process of limiting the gate voltage Vge with the clamp voltage Vclamp before the gate voltage Vge reaches the upper limit voltage (the output voltage Vom of the constant voltage power supply 22). Here, in the present embodiment, the predetermined voltage Vα is set to a voltage equal to or higher than the threshold voltage Vth and lower than the clamp voltage Vclamp. More specifically, the predetermined voltage Vα is set to a maximum value Vthmax within a range “Vthmin to Vthmax” that the threshold voltage Vth can take. This is a setting for starting the clamping process after the switching element S ¥ # is reliably switched to the on state. That is, the threshold voltage Vth varies depending on the collector current Ic, the individual difference of the switching element S ¥ #, and the like. Therefore, by setting the predetermined voltage Vα to the maximum value assumed as the threshold voltage Vth, the clamping process can be started after the switching element S ¥ # is reliably switched to the on state.

クランプ処理によれば、例えば上下アーム短絡が生じてスイッチング素子S¥#に過電流(短絡電流)が流れる場合において、後述するソフト遮断処理によってスイッチング素子S¥#がオフ状態に切り替えられるまでにスイッチング素子S¥#に流れるコレクタ電流Icを制限することができる。   According to the clamping process, for example, when the upper and lower arms are short-circuited and an overcurrent (short-circuit current) flows through the switching element S ¥ #, switching is performed until the switching element S ¥ # is switched to the OFF state by the soft cutoff process described later. The collector current Ic flowing through the element S ¥ # can be limited.

ちなみに、クランプフィルタ時間Tclampは、ゲート電圧Vgeが所定電圧Vαに到達してからセンス電圧Vseが短絡閾値SCを超えるまでの時間の最大値よりもやや長い時間に設定すればよい。   Incidentally, the clamp filter time Tclamp may be set to a time slightly longer than the maximum value of the time from when the gate voltage Vge reaches the predetermined voltage Vα until the sense voltage Vse exceeds the short-circuit threshold value SC.

続いて、ソフト遮断処理について説明すると、この処理は、短絡検出用コンパレータ46の出力信号Sigの論理が短絡フィルタ時間Tsc継続して「H」になっていると判断された場合、スイッチング素子S¥#に過電流が流れていると判断する。そして、充電用スイッチング素子26及び放電用スイッチング素子30をオフ操作してかつ、ソフト遮断用スイッチング素子42をオン操作する処理である。上記ソフト遮断処理の実行により、スイッチング素子S¥#が強制的にオフ状態に切り替えられる。なお、本実施形態において、ソフト遮断用抵抗体40、ソフト遮断用スイッチング素子42、短絡検出用コンパレータ46及び第2の電源48が「ソフト遮断手段」を構成する。   Next, the soft cutoff process will be described. This process is performed when the logic of the output signal Sig of the short-circuit detection comparator 46 is determined to be “H” continuously for the short-circuit filter time Tsc. It is determined that an overcurrent flows in #. Then, the charging switching element 26 and the discharging switching element 30 are turned off, and the soft cutoff switching element 42 is turned on. By executing the soft shut-off process, the switching element S ¥ # is forcibly switched to the off state. In the present embodiment, the soft cutoff resistor 40, the soft cutoff switching element 42, the short-circuit detection comparator 46, and the second power supply 48 constitute “soft cutoff means”.

ちなみに、短絡フィルタ時間Tscは、短絡検出用コンパレータ46の出力信号Sigにノイズが混入すること等によってソフト遮断処理が誤って実行されるのを回避するために設定されている。また、上記ソフト遮断用抵抗体40は、ゲート電荷の放電経路の抵抗値を大きくするために設けられる。これは、コレクタ電流Icが過大である状況下にあっては、スイッチング素子S¥#をオン状態からオフ状態へと切り替える速度(ゲート電荷の放電速度)を高くすると、サージ電圧が過大となるおそれがあることに鑑みた設定である。本実施形態では、ソフト遮断用抵抗体40の抵抗値Raが、放電用抵抗体28の抵抗値Rbよりも高く設定されている。これにより、ソフト遮断用経路Lcutの抵抗値は、通常時オフ用経路Ldisの抵抗値よりも大きく設定されることとなる。すなわち、ソフト遮断用経路Lcutによるゲート電荷の放電速度は、通常時オフ用経路Ldisによるゲート電荷の放電速度よりも低くなる。   Incidentally, the short circuit filter time Tsc is set in order to prevent the soft shut-off process from being erroneously executed due to noise mixed into the output signal Sig of the short circuit detection comparator 46. The soft blocking resistor 40 is provided to increase the resistance value of the discharge path of the gate charge. This is because, under a situation where the collector current Ic is excessive, if the switching element S ¥ # is switched from the on state to the off state (the discharge rate of the gate charge) is increased, the surge voltage may be excessive. This setting is based on the fact that In the present embodiment, the resistance value Ra of the soft cutoff resistor 40 is set higher than the resistance value Rb of the discharging resistor 28. As a result, the resistance value of the soft cutoff path Lcut is set to be larger than the resistance value of the normal OFF path Ldis. That is, the discharge rate of the gate charge by the soft cutoff path Lcut is lower than the discharge rate of the gate charge by the normal-time off path Ldis.

また、ソフト遮断処理が行われた場合、駆動制御部50は、フェール信号FLを出力する処理と、充電用スイッチング素子26及び放電用スイッチング素子30の駆動を禁止する処理とを併せて行う。上記フェール信号FLは、ドライブIC20の第7の端子T7を介して低電圧システム(制御装置14)に出力される。このフェール信号FLによって、インバータ11のシャットダウンが行われる。   When the soft shut-off process is performed, the drive control unit 50 performs a process of outputting the fail signal FL and a process of prohibiting driving of the charging switching element 26 and the discharging switching element 30. The fail signal FL is output to the low voltage system (control device 14) via the seventh terminal T7 of the drive IC 20. The inverter 11 is shut down by the fail signal FL.

続いて、図3及び図4に、過電流保護処理の一例を示す。詳しくは、図3は、過電流が流れない通常時における過電流保護処理の一例であり、図4は、上下アーム短絡が生じた場合における過電流保護処理の一例である。   Next, FIG. 3 and FIG. 4 show an example of overcurrent protection processing. Specifically, FIG. 3 is an example of an overcurrent protection process in a normal state where no overcurrent flows, and FIG. 4 is an example of an overcurrent protection process when an upper and lower arm short circuit occurs.

まず、図3を用いて説明する。ここで、図3(a)は、ゲート電圧Vgeの推移を示し、図3(b)は、充電用スイッチング素子26の操作状態の推移を示し、図3(c)は、放電用スイッチング素子30の操作状態の推移を示す。また、図3(d)は、クランプ用スイッチング素子34の操作状態の推移を示し、図3(e)は、ソフト遮断用スイッチング素子42の操作状態の推移を示し、図3(f)は、短絡検出用コンパレータ46の出力信号Sigの推移を示す。   First, it demonstrates using FIG. 3A shows the transition of the gate voltage Vge, FIG. 3B shows the transition of the operation state of the charging switching element 26, and FIG. 3C shows the discharging switching element 30. The transition of the operation state is shown. 3D shows the transition of the operating state of the clamping switching element 34, FIG. 3E shows the transition of the operating state of the soft cutoff switching element 42, and FIG. The transition of the output signal Sig of the short-circuit detection comparator 46 is shown.

図示される例では、時刻t1において放電用スイッチング素子30がオフ操作に切り替えられ、また、充電用スイッチング素子26がオン操作に切り替えられることで充電処理が開始される。これにより、ゲート電圧Vgeが上昇し始めることで、その後コレクタ電流Ic及びセンス電圧Vseが上昇し始める。なお、図3(a)に示す「Vmil」は、スイッチング素子S¥#のミラー電圧を示す。   In the illustrated example, the charging switching process 30 is started by switching the discharging switching element 30 to the off operation and switching the charging switching element 26 to the on operation at time t1. As a result, the gate voltage Vge starts to rise, and then the collector current Ic and the sense voltage Vse start to rise. Note that “Vmil” shown in FIG. 3A indicates the mirror voltage of the switching element S ¥ #.

そして、ミラー期間を経過した後、時刻t2において、ゲート電圧Vgeが所定電圧Vαに到達したと判断される。これにより、クランプ用スイッチング素子34がオン操作に切り替えられてクランプ処理が開始される。ここで、本実施形態において、抵抗体32の抵抗値Rは、定電流電源24から出力される定電流Ig及び上記抵抗値Rの乗算値がクランプ電圧Vclampとなるように設定されている。   Then, after the lapse of the mirror period, it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2. As a result, the clamping switching element 34 is switched to the on operation, and the clamping process is started. Here, in the present embodiment, the resistance value R of the resistor 32 is set so that the multiplication value of the constant current Ig output from the constant current power supply 24 and the resistance value R becomes the clamp voltage Vclamp.

そして、時刻t2からクランプフィルタ時間Tclampが経過する時刻t3において、クランプ用スイッチング素子34がオフ操作に切り替えられる。これにより、その後、ゲート電圧Vgeは、定電圧電源22の出力電圧Vomに到達する。   Then, at time t3 when the clamp filter time Tclamp elapses from time t2, the clamp switching element 34 is switched to the off operation. Thereby, after that, the gate voltage Vge reaches the output voltage Vom of the constant voltage power supply 22.

続いて、図4を用いて、上下アーム短絡が生じる場合の一例を示す。ここで、図4(a)〜図4(f)は、先の図3(a)〜図3(f)に対応している。   Subsequently, an example of a case where the upper and lower arms are short-circuited will be described with reference to FIG. Here, FIGS. 4A to 4F correspond to FIGS. 3A to 3F described above.

図示される例では、時刻t1において充電処理が開始されることで、ゲート電圧Vgeが上昇し始める。その後、ミラー期間を経ることなく、時刻t2においてゲート電圧Vgeが所定電圧Vαに到達したと判断される。これにより、クランプ用スイッチング素子34がオン操作に切り替えられてクランプ処理が開始される。   In the illustrated example, the gate voltage Vge starts to rise when the charging process is started at time t1. Thereafter, it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2 without passing through the mirror period. As a result, the clamping switching element 34 is switched to the on operation, and the clamping process is started.

その後、時刻t3において、センス電圧Vseが短絡閾値SCを超えることで、短絡検出用コンパレータ46の出力信号Sigの論理が「H」に反転される。本実施形態では、ゲート電圧Vgeが所定電圧Vαに到達してからクランプフィルタ時間Tclampが経過するまでの期間に、上記出力信号Sigの論理が「H」に反転されたと判断される場合、時刻t2からクランプフィルタ時間Tclampが経過する場合であっても、クランプ用スイッチング素子34のオン操作を継続する処理が行われる。   Thereafter, at time t3, when the sense voltage Vse exceeds the short-circuit threshold SC, the logic of the output signal Sig of the short-circuit detection comparator 46 is inverted to “H”. In the present embodiment, when it is determined that the logic of the output signal Sig is inverted to “H” in the period from when the gate voltage Vge reaches the predetermined voltage Vα until the clamp filter time Tclamp elapses, at time t2 Even when the clamp filter time Tclamp elapses, the process of continuing the ON operation of the clamp switching element 34 is performed.

その後、短絡検出用コンパレータ46の出力信号Sigの論理が短絡フィルタ時間Tsc継続して「H」になっていると判断される時刻t5において、ソフト遮断用スイッチング素子42がオン操作に切り替えられる。これにより、スイッチング素子S*#が強制的にオフ状態とされる。なお、その後、クランプ用スイッチング素子34がオフ操作に切り替えられる。   Thereafter, at time t5 when it is determined that the logic of the output signal Sig of the short-circuit detection comparator 46 continues to be “H” for the short-circuit filter time Tsc, the soft-blocking switching element 42 is switched to the ON operation. Thereby, switching element S * # is forcibly turned off. Thereafter, the clamp switching element 34 is switched to the off operation.

ここで、図4に示した過電流保護処理は、ゲートに接続された電流流通経路(本実施形態では、クランプ用経路Lclamp)と、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路(コレクタ電流Icの流通経路)とが磁気結合されていない駆動回路DUを用いる場合に対応している。これに対し、クランプ用経路Lclamp及び上記主電流流通経路とが磁気結合されている駆動回路DUを用いる場合には、ソフト遮断処理によらずにスイッチング素子S¥#がオフ状態に切り替えられるといった問題が生じ得る。以下、磁気結合について説明した後、ソフト遮断処理によらずにオフ状態に切り替えられる問題について説明する。   Here, the overcurrent protection process shown in FIG. 4 includes a current flow path connected to the gate (in this embodiment, a clamp path Lclamp) and a main current flow path connected to at least one of the collector and the emitter. This corresponds to the case of using a drive circuit DU that is not magnetically coupled to (the flow path of the collector current Ic). On the other hand, when the drive circuit DU in which the clamp path Lclamp and the main current flow path are magnetically coupled is used, the switching element S ¥ # can be switched to the off state without using the soft cutoff process. Can occur. Hereinafter, after describing the magnetic coupling, the problem of switching to the off state without depending on the soft shutoff process will be described.

まず、図5及び図6を用いて、磁気結合のメカニズムについて説明する。ここで、図5及び図6は、先の図1及び図2に示した構成のうち、低電位側のスイッチング素子S¥n周辺の構成を示す図である。なお、図5及び図6では、充電用スイッチング素子26やドライブIC20の端子等の図示を省略している。   First, the mechanism of magnetic coupling will be described with reference to FIGS. Here, FIG. 5 and FIG. 6 are diagrams showing the configuration around the switching element S ¥ n on the low potential side in the configuration shown in FIG. 1 and FIG. 5 and 6, illustration of the charging switching element 26, the terminals of the drive IC 20, and the like are omitted.

図示されるように、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路、及びゲートに接続された電流流通経路には、配線インダクタンスが存在する。図5及び図6には、一対の主電流流通経路のうちコレクタに接続された経路に配線インダクタンス「lm」が存在することを示し、クランプ用経路Lclampに配線インダクタンス「lg」が存在することを示した。本実施形態では、これら配線インダクタンスlm,lgが磁気結合されている。詳しくは、図5に示すように、コレクタ電流Icが上昇する(コレクタ電流Icの変化速度が正の値となる)状況下、クランプ用経路Lclamp側からゲートへと電荷が移動するように、これら配線インダクタンスlm,lgが磁気結合されている。ここで、クランプ用経路Lclamp側からゲートへと電荷が移動するのは、スイッチング素子S¥#のゲート及びエミッタ間容量を介してゲート側からエミッタ側へと電流が流れ込むことに起因する。一方、図6に示すように、コレクタ電流Icが減少する(コレクタ電流Icの変化速度が負の値となる)状況下、ゲート電荷がクランプ用経路Lclamp側へと移動するように、上記配線インダクタンスlm,lgが磁気結合されている。ここで、ゲート電荷がクランプ用経路Lclamp側へと移動するのは、ゲート及びエミッタ間容量を介してエミッタ側からゲート側へと電流が流れ込むことに起因する。   As shown in the figure, wiring inductance exists in the main current flow path connected to at least one of the collector and the emitter and the current flow path connected to the gate. 5 and 6 show that the wiring inductance “lm” exists in the path connected to the collector of the pair of main current flow paths, and that the wiring inductance “lg” exists in the clamp path Lclamp. Indicated. In this embodiment, these wiring inductances lm and lg are magnetically coupled. Specifically, as shown in FIG. 5, in a situation where the collector current Ic rises (the change rate of the collector current Ic becomes a positive value), the charge moves from the clamp path Lclamp side to the gate. The wiring inductances lm and lg are magnetically coupled. Here, the movement of the electric charge from the clamp path Lclamp side to the gate is caused by the current flowing from the gate side to the emitter side via the gate and emitter capacitance of the switching element S ¥ #. On the other hand, as shown in FIG. 6, under the situation where the collector current Ic decreases (the change rate of the collector current Ic becomes a negative value), the wiring inductance is increased so that the gate charge moves to the clamping path Lclamp side. lm and lg are magnetically coupled. Here, the gate charge moves to the clamp path Lclamp side because the current flows from the emitter side to the gate side via the gate-emitter capacitance.

そして、こうした磁気結合が図7に示す関連技術にかかる駆動回路DUで生じることで、ソフト遮断処理によらずにスイッチング素子S¥#がオフ状態に切り替えられる問題が生じる。ここで、図7において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。   Such magnetic coupling occurs in the drive circuit DU according to the related art shown in FIG. 7, thereby causing a problem that the switching element S ¥ # can be switched to the off state without performing the soft cutoff process. Here, in FIG. 7, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience.

図示されるように、関連技術にかかる駆動回路DUは、抵抗体32を備えていない。駆動回路DUは、クランプ用コンパレータ36に代えて、オペアンプ52を備えている。   As illustrated, the drive circuit DU according to the related art does not include the resistor 32. The drive circuit DU includes an operational amplifier 52 instead of the clamp comparator 36.

クランプ用スイッチング素子34及び第2の端子T2の接続点は、オペアンプ52の非反転入力端子に接続され、オペアンプ52の反転入力端子は、第1の電源38に接続されている。   A connection point between the clamp switching element 34 and the second terminal T 2 is connected to a non-inverting input terminal of the operational amplifier 52, and an inverting input terminal of the operational amplifier 52 is connected to the first power supply 38.

関連技術において、クランプ処理は、ゲート電圧Vgeが所定電圧Vαに到達してからクランプフィルタ時間Tclampに渡って、オペアンプ52に対してイネーブル信号を出力する処理となる。これにより、クランプ用スイッチング素子34のゲート電圧の操作によってクランプ用スイッチング素子34のオン抵抗を調整し、第2の端子T2の電圧をクランプ電圧Vclampで制限する。   In the related art, the clamp process is a process of outputting an enable signal to the operational amplifier 52 over the clamp filter time Tclamp after the gate voltage Vge reaches the predetermined voltage Vα. Thus, the on-resistance of the clamp switching element 34 is adjusted by the operation of the gate voltage of the clamp switching element 34, and the voltage of the second terminal T2 is limited by the clamp voltage Vclamp.

図8を用いて、関連技術を用いた場合における上記問題について説明する。ここで、図8は、関連技術にかかる過電流保護処理の一例である。なお、図8(a)〜図8(f)は、先の図4(a)〜図4(f)に対応している。   With reference to FIG. 8, the above problem in the case where the related technique is used will be described. Here, FIG. 8 is an example of overcurrent protection processing according to the related art. 8A to 8F correspond to the previous FIG. 4A to FIG. 4F.

図示される例では、時刻t1において充電処理が開始されることで、ゲート電圧Vgeが上昇し始める。その後、時刻t2においてゲート電圧Vgeが所定電圧Vαに到達したと判断される。これにより、オペアンプ52に対してイネーブル信号が出力されることでクランプ処理が開始される。   In the illustrated example, the gate voltage Vge starts to rise when the charging process is started at time t1. Thereafter, it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2. As a result, an enable signal is output to the operational amplifier 52 to start the clamping process.

その後、時刻t3において、センス電圧Vseが短絡閾値SCを超えることで、短絡検出用コンパレータ46の出力信号Sigの論理が「H」に反転される。その後、コレクタ電流Icが上昇する状況下における磁気結合により、ゲート電圧Vgeがクランプ電圧Vclampを一旦大きく上回ることとなる。これにより、ゲート電圧をクランプ電圧Vclampで制限すべく、クランプ用スイッチング素子34がフルオン状態とされ、クランプ用経路Lclampを介したゲート電荷の放電が開始される。ここで、クランプ用スイッチング素子34のフルオン状態とは、クランプ用スイッチング素子34がオン操作される場合のクランプ用スイッチング素子34のゲート電圧を、非飽和領域でクランプ用スイッチング素子34を駆動させる電圧に設定する状態である。非飽和領域とは、クランプ用スイッチング素子34のドレイン及びソース間電圧Vdsとドレイン電流Idとが関係付けられた出力特性において、ドレイン及びソース間電圧Vdsの上昇に伴ってドレイン電流Idが増大する領域のことである。これにより、クランプ用スイッチング素子34のオン抵抗は、略「0」とされる。   Thereafter, at time t3, when the sense voltage Vse exceeds the short-circuit threshold SC, the logic of the output signal Sig of the short-circuit detection comparator 46 is inverted to “H”. Thereafter, the gate voltage Vge greatly exceeds the clamp voltage Vclamp once due to magnetic coupling under the condition that the collector current Ic increases. As a result, in order to limit the gate voltage with the clamp voltage Vclamp, the clamp switching element 34 is brought into a full-on state, and the discharge of the gate charge via the clamp path Lclamp is started. Here, the full-on state of the clamping switching element 34 means that the gate voltage of the clamping switching element 34 when the clamping switching element 34 is turned on is a voltage that drives the clamping switching element 34 in the non-saturated region. This is the state to set. The non-saturated region is a region where the drain current Id increases as the drain-source voltage Vds increases in the output characteristics in which the drain-source voltage Vds and the drain current Id of the clamping switching element 34 are related. That is. As a result, the on-resistance of the clamping switching element 34 is substantially “0”.

その後、時刻t4において、ゲート電圧Vgeがクランプ電圧Vclampに向かって低下し始めることで、コレクタ電流Icも減少し始める。ここで、コレクタ電流Icが減少する状況下においては、磁気結合によってゲート電荷がクランプ用経路Lclamp側へと移動される。移動されたゲート電荷は、クランプ用経路Lclampを介して放電される。特に本実施形態では、クランプ用スイッチング素子34がフルオン状態とされていることから、クランプ用経路Lclampのインピーダンスが低くなり、ゲート電荷の放電量が大きくなる。その結果、ゲート電圧Vgeは、急峻に落ち込んでクランプ電圧Vclampを大きく下回ることとなる。これにより、その後、短絡フィルタ時間Tscの計時が開始されてからこの時間Tscが経過する前に、ゲート電圧Vgeの低下によってスイッチング素子S¥#がオフ状態に切り替わるといった問題が生じる。したがって、スイッチング素子S¥#がオフ状態に切り替えられる場合に生じるサージ電圧が増大し、スイッチング素子S¥#の信頼性が低下する。   Thereafter, at time t4, the gate voltage Vge starts to decrease toward the clamp voltage Vclamp, and thus the collector current Ic also starts to decrease. Here, under the situation where the collector current Ic decreases, the gate charge is moved to the clamping path Lclamp side by magnetic coupling. The moved gate charge is discharged through the clamp path Lclamp. In particular, in the present embodiment, since the clamp switching element 34 is in the full-on state, the impedance of the clamp path Lclamp is lowered, and the discharge amount of the gate charge is increased. As a result, the gate voltage Vge drops sharply and greatly falls below the clamp voltage Vclamp. As a result, there arises a problem that the switching element S ¥ # is switched to the OFF state due to a decrease in the gate voltage Vge before the time Tsc elapses after the short-circuit filter time Tsc is started. Therefore, the surge voltage generated when switching element S ¥ # is switched to the off state increases, and the reliability of switching element S ¥ # decreases.

こうした問題に対処すべく、本実施形態では、先の図2に示すように、クランプ用経路Lclampに抵抗体32を設けた。抵抗体32は、クランプ用経路Lclampによってゲート電荷が放電される場合にクランプ用経路Lclampにおいて最もインピーダンスの高い「インピーダンス部」に相当する。ここで、抵抗体32の抵抗値Rは、クランプ電圧Vclampを定電流電源24から出力される定電流Igで除算した値に設定されている。   In order to cope with such a problem, in this embodiment, as shown in FIG. 2, the resistor 32 is provided in the clamp path Lclamp. The resistor 32 corresponds to an “impedance part” having the highest impedance in the clamping path Lclamp when the gate charge is discharged through the clamping path Lclamp. Here, the resistance value R of the resistor 32 is set to a value obtained by dividing the clamp voltage Vclamp by the constant current Ig output from the constant current power supply 24.

本実施形態では、ゲート電圧Vgeをクランプ電圧Vclampで制限するために抵抗体32を用いるとともに、ゲート電圧Vgeがクランプ電圧Vclampを大きく下回ることを回避するためにも抵抗体32を用いた。ここで、抵抗体32によってゲート電圧Vgeの低下を回避できるのは、コレクタ電流Icが減少する状況下において上記磁気結合が生じる場合であっても、抵抗体32によってゲート電荷の放電を妨げることができるためである。   In the present embodiment, the resistor 32 is used to limit the gate voltage Vge with the clamp voltage Vclamp, and the resistor 32 is also used to avoid the gate voltage Vge being significantly lower than the clamp voltage Vclamp. Here, it is possible to prevent the gate voltage Vge from being lowered by the resistor 32 even if the magnetic coupling occurs in a situation where the collector current Ic is reduced, the resistor 32 prevents the gate charge from being discharged. This is because it can.

図9に、磁気結合が生じる場合の本実施形態にかかる過電流保護処理の一例を示す。なお、図9は、ゲート電圧Vgeの推移を示す。   FIG. 9 shows an example of overcurrent protection processing according to the present embodiment when magnetic coupling occurs. FIG. 9 shows the transition of the gate voltage Vge.

図示されるように、時刻t1において充電処理が開始されることで、ゲート電圧Vgeが上昇し始める。その後、時刻t2においてゲート電圧Vgeが所定電圧Vαに到達したと判断されることで、クランプ処理が開始される。   As illustrated, when the charging process is started at time t1, the gate voltage Vge starts to increase. Thereafter, when it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2, the clamping process is started.

センス電圧Vseが短絡閾値SCを超えた後、時刻t3近傍において、ゲート電圧Vgeがクランプ電圧Vclampを一旦大きく上回る。その後、時刻t4において、ゲート電圧Vgeがクランプ電圧Vclampに向かって低下し始めることで、コレクタ電流Icも減少し始める。ここで、本実施形態では、クランプ用経路Lclampに抵抗体32を設けていることから、コレクタ電流Icが減少する状況下において上記磁気結合が生じる場合であっても、ゲート電荷の放電を妨げることができる。このため、ゲート電圧Vgeは、急峻に落ち込むことなくクランプ電圧Vclampに収束することとなる。そして、その後、時刻t6においてソフト遮断用スイッチング素子42がオン操作され、ソフト遮断処理によってスイッチング素子S¥#をオフ状態に切り替えることができる。   After the sense voltage Vse exceeds the short-circuit threshold SC, the gate voltage Vge once greatly exceeds the clamp voltage Vclamp in the vicinity of time t3. Thereafter, at time t4, the gate voltage Vge starts to decrease toward the clamp voltage Vclamp, and thus the collector current Ic also starts to decrease. Here, in the present embodiment, since the resistor 32 is provided in the clamp path Lclamp, the gate charge discharge is prevented even when the magnetic coupling occurs in a situation where the collector current Ic decreases. Can do. For this reason, the gate voltage Vge converges to the clamp voltage Vclamp without sharply dropping. After that, at time t6, the soft cutoff switching element 42 is turned on, and the switching element S ¥ # can be switched to the OFF state by the soft cutoff processing.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)定電流制御処理が行われる駆動回路DUにおいて、クランプ用経路Lclampに抵抗体32を設けた。このため、コレクタ電流Icが減少する状況下において磁気結合が生じる場合であっても、クランプ用経路Lclampを介したゲート電荷の放電を抵抗体32によって妨げることができる。これにより、スイッチング素子S¥#に過電流が流れる状況下においてスイッチング素子S¥#をソフト遮断処理によってオフ状態に切り替えることができる。したがって、スイッチング素子S¥#の信頼性の低下を回避することができる。   (1) In the drive circuit DU in which the constant current control process is performed, the resistor 32 is provided in the clamp path Lclamp. For this reason, even when magnetic coupling occurs in a situation where the collector current Ic decreases, the discharge of the gate charge via the clamping path Lclamp can be prevented by the resistor 32. As a result, the switching element S ¥ # can be switched to the off state by the soft shut-off process in a situation where an overcurrent flows through the switching element S ¥ #. Therefore, it is possible to avoid a decrease in the reliability of the switching element S ¥ #.

(2)所定電圧Vαを、スレッショルド電圧の最大値Vthmaxに設定した。スイッチング素子S¥#がオン状態に切り替わる前にゲート電圧Vgeをクランプ電圧Vclampで制限すると、定電流電源24からゲートに供給されるべき電荷がクランプ用経路Lclampを介して放電され、ゲート電圧Vgeが上昇しにくくなる。この場合、スイッチング素子S¥#をオン状態に切り替えることができなかったり、スイッチング素子S¥#がハーフオン状態となることによる発熱によってスイッチング素子S¥#の信頼性が低下したりするといった問題が生じ得る。   (2) The predetermined voltage Vα is set to the maximum value Vthmax of the threshold voltage. If the gate voltage Vge is limited by the clamp voltage Vclamp before the switching element S ¥ # is turned on, the charge to be supplied from the constant current power supply 24 to the gate is discharged through the clamp path Lclamp, and the gate voltage Vge is It becomes difficult to rise. In this case, there is a problem that the switching element S ¥ # cannot be switched to the ON state or the reliability of the switching element S ¥ # is reduced due to heat generated by the switching element S ¥ # being in the half-ON state. obtain.

ここで、所定電圧Vαの上記設定によれば、スイッチング素子S¥#がオン状態に切り替わってからクランプ処理を開始することができる。このため、上述した問題の発生を回避することができる。なお、スイッチング素子S¥#のハーフオン状態とは、スイッチング素子S¥#がオン操作される場合のゲート電圧Vgeを、飽和領域でスイッチング素子S¥#を駆動させる電圧に設定する状態である。ここで、飽和領域とは、スイッチング素子S¥#のコレクタ及びエミッタ間電圧Vceとコレクタ電流Icとが関係付けられた出力特性において、コレクタ及びエミッタ間電圧Vceの大きさにかかわらずコレクタ電流Icが略一定となる領域のことである。   Here, according to the setting of the predetermined voltage Vα, the clamping process can be started after the switching element S ¥ # is switched to the ON state. For this reason, generation | occurrence | production of the problem mentioned above can be avoided. The half-on state of the switching element S ¥ # is a state in which the gate voltage Vge when the switching element S ¥ # is turned on is set to a voltage that drives the switching element S ¥ # in the saturation region. Here, the saturation region is the output characteristic in which the collector-emitter voltage Vce of the switching element S ¥ # is related to the collector current Ic, and the collector current Ic is the same regardless of the magnitude of the collector-emitter voltage Vce. It is an area that is substantially constant.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図10に、本実施形態にかかる駆動回路DUを示す。なお、図10において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 10 shows the drive circuit DU according to the present embodiment. In FIG. 10, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience.

図示されるように、本実施形態では、「電荷蓄積素子」としてのコンデンサ54が抵抗体32に並列接続されている。   As shown in the drawing, in this embodiment, a capacitor 54 as a “charge storage element” is connected in parallel to the resistor 32.

図11に、本実施形態にかかる過電流保護処理の一例を示す。なお、図11は、先の図9に対応している。   FIG. 11 shows an example of overcurrent protection processing according to the present embodiment. FIG. 11 corresponds to FIG. 9 above.

図示されるように、時刻t1において充電処理が開始された後、時刻t2においてゲート電圧Vgeが所定電圧Vαに到達したと判断されることで、クランプ処理が開始される。   As shown in the drawing, after the charging process is started at time t1, it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2, and the clamping process is started.

センス電圧Vseが短絡閾値SCを超えた後、時刻t3近傍において、ゲート電圧Vgeがクランプ電圧Vclampを上回ることとなる。ここで、本実施形態では、コレクタ電流Icが上昇する状況下における磁気結合によってゲートへと電荷が移動しようとする場合であっても、その一部をコンデンサ54によって吸収することができる。   After the sense voltage Vse exceeds the short-circuit threshold SC, the gate voltage Vge exceeds the clamp voltage Vclamp in the vicinity of time t3. Here, in the present embodiment, even when the charge is about to move to the gate due to magnetic coupling under the situation where the collector current Ic increases, a part of the charge can be absorbed by the capacitor 54.

このため、本実施形態では、上記第1の実施形態の(1),(2)で得られる効果に加えて、ゲート電圧Vgeのクランプ電圧Vclampに対するオーバーシュートを抑制できるといった効果を得ることができる。これにより、ゲート電圧Vgeをクランプ電圧Vclampに近づけることができ、クランプ処理によってゲート電圧Vgeが制限される期間におけるコレクタ電流Icを的確に抑制することができる。   For this reason, in this embodiment, in addition to the effects obtained in (1) and (2) of the first embodiment, an effect that the overshoot of the gate voltage Vge with respect to the clamp voltage Vclamp can be suppressed can be obtained. . Thereby, the gate voltage Vge can be brought close to the clamp voltage Vclamp, and the collector current Ic during the period in which the gate voltage Vge is limited by the clamping process can be accurately suppressed.

(第3の実施形態)
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、抵抗体32の抵抗値を上記第1の実施形態に示した抵抗値よりも大きく設定する。これは、本実施形態における磁気結合が、上記第1の実施形態における磁気結合よりも大きく、磁気結合によるゲート電荷の移動量がより大きくなるためである。磁気結合によるゲート電荷の移動量が大きい場合であっても、抵抗体32の抵抗値を大きく設定することで、ゲート電荷の放電をより妨げることができる。   In the present embodiment, the resistance value of the resistor 32 is set larger than the resistance value shown in the first embodiment. This is because the magnetic coupling in the present embodiment is larger than the magnetic coupling in the first embodiment, and the amount of movement of the gate charge due to the magnetic coupling is larger. Even if the amount of movement of the gate charge due to magnetic coupling is large, the discharge of the gate charge can be further prevented by setting the resistance value of the resistor 32 large.

図12に、本実施形態にかかる駆動回路DUを示す。なお、図12において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。なお、本実施形態では、定電流電源24を第1の定電流電源24aと称すこととする。   FIG. 12 shows a drive circuit DU according to the present embodiment. In FIG. 12, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience. In the present embodiment, the constant current power supply 24 is referred to as a first constant current power supply 24a.

図示されるように、第1の定電流電源24aは、第1の端子T1に接続されている。また、定電圧電源22を電力供給源とする第2の定電流電源24bは、ドライブIC20の第8の端子T8に接続されている。本実施形態では、第2の定電流電源24bから出力される定電流を、第1の定電流電源24aから出力される定電流の「1/2」に設定している。なお、本実施形態において、第1の定電流電源24a及び第2の定電流電源24bが「定電流供給手段」を構成する。   As shown in the drawing, the first constant current power supply 24a is connected to the first terminal T1. The second constant current power supply 24b using the constant voltage power supply 22 as a power supply source is connected to the eighth terminal T8 of the drive IC 20. In the present embodiment, the constant current output from the second constant current power supply 24b is set to “½” of the constant current output from the first constant current power supply 24a. In the present embodiment, the first constant current power supply 24a and the second constant current power supply 24b constitute “constant current supply means”.

第1の端子T1又は第8の端子T8は、スイッチ56によって充電用スイッチング素子26のドレインと選択的に接続される。スイッチ56は、駆動制御部50によって通電操作される。   The first terminal T1 or the eighth terminal T8 is selectively connected to the drain of the charging switching element 26 by the switch 56. The switch 56 is energized by the drive control unit 50.

本実施形態において、抵抗体32の抵抗値は、上記第1の実施形態に示した抵抗値の2倍「2R」に設定されている。これは、ゲート充電電流の供給源が第2の定電流電源24bとなる期間(制限手段によってゲート電圧Vgeがクランプ電圧Vclampで制限される期間)において、ゲート充電電流「Ig/2」及び抵抗体32の抵抗値「2R」の乗算値をクランプ電圧Vclampとするための設定である。すなわち、抵抗体32の抵抗値「2R」は、クランプ電圧Vclampを第2の定電流電源24bから出力される定電流「Ig/2」で除算した値に設定されている。   In the present embodiment, the resistance value of the resistor 32 is set to “2R”, which is twice the resistance value shown in the first embodiment. This is because the gate charging current “Ig / 2” and the resistor are supplied during the period in which the gate charging current supply source is the second constant current power supply 24b (the period in which the gate voltage Vge is limited by the clamp voltage Vclamp by the limiting means). This is a setting for setting the multiplication value of the resistance value “2R” of 32 as the clamp voltage Vclamp. That is, the resistance value “2R” of the resistor 32 is set to a value obtained by dividing the clamp voltage Vclamp by the constant current “Ig / 2” output from the second constant current power supply 24b.

続いて、図13を用いて、本実施形態にかかる過電流保護処理の一例を示す。ここで、図13(a)〜図13(d),図13(f),図13(g)は、先の図4(a)〜図4(f)に対応している。また、図13(e)は、充電経路Lchaに流れる定電流の推移を示す。   Next, an example of overcurrent protection processing according to the present embodiment will be described with reference to FIG. Here, FIGS. 13 (a) to 13 (d), FIG. 13 (f), and FIG. 13 (g) correspond to the previous FIGS. 4 (a) to 4 (f). Moreover, FIG.13 (e) shows transition of the constant current which flows into charging path Lcha.

図示される例では、時刻t1において、スイッチ56の操作によって第1の定電流電源24a及び充電用スイッチング素子26が接続される。これにより、第1の定電流電源24aからゲートへと定電流の供給が開始されることで、ゲート電圧Vgeが上昇し始める。   In the illustrated example, the first constant current power supply 24a and the charging switching element 26 are connected by operating the switch 56 at time t1. As a result, the supply of the constant current from the first constant current power supply 24a to the gate is started, so that the gate voltage Vge starts to rise.

その後、時刻t2においてゲート電圧Vgeが所定電圧Vαに到達したと判断されることで、スイッチ56の操作によって第2の定電流電源24b及び充電用スイッチング素子26が接続される。これにより、ゲート充電電流の供給源が第1の定電流電源24aから第2の定電流電源24bに切り替えられる。この場合、充電電流が半減するものの、抵抗体32の抵抗値が「2R」に設定されているため、ゲート電圧Vgeをクランプ電圧Vclampで制限することができる。なお、その後、時刻t3においてソフト遮断用スイッチング素子42がオン操作される。   Thereafter, when it is determined that the gate voltage Vge has reached the predetermined voltage Vα at time t2, the second constant current power supply 24b and the charging switching element 26 are connected by the operation of the switch 56. Thereby, the supply source of the gate charging current is switched from the first constant current power supply 24a to the second constant current power supply 24b. In this case, although the charging current is halved, the gate voltage Vge can be limited by the clamp voltage Vclamp because the resistance value of the resistor 32 is set to “2R”. After that, at time t3, the soft cutoff switching element 42 is turned on.

ちなみに、本実施形態において、充電電流を図13(e)に示したようにすべく、スイッチ56を操作する処理が「低下手段」を構成する。   Incidentally, in this embodiment, the process of operating the switch 56 constitutes a “decreasing means” so that the charging current is as shown in FIG.

以上説明した本実施形態によれば、上記第1の実施形態の(1),(2)の効果に加えて、以下の効果が得られるようになる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects (1) and (2) of the first embodiment.

(3)クランプ処理によってゲート電圧Vgeがクランプ電圧Vclampで制限される期間においてゲートに供給される定電流を、充電処理が行われる期間のうちクランプ処理によってゲート電圧Vgeがクランプ電圧Vclampで制限されない期間おいてゲートに供給される定電流の「1/2」とした。このため、同じクランプ電圧Vclampを確保するための抵抗体32の抵抗値を大きく設定することができる。これにより、磁気結合が生じる状況下においてゲート電荷の放電を妨げる効果をより大きくすることができる。   (3) A constant current supplied to the gate in a period in which the gate voltage Vge is limited by the clamp voltage Vclamp by the clamping process, and a period in which the gate voltage Vge is not limited by the clamp voltage Vclamp in the period in which the charging process is performed The constant current supplied to the gate is “½”. For this reason, the resistance value of the resistor 32 for securing the same clamp voltage Vclamp can be set large. Thereby, it is possible to further increase the effect of preventing the discharge of the gate charge in a situation where magnetic coupling occurs.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・「インピーダンス部」としては、抵抗体32に限らず、例えばスイッチング素子(MOSFET。以下、調整用スイッチング素子)であってもよい。この場合、例えば上記第1の実施形態において、抵抗体32に代えて調整用スイッチング素子を備える。そして、クランプ処理が行われる期間において、調整用スイッチング素子のハーフオン状態によって調整用スイッチング素子のオン抵抗を「R」とするように調整用スイッチング素子のゲート電圧を調整する処理とすればよい。この場合、調整用スイッチング素子は、クランプ用経路Lclampによってゲート電荷が放電される場合にクランプ用経路Lclampにおいて最もインピーダンスの高い部材となる。   The “impedance part” is not limited to the resistor 32 but may be, for example, a switching element (MOSFET, hereinafter referred to as an adjustment switching element). In this case, for example, in the first embodiment, an adjustment switching element is provided instead of the resistor 32. Then, during the clamp process, the gate voltage of the adjustment switching element may be adjusted so that the ON resistance of the adjustment switching element is “R” depending on the half-on state of the adjustment switching element. In this case, the adjustment switching element is a member having the highest impedance in the clamp path Lclamp when the gate charge is discharged by the clamp path Lclamp.

なお、調整用スイッチング素子のハーフオン状態とは、調整用スイッチング素子がオン操作される場合の調整用スイッチング素子のゲート電圧Vgsを、飽和領域で調整用スイッチング素子を駆動させる電圧に設定する状態である。ここで、飽和領域とは、上記出力特性において、調整用スイッチング素子のドレイン及びソース間電圧Vdsの大きさにかかわらずドレイン電流Idが略一定となる領域のことである。調整用スイッチング素子が飽和領域で駆動されると、調整用スイッチング素子のオン抵抗がフルオン状態の場合よりも増大する。   The half-on state of the adjustment switching element is a state in which the gate voltage Vgs of the adjustment switching element when the adjustment switching element is turned on is set to a voltage that drives the adjustment switching element in the saturation region. . Here, the saturation region is a region where the drain current Id is substantially constant regardless of the magnitude of the drain-source voltage Vds of the adjustment switching element in the output characteristics. When the adjustment switching element is driven in the saturation region, the on-resistance of the adjustment switching element increases as compared with the full-on state.

また、「インピーダンス部」としては、抵抗体やMOSFET等の素子を用いたものに限らない。例えば、クランプ用経路Lclampとしての配線パターンの幅を小さくしたり、配線パターンを長くすることで、クランプ用経路Lclampにおいて他の部分よりも抵抗値を大きくした部分をインピーダンス部としてもよい。   Further, the “impedance portion” is not limited to one using an element such as a resistor or a MOSFET. For example, a portion having a resistance value larger than that of other portions in the clamp path Lclamp by reducing the width of the wiring pattern as the clamp path Lclamp or lengthening the wiring pattern may be used as the impedance portion.

・「ソフト遮断手段」としては、ゲート電荷の放電経路の抵抗値を増大させることで、ゲート電荷の放電速度を低下させるものに限らない。例えば、以下(A),(B)に説明するものであってもよい。   The “soft blocking means” is not limited to one that decreases the gate charge discharge rate by increasing the resistance value of the gate charge discharge path. For example, it may be described in the following (A) and (B).

(A)先の図2において、ソフト遮断用抵抗体40、第4の端子T4及びソフト遮断用スイッチング素子42を除去する。そして、第3の端子T3及び放電用スイッチング素子30の接続点にスイッチング素子(例えばMOSFET)を介して電源を接続する。そして、上記スイッチング素子をオン操作して上記接続点に電荷を供給することで、ソフト遮断処理時におけるゲート電荷の放電速度を通常時の放電速度よりも低くする構成をソフト遮断手段として用いてもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。   (A) In FIG. 2, the soft cutoff resistor 40, the fourth terminal T4, and the soft cutoff switching element 42 are removed. Then, a power source is connected to a connection point between the third terminal T3 and the discharging switching element 30 via a switching element (for example, a MOSFET). Further, a configuration in which the discharge rate of the gate charge during the soft cutoff process is made lower than the normal discharge rate by turning on the switching element to supply charges to the connection point may be used as the soft cutoff means. Good. This utilizes the fact that the gate charge is prevented from being discharged by supplying a charge from the power source to the connection point.

(B)先の図2において、ソフト遮断用抵抗体40、第4の端子T4及びソフト遮断用スイッチング素子42を除去する。そして、放電用スイッチング素子30のソースを、スイッチング素子S¥#のエミッタ又はエミッタよりも高電位となる部位(例えば、エミッタ電位よりも高い電位を出力電位とする電源)のうちいずれかとを選択的に接続可能な通電操作式のスイッチング素子(例えばMOSFET)によって接続する。そして、上記スイッチング素子の通電操作により、ソフト遮断処理時において、放電用スイッチング素子30のソース及び上記高電位となる部位を接続することで、ゲート電荷の放電速度を低くする構成をソフト遮断手段として用いてもよい。   (B) In FIG. 2, the soft cutoff resistor 40, the fourth terminal T4, and the soft cutoff switching element 42 are removed. Then, the source of the discharge switching element 30 is selectively selected from either the emitter of the switching element S ¥ # or a part having a higher potential than the emitter (for example, a power source having an output potential higher than the emitter potential). Are connected by an energizing operation type switching element (for example, MOSFET). Then, the soft shut-off means has a configuration in which the discharge rate of the gate charge is lowered by connecting the source of the discharge switching element 30 and the portion having the high potential by the energization operation of the switching element during the soft shut-off process It may be used.

・「電荷蓄積素子」としては、コンデンサに限らず、電荷を蓄積する機能を有する素子であれば、他の電荷蓄積素子であってもよい。   The “charge storage element” is not limited to a capacitor, and may be another charge storage element as long as it has a function of storing charges.

・上記第3の実施形態において、抵抗体32の抵抗値を例えば「3R」に設定してもよい。この場合、第2の定電流電源24bから出力される定電流を、第1の定電流電源24aから出力される定電流の「1/3」に設定すればよい。   In the third embodiment, the resistance value of the resistor 32 may be set to “3R”, for example. In this case, the constant current output from the second constant current power supply 24b may be set to “1/3” of the constant current output from the first constant current power supply 24a.

・「駆動対象スイッチング素子」としては、単一のIGBTに限らず、複数のIGBTの並列接続体であってもよい。詳しくは、複数のIGBTのコレクタ同士を互いに接続し、エミッタ同士を互いに接続すればよい。こうした構成は、駆動対象スイッチング素子に流通可能なコレクタ電流Icの最大値を増大させるために採用される。また、「駆動対象スイッチング素子」としては、IGBTに限らず、例えばMOSFETであってもよい。この場合、第1の端子はドレインとなり、第2の端子はソースとなる。   The “driven switching element” is not limited to a single IGBT, and may be a parallel connection body of a plurality of IGBTs. Specifically, the collectors of the plurality of IGBTs may be connected to each other, and the emitters may be connected to each other. Such a configuration is employed in order to increase the maximum value of the collector current Ic that can flow through the drive target switching element. Further, the “driven switching element” is not limited to the IGBT but may be a MOSFET, for example. In this case, the first terminal is the drain and the second terminal is the source.

24…定電流電源、32…抵抗体、34…クランプ用スイッチング素子、Lclamp…クランプ用経路、S¥#…スイッチング素子。   24 ... constant current power source, 32 ... resistor, 34 ... switching element for clamping, Lclamp ... path for clamping, S ¥ # ... switching element.

Claims (8)

駆動対象スイッチング素子(S¥#)をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段(24;24a,24b)と、
前記開閉制御端子に接続されたクランプ用経路(Lclamp)と、
前記クランプ用経路に設けられ、前記クランプ用経路によって前記開閉制御端子の電荷が放電される場合に前記クランプ用経路において最もインピーダンスの高いインピーダンス部(32)と、
前記定電流供給手段によって前記開閉制御端子に定電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記定電流供給手段の出力電流を前記インピーダンス部に流通させることに伴う前記インピーダンス部における電圧降下によって前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段(34,36,38)と、
を備え、
前記駆動対象スイッチング素子の一対の主端子間に流れる電流が減少する状況下、前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記開閉制御端子に接続された電流流通経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする駆動対象スイッチング素子の駆動回路。
Constant current supply means (24; 24a, 24b) for supplying a constant current to the open / close control terminal of the drive target switching element in order to switch the drive target switching element (S ¥ #) to the ON state;
A clamp path (Lclamp) connected to the open / close control terminal;
An impedance portion (32) provided in the clamp path, and having the highest impedance in the clamp path when the charge of the switching control terminal is discharged by the clamp path;
In a situation where a constant current is supplied to the open / close control terminal by the constant current supply means, the output current of the constant current supply means is supplied for a predetermined time before the voltage of the open / close control terminal reaches the upper limit voltage. Limiting means (34, 36, 38) for limiting the voltage of the open / close control terminal with a clamp voltage lower than the upper limit voltage due to a voltage drop in the impedance unit accompanying the circulation to the impedance unit;
With
A current flow path connected to the open / close control terminal so that the charge of the open / close control terminal moves to the clamping path side in a situation where the current flowing between the pair of main terminals of the drive target switching element decreases. A drive circuit for a drive target switching element, wherein a main current flow path connected to at least one of the pair of main terminals is magnetically coupled.
前記インピーダンス部は、抵抗体であることを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。   The drive circuit of the drive target switching element according to claim 1, wherein the impedance unit is a resistor. 前記制限手段は、前記開閉制御端子の電圧が所定電圧となってから前記所定時間に渡って前記開閉制御端子の電圧を前記クランプ電圧で制限し、
前記所定電圧は、前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わるスレッショルド電圧以上であってかつ前記クランプ電圧未満の電圧に設定されていることを特徴とする請求項1又は2記載の駆動対象スイッチング素子の駆動回路。
The limiting means limits the voltage of the open / close control terminal with the clamp voltage over the predetermined time after the voltage of the open / close control terminal becomes a predetermined voltage,
3. The drive target according to claim 1, wherein the predetermined voltage is set to a voltage that is equal to or higher than a threshold voltage at which the drive target switching element switches from an off state to an on state and is less than the clamp voltage. Switching element drive circuit.
前記インピーダンス部に並列接続され、電荷を蓄積する機能を有する電荷蓄積素子を更に備えることを特徴とする請求項1〜3のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。   The drive circuit of the drive target switching element according to claim 1, further comprising a charge storage element connected in parallel to the impedance unit and having a function of storing charge. 前記電荷蓄積素子は、コンデンサであることを特徴とする請求項4記載の駆動対象スイッチング素子の駆動回路。   5. The drive circuit for a drive target switching element according to claim 4, wherein the charge storage element is a capacitor. 前記定電流供給手段(24a,24b)は、前記開閉制御端子に供給する定電流を可変とする機能を備え、
前記制限手段によって前記開閉制御端子の電圧が制限される期間において前記定電流供給手段から前記開閉制御端子へと供給される定電流を、前記定電流供給手段から前記開閉制御端子へと定電流が供給される期間のうち前記制限手段によって前記開閉制御端子の電圧が制限されない期間おいて前記開閉制御端子へと供給される定電流よりも低下させる低下手段を更に備えることを特徴とする請求項1〜5のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。
The constant current supply means (24a, 24b) has a function of making the constant current supplied to the open / close control terminal variable,
A constant current supplied from the constant current supply means to the open / close control terminal during a period in which the voltage of the open / close control terminal is restricted by the limiting means, and a constant current from the constant current supply means to the open / close control terminal. 2. The apparatus according to claim 1, further comprising a lowering unit configured to reduce a constant current supplied to the open / close control terminal during a period during which the voltage of the open / close control terminal is not limited by the limiting unit. The drive circuit of the drive object switching element of any one of -5.
前記一対の主端子を第1の主端子及び第2の主端子とし、
前記駆動対象スイッチング素子は、前記第2の主端子の電位に対する前記開閉制御端子の電位の上昇によって前記開閉制御端子の電圧をスレッショルド電圧以上とすることでオン状態に切り替えられ、
前記クランプ用経路の両端のうち前記開閉制御端子が接続された側とは反対側には、前記第2の主端子が接続され、
前記制限手段は、
前記クランプ用経路に設けられ、前記クランプ用経路を開閉すべく開閉操作されるクランプ用スイッチング素子(34)と、
前記インピーダンス部における電圧降下量を前記クランプ電圧とすべく前記クランプ用スイッチング素子をオンオフ操作するクランプ操作手段(36,38)と、
を備えることを特徴とする請求項1〜6のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。
The pair of main terminals as a first main terminal and a second main terminal,
The driving target switching element is switched to an on state by setting the voltage of the switching control terminal to be equal to or higher than a threshold voltage by increasing the potential of the switching control terminal with respect to the potential of the second main terminal,
The second main terminal is connected to the opposite side of the both ends of the clamp path to the side to which the open / close control terminal is connected,
The limiting means is
A clamping switching element (34) provided in the clamping path and opened and closed to open and close the clamping path;
Clamping operation means (36, 38) for turning on and off the clamping switching element so that the voltage drop amount in the impedance section is the clamping voltage;
The drive circuit for the drive target switching element according to claim 1, comprising:
前記制限手段によって前記開閉制御端子の電圧が制限される状況下、前記一対の主端子間に過電流が流れる状態が規定時間継続されたことを条件として、前記過電流が流れない場合に前記駆動対象スイッチング素子をオフ状態に切り替えるときにおける前記開閉制御端子の電荷の放電速度よりも低い放電速度で電荷を放電させることで、前記駆動対象スイッチング素子を強制的にオフ状態に切り替えるソフト遮断手段(40,42,46,48)を更に備えることを特徴とする請求項1〜7のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。   The driving is performed when the overcurrent does not flow under the condition that the state where the overcurrent flows between the pair of main terminals is continued for a specified time under the situation where the voltage of the switching control terminal is limited by the limiting means. Soft shut-off means (40) forcibly switching the drive target switching element to the OFF state by discharging the charge at a discharge rate lower than the charge discharge rate of the switching control terminal when the target switching element is switched to the OFF state. , 42, 46, 48), the drive circuit for the drive target switching element according to claim 1.
JP2013143720A 2013-07-09 2013-07-09 Drive circuit for switching element to be driven Active JP6102586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013143720A JP6102586B2 (en) 2013-07-09 2013-07-09 Drive circuit for switching element to be driven

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143720A JP6102586B2 (en) 2013-07-09 2013-07-09 Drive circuit for switching element to be driven

Publications (2)

Publication Number Publication Date
JP2015019455A true JP2015019455A (en) 2015-01-29
JP6102586B2 JP6102586B2 (en) 2017-03-29

Family

ID=52439968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143720A Active JP6102586B2 (en) 2013-07-09 2013-07-09 Drive circuit for switching element to be driven

Country Status (1)

Country Link
JP (1) JP6102586B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016158361A (en) * 2015-02-24 2016-09-01 ローム株式会社 Switch drive circuit
JP2018182818A (en) * 2017-04-05 2018-11-15 富士電機株式会社 Switching element driving device
JP2020039204A (en) * 2018-09-03 2020-03-12 株式会社デンソー Drive circuit for switch to be driven
JP2021176253A (en) * 2020-05-01 2021-11-04 株式会社デンソー Gate drive device and composite gate drive device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006381A (en) * 2003-06-10 2005-01-06 Hitachi Ltd Drive circuit of switching element
JP2011120418A (en) * 2009-12-07 2011-06-16 Denso Corp Device for driving switching element
JP2011188540A (en) * 2010-03-04 2011-09-22 Denso Corp Drive circuit of switching element
JP2012039460A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
JP2012039459A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Driver for semiconductor device
JP2012227877A (en) * 2011-04-22 2012-11-15 Denso Corp Load drive device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006381A (en) * 2003-06-10 2005-01-06 Hitachi Ltd Drive circuit of switching element
JP2011120418A (en) * 2009-12-07 2011-06-16 Denso Corp Device for driving switching element
JP2011188540A (en) * 2010-03-04 2011-09-22 Denso Corp Drive circuit of switching element
JP2012039460A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Device and method of driving semiconductor element
JP2012039459A (en) * 2010-08-09 2012-02-23 Honda Motor Co Ltd Driver for semiconductor device
JP2012227877A (en) * 2011-04-22 2012-11-15 Denso Corp Load drive device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016158361A (en) * 2015-02-24 2016-09-01 ローム株式会社 Switch drive circuit
JP2018182818A (en) * 2017-04-05 2018-11-15 富士電機株式会社 Switching element driving device
JP2020039204A (en) * 2018-09-03 2020-03-12 株式会社デンソー Drive circuit for switch to be driven
JP7099199B2 (en) 2018-09-03 2022-07-12 株式会社デンソー Drive circuit of the switch to be driven
JP2021176253A (en) * 2020-05-01 2021-11-04 株式会社デンソー Gate drive device and composite gate drive device
JP7327269B2 (en) 2020-05-01 2023-08-16 株式会社デンソー Gate drives and compound gate drives

Also Published As

Publication number Publication date
JP6102586B2 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
JP5344056B2 (en) Switching element drive circuit
JP5712986B2 (en) Drive circuit for switching element to be driven
JP5776721B2 (en) Drive circuit for switching element to be driven
JP6919292B2 (en) Switching element drive circuit
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
JP5644830B2 (en) Drive circuit for switching element to be driven
JP5716711B2 (en) Switching element drive circuit
JP5846152B2 (en) Drive circuit for switching element to be driven
JP5549685B2 (en) Driving device for switching element
JP5754414B2 (en) Driving device for driven switching element
JP6011442B2 (en) Drive circuit for switching element to be driven
JP6102586B2 (en) Drive circuit for switching element to be driven
JP5621605B2 (en) Switching element drive circuit
JP5724397B2 (en) Switching element drive circuit
JP5790472B2 (en) Switching element drive circuit
JP5673634B2 (en) Drive circuit for switching element to be driven
JP6044476B2 (en) Drive circuit for switching element to be driven
JP5664350B2 (en) Switching element drive circuit
CN113544953B (en) Driving device of switch
JP6104496B2 (en) Switching element drive circuit
JP5751221B2 (en) Driving device for driven switching element
JP6094410B2 (en) Switching element drive circuit
US10454467B2 (en) Control device for transistors
JP2012200035A (en) Drive circuit of switching element
JPH11265643A (en) Dc semiconductor circuit breaker

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R151 Written notification of patent or utility model registration

Ref document number: 6102586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250