JP2014222995A - Power conversion apparatus - Google Patents
Power conversion apparatus Download PDFInfo
- Publication number
- JP2014222995A JP2014222995A JP2013102417A JP2013102417A JP2014222995A JP 2014222995 A JP2014222995 A JP 2014222995A JP 2013102417 A JP2013102417 A JP 2013102417A JP 2013102417 A JP2013102417 A JP 2013102417A JP 2014222995 A JP2014222995 A JP 2014222995A
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- control gain
- gain
- power conversion
- setting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明の実施形態は、電力変換装置に関する。 Embodiments described herein relate generally to a power conversion apparatus.
交流電力と直流電力とを相互に変換する電力変換装置において、PLL(Phase Locked Loop:フェーズロックドループ)制御を用いることにより、電力変換装置と電力系統とが接続される連系点における電流の位相と電圧の位相とを同期させる技術が知られている。 In a power conversion device that converts AC power and DC power to each other, the phase of current at a connection point where the power conversion device and the power system are connected by using PLL (Phase Locked Loop) control A technique for synchronizing the voltage phase with the voltage is known.
PLL制御の制御ゲインが大きい場合、連系点における電圧(連系点電圧)が低下すると、連系点電圧に含まれる高調波電圧が相対的に大きくなり、PLL制御において高調波電圧による振動やノイズの影響を受けやすい。 When the control gain of the PLL control is large, when the voltage at the connection point (connection point voltage) decreases, the harmonic voltage included in the connection point voltage becomes relatively large. Susceptible to noise.
そのため、電流波形にひずみが生じる場合があり,電力系統に多くの高調波電流を含む電流が流れてしまう。このことは、電力系統や電力系統に接続された機器に悪影響を与える。 Therefore, the current waveform may be distorted, and a current including many harmonic currents flows in the power system. This adversely affects the power system and the devices connected to the power system.
そこで本発明の実施形態はこれらの課題を解決するために、連系点電圧の低下時に電流波形のひずみを抑制することができる電力変換装置を提供するものである。 Therefore, in order to solve these problems, an embodiment of the present invention provides a power conversion device that can suppress distortion of a current waveform when a connection point voltage is lowered.
上記課題を達成するために、実施形態の電力変換装置は、所定周期ごとに電力系統との連系点における電圧値を取得する電圧値取得部と、前記電圧値取得部により取得される前記電圧値に応じて制御ゲインを設定する制御ゲイン設定部と、前記制御ゲイン設定部により設定された前記制御ゲインに基づいて、前記連系点における電流の位相と電圧の位相とを同期させるPLL制御部とを有する。 In order to achieve the above object, the power conversion device according to the embodiment includes a voltage value acquisition unit that acquires a voltage value at a connection point with the power system every predetermined period, and the voltage acquired by the voltage value acquisition unit. A control gain setting unit that sets a control gain according to a value, and a PLL control unit that synchronizes the current phase and the voltage phase at the interconnection point based on the control gain set by the control gain setting unit And have.
以下、実施形態について図面を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
(第1の実施形態)
図1は第1の実施形態に係る電力変換装置とその周辺装置の構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing the configuration of the power conversion device and its peripheral devices according to the first embodiment.
電力変換装置1は、電力系統2と接続され、直流電力と交流電力とを相互に変換する装置、手段である。
The
太陽光発電装置3は、太陽光を直流電力に変換し、昇圧部4に出力する装置、手段である。
The solar
昇圧部4は、太陽光発電装置3により出力された直流電力を取得し、取得した直流電力の電圧を昇圧して電力変換装置1に出力する装置、手段である。
The
電力変換装置1は、電力系統2に接続され、昇圧部4により出力された直流電力を取得し、交流電力に変換して電力系統2に出力する。
The
コンデンサ5は、電力変換装置1と昇圧部4との間に設置される。
The capacitor 5 is installed between the
なお、太陽光発電装置3に代えて、リチウムイオン電池、鉛電池、ナトリウム硫黄電池などの二次電池や燃料電池を用いてもよい。
Instead of the solar
また、太陽光発電装置3から十分な電圧の出力が得られる場合は、昇圧部4は必要なく、必須の構成要素ではない。
Moreover, when the output of sufficient voltage is obtained from the solar
図2は、第1の実施形態に係る電力変換装置の構成を示すブロック図である。 FIG. 2 is a block diagram illustrating a configuration of the power conversion device according to the first embodiment.
電力変換装置1は、図2に示すように、電圧値取得部11、制御ゲイン設定部12、PLL制御部13、装置制御部14、主回路部15を有する。
As shown in FIG. 2, the
電圧値取得部11は、電力系統2との連系点における電圧値(連系点電圧値)を取得する処理部である。
The voltage
制御ゲイン設定部12は、電圧値取得部11により取得される連系点電圧値に応じて、PLL制御部13の制御ゲインを設定する処理部である。
The control
具体的には、制御ゲイン設定部12は、図示しないハードディスクドライブ(HDD)や半導体メモリなどの記憶装置、記憶手段に格納された計算式や、連系点電圧値と制御ゲインの値とが関連付けられたテーブルを参照することで、図3に示すように連系点電圧の低下に応じて制御ゲインを小さくする。
Specifically, the control
図3は、連系点電圧値の低下に応じて制御ゲインを線形的に小さくする場合の例であり、例えば計算式として1次関数を用いることで得られる。 FIG. 3 shows an example in which the control gain is linearly reduced in accordance with a decrease in the interconnection point voltage value. For example, the gain can be obtained by using a linear function as a calculation formula.
記憶装置や記憶手段に格納される計算式は、1次関数に限らず、2次関数や3次関数などの多次元関数、指数関数、対数関数などでもよい。 The calculation formula stored in the storage device or the storage means is not limited to a linear function, but may be a multidimensional function such as a quadratic function or a cubic function, an exponential function, a logarithmic function, or the like.
図3では、連系点電圧値がゼロのときに、制御ゲインがゼロとなっているが、ゼロでなくてもよい。 In FIG. 3, when the interconnection point voltage value is zero, the control gain is zero, but it may not be zero.
PLL制御部13は、制御ゲイン設定部12により設定された制御ゲインに基づいてPLL制御を行い、電力変換装置1と電力系統2との連系点における電流の位相と電圧の位相とを同期させる処理部である。
The
装置制御部14は、PLL制御部13より連系点における電圧の位相情報を取得し、取得した位相情報に基づき、コンデンサ5の電圧を一定に保つといった電力変換装置1の制御を行う処理部である。
The
主回路部15は、装置制御部14による制御に基づき、直流電力と交流電力とを相互に変換する処理部である。
The
上述した、電圧値取得部11、制御ゲイン設定部12、PLL制御部13、装置制御部14、主回路部15における処理は、例えばCPU(Central Processing Unit)などのプロセッサにより行われる。
The processes in the voltage
次に各構成要素の作用について、図4を用いて説明する。図4は第1の実施形態に係る電力変換装置の動作を示すフローチャートである。 Next, the operation of each component will be described with reference to FIG. FIG. 4 is a flowchart showing the operation of the power conversion apparatus according to the first embodiment.
電圧値取得部11は、所定周期ごとに連系点電圧値を取得する(ステップS101)。
The voltage
制御ゲイン設定部12は、電圧値取得部11により取得される連系点電圧値に応じて、PLL制御部の制御ゲインを設定する(ステップS102)。
The control
PLL制御部13は、制御ゲイン設定部12により設定された制御ゲインに基づいてPLL制御を行い、電力変換装置1と電力系統2との連系点における電流の位相と電圧の位相とを同期させる(ステップS103)。
The
装置制御部14は、PLL制御部13より連系点における電圧の位相情報を取得し、取得した位相情報に基づき電力変換装置1の制御を行う(ステップS104)。
The
主回路部15は、装置制御部14による制御に基づき、直流電力と交流電力とを相互に変換する(ステップS105)。
The
以上説明したように、この第1の実施形態に係る電力変換装置によれば、連系点電圧の低下時に制御ゲインを小さくすることで、連系点電圧に含まれる高調波電圧が相対的に大きくなった場合においてもPLL制御に与える高調波電圧による振動やノイズの影響を小さくすることができる。 As described above, according to the power conversion device of the first embodiment, the harmonic voltage included in the interconnection point voltage is relatively reduced by reducing the control gain when the interconnection point voltage is reduced. Even when it becomes larger, it is possible to reduce the influence of vibration and noise due to the harmonic voltage applied to the PLL control.
そのことにより、電流波形のひずみを抑制することができ,電力系統2に対して高調波電流の少ない電流を流すことが可能となる。 As a result, distortion of the current waveform can be suppressed, and a current with less harmonic current can be supplied to the power system 2.
このことは、電力系統や電力系統に接続された機器への悪影響の低減や高調波電流による電力変換装置1の損失の低減に繋がる。
This leads to a reduction in adverse effects on the power system and the devices connected to the power system, and a reduction in loss of the
また、制御ゲイン設定部12が参照する計算式として多次元関数や指数関数を用いる場合、連系点電圧値の低下時に急激に制御ゲインを小さくすることができるため、低電圧時および中電圧時における高周波の影響をより低減することができる。
In addition, when a multidimensional function or exponential function is used as a calculation formula referred to by the control
(第2の実施形態)
第2の実施形態の構成について、図面を用いて説明する。なお、第1の実施形態と同一部分は同一符号で示し、説明は省略する。以下、第1の実施形態と異なる部分について説明する。
(Second Embodiment)
The configuration of the second embodiment will be described with reference to the drawings. In addition, the same part as 1st Embodiment is shown with the same code | symbol, and description is abbreviate | omitted. Hereinafter, a different part from 1st Embodiment is demonstrated.
図5は、第2の実施形態に係る電力変換装置の構成を示すブロック図である。 FIG. 5 is a block diagram illustrating a configuration of the power conversion device according to the second embodiment.
この第2の実施形態が、第1の実施形態と異なる点は第1の電圧値判定部21、制御ゲイン設定部22にある。
The second embodiment is different from the first embodiment in the first voltage
第1の電圧値判定部21は、電圧値取得部により取得される連系点電圧値がゲイン減少閾値を下回ったか否かを判定する処理部である。
The first voltage
制御ゲイン設定部22は、第1の電圧値判定部により連系点電圧値がゲイン減少閾値を下回ったと判定された場合に、制御ゲインを小さくする処理部である。
The control
図6は、第1の電圧値判定部21により連系点電圧値がゲイン減少閾値を下回ったと判定された場合に、制御ゲインを線形的に小さくする場合の例であり、例えば計算式として1次関数を用いることで得られる。
FIG. 6 shows an example of a case where the control gain is linearly decreased when the first voltage
上述した、第1の電圧値判定部21、制御ゲイン設定部22における処理は、例えばCPU(Central Processing Unit)などのプロセッサにより行われる。
The processing in the first voltage
次に各構成要素の作用について、図7を用いて説明する。図7は第2の実施形態に係る電力変換装置の動作を示すフローチャートである。 Next, the operation of each component will be described with reference to FIG. FIG. 7 is a flowchart showing the operation of the power conversion apparatus according to the second embodiment.
第1の電圧値判定部21は、電圧値取得部により取得される連系点電圧値が第1の所定値を下回ったか否かを判定する(ステップS201)。
The first voltage
制御ゲイン設定部22は、第1の電圧値判定部により連系点電圧値がゲイン減少閾値を下回ったと判定された場合(ステップS201 YES)に、制御ゲインを小さくする(ステップS202)。
The control
制御ゲイン設定部22は、第1の電圧値判定部により連系点電圧値がゲイン減少閾値を下回ったと判定されなかった場合(ステップS201 NO)は、制御ゲインの値は変更されない。
The control
系統電圧値の変動に応じて制御ゲインを変動させる場合、その変動が電流に現れることでビートが発生する可能性があるが、以上説明したように、この第2の実施形態に係る電力変換装置によれば、連系点電圧値がゲイン減少閾値を下回るまでは制御ゲインの値は変更されないため、第1の実施形態で得られる効果に加えて、ビートの発生を抑制することができる。 When the control gain is changed in accordance with the fluctuation of the system voltage value, there is a possibility that a beat may occur due to the fluctuation appearing in the current. As described above, the power conversion device according to the second embodiment According to the above, since the value of the control gain is not changed until the interconnection point voltage value falls below the gain reduction threshold, it is possible to suppress the occurrence of beats in addition to the effect obtained in the first embodiment.
なお、図6において、ゲイン減少閾値は1つであるが複数有していてもよい。 In FIG. 6, there is one gain reduction threshold value, but a plurality of gain reduction threshold values may be provided.
(第3の実施形態)
第3の実施形態の構成について、図面を用いて説明する。なお、第1の実施形態および第2の実施形態と同一部分は同一符号で示し、説明は省略する。以下、第1の実施形態および第2の実施形態と異なる部分について説明する。
(Third embodiment)
The configuration of the third embodiment will be described with reference to the drawings. In addition, the same part as 1st Embodiment and 2nd Embodiment is shown with the same code | symbol, and description is abbreviate | omitted. Hereinafter, parts different from the first embodiment and the second embodiment will be described.
図8は、第3の実施形態に係る電力変換装置の構成を示すブロック図である。 FIG. 8 is a block diagram illustrating a configuration of a power conversion device according to the third embodiment.
この第3の実施形態が、第1の実施形態および第2の実施形態と異なる点は制御ゲイン設定部31にある。
The third embodiment is different from the first embodiment and the second embodiment in the control
制御ゲイン設定部31は、第1の電圧値判定部により連系点電圧値がゲイン減少閾値を下回ったと判定された場合に、ステップ的に制御ゲインを小さくする処理部である。
The control
図9は、第1の電圧値判定部により連系点電圧値がゲイン減少閾値を下回ったと判定された場合に、制御ゲイン設定部31がステップ的に制御ゲインを小さくしたのち、連系点電圧の低下に応じて制御ゲインを線形的に小さくする一例である。
FIG. 9 shows the connection point voltage after the control
また、図10は、ゲイン減少閾値を複数有する場合の一例である。 FIG. 10 is an example in the case of having a plurality of gain reduction thresholds.
以上説明したように、この第3の実施形態に係る電力変換装置によれば、連系点電圧値がゲイン減少閾値を下回った場合に、急激に制御ゲインを小さくするため、第2の実施形態と比較してより電流波形のひずみを抑制することができる。 As described above, according to the power conversion device according to the third embodiment, when the interconnection point voltage value falls below the gain reduction threshold, the control gain is drastically reduced. As compared with the above, distortion of the current waveform can be further suppressed.
(第4の実施形態)
第4の実施形態の構成について、図面を用いて説明する。なお、第1の実施形態乃至第3の実施形態と同一部分は同一符号で示し、説明は省略する。以下、第1の実施形態乃至第3の実施形態と異なる部分について説明する。
(Fourth embodiment)
The configuration of the fourth embodiment will be described with reference to the drawings. The same parts as those in the first to third embodiments are denoted by the same reference numerals, and the description thereof is omitted. Hereinafter, a different part from 1st Embodiment thru | or 3rd Embodiment is demonstrated.
図11は、第4の実施形態に係る電力変換装置の構成を示すブロック図である。 FIG. 11 is a block diagram illustrating a configuration of a power conversion device according to the fourth embodiment.
この第4の実施形態が、第1の実施形態乃至第3の実施形態と異なる点は第2の電圧値判定部41、制御ゲイン設定部42にある。
The fourth embodiment differs from the first to third embodiments in the second voltage
第2の電圧値判定部41は、電圧値取得部により取得される連系点電圧値がゲイン増加閾値を上回ったか否かを判定する処理部である。
The second voltage
制御ゲイン設定部42は、第2の電圧値判定部により連系点電圧値がゲイン増加閾値を上回ったと判定された場合に、制御ゲインを大きくする処理部である。
The control
次に各構成要素の作用について、図12を用いて説明する。図12は第4の実施形態に係る電力変換装置の動作を示すフローチャートである。 Next, the operation of each component will be described with reference to FIG. FIG. 12 is a flowchart showing the operation of the power conversion apparatus according to the fourth embodiment.
第2の電圧値判定部41は、電圧値取得部により取得される連系点電圧値がゲイン増加閾値を上回ったか否かを判定する(ステップS401)。
The second voltage
制御ゲイン設定部42は、第2の電圧値判定部により連系点電圧値がゲイン増加閾値を上回ったと判定された場合(ステップS401 YES)に、制御ゲインを大きくする(ステップS402)。
The control
なお、ゲイン減少閾値とゲイン増加閾値は同一の値でもよいし、異なる値としてもよい。 Note that the gain decrease threshold and the gain increase threshold may be the same value or different values.
本実施形態における制御ゲイン設定部42の時系列の動作の一例を図13に示す。図13は、ゲイン減少閾値とゲイン増加閾値を同一の値とした例である。
An example of the time-series operation of the control
以上説明したように、この第4の実施形態に係る電力変換装置によれば、電力系統2の事故等により連系点電圧がゲイン減少閾値を下回った後、連系点電圧が復帰し、ゲイン増加閾値を上回った場合に制御ゲインを一時的に大きくすることで応答速度が増す。 As described above, according to the power conversion device of the fourth embodiment, after the connection point voltage falls below the gain reduction threshold due to an accident or the like of the power system 2, the connection point voltage is restored and the gain is increased. The response speed is increased by temporarily increasing the control gain when the increase threshold is exceeded.
そのため、連系点における電流の位相を速やかに電圧の位相に追従させることが可能となり、早期に位相を同期させることができる。 Therefore, the phase of the current at the interconnection point can be quickly followed by the phase of the voltage, and the phase can be synchronized at an early stage.
本発明のいくつかの実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the invention described in the claims and equivalents thereof in the same manner as included in the scope and gist of the invention.
例えば、上記の実施形態においては、連系点電圧から振幅または実効値を計算し、フィルタのカットオフ周波数を下げることで等価的に制御ゲインを小さくしてもよい。 For example, in the above embodiment, the control gain may be reduced equivalently by calculating the amplitude or effective value from the interconnection point voltage and lowering the cutoff frequency of the filter.
1…電力変換装置
2…電力系統
3…太陽光発電装置
4…昇圧部
5…コンデンサ
11…電圧値取得部
12,22,31,42…制御ゲイン設定部
13…PLL制御部
14…装置制御部
15…主回路部
21…第1の電圧値判定部
41…第2の電圧値判定部
DESCRIPTION OF
Claims (10)
前記電圧値取得部により取得される前記電圧値に応じて制御ゲインを設定する制御ゲイン設定部と、
前記制御ゲイン設定部により設定された前記制御ゲインに基づいて、前記連系点における電流の位相と電圧の位相とを同期させるPLL制御部と
を有する電力変換装置。 A voltage value acquisition unit for acquiring a voltage value at a connection point with the electric power system every predetermined period;
A control gain setting unit that sets a control gain according to the voltage value acquired by the voltage value acquisition unit;
A power conversion apparatus comprising: a PLL control unit configured to synchronize a current phase and a voltage phase at the interconnection point based on the control gain set by the control gain setting unit.
前記制御ゲイン設定部は、前記第1の電圧値判定部により前記電圧値がゲイン減少閾値を下回ったと判定された場合に、前記制御ゲインを小さくする請求項1に記載の電力変換装置。 A first voltage value determination unit that determines whether or not the voltage value acquired by the voltage value acquisition unit falls below a gain reduction threshold;
2. The power conversion device according to claim 1, wherein the control gain setting unit decreases the control gain when the first voltage value determination unit determines that the voltage value has fallen below a gain reduction threshold.
制御ゲイン設定部は、前記第2の電圧値判定部により前記電圧値が前記ゲイン増加閾値を上回ったと判定された場合に、前記制御ゲインを大きくする請求項1乃至請求項8のいずれか1項に記載の電力変換装置。 A second voltage value determination unit that determines whether or not the voltage value acquired by the voltage value acquisition unit exceeds a gain increase threshold;
9. The control gain setting unit according to claim 1, wherein the control gain setting unit increases the control gain when the second voltage value determination unit determines that the voltage value exceeds the gain increase threshold. 10. The power converter device described in 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102417A JP2014222995A (en) | 2013-05-14 | 2013-05-14 | Power conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102417A JP2014222995A (en) | 2013-05-14 | 2013-05-14 | Power conversion apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014222995A true JP2014222995A (en) | 2014-11-27 |
Family
ID=52122249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013102417A Pending JP2014222995A (en) | 2013-05-14 | 2013-05-14 | Power conversion apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014222995A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162942A (en) * | 1995-12-11 | 1997-06-20 | Nec Corp | Demodulation device |
JP2002533972A (en) * | 1998-12-22 | 2002-10-08 | ザイリンクス インコーポレイテッド | PLL and gain control for clock recovery |
JP2004220736A (en) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Optical disk reproducing device |
JP2005261055A (en) * | 2004-03-10 | 2005-09-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Power converter |
JP2012055036A (en) * | 2010-08-31 | 2012-03-15 | Central Res Inst Of Electric Power Ind | Operation stabilization method of power conditioner at time of brownout recovery, power conditioner carrying out the same, and program for operation stabilization of power conditioner at time of brownout recovery |
-
2013
- 2013-05-14 JP JP2013102417A patent/JP2014222995A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162942A (en) * | 1995-12-11 | 1997-06-20 | Nec Corp | Demodulation device |
JP2002533972A (en) * | 1998-12-22 | 2002-10-08 | ザイリンクス インコーポレイテッド | PLL and gain control for clock recovery |
JP2004220736A (en) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Optical disk reproducing device |
JP2005261055A (en) * | 2004-03-10 | 2005-09-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Power converter |
JP2012055036A (en) * | 2010-08-31 | 2012-03-15 | Central Res Inst Of Electric Power Ind | Operation stabilization method of power conditioner at time of brownout recovery, power conditioner carrying out the same, and program for operation stabilization of power conditioner at time of brownout recovery |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6164291B2 (en) | Resonance suppression device | |
JP6276368B2 (en) | Power factor improving converter and control method thereof | |
JP6414593B2 (en) | Multi-phase DC / DC converter and multi-phase DC / DC converter system | |
JP2017524322A (en) | 3-level photovoltaic inverter pulse width modulation method and modulator | |
Choi et al. | Neutral-point voltage balancing method for three-level inverter systems with a time-offset estimation scheme | |
JP6374213B2 (en) | Power converter | |
JP6115177B2 (en) | Control device, control method, and power supply device | |
US9590485B2 (en) | Resonance suppression device | |
WO2016051500A1 (en) | Power conversion device, power generation system, and current control method | |
JP5580095B2 (en) | Grid-connected inverter device | |
JP2016152733A (en) | Control device for power converter | |
JP2007097389A (en) | Electric power conversion equipment | |
Rahman et al. | Observer-based current control for converters with an LCL filter: Robust design for weak grids | |
US11063530B2 (en) | Method for removing direct current component at output terminal of MMC converter | |
JP2014222995A (en) | Power conversion apparatus | |
JP2015061331A (en) | Voltage fluctuation suppression device | |
CN110417016B (en) | Inverter, power generation system and method for inhibiting harmonic distortion of alternating current system | |
JP2015027231A (en) | Active filter | |
JP2007020262A (en) | Power converter | |
Heo et al. | A capacitance estimation of film capacitors in an LCL-filter of grid-connected PWM converters | |
JP6110093B2 (en) | Inverter device and control method | |
JP2010161844A (en) | Uninterruptible power supply device | |
JP6792820B2 (en) | Solar power system | |
Jia et al. | A robust feedback repetitive control for inverters with LLCL filter connected to weak grid | |
JP6260331B2 (en) | Control device, power conversion device, power supply system, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170224 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170901 |