JP2014155142A - Amplitude detection circuit - Google Patents
Amplitude detection circuit Download PDFInfo
- Publication number
- JP2014155142A JP2014155142A JP2013025229A JP2013025229A JP2014155142A JP 2014155142 A JP2014155142 A JP 2014155142A JP 2013025229 A JP2013025229 A JP 2013025229A JP 2013025229 A JP2013025229 A JP 2013025229A JP 2014155142 A JP2014155142 A JP 2014155142A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- differential
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、例えば広帯域のベースバンド信号を扱う光通信、無線通信、ワイヤード通信において、入力される信号の振幅を検出してこのアナログ振幅に応じたアナログ電圧を出力する振幅検出回路に関するものである。 The present invention relates to an amplitude detection circuit that detects the amplitude of an input signal and outputs an analog voltage corresponding to the analog amplitude in, for example, optical communication, wireless communication, and wired communication that handle a broadband baseband signal. .
図１３に振幅検出回路の従来例を示す。この振幅検出回路は、特許文献１に開示されているものである。振幅検出回路には差動信号ＰＩＴ，ＰＩＣが入力される。ピーク検出回路１００は、差動信号の一方ＰＩＴを入力とし、この信号ＰＩＴのピーク電圧ＰＫＩを検出して出力する。一方、差動中心値検出回路１０１は、差動信号ＰＩＴ，ＰＩＣの両信号の平均電圧ＣＩを検出して出力する。ピーク検出回路１００の出力ＰＫＩと、差動中心値検出回路１０１の出力ＣＩとの差を取り、この差を必要に応じて２倍することにより、入力される差動信号ＰＩＴ，ＰＩＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出することができる。なお、特許文献１では、ピーク検出回路１００の出力ＰＫＩと差動中心値検出回路１０１の出力ＣＩとの差分を取る回路である差分検出回路１０２については明示されていない。
FIG. 13 shows a conventional example of an amplitude detection circuit. This amplitude detection circuit is disclosed in Patent Document 1. Differential signals PIT and PIC are input to the amplitude detection circuit. The
図１４に振幅検出回路の従来例のトランジスタレベルの回路を示す。ピーク検出回路１００は、トランジスタＱ１００と、容量Ｃ１００とから構成される。差動中心値検出回路１０１は、トランジスタＱ１０１と、抵抗Ｒ１００，Ｒ１０１と、容量Ｃ１０１とから構成される。ピーク検出回路１００は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、トランジスタＱ１００のベースに信号ＰＩＴが入力され、エミッタに容量Ｃ１００が接続されており、この容量Ｃ１００の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、信号ＰＩＴのピーク電圧の検出が実現できるようになっている。
FIG. 14 shows a conventional transistor level circuit of the amplitude detection circuit. The
差動中心値検出回路１０１は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、差動信号ＰＩＴ，ＰＩＣ間に同一の値の抵抗Ｒ１００，Ｒ１０１が直列に接続され、抵抗Ｒ１００，Ｒ１０１の接続点の電圧がトランジスタＱ１０１のベースに入力され、エミッタに容量Ｃ１０１が接続されており、この容量Ｃ１０１の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、差動信号ＰＩＴ，ＰＩＣの平均電圧の検出が実現できるようになっている。
The differential center
図１５に差分検出回路１０２の考え得る一般的な回路を示す。差分検出回路１０２は、差動増幅器で実現することができる。差動増幅器は、２つのエミッタ接地トランジスタＱ１０２，Ｑ１０３と、トランジスタＱ１０２，Ｑ１０３のコレクタに接続される抵抗Ｒ１０２，Ｒ１０３と、トランジスタＱ１０２，Ｑ１０３のエミッタに接続される抵抗Ｒ１０４，Ｒ１０５，Ｒ１０６とから構成される。この抵抗Ｒ１０４，Ｒ１０５，Ｒ１０６の値を適切に設計することにより、２つの信号ＰＫＩ，ＣＩの電圧差に比例した出力信号ＡＭＰを出力することができる。
FIG. 15 shows a possible general circuit of the
従来の振幅検出回路では、ピーク検出回路１００と、差動中心値検出回路１０１とを同じ回路のコピーで対称的に実現することにより、ピーク検出回路１００の出力ＰＫＩと、差動中心値検出回路１０１の出力ＣＩとが電源電圧変動、温度変動に対して同様にシフトするようになっている。したがって、ＰＫＩ，ＣＩ両信号の差信号を演算すれば、電源電圧変動、温度変動を低く抑えられるという利点がある。
In the conventional amplitude detection circuit, the
しかしながら、差動信号ＰＫＩ，ＣＩの差信号を取る差分検出回路１０２の特性が電源電圧変動、温度変動に応じて変動する場合、差分検出回路１０２の出力ＡＭＰ（すなわち、振幅検出回路の出力）が電源電圧変動、温度変動に応じて変動することになる。差分検出回路１０２として差動増幅器を用いた場合には、出力ＡＭＰを取りだす負荷抵抗Ｒ１０３の両端電圧が電源電圧の影響を受けるのに加えて、一般にトランジスタＱ１０２，Ｑ１０３のベース−エミッタ電圧や抵抗Ｒ１０２〜Ｒ１０６の値がそれぞれ温度係数を持つので、差分検出回路１０２の出力ＡＭＰは電源電圧変動、温度変動に応じて変動することになる。
However, when the characteristic of the
本発明は、上記課題を解決するためになされたもので、電源電圧変動、温度変動による振幅検出回路の出力変動を実用レベルに抑えることができる振幅検出回路を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an amplitude detection circuit that can suppress output fluctuation of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation to a practical level.
本発明の振幅検出回路は、入力される差動信号の最大電圧を保持して出力する差動ピーク検出回路と、前記差動信号の平均電圧を検出して出力する差動中心値検出回路と、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、前記差分検出回路は、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路とから構成され、前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であることを特徴とするものである。
また、本発明の振幅検出回路の１構成例において、前記差動増幅回路は、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、前記レベルシフト回路は、前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例は、さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とするものである。
An amplitude detection circuit according to the present invention includes a differential peak detection circuit that holds and outputs a maximum voltage of an input differential signal, and a differential center value detection circuit that detects and outputs an average voltage of the differential signal. A differential detection circuit that outputs a signal proportional to the difference between the output of the differential peak detection circuit and the output of the differential center value detection circuit, and the differential detection circuit outputs an output of the differential peak detection circuit And a differential amplifier circuit that outputs a signal proportional to the difference between the output of the differential center value detection circuit and a level shift circuit that shifts and outputs the voltage level of the output of the differential amplifier circuit, The temperature dependence of the outputs of the differential amplifier circuit and the level shift circuit is an inverse characteristic.
Further, in one configuration example of the amplitude detection circuit of the present invention, the differential amplifier circuit has a first differential configuration in which the output of the differential peak detection circuit and the output of the differential center value detection circuit are input. A common emitter transistor, two load resistors provided between a first power supply voltage and a collector of the first common emitter transistor of the differential configuration, and a first common emitter transistor of the differential configuration. A current source for supplying current, and the level shift circuit includes a differential collector grounded transistor that receives the differential output of the differential amplifier circuit, and an emitter of the differential collector grounded transistor. It comprises at least two emitter resistors provided between the second power supply voltage.
In addition, one configuration example of the amplitude detection circuit of the present invention is further provided with a feedback circuit that feeds back the output of the level shift circuit to the input of the differential amplifier circuit with a negative gain coefficient. .
また、本発明の振幅検出回路の１構成例は、さらに、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路を備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例において、前記補償回路は、コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とするものである。
また、本発明の振幅検出回路の１構成例において、前記第１のバイアス回路と前記第２のバイアス回路のうち一方は、第１の電源電圧と前記第２のエミッタ接地トランジスタのベースとの間、前記第２のエミッタ接地トランジスタのベースと第２の電源電圧との間のどちらか一方にレベルシフトトランジスタまたはレベルシフトダイオードを備えることを特徴とするものである。
In addition, one configuration example of the amplitude detection circuit according to the present invention further includes a compensation for drawing a current from the load resistance of the differential amplifier circuit so as to compensate for the level fluctuation of the output of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation. A circuit is provided.
Further, in one configuration example of the amplitude detection circuit of the present invention, the compensation circuit includes a differential second emitter-grounded transistor having a collector connected to a load resistance of the differential amplifier circuit, A current source that supplies current to the second grounded-emitter transistor; a first bias circuit that applies a bias voltage to the base of one of the second-grounded emitter transistors of the differential configuration; At least a second bias circuit for applying a bias voltage to the base of the other transistor of the second common-emitter transistor, and a bias voltage output from the first bias circuit and a bias output from the second bias circuit. The power supply voltage dependency and the temperature dependency of the voltage are different.
In one configuration example of the amplitude detection circuit of the present invention, one of the first bias circuit and the second bias circuit is between the first power supply voltage and the base of the second emitter grounded transistor. A level shift transistor or a level shift diode is provided at one of the base of the second grounded-emitter transistor and the second power supply voltage.
また、本発明の振幅検出回路の１構成例は、前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、前記分圧回路は、２つの直列接続された抵抗からなり、前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とするものである。 Further, one configuration example of the amplitude detection circuit of the present invention includes a voltage dividing circuit that divides a voltage applied to the load resistance instead of the load resistance of the differential amplifier circuit. The compensation circuit is configured to draw current from a connection point of two resistors of the voltage dividing circuit.
本発明によれば、差動ピーク検出回路の出力と差動中心値検出回路の出力との差に比例する信号を出力する差分検出回路を、差動増幅回路とレベルシフト回路とから構成し、差動増幅回路とレベルシフト回路の各々の出力の温度依存性を逆特性とすることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を低く抑えることができる。 According to the present invention, the differential detection circuit that outputs a signal proportional to the difference between the output of the differential peak detection circuit and the output of the differential center value detection circuit is configured by the differential amplifier circuit and the level shift circuit, By making the temperature dependence of the outputs of the differential amplifier circuit and the level shift circuit opposite to each other, the output level fluctuation of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation can be kept low.
また、本発明では、差動増幅回路を、差動構成の第１のエミッタ接地トランジスタから構成し、レベルシフト回路を、差動構成のコレクタ接地トランジスタから構成することにより、差動増幅回路とレベルシフト回路の各々の出力の温度依存性を逆特性とすることができる。 Further, in the present invention, the differential amplifier circuit is constituted by a first emitter-grounded transistor having a differential configuration, and the level shift circuit is constituted by a collector-grounded transistor having a differential configuration. The temperature dependence of each output of the shift circuit can be reversed.
また、本発明では、レベルシフト回路の出力を差動増幅回路の入力に負の利得係数で帰還させる帰還回路を設けることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動をより低く抑えることができる。 Also, in the present invention, by providing a feedback circuit that feeds back the output of the level shift circuit to the input of the differential amplifier circuit with a negative gain coefficient, the level fluctuation of the output of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation can be further improved. It can be kept low.
また、本発明では、差動増幅回路の負荷抵抗から電流を引き抜く補償回路を設けることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動をより低く抑えることができる。 Furthermore, in the present invention, by providing a compensation circuit that draws current from the load resistance of the differential amplifier circuit, it is possible to further suppress the level fluctuation of the output of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation.
また、本発明では、差動増幅回路の負荷抵抗の代わりに、負荷抵抗に印加される電圧を分圧する分圧回路を設け、補償回路が、分圧回路の２つの抵抗の接続点から電流を引き抜くようにすることにより、振幅検出回路の性能設計を容易にすることができる。 In the present invention, a voltage dividing circuit that divides the voltage applied to the load resistance is provided instead of the load resistance of the differential amplifier circuit, and the compensation circuit draws a current from the connection point of the two resistors of the voltage dividing circuit. By pulling out, the performance design of the amplitude detection circuit can be facilitated.
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３とから構成される。差分検出回路３は、さらに差動増幅回路４と、レベルシフト回路５とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an amplitude detection circuit according to the first embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
振幅検出回路には差動信号ＰＩＴ，ＰＩＣが入力される。差動ピーク検出回路１は、入力される差動信号ＰＩＴ，ＰＩＣの両信号を入力とし、これらの差動信号ＰＩＴ，ＰＩＣのピーク電圧ＰＫＩ（最大値）を検出して出力する。一方、差動中心値検出回路２は、差動信号ＰＩＴ，ＰＩＣの両信号の平均電圧ＣＩを検出して出力する。差分検出回路３は、差動ピーク検出回路１の出力ＰＫＩと差動中心値検出回路２の出力ＣＩとの差に比例する信号ＡＭＰを出力する。以上により、入力される差動信号ＰＩＴ，ＰＩＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出することができる。
Differential signals PIT and PIC are input to the amplitude detection circuit. The differential peak detection circuit 1 receives both of the input differential signals PIT and PIC, and detects and outputs the peak voltage PKI (maximum value) of these differential signals PIT and PIC. On the other hand, the differential center
図２に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１は、ベースに信号ＰＩＴが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ１と、ベースに信号ＰＩＣが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ２と、一端がトランジスタＱ１，Ｑ２のエミッタ（差動ピーク検出回路１の出力端子）に接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ１とから構成される。 FIG. 2 shows a transistor level circuit of the amplitude detection circuit of the present embodiment. The differential peak detection circuit 1 includes a transistor Q1 having a base that receives the signal PIT, a collector connected to the power supply voltage VCC, and an emitter connected to the non-inverting input terminal of the differential detection circuit 3 (differential amplifier circuit 4). , A signal PIC is input to the base, a collector is connected to the power supply voltage VCC, an emitter is connected to the non-inverting input terminal of the differential detection circuit 3 (differential amplifier circuit 4), and one end is a transistor Q1, Q2. And a capacitor C1 whose other end is connected to the power supply voltage VEE.
差動中心値検出回路２は、コレクタが電源電圧ＶＣＣに接続され、エミッタ（差動中心値検出回路２の出力端子）が差分検出回路３（差動増幅回路４）の反転入力端子に接続されたトランジスタＱ３と、一端に信号ＰＩＴが入力され、他端がトランジスタＱ３のベースに接続された抵抗Ｒ１と、一端に信号ＰＩＣが入力され、他端がトランジスタＱ３のベースに接続された抵抗Ｒ２と、一端がトランジスタＱ３のベースに接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ２とから構成される。
The differential center
差動増幅回路４は、ベースが差動ピーク検出回路１の出力端子（トランジスタＱ１，Ｑ２のエミッタ）に接続され、コレクタ（差動増幅回路４の反転出力端子）がレベルシフト回路５の反転入力端子に接続されたトランジスタＱ４と、ベースが差動中心値検出回路２の出力端子（トランジスタＱ３のエミッタ）に接続され、コレクタ（差動増幅回路４の非反転出力端子）がレベルシフト回路５の非反転入力端子に接続されたトランジスタＱ５と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ４のコレクタに接続された抵抗Ｒ３と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ５のコレクタに接続された抵抗Ｒ４と、一端がトランジスタＱ４のエミッタに接続され、他端がトランジスタＱ５のエミッタに接続された抵抗Ｒ５と、一端がトランジスタＱ４のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ６と、一端がトランジスタＱ５のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ７とから構成される。抵抗Ｒ５〜Ｒ７は、トランジスタＱ４，Ｑ５に一定の電流を供給する電流源を構成している。
The differential amplifier circuit 4 has a base connected to the output terminal of the differential peak detection circuit 1 (emitters of the transistors Q1 and Q2), and a collector (an inverting output terminal of the differential amplifier circuit 4) that is an inverting input of the
レベルシフト回路５は、ベース（レベルシフト回路５の非反転入力端子）が差動増幅回路４の非反転出力端子（トランジスタＱ５のコレクタ）に接続され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ６と、ベースおよびコレクタがトランジスタＱ６のエミッタに接続され、エミッタがレベルシフト回路５の出力端子（振幅検出回路の出力端子）に接続されたトランジスタＱ７と、ベース（レベルシフト回路５の反転入力端子）が差動増幅回路４の反転出力端子（トランジスタＱ４のコレクタ）に接続され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ８と、ベースおよびコレクタがトランジスタＱ８のエミッタに接続されたトランジスタＱ９と、一端がトランジスタＱ７のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ８と、一端がトランジスタＱ９のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ９とから構成される。
The
差動ピーク検出回路１は、２つのコレクタ接地（エミッタフォロア）の増幅器を基本とし、一方の増幅器であるトランジスタＱ１のベースに信号ＰＩＴが入力され、他方の増幅器であるトランジスタＱ２のベースに信号ＰＩＣが入力され、トランジスタＱ１，Ｑ２のエミッタにシャント容量Ｃ１が接続されている。この差動ピーク検出回路１では、容量Ｃ１の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、入力信号ＰＩＴ，ＰＩＣのピーク電圧の検出が実現できるようになっている。 The differential peak detection circuit 1 is based on two collector-grounded (emitter follower) amplifiers, and the signal PIT is input to the base of the transistor Q1, which is one amplifier, and the signal PIC is input to the base of the transistor Q2, which is the other amplifier. Is input, and a shunt capacitor C1 is connected to the emitters of the transistors Q1 and Q2. In the differential peak detection circuit 1, the peak voltage of the input signals PIT and PIC can be detected by selecting the value of the capacitor C1 to a value sufficiently large with respect to the input signal frequency to be detected. .
差動中心値検出回路２は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、差動信号ＰＩＴ，ＰＩＣ間に同一の値の抵抗Ｒ１，Ｒ２が直列に接続され、抵抗Ｒ１，Ｒ２の接続点の電圧が増幅器であるトランジスタＱ３のベースに入力され、エミッタに容量Ｃ２が接続されている。この差動中心値検出回路２では、容量Ｃ２の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、入力信号ＰＩＴ，ＰＩＣの平均電圧の検出が実現できるようになっている。
The differential center
差動増幅回路４は、２つのエミッタ接地トランジスタＱ４，Ｑ５から構成される。この差動増幅回路４では、トランジスタＱ４，Ｑ５のエミッタに接続される３つの抵抗Ｒ５〜Ｒ７の値を適切に設計することにより、２つの信号ＰＫＩ，ＣＩの電圧差に比例した信号を出力できるようになっている。 The differential amplifier circuit 4 includes two common emitter transistors Q4 and Q5. The differential amplifier circuit 4 can output a signal proportional to the voltage difference between the two signals PKI and CI by appropriately designing the values of the three resistors R5 to R7 connected to the emitters of the transistors Q4 and Q5. It is like that.
レベルシフト回路５は、差動増幅回路４の出力電圧レベルをシフトさせて出力する機能を持ち、２つのコレクタ接地トランジスタＱ６，Ｑ８（エミッタフォロア）から構成される。図２に記載しているように、必要に応じてトランジスタＱ６，Ｑ８のエミッタと電源電圧ＶＥＥとの間に、レベルシフトトランジスタＱ７，Ｑ９またはレベルシフトダイオードを挿入してもよい。
The
このように差分検出回路３を差動増幅回路４とレベルシフト回路５の組合せで実現することにより、エミッタ接地回路とコレクタ接地回路の縦続接続を実現している。一般にトランジスタのベース−エミッタ電圧は負の温度係数を持つので、エミッタ接地トランジスタのコレクタ出力は負の温度係数を持つのに対して、コレクタ接地トランジスタのエミッタ出力は正の温度係数を持つ。したがって、本実施の形態では、コレクタ接地回路（レベルシフト回路５）の温度係数とエミッタ接地回路（差動増幅回路４）の温度係数が相殺するため、図１３〜図１５に示した従来の振幅検出回路と比較して、温度変動による差分検出回路３の出力変動を減少させることができるという利点がある。
As described above, the differential detection circuit 3 is realized by a combination of the differential amplifier circuit 4 and the
図３（Ａ）〜図３（Ｅ）に本実施の形態の振幅検出回路の各部の信号波形を示す。入力信号ＰＩＴ，ＰＩＣは差動信号であればどのような信号でもよいが、図３（Ａ）〜図３（Ｅ）では簡単のために入力信号ＰＩＴ，ＰＩＣとして正弦波（または１／０交番信号）を入力した場合を記載している。差動ピーク検出回路１は、図３（Ｃ）に示すように入力信号ＰＩＴ，ＰＩＣの両者の電圧のピーク（最大値）を保持して出力する。差動ピーク検出回路１の出力ＰＫＩは理想的には一定となる。なお、容量Ｃ１から後段の差動増幅回路４に僅かに電流が流れ出るために、厳密にはＰＫＩには電圧の低下が生じるが、容量Ｃ１の値を十分に大きく設計することにより、ＰＫＩの電圧低下を実用上問題ない程度に抑圧することができる。 3A to 3E show signal waveforms of respective portions of the amplitude detection circuit of this embodiment. The input signals PIT and PIC may be any signals as long as they are differential signals, but in FIGS. 3A to 3E, the input signals PIT and PIC are sinusoidal waves (or 1/0 alternating) for simplicity. Signal) is entered. As shown in FIG. 3C, the differential peak detection circuit 1 holds and outputs the peak (maximum value) of both voltages of the input signals PIT and PIC. The output PKI of the differential peak detection circuit 1 is ideally constant. Although a slight current flows from the capacitor C1 to the differential amplifier circuit 4 at the subsequent stage, strictly speaking, a voltage drop occurs in the PKI. However, by designing the value of the capacitor C1 to be sufficiently large, the voltage of the PKI can be reduced. The decrease can be suppressed to an extent that there is no practical problem.
差動中心値検出回路２は、図３（Ｄ）に示すように入力信号ＰＩＴ，ＰＩＣを時間平均した電圧ＣＩを出力する。差分検出回路３は、図３（Ｅ）に示すように差動ピーク検出回路１の出力ＰＫＩと差動中心値検出回路２の出力ＣＩとの電圧差に比例した出力ＡＭＰを出力する。ＰＫＩとＣＩとの電圧差は、入力信号ＰＩＴ，ＰＩＣの片振幅に相当するので、差分検出回路３の出力ＡＭＰは、入力信号ＰＩＴ，ＰＩＣの全振幅を反映した電圧となる。
The differential center
図４に入力信号振幅と振幅検出回路の出力ＡＭＰとの関係を示す。図４における４０は図１３〜図１５に示した従来の振幅検出回路の出力ＡＭＰを示し、４１は本実施の形態の振幅検出回路の出力ＡＭＰを示している。従来の振幅検出回路では、差分検出回路１０２として差動増幅回路を用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣに近いレベルであった。これに対して、本実施の形態では、差分検出回路３に差動増幅回路４とレベルシフト回路５の組合せを用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣとＶＥＥの中間的なレベルまたはＶＥＥに近いレベルとなる。
FIG. 4 shows the relationship between the input signal amplitude and the output AMP of the amplitude detection circuit. 4,
一般に通信用のＩＣやモジュールでは正電源での動作が好まれることが多く、この場合には、ＶＥＥをＧＮＤとし、ＶＣＣを電源とすることが好まれる。この場合、振幅検出回路の出力ＡＭＰはＧＮＤに対する電圧レベルとして検出されることになるため、出力ＡＭＰがＧＮＤ（＝ＶＥＥ）に近い電圧レベルである方が、電源ノイズに強く、電源電圧変動に強い。本実施の形態の振幅検出回路は、従来例と比較してＶＥＥに近いレベルの出力ＡＭＰを出力するので、電源ノイズに強く、電源電圧変動に強いという利点がある。
以上のように、本実施の形態では、図１３〜図１５に示した従来の振幅検出回路と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動を低く抑えることができる。
In general, communication ICs and modules are often preferred to operate with a positive power supply. In this case, it is preferable to use VEE as GND and VCC as a power supply. In this case, since the output AMP of the amplitude detection circuit is detected as a voltage level with respect to GND, the output AMP having a voltage level close to GND (= VEE) is more resistant to power supply noise and more resistant to power supply voltage fluctuations. . The amplitude detection circuit according to the present embodiment outputs an output AMP having a level close to VEE as compared with the conventional example, and thus has an advantage of being resistant to power supply noise and resistant to power supply voltage fluctuation.
As described above, in this embodiment, the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be suppressed as compared with the conventional amplitude detection circuit shown in FIGS.
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図５は本発明の第２の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ａとから構成される。差分検出回路３ａは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６とから構成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 5 is a block diagram showing a configuration of an amplitude detection circuit according to the second embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
第１の実施の形態との差分は、第１の実施の形態で説明した差分検出回路３に帰還回路６を付加したことにある。すなわち、レベルシフト回路５の適切なノードの出力を、帰還回路６を経由して差動増幅回路４の適切なノードに負の利得係数で帰還させる。帰還回路６の付加により差分検出回路３ａの内部で負帰還がかかるので、第１の実施の形態と比較して、電源電圧変動、温度変動による差分検出回路３ａの出力レベルの変動をさらに抑圧することができる。
The difference from the first embodiment is that a
図６に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５の構成は第１の実施の形態で説明したとおりである。
FIG. 6 shows a transistor level circuit of the amplitude detection circuit of this embodiment. The configurations of the differential peak detection circuit 1, the differential center
帰還回路６は、一端がトランジスタＱ４のベースに接続され、他端がトランジスタＱ８のエミッタに接続された抵抗Ｒ１１と、一端がトランジスタＱ５のベースに接続され、他端がトランジスタＱ６のエミッタに接続された抵抗Ｒ１２と、一端がトランジスタＱ４のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１３と、一端がトランジスタＱ５のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１４とから構成される。すなわち、帰還回路６は、レベルシフト回路５を実現するコレクタ接地トランジスタＱ６，Ｑ８のエミッタ出力と、差動増幅回路４のエミッタ接地トランジスタＱ４，Ｑ５のベース入力との間を接続している。
The
このとき、差動信号の選択は、変動を打ち消し合う向き、すなわち負帰還となる向きを選択する。すなわち、差動増幅回路４の正相側のエミッタ接地トランジスタＱ４のベース入力とレベルシフト回路５の逆相側のコレクタ接地トランジスタＱ８のエミッタ出力とを接続し、差動増幅回路４の逆相側のエミッタ接地トランジスタＱ５のベース入力とレベルシフト回路５の正相側のコレクタ接地トランジスタＱ６のエミッタ出力とを接続する。
こうして、本実施の形態では、第１の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
At this time, the differential signal is selected by selecting a direction in which fluctuations cancel each other, that is, a direction for negative feedback. In other words, the base input of the common emitter transistor Q4 on the positive phase side of the differential amplifier circuit 4 and the emitter output of the common collector transistor Q8 on the negative phase side of the
Thus, in the present embodiment, the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be further suppressed as compared with the first embodiment.
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｂとから構成される。差分検出回路３ｂは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７とから構成される。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 7 is a block diagram showing a configuration of an amplitude detection circuit according to the third embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
第２の実施の形態との差分は、第２の実施の形態の差分検出回路３ａにさらにＶＴ変動補償回路７を付加したことにある。本実施の形態では、図１３〜図１５に示した従来例と第１、第２の実施の形態で残留していた電源電圧変動、温度変動による出力ＡＭＰのレベル変動をＶＴ変動補償回路７で積極的に補償することにより、第１、第２の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をさらに抑圧することができる。
The difference from the second embodiment is that a VT
なお、差動増幅回路４の出力とＶＴ変動補償回路７の出力とを加算してレベルシフト回路５に送出する加算機能を、図７では「＋」印で表している。このような加算機能を実現する手段として、電流による加算を利用することもでき、この場合には、単純に接続するだけで加算機能を実現できる。
Note that the addition function of adding the output of the differential amplifier circuit 4 and the output of the VT
図８に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第１、第２の実施の形態で説明したとおりである。
FIG. 8 shows a transistor level circuit of the amplitude detection circuit of this embodiment. The configurations of the differential peak detection circuit 1, the differential center
ＶＴ変動補償回路７は、コレクタ（ＶＴ変動補償回路７の非反転入力端子）がトランジスタＱ５のコレクタ（差動増幅回路４の非反転出力端子）およびトランジスタＱ６のベース（レベルシフト回路５の非反転入力端子）に接続されたトランジスタＱ１０と、コレクタ（ＶＴ変動補償回路７の反転入力端子）がトランジスタＱ４のコレクタ（差動増幅回路４の反転出力端子）およびトランジスタＱ８のベース（レベルシフト回路５の反転入力端子）に接続されたトランジスタＱ１１と、ベースおよびコレクタが電源電圧ＶＣＣに接続されたトランジスタＱ１２と、一端がトランジスタＱ１０，Ｑ１１のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１５と、一端がトランジスタＱ１０のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１６と、一端がトランジスタＱ１１のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１７と、一端がトランジスタＱ１２のエミッタに接続され、他端がトランジスタＱ１０のベースに接続された抵抗Ｒ１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１１のベースに接続された抵抗Ｒ１９とから構成される。抵抗Ｒ１５は、トランジスタＱ１０，Ｑ１１に一定の電流を供給する電流源を構成している。
In the VT
ＶＴ変動補償回路７は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１を基本として、それぞれのトランジスタＱ１０，Ｑ１１の入力に異なる電源電圧係数、温度係数を有するバイアスを与えることにより、電源電圧変動、温度変動により任意の電流を差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く構成としている。
The VT
レベルシフトトランジスタＱ１２と抵抗Ｒ１８と抵抗Ｒ１６との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち正相側のトランジスタＱ１０のベースにバイアスを与える正相側のバイアス回路を構成している。抵抗Ｒ１８と抵抗Ｒ１６との接続点の電圧がトランジスタＱ１０のバイアスとして与えられる。 The series circuit of the level shift transistor Q12, the resistor R18, and the resistor R16 constitutes a positive-phase side bias circuit that applies a bias to the base of the positive-phase side transistor Q10 among the differential grounded emitter transistors Q10 and Q11. . The voltage at the connection point between the resistor R18 and the resistor R16 is given as the bias of the transistor Q10.
また、抵抗Ｒ１９と抵抗Ｒ１７との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち逆相側のトランジスタＱ１１のベースにバイアスを与える逆相側のバイアス回路を構成している。抵抗Ｒ１９と抵抗Ｒ１７との接続点の電圧がトランジスタＱ１１のバイアスとして与えられる。なお、レベルシフトトランジスタＱ１２の代わりにレベルシフトダイオードを用いてもよいし、レベルシフトトランジスタまたはレベルシフトダイオードを直列に複数接続してもよい。 The series circuit of the resistor R19 and the resistor R17 constitutes a negative-phase side bias circuit that applies a bias to the base of the negative-phase side transistor Q11 among the differential grounded emitter transistors Q10 and Q11. The voltage at the connection point between the resistor R19 and the resistor R17 is given as the bias of the transistor Q11. A level shift diode may be used instead of the level shift transistor Q12, or a plurality of level shift transistors or level shift diodes may be connected in series.
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１２のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ６への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が下がることになる。すなわち、温度変動による出力ＡＭＰのレベル変動が補償される。
As an example, let us consider a case where the potential of the output AMP of the amplitude detection circuit increases as the temperature increases. Assuming that the base-emitter voltage of the transistors Q10 to Q12 has a negative temperature coefficient and the resistors R15 to R19 have a smaller temperature coefficient or a positive temperature coefficient. When the temperature rises, the base-emitter voltage of the transistor Q12 falls, so that the base bias voltage of the transistor Q10 rises relative to the base bias voltage of the transistor Q11, and the transistor Q11 becomes a load resistor R3 of the differential amplifier circuit 4. As compared with the amount of current drawn from the transistor Q10, the transistor Q10 draws more current from the load resistor R4 of the differential amplifier circuit 4. As a result, the input potential to the transistor Q6 of the
反対に、振幅検出回路の出力ＡＭＰの電位が温度低下に伴って低下するケースを考える。温度が低下すると、トランジスタＱ１２のベース−エミッタ間電圧が上がるので、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇し、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ８への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が上がることになる。すなわち、温度変動による出力ＡＭＰのレベル変動が補償される。
Conversely, consider a case where the potential of the output AMP of the amplitude detection circuit decreases as the temperature decreases. When the temperature decreases, the base-emitter voltage of the transistor Q12 increases, so that the base bias voltage of the transistor Q11 increases with respect to the base bias voltage of the transistor Q10, and the transistor Q10 has a load resistance R4 of the differential amplifier circuit 4. Compared with the amount of current drawn from the transistor Q11, the transistor Q11 draws more current from the load resistor R3 of the differential amplifier circuit 4. As a result, the input potential to the transistor Q8 of the
また、別の例として、振幅検出回路の出力ＡＭＰの電位が電源電圧上昇に伴って上昇するケースを考える。正相側のバイアス回路と逆相側のバイアス回路を比較すると、正相側にはトランジスタＱ１２が挿入されているため、例えばＲ１８＜Ｒ１９、Ｒ１６＝Ｒ１７といった関係に設定されている。このため、電源電圧ＶＣＣが上昇すると、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇するので、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ６への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が下がることになる。すなわち、電源電圧変動による出力ＡＭＰのレベル変動が補償される。
As another example, consider a case where the potential of the output AMP of the amplitude detection circuit increases as the power supply voltage increases. Comparing the bias circuit on the positive phase side and the bias circuit on the negative phase side, the transistor Q12 is inserted on the positive phase side, and therefore, for example, R18 <R19 and R16 = R17 are set. For this reason, when the power supply voltage VCC rises, the base bias voltage of the transistor Q10 rises with respect to the base bias voltage of the transistor Q11, so that the transistor Q11 compares with the amount of current drawn from the load resistor R3 of the differential amplifier circuit 4. Then, the transistor Q10 draws more current from the load resistor R4 of the differential amplifier circuit 4. As a result, the input potential to the transistor Q6 of the
反対に、振幅検出回路の出力ＡＭＰの電位が電源電圧低下に伴って低下するケースを考える。電源電圧ＶＣＣが低下すると、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇するので、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ８への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が上がることになる。すなわち、電源電圧変動による出力ＡＭＰのレベル変動が補償される。
Conversely, consider the case where the potential of the output AMP of the amplitude detection circuit decreases as the power supply voltage decreases. When the power supply voltage VCC decreases, the bias voltage at the base of the transistor Q11 increases with respect to the bias voltage at the base of the transistor Q10. Therefore, compared with the amount of current that the transistor Q10 draws from the load resistor R4 of the differential amplifier circuit 4, The transistor Q11 draws more current from the load resistor R3 of the differential amplifier circuit 4. As a result, the input potential to the transistor Q8 of the
図９は、ＶＴ変動補償回路７の引き抜き電流と電源電圧ＶＣＣとの関係をシミュレーションした結果を示す図である。図９において、９０はトランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量を示し、９１はトランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量を示している。図９から明らかなように、電源電圧が変動すると、引き抜き電流が変化することが分かる。なお、引き抜き電流変化の電源電圧に対する係数は、差動のエミッタトランジスタＱ１０，Ｑ１１の電流源（図８の例では抵抗Ｒ１５）の電流値の設計によって変更することができる。
FIG. 9 is a diagram showing a result of simulating the relationship between the extraction current of the VT
以上のように、本実施の形態では、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のベースにそれぞれ異なる電源電圧係数および温度係数を有するバイアス電圧を与えることにより、電源電圧変動、温度変動に応じて差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流量を正相側のトランジスタＱ１０と逆相側のトランジスタＱ１１で変えることができ、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができる。その結果、本実施の形態では、第１、第２の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。 As described above, in the present embodiment, by applying bias voltages having different power supply voltage coefficients and temperature coefficients to the bases of the differential grounded emitter transistors Q10 and Q11, the difference according to the power supply voltage fluctuation and the temperature fluctuation is obtained. The amount of current drawn from the load resistors R3 and R4 of the dynamic amplifier circuit 4 can be changed between the positive-phase transistor Q10 and the negative-phase transistor Q11, and the level fluctuation of the output AMP of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation Can be actively compensated for. As a result, in the present embodiment, the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be further suppressed as compared with the first and second embodiments.
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図１０は本発明の第４の実施の形態に係る振幅検出回路の構成を示す回路図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｃとから構成される。差分検出回路３ｃは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７ｃとから構成される。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 10 is a circuit diagram showing a configuration of an amplitude detection circuit according to the fourth embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
本実施の形態は、第３の実施の形態におけるＶＴ変動補償回路をトランジスタレベル回路で実現する際の別の構成例である。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第１、第２の実施の形態で説明したとおりである。
This embodiment is another configuration example when the VT fluctuation compensation circuit in the third embodiment is realized by a transistor level circuit. The configurations of the differential peak detection circuit 1, the differential center
ＶＴ変動補償回路７ｃは、コレクタ（ＶＴ変動補償回路７ｃの非反転入力端子）がトランジスタＱ５のコレクタ（差動増幅回路４の非反転出力端子）およびトランジスタＱ６のベース（レベルシフト回路５の非反転入力端子）に接続されたトランジスタＱ１０と、コレクタ（ＶＴ変動補償回路７ｃの反転入力端子）がトランジスタＱ４のコレクタ（差動増幅回路４の反転出力端子）およびトランジスタＱ８のベース（レベルシフト回路５の反転入力端子）に接続されたトランジスタＱ１１と、ベースおよびコレクタがトランジスタＱ１１のベースに接続されたトランジスタＱ１３と、一端がトランジスタＱ１０，Ｑ１１のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１５と、一端がトランジスタＱ１０のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１６と、一端がトランジスタＱ１３のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１７と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１０のベースに接続された抵抗Ｒ１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１１のベースに接続された抵抗Ｒ１９とから構成される。 In the VT fluctuation compensating circuit 7c, the collector (non-inverting input terminal of the VT fluctuation compensating circuit 7c) is the collector of the transistor Q5 (non-inverting output terminal of the differential amplifier circuit 4) and the base of the transistor Q6 (non-inverting of the level shift circuit 5). The transistor Q10 connected to the input terminal), the collector (the inverting input terminal of the VT fluctuation compensation circuit 7c) is the collector of the transistor Q4 (the inverting output terminal of the differential amplifier circuit 4), and the base of the transistor Q8 (the level shift circuit 5). The transistor Q11 connected to the inverting input terminal), the transistor Q13 whose base and collector are connected to the base of the transistor Q11, one end connected to the emitters of the transistors Q10 and Q11, and the other end connected to the power supply voltage VEE. Resistor R15 and one end connected to the base of transistor Q10 The other end is connected to the power supply voltage VEE, the other end is connected to the emitter of the transistor Q13, the other end is connected to the power supply voltage VEE, the other end is connected to the power supply voltage VCC, and the other end is connected The resistor R18 is connected to the base of the transistor Q10, and the resistor R19 has one end connected to the power supply voltage VCC and the other end connected to the base of the transistor Q11.
本実施の形態では、抵抗Ｒ１８と抵抗Ｒ１６との直列回路が、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち正相側のトランジスタＱ１０のベースにバイアスを与える正相側のバイアス回路を構成している。抵抗Ｒ１８と抵抗Ｒ１６との接続点の電圧がトランジスタＱ１０のバイアスとして与えられる。 In the present embodiment, a series circuit of a resistor R18 and a resistor R16 constitutes a positive-phase side bias circuit that applies a bias to the base of the positive-phase side transistor Q10 among the differential grounded emitter transistors Q10 and Q11. Yes. The voltage at the connection point between the resistor R18 and the resistor R16 is given as the bias of the transistor Q10.
また、抵抗Ｒ１９とレベルシフトトランジスタＱ１３と抵抗Ｒ１７との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち逆相側のトランジスタＱ１１のベースにバイアスを与える逆相側のバイアス回路を構成している。抵抗Ｒ１９とレベルシフトトランジスタＱ１３との接続点の電圧がトランジスタＱ１１のバイアスとして与えられる。なお、レベルシフトトランジスタＱ１３の代わりにレベルシフトダイオードを用いてもよいし、レベルシフトトランジスタまたはレベルシフトダイオードを直列に複数接続してもよい。 The series circuit of the resistor R19, the level shift transistor Q13, and the resistor R17 constitutes a negative-phase side bias circuit that applies a bias to the base of the negative-phase transistor Q11 among the differential emitter grounded transistors Q10 and Q11. ing. A voltage at a connection point between the resistor R19 and the level shift transistor Q13 is given as a bias of the transistor Q11. A level shift diode may be used instead of the level shift transistor Q13, or a plurality of level shift transistors or level shift diodes may be connected in series.
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、第３の実施の形態と同様に、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１３のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。 As an example, let us consider a case where the potential of the output AMP of the amplitude detection circuit increases as the temperature increases. Assuming that the base-emitter voltages of the transistors Q10 to Q12 have a negative temperature coefficient and the resistors R15 to R19 have a temperature coefficient smaller than this as in the third embodiment, or a positive temperature. Consider the case with coefficients. When the temperature rises, the base-emitter voltage of the transistor Q13 decreases, so that the base bias voltage of the transistor Q10 rises with respect to the base bias voltage of the transistor Q11, and the transistor Q11 becomes a load resistor R3 of the differential amplifier circuit 4. As compared with the amount of current drawn from the transistor Q10, the transistor Q10 draws more current from the load resistor R4 of the differential amplifier circuit 4. As a result, level compensation is performed so as to lower the potential of the output AMP of the amplitude detection circuit.
反対に、振幅検出回路の出力ＡＭＰの電位が温度低下に伴って低下するケースを考える。温度が低下すると、トランジスタＱ１３のベース−エミッタ間電圧が上がるので、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇し、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を上げるようにレベル補償が行われる。 Conversely, consider a case where the potential of the output AMP of the amplitude detection circuit decreases as the temperature decreases. When the temperature decreases, the base-emitter voltage of the transistor Q13 increases, so that the base bias voltage of the transistor Q11 increases with respect to the base bias voltage of the transistor Q10, and the transistor Q10 becomes a load resistor R4 of the differential amplifier circuit 4. Compared with the amount of current drawn from the transistor Q11, the transistor Q11 draws more current from the load resistor R3 of the differential amplifier circuit 4. As a result, level compensation is performed so as to increase the potential of the output AMP of the amplitude detection circuit.
また、別の例として、振幅検出回路の出力ＡＭＰの電位が電源電圧上昇に伴って上昇するケースを考える。正相側のバイアス回路と逆相側のバイアス回路を比較すると、逆相側にはトランジスタＱ１３が挿入されているため、例えばＲ１８＝Ｒ１９、Ｒ１６＞Ｒ１７といった関係に設定されている。このため、電源電圧ＶＣＣが上昇すると、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇するので、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。 As another example, consider a case where the potential of the output AMP of the amplitude detection circuit increases as the power supply voltage increases. Comparing the bias circuit on the positive phase side and the bias circuit on the negative phase side, the transistor Q13 is inserted on the negative phase side, and therefore, for example, the relationship R18 = R19, R16> R17 is set. For this reason, when the power supply voltage VCC rises, the base bias voltage of the transistor Q10 rises with respect to the base bias voltage of the transistor Q11, so that the transistor Q11 compares with the amount of current drawn from the load resistor R3 of the differential amplifier circuit 4. Then, the transistor Q10 draws more current from the load resistor R4 of the differential amplifier circuit 4. As a result, level compensation is performed so as to lower the potential of the output AMP of the amplitude detection circuit.
反対に、振幅検出回路の出力ＡＭＰの電位が電源電圧低下に伴って低下するケースを考える。電源電圧ＶＣＣが低下すると、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇するので、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を上げるようにレベル補償が行われる。 Conversely, consider the case where the potential of the output AMP of the amplitude detection circuit decreases as the power supply voltage decreases. When the power supply voltage VCC decreases, the bias voltage at the base of the transistor Q11 increases with respect to the bias voltage at the base of the transistor Q10. Therefore, compared with the amount of current that the transistor Q10 draws from the load resistor R4 of the differential amplifier circuit 4, The transistor Q11 draws more current from the load resistor R3 of the differential amplifier circuit 4. As a result, level compensation is performed so as to increase the potential of the output AMP of the amplitude detection circuit.
第３の実施の形態では、電源電圧ＶＣＣと抵抗Ｒ１８との間にレベルシフトトランジスタＱ１２を挿入していたのに対し、本実施の形態では、トランジスタＱ１１のベースと抵抗Ｒ１７との間にレベルシフトトランジスタＱ１３を挿入している。第３の実施の形態とＶＴ変動補償回路７ｃの構成は異なるが、トランジスタＱ１０のベース電圧とトランジスタＱ１１のベース電圧との差分に着目すると、電源電圧変動、温度変動による差分のレベル変動は、第３の実施の形態と同一方向になる。 In the third embodiment, the level shift transistor Q12 is inserted between the power supply voltage VCC and the resistor R18, whereas in this embodiment, the level shift is performed between the base of the transistor Q11 and the resistor R17. Transistor Q13 is inserted. Although the configuration of the VT fluctuation compensation circuit 7c is different from that of the third embodiment, paying attention to the difference between the base voltage of the transistor Q10 and the base voltage of the transistor Q11, the level fluctuation of the difference due to power supply voltage fluctuation and temperature fluctuation is This is the same direction as the third embodiment.
したがって、本実施の形態では、第３の実施の形態と同様に、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができるので、第１、第２の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。 Therefore, in the present embodiment, as in the third embodiment, the level variation of the output AMP of the amplitude detection circuit due to the power supply voltage variation and the temperature variation can be positively compensated. Compared with the first embodiment, the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be further suppressed.
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図１１は本発明の第５の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｄとから構成される。差分検出回路３ｄは、さらに差動増幅回路４ｄと、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７と、分圧回路８とから構成される。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. FIG. 11 is a block diagram showing a configuration of an amplitude detection circuit according to the fifth embodiment of the present invention. The amplitude detection circuit of the present embodiment includes a differential peak detection circuit 1, a differential center
本実施の形態は、第３、第４の実施の形態のＶＴ変動補償回路７，７ｃに対して、分圧回路８を付加することが異なる。
第３、第４の実施の形態のＶＴ変動補償回路７，７ｃでは、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流の値を変更しようとする場合、ＶＴ変動補償回路７，７ｃ内の電流値を変更する必要があった。しかしながら、Ｔ変動補償回路７，７ｃを流れる電流の値を極端に小さく（例えば０．１ｍＡ以下）絞ると、本来のトランジスタの使用電流範囲から大きく逸脱するので、シミュレーション等による性能設計が難しくなるという課題がある。
The present embodiment is different in that a voltage dividing circuit 8 is added to the VT
In the VT
そこで、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７，７ｃからの電流の引き抜きを分圧回路８の抵抗による分圧点から行うことにより、差動増幅回路４ｄの負荷抵抗（分圧回路８の抵抗）から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できる構成としている。機能的には、第３の実施の形態で説明した加算機能について、差動増幅回路４ｄとＶＴ変動補償回路７，７ｃの寄与の重み付けを可変にしていると言える。
Therefore, in the present embodiment, a voltage dividing circuit 8 is provided in place of the load resistors R3 and R4 of the differential amplifier circuit 4, and current drawing from the VT
図１２に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２とレベルシフト回路５と帰還回路６の構成は第１、第２の実施の形態で説明したとおりである。また、ＶＴ変動補償回路７の構成は第３の実施の形態で説明したとおりである。差動増幅回路４ｄの構成は、第１の実施の形態の差動増幅回路４と同様であるが、負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８が使用されている点が異なる。
FIG. 12 shows a transistor level circuit of the amplitude detection circuit of this embodiment. The configurations of the differential peak detection circuit 1, the differential center
分圧回路８は、一端が電源電圧ＶＣＣに接続された抵抗Ｒ２０と、一端が抵抗Ｒ２０の他端に接続され、他端がトランジスタＱ４のコレクタおよびトランジスタＱ８のベースに接続された抵抗Ｒ２１と、一端が電源電圧ＶＣＣに接続された抵抗Ｒ２２と、一端が抵抗Ｒ２２の他端に接続され、他端がトランジスタＱ５のコレクタおよびトランジスタＱ６のベースに接続された抵抗Ｒ２３とから構成される。本実施の形態では、抵抗Ｒ２０と抵抗Ｒ２１との接続点がトランジスタＱ１１のコレクタに接続され、抵抗Ｒ２２と抵抗Ｒ２３との接続点がトランジスタＱ１０のコレクタに接続されるようになっている。抵抗Ｒ２０〜Ｒ２３の値は、例えばＲ３＝Ｒ２０＋Ｒ２１、Ｒ４＝Ｒ２２＋Ｒ２３のように設定される。 The voltage dividing circuit 8 has a resistor R20 having one end connected to the power supply voltage VCC, a resistor R21 having one end connected to the other end of the resistor R20, and the other end connected to the collector of the transistor Q4 and the base of the transistor Q8, The resistor R22 has one end connected to the power supply voltage VCC, the other end connected to the other end of the resistor R22, and the other end connected to the collector of the transistor Q5 and the resistor R23 connected to the base of the transistor Q6. In the present embodiment, the connection point between the resistor R20 and the resistor R21 is connected to the collector of the transistor Q11, and the connection point between the resistor R22 and the resistor R23 is connected to the collector of the transistor Q10. The values of the resistors R20 to R23 are set as R3 = R20 + R21, R4 = R22 + R23, for example.
このように、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７からの電流引き抜きを抵抗Ｒ２０と抵抗Ｒ２１との接続点および抵抗Ｒ２２と抵抗Ｒ２３との接続点から行っている。これにより、差動増幅回路４ｄの負荷抵抗Ｒ２０〜Ｒ２３から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できるため、ＶＴ変動補償回路７，７ｃ内に流れる電流を極端に小さく（例えば０．１ｍＡ以下に）設計する必要がない。
As described above, in the present embodiment, the voltage dividing circuit 8 is provided instead of the load resistors R3 and R4 of the differential amplifier circuit 4, and the current drawing from the VT
以上により、本実施の形態では、第３、第４の実施の形態と同様の特性を、設計性よく実現することができる。
なお、図１２の例では、第３の実施の形態のＶＴ変動補償回路７を用いているが、ＶＴ変動補償回路７の代わりに第４の実施の形態のＶＴ変動補償回路７ｃを設けてもよいことは言うまでもない。
As described above, in the present embodiment, the same characteristics as those of the third and fourth embodiments can be realized with good design.
In the example of FIG. 12, the VT
本発明は、振幅検出回路に適用することができる。 The present invention can be applied to an amplitude detection circuit.
１…差動ピーク検出回路、２…差動中心値検出回路、３，３ａ，３ｂ，３ｃ，３ｄ…差分検出回路、４，４ｄ…差動増幅回路、５…レベルシフト回路、６…帰還回路、７，７ｃ…ＶＴ変動補償回路、８…分圧回路、Ｑ１〜Ｑ１３…トランジスタ、Ｒ１〜Ｒ２３…抵抗、Ｃ１，Ｃ２…容量。
DESCRIPTION OF SYMBOLS 1 ... Differential peak detection circuit, 2 ... Differential center value detection circuit, 3, 3a, 3b, 3c, 3d ... Difference detection circuit, 4, 4d ... Differential amplification circuit, 5 ... Level shift circuit, 6 ...
本発明の振幅検出回路は、入力される差動信号の最大電圧を保持して出力する差動ピーク検出回路と、前記差動信号の平均電圧を検出して出力する差動中心値検出回路と、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、前記差分検出回路は、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路と、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路とから構成され、前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であり、前記補償回路は、コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とするものである。
また、本発明の振幅検出回路の１構成例において、前記差動増幅回路は、前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、前記レベルシフト回路は、前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例は、さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とするものである。
An amplitude detection circuit according to the present invention includes a differential peak detection circuit that holds and outputs a maximum voltage of an input differential signal, and a differential center value detection circuit that detects and outputs an average voltage of the differential signal. A differential detection circuit that outputs a signal proportional to the difference between the output of the differential peak detection circuit and the output of the differential center value detection circuit, and the differential detection circuit outputs an output of the differential peak detection circuit And a differential amplifier circuit that outputs a signal proportional to the difference between the output of the differential center value detection circuit, a level shift circuit that shifts and outputs a voltage level of the output of the differential amplifier circuit, and a power supply voltage fluctuation A compensation circuit that draws a current from a load resistance of the differential amplifier circuit so as to compensate for level fluctuations in the output of the amplitude detection circuit due to temperature fluctuations , and each of the differential amplifier circuit and the level shift circuit. Temperature dependence of output Sex Ri is inverse characteristic der, the compensation circuit includes a second emitter transistor of a differential configuration having a collector connected to the load resistor of the differential amplifier circuit, a second emitter transistor of the differential configuration A current source for supplying a current to a first bias circuit, a first bias circuit for applying a bias voltage to the base of one of the differential second emitter-grounded transistors, and a second grounded-emitter transistor having the differential configuration And at least a second bias circuit that applies a bias voltage to the base of the other transistor, and the power supply voltage dependence of the bias voltage output from the first bias circuit and the bias voltage output from the second bias circuit Further, the temperature dependency is different .
Further, in one configuration example of the amplitude detection circuit of the present invention, the differential amplifier circuit has a first differential configuration in which the output of the differential peak detection circuit and the output of the differential center value detection circuit are input. A common emitter transistor, two load resistors provided between a first power supply voltage and a collector of the first common emitter transistor of the differential configuration, and a first common emitter transistor of the differential configuration. A current source for supplying current, and the level shift circuit includes a differential collector grounded transistor that receives the differential output of the differential amplifier circuit, and an emitter of the differential collector grounded transistor. It comprises at least two emitter resistors provided between the second power supply voltage.
In addition, one configuration example of the amplitude detection circuit of the present invention is further provided with a feedback circuit that feeds back the output of the level shift circuit to the input of the differential amplifier circuit with a negative gain coefficient. .
また、本発明の振幅検出回路の１構成例において、前記第１のバイアス回路と前記第２のバイアス回路のうち一方は、第１の電源電圧と前記第２のエミッタ接地トランジスタのベースとの間、前記第２のエミッタ接地トランジスタのベースと第２の電源電圧との間のどちらか一方にレベルシフトトランジスタまたはレベルシフトダイオードを備えることを特徴とするものである。 In one configuration example of the amplitude detection circuit of the present invention, one of the first bias circuit and the second bias circuit is between the first power supply voltage and the base of the second emitter grounded transistor. A level shift transistor or a level shift diode is provided at one of the base of the second grounded-emitter transistor and the second power supply voltage.
［第１の参考例］
以下、本発明の参考例について図面を参照して説明する。図１は本発明の第１の参考例に係る振幅検出回路の構成を示すブロック図である。本参考例の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３とから構成される。差分検出回路３は、さらに差動増幅回路４と、レベルシフト回路５とから構成される。
[ First Reference Example ]
Hereinafter, reference examples of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an amplitude detection circuit according to a first reference example of the present invention. The amplitude detection circuit of this reference example includes a differential peak detection circuit 1, a differential center
振幅検出回路には差動信号ＰＩＴ，ＰＩＣが入力される。差動ピーク検出回路１は、入力される差動信号ＰＩＴ，ＰＩＣの両信号を入力とし、これらの差動信号ＰＩＴ，ＰＩＣのピーク電圧ＰＫＩ（最大値）を検出して出力する。一方、差動中心値検出回路２は、差動信号ＰＩＴ，ＰＩＣの両信号の平均電圧ＣＩを検出して出力する。差分検出回路３は、差動ピーク検出回路１の出力ＰＫＩと差動中心値検出回路２の出力ＣＩとの差に比例する信号ＡＭＰを出力する。以上により、入力される差動信号ＰＩＴ，ＰＩＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出することができる。
Differential signals PIT and PIC are input to the amplitude detection circuit. The differential peak detection circuit 1 receives both of the input differential signals PIT and PIC, and detects and outputs the peak voltage PKI (maximum value) of these differential signals PIT and PIC. On the other hand, the differential center
図２に本参考例の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１は、ベースに信号ＰＩＴが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ１と、ベースに信号ＰＩＣが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ２と、一端がトランジスタＱ１，Ｑ２のエミッタ（差動ピーク検出回路１の出力端子）に接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ１とから構成される。 FIG. 2 shows a transistor level circuit of the amplitude detection circuit of this reference example . The differential peak detection circuit 1 includes a transistor Q1 having a base that receives the signal PIT, a collector connected to the power supply voltage VCC, and an emitter connected to the non-inverting input terminal of the differential detection circuit 3 (differential amplifier circuit 4). , A signal PIC is input to the base, a collector is connected to the power supply voltage VCC, an emitter is connected to the non-inverting input terminal of the differential detection circuit 3 (differential amplifier circuit 4), and one end is a transistor Q1, Q2. And a capacitor C1 whose other end is connected to the power supply voltage VEE.
このように差分検出回路３を差動増幅回路４とレベルシフト回路５の組合せで実現することにより、エミッタ接地回路とコレクタ接地回路の縦続接続を実現している。一般にトランジスタのベース−エミッタ電圧は負の温度係数を持つので、エミッタ接地トランジスタのコレクタ出力は負の温度係数を持つのに対して、コレクタ接地トランジスタのエミッタ出力は正の温度係数を持つ。したがって、本参考例では、コレクタ接地回路（レベルシフト回路５）の温度係数とエミッタ接地回路（差動増幅回路４）の温度係数が相殺するため、図１３〜図１５に示した従来の振幅検出回路と比較して、温度変動による差分検出回路３の出力変動を減少させることができるという利点がある。
As described above, the differential detection circuit 3 is realized by a combination of the differential amplifier circuit 4 and the
図３（Ａ）〜図３（Ｅ）に本参考例の振幅検出回路の各部の信号波形を示す。入力信号ＰＩＴ，ＰＩＣは差動信号であればどのような信号でもよいが、図３（Ａ）〜図３（Ｅ）では簡単のために入力信号ＰＩＴ，ＰＩＣとして正弦波（または１／０交番信号）を入力した場合を記載している。差動ピーク検出回路１は、図３（Ｃ）に示すように入力信号ＰＩＴ，ＰＩＣの両者の電圧のピーク（最大値）を保持して出力する。差動ピーク検出回路１の出力ＰＫＩは理想的には一定となる。なお、容量Ｃ１から後段の差動増幅回路４に僅かに電流が流れ出るために、厳密にはＰＫＩには電圧の低下が生じるが、容量Ｃ１の値を十分に大きく設計することにより、ＰＫＩの電圧低下を実用上問題ない程度に抑圧することができる。 FIG. 3A to FIG. 3E show signal waveforms of respective parts of the amplitude detection circuit of this reference example . The input signals PIT and PIC may be any signals as long as they are differential signals, but in FIGS. 3A to 3E, the input signals PIT and PIC are sinusoidal waves (or 1/0 alternating) for simplicity. Signal) is entered. As shown in FIG. 3C, the differential peak detection circuit 1 holds and outputs the peak (maximum value) of both voltages of the input signals PIT and PIC. The output PKI of the differential peak detection circuit 1 is ideally constant. Although a slight current flows from the capacitor C1 to the differential amplifier circuit 4 at the subsequent stage, strictly speaking, a voltage drop occurs in the PKI. However, by designing the value of the capacitor C1 to be sufficiently large, the voltage of the PKI can be reduced. The decrease can be suppressed to an extent that there is no practical problem.
図４に入力信号振幅と振幅検出回路の出力ＡＭＰとの関係を示す。図４における４０は図１３〜図１５に示した従来の振幅検出回路の出力ＡＭＰを示し、４１は本参考例の振幅検出回路の出力ＡＭＰを示している。従来の振幅検出回路では、差分検出回路１０２として差動増幅回路を用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣに近いレベルであった。これに対して、本参考例では、差分検出回路３に差動増幅回路４とレベルシフト回路５の組合せを用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣとＶＥＥの中間的なレベルまたはＶＥＥに近いレベルとなる。
FIG. 4 shows the relationship between the input signal amplitude and the output AMP of the amplitude detection circuit. 4,
一般に通信用のＩＣやモジュールでは正電源での動作が好まれることが多く、この場合には、ＶＥＥをＧＮＤとし、ＶＣＣを電源とすることが好まれる。この場合、振幅検出回路の出力ＡＭＰはＧＮＤに対する電圧レベルとして検出されることになるため、出力ＡＭＰがＧＮＤ（＝ＶＥＥ）に近い電圧レベルである方が、電源ノイズに強く、電源電圧変動に強い。本参考例の振幅検出回路は、従来例と比較してＶＥＥに近いレベルの出力ＡＭＰを出力するので、電源ノイズに強く、電源電圧変動に強いという利点がある。
以上のように、本参考例では、図１３〜図１５に示した従来の振幅検出回路と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動を低く抑えることができる。
In general, communication ICs and modules are often preferred to operate with a positive power supply. In this case, it is preferable to use VEE as GND and VCC as a power supply. In this case, since the output AMP of the amplitude detection circuit is detected as a voltage level with respect to GND, the output AMP having a voltage level close to GND (= VEE) is more resistant to power supply noise and more resistant to power supply voltage fluctuations. . Since the amplitude detection circuit of this reference example outputs an output AMP having a level close to VEE as compared with the conventional example, there is an advantage that it is resistant to power supply noise and resistant to power supply voltage fluctuations.
As described above, in this reference example , the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be suppressed as compared with the conventional amplitude detection circuit shown in FIGS.
［第２の参考例］
次に、本発明の第２の参考例について説明する。図５は本発明の第２の参考例に係る振幅検出回路の構成を示すブロック図である。本参考例の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ａとから構成される。差分検出回路３ａは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６とから構成される。
[ Second Reference Example ]
Next, a second reference example of the present invention will be described. FIG. 5 is a block diagram showing a configuration of an amplitude detection circuit according to a second reference example of the present invention. The amplitude detection circuit of this reference example includes a differential peak detection circuit 1, a differential center
第１の参考例との差分は、第１の参考例で説明した差分検出回路３に帰還回路６を付加したことにある。すなわち、レベルシフト回路５の適切なノードの出力を、帰還回路６を経由して差動増幅回路４の適切なノードに負の利得係数で帰還させる。帰還回路６の付加により差分検出回路３ａの内部で負帰還がかかるので、第１の参考例と比較して、電源電圧変動、温度変動による差分検出回路３ａの出力レベルの変動をさらに抑圧することができる。
The difference from the first reference example is that a
図６に本参考例の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５の構成は第１の参考例で説明したとおりである。
FIG. 6 shows a transistor level circuit of the amplitude detection circuit of this reference example . The configurations of the differential peak detection circuit 1, the differential center
このとき、差動信号の選択は、変動を打ち消し合う向き、すなわち負帰還となる向きを選択する。すなわち、差動増幅回路４の正相側のエミッタ接地トランジスタＱ４のベース入力とレベルシフト回路５の逆相側のコレクタ接地トランジスタＱ８のエミッタ出力とを接続し、差動増幅回路４の逆相側のエミッタ接地トランジスタＱ５のベース入力とレベルシフト回路５の正相側のコレクタ接地トランジスタＱ６のエミッタ出力とを接続する。
こうして、本参考例では、第１の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
At this time, the differential signal is selected by selecting a direction in which fluctuations cancel each other, that is, a direction for negative feedback. In other words, the base input of the common emitter transistor Q4 on the positive phase side of the differential amplifier circuit 4 and the emitter output of the common collector transistor Q8 on the negative phase side of the
Thus, in the present reference example , the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be further suppressed as compared with the first reference example .
［第１の実施の形態］
次に、本発明の第１の実施の形態について説明する。図７は本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｂとから構成される。差分検出回路３ｂは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７とから構成される。
[ First Embodiment ]
Next, a first embodiment of the present invention will be described. FIG. 7 is a block diagram showing the configuration of the amplitude detection circuit according to the first embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
第２の参考例との差分は、第２の参考例の差分検出回路３ａにさらにＶＴ変動補償回路７を付加したことにある。本実施の形態では、図１３〜図１５に示した従来例と第１、第２の参考例で残留していた電源電圧変動、温度変動による出力ＡＭＰのレベル変動をＶＴ変動補償回路７で積極的に補償することにより、第１、第２の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をさらに抑圧することができる。
The difference from the second reference example is that a VT
図８に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第１、第２の参考例で説明したとおりである。
FIG. 8 shows a transistor level circuit of the amplitude detection circuit of this embodiment. The configurations of the differential peak detection circuit 1, the differential center
以上のように、本実施の形態では、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のベースにそれぞれ異なる電源電圧係数および温度係数を有するバイアス電圧を与えることにより、電源電圧変動、温度変動に応じて差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流量を正相側のトランジスタＱ１０と逆相側のトランジスタＱ１１で変えることができ、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができる。その結果、本実施の形態では、第１、第２の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。 As described above, in the present embodiment, by applying bias voltages having different power supply voltage coefficients and temperature coefficients to the bases of the differential grounded emitter transistors Q10 and Q11, the difference according to the power supply voltage fluctuation and the temperature fluctuation is obtained. The amount of current drawn from the load resistors R3 and R4 of the dynamic amplifier circuit 4 can be changed between the positive-phase transistor Q10 and the negative-phase transistor Q11, and the level fluctuation of the output AMP of the amplitude detection circuit due to power supply voltage fluctuation and temperature fluctuation Can be actively compensated for. As a result, in this embodiment, the level fluctuation of the output AMP due to the power supply voltage fluctuation and the temperature fluctuation can be further suppressed as compared with the first and second reference examples .
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１０は本発明の第２の実施の形態に係る振幅検出回路の構成を示す回路図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｃとから構成される。差分検出回路３ｃは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７ｃとから構成される。
[ Second Embodiment ]
Next, a second embodiment of the present invention will be described. FIG. 10 is a circuit diagram showing a configuration of an amplitude detection circuit according to the second embodiment of the present invention. The amplitude detection circuit according to the present embodiment includes a differential peak detection circuit 1, a differential center
本実施の形態は、第１の実施の形態におけるＶＴ変動補償回路をトランジスタレベル回路で実現する際の別の構成例である。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第１、第２の参考例で説明したとおりである。
This embodiment is another configuration example when the VT fluctuation compensation circuit in the first embodiment is realized by a transistor level circuit. The configurations of the differential peak detection circuit 1, the differential center
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、第１の実施の形態と同様に、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１３のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。 As an example, let us consider a case where the potential of the output AMP of the amplitude detection circuit increases as the temperature increases. Assuming that the base-emitter voltages of the transistors Q10 to Q12 have a negative temperature coefficient and the resistors R15 to R19 have a temperature coefficient smaller than this as in the first embodiment, or a positive temperature. Consider the case with coefficients. When the temperature rises, the base-emitter voltage of the transistor Q13 decreases, so that the base bias voltage of the transistor Q10 rises with respect to the base bias voltage of the transistor Q11, and the transistor Q11 becomes a load resistor R3 of the differential amplifier circuit 4. As compared with the amount of current drawn from the transistor Q10, the transistor Q10 draws more current from the load resistor R4 of the differential amplifier circuit 4. As a result, level compensation is performed so as to lower the potential of the output AMP of the amplitude detection circuit.
第１の実施の形態では、電源電圧ＶＣＣと抵抗Ｒ１８との間にレベルシフトトランジスタＱ１２を挿入していたのに対し、本実施の形態では、トランジスタＱ１１のベースと抵抗Ｒ１７との間にレベルシフトトランジスタＱ１３を挿入している。第１の実施の形態とＶＴ変動補償回路７ｃの構成は異なるが、トランジスタＱ１０のベース電圧とトランジスタＱ１１のベース電圧との差分に着目すると、電源電圧変動、温度変動による差分のレベル変動は、第１の実施の形態と同一方向になる。 In the first embodiment , the level shift transistor Q12 is inserted between the power supply voltage VCC and the resistor R18, whereas in this embodiment, the level shift is performed between the base of the transistor Q11 and the resistor R17. Transistor Q13 is inserted. Although the configuration of the first embodiment and the VT variation compensating circuit 7c different, focusing on the difference between the base voltage of the base voltage of the transistor Q11 of the transistors Q10, power supply voltage fluctuation, the level variation of the difference due to temperature variations, the The direction is the same as in the first embodiment .
したがって、本実施の形態では、第１の実施の形態と同様に、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができるので、第１、第２の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。 Accordingly, in the present embodiment, as in the first embodiment, the level variation of the output AMP of the amplitude detection circuit due to the power supply voltage variation and the temperature variation can be positively compensated . Compared with the reference example , the level fluctuation of the output AMP due to power supply voltage fluctuation and temperature fluctuation can be further suppressed.
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図１１は本発明の第３の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｄとから構成される。差分検出回路３ｄは、さらに差動増幅回路４ｄと、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７と、分圧回路８とから構成される。
[ Third Embodiment ]
Next, a third embodiment of the present invention will be described. FIG. 11 is a block diagram showing a configuration of an amplitude detection circuit according to the third embodiment of the present invention. The amplitude detection circuit of the present embodiment includes a differential peak detection circuit 1, a differential center
本実施の形態は、第１、第２の実施の形態のＶＴ変動補償回路７，７ｃに対して、分圧回路８を付加することが異なる。
第１、第２の実施の形態のＶＴ変動補償回路７，７ｃでは、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流の値を変更しようとする場合、ＶＴ変動補償回路７，７ｃ内の電流値を変更する必要があった。しかしながら、Ｔ変動補償回路７，７ｃを流れる電流の値を極端に小さく（例えば０．１ｍＡ以下）絞ると、本来のトランジスタの使用電流範囲から大きく逸脱するので、シミュレーション等による性能設計が難しくなるという課題がある。
This embodiment is different from the first and second embodiments in that a voltage dividing circuit 8 is added to the VT
In the VT
そこで、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７，７ｃからの電流の引き抜きを分圧回路８の抵抗による分圧点から行うことにより、差動増幅回路４ｄの負荷抵抗（分圧回路８の抵抗）から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できる構成としている。機能的には、第１の実施の形態で説明した加算機能について、差動増幅回路４ｄとＶＴ変動補償回路７，７ｃの寄与の重み付けを可変にしていると言える。
Therefore, in the present embodiment, a voltage dividing circuit 8 is provided in place of the load resistors R3 and R4 of the differential amplifier circuit 4, and current drawing from the VT
図１２に本実施の形態の振幅検出回路のトランジスタレベルの回路を示す。差動ピーク検出回路１と差動中心値検出回路２とレベルシフト回路５と帰還回路６の構成は第１、第２の参考例で説明したとおりである。また、ＶＴ変動補償回路７の構成は第１の実施の形態で説明したとおりである。差動増幅回路４ｄの構成は、第１の参考例の差動増幅回路４と同様であるが、負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８が使用されている点が異なる。
FIG. 12 shows a transistor level circuit of the amplitude detection circuit of this embodiment. The configurations of the differential peak detection circuit 1, the differential center
以上により、本実施の形態では、第１、第２の実施の形態と同様の特性を、設計性よく実現することができる。
なお、図１２の例では、第１の実施の形態のＶＴ変動補償回路７を用いているが、ＶＴ変動補償回路７の代わりに第２の実施の形態のＶＴ変動補償回路７ｃを設けてもよいことは言うまでもない。
As described above, in this embodiment, the same characteristics as those in the first and second embodiments can be realized with good design.
In the example of FIG. 12, the VT
Claims (7)
前記差動信号の平均電圧を検出して出力する差動中心値検出回路と、
前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、
前記差分検出回路は、
前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、
前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路とから構成され、
前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であることを特徴とする振幅検出回路。 A differential peak detection circuit that holds and outputs the maximum voltage of the input differential signal; and
A differential center value detection circuit for detecting and outputting an average voltage of the differential signal;
A difference detection circuit that outputs a signal proportional to the difference between the output of the differential peak detection circuit and the output of the differential center value detection circuit;
The difference detection circuit includes:
A differential amplifier circuit that outputs a signal proportional to the difference between the output of the differential peak detection circuit and the output of the differential center value detection circuit;
A level shift circuit configured to shift and output the voltage level of the output of the differential amplifier circuit;
An amplitude detection circuit characterized in that the temperature dependence of the outputs of the differential amplifier circuit and the level shift circuit has opposite characteristics.
前記差動増幅回路は、
前記差動ピーク検出回路の出力と前記差動中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、
第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、
前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、
前記レベルシフト回路は、
前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、
この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とする振幅検出回路。 The amplitude detection circuit according to claim 1,
The differential amplifier circuit is:
A first common-emitter transistor having a differential configuration that receives the output of the differential peak detection circuit and the output of the differential center value detection circuit;
Two load resistors provided between a first power supply voltage and a collector of the first common-emitter transistor of the differential configuration;
A current source for supplying a current to the first common-emitter transistor having the differential configuration;
The level shift circuit includes:
A differential collector grounded transistor having the differential output of the differential amplifier circuit as an input, and
An amplitude detection circuit comprising at least two emitter resistors provided between the emitter of the differential collector grounded transistor and the second power supply voltage.
さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とする振幅検出回路。 The amplitude detection circuit according to claim 1 or 2,
The amplitude detection circuit further comprises a feedback circuit that feeds back the output of the level shift circuit to the input of the differential amplifier circuit with a negative gain coefficient.
さらに、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路を備えることを特徴とする振幅検出回路。 The amplitude detection circuit according to any one of claims 1 to 3,
The amplitude detection circuit further comprises a compensation circuit that draws a current from a load resistance of the differential amplifier circuit so as to compensate for a level fluctuation of the output of the amplitude detection circuit due to a power supply voltage fluctuation and a temperature fluctuation.
前記補償回路は、
コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、
この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、
前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、
前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、
前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とする振幅検出回路。 The amplitude detection circuit according to claim 4.
The compensation circuit includes:
A differential second emitter-grounded transistor having a collector connected to a load resistor of the differential amplifier circuit;
A current source for supplying a current to the second emitter-grounded transistor of the differential configuration;
A first bias circuit that applies a bias voltage to the base of one of the differential-emitter-grounded second emitter transistors;
A second bias circuit that applies a bias voltage to the base of the other transistor of the differential grounded second emitter transistors,
An amplitude detection circuit, wherein the bias voltage output from the first bias circuit and the bias voltage output from the second bias circuit have different power supply voltage dependence and temperature dependence.
前記第１のバイアス回路と前記第２のバイアス回路のうち一方は、第１の電源電圧と前記第２のエミッタ接地トランジスタのベースとの間、前記第２のエミッタ接地トランジスタのベースと第２の電源電圧との間のどちらか一方にレベルシフトトランジスタまたはレベルシフトダイオードを備えることを特徴とする振幅検出回路。 The amplitude detection circuit according to claim 5.
One of the first bias circuit and the second bias circuit is between the first power supply voltage and the base of the second grounded emitter transistor, between the base of the second grounded emitter transistor and the second bias circuit. An amplitude detection circuit comprising a level shift transistor or a level shift diode at either side of a power supply voltage.
前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、
前記分圧回路は、２つの直列接続された抵抗からなり、
前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とする振幅検出回路。 The amplitude detection circuit according to any one of claims 4 to 6,
In place of the load resistance of the differential amplifier circuit, a voltage dividing circuit that divides the voltage applied to the load resistance is provided,
The voltage divider circuit consists of two resistors connected in series,
The amplitude detection circuit, wherein the compensation circuit draws a current from a connection point of two resistors of the voltage dividing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013025229A JP5541821B1 (en) | 2013-02-13 | 2013-02-13 | Amplitude detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013025229A JP5541821B1 (en) | 2013-02-13 | 2013-02-13 | Amplitude detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5541821B1 JP5541821B1 (en) | 2014-07-09 |
| JP2014155142A true JP2014155142A (en) | 2014-08-25 |
Family
ID=51409479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013025229A Active JP5541821B1 (en) | 2013-02-13 | 2013-02-13 | Amplitude detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5541821B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074541A (en) * | 2016-11-04 | 2018-05-10 | 日本電信電話株式会社 | Automatic gain control amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114327236B (en) * | 2021-12-13 | 2024-04-09 | 昌辉汽车电器（黄山）股份公司 | Judgment method for adding voltage correction factor when singlechip receives AD signal |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236812A (en) * | 1988-03-17 | 1989-09-21 | Nec Corp | Level shifting circuit |
| JPH06310937A (en) * | 1993-04-20 | 1994-11-04 | Nec Corp | Automatic offset control circuit for digital receiver |
| JPH09289495A (en) * | 1996-02-23 | 1997-11-04 | Matsushita Electric Ind Co Ltd | Amplifier for burst signal and optical receiving circuit |
| JPH10126183A (en) * | 1996-10-21 | 1998-05-15 | Oki Electric Ind Co Ltd | Differential amplifier and limiter amplifier |
| JP2000332558A (en) * | 1999-05-24 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Amplifying circuit unit and amplifying circuit |
| JP2003264437A (en) * | 2002-03-12 | 2003-09-19 | Oki Electric Ind Co Ltd | Analog adding and subtracting circuit, optical receiving circuit, optical transmitting circuit, automatic gain control amplifier circuit, automatic frequency characteristic compensation amplifier circuit, and limit amplifier circuit |
| JP2006311210A (en) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | Limiter amplifier circuit |
| JP2008236568A (en) * | 2007-03-23 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | Power detection circuit and amplitude limiting circuit |
| JP2012235376A (en) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | Electronic circuit and light-receiving circuit |
| JP2013005372A (en) * | 2011-06-21 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | Automatic gain adjustment circuit |
-
2013
- 2013-02-13 JP JP2013025229A patent/JP5541821B1/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236812A (en) * | 1988-03-17 | 1989-09-21 | Nec Corp | Level shifting circuit |
| JPH06310937A (en) * | 1993-04-20 | 1994-11-04 | Nec Corp | Automatic offset control circuit for digital receiver |
| JPH09289495A (en) * | 1996-02-23 | 1997-11-04 | Matsushita Electric Ind Co Ltd | Amplifier for burst signal and optical receiving circuit |
| JPH10126183A (en) * | 1996-10-21 | 1998-05-15 | Oki Electric Ind Co Ltd | Differential amplifier and limiter amplifier |
| JP2000332558A (en) * | 1999-05-24 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Amplifying circuit unit and amplifying circuit |
| JP2003264437A (en) * | 2002-03-12 | 2003-09-19 | Oki Electric Ind Co Ltd | Analog adding and subtracting circuit, optical receiving circuit, optical transmitting circuit, automatic gain control amplifier circuit, automatic frequency characteristic compensation amplifier circuit, and limit amplifier circuit |
| JP2006311210A (en) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | Limiter amplifier circuit |
| JP2008236568A (en) * | 2007-03-23 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | Power detection circuit and amplitude limiting circuit |
| JP2012235376A (en) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | Electronic circuit and light-receiving circuit |
| JP2013005372A (en) * | 2011-06-21 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | Automatic gain adjustment circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074541A (en) * | 2016-11-04 | 2018-05-10 | 日本電信電話株式会社 | Automatic gain control amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5541821B1 (en) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4738090B2 (en) | BTL type amplifier circuit | |
| JP5949415B2 (en) | Optical receiver circuit and optical receiver | |
| JP5541821B1 (en) | Amplitude detection circuit | |
| US7262650B2 (en) | Amplitude adjusting circuit | |
| JP2014176073A (en) | Receiving amplification circuit | |
| US8878609B2 (en) | Differential amplifier circuit | |
| US10972122B2 (en) | Sensor arrangement | |
| US6300811B1 (en) | Differential amplifier | |
| JP2014103668A (en) | Orthogonal network and orthogonal signal generation method | |
| JP6208615B2 (en) | Transimpedance amplifier | |
| KR100695353B1 (en) | Amplitude setting circuit | |
| JP5320503B2 (en) | Amplifier circuit | |
| JP4271364B2 (en) | Receiver amplifier circuit | |
| KR20160068562A (en) | Buffer circuit capable of improving amplication performance | |
| JP2009225086A (en) | Voltage-current converter and audio amplifier with the same | |
| JP5007937B2 (en) | Attenuator | |
| JP3922906B2 (en) | Wideband differential amplifier circuit | |
| WO2023228302A1 (en) | Driver circuit | |
| JPWO2018180111A1 (en) | Noise removal circuit | |
| JP6933798B2 (en) | Switching amplifier | |
| JP6933797B2 (en) | Audio amplifier and audio power amplifier | |
| JP5445515B2 (en) | Amplifier circuit | |
| JP2607970B2 (en) | Offset cancellation circuit | |
| US20150171808A1 (en) | Small signal amplifier circuit | |
| JP2016086230A (en) | Sensor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5541821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |