JP2014093345A - Method of collectively forming silicon film on a plurality of substrates - Google Patents
Method of collectively forming silicon film on a plurality of substrates Download PDFInfo
- Publication number
- JP2014093345A JP2014093345A JP2012241718A JP2012241718A JP2014093345A JP 2014093345 A JP2014093345 A JP 2014093345A JP 2012241718 A JP2012241718 A JP 2012241718A JP 2012241718 A JP2012241718 A JP 2012241718A JP 2014093345 A JP2014093345 A JP 2014093345A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrates
- silicon
- silicon film
- silane compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Silicon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、複数の基板上へシリコン膜を一括して形成する方法に関する。詳しくは、一度の処理によって複数の基板上へ高品質のシリコン膜を同時に形成する方法に関する。 The present invention relates to a method for collectively forming silicon films on a plurality of substrates. Specifically, the present invention relates to a method for simultaneously forming high-quality silicon films on a plurality of substrates by a single process.
集積回路、太陽電池などの用途に適用されるシリコン薄膜の形成には、従来からＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ ＣＶＤ）、スパッタ法などの気相プロセスが利用されている。これらの方法によると、高品質のシリコン膜を形成できる利点はあるものの、高真空を要するために装置が大掛かりとなるからプロセスコスト上の問題があるほか、原料の使用効率が悪いとの問題がある。
さらに、これらの気相プロセスでは、気相中の原料ガスまたはターゲットから発生した原料原子が基板表面に飛来・到達することによって成膜が行われるから、膜が形成されるべき基板面が気相に対してオープンな状態でなければならない。つまり、基板面が原料ガスまたは原料原子の飛来方向に対して遮蔽されていると、該遮蔽された基板面に成膜を行うことができない。従って、真空プロセスによって１つのチャンバー内で多数の基板上にシリコン膜を形成しようとする場合、少数枚ずつの成膜工程を繰り返して行うか、多数の基板を１つの面上に並べて配置して成膜するか、あるいは基板間の間隙を十分に大きくとりつつ積み重ねて配置して成膜することが必要であり、作業効率と、コンパクトなチャンバーサイズ（プロセスコストが安価である）とを両立することはできない。
なお、真空状態を要せずにシリコン膜を形成する技術として、塗布法が提案されている（特許文献１〜３）。塗布法は、基板上に水素化ケイ素化合物を塗布し、次いで熱処理または光処理によって前記ケイ素化合物を脱水素してシリコンに変換することにより、容易にアモルファスシリコン薄膜を形成することができる優れた技術である。しかし、塗布法によって製膜したシリコン膜は、厚膜化が困難であるほか、膜密度が低く、シリコン膜として期待される電気的・機械的特性が十分には得られ難い難点があり、さらなる改良が必要である。
Conventionally, a vapor phase process such as a CVD (Chemical Vapor Deposition) method, a PECVD (Plasma-Enhanced CVD), or a sputtering method has been used to form a silicon thin film applied to applications such as integrated circuits and solar cells. Although these methods have the advantage of being able to form a high-quality silicon film, there is a problem in terms of process cost because the equipment is large because high vacuum is required, and there is a problem that the use efficiency of raw materials is poor. is there.
Furthermore, in these gas phase processes, film formation is performed by source gas in the gas phase or source atoms generated from the target flying and reaching the substrate surface, so that the substrate surface on which the film is to be formed is in the gas phase Must be open to That is, if the substrate surface is shielded with respect to the incoming direction of the source gas or source atom, film formation cannot be performed on the shielded substrate surface. Therefore, when a silicon film is formed on a large number of substrates in one chamber by a vacuum process, a small number of film forming steps are repeated, or a large number of substrates are arranged side by side on one surface. It is necessary to form a film, or to form a film by stacking and arranging with a sufficiently large gap between the substrates, so that both work efficiency and compact chamber size (low process cost) are achieved. It is not possible.
A coating method has been proposed as a technique for forming a silicon film without requiring a vacuum state (Patent Documents 1 to 3). The coating method is an excellent technology that can easily form an amorphous silicon thin film by coating a silicon hydride compound on a substrate and then dehydrogenating the silicon compound by heat treatment or light treatment to convert it into silicon. It is. However, it is difficult to increase the thickness of the silicon film formed by the coating method, and the film density is low, and it is difficult to sufficiently obtain the electrical and mechanical characteristics expected as a silicon film. Improvement is needed.
本発明は、上記のような現状を打開しようとするものである。
本発明の目的は、一度の処理によって複数の基板上にシリコン膜を形成するための方法であって、プロセスコストが安く、作業効率が高い、前記方法を提供することにある。
The present invention is intended to overcome the above-described current situation.
An object of the present invention is to provide a method for forming silicon films on a plurality of substrates by a single process, wherein the process cost is low and the working efficiency is high.
本発明によると、本発明の上記目的および利点は、
複数の基板を積み重ねて加熱した状態で、常圧下で、シラン化合物を含有するＣＶＤ原料を加熱して発生した気化物と接触させることを特徴とする、複数の基板上にシリコン膜を一括して形成する方法によって達成される。基板を加熱した状態で、常圧下でＣＶＤ原料を加熱して発生した気化物と接触させることを、本明細書において、以下「常圧ＣＶＤ」という。
According to the present invention, the above objects and advantages of the present invention are:
In a state where a plurality of substrates are stacked and heated, a CVD film containing a silane compound is heated and brought into contact with a vaporized product generated under normal pressure. Achieved by the method of forming. In the present specification, contacting the vaporized material generated by heating the CVD raw material under normal pressure while the substrate is heated is hereinafter referred to as “normal pressure CVD”.
本発明の方法によると、気相に対してオープンな状態の基板面のみならず、積み重ねて配置した基板間の各面および最下層の基板の裏面にも高品質且つ均一なシリコン膜を形成することができる。
従って、本発明の方法によると、コンパクトなサイズのチャンバー内で、積み重ねて配置した多数の基板に対し、シリコン膜を一括形成することができるから、基板上へのシリコン膜形成工程における作業効率と安価なプロセスコストとが両立される。
本発明の方法によって形成されたシリコン膜は、例えば太陽電池、薄膜トランジスタ、光検出器などの用途に好適に適用することができる。
According to the method of the present invention, a high-quality and uniform silicon film is formed not only on the substrate surface open to the gas phase, but also on each surface between the stacked substrates and on the back surface of the lowermost substrate. be able to.
Therefore, according to the method of the present invention, a silicon film can be collectively formed on a large number of stacked substrates in a compact size chamber. Both low process costs are achieved.
The silicon film formed by the method of the present invention can be suitably applied to applications such as solar cells, thin film transistors, and photodetectors.
本発明の方法に使用される基板としては、特に限定されないが、例えば石英；ホウ珪酸ガラス、ソーダガラスなどのガラス；プラスチック；シリコーン樹脂；カーボン；金、銀、銅、シリコン、ニッケル、チタン、アルミニウム、タングステンなどの金属；これらの金属またはその酸化物もしくは混合酸化物などを表面に有するガラスまたはプラスチックなどからなる基板を使用することができる。前記混合酸化物としては、例えばＩＴＯなどの透明導電性酸化物を挙げることができる。
基板は、任意の平面形状を有する板状であることができる。
基板の表面は、平滑であってもよく、あるいは微細な凹凸からなるテクスチャーを有するものであってもよい。後者の場合、凹凸は任意のサイズであってよい。表面が平滑な基板としては、例えば鏡面仕上げを施したシリコン基板、ガラス基板、石英基板、プラスチック基板などを；
表面にテクスチャーを有する基板としては、例えば表面にサンドブラスト加工、フッ化水素酸水溶液によるエッチングなどの処理を施した太陽電池用の多結晶シリコン基板などを、それぞれ挙げることができる。
本発明においては、ＣＶＤのチャンバー内に、上記のような基板を積み重ねて配置する。このとき、基板表面の凹凸のサイズまたはチャンバー内のクリーン度が後述の要件を満たすことを条件に、積層された基板間にスペーサーを配置する必要がない。
基板を積み重ねる枚数の制限については後述する。
Although it does not specifically limit as a board | substrate used for the method of this invention, For example, Quartz; Glass, such as borosilicate glass and soda glass; Plastic; Silicone resin; Carbon; Gold, silver, copper, silicon, nickel, titanium, aluminum Metals such as tungsten; substrates made of glass or plastics having these metals or their oxides or mixed oxides on their surfaces can be used. Examples of the mixed oxide include transparent conductive oxides such as ITO.
The substrate can be a plate having an arbitrary planar shape.
The surface of the substrate may be smooth or may have a texture consisting of fine irregularities. In the latter case, the irregularities may be of any size. Examples of the substrate having a smooth surface include a mirror-finished silicon substrate, a glass substrate, a quartz substrate, and a plastic substrate;
Examples of the substrate having a texture on the surface include a polycrystalline silicon substrate for a solar cell in which the surface is subjected to processing such as sandblasting and etching with a hydrofluoric acid aqueous solution.
In the present invention, the above-described substrates are stacked and placed in a CVD chamber. At this time, it is not necessary to arrange a spacer between the stacked substrates on the condition that the size of the irregularities on the substrate surface or the cleanliness in the chamber satisfies the requirements described later.
The limitation on the number of stacked substrates will be described later.
本発明の方法において使用されるＣＶＤ原料は、シラン化合物を含有する。
上記シラン化合物は、水素化ケイ素化合物およびハロゲン化ケイ素化合物よりなる群から選択される少なくとも１種であることが好ましい。ハロゲン化ケイ素化合物の有するハロゲン原子としては、例えば塩素原子、臭素原子、ヨウ素原子などを挙げることができる。本発明で使用されるシラン化合物は、Ｓｉ−Ｏ結合およびＳｉ−Ｃ結合のいずれをも実質的に有さないものであることが好ましい。シラン化合物中の酸素原子および炭素原子の含有割合は、それぞれ独立に、１０ｐｐｍ以下とすることが好ましく、１ｐｐｍ以下とすることがより好ましい。なお、本明細書における単位「ｐｐｍ」は重量基準である（以下同じ）。
本発明の方法に使用されるシラン化合物としては、分子量が概ね５００以下のシラン化合物を使用することが好ましく、２５℃、１気圧において液体の状態にあるものを使用することがより好ましい。
このようなシラン化合物としては、例えば下記式（１）および（２）
ＳｉｉＸ２ｉ （１）
ＳｉｊＸ２ｊ−２ （２）
（上記式中、Ｘは、それぞれ、水素原子またはハロゲン原子であり、ｉは３〜８の整数であり、ｊは４〜１４の整数である。）
のそれぞれで表される化合物およびネオペンタシランを好ましく例示することができ、これら化合物のうちから選択される１種以上を好適に使用することができる。
The CVD raw material used in the method of the present invention contains a silane compound.
The silane compound is preferably at least one selected from the group consisting of silicon hydride compounds and silicon halide compounds. As a halogen atom which a halogenated silicon compound has, a chlorine atom, a bromine atom, an iodine atom etc. can be mentioned, for example. The silane compound used in the present invention preferably has substantially no Si—O bond or Si—C bond. The content ratios of oxygen atoms and carbon atoms in the silane compound are each independently preferably 10 ppm or less, and more preferably 1 ppm or less. The unit “ppm” in this specification is based on weight (the same applies hereinafter).
As the silane compound used in the method of the present invention, a silane compound having a molecular weight of approximately 500 or less is preferably used, and it is more preferable to use a compound in a liquid state at 25 ° C. and 1 atm.
Examples of such silane compounds include the following formulas (1) and (2):
Si i X 2i (1)
Si j X 2j-2 (2)
(In the above formulas, X is a hydrogen atom or a halogen atom, i is an integer of 3 to 8, and j is an integer of 4 to 14.)
The compounds represented by each of these and neopentasilane can be preferably exemplified, and one or more selected from these compounds can be suitably used.
上記式（１）で表される化合物は、分子中に環状構造を１個有する水素化ケイ素化合物またはハロゲン化ケイ素化合物であり、上記式（２）で表される化合物は、分子中に環状構造を２個有する水素化ケイ素化合物またはハロゲン化ケイ素化合物である。上記式（１）および（２）のそれぞれで表される化合物としては、Ｘが水素原子である水素化ケイ素化合物が好ましい。
このようなシラン化合物の具体例としては、上記式（１）で表されるものとして、例えばシクロトリシラン、シクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン、シリルシクロペンタシランなどを；
上記式（２）で表されるものとして、例えばビシクロ［１．１．０］ブタシラン、ビシクロ［２．１．０］ペンタシラン、ビシクロ［２．２．０］ヘキサシラン、ビシクロ［３．２．０］ヘプタシラン、１，１’−シクロブタシリルシクロペンタシラン、１，１’−シクロブタシリルシクロヘキサシラン、１，１’−シクロブタシリルシクロヘプタシラン、１，１’−シクロペンタシリルシクロヘキサシラン、１，１’−シクロペンタシリルシクロヘプタシラン、１，１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２．２］ペンタシラン、スピロ［３．３］ヘプタシラン、スピロ［４．４］ノナシラン、スピロ［４．５］デカシラン、スピロ［４．６］ウンデカシラン、スピロ［５．５］ウンデカシラン、スピロ［５．６］ドデカシラン、スピロ［６．６］トリデカシランなどを、それぞれ挙げることができる。ネオペンタシランは、化学式（ＳｉＨ３）４Ｓｉで表される化合物である。
シラン化合物としては、上記に例示した化合物の水素原子の一部または全部をＳｉＨ３基またはハロゲン原子に置換した化合物を使用してもよい。
上記式（１）におけるｉは、好ましくは３〜７の整数であり、上記式（２）におけるｊは、好ましくは４〜７の整数である。
The compound represented by the formula (1) is a silicon hydride compound or a halogenated silicon compound having one cyclic structure in the molecule, and the compound represented by the formula (2) is a cyclic structure in the molecule. Is a silicon hydride compound or a silicon halide compound having two of these. As a compound represented by each of said formula (1) and (2), the silicon hydride compound whose X is a hydrogen atom is preferable.
Specific examples of such silane compounds include those represented by the above formula (1), such as cyclotrisilane, cyclotetrasilane, cyclopentasilane, cyclohexasilane, cycloheptasilane, silylcyclopentasilane, and the like. ;
Examples of the compounds represented by the above formula (2) include bicyclo [1.1.0] butasilane, bicyclo [2.1.0] pentasilane, bicyclo [2.2.0] hexasilane, and bicyclo [3.2.0. ] Heptasilane, 1,1′-cyclobutasilylcyclopentasilane, 1,1′-cyclobutasilylcyclohexasilane, 1,1′-cyclobutasilylcycloheptasilane, 1,1′-cyclopentasilylcyclohexasilane 1,1′-cyclopentasilylcycloheptasilane, 1,1′-cyclohexasilylcycloheptasilane, spiro [2.2] pentasilane, spiro [3.3] heptasilane, spiro [4.4] nonasilane, spiro [4.5] Decasilane, spiro [4.6] undecasilane, spiro [5.5] undecasilane, spiro [5.6] dodecasilane, Such as pyro [6.6] Toridekashiran a, there can be mentioned, respectively. Neopentasilane is a compound represented by the chemical formula (SiH 3 ) 4 Si.
As the silane compound, a compound obtained by substituting a part or all of the hydrogen atoms of the compounds exemplified above with SiH 3 groups or halogen atoms may be used.
I in the above formula (1) is preferably an integer of 3 to 7, and j in the above formula (2) is preferably an integer of 4 to 7.
本発明の方法に使用されるシラン化合物としては、上記式（１）で表される化合物およびネオペンタシランが好ましく、特にシクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン、シリルシクロペンタシランおよびネオペンタシランよりなる群から選択される少なくとも１種を用いることが、合成および精製ならびに取扱いが容易であるとともに、積み重ねて配置した基板の間の各面への成膜性が良好であるとの観点から特に好ましい。
本発明の方法に使用されるＣＶＤ原料は、上記のようなシラン化合物のみからなるものであってもよく、あるいは上記のようなシラン化合物のほかに他の成分をさらに含有していてもよい。この他の成分としては、例えばドーパント源を例示することができ、その具体例として、例えば白リン（Ｐ４）、デカボラン（Ｂ１０Ｈ１４）、水素化アルミニウムのアミン錯体などを挙げることができる。
本発明の方法に使用されるＣＶＤ原料は、上記のようなシラン化合物のみからなるか、あるいは該シラン化合物および場合により上記に例示した他の成分のみからなるものであることが好ましく、上記以外の成分（例えば溶媒など）を含有しないことが好ましい。
As the silane compound used in the method of the present invention, a compound represented by the above formula (1) and neopentasilane are preferable, and cyclotetrasilane, cyclopentasilane, cyclohexasilane, cycloheptasilane, silylcyclopenta are particularly preferable. The use of at least one selected from the group consisting of silane and neopentasilane is easy to synthesize, purify and handle, and has good film-forming properties on each surface between stacked substrates. From the viewpoint of
The CVD raw material used in the method of the present invention may be composed of only the silane compound as described above, or may further contain other components in addition to the silane compound as described above. Examples of other components include a dopant source, and specific examples thereof include white phosphorus (P 4 ), decaborane (B 10 H 14 ), an amine complex of aluminum hydride, and the like. .
The CVD raw material used in the method of the present invention is preferably composed of only the silane compound as described above, or composed of the silane compound and optionally other components exemplified above. It is preferable not to contain a component (for example, a solvent).
本発明の方法は、上記したような基板の複数を積み重ねて加熱した状態で、上記のＣＶＤ原料を用いて常圧ＣＶＤを行う方法である。
常圧とは、一般には概ね１気圧程度の気体圧力を示す概念であるが、本発明における常圧ＣＶＤ工程の「常圧」とは、気象学的または気体分子運動論的に厳密な意味における１気圧の環境下にあることを示す概念ではなく、通常公知のＣＶＤ工程が行われる高真空よりも高い圧力下にある環境を意味する。具体的には、１×１０４Ｐａ以上の圧力が好ましく、より好ましくは５×１０４〜１×１０６Ｐａであり、さらに好ましくは７×１０４〜５×１０５Ｐａであり、特に８×１０４〜２×１０５Ｐａであることが好ましい。
このような圧力は、不活性雰囲気または還元性雰囲気によって形成されることが好ましい。
上記不活性雰囲気下とは、例えば窒素、ヘリウム、アルゴンなどの不活性ガス中をいう。これらの不活性ガスは、その酸素濃度および水分量が低減されたものであることが好ましい。不活性ガスは、その酸素濃度を、１ｐｐｍ以下に制御することが好ましく、０．５ｐｐｍ以下に制御することがより好ましく；
その水分量を、５ｐｐｍ以下に制御することが好ましく、１ｐｐｍ以下に制御することがより好ましい。
上記還元性雰囲気下とは、水素などの還元性ガス中または該還元性ガスと上記不活性ガスとの混合ガス中をいう。
塗膜形成工程は、不活性雰囲気下で行うことが特に好ましい。
The method of the present invention is a method of performing atmospheric pressure CVD using the above-mentioned CVD raw material in a state where a plurality of the above-described substrates are stacked and heated.
The normal pressure is a concept that generally indicates a gas pressure of about 1 atm. However, the “normal pressure” in the normal pressure CVD process in the present invention has a strict meteorological or gas molecular kinetics meaning. It is not a concept indicating that it is in an environment of 1 atm, but it means an environment in which the pressure is higher than a high vacuum in which a known CVD process is performed. Specifically, a pressure of 1 × 10 4 Pa or more is preferable, more preferably 5 × 10 4 to 1 × 10 6 Pa, still more preferably 7 × 10 4 to 5 × 10 5 Pa, and particularly 8 It is preferable that it is * 10 < 4 > -2 * 10 < 5 > Pa.
Such pressure is preferably formed by an inert atmosphere or a reducing atmosphere.
The term “inert atmosphere” refers to an inert gas such as nitrogen, helium, or argon. These inert gases preferably have a reduced oxygen concentration and water content. The inert gas preferably controls its oxygen concentration to 1 ppm or less, more preferably 0.5 ppm or less;
The water content is preferably controlled to 5 ppm or less, more preferably 1 ppm or less.
The reducing atmosphere refers to a reducing gas such as hydrogen or a mixed gas of the reducing gas and the inert gas.
The coating film forming step is particularly preferably performed under an inert atmosphere.
常圧ＣＶＤ工程に供するシラン化合物の量は、シリコン膜を形成すべき基板の表面積１ｍ２に対して、０．１〜２ｇとすることが好ましい。
シラン化合物の加熱温度は、６０℃以上とすることが好ましく、８０〜２００℃とすることがより好ましく、特に１００〜１５０℃とすることが好ましい。このような温度に加熱されたシラン化合物は気化し、該気化物の状態で加熱された基板と接触することとなる。
基板の加熱温度は、シラン化合物の分解温度以上とすることが好ましく、例えば３００℃以上とすることができ、好ましくは３００〜５００℃であり、より好ましくは３５０〜４５０℃である。
常圧ＣＶＤ工程の継続時間は、好ましくは１分以上であり、より好ましくは２〜１８０分であり、さらに４〜６０分であることが好ましい。この時間をコントロールすることにより、形成されるシリコン膜の膜厚を制御することができる。
上記のような常圧ＣＶＤ工程により、気相に対してオープンな基板面のみならず、積み重ねて配置した基板間の各面および最下層の基板の裏面にも高品質且つ均一なシリコン膜が形成される。ＣＶＤ原料としてシラン化合物とともにドーパント源を併用した場合には、積み重ねて配置した基板全部の両面に、ドーパントが均一な濃度で分布したドープシリコン膜が形成される。
本発明の方法により形成されるシリコン膜の厚さは、気相に対してオープンな基板面上において、例えば５〜１００ｎｍ、好ましくは８〜２０ｎｍであり；
積み重ねて配置した基板の層間の各面および最下層の基板の裏面上において、例えば０．５〜３０ｎｍ、好ましくは１〜２０ｎｍである。
The amount of the silane compound used for the atmospheric pressure CVD process is preferably 0.1 to 2 g with respect to 1 m 2 of the surface area of the substrate on which the silicon film is to be formed.
The heating temperature of the silane compound is preferably 60 ° C. or higher, more preferably 80 to 200 ° C., and particularly preferably 100 to 150 ° C. The silane compound heated to such a temperature is vaporized and comes into contact with the heated substrate in the vaporized state.
The heating temperature of the substrate is preferably not less than the decomposition temperature of the silane compound, for example, not less than 300 ° C., preferably 300 to 500 ° C., more preferably 350 to 450 ° C.
The duration of the atmospheric pressure CVD process is preferably 1 minute or more, more preferably 2 to 180 minutes, and further preferably 4 to 60 minutes. By controlling this time, the film thickness of the formed silicon film can be controlled.
Through the atmospheric pressure CVD process as described above, a high-quality and uniform silicon film is formed not only on the substrate surface that is open to the gas phase, but also on each surface between the stacked substrates and on the back surface of the lowermost substrate. Is done. When a dopant source is used together with a silane compound as a CVD raw material, a doped silicon film in which the dopant is distributed at a uniform concentration is formed on both surfaces of all the stacked substrates.
The thickness of the silicon film formed by the method of the present invention is, for example, 5 to 100 nm, preferably 8 to 20 nm on the substrate surface open to the gas phase;
For example, 0.5 to 30 nm, preferably 1 to 20 nm, on each surface between the layers of the stacked substrates and on the back surface of the lowermost substrate.
本発明の方法によって、気相に対してオープンな基板面のみならず、積み重ねて配置した基板間の各面および最下層の基板の裏面にもシリコン膜が形成される理由は未だ詳らかでないが、本発明者らは以下のように推察している。
上記の温度に加熱されたシラン化合物は、気化した状態で、加熱された基板上に飛来し、これと接触することとなる。しかし、加熱された基板と接触したシラン化合物の気化物は、直ちに分解してケイ素原子に変換されるのではなく、有意の時間が経過する間は元の分子の状態を維持しているものと考えられる。この状態が気体状であるか液体状であるか、あるいはこれ以外のどのような状態にあるかは不明である。そして、分解せずに元の分子状態を維持している間に、シラン化合物は基板間および最下層の基板裏面へ浸透し、しかる後に分解するのであろう。ＣＶＤ原料としてシラン化合物とともにドーパント源を併用した場合には、ドーパント源もシラン化合物とともに基板間および最下層の基板裏面へ浸透した後に、原子状態へと分解されるものと思われる。これらのことは、ＣＶＤを知る当業者にとって、実に驚くべきことである。
本発明の方法によるシリコン膜の形成が上記のような機構によっているとすると、積み重ねて配置する基板の間には、シラン化合物の分子が浸透することができるだけの隙間が必要となるものと思われる。この隙間の幅としては、例えば１０ｎｍ以上であると考えられ、好ましくは５０ｎｍ以上であり、より好ましくは１００ｎｍ以上であると考えられる。
Although the reason why the silicon film is formed not only on the substrate surface open to the gas phase but also on each surface between the stacked substrates and the back surface of the lowermost substrate by the method of the present invention is not yet clear, The present inventors infer as follows.
The silane compound heated to the above temperature, in a vaporized state, will fly onto the heated substrate and come into contact therewith. However, the vaporized silane compound in contact with the heated substrate is not immediately decomposed and converted into silicon atoms, but maintains its original molecular state for a significant period of time. Conceivable. It is unclear whether this state is gaseous or liquid or in any other state. And while maintaining the original molecular state without decomposing, the silane compound will permeate between the substrates and the back surface of the lowermost substrate, and then decompose. When a dopant source is used in combination with a silane compound as a CVD raw material, it is considered that the dopant source also breaks into the atomic state after infiltrating between the substrates and the back surface of the lowermost substrate together with the silane compound. These are indeed surprising to those skilled in the art who know CVD.
If the formation of the silicon film by the method of the present invention is based on the mechanism as described above, it is considered that a gap that allows the molecules of the silane compound to permeate is required between the stacked substrates. . The width of the gap is considered to be, for example, 10 nm or more, preferably 50 nm or more, and more preferably 100 nm or more.
表面が平滑な基板の場合（例えば表面を鏡面仕上げしたシリコン基板の場合）には、積み重ねて配置した基板の間に何らかのスペーサーが必要になるとも思われる。しかし、本発明者らの検討の結果、表面を鏡面仕上げしたシリコン基板の場合であっても、基板間に各別のスペーサーを配置せずとも、気相に対してオープンな基板面のほか、積み重ねて配置した基板間の各面および最下層の基板の裏面にもシリコン膜が形成された。この意外な結果は、周囲環境中に存在する微小な塵埃がスペーサーとして働いたことによると思われる。そうであるとするならば、本発明の方法を表面が平滑な基板に適用する場合、周囲環境のクリーン度を制限し、環境中に存在する塵埃を一定数確保することが必要となると思われる。基板間に１０ｎｍ以上、好ましくは５０ｎｍ、より好ましくは１００ｎｍ以上の間隙を確保することが可能なクリーン度として、概算値ではあるが、以下の条件を提示することができる。
周囲環境１ｆｔ３（立法フィート）中に含有される粒径（直径）０．５μｍ以上の塵埃数として、好ましくは０．１個／ｆｔ３以上、より好ましくは１個／ｆｔ３以上。
塵埃数の上限には特に制限はないが、膜欠陥のない良質な膜形成環境を確保するとの観点から、粒径０．５μｍ以上の塵埃数を、好ましくは１，０００，０００個／ｆｔ３以下、より好ましくは１００，０００個／ｆｔ３以下とすることが好ましい。半導体素子の製造を行うためのクリーンルームは、粒径０．５μｍ以上の塵埃数を、好ましくは１００〜１００，０００個／ｆｔ３、より好ましくは１，０００〜１０，０００個／ｆｔ３程度にコントロールしているから、該環境であればクリーン度の要件を考慮せずに本発明の方法を好適に実施することができる。
In the case of a substrate having a smooth surface (for example, in the case of a silicon substrate having a mirror-finished surface), it is considered that some spacer is required between the stacked substrates. However, as a result of the study by the present inventors, even in the case of a silicon substrate having a mirror-finished surface, in addition to a substrate surface that is open to the gas phase, without arranging separate spacers between the substrates, A silicon film was also formed on each surface between the stacked substrates and on the back surface of the lowermost substrate. This unexpected result seems to be due to the minute dust present in the surrounding environment acting as a spacer. If so, when applying the method of the present invention to a substrate having a smooth surface, it seems necessary to limit the cleanliness of the surrounding environment and secure a certain number of dust present in the environment. . Although it is an approximate value as the degree of cleanliness capable of ensuring a gap of 10 nm or more, preferably 50 nm, more preferably 100 nm or more between the substrates, the following conditions can be presented.
The number of dust particles having a particle diameter (diameter) of 0.5 μm or more contained in the surrounding environment 1 ft 3 (legal feet) is preferably 0.1 / ft 3 or more, more preferably 1 / ft 3 or more.
The upper limit of the number of dusts is not particularly limited, but from the viewpoint of securing a good film forming environment free of film defects, the number of dusts having a particle size of 0.5 μm or more is preferably 1,000,000 / ft 3. Hereinafter, more preferably 100,000 pieces / ft 3 or less. A clean room for manufacturing a semiconductor element has a dust particle diameter of 0.5 μm or more, preferably about 100 to 100,000 / ft 3 , more preferably about 1,000 to 10,000 / ft 3 . Since it is controlled, the method of the present invention can be suitably implemented in this environment without considering the cleanliness requirement.
表面が平滑な基板の場合、上記のクリーン度の要件に加えて、基板を積み重ねる枚数を一定の枚数以下に制限することが、塵埃による隙間の確保を担保するとの観点から好ましい。基板の積み重ね枚数は、基板の材質および厚さによって異なるが、最下層の基板が受ける圧力が、１．５ｋＰａ以下となる枚数とすることが好ましく、０．２５ｋＰａ以下となる枚数とすることが好ましい。この値は、周囲環境に存在する気体によって印可される圧力を含めない値である。この数字を具体的な基板枚数に換算すると、以下の如くである。基板として例えば厚さ０．５ｍｍの単結晶シリコン基板またはガラス基板を使用する場合、基板の積み重ね枚数は、１００枚以下とすることが好ましく、２０枚以下とすることがより好ましい。 In the case of a substrate having a smooth surface, in addition to the requirement for cleanliness, it is preferable to limit the number of stacked substrates to a certain number or less from the viewpoint of ensuring a gap due to dust. The number of stacked substrates varies depending on the material and thickness of the substrate, but the pressure applied to the lowermost substrate is preferably 1.5 kPa or less, more preferably 0.25 kPa or less. . This value does not include the pressure applied by the gas present in the surrounding environment. When this number is converted into a specific number of substrates, it is as follows. For example, when a single crystal silicon substrate or glass substrate having a thickness of 0.5 mm is used as the substrate, the number of stacked substrates is preferably 100 or less, and more preferably 20 or less.
一方、基板がその表面に微細な凹凸からなるテクスチャーを有する場合、該テクスチャーパターンの表面凹凸がスペーサーとして働くから、上記基板間の隙間を確保するために基板間に各別のスペーサーを配置する必要はない。テクスチャーパターンの平面形状および断面形状は問わず、基板表面に複数の凸部が形成されておりさえすればよい。ここで「凸部」とは、基板表面に複数の凹部が形成されることにより、該凹部以外の部分が相対的に凸出することとなった場合であってもよい。テクスチャーパターンの表面凹凸のサイズは、表面凸部の平均高さとして、好ましくは１０ｎｍ以上であり、より好ましくは５０ｎｍ以上であり、さらに好ましくは１００ｎｍ以上である。
表面にテクスチャーを有する基板の場合、積み重ねる基板の枚数にも特に制限はなく、チャンバーの容積（高さ）の許す限り、例えば１，０００枚以下、好ましくは１００枚以下、より好ましくは２０枚以下に設定することができる。またこの場合、周囲環境のクリーン度（塵埃数）の下限値を考慮する必要はない。
例えば太陽電池用の多結晶シリコン基板の場合、表面テクスチャーの表面凹凸サイズ（表面凸部の平均高さ）が１〜３μｍ程度であるから、このテクスチャーがスペーサーとして働き、上記の要件を満たす。
On the other hand, when the substrate has a texture composed of fine irregularities on its surface, the surface irregularities of the texture pattern serve as spacers, so it is necessary to arrange different spacers between the substrates in order to secure a gap between the substrates. There is no. The planar shape and the cross-sectional shape of the texture pattern are not limited as long as a plurality of convex portions are formed on the substrate surface. Here, the “convex portion” may be a case where a plurality of concave portions are formed on the surface of the substrate, so that portions other than the concave portions protrude relatively. The size of the surface irregularities of the texture pattern is preferably 10 nm or more, more preferably 50 nm or more, and further preferably 100 nm or more, as the average height of the surface protrusions.
In the case of a substrate having a texture on the surface, the number of substrates to be stacked is not particularly limited, and is, for example, 1,000 or less, preferably 100 or less, more preferably 20 or less, as long as the volume (height) of the chamber permits. Can be set to In this case, it is not necessary to consider the lower limit of the cleanliness (number of dust) of the surrounding environment.
For example, in the case of a polycrystalline silicon substrate for solar cells, the surface texture has a surface unevenness size (average height of surface protrusions) of about 1 to 3 μm, so this texture acts as a spacer and satisfies the above requirements.
本発明によると、以上のようにして、複数の基板上へシリコン膜またはドープシリコン膜を一括して形成することができる。 According to the present invention, a silicon film or a doped silicon film can be collectively formed on a plurality of substrates as described above.
以下の合成例は、必要に応じて以下に記載のスケールで繰り返すことにより、以降の実験に必要な量を確保した。
合成例１（シクロペンタシランの合成）
温度計、冷却コンデンサー、滴下ロートおよび攪拌装置を取り付けた容量３Ｌの４つ口フラスコ内をアルゴンガスで置換した後、乾燥したテトラヒドロフラン１Ｌおよびリチウム金属１８．３ｇを仕込み、アルゴンガスでバブリングして懸濁液を得た。０℃において攪拌しながらこの懸濁液にジフェニルジクロロシラン３３３ｇを滴下ロートより添加した。滴下終了後、リチウム金属が完全に消失するまで室温下においてさらに１２時間攪拌を続けた。次いで、反応混合物を５Ｌの氷水に注ぎ、反応生成物を沈殿させた。この沈殿物を濾取し、水でよく洗浄した後、さらにシクロヘキサンで洗浄し、次いで真空乾燥して白色固体１４０ｇを得た。
この白色固体１００ｇおよび乾燥したシクロヘキサン１，０００ｍＬを２Ｌのフラスコに仕込み、さらに塩化アルミニウム４ｇを加え、攪拌しながら室温下で乾燥した塩化水素ガスを８時間バブリングして反応混合物を得た。
別途に、３Ｌのフラスコ中に水素化リチウムアルミニウム４０ｇおよびジエチルエーテル４００ｍＬを仕込み、アルゴン雰囲気下、０℃で攪拌しながら、上記の反応混合物を加え、同温にて１時間撹拌した後さらに室温で１２時間撹拌を継続した。
反応混合物から副生物を除去した後、７０℃、１０ｍｍＨｇにおいて減圧蒸留を行ったところ、シクロペンタシラン１０ｇを無色の液体として得た。このものがシクロペンタシランであることは、ＩＲ、１Ｈ−ＮＭＲ、29Ｓｉ−ＮＭＲおよびＧＣ−ＭＳの各スペクトルによって確認した。
The following synthesis examples were repeated on the scale described below as necessary to secure the amount necessary for the subsequent experiments.
Synthesis Example 1 (Synthesis of cyclopentasilane)
After replacing the inside of a 3 L four-necked flask equipped with a thermometer, cooling condenser, dropping funnel and stirrer with argon gas, 1 L of dry tetrahydrofuran and 18.3 g of lithium metal were charged and suspended by bubbling with argon gas. A turbid liquid was obtained. While stirring at 0 ° C., 333 g of diphenyldichlorosilane was added to the suspension from the dropping funnel. After completion of the dropwise addition, stirring was continued for another 12 hours at room temperature until the lithium metal disappeared completely. The reaction mixture was then poured into 5 L of ice water to precipitate the reaction product. The precipitate was collected by filtration, washed well with water, further washed with cyclohexane, and then vacuum dried to obtain 140 g of a white solid.
100 g of this white solid and 1,000 mL of dried cyclohexane were charged into a 2 L flask, 4 g of aluminum chloride was further added, and hydrogen chloride gas dried at room temperature with stirring was bubbled for 8 hours to obtain a reaction mixture.
Separately, 40 g of lithium aluminum hydride and 400 mL of diethyl ether were charged into a 3 L flask, the above reaction mixture was added with stirring at 0 ° C. under an argon atmosphere, and the mixture was stirred at the same temperature for 1 hour, and further at room temperature. Stirring was continued for 12 hours.
After removing by-products from the reaction mixture, distillation under reduced pressure at 70 ° C. and 10 mmHg yielded 10 g of cyclopentasilane as a colorless liquid. It was confirmed by IR, 1 H-NMR, 29 Si-NMR and GC-MS that this was cyclopentasilane.
実施例１
本実施例は、グローブボックス内の窒素雰囲気（酸素濃度＜１ｐｐｍ、露点＜−７５℃）下で行った。
４１０℃に調温したホットプレート上に、ガラス基板（２０×２０ｍｍ、厚さ０．５ｍｍ、重量０．４６６ｇ）を４枚重ねて配置した後、５分間そのまま静置し、予熱した。次いで、ＣＶＤ原料としての上記合成例１で合成したシクロペンタシラン４０μＬを上面と壁面との境界部内側に付着させた石英製のフタ（１１６×１１６ｍｍ、高さ２．３ｍｍ）で４枚の基板を覆い、２０分間そのまま維持した。
２０分後、石英製のフタを取り、ホットプレートの加熱を止めて室温まで放冷した。放冷後、基板の裏表を調べたところ、一番上に配置した基板の上面だけでなく、全部の基板の両面に茶褐色の均一な膜が形成された。これらの膜をラマン分光分析計（レニショー（株）製、顕微レーザーラマン分光器、光源ＨｅＮｅ）によって調べたところ、いずれもアモルファスシリコン膜であることが分かった。また、これらの膜について、暗伝導度測定を行ったところ、全部の基板の両面の中央部および基板端部（基板対角線の端から５ｍｍ中心によった位置）における固有抵抗値は、いずれも１０１０Ω・ｃｍ台であった。この値は、汎用のプラズマ増強ＣＶＤ法によって形成されるデバイス級品質のノンドープシリコン膜と同等の数値である。
各基板の各面に形成されたシリコン膜の膜厚を、表１に示した。
Example 1
This example was performed under a nitrogen atmosphere (oxygen concentration <1 ppm, dew point <−75 ° C.) in the glove box.
Four glass substrates (20 × 20 mm, thickness 0.5 mm, weight 0.466 g) were placed on a hot plate adjusted to 410 ° C., then left to stand for 5 minutes and preheated. Next, four substrates are formed with a quartz lid (116 × 116 mm, height 2.3 mm) in which 40 μL of the cyclopentasilane synthesized in Synthesis Example 1 as a CVD raw material is attached to the inside of the boundary between the upper surface and the wall surface. And kept for 20 minutes.
After 20 minutes, the quartz lid was taken out, the heating of the hot plate was stopped, and the mixture was allowed to cool to room temperature. After cooling, the front and back surfaces of the substrate were examined. As a result, a uniform brown film was formed not only on the top surface of the substrate placed on the top but also on both surfaces of all the substrates. When these films were examined with a Raman spectrometer (manufactured by Renishaw Co., Ltd., microscopic laser Raman spectrometer, light source HeNe), it was found that both films were amorphous silicon films. Further, when dark conductivity measurement was performed on these films, the specific resistance values at the center of both surfaces of all the substrates and at the end of the substrate (position at the center of 5 mm from the end of the substrate diagonal) were both 10 It was 10 Ω · cm. This value is equivalent to a device-grade quality non-doped silicon film formed by a general-purpose plasma enhanced CVD method.
Table 1 shows the thickness of the silicon film formed on each surface of each substrate.
実施例２
上記実施例１において、基板として両面を鏡面仕上げしたシリコン基板を使用し、ホットプレート上に重ねて配置する基板の数を３枚としたほかは、実施例１と同様に実施した。その結果、全部の基板の両面に均一なアモルファスシリコン膜が形成された。
各基板の各面に形成されたシリコン膜の膜厚を、表１に示した。
Example 2
In Example 1, the same procedure as in Example 1 was performed, except that a silicon substrate having a mirror-finished both sides was used as the substrate, and the number of substrates placed on the hot plate was three. As a result, uniform amorphous silicon films were formed on both surfaces of the entire substrate.
Table 1 shows the thickness of the silicon film formed on each surface of each substrate.
実施例３
上記実施例１において、ホットプレート上に重ねて配置する基板の数を３枚とし、ＣＶＤ原料として、上記合成例１で合成したシクロペンタシラン中に白リンを３重量％溶解した溶液の４０μＬを用いたほかは実施例１と同様に実施した。その結果、全部の基板の両面に、茶褐色の均一な膜が形成された。これらの膜を実施例１と同じラマン分光分析計によって調べたところ、いずれもアモルファスシリコン膜であることが分かった。また、これらの膜について、暗伝導度測定を行ったところ、全部の基板の両面の中央部および基板端部（基板対角線の端から５ｍｍ中心によった位置）における固有抵抗値は、いずれも１０３Ω・ｃｍ台であったことから、リンでドープされたアモルファスシリコン膜であることが明らかとなった。上記の測定点における固有抵抗値は、いずれも、３．４×１０３〜６．８×１０３Ω・ｃｍの範囲内にあり、すべての測定点においてほぼ同濃度のリンが含有されていることが分かった。
各基板の各面に形成されたシリコン膜の膜厚および上記各測定点における固有抵抗値を、表２にそれぞれ示した。
Example 3
In Example 1 above, the number of substrates placed on the hot plate is three, and 40 μL of a solution of 3% by weight of white phosphorus dissolved in cyclopentasilane synthesized in Synthesis Example 1 is used as a CVD raw material. The same operation as in Example 1 was carried out except that it was used. As a result, a brownish brown uniform film was formed on both surfaces of all the substrates. When these films were examined using the same Raman spectrometer as in Example 1, they were found to be amorphous silicon films. Further, when dark conductivity measurement was performed on these films, the specific resistance values at the center of both surfaces of all the substrates and at the end of the substrate (position at the center of 5 mm from the end of the substrate diagonal) were both 10 Since it was on the order of 3 Ω · cm, it was revealed that the amorphous silicon film was doped with phosphorus. The specific resistance values at the above measurement points are all in the range of 3.4 × 10 3 to 6.8 × 10 3 Ω · cm, and almost the same concentration of phosphorus is contained at all the measurement points. I understood that.
Table 2 shows the film thickness of the silicon film formed on each surface of each substrate and the specific resistance value at each measurement point.
実施例４
上記実施例３において、ＣＶＤ原料として、上記合成例１で合成したシクロペンタシラン中にデカボランを３重量％溶解した溶液の４０μＬを用いたほかは実施例３と同様に実施した。その結果、全部の基板の両面に、茶褐色の均一な膜が形成された。これらの膜を実施例１と同じラマン分光分析計によって調べたところ、いずれもアモルファスシリコン膜であることが分かった。また、これらの膜について、暗伝導度測定を行ったところ、全部の基板の両面の中央部および基板端部（基板対角線の端から５ｍｍ中心によった位置）における固有抵抗値は、いずれも１０４Ω・ｃｍ台であったことから、ホウ素でドープされたアモルファスシリコン膜であることが明らかとなった。上記の測定点における固有抵抗値は、いずれも、１．５×１０４〜３．０×１０４Ω・ｃｍの範囲内にあり、すべての測定点においてほぼ同濃度のホウ素が含有されていることが分かった。
各基板の各面に形成されたシリコン膜の膜厚および上記各測定点における固有抵抗値を、表２にそれぞれ示した。
Example 4
In Example 3, the same procedure as in Example 3 was used except that 40 μL of a solution of 3% by weight of decaborane dissolved in the cyclopentasilane synthesized in Synthesis Example 1 was used as the CVD raw material. As a result, a brownish brown uniform film was formed on both surfaces of all the substrates. When these films were examined using the same Raman spectrometer as in Example 1, they were found to be amorphous silicon films. Further, when dark conductivity measurement was performed on these films, the specific resistance values at the center of both surfaces of all the substrates and at the end of the substrate (position at the center of 5 mm from the end of the substrate diagonal) were both 10 Since it was on the order of 4 Ω · cm, it was revealed that the amorphous silicon film was doped with boron. The specific resistance values at the above measurement points are all in the range of 1.5 × 10 4 to 3.0 × 10 4 Ω · cm, and almost the same concentration of boron is contained at all measurement points. I understood that.
Table 2 shows the film thickness of the silicon film formed on each surface of each substrate and the specific resistance value at each measurement point.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241718A JP2014093345A (en) | 2012-11-01 | 2012-11-01 | Method of collectively forming silicon film on a plurality of substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241718A JP2014093345A (en) | 2012-11-01 | 2012-11-01 | Method of collectively forming silicon film on a plurality of substrates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014093345A true JP2014093345A (en) | 2014-05-19 |
Family
ID=50937247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012241718A Pending JP2014093345A (en) | 2012-11-01 | 2012-11-01 | Method of collectively forming silicon film on a plurality of substrates |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014093345A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016132608A (en) * | 2015-01-22 | 2016-07-25 | 株式会社豊田中央研究所 | Composite and method for producing the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6026664A (en) * | 1983-07-22 | 1985-02-09 | Canon Inc | Formation of deposited amorphous silicon film |
| JP2000012465A (en) * | 1998-06-22 | 2000-01-14 | Sharp Corp | Formation of silicon film and manufacture of solar battery |
| JP2002100576A (en) * | 2000-09-26 | 2002-04-05 | Jsr Corp | Method for forming boron doped silicon film |
| JP2002203794A (en) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | Formation method of silicon thin film |
| JP2002217433A (en) * | 2001-01-18 | 2002-08-02 | Sharp Corp | Semiconductor device |
| US20020197831A1 (en) * | 2001-02-12 | 2002-12-26 | Todd Michael A. | Thin Films and Methods of Making Them |
| US20050066892A1 (en) * | 2003-09-30 | 2005-03-31 | Tokyo Electron Limited | Deposition of silicon-containing films from hexachlorodisilane |
| JP2010171388A (en) * | 2008-12-25 | 2010-08-05 | Hitachi Kokusai Electric Inc | Substrate processing apparatus, method of manufacturing semiconductor device, and reaction tube for processing substrate |
| US20120024223A1 (en) * | 2010-07-02 | 2012-02-02 | Matheson Tri-Gas, Inc. | Thin films and methods of making them using cyclohexasilane |
-
2012
- 2012-11-01 JP JP2012241718A patent/JP2014093345A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6026664A (en) * | 1983-07-22 | 1985-02-09 | Canon Inc | Formation of deposited amorphous silicon film |
| JP2000012465A (en) * | 1998-06-22 | 2000-01-14 | Sharp Corp | Formation of silicon film and manufacture of solar battery |
| JP2002100576A (en) * | 2000-09-26 | 2002-04-05 | Jsr Corp | Method for forming boron doped silicon film |
| US20030087110A1 (en) * | 2000-12-28 | 2003-05-08 | Seiko Epson Corporation | Method for fabricating a silicon thin-film |
| JP2002203794A (en) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | Formation method of silicon thin film |
| JP2002217433A (en) * | 2001-01-18 | 2002-08-02 | Sharp Corp | Semiconductor device |
| US20020197831A1 (en) * | 2001-02-12 | 2002-12-26 | Todd Michael A. | Thin Films and Methods of Making Them |
| JP2004523903A (en) * | 2001-02-12 | 2004-08-05 | エーエスエム アメリカ インコーポレイテッド | Method for forming thin film and thin film using trisilane |
| US20050066892A1 (en) * | 2003-09-30 | 2005-03-31 | Tokyo Electron Limited | Deposition of silicon-containing films from hexachlorodisilane |
| JP2011082557A (en) * | 2003-09-30 | 2011-04-21 | Tokyo Electron Ltd | Deposition of silicon containing film from hexachlorosilane |
| JP2010171388A (en) * | 2008-12-25 | 2010-08-05 | Hitachi Kokusai Electric Inc | Substrate processing apparatus, method of manufacturing semiconductor device, and reaction tube for processing substrate |
| US20120024223A1 (en) * | 2010-07-02 | 2012-02-02 | Matheson Tri-Gas, Inc. | Thin films and methods of making them using cyclohexasilane |
| JP2013537705A (en) * | 2010-07-02 | 2013-10-03 | マシスン トライ−ガス インコーポレイテッド | Thin film using cyclohexasilane and method for producing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016132608A (en) * | 2015-01-22 | 2016-07-25 | 株式会社豊田中央研究所 | Composite and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219870B2 (en) | Compositions and methods for deposition of silicon oxide films | |
| KR100627203B1 (en) | Silane Composition, Method for Forming a Silicone Film, and Method for Manufacturing Solar Cell | |
| Gamard et al. | Conductive F-doped tin dioxide sol− gel materials from fluorinated β-diketonate tin (IV) complexes. Characterization and thermolytic behavior | |
| CN104254495B (en) | Composite oxide film manufacture compositionss and using said composition thin film manufacture method and composite oxide film | |
| TWI510495B (en) | Ruthenium compound with excellent step coverage, and thin film formed by depositing the same | |
| US20170117142A1 (en) | Organic Germanium Amine Compound and Method for Depositing Thin Film Using the Same | |
| TWI543940B (en) | A composition for producing an oxide film, and an oxide thin film using the same | |
| CN101578390A (en) | Cobalt-containing film-forming material and method for forming cobalt silicide film using the material | |
| JP4462394B2 (en) | Silicon film pattern forming method | |
| JPWO2016010038A1 (en) | Method for producing cyclic silane using concentration method | |
| JP2014093345A (en) | Method of collectively forming silicon film on a plurality of substrates | |
| WO2009081797A1 (en) | Material for formation of nickel-containing film, and method for production thereof | |
| JP4193017B2 (en) | Method for forming boron doped silicon film | |
| Arkles et al. | Synthesis and Exploratory Deposition Studies of Isotetrasilane and Reactive Intermediates for Epitaxial Silicon | |
| TWI724679B (en) | Preparation of triiodosilanes | |
| JP2003124486A (en) | Production method of solar cell and composition therefor | |
| US10035708B2 (en) | Method for manufacturing graphene using cover member and method for manufacturing electronic element including same | |
| JP2011153124A (en) | Ruthenium complex mixture, method for producing the same, composition for forming film, ruthenium-containing film, and method for producing the same | |
| JP2002087809A (en) | Method of depositing silicon film | |
| JP5702258B2 (en) | Composition for producing complex oxide thin film | |
| JP5702259B2 (en) | Thin film production method using composite oxide thin film production composition | |
| CN103781937A (en) | Film-forming material, sealing film using same, and use of sealing film | |
| Jiménez et al. | Synthesis and structure of a hafnium silylamide complex and the chemical vapor deposition of HfxSi1− xO2 films | |
| WO2010032679A1 (en) | Material used for forming nickel-containing film and method for manufacturing the nickel-containing film | |
| Tice et al. | Cl n H6-n SiGe Compounds for CMOS Compatible Semiconductor Applications: Synthesis and Fundamental Studies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170302 |