JP2014062825A - Voltage detection circuit, and voltage detection method - Google Patents

Voltage detection circuit, and voltage detection method Download PDF

Info

Publication number
JP2014062825A
JP2014062825A JP2012208425A JP2012208425A JP2014062825A JP 2014062825 A JP2014062825 A JP 2014062825A JP 2012208425 A JP2012208425 A JP 2012208425A JP 2012208425 A JP2012208425 A JP 2012208425A JP 2014062825 A JP2014062825 A JP 2014062825A
Authority
JP
Japan
Prior art keywords
input terminal
comparator
input
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012208425A
Other languages
Japanese (ja)
Inventor
Akihiko Nogi
昭彦 野木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2012208425A priority Critical patent/JP2014062825A/en
Publication of JP2014062825A publication Critical patent/JP2014062825A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a voltage detection circuit which allows for adjusting hysteresis width without having to provide hysteresis adjustment terminals.SOLUTION: A voltage detection circuit 10 is built in an integrated circuit to compare a voltage level of an input signal entering the integrated circuit with a reference voltage and includes; a comparator 11 which has first and second input terminals 21, 22, of which the first input terminal (inverting input terminal 21) is connected to an external signal input terminal Tin of the integrated circuit and the second input terminal (non-inverting input terminal 22) is connected to a reference voltage source; and a current source (constant current source 13) which supplies current to the first input terminal (inverting input terminal 21) of the comparator 11 in accordance with an output of the comparator 11. The voltage detection circuit includes: an external resistive element (resistor 14) which is connected to the external signal input terminal Tin of the integrated circuit on one end to feed the input signal from the other end.

Description

本発明は、電源電圧を検出する検出回路などの、電圧レベルが基準値を超えているかどうかを検出する電圧検出回路に関し、特に、集積回路（ＬＳＩ）に内蔵される電圧検出回路及び電圧検出方法に関する。   The present invention relates to a voltage detection circuit for detecting whether or not a voltage level exceeds a reference value, such as a detection circuit for detecting a power supply voltage, and more particularly to a voltage detection circuit and a voltage detection method built in an integrated circuit (LSI). About.

電圧レベルが、ある値を超えたかどうかを検出する電圧検出回路として、例えば図９に示すように、基準電圧Ｖｒｅｆに対して入力信号の入力電圧Ｖｉｎが大きいか小さいかにより、入力信号を２値化するコンパレータ回路１０１が利用されている。
図９に示すコンパレータ回路１０１では、反転入力端子に入力信号が入力され、非反転入力端子に基準電圧Ｖｒｅｆが入力される。そして、入力信号の入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいときには、コンパレータ回路１０１の出力電圧Ｖｏｕｔは、Ｌレベル（ＶＳＳ）となり、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより小さいときには、出力電圧Ｖｏｕｔは、Ｈレベル（ＶＤＤ）となる。なお、ＶＤＤは高電位側の電源電圧、ＶＳＳは低電位側の電源電圧である。 As a voltage detection circuit for detecting whether the voltage level exceeds a certain value, for example, as shown in FIG. 9, the input signal is binarized depending on whether the input voltage Vin of the input signal is larger or smaller than the reference voltage Vref. A comparator circuit 101 is used.
In the comparator circuit 101 shown in FIG. 9, the input signal is input to the inverting input terminal, and the reference voltage Vref is input to the non-inverting input terminal. When the input voltage Vin of the input signal is larger than the reference voltage Vref, the output voltage Vout of the comparator circuit 101 is at L level (VSS), and when the input voltage Vin is smaller than the reference voltage Vref, the output voltage Vout is H Level (VDD). Note that VDD is a power supply voltage on the high potential side, and VSS is a power supply voltage on the low potential side.

このようなコンパレータ回路１０１においては、入力電圧Ｖｉｎにノイズがのった状態で入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ近傍の値に近づくと、ノイズにより、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆとの大小関係が、短時間に入れ替わり、出力電圧Ｖｏｕｔが、ＨレベルおよびＬレベルを繰り返すチャタリングという現象が生じ、このコンパレータ回路１０１の出力電圧Ｖｏｕｔに基づき、入力信号のパルスを検出する回路において、信号の誤検出を行う可能性がある。   In such a comparator circuit 101, when the input voltage Vin approaches a value in the vicinity of the reference voltage Vref with noise on the input voltage Vin, the magnitude relationship between the input voltage Vin and the reference voltage Vref is caused by noise. The phenomenon of chattering in which the output voltage Vout is repeatedly switched between the H level and the L level occurs in a short time, and a signal that is erroneously detected is detected in the circuit that detects the pulse of the input signal based on the output voltage Vout of the comparator circuit 101. there is a possibility.

このチャタリングによる誤検出を回避するため、ヒステリシスをもつコンパレータが一般に使用される。
また、ノイズ量は、コンパレータを使用するシステムの環境などで変化するため、チャタリング防止を行うためには、ヒステリシス幅を調整する必要がある。
このような、ヒステリシス幅を調整可能なヒステリシス付きコンパレータ回路として、図１０に示す回路が提案されている（例えば、特許文献１参照）。 In order to avoid this erroneous detection due to chattering, a comparator having hysteresis is generally used.
Further, since the amount of noise varies depending on the environment of the system using the comparator, etc., it is necessary to adjust the hysteresis width in order to prevent chattering.
As such a comparator circuit with hysteresis capable of adjusting the hysteresis width, a circuit shown in FIG. 10 has been proposed (see, for example, Patent Document 1).

このヒステリシス付きコンパレータ回路１０２は、検出対象である入力電圧Ｖ２を、コンパレータＣＭＰのマイナス側入力端子Ｔ２に入力し、コンパレータ１の非反転入力端子Ｔ３に接続されるプラス側入力端子Ｔ１に入力される入力電圧Ｖ１を、コンパレータＣＭＰの出力に応じて調整し、非反転入力端子Ｔ３の端子電圧すなわち基準電圧を調整する。このようにコンパレータＣＭＰの出力に応じて基準電圧を調整することにより、コンパレータＣＭＰの入出力特性にヒステリシスをもたせるようにしている。   The comparator circuit 102 with hysteresis inputs the input voltage V2 to be detected to the minus input terminal T2 of the comparator CMP and to the plus input terminal T1 connected to the non-inverting input terminal T3 of the comparator 1. The input voltage V1 is adjusted according to the output of the comparator CMP, and the terminal voltage of the non-inverting input terminal T3, that is, the reference voltage is adjusted. In this way, by adjusting the reference voltage according to the output of the comparator CMP, the input / output characteristics of the comparator CMP are provided with hysteresis.

図１０に示すヒステリシス付きコンパレータ回路１０２は、以下のような動作を行う。ここで、プラス側入力端子Ｔ１に入力される入力電圧Ｖ１が、マイナス側入力端子Ｔ２に入力される入力電圧Ｖ２に対して、Ｖ１＜Ｖ２の状態からＶ１＞Ｖ２の状態に切り替わる時の非反転入力端子Ｔ３の電圧をＶｓ１とし、Ｖ１＞Ｖ２の状態からＶ１＜Ｖ２の状態に切り替わる時の非反転入力端子Ｔ３の電圧をＶｓ２とする。   The comparator circuit 102 with hysteresis shown in FIG. 10 performs the following operation. Here, non-inversion when the input voltage V1 input to the plus side input terminal T1 switches from the state of V1 <V2 to the state of V1> V2 with respect to the input voltage V2 input to the minus side input terminal T2. Assume that the voltage at the input terminal T3 is Vs1, and the voltage at the non-inverting input terminal T3 when switching from the state of V1> V2 to the state of V1 <V2 is Vs2.

抵抗Ｒの抵抗値をＲ、定電流源回路の定電流をＩ０とすると、Ｖｓ１およびＶｓ２は、次のように表すことができる。
Ｖｓ１＝Ｖ１−Ｉ０×Ｒ
Ｖｓ２＝Ｖ１
これら式から、ヒステリシス幅（Ｖｓ２−Ｖｓ１）は、Ｖｓ２−Ｖｓ１＝Ｉ０×Ｒと表すことができる。このことから、抵抗Ｒの抵抗値Ｒと定電流回路の定電流Ｉ０とにより、ヒステリシス幅を制御することができることがわかる。 When the resistance value of the resistor R is R and the constant current of the constant current source circuit is I 0 , Vs1 and Vs2 can be expressed as follows.
Vs1 = V1-I 0 × R
Vs2 = V1
From these equations, the hysteresis width (Vs2−Vs1) can be expressed as Vs2−Vs1 = I 0 × R. This shows that the hysteresis width can be controlled by the resistance value R of the resistor R and the constant current I 0 of the constant current circuit.

また、ヒステリシス幅を調整可能なコンパレータ回路として、例えば、特許文献２〜８なども提案されている。これらコンパレータ回路は、基準電圧となる電圧信号を供給する基準電圧源とコンパレータとの間に、抵抗と定電流回路などの回路を設け、基準電圧源からの電圧信号を調整しコンパレータのプラス側入力端子の端子電圧を調整することで、ヒステリシス幅を調整するようにしている。   For example, Patent Documents 2 to 8 have been proposed as comparator circuits capable of adjusting the hysteresis width. These comparator circuits are provided with a circuit such as a resistor and a constant current circuit between the reference voltage source that supplies the voltage signal that serves as the reference voltage and the comparator, and adjusts the voltage signal from the reference voltage source and inputs the comparator on the positive side. The hysteresis width is adjusted by adjusting the terminal voltage of the terminal.

特開平３−９９５１３号公報Japanese Patent Laid-Open No. 3-99513 特開昭６３−７５５７２号公報JP 63-75572 A 特開平１−３００７０８号公報JP-A-1-300708 特開平７−２０９３４６号公報JP-A-7-209346 特開平１０−１９７５７２号公報Japanese Patent Laid-Open No. 10-197572 特開平１０−５４８５３号公報Japanese Patent Laid-Open No. 10-54853 特開２０００−２４４２８９号公報JP 2000-244289 A 特開２００５−２１７４９８号公報JP 2005-217498 A

ところで、上記のようなヒステリシス付きコンパレータ回路１０２、１０３をＬＳＩに内蔵し、ヒステリシス幅を調整可能な抵抗Ｒを外付け抵抗とし、この外付け抵抗Ｒの抵抗値を調整することで、ヒステリシス幅の調整を行う構成とした場合、外付け抵抗Ｒの抵抗値を変更できるようにするためには、入力信号が入るプラス側入力端子Ｔ１に加えて非反転入力端子Ｔ３をＬＳＩの外付け抵抗Ｒと接続するためのヒステリシス調整端子が必要になる。また、ヒステリシス調整端子の追加に伴い、パッケージサイズが増加するという問題が生じる。
そこで、本発明は上記未解決の問題に着目してなされたものであり、ヒステリシス調整用端子を設けることなく、ヒステリシス幅の調整を行うことができる電圧検出回路及び電圧検出方法を提供することを目的としている。 By the way, the comparator circuits 102 and 103 with hysteresis as described above are built in the LSI, the resistor R capable of adjusting the hysteresis width is used as an external resistor, and the resistance value of the external resistor R is adjusted so that the hysteresis width is adjusted. When the adjustment is performed, in order to be able to change the resistance value of the external resistor R, the non-inverted input terminal T3 is connected to the external resistor R of the LSI in addition to the plus side input terminal T1 into which the input signal is input. A hysteresis adjustment terminal for connection is required. Further, with the addition of the hysteresis adjustment terminal, there arises a problem that the package size increases.
Therefore, the present invention has been made paying attention to the above-mentioned unsolved problem, and provides a voltage detection circuit and a voltage detection method capable of adjusting a hysteresis width without providing a hysteresis adjustment terminal. It is aimed.

本発明の一態様は、集積回路に内蔵され、当該集積回路に入力される入力信号（例えば、図１の検出対象電圧ＶＤ）の電圧レベルを検出する電圧検出回路（例えば、図１の電圧検出回路１０）であって、第１および第２の入力端子を有し、前記第１の入力端子は前記集積回路の外部接続用の信号入力端子（例えば、図１の信号入力端子Ｔｉｎ）に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータ（例えば、図１のコンパレータ１１）と、当該コンパレータの出力に応じて前記コンパレータの前記第１の入力端子に電流を供給する電流源（例えば、図１の定電流源１３）と、を備えるとともに、前記集積回路の外部接続用の信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子（例えば、図１の抵抗１４）と、を備えることを特徴とする電圧検出回路である。   One embodiment of the present invention is a voltage detection circuit (for example, voltage detection in FIG. 1) that is incorporated in an integrated circuit and detects a voltage level of an input signal (for example, the detection target voltage VD in FIG. 1) input to the integrated circuit. Circuit 10) having first and second input terminals, the first input terminal being connected to a signal input terminal for external connection of the integrated circuit (for example, signal input terminal Tin in FIG. 1) A comparator (for example, the comparator 11 in FIG. 1) to which a reference voltage is input to the second input terminal, and a current that supplies a current to the first input terminal of the comparator according to the output of the comparator An external resistance element (for example, the constant current source 13 of FIG. 1), one end of which is connected to the signal input terminal for external connection of the integrated circuit and the other end of the input signal is input (for example, In FIG. Anti 14), a voltage detection circuit, characterized in that it comprises a.

前記集積回路に内蔵され且つ、前記電流源と前記コンパレータの前記第１の入力端子との間に接続され、前記コンパレータの出力に応じて前記電流源を前記第１の入力端子に接続または非接続とするスイッチ（例えば、図１のスイッチ１２）を、さらに備えていてよい。
前記集積回路に内蔵され且つ、前記電流源と電源との間に接続され、前記コンパレータの出力に応じて前記第１の入力端子に前記電流を供給または非供給とするスイッチ（例えば、図３のスイッチ１２）を、さらに備えていてよい。 Built in the integrated circuit, connected between the current source and the first input terminal of the comparator, and connected to or disconnected from the first input terminal according to the output of the comparator The switch (for example, switch 12 of FIG. 1) may be further provided.
A switch that is built in the integrated circuit and connected between the current source and a power source and supplies or does not supply the current to the first input terminal according to the output of the comparator (for example, FIG. 3 A switch 12) may further be provided.

前記電流源および前記スイッチ（例えば、図１、図３の定電流源１３およびスイッチ１２）は、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されるようになっていてよい。   The current source and the switch (for example, the constant current source 13 and the switch 12 in FIGS. 1 and 3) are connected between the first input terminal and a low-potential-side power source, and the first input terminal Is an inverting input terminal of the comparator, and the switch is controlled to be turned on when the output of the comparator is at a high level, and is controlled to be turned off when the output of the comparator is at a low level. It may be.

前記電流源および前記スイッチ（例えば、図４、図５の定電流源１３およびスイッチ１２）は、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータ（例えば、図４、図５のインバータ１５）を備え、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されるようになっていてよい。   The current source and the switch (for example, the constant current source 13 and the switch 12 in FIGS. 4 and 5) are connected between the first input terminal and a low-potential-side power source, and the first input terminal Is a non-inverting input terminal of the comparator, and is provided in the integrated circuit, and includes an inverter (for example, the inverter 15 in FIGS. 4 and 5) between the output terminal of the comparator and the switch. May be controlled to be off when the output of the comparator is at a high level and to be on when the output of the comparator is at a low level.

前記電流源および前記スイッチ（例えば、図６の定電流源１３およびスイッチ１２）は、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータ（例えば、図６のインバータ１５）を備え、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されるようになっていてよい。   The current source and the switch (for example, the constant current source 13 and the switch 12 in FIG. 6) are connected between the first input terminal and a high-potential side power source, and the first input terminal is the comparator. And an inverter (for example, inverter 15 in FIG. 6) between the output terminal of the comparator and the switch, and the switch has an output of the comparator. It may be controlled to be turned off when it is at a high level and controlled to be turned on when the output of the comparator is at a low level.

前記電流源および前記スイッチ（例えば、図８の定電流源１３およびスイッチ１２）は、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されるようになっていてよい。   The current source and the switch (for example, the constant current source 13 and the switch 12 in FIG. 8) are connected between the first input terminal and a high-potential-side power source, and the first input terminal is the comparator. The switch is controlled to be turned on when the output of the comparator is at a high level, and is controlled to be turned off when the output of the comparator is at a low level. Good.

本発明の他の態様は、集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出方法であって、第１および第２の入力端子を有し、前記第１の入力端子が前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータの前記第１の入力端子に、前記コンパレータの出力に応じて前記第１の入力端子に電流を供給する電流源を設けるとともに、前記信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を設け、前記外付け抵抗素子の抵抗値を調整することにより、前記コンパレータの入出力特性におけるヒステリシス幅を調整することを特徴とする電圧検出方法である。   Another aspect of the present invention is a voltage detection method that is built in an integrated circuit and detects a voltage level of an input signal input to the integrated circuit, which includes first and second input terminals, One input terminal is connected to a signal input terminal for external connection of the integrated circuit, a reference voltage is input to the second input terminal, the first input terminal of the comparator is in accordance with the output of the comparator A current source for supplying current to the first input terminal, and an external resistor element having one end connected to the signal input terminal and the other end to which the input signal is input. In this voltage detection method, the hysteresis width in the input / output characteristics of the comparator is adjusted by adjusting the resistance value of the element.

本発明によれば、外付け抵抗素子の抵抗値を調整することによりコンパレータが有する入出力特性のヒステリシス幅を調整することができる。このとき、検出対象の入力信号を入力するための外部接続用の信号入力端子に外付け抵抗素子の一端を接続し、外付け抵抗素子の他端に検出対象の入力信号を入力する構成としたため、ヒステリシス幅を調整するために別途外部接続用の端子を設けることなく実現することができる。   According to the present invention, the hysteresis width of the input / output characteristics of the comparator can be adjusted by adjusting the resistance value of the external resistance element. At this time, because one end of the external resistance element is connected to the signal input terminal for external connection for inputting the input signal to be detected, and the input signal to be detected is input to the other end of the external resistance element. In order to adjust the hysteresis width, this can be realized without providing a separate terminal for external connection.

本発明における電圧検出回路の一例を示す概略構成図である。It is a schematic block diagram which shows an example of the voltage detection circuit in this invention. 図１の電圧検出回路の入出力特性の一例を示す特性図である。It is a characteristic view which shows an example of the input-output characteristic of the voltage detection circuit of FIG. 本発明における電圧検出回路の変形例である。It is a modification of the voltage detection circuit in this invention. 本発明における電圧検出回路の変形例である。It is a modification of the voltage detection circuit in this invention. 本発明における電圧検出回路の変形例である。It is a modification of the voltage detection circuit in this invention. 本発明における電圧検出回路の変形例である。It is a modification of the voltage detection circuit in this invention. 図６の電圧検出回路の入出力特性の一例を示す特性図である。FIG. 7 is a characteristic diagram illustrating an example of input / output characteristics of the voltage detection circuit of FIG. 6. 本発明における電圧検出回路の変形例である。It is a modification of the voltage detection circuit in this invention. 電圧検出回路としてコンパレータを用いた場合の一例を示す概略構成図である。It is a schematic block diagram which shows an example at the time of using a comparator as a voltage detection circuit. 従来の電圧検出回路としてのヒステリシス付きコンパレータ回路の一例を示す概略構成図である。It is a schematic block diagram which shows an example of the comparator circuit with a hysteresis as a conventional voltage detection circuit.

以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明を適用した電圧検出回路１０の一例を示す回路図である。
図１に示すように、電圧検出回路１０は、電源ＶＤＤ−ＶＳＳ間に接続されたコンパレータ１１と、コンパレータ１１の反転入力端子２１と電源ＶＳＳとの間にスイッチ１２を介して接続される定電流源１３と、抵抗１４とを備える。
コンパレータ１１とスイッチ１２と定電流源１３とは、ＬＳＩなどの集積回路に組み込まれ、コンパレータ１１の反転入力端子２１は、スイッチ１２の一端に接続されるとともにＬＳＩの外部接続端子である信号入力端子Ｔｉｎに接続される。コンパレータ１１の非反転入力端子２２には基準電圧Ｖｒｅｆが入力される。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram showing an example of a voltage detection circuit 10 to which the present invention is applied.
As shown in FIG. 1, the voltage detection circuit 10 includes a comparator 11 connected between the power supply VDD and VSS, and a constant current connected via the switch 12 between the inverting input terminal 21 of the comparator 11 and the power supply VSS. A source 13 and a resistor 14 are provided.
The comparator 11, the switch 12, and the constant current source 13 are incorporated in an integrated circuit such as an LSI. An inverting input terminal 21 of the comparator 11 is connected to one end of the switch 12 and is a signal input terminal that is an external connection terminal of the LSI. Connected to Tin. The reference voltage Vref is input to the non-inverting input terminal 22 of the comparator 11.

スイッチ１２は、コンパレータ１１の出力電圧Ｖｏｕｔに応じてオンオフ制御され、出力電圧Ｖｏｕｔがローレベル（以下、Ｌレベルという。）のときにはオフ、ハイレベル（以下、Ｈレベルという。）のときにはオン状態に制御される。
信号入力端子Ｔｉｎには抵抗１４の一端が接続され、抵抗１４の他端に、検出対象の電圧である検出対象電圧ＶＤが入力される。この検出対象電圧ＶＤは、例えばＬＳＩへの電源電圧である。なお、検出対象電圧ＶＤはＬＳＩへの電源電圧に限るものではなく、例えば、温度センサからの信号レベルを検出する場合など、基準電圧Ｖｒｅｆと比較することにより検出対象電圧ＶＤの電圧レベルを検出する信号であれば適用することができる。 The switch 12 is on / off controlled in accordance with the output voltage Vout of the comparator 11, and is off when the output voltage Vout is low level (hereinafter referred to as L level) and on when the output voltage Vout is high level (hereinafter referred to as H level). Be controlled.
One end of a resistor 14 is connected to the signal input terminal Tin, and a detection target voltage VD that is a detection target voltage is input to the other end of the resistor 14. This detection target voltage VD is, for example, a power supply voltage to the LSI. The detection target voltage VD is not limited to the power supply voltage to the LSI. For example, when detecting the signal level from the temperature sensor, the voltage level of the detection target voltage VD is detected by comparing with the reference voltage Vref. Any signal can be applied.

次に、コンパレータ１１の動作を説明する。
信号入力端子Ｔｉｎの電圧（すなわち検出対象電圧ＶＤ）を入力電圧Ｖｉｎとすると、スイッチ１２がオフ状態である場合、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより大きい（Ｖｉｎ＞Ｖｒｅｆ）ときには、コンパレータ１１の出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となる。入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより小さい（Ｖｉｎ＜Ｖｒｅｆ）ときには、コンパレータ１１の出力電圧ＶｏｕｔはＨレベル（ＶＤＤ）となる。 Next, the operation of the comparator 11 will be described.
When the voltage of the signal input terminal Tin (that is, the detection target voltage VD) is the input voltage Vin, the output voltage of the comparator 11 when the input voltage Vin is higher than the reference voltage Vref (Vin> Vref) when the switch 12 is in the OFF state. Vout becomes L level (VSS). When the input voltage Vin is smaller than the reference voltage Vref (Vin <Vref), the output voltage Vout of the comparator 11 is at the H level (VDD).

ここで、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わるときの反転入力端子の電圧をＶｉｎ１とし、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わるときの反転入力端子の電圧をＶｉｎ２とする。
入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる場合、つまり、入力電圧Ｖｉｎが減少する場合、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆのときには、コンパレータ１１の出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となりスイッチ１２はオフとなる。そのため、反転入力端子の電圧Ｖｉｎ１はＶｉｎ１＝Ｖｉｎ＝ＶＤと表すことができる。 Here, the voltage at the inverting input terminal when the input voltage Vin> the reference voltage Vref is switched to the input voltage Vin <the reference voltage Vref is Vin1, and the input voltage Vin <the reference voltage Vref is the input voltage Vin> the reference. The voltage at the inverting input terminal when switching to the state of the voltage Vref is Vin2.
When the input voltage Vin> reference voltage Vref is switched to the input voltage Vin <reference voltage Vref, that is, when the input voltage Vin decreases, when the input voltage Vin> reference voltage Vref, the output voltage Vout of the comparator 11 is It becomes L level (VSS) and the switch 12 is turned off. Therefore, the voltage Vin1 at the inverting input terminal can be expressed as Vin1 = Vin = VD.

そして、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる時点で、出力電圧ＶｏｕｔがＨレベル（ＶＤＤ）に切り替わることから、スイッチ１２がオンに切り替わる。つまり、Ｖｉｎ１＝Ｖｒｅｆのときにスイッチ１２の状態が切り替わる。このとき、Ｖｉｎ１＝ＶＤであるから、すなわちＶｒｅｆ＝ＶＤのときに、コンパレータ１１の出力がＬレベルからＨレベルに切り替わる。
一方、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる場合、すなわち、入力電圧Ｖｉｎが増加する場合、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆのときには、出力電圧ＶｏｕｔはＨレベル（ＶＤＤ）となりスイッチ１２はオンであるため、定電流源１３が反転入力端子２１と接続される。 When the input voltage Vin> reference voltage Vref is switched to the input voltage Vin <reference voltage Vref, the output voltage Vout is switched to the H level (VDD), so that the switch 12 is turned on. That is, the state of the switch 12 is switched when Vin1 = Vref. At this time, since Vin1 = VD, that is, when Vref = VD, the output of the comparator 11 is switched from the L level to the H level.
On the other hand, when the input voltage Vin <reference voltage Vref is switched to the input voltage Vin> reference voltage Vref, that is, when the input voltage Vin increases, when the input voltage Vin <reference voltage Vref, the output voltage Vout is H Since the level is (VDD) and the switch 12 is on, the constant current source 13 is connected to the inverting input terminal 21.

そのため、反転入力端子２１の電圧Ｖｉｎ２はＶｉｎ２＝ＶＤ−Ｉ０×Ｒｉと表すことができる。
そして、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる時点で、コンパレータ１１の出力電圧ＶｏｕｔがＬレベルに切り替わることから、スイッチ１２がオフに切り替わる。 Therefore, the voltage Vin2 at the inverting input terminal 21 can be expressed as Vin2 = VD−I 0 × Ri.
When the input voltage Vin <reference voltage Vref is switched to the input voltage Vin> reference voltage Vref, the output voltage Vout of the comparator 11 is switched to the L level, so that the switch 12 is switched off.

つまり、Ｖｉｎ２＝Ｖｒｅｆのときに、スイッチ１２の状態が切り替わる。すなわち、Ｖｉｎ２＝ＶＤ−Ｉ０×Ｒｉであるから、Ｖｉｎ２（＝Ｖｒｅｆ）＝ＶＤ−Ｉ０×Ｒｉのとき、すなわち、Ｖｄ＝Ｖｒｅｆ＋Ｉ０×Ｒｉのときに、コンパレータ１１の出力がＨレベルからＬレベルに切り替わる。
したがって、ヒステリシス幅｜Ｖｉｎ２−Ｖｉｎ１｜は、｜Ｖｉｎ２−Ｖｉｎ１｜＝Ｉ０×Ｒｉとなり、すなわち、抵抗１４の抵抗値Ｒｉと定電流源１３の定電流Ｉ０とでヒステリシス幅を制御することができることになる。 That is, when Vin2 = Vref, the state of the switch 12 is switched. That is, since Vin2 = VD−I 0 × Ri, when Vin2 (= Vref) = VD−I 0 × Ri, that is, when Vd = Vref + I 0 × Ri, the output of the comparator 11 changes from H level to L Switch to level.
Therefore, the hysteresis width | Vin2−Vin1 | becomes | Vin2−Vin1 | = I 0 × Ri, that is, the hysteresis width can be controlled by the resistance value Ri of the resistor 14 and the constant current I 0 of the constant current source 13. It will be possible.

図２は、図１の電圧検出回路１０の入力電圧と出力電圧との関係を示す入出力特性図である。
図２において、横軸は信号入力端子Ｔｉｎの入力電圧Ｖｉｎ、縦軸は出力電圧Ｖｏｕｔである。
入力電圧Ｖｉｎが増加し、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わるときには、反転入力端子２１の電圧Ｖｉｎ１は、Ｖｒｅｆ＞Ｖｉｎとなるまでは、Ｖｉｎ＝Ｖｉｎ１であるため、ＶｉｎがＶｒｅｆを下回った時点で、出力電圧ＶｏｕｔはＬレベルからＨレベルに切り替わる。 FIG. 2 is an input / output characteristic diagram showing the relationship between the input voltage and the output voltage of the voltage detection circuit 10 of FIG.
In FIG. 2, the horizontal axis represents the input voltage Vin of the signal input terminal Tin, and the vertical axis represents the output voltage Vout.
When the input voltage Vin increases and the input voltage Vin> reference voltage Vref is switched to the input voltage Vin <reference voltage Vref, the voltage Vin1 at the inverting input terminal 21 is Vin = Vin1 until Vref> Vin. Therefore, when Vin falls below Vref, the output voltage Vout switches from the L level to the H level.

逆に、入力電圧Ｖｉｎが減少し、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わるときには、定電流源１３が反転入力端子２１と接続され、反転入力端子２１の電圧Ｖｉｎ２は、Ｖｉｎ２＝Ｖｉｎ−Ｉ０×Ｒｉとなるため、Ｖｉｎ２＞Ｖｒｅｆとなったとき、すなわち、Ｖｉｎ＞Ｖｒｅｆ＋Ｉ０×Ｒｉとなったときに、出力電圧ＶｏｕｔがＨレベルからＬレベルに切り替わる。
以上説明したように、上記構成によれば、検出対象電圧ＶＤの入力端と信号入力端子Ｔｉｎとの間に抵抗１４を挿入することで、抵抗１４の抵抗値Ｒｉを調整することにより、ヒステリシス幅を調整することができる。そのため、ヒステリシス幅の調整用に別途端子を設ける必要がなく実現することができる。 Conversely, when the input voltage Vin decreases and the input voltage Vin <reference voltage Vref is switched to the input voltage Vin> reference voltage Vref, the constant current source 13 is connected to the inverting input terminal 21 and the inverting input terminal 21. Since Vin2 = Vin−I 0 × Ri, the output voltage Vout switches from the H level to the L level when Vin2> Vref, that is, when Vin> Vref + I 0 × Ri. .
As described above, according to the above configuration, the hysteresis width is adjusted by adjusting the resistance value Ri of the resistor 14 by inserting the resistor 14 between the input terminal of the detection target voltage VD and the signal input terminal Tin. Can be adjusted. Therefore, it is possible to realize without adjusting a separate terminal for adjusting the hysteresis width.

なお、上記実施形態では、図１に示す構成とした場合について説明したがこれに限るものではない。
例えば、図３に示すように、スイッチ１２と定電流源１３との接続を逆にし、コンパレータ１１の反転入力端子２１に定電流源１３の一端を接続し、他端を、スイッチ１２を介して低電位側電源ＶＳＳに接続する構成としてもよい。 In the above embodiment, the configuration shown in FIG. 1 has been described, but the present invention is not limited to this.
For example, as shown in FIG. 3, the connection between the switch 12 and the constant current source 13 is reversed, one end of the constant current source 13 is connected to the inverting input terminal 21 of the comparator 11, and the other end is connected via the switch 12. It is good also as a structure connected to the low potential side power supply VSS.

また、図４に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にし、コンパレータ１１において、検出対象電圧ＶＤを、非反転入力端子２２に入力し、反転入力端子２１に基準電圧Ｖｒｅｆを入力する構成としてもよい。この場合には、コンパレータ１１の出力電圧Ｖｏｕｔをインバータ１５で反転した信号に基づきスイッチ１２をオンオフ制御すればよい。   Further, as shown in FIG. 4, the signals input to the inverting input terminal 21 and the non-inverting input terminal 22 of the comparator 11 are reversed, and the comparator 11 inputs the detection target voltage VD to the non-inverting input terminal 22 and inverts it. The reference voltage Vref may be input to the input terminal 21. In this case, the switch 12 may be turned on / off based on a signal obtained by inverting the output voltage Vout of the comparator 11 by the inverter 15.

また、図４に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にするだけでなく、さらに、図５に示すように、スイッチ１２と定電流源１３との接続を逆にし、コンパレータ１１の非反転入力端子２２に定電流源１３の一端を接続し、他端を、スイッチ１２を介して低電位側電源ＶＳＳに接続する構成としてもよい。   Further, as shown in FIG. 4, not only the signals input to the inverting input terminal 21 and the non-inverting input terminal 22 of the comparator 11 are reversed, but the switch 12 and the constant current source 13 are further switched as shown in FIG. The other end of the constant current source 13 may be connected to the non-inverting input terminal 22 of the comparator 11 and the other end may be connected to the low potential side power source VSS via the switch 12.

また、図６に示すように、高電位側電源ＶＤＤに定電流源１３の一端を接続し、他端を、スイッチ１２を介して反転入力端子２１に接続する構成とし、出力電圧Ｖｏｕｔをインバータ１５で反転した信号に基づきスイッチ１２を制御する構成としてもよい。
この場合のコンパレータ１１の入出力特性を表した図が図７である。
入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる場合、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆのときには、出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となり、出力電圧Ｖｏｕｔはインバータ１５で反転されることからスイッチ１２はオンとなる。そのため、反転入力端子２１の電圧Ｖｉｎ１はＶｉｎ１＝Ｖｉｎ＋Ｉ０×Ｒｉとなる。 As shown in FIG. 6, one end of the constant current source 13 is connected to the high potential side power supply VDD, and the other end is connected to the inverting input terminal 21 via the switch 12, and the output voltage Vout is converted to the inverter 15. The switch 12 may be controlled on the basis of the signal inverted in step.
FIG. 7 shows the input / output characteristics of the comparator 11 in this case.
When the input voltage Vin> the reference voltage Vref is switched to the input voltage Vin <the reference voltage Vref, when the input voltage Vin> the reference voltage Vref, the output voltage Vout becomes the L level (VSS), and the output voltage Vout becomes the inverter 15. Switch 12 is turned on. Therefore, the voltage Vin1 at the inverting input terminal 21 is Vin1 = Vin + I 0 × Ri.

また、Ｖｉｎ１＞基準電圧Ｖｒｅｆの状態からＶｉｎ１（＝Ｖｉｎ＋Ｉ０×Ｒｉ）＜基準電圧Ｖｒｅｆの状態に切り替わる時点、すなわち、Ｖｉｎ１＜Ｖｒｅｆ−Ｉ０×Ｒｉとなる時点で、出力電圧ＶｏｕｔがＨレベル（ＶＤＤ）に切り替わることから、スイッチ１２がオフに切り替わる。
一方、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆ−Ｉ０×Ｒｉの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる場合、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆ−Ｉ０×Ｒｉのときには、出力電圧ＶｏｕｔはＨレベルとなるため、スイッチ１２はオフとなり、定電流源１３は反転入力端子２１に接続されない。 Further, when the state of Vin1> reference voltage Vref is switched to the state of Vin1 (= Vin + I 0 × Ri) <reference voltage Vref, that is, when Vin1 <Vref−I 0 × Ri, the output voltage Vout is H level ( Therefore, the switch 12 is turned off.
On the other hand, when the input voltage Vin <reference voltage Vref−I 0 × Ri is switched to the input voltage Vin> reference voltage Vref, the output voltage Vout is H when the input voltage Vin <reference voltage Vref−I 0 × Ri. Therefore, the switch 12 is turned off, and the constant current source 13 is not connected to the inverting input terminal 21.

そのため、反転入力端子２１の電圧Ｖｉｎ２はＶｉｎ２＝Ｖｉｎ＝ＶＤとなる。
そして、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる時点で、出力電圧ＶｏｕｔがＬレベルに切り替わることから、スイッチ１２はオンとなり、定電流源１３が反転入力端子２１に接続される。
したがって、ヒステリシス幅｜Ｖｉｎ２−Ｖｉｎ１｜は、｜Ｖｉｎ２−Ｖｉｎ１｜＝Ｉ０×Ｒｉとなり、この場合も、抵抗１４の抵抗値Ｒｉと定電流Ｉ０とでヒステリシス幅を制御することができることがわかる。 Therefore, the voltage Vin2 at the inverting input terminal 21 is Vin2 = Vin = VD.
When the input voltage Vin> reference voltage Vref is switched, the output voltage Vout is switched to the L level, so that the switch 12 is turned on and the constant current source 13 is connected to the inverting input terminal 21.
Therefore, the hysteresis width | Vin2−Vin1 | becomes | Vin2−Vin1 | = I 0 × Ri. Also in this case, the hysteresis width can be controlled by the resistance value Ri of the resistor 14 and the constant current I 0. .

また、この場合もヒステリシス幅は、電源電圧に依存しない。
なお、図６に示すように、定電流源１３を高電位側電源ＶＤＤに接続した場合も、さらに、定電流源１３とスイッチ１２とを逆に接続することも可能である。また、図８に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にすることも可能である。 Also in this case, the hysteresis width does not depend on the power supply voltage.
As shown in FIG. 6, even when the constant current source 13 is connected to the high potential side power supply VDD, the constant current source 13 and the switch 12 can be connected in reverse. Further, as shown in FIG. 8, it is possible to reverse the signals input to the inverting input terminal 21 and the non-inverting input terminal 22 of the comparator 11.

１０ 電圧検出回路
１１ コンパレータ
１２ スイッチ
１３ 定電流源
１４ 抵抗
１５ インバータ
２１ 反転入力端子
２２ 非反転入力端子 10 voltage detection circuit 11 comparator 12 switch 13 constant current source 14 resistor 15 inverter 21 inverting input terminal 22 non-inverting input terminal

Claims (8)

集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出回路であって、
第１および第２の入力端子を有し、前記第１の入力端子は前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータと、
当該コンパレータの出力に応じて前記コンパレータの前記第１の入力端子に電流を供給する電流源と、を備えるとともに、
前記集積回路の外部接続用の信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を備えることを特徴とする電圧検出回路。 A voltage detection circuit that is built in an integrated circuit and detects a voltage level of an input signal input to the integrated circuit,
A comparator having first and second input terminals, wherein the first input terminal is connected to a signal input terminal for external connection of the integrated circuit, and a reference voltage is input to the second input terminal; ,
A current source for supplying a current to the first input terminal of the comparator according to the output of the comparator,
A voltage detection circuit comprising: an external resistance element having one end connected to a signal input terminal for external connection of the integrated circuit and the other end receiving the input signal. 前記集積回路に内蔵され且つ、前記電流源と前記コンパレータの前記第１の入力端子との間に接続され、前記コンパレータの出力に応じて前記電流源を前記第１の入力端子に接続または非接続とするスイッチを備えることを特徴とする請求項１記載の電圧検出回路。   Built in the integrated circuit, connected between the current source and the first input terminal of the comparator, and connected to or disconnected from the first input terminal according to the output of the comparator The voltage detection circuit according to claim 1, further comprising: 前記集積回路に内蔵され且つ、前記電流源と電源との間に接続され、前記コンパレータの出力に応じて前記第１の入力端子に前記電流を供給または非供給とするスイッチを備えることを特徴とする請求項１記載の電圧検出回路。   A switch built in the integrated circuit, connected between the current source and a power supply, and configured to supply or not supply the current to the first input terminal according to an output of the comparator; The voltage detection circuit according to claim 1. 前記電流源および前記スイッチは、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。 The current source and the switch are connected between the first input terminal and a low-potential side power source, and the first input terminal is an inverting input terminal of the comparator,
4. The switch according to claim 2, wherein the switch is controlled to be turned on when the output of the comparator is at a high level, and is controlled to be turned off when the output of the comparator is at a low level. Voltage detection circuit. 前記電流源および前記スイッチは、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、
前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータを備え、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。 The current source and the switch are connected between the first input terminal and a low-potential side power source, and the first input terminal is a non-inverting input terminal of the comparator,
Built in the integrated circuit, and provided with an inverter between the output terminal of the comparator and the switch,
4. The switch according to claim 2, wherein the switch is controlled to be turned off when the output of the comparator is at a high level, and is turned on when the output of the comparator is at a low level. Voltage detection circuit. 前記電流源および前記スイッチは、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、
前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータを備え、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。 The current source and the switch are connected between the first input terminal and a high potential side power source, and the first input terminal is an inverting input terminal of the comparator,
Built in the integrated circuit, and provided with an inverter between the output terminal of the comparator and the switch,
4. The switch according to claim 2, wherein the switch is controlled to be turned off when the output of the comparator is at a high level, and is turned on when the output of the comparator is at a low level. Voltage detection circuit. 前記電流源および前記スイッチは、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。 The current source and the switch are connected between the first input terminal and a high-potential side power source, and the first input terminal is a non-inverting input terminal of the comparator,
4. The switch according to claim 2, wherein the switch is controlled to be turned on when the output of the comparator is at a high level, and is controlled to be turned off when the output of the comparator is at a low level. Voltage detection circuit. 集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出方法であって、
第１および第２の入力端子を有し、前記第１の入力端子が前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータの前記第１の入力端子に、前記コンパレータの出力に応じて前記第１の入力端子に電流を供給する電流源を設けるとともに、前記信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を設け、
前記外付け抵抗素子の抵抗値を調整することにより、前記コンパレータの入出力特性におけるヒステリシス幅を調整することを特徴とする電圧検出方法。 A voltage detection method for detecting a voltage level of an input signal incorporated in an integrated circuit and input to the integrated circuit,
A comparator having first and second input terminals, wherein the first input terminal is connected to a signal input terminal for external connection of the integrated circuit, and a reference voltage is input to the second input terminal; The first input terminal is provided with a current source that supplies current to the first input terminal according to the output of the comparator, and one end is connected to the signal input terminal and the input signal is input to the other end. An external resistor element,
A voltage detection method comprising adjusting a hysteresis width in an input / output characteristic of the comparator by adjusting a resistance value of the external resistance element.
JP2012208425A 2012-09-21 2012-09-21 Voltage detection circuit, and voltage detection method Pending JP2014062825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208425A JP2014062825A (en) 2012-09-21 2012-09-21 Voltage detection circuit, and voltage detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208425A JP2014062825A (en) 2012-09-21 2012-09-21 Voltage detection circuit, and voltage detection method

Publications (1)

Publication Number Publication Date
JP2014062825A true JP2014062825A (en) 2014-04-10

Family

ID=50618192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208425A Pending JP2014062825A (en) 2012-09-21 2012-09-21 Voltage detection circuit, and voltage detection method

Country Status (1)

Country Link
JP (1) JP2014062825A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147065A (en) * 2018-11-06 2020-05-12 株式会社东海理化电机制作所 Signal output circuit
CN113311211A (en) * 2020-02-26 2021-08-27 圣邦微电子（北京）股份有限公司 Layout connection method for improving power supply voltage detection precision
CN111147065B (en) * 2018-11-06 2024-06-07 株式会社东海理化电机制作所 Signal output circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0276317A (en) * 1988-09-13 1990-03-15 Nec Eng Ltd Voltage comparison circuit
JPH0353612A (en) * 1989-07-20 1991-03-07 Nec Corp Comparing circuit
JPH11258280A (en) * 1998-03-09 1999-09-24 Toshiba Battery Co Ltd Voltage detector for secondary battery and secondary battery device
JP2003008410A (en) * 2001-06-21 2003-01-10 Fujitsu Ten Ltd Delay circuit
JP2004012168A (en) * 2002-06-04 2004-01-15 Sanyo Electric Co Ltd Zero cross detection circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0276317A (en) * 1988-09-13 1990-03-15 Nec Eng Ltd Voltage comparison circuit
JPH0353612A (en) * 1989-07-20 1991-03-07 Nec Corp Comparing circuit
JPH11258280A (en) * 1998-03-09 1999-09-24 Toshiba Battery Co Ltd Voltage detector for secondary battery and secondary battery device
JP2003008410A (en) * 2001-06-21 2003-01-10 Fujitsu Ten Ltd Delay circuit
JP2004012168A (en) * 2002-06-04 2004-01-15 Sanyo Electric Co Ltd Zero cross detection circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147065A (en) * 2018-11-06 2020-05-12 株式会社东海理化电机制作所 Signal output circuit
JP2020077936A (en) * 2018-11-06 2020-05-21 株式会社東海理化電機製作所 Signal output circuit
CN111147065B (en) * 2018-11-06 2024-06-07 株式会社东海理化电机制作所 Signal output circuit
CN113311211A (en) * 2020-02-26 2021-08-27 圣邦微电子（北京）股份有限公司 Layout connection method for improving power supply voltage detection precision
CN113311211B (en) * 2020-02-26 2023-05-30 圣邦微电子（北京）股份有限公司 Layout connection method for improving power supply voltage detection accuracy

Similar Documents

Publication Publication Date Title
KR101445424B1 (en) Detection circuit and sensor device
US9651959B2 (en) Single-inductor dual-output (SIDO) power converter for hysteresis current control mode and control method thereof
US10700594B2 (en) Power conversion device
US8766679B1 (en) Power on reset (POR) circuit
US20160036445A1 (en) Receiver Circuitry and Method for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain
US9825454B2 (en) Protection device and method for electronic device
JP2011179861A (en) Voltage detector circuit
US10451659B2 (en) Detection circuit and associated detection method
JP2014062825A (en) Voltage detection circuit, and voltage detection method
US10361570B2 (en) Charging/discharging control circuit and battery apparatus including voltage or current detection for secondary batteries
US20150234420A1 (en) Clock Switching Circuit
US9093961B2 (en) Operational amplifier
CN107167164B (en) Magnetic sensor and magnetic sensor device
CN115453404A (en) Power supply voltage difference detection circuit, chip, electronic component, and electronic device
JP6797035B2 (en) Magnetic sensor and magnetic sensor device
JP4908889B2 (en) Low voltage detection circuit
US20120056611A1 (en) Connection detection circuit
JP2012068074A (en) Voltage range detecting device
TWI493821B (en) Operational circuit having over-current protection mechanism
US10006783B2 (en) Resolver signal detection circuit
US9842077B2 (en) Control server system with a switch and comparing circuit for controlling a trigger time for buffer and power signal based on current status
US9787116B2 (en) Charging circuit, control chip and control method thereof
JP2012169850A (en) Chopper type comparator
US20180041064A1 (en) Charging Circuit and Electronic Device
JP2010197160A (en) Voltage limit circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150331