JP2014053459A - Process of manufacturing photoelectric conversion element - Google Patents

Process of manufacturing photoelectric conversion element Download PDF

Info

Publication number
JP2014053459A
JP2014053459A JP2012197134A JP2012197134A JP2014053459A JP 2014053459 A JP2014053459 A JP 2014053459A JP 2012197134 A JP2012197134 A JP 2012197134A JP 2012197134 A JP2012197134 A JP 2012197134A JP 2014053459 A JP2014053459 A JP 2014053459A
Authority
JP
Japan
Prior art keywords
amorphous film
mask material
film
manufacturing
type amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012197134A
Other languages
Japanese (ja)
Inventor
Junichi Nakamura
淳一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012197134A priority Critical patent/JP2014053459A/en
Publication of JP2014053459A publication Critical patent/JP2014053459A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a process of manufacturing a photoelectric conversion element in which a photoelectric conversion element can be manufactured in a simple process.SOLUTION: The process of manufacturing a photoelectric conversion element includes a step to install a mask material by a physical vapor deposition method.

Description

本発明は、光電変換素子の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion element.

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。   In recent years, a solar cell that directly converts solar energy into electric energy has been rapidly expected as a next-generation energy source particularly from the viewpoint of global environmental problems. There are various types of solar cells, such as those using compound semiconductors or organic materials, but the mainstream is currently using silicon crystals.

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。   Currently, the most manufactured and sold solar cells have a structure in which electrodes are respectively formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface.

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池の開発が進められている(たとえば特許文献1参照)。   However, when an electrode is formed on the light-receiving surface, there is reflection and absorption of sunlight at the electrode, so the amount of sunlight incident by the area of the electrode is reduced, so the electrode is formed only on the back surface. Development of solar cells is underway (see, for example, Patent Document 1).

特開2010−80887号公報JP 2010-80887 A

以下、図16〜図32の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図16に示すように、受光面にテクスチャ構造(図示せず)が形成されたn型の単結晶シリコンからなるc−Si(n)基板101の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/p)層102を形成する。   Hereinafter, an example of a method for manufacturing a solar cell in which an electrode is formed only on the back surface will be described with reference to schematic cross-sectional views of FIGS. First, as shown in FIG. 16, an i-type amorphous material is formed on the back surface of a c-Si (n) substrate 101 made of n-type single crystal silicon having a texture structure (not shown) on the light receiving surface. An a-Si (i / p) layer 102 in which a silicon film and a p-type amorphous silicon film are stacked in this order is formed.

次に、図17に示すように、c−Si(n)基板101の受光面上に、i型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層103を形成する。   Next, as shown in FIG. 17, an i-type amorphous silicon film and an n-type amorphous silicon film are laminated in this order on the light-receiving surface of the c-Si (n) substrate 101. A Si (i / n) layer 103 is formed.

次に、図18に示すように、a−Si(i/p)層102の一部の裏面上にフォトレジスト膜104を形成する。ここで、フォトレジスト膜104は、a−Si(i/p)層102の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。   Next, as shown in FIG. 18, a photoresist film 104 is formed on a part of the back surface of the a-Si (i / p) layer 102. Here, the photoresist film 104 is formed by applying a photoresist to the entire back surface of the a-Si (i / p) layer 102 and then patterning the photoresist by a photolithography technique and an etching technique.

次に、図19に示すように、フォトレジスト膜104をマスクとして、a−Si(i/p)層102の一部をエッチングすることによって、c−Si(n)基板101の裏面を露出させる。   Next, as shown in FIG. 19, the back surface of the c-Si (n) substrate 101 is exposed by etching a part of the a-Si (i / p) layer 102 using the photoresist film 104 as a mask. .

次に、図20に示すように、フォトレジスト膜104を除去した後に、図21に示すように、フォトレジスト膜104を除去して露出したa−Si(i/p)層102の裏面およびエッチングにより露出したc−Si(n)基板101の裏面を覆うようにi型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層105を形成する。   Next, as shown in FIG. 20, after removing the photoresist film 104, as shown in FIG. 21, the back surface of the a-Si (i / p) layer 102 exposed by removing the photoresist film 104 and etching are removed. A-Si (i / n) in which an i-type amorphous silicon film and an n-type amorphous silicon film are laminated in this order so as to cover the back surface of the c-Si (n) substrate 101 exposed by Layer 105 is formed.

次に、図22に示すように、a−Si(i/n)層105の一部の裏面上にフォトレジスト膜106を形成する。ここで、フォトレジスト膜106は、a−Si(i/n)層105の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。   Next, as illustrated in FIG. 22, a photoresist film 106 is formed on a part of the back surface of the a-Si (i / n) layer 105. Here, the photoresist film 106 is formed by applying a photoresist to the entire back surface of the a-Si (i / n) layer 105 and then patterning the photoresist by a photolithography technique and an etching technique.

次に、図23に示すように、フォトレジスト膜106をマスクとして、a−Si(i/n)層105の一部をエッチングすることによって、a−Si(i/p)層102の裏面を露出させる。   Next, as shown in FIG. 23, the back surface of the a-Si (i / p) layer 102 is etched by etching a part of the a-Si (i / n) layer 105 using the photoresist film 106 as a mask. Expose.

次に、図24に示すように、フォトレジスト膜106を除去した後に、図25に示すように、フォトレジスト膜106を除去して露出したa−Si(i/n)層105の裏面およびエッチングにより露出したa−Si(i/p)層102の裏面を覆うように透明導電酸化膜107を形成する。   Next, as shown in FIG. 24, after removing the photoresist film 106, as shown in FIG. 25, the back surface of the a-Si (i / n) layer 105 exposed by removing the photoresist film 106 and etching are removed. A transparent conductive oxide film 107 is formed so as to cover the back surface of the a-Si (i / p) layer 102 exposed by the above.

次に、図26に示すように、透明導電酸化膜107の一部の裏面上にフォトレジスト膜108を形成する。ここで、フォトレジスト膜108は、透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。   Next, as shown in FIG. 26, a photoresist film 108 is formed on a part of the back surface of the transparent conductive oxide film 107. Here, the photoresist film 108 is formed by applying a photoresist to the entire back surface of the transparent conductive oxide film 107 and then patterning the photoresist by a photolithography technique and an etching technique.

次に、図27に示すように、フォトレジスト膜108をマスクとして、透明導電酸化膜107の一部をエッチングすることによって、a−Si(i/p)層102およびa−Si(i/n)層105の裏面を露出させる。   Next, as shown in FIG. 27, a part of the transparent conductive oxide film 107 is etched by using the photoresist film 108 as a mask, so that the a-Si (i / p) layer 102 and the a-Si (i / n) are etched. ) Expose the back surface of the layer 105.

次に、図28に示すように、フォトレジスト膜108を除去した後に、図29に示すように、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の一部の裏面を覆うようにフォトレジスト膜109を形成する。ここで、フォトレジスト膜109は、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。   Next, as shown in FIG. 28, after the photoresist film 108 is removed, the a-Si (i / p) layer 102 and the a-Si (i / n) layer 105 are exposed as shown in FIG. A photoresist film 109 is formed so as to cover the back surface and a part of the back surface of the transparent conductive oxide film 107. Here, as for the photoresist film 109, a photoresist is applied to the entire exposed back surface of the a-Si (i / p) layer 102 and the a-Si (i / n) layer 105 and the entire back surface of the transparent conductive oxide film 107. Later, it is formed by patterning a photoresist by photolithography and etching techniques.

次に、図30に示すように、透明導電酸化膜107およびフォトレジスト膜109の裏面全面に裏面電極層110を形成する。   Next, as shown in FIG. 30, a back electrode layer 110 is formed on the entire back surface of the transparent conductive oxide film 107 and the photoresist film 109.

次に、図31に示すように、透明導電酸化膜107の表面の一部のみに裏面電極層110を残すようにして、リフトオフによりフォトレジスト膜109および裏面電極層110を除去する。   Next, as shown in FIG. 31, the back electrode layer 110 is left only on a part of the surface of the transparent conductive oxide film 107, and the photoresist film 109 and the back electrode layer 110 are removed by lift-off.

次に、図32に示すように、a−Si(i/n)層103の表面上に反射防止膜111を形成する。   Next, as illustrated in FIG. 32, an antireflection film 111 is formed on the surface of the a-Si (i / n) layer 103.

しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。   However, in the above solar cell manufacturing method, it is necessary to carry out the steps of coating the photoresist and patterning the photoresist by the photolithography technique and the etching technique four times, and the solar cell in which the electrode is formed only on the back surface. There is a problem that the manufacturing process is very complicated.

上記の事情に鑑みて、本発明の目的は、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することにある。   In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a photoelectric conversion element that can be manufactured by a simple manufacturing process.

本発明は、第1導電型の半導体基板の一方の表面上に第2導電型の第1の非晶質膜を形成する工程と、第1の非晶質膜の一部の表面上に第1のマスク材を設置する工程と、第1の非晶質膜および第1のマスク材を覆うように物理的気相成長法によって第2のマスク材を設置する工程と、第1のマスク材および第1のマスク材上の第2のマスク材を除去することによって第1の非晶質膜の表面を露出させる工程と、第1の非晶質膜の露出した領域の少なくとも一部を除去する工程と、第1の非晶質膜を除去した領域および第2のマスク材を覆うように第1導電型の第2の非晶質膜を形成する工程と、第2のマスク材を除去することによって第1の非晶質膜の表面を露出させる工程と、を含む、光電変換素子の製造方法である。   The present invention includes a step of forming a second conductive type first amorphous film on one surface of a first conductive type semiconductor substrate, and a step of forming a first conductive film on a part of the surface of the first amorphous film. A step of installing one mask material, a step of installing a second mask material by physical vapor deposition so as to cover the first amorphous film and the first mask material, and the first mask material And a step of exposing the surface of the first amorphous film by removing the second mask material on the first mask material, and removing at least a part of the exposed region of the first amorphous film Forming a first conductive type second amorphous film so as to cover the region from which the first amorphous film has been removed and the second mask material, and removing the second mask material A step of exposing the surface of the first amorphous film, thereby producing a photoelectric conversion element.

ここで、本発明の光電変換素子の製造方法は、第1の非晶質膜と第2の非晶質膜との境界上に第3のマスク材を設置する工程と、第3のマスク材を設置した後の半導体基板の表面側の全面に電極層を形成する工程と、第3のマスク材および第3のマスク材上の電極層を除去する工程と、をさらに含むことが好ましい。   Here, in the method for manufacturing a photoelectric conversion element of the present invention, the step of installing a third mask material on the boundary between the first amorphous film and the second amorphous film, and the third mask material It is preferable that the method further includes a step of forming an electrode layer on the entire surface of the semiconductor substrate after the placement of the substrate, and a step of removing the third mask material and the electrode layer on the third mask material.

また、本発明の光電変換素子の製造方法において、第2のマスク材を設置する工程は蒸着法またはスパッタリング法により行なわれることが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, the step of installing the second mask material is preferably performed by a vapor deposition method or a sputtering method.

また、本発明の光電変換素子の製造方法において、第1の非晶質膜の表面を露出させる工程は、剥離用部材により、第2のマスク材と第2のマスク材上の第2の非晶質膜を剥離する工程を含むことが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, the step of exposing the surface of the first amorphous film may be performed by a second member on the second mask material and the second mask material by a peeling member. It is preferable to include a step of peeling the crystalline film.

また、本発明の光電変換素子の製造方法は、第1の非晶質膜を形成する工程よりも前に半導体基板の表面の全面にi型の非晶質膜を形成する工程をさらに含むことが好ましい。   In addition, the method for manufacturing a photoelectric conversion element of the present invention further includes a step of forming an i-type amorphous film over the entire surface of the semiconductor substrate before the step of forming the first amorphous film. Is preferred.

さらに、本発明の光電変換素子の製造方法において、第1の非晶質膜の露出した領域の少なくとも一部を除去する工程は、半導体基板の表面上にi型の非晶質膜を残すようにして行なわれることが好ましい。   Furthermore, in the method for manufacturing a photoelectric conversion element of the present invention, the step of removing at least part of the exposed region of the first amorphous film leaves an i-type amorphous film on the surface of the semiconductor substrate. It is preferable to be performed as follows.

本発明によれば、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the photoelectric conversion element which can be manufactured with a simple manufacturing process can be provided.

実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrated about a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface. 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the solar cell in which the electrode was formed only in the back surface.

以下、図1〜図15の模式的断面図を参照して、本発明の光電変換素子の製造方法の一例である実施の形態の光電変換素子の製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Hereinafter, with reference to the schematic sectional views of FIGS. 1 to 15, a method for manufacturing a photoelectric conversion element according to an embodiment which is an example of a method for manufacturing a photoelectric conversion element of the present invention will be described. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.

まず、図1に示すように、n型単結晶シリコンからなる半導体基板1の裏面の全面に、i型のアモルファスシリコンからなる第1のi型非晶質膜2およびp型のアモルファスシリコンからなる第1のp型非晶質膜3を、この順序で、たとえばプラズマCVD(Chemical Vapor Deposition)法により積層する。   First, as shown in FIG. 1, the first i-type amorphous film 2 made of i-type amorphous silicon and the p-type amorphous silicon are formed on the entire back surface of the semiconductor substrate 1 made of n-type single crystal silicon. The first p-type amorphous film 3 is laminated in this order, for example, by a plasma CVD (Chemical Vapor Deposition) method.

半導体基板1としてはn型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板1としては、たとえば予め半導体基板1の受光面にテクスチャ構造(図示せず)が形成された半導体基板などを用いてもよい。   The semiconductor substrate 1 is not limited to a substrate made of n-type single crystal silicon. For example, a conventionally known semiconductor substrate may be used. Further, as the semiconductor substrate 1, for example, a semiconductor substrate in which a texture structure (not shown) is previously formed on the light receiving surface of the semiconductor substrate 1 may be used.

半導体基板1の厚さは、特に限定されないが、たとえば100μm以上300μm以下とすることができ、好ましくは100μm以上200μm以下とすることができる。また、半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上1Ω・cm以下とすることができる。   Although the thickness of the semiconductor substrate 1 is not specifically limited, For example, it can be 100 micrometers or more and 300 micrometers or less, Preferably it can be 100 micrometers or more and 200 micrometers or less. Further, the specific resistance of the semiconductor substrate 1 is not particularly limited, but may be, for example, 0.1 Ω · cm or more and 1 Ω · cm or less.

第1のi型非晶質膜2としてはi型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いてもよい。第1のi型非晶質膜2の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。   The first i-type amorphous film 2 is not limited to a film made of i-type amorphous silicon. For example, a conventionally known i-type amorphous semiconductor film may be used. The thickness of the first i-type amorphous film 2 is not particularly limited, but may be, for example, 5 nm or more and 10 nm or less.

第1のp型非晶質膜3としてはp型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のp型のアモルファス半導体膜などを用いてもよい。第1のp型非晶質膜3の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。   The first p-type amorphous film 3 is not limited to a film made of p-type amorphous silicon. For example, a conventionally known p-type amorphous semiconductor film may be used. The thickness of the first p-type amorphous film 3 is not particularly limited, but can be, for example, 5 nm or more and 10 nm or less.

第1のp型非晶質膜3に含まれるp型不純物としては、たとえばボロンを用いることができ、第1のp型非晶質膜3のp型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。 As the p-type impurity contained in the first p-type amorphous film 3, for example, boron can be used. The p-type impurity concentration of the first p-type amorphous film 3 is, for example, 5 × 10 19 / Cm 3 or so.

なお、本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にn型またはp型の不純物が不可避的に拡散することなどによってn型またはp型の導電型を示すこともあり得る。   Note that “i-type” in this specification means that n-type or p-type impurities are not intentionally doped. For example, after manufacturing a photoelectric conversion element, n-type or p-type impurities are not present. Inevitable diffusion may cause n-type or p-type conductivity.

また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。   In the present specification, “amorphous silicon” includes hydrogen atoms terminated with dangling bonds of silicon atoms such as amorphous silicon hydride.

次に、図2に示すように、半導体基板1の受光面の全面上に、i型のアモルファスシリコンからなる第3のi型非晶質膜4およびn型のアモルファスシリコンからなる第1のn型非晶質膜5を、この順序で、たとえばプラズマCVD法により積層する。   Next, as shown in FIG. 2, a third i-type amorphous film 4 made of i-type amorphous silicon and a first n-type made of n-type amorphous silicon are formed on the entire light-receiving surface of the semiconductor substrate 1. The type amorphous film 5 is laminated in this order, for example, by a plasma CVD method.

第3のi型非晶質膜4としてはi型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いてもよい。第3のi型非晶質膜4の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。   The third i-type amorphous film 4 is not limited to a film made of i-type amorphous silicon. For example, a conventionally known i-type amorphous semiconductor film may be used. The thickness of the third i-type amorphous film 4 is not particularly limited, but may be, for example, 5 nm or more and 10 nm or less.

第1のn型非晶質膜5としてはn型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型のアモルファス半導体膜などを用いてもよい。第1のn型非晶質膜5の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。   The first n-type amorphous film 5 is not limited to a film made of n-type amorphous silicon. For example, a conventionally known n-type amorphous semiconductor film may be used. The thickness of the first n-type amorphous film 5 is not particularly limited, but can be, for example, 5 nm or more and 10 nm or less.

第1のn型非晶質膜5に含まれるn型不純物としては、たとえばリンを用いることができ、第1のn型非晶質膜5のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。 As the n-type impurity contained in the first n-type amorphous film 5, for example, phosphorus can be used, and the n-type impurity concentration of the first n-type amorphous film 5 is, for example, 5 × 10 19 / Cm 3 or so.

次に、図3に示すように、第1のp型非晶質膜3の一部の裏面上に、第1のマスク材6を設置する。   Next, as shown in FIG. 3, a first mask material 6 is placed on a part of the back surface of the first p-type amorphous film 3.

第1のマスク材6は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。   Although the 1st mask material 6 is not specifically limited, For example, a metal metal mask etc. can be used.

次に、図4に示すように、第1のp型非晶質膜3および第1のマスク材6を覆うように物理的蒸着法によって第2のマスク材7を設置する。これにより、半導体基板1の裏面側の全面が第2のマスク材7によって覆われることになる。   Next, as shown in FIG. 4, a second mask material 7 is installed by physical vapor deposition so as to cover the first p-type amorphous film 3 and the first mask material 6. As a result, the entire back surface of the semiconductor substrate 1 is covered with the second mask material 7.

第2のマスク材7を設置する方法は、物理的気相成長法であれば特に限定されないが、蒸着法またはスパッタリング法により行なわれることが好ましい。第2のマスク材7を設置する方法として、蒸着法またはスパッタリング法を用いた場合には、第2のマスク材7を簡易に設置することができる。   The method of installing the second mask material 7 is not particularly limited as long as it is a physical vapor deposition method, but is preferably performed by a vapor deposition method or a sputtering method. When the vapor deposition method or the sputtering method is used as a method for installing the second mask material 7, the second mask material 7 can be simply installed.

第2のマスク材7としては、物理的気相成長法により設置することができるものであれば特に限定されず、たとえば、アルミニウム、銀、バナジウムおよび白金などを用いることができる。   The second mask material 7 is not particularly limited as long as it can be set by physical vapor deposition, and for example, aluminum, silver, vanadium, platinum, or the like can be used.

次に、図5に示すように、第1のマスク材6上の第2のマスク材7とともに第1のマスク材6を除去する。これにより、第1のマスク材6の除去部分から、第1のp型非晶質膜3の裏面が露出する。   Next, as shown in FIG. 5, the first mask material 6 is removed together with the second mask material 7 on the first mask material 6. Thereby, the back surface of the first p-type amorphous film 3 is exposed from the removed portion of the first mask material 6.

第1のマスク材6を除去する方法は特に限定されないが、たとえば第1のマスク材6がメタルマスクからなる場合には、第1のp型非晶質膜3の裏面から第1のマスク材6を取り除くことによって行なうことができる。   The method for removing the first mask material 6 is not particularly limited. For example, when the first mask material 6 is made of a metal mask, the first mask material is formed from the back surface of the first p-type amorphous film 3. This can be done by removing 6.

次に、図6に示すように、第2のマスク材7から露出している第1のi型非晶質膜2および第1のp型非晶質膜3を除去する。これにより、第1のi型非晶質膜2および第1のp型非晶質膜3の除去部分から、半導体基板1の裏面が露出する。   Next, as shown in FIG. 6, the first i-type amorphous film 2 and the first p-type amorphous film 3 exposed from the second mask material 7 are removed. Thereby, the back surface of the semiconductor substrate 1 is exposed from the removed portion of the first i-type amorphous film 2 and the first p-type amorphous film 3.

第1のi型非晶質膜2および第1のp型非晶質膜3を除去する方法は、特に限定されないが、ドライエッチングおよびフッ硝酸を用いたウエットエッチングの少なくとも一方を用いることが好ましい。第1のi型非晶質膜2および第1のp型非晶質膜3を除去する方法として、ドライエッチングおよびフッ硝酸を用いたウエットエッチングの少なくとも一方を採用した場合には、第1のi型非晶質膜2および第1のp型非晶質膜3を簡易に除去することができる。   The method for removing the first i-type amorphous film 2 and the first p-type amorphous film 3 is not particularly limited, but it is preferable to use at least one of dry etching and wet etching using hydrofluoric acid. . As a method of removing the first i-type amorphous film 2 and the first p-type amorphous film 3, when at least one of dry etching and wet etching using hydrofluoric acid is adopted, the first The i-type amorphous film 2 and the first p-type amorphous film 3 can be easily removed.

また、図14に示すように、第2のマスク材7から露出している第1のp型非晶質膜3のみを除去して、第1のi型非晶質膜2については半導体基板1の裏面上に残してもよい。この場合には、半導体基板1の裏面が第1のi型非晶質膜2で保護された状態で、後述する工程を行なうことができ、半導体基板1の裏面の汚染を防止することができることから、半導体基板1の裏面と第1のi型非晶質膜2との界面におけるキャリアのトラップの原因となる界面準位の発生を抑えることができる。これにより、実施の形態の光電変換素子の製造方法により製造された光電変換素子の特性が良好なものとなる傾向にある。   In addition, as shown in FIG. 14, only the first p-type amorphous film 3 exposed from the second mask material 7 is removed, and the first i-type amorphous film 2 is a semiconductor substrate. 1 may be left on the back surface. In this case, the process described later can be performed with the back surface of the semiconductor substrate 1 protected by the first i-type amorphous film 2, and contamination of the back surface of the semiconductor substrate 1 can be prevented. Therefore, generation of interface states that cause carrier trapping at the interface between the back surface of the semiconductor substrate 1 and the first i-type amorphous film 2 can be suppressed. Thereby, it exists in the tendency for the characteristic of the photoelectric conversion element manufactured by the manufacturing method of the photoelectric conversion element of embodiment to become a favorable thing.

次に、図7に示すように、第1のi型非晶質膜2および第1のp型非晶質膜3を除去することによって露出した半導体基板1の裏面、ならびに第2のマスク材7を覆うように、第2のi型非晶質膜8および第2のn型非晶質膜9を、この順序で、たとえばプラズマCVD法により積層する。これにより、半導体基板1の裏面側の全面が第2のi型非晶質膜8および第2のn型非晶質膜9によって覆われることになる。   Next, as shown in FIG. 7, the back surface of the semiconductor substrate 1 exposed by removing the first i-type amorphous film 2 and the first p-type amorphous film 3, and the second mask material The second i-type amorphous film 8 and the second n-type amorphous film 9 are laminated in this order, for example, by plasma CVD so as to cover 7. As a result, the entire back surface of the semiconductor substrate 1 is covered with the second i-type amorphous film 8 and the second n-type amorphous film 9.

次に、図8に示すように、第2のマスク材7を除去することによって、第1のp型非晶質膜3の裏面を露出させる。ここで、第2のマスク材7上の第2のi型非晶質膜8および第2のn型非晶質膜9は、リフトオフによって、第2のマスク材7とともに除去される。   Next, as shown in FIG. 8, the back surface of the first p-type amorphous film 3 is exposed by removing the second mask material 7. Here, the second i-type amorphous film 8 and the second n-type amorphous film 9 on the second mask material 7 are removed together with the second mask material 7 by lift-off.

第2のマスク材7を除去する方法は、特に限定されないが、たとえば図15に示すように、第2のn型非晶質膜9の裏面上に剥離用部材14を接着して、剥離用部材14によって引き剥がすことにより行なわれることが好ましい。この場合には、第2のマスク材7を簡易に除去することができる。   The method for removing the second mask material 7 is not particularly limited. For example, as shown in FIG. 15, a peeling member 14 is adhered to the back surface of the second n-type amorphous film 9 to remove the second mask material 7. It is preferably performed by peeling off with the member 14. In this case, the second mask material 7 can be easily removed.

剥離用部材14としては、第1のi型非晶質膜2および第1のp型非晶質膜3を半導体基板1の裏面上に残しつつ、第2のマスク材7、第2のi型非晶質膜8および第2のn型非晶質膜9のみを除去することができる部材であれば特に限定されず、たとえば接着シートなどを用いることができる。   As the peeling member 14, the second mask material 7, the second i-type amorphous film 2, and the first p-type amorphous film 3 are left on the back surface of the semiconductor substrate 1 while being left behind. The member is not particularly limited as long as it is a member capable of removing only the type amorphous film 8 and the second n type amorphous film 9, and an adhesive sheet or the like can be used, for example.

次に、図9に示すように、第1のp型非晶質膜3の裏面と第2のn型非晶質膜9の裏面との境界上に、当該境界を跨ぐように、第3のマスク材10を設置する。このとき、半導体基板1を裏面側から見たときの平面視において、第1のp型非晶質膜3と第2のn型非晶質膜9とは、第3のマスク材10によって分離された状態となっている。   Next, as shown in FIG. 9, on the boundary between the back surface of the first p-type amorphous film 3 and the back surface of the second n-type amorphous film 9, the third The mask material 10 is installed. At this time, the first p-type amorphous film 3 and the second n-type amorphous film 9 are separated by the third mask material 10 in a plan view when the semiconductor substrate 1 is viewed from the back side. It has become a state.

第3のマスク材10は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。   Although the 3rd mask material 10 is not specifically limited, For example, a metal metal mask etc. can be used.

次に、図10に示すように、第3のマスク材10を設置した後の半導体基板1の裏面側の全面に第1の電極層11を形成する。これにより、第1の電極層11は、第1のp型非晶質膜3の裏面の全面、第2のn型非晶質膜9の裏面の全面、および第3のマスク材10の裏面の全面に形成される。   Next, as shown in FIG. 10, the first electrode layer 11 is formed on the entire back surface of the semiconductor substrate 1 after the third mask material 10 is installed. As a result, the first electrode layer 11 includes the entire back surface of the first p-type amorphous film 3, the entire back surface of the second n-type amorphous film 9, and the back surface of the third mask material 10. Formed on the entire surface.

第1の電極層11としては、導電性を有する材料を用いることができ、たとえばITO(Indium Tin Oxide)などを用いることができる。   As the first electrode layer 11, a conductive material can be used, and for example, ITO (Indium Tin Oxide) or the like can be used.

第1の電極層11は、たとえばスパッタリング法により形成することができ、第1の電極層11の厚さは、たとえば80nm以下とすることができる。   The first electrode layer 11 can be formed, for example, by a sputtering method, and the thickness of the first electrode layer 11 can be, for example, 80 nm or less.

次に、図11に示すように、第1の電極層11を形成した後の半導体基板1の裏面側の全面に第2の電極層12を形成する。これにより、第1の電極層11の裏面の全面に第2の電極層12が形成される。   Next, as shown in FIG. 11, the second electrode layer 12 is formed on the entire back surface of the semiconductor substrate 1 after the first electrode layer 11 is formed. Thereby, the second electrode layer 12 is formed on the entire back surface of the first electrode layer 11.

第2の電極層12としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。   As the second electrode layer 12, a conductive material can be used, and for example, aluminum or the like can be used.

第2の電極層12は、たとえばスパッタリング法により形成することができ、第2の電極層12の厚さは、たとえば0.5μm以下とすることができる。   The second electrode layer 12 can be formed by, for example, a sputtering method, and the thickness of the second electrode layer 12 can be, for example, 0.5 μm or less.

次に、図12に示すように、第3のマスク材10上の第1の電極層11および第2の電極層12とともに、第3のマスク材10を除去する。これにより、第3のマスク材10の除去部分から、第1のp型非晶質膜3の裏面および第2のn型非晶質膜9の裏面が露出する。   Next, as shown in FIG. 12, the third mask material 10 is removed together with the first electrode layer 11 and the second electrode layer 12 on the third mask material 10. Thereby, the back surface of the first p-type amorphous film 3 and the back surface of the second n-type amorphous film 9 are exposed from the removed portion of the third mask material 10.

第3のマスク材10を除去する方法は特に限定されないが、たとえば第3のマスク材10がメタルマスクからなる場合には、第1のp型非晶質膜3の裏面および第2のn型非晶質膜9の裏面から第3のマスク材10を取り除くことによって行なうことができる。   The method for removing the third mask material 10 is not particularly limited. For example, when the third mask material 10 is made of a metal mask, the back surface of the first p-type amorphous film 3 and the second n-type. This can be done by removing the third mask material 10 from the back surface of the amorphous film 9.

次に、図13に示すように、第1のn型非晶質膜5の全面に反射防止膜13をたとえばスパッタリング法により積層する。   Next, as shown in FIG. 13, an antireflection film 13 is laminated on the entire surface of the first n-type amorphous film 5 by, for example, a sputtering method.

反射防止膜13としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜13の厚さは、たとえば100nm程度とすることができる。   As the antireflection film 13, for example, a silicon nitride film can be used, and the thickness of the antireflection film 13 can be set to, for example, about 100 nm.

以上により、実施の形態の光電変換素子の製造方法によって、p電極(第1のp型非晶質膜3の裏面上の第1の電極層11および第2の電極層12)およびn電極(第2のn型非晶質膜9の裏面上の第1の電極層11および第2の電極層12)が半導体基板1の裏面側にのみ形成され、受光面には形成されていない構造を有する実施の形態の光電変換素子が製造される。   As described above, the p-electrode (the first electrode layer 11 and the second electrode layer 12 on the back surface of the first p-type amorphous film 3) and the n-electrode ( The first electrode layer 11 and the second electrode layer 12) on the back surface of the second n-type amorphous film 9 are formed only on the back surface side of the semiconductor substrate 1 and are not formed on the light receiving surface. The photoelectric conversion element of embodiment which has is manufactured.

実施の形態の光電変換素子の製造方法によれば、図16〜図32に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回も行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。   According to the manufacturing method of the photoelectric conversion element of the embodiment, as in the method shown in FIGS. 16 to 32, the steps of applying the photoresist and patterning the photoresist by the photolithography technique and the etching technique are performed four times. Since it is not necessary to perform, a photoelectric conversion element can be manufactured with a simpler manufacturing process.

また、実施の形態の光電変換素子の製造方法においては、第2のマスク材7を物理的気相成長法で設置し、第1のマスク材6および第3のマスク材10をメタルマスクとして設置するなど、図16〜図32に示される方法におけるフォトレジストのパターンニングといった精密な工程を必要としないことから、この観点からも、より簡易な製造工程で光電変換素子を製造することができる。   In the method for manufacturing the photoelectric conversion element of the embodiment, the second mask material 7 is installed by physical vapor deposition, and the first mask material 6 and the third mask material 10 are installed as metal masks. Since a precise process such as photoresist patterning in the method shown in FIGS. 16 to 32 is not required, a photoelectric conversion element can be manufactured with a simpler manufacturing process also from this viewpoint.

また、たとえば図14に示すように、第2のマスク材7から露出している第1のp型非晶質膜3のみを除去して、半導体基板1の裏面上に第1のi型非晶質膜2を残した場合には、半導体基板1の裏面の汚染を防止して、半導体基板1の裏面と第1のi型非晶質膜2との界面におけるキャリアのトラップの原因となる界面準位の発生を抑えて光電変換素子を製造することができるため、良好な特性を有する光電変換素子を製造することができる。   Further, for example, as shown in FIG. 14, only the first p-type amorphous film 3 exposed from the second mask material 7 is removed, and the first i-type non-layer is formed on the back surface of the semiconductor substrate 1. If the crystalline film 2 is left, contamination of the back surface of the semiconductor substrate 1 is prevented, which causes carrier trapping at the interface between the back surface of the semiconductor substrate 1 and the first i-type amorphous film 2. Since a photoelectric conversion element can be manufactured while suppressing generation of interface states, a photoelectric conversion element having favorable characteristics can be manufactured.

さらに、たとえば図15に示すように、第2のn型非晶質膜9の裏面上に剥離用部材14を接着して、剥離用部材14によって引き剥がした場合には、第2のマスク材7を簡易な工程で除去することができることから、より簡易な製造工程で光電変換素子を製造することができる。   Further, for example, as shown in FIG. 15, when the peeling member 14 is adhered on the back surface of the second n-type amorphous film 9 and peeled off by the peeling member 14, the second mask material is used. Since 7 can be removed by a simple process, the photoelectric conversion element can be manufactured by a simpler manufacturing process.

以上の理由により、実施の形態の光電変換素子の製造方法によれば、簡易な製造工程で光電変換素子を製造することができる。   For the above reasons, according to the method for manufacturing a photoelectric conversion element of the embodiment, the photoelectric conversion element can be manufactured by a simple manufacturing process.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、光電変換素子の製造方法に利用することができ、特に裏面に電極を有する太陽電池の製造方法に好適に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used for a method for manufacturing a photoelectric conversion element, and can be preferably used for a method for manufacturing a solar cell having an electrode on the back surface.

1 半導体基板、2 第1のi型非晶質膜、3 第1のp型非晶質膜、4 第3のi型非晶質膜、5 第1のn型非晶質膜、6 第1のマスク材、7 第2のマスク材、8 第2のi型非晶質膜、9 第2のn型非晶質膜、10 第3のマスク材、11 第1の電極層、12 第2の電極層、13 反射防止膜、14 剥離用部材、101 c−Si(n)基板、102 a−Si(i/p)層、103 a−Si(i/n)層、104 フォトレジスト膜、105 a−Si(i/n)層、106 フォトレジスト膜、107 透明導電酸化膜、108,109 フォトレジスト膜、110 裏面電極層、111 反射防止膜。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 1st i-type amorphous film, 3rd 1st p-type amorphous film, 4th 3rd i-type amorphous film, 5th 1st n-type amorphous film, 6th 1 mask material, 7 second mask material, 8 second i-type amorphous film, 9 second n-type amorphous film, 10 third mask material, 11 first electrode layer, 12 second 2 electrode layers, 13 antireflection film, 14 peeling member, 101 c-Si (n) substrate, 102 a-Si (i / p) layer, 103 a-Si (i / n) layer, 104 photoresist film , 105 a-Si (i / n) layer, 106 photoresist film, 107 transparent conductive oxide film, 108, 109 photoresist film, 110 back electrode layer, 111 antireflection film.

Claims (6)

第1導電型の半導体基板の一方の表面上に第2導電型の第1の非晶質膜を形成する工程と、
前記第1の非晶質膜の一部の表面上に第1のマスク材を設置する工程と、
前記第1の非晶質膜および第1のマスク材を覆うように物理的気相成長法によって第2のマスク材を設置する工程と、
前記第1のマスク材および前記第1のマスク材上の第2のマスク材を除去することによって前記第1の非晶質膜の表面を露出させる工程と、
前記第1の非晶質膜の露出した領域の少なくとも一部を除去する工程と、
前記第1の非晶質膜を除去した領域および前記第2のマスク材を覆うように第1導電型の第2の非晶質膜を形成する工程と、
前記第2のマスク材を除去することによって前記第1の非晶質膜の表面を露出させる工程と、を含む、光電変換素子の製造方法。
Forming a second conductive type first amorphous film on one surface of the first conductive type semiconductor substrate;
Placing a first mask material on a part of the surface of the first amorphous film;
Installing a second mask material by physical vapor deposition so as to cover the first amorphous film and the first mask material;
Exposing the surface of the first amorphous film by removing the first mask material and the second mask material on the first mask material;
Removing at least a portion of the exposed region of the first amorphous film;
Forming a first conductive type second amorphous film so as to cover the region from which the first amorphous film has been removed and the second mask material;
And a step of exposing the surface of the first amorphous film by removing the second mask material.
前記第1の非晶質膜と前記第2の非晶質膜との境界上に第3のマスク材を設置する工程と、
前記第3のマスク材を設置した後の前記半導体基板の前記表面側の全面に電極層を形成する工程と、
前記第3のマスク材および前記第3のマスク材上の前記電極層を除去する工程と、をさらに含む、請求項1に記載の光電変換素子の製造方法。
Installing a third mask material on a boundary between the first amorphous film and the second amorphous film;
Forming an electrode layer over the entire surface of the semiconductor substrate after the third mask material is installed;
The method for manufacturing a photoelectric conversion element according to claim 1, further comprising: removing the third mask material and the electrode layer on the third mask material.
第2のマスク材を設置する工程は、蒸着法またはスパッタリング法により行なわれる、請求項1または2に記載の光電変換素子の製造方法。   The method of manufacturing a photoelectric conversion element according to claim 1, wherein the step of installing the second mask material is performed by a vapor deposition method or a sputtering method. 前記第1の非晶質膜の表面を露出させる工程は、剥離用部材により、前記第2のマスク材と前記第2のマスク材上の前記第2の非晶質膜を剥離する工程を含む、請求項1から3のいずれか1項に記載の光電変換素子の製造方法。   The step of exposing the surface of the first amorphous film includes a step of peeling the second mask material and the second amorphous film on the second mask material with a peeling member. The manufacturing method of the photoelectric conversion element of any one of Claim 1 to 3. 前記第1の非晶質膜を形成する工程よりも前に前記半導体基板の前記表面の全面にi型の非晶質膜を形成する工程をさらに含む、請求項1から4のいずれか1項に記載の光電変換素子の製造方法。   5. The method according to claim 1, further comprising a step of forming an i-type amorphous film over the entire surface of the semiconductor substrate before the step of forming the first amorphous film. The manufacturing method of the photoelectric conversion element of description. 前記第1の非晶質膜の露出した領域の少なくとも一部を除去する工程は、前記半導体基板の前記表面上に前記i型の非晶質膜を残すようにして行なわれる、請求項5に記載の光電変換素子の製造方法。   6. The step of removing at least a part of the exposed region of the first amorphous film is performed so as to leave the i-type amorphous film on the surface of the semiconductor substrate. The manufacturing method of the photoelectric conversion element of description.
JP2012197134A 2012-09-07 2012-09-07 Process of manufacturing photoelectric conversion element Pending JP2014053459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012197134A JP2014053459A (en) 2012-09-07 2012-09-07 Process of manufacturing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197134A JP2014053459A (en) 2012-09-07 2012-09-07 Process of manufacturing photoelectric conversion element

Publications (1)

Publication Number Publication Date
JP2014053459A true JP2014053459A (en) 2014-03-20

Family

ID=50611663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197134A Pending JP2014053459A (en) 2012-09-07 2012-09-07 Process of manufacturing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP2014053459A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152330A (en) * 2015-02-18 2016-08-22 シャープ株式会社 Back electrode type photoelectric conversion element, and method of manufacturing the same
JP2017037899A (en) * 2015-08-07 2017-02-16 シャープ株式会社 Solar battery cell
WO2020137582A1 (en) * 2018-12-26 2020-07-02 株式会社カネカ Solar cell manufacturing method and solar cell manufacturing device
WO2020202840A1 (en) * 2019-03-29 2020-10-08 株式会社カネカ Method for manufacturing solar cell and solar cell
CN113921626A (en) * 2021-09-30 2022-01-11 泰州隆基乐叶光伏科技有限公司 Manufacturing method of back contact battery
WO2022209586A1 (en) * 2021-03-30 2022-10-06 株式会社カネカ Manufacturing method for solar panel, manufacturing device for semiconductor, and manufacturing method for photoelectric conversion substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152330A (en) * 2015-02-18 2016-08-22 シャープ株式会社 Back electrode type photoelectric conversion element, and method of manufacturing the same
JP2017037899A (en) * 2015-08-07 2017-02-16 シャープ株式会社 Solar battery cell
WO2020137582A1 (en) * 2018-12-26 2020-07-02 株式会社カネカ Solar cell manufacturing method and solar cell manufacturing device
JPWO2020137582A1 (en) * 2018-12-26 2021-09-27 株式会社カネカ Solar cell manufacturing method and solar cell manufacturing equipment
JP7202396B2 (en) 2018-12-26 2023-01-11 株式会社カネカ SOLAR CELL MANUFACTURING METHOD AND SOLAR CELL MANUFACTURING APPARATUS
WO2020202840A1 (en) * 2019-03-29 2020-10-08 株式会社カネカ Method for manufacturing solar cell and solar cell
JPWO2020202840A1 (en) * 2019-03-29 2021-11-25 株式会社カネカ Manufacturing method of solar cells and solar cells
WO2022209586A1 (en) * 2021-03-30 2022-10-06 株式会社カネカ Manufacturing method for solar panel, manufacturing device for semiconductor, and manufacturing method for photoelectric conversion substrate
CN113921626A (en) * 2021-09-30 2022-01-11 泰州隆基乐叶光伏科技有限公司 Manufacturing method of back contact battery

Similar Documents

Publication Publication Date Title
JP6103867B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP5539720B2 (en) Method and apparatus for generating local heterocontacts
JP2014075526A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
CN109314152B (en) Solar cell, method for manufacturing same, and solar cell module
JP2014053459A (en) Process of manufacturing photoelectric conversion element
US9537038B2 (en) Solar cell made using a barrier layer between P-type and intrinsic layers
JP5273728B2 (en) Solar cell with wiring sheet and solar cell module
JP2012015523A (en) Solar cell module and method of manufacturing the same
US20120264253A1 (en) Method of fabricating solar cell
JP6071293B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP2014072209A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
JP6013200B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
KR101000051B1 (en) Thin-Film Type Solar Cell and Manufacturing Method thereof
JP2014183073A (en) Photoelectric conversion element and method of manufacturing photoelectric conversion element
US20130127005A1 (en) Photovoltaic device and method of manufacturing the same
JP6013198B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP2013168605A (en) Manufacturing method of solar cell
WO2017203751A1 (en) Solar cell and method for manufacturing same, and solar cell panel
TWI496308B (en) Thin film solar cell and manufacturing method thereof
US10580911B2 (en) Photovoltaic element
US20110277824A1 (en) Solar Cell and Method of Manufacturing the Same
JP2014056875A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
JP2014072210A (en) Photoelectric conversion element
JP2014056919A (en) Method of manufacturing photoelectric conversion element
JP7241173B2 (en) Element manufacturing method