JP2014006730A - 乱数生成装置及びそれを有する車載電子制御装置 - Google Patents

Abstract

【課題】疑似乱数には一定の規則性があるため，乱数の生成方法が第三者に漏れると，乱数が予測可能となってしまう。
【解決手段】複数の電子制御装置がそれぞれの電子制御装置に割り当てられた識別子を有するフレームを送信し，複数の電子制御装置がフレームの識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，ＣＰＵがプログラムを実行して生成した記憶データを記憶する第１のメモリと，通信線を介して複数の電子制御装置が送信するフレームを受信しそのフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，取得した演算諸元情報を演算してアクセス先アドレスを生成するアドレス生成部とを有し，ＣＰＵは，第１のメモリからアクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置。
【選択図】 図２

Description

本発明は，乱数生成装置及びそれを有する車載電子制御装置に関する。

従来，車両には各機器を制御する複数の電子制御装置（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ：以下，ＥＣＵと呼ぶ。）が搭載されている。そして，ＥＣＵによって実現されるシステムの一つとして，車両が電子キーから認証情報を無線通信で受信し照合してドアの施錠・解除制御やエンジンの始動制御等を行う電子キーシステムが知られている。

例えば，キーレスエントリーＥＣＵは，電子キーから無線通信で送信されてくる認証情報を受信し，受信した認証情報を予めキーレスエントリーＥＣＵが保持している認証情報と照合してドアの解錠や施錠を制御する。また，イモビライザＥＣＵは，電子キーの認証情報を受信し，イモビライザＥＣＵが保有する認証情報と照合してエンジンの始動を制御する。

このような車両と電子キーとの間で授受する認証情報や，無線通信の際に認証情報を暗号化するための暗号鍵として，乱数が使用されることがある。この乱数には，通常，リニア・フィードバック・シフト・レジスタ（以下，ＬＦＳＲと呼ぶ。）等の乱数生成回路で生成した疑似乱数が使用される。

特開２００４−０１５３０５号公報 特開２００２−２４４８４４号公報

しかしながら，疑似乱数には一定の規則性があるため，乱数の生成方法が第三者に漏れると，乱数が予測可能となってしまう。特に，ＬＦＳＲは一定周期で動作するため，ＬＦＳＲで生成された疑似乱数はランダム性に優れていない。その結果，第三者により容易に解読され，車両の盗難が発生する恐れがある。

そこで，本発明の目的は，ランダム性に優れた乱数を生成する乱数生成装置及びそれを有する車載電子制御装置を提供することとする。

乱数生成装置の第１の側面は，
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，
前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，
前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，
前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，
取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，
前記ＣＰＵは，前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する。

乱数生成装置の第１の側面によれば，ランダム性に優れた乱数を生成することができる。

本実施の形態における車両の制御システムの構成を示す図である。 本実施の形態における電子キーシステムを示す図である。 本実施の形態におけるキーレスエントリーＥＣＵのアドレス生成処理のフローチャートである。 本実施の形態におけるキーレスエントリーＥＣＵの認証処理のフローチャートである。 本実施の形態におけるアドレス生成処理及び認証情報生成処理の具体例を示すタイミングチャートである。

以下，図面を用いて本発明の実施の形態について説明する。本実施の形態では，本発明の乱数装置を使用した具体例として，車両の制御システムを構成するＥＣＵを用いる。

［ＣＡＮの構成］
図１は，本実施の形態における車両の制御システムの構成を示す図である。図１に示すように，車両の制御システム１０は，メータＥＣＵ１１と，ボディコントロールＥＣＵ１２と，キーレスエントリーＥＣＵ１３と，エアコンＥＣＵ１４と，オーディオＥＣＵ１５とを有し，ＥＣＵ１１〜１５はＣＡＮバス１７を介して互いに接続する。

ＣＡＮバス１７は，両端の終端抵抗１６を介して接続される２本の通信線である。ＥＣＵ１１〜１５は，２本の通信線に差動電圧信号を伝播する方式のＣＡＮバス１７を介して信号を送受信する。この方式では，２本の通信線間に電圧差がある場合を信号レベル「０」すなわちドミナントとし，２本の通信線間に電圧差が無い場合を信号レベル「１」すなわちリセッシブとしている。そして，ＥＣＵ１１〜１５は，このような信号のまとまりであるフレームという単位でデータを送受信する。

ＣＡＮバス１７を介して送受信されるフレームには，データを送信するデータ・フレーム，データの送信を要求するリモート・フレーム等がある。例えば，データ・フレームは，先頭から順に，フレームの始まりを示すＳＯＦフィールド，データ種別や送信先ＥＣＵを表す識別子を含むＩＤフィールド，データフィールドのバイト数を示すＣｏｎｔｒｏｌフィールド，送信されるデータに該当するデータフィールド，フレームの終わりを示すＥＯＦフィールド等で構成される。また，リモート・フレームは，データ・フレームからデータフィールドを除いた構成となっている。ＩＤフィールドの識別子は，速度や温度等のデータ種別や送信元のＥＣＵを識別するためにＥＣＵ１１〜１５に割り当てられる。

ＥＣＵ１１〜１５は，フレームの送受信を制御するＣＡＮコントローラをそれぞれ有している。ＥＣＵ１１〜１５は，自分のＣＡＮコントローラを介しＣＡＮバス１７に送出される全てのフレームを受信し，その受信したフレームのＩＤフィールドに含まれる識別子を確認して自分宛てのフレームを取得する。複数のＥＣＵが同時にフレームを送信しようとしてフレームの送信が競合した場合には，フレームのＩＤフィールドに含まれる識別子に基づいて，フレームの送信の優先順位が決定される。

［電子キーシステム］
図２は，本実施の形態における電子キーシステムを示す図である。電子キーシステム２０は，キーレスエントリーＥＣＵ１３と電子キー４１とを有する。

電子キー４１は，認証要求信号と共に電子キー４１の認証情報をキーレスエントリーＥＣＵ１３に送信する。そして，キーレスエントリーＥＣＵ１３は，電子キー４１から認証情報を無線通信で受信すると後述する認証処理を開始し，キーレスエントリーＥＣＵ１３が予め保管している認証情報と受信した認証情報とを照合する。

互いの認証情報が一致すると，ドアの解錠又は施錠が行われる。それと共に，キーレスエントリーＥＣＵ１３は，新たな認証情報を生成してキーレスエントリーＥＣＵ１３の認証情報を更新し，電子キー４１に対して最新の認証情報を送信する。電子キー４１は，キーレスエントリーＥＣＵ１３から最新の認証情報を受信すると，保管していた認証情報を，受信した最新の認証情報に更新する。そして，キーレスエントリーＥＣＵ１３は，再び電子キー４１から認証番号を受信すると，同様にして認証処理を行う。

このように，本実施の形態では，キーレスエントリーＥＣＵ１３は電子キー４１を認証するときに認証情報を照合するだけでなく，新たな認証情報を生成する。認証情報には，第三者により容易に解読されないよう予測困難なデータを使用する必要がある。

そこで，本実施の形態では，後述するように，キーレスエントリーＥＣＵ１３が有するＲＡＭ２９の所定のアドレス（以下，アクセス先アドレスと呼ぶ。）に記憶されているデータが，認証情報として使用される。このアクセス先アドレスは，後述するアドレス生成処理によりランダムに生成される。また，キーレスエントリーＥＣＵ１３の動作を制御するＣＰＵ２８がプログラムを実行して所定の動作をするとき，ＲＡＭ２９のいずれかのアドレスに記憶されているデータ（以下，記憶データと呼ぶ。）は変化するため，ＲＡＭ２９の各アドレスの記憶データも予測が困難な乱数である。これにより，キーレスエントリーＥＣＵ１３はランダム性に優れた乱数を生成することができ，その乱数を認証情報に使用することで車両のセキュリティを向上させることができる。

［キーレスエントリーＥＣＵ及び電子キーの構成と動作］
次に，図２〜図４を参照して，キーレスエントリーＥＣＵ１３及び電子キー４１の構成，アドレス生成処理，認証処理について説明する。なお，図３は，本実施の形態におけるキーレスエントリーＥＣＵのアドレス生成処理のフローチャートである。また，図４は，本実施の形態におけるキーレスエントリーＥＣＵの認証処理のフローチャートである。

図２に示すように，キーレスエントリーＥＣＵ１３は，認証情報の生成や照合を行うマイコン２１と，電子キー４１と認証情報を送受信するための無線通信部３１とを有する。また，マイコン２１は，ＣＡＮコントローラ２２と，フリーランタイマ２３と，ラッチ回路２４と，演算回路２５と，オーバーフロー検出器２６と，ＣＰＵ２８と，ＲＯＭ２７と，ＲＡＭ２９と，不揮発性の認証情報保管メモリ３０とを有する。

ＣＡＮコントローラ２２は，ＣＡＮバス１７に送出される全てのフレームを受信する。フリーランタイマ２３は，タイマカウント値が所定の値に達するとラッチ回路２４に起動信号ＥＮＢを出力する（Ｓ１０ＹＥＳ）。ラッチ回路２４は，起動信号ＥＮＢに応答してＣＡＮコントローラ２２が受信したフレームから識別子ＩＤをラッチし出力する（Ｓ１１）。つまり，ラッチ回路２４は，ＣＡＮコントローラ２２を介し，フリーランタイマ２３の所定の周期ΔＴａでＣＡＮバス１７から識別子ＩＤを取得する。なお，この識別子ＩＤは，演算回路２５での演算処理の諸元となる演算諸元情報である。

演算回路２５は，オーバーフロー検出器２６からフィードバックされた積算値に対して，ラッチ回路２４から出力された識別子ＩＤを加算し，加算結果をオーバーフロー検出器２６に出力する（Ｓ１２）。オーバーフロー検出器２６は，演算回路２５から出力された加算結果について，ＲＡＭ２９に割り当てられたアドレス領域内のアドレスの最大値を超えていないか判定する（Ｓ１３）。

加算結果がＲＡＭ２９に割り当てられたアドレス領域内のアドレスの最大値を超えていない場合（Ｓ１３ＮＯ），オーバーフロー検出器２６は，加算結果を積算値として出力する（Ｓ１４）。加算結果がＲＡＭ２９に割り当てられたアドレス領域内のアドレスの最大値を超えた場合（Ｓ１３ＯＫ），オーバーフロー検出器２６は，ＲＡＭ２９に割り当てられた所定のアドレス領域内のアドレスの最小値を積算値として出力し，それと共に積算値をアドレス値としてＣＰＵ２８に出力する（Ｓ１５）。つまり，積算値及びアドレス値は，フリーランタイマ２３の所定の周期で更新される。

ＣＰＵ２８は，ＲＯＭ２７に記憶された認証処理制御プログラムや無線通信制御プログラム等，キーレスエントリーＥＣＵ１３の動作を制御する各種プログラムを実行する。ＲＡＭ２９は，ＣＰＵ２８がＲＯＭ２７からロードした各種プログラムや一時的なデータ等を記憶する。つまり，ＣＰＵ２８がプログラムを実行して所定の動作をするとき，ＲＡＭ２９のいずれかの記憶データは更新される。認証情報保管メモリ３０は，電子キーから受信した認証情報と照合するための認証情報を記憶する不揮発性メモリである。

ＣＰＵ２８は，無線通信部３１を介し，電子キー４１から認証要求信号と共に電子キー４１の認証情報を受信すると（Ｓ２０ＹＥＳ），認証情報保管メモリ３０に予め記憶された認証情報と照合を行う（Ｓ２１）。認証情報が一致した場合（Ｓ２２ＹＥＳ），ＣＰＵ２８は，オーバーフロー検出器２６から出力されたアドレス値をアクセス先アドレスとして，ＲＡＭ２９からアクセス先アドレスの記憶データを読み出す。そして，ＣＰＵ２８は，読み出した記憶データを最新の認証情報として認証情報保管メモリ３０を更新し（Ｓ２３），無線通信部３１を介して電子キー４１に最新の認証情報を送信する（Ｓ２４）。

電子キー４１は，ＣＰＵ４２と，認証情報保管メモリ４３と，無線通信部４４とを有する。認証情報保管メモリ４３は，キーレスエントリーＥＣＵ１３から受信した認証情報を記憶する不揮発性メモリである。ＣＰＵ４２は，無線通信部４４を介して，認証要求信号と共に認証情報保管メモリ４３の認証情報をキーレスエントリーＥＣＵ１３に送信する。また，ＣＰＵ４２は，キーレスエントリーＥＣＵ１３から最新の認証情報を受信し，認証情報保管メモリ４３に記憶していた認証情報を，受信した最新の認証情報に更新する。

［アドレス生成処理及び認証情報生成処理］
ここで，キーレスエントリーＥＣＵ１３の動作の具体例について説明する。図５は，本実施の形態におけるアドレス生成処理及び認証情報生成処理の具体例を示すタイミングチャートである。図５では，フリーランタイマ２３の起動信号ＥＮＢの波形と，ＣＡＮコントローラ２２が受信したデータに含まれる識別子ＩＤと，ラッチ回路２４が出力した識別子ＩＤの内容と，演算回路２５の加算結果と，オーバーフロー検出器２６が出力した積算値と，ＣＰＵ２８が電子キー４１から受信した認証要求信号の波形及び認証情報と，認証情報保管メモリ３０に記憶されている認証情報とが示されている。

図５では，ＣＡＮバス１７にはＥＣＵ１１〜１５のいずれかからフレームが出力されている。また，ＲＡＭ２９は，「０Ｘ７０００」から「０Ｘ８０００」までのアドレスを割り当てられており，ＣＰＵ２８がプログラムを実行して所定の動作をするとき，いずれかのアドレスの記憶データが変化する。

なお，ラッチ回路２４のラッチ動作の度に識別子ＩＤができるだけ変化するように，フリーランタイマ２３の所定の周期ΔＴａは，ＣＡＮバス１７を介したフレームの送信の間隔ΔＴｂよりも長いものとする。例えば，通常，ＣＡＮにおけるデータ・フレームの送信間隔はΔＴｂ＝１０ｍｓであるため，フリーランタイマ２３の周期をΔＴａ＝１２４ｍｓとする。

また，電子キー４１が受信する度に電子キー４１に新たに保管される認証情報ができるだけ変化するように，周期ΔＴａは，ユーザによる電子キー４１の操作に基づいて電子キー４１から連続して認証要求信号が送信された場合における，ＣＰＵ２９の受信間隔ΔＴｃに比べて短いものとする。例えば，ΔＴｃ＝５００ｍｓに対して，ΔＴａ＝１２４ｍｓとする。

時間Ｔ１で，フリーランタイマ２３のタイマカウント値が所定の値に達して，起動信号ＥＮＢが立ち上がる。ラッチ回路２４は，これに応答してＣＡＮコントローラ２２が受信したフレームから，例えばボディコントロールＥＣＵ１２の識別子ＩＤ「０Ｘ２５」を取得し出力する。そして，演算回路２５は，ラッチ回路２４から出力された識別子ＩＤ「０Ｘ２５」を積算値「０Ｘ７０００」に加算し，加算結果「０Ｘ７０２５」を出力する。そして，オーバーフロー検出器２６は，加算結果「０Ｘ７０２５」がＲＡＭ２９のアドレスの最大値「０Ｘ８０００」に達していないため，積算値「０Ｘ７０２５」及びアドレス値「０Ｘ７０２５」を出力する。時間Ｔ１では，ＣＰＵ２８は電子キー４１から認証要求信号を受信していないため，認証情報保管メモリ３０は，認証情報「乱数Ａ」を維持する。

時間Ｔ２で，ＣＰＵ２８が電子キー４１から認証要求信号と認証情報「乱数Ａ」を受信すると，受信した認証情報と認証情報保管メモリ３０の認証情報と比較する。認証情報は「乱数Ａ」で一致しているため，ＣＰＵ２８はオーバーフロー検出器２６が出力するアドレス値「０Ｘ７０２５」をアクセス先アドレスとして，ＲＡＭ２９から記憶データを読み出す。そして，ＣＰＵ２８は，認証情報保管メモリ３０の認証情報を「乱数Ａ」から「乱数Ｂ」に更新し，さらに電子キー４１に対して認証情報「乱数Ｂ」を送信する。

時間Ｔ３及びＴ４で，フリーランタイマ２３の起動信号ＥＮＢが立ち上がると，時間Ｔ１のときと同様にして，ラッチ回路２４，演算回路２５，オーバーフロー検出器２６は，それぞれ新たな値を出力する。

時間Ｔ５で，ＣＰＵ２８が電子キー４１から認証要求信号と認証情報「乱数Ｂ」を受信すると，電子キー４１の認証情報「乱数Ｂ」が照合される。そして，電子キー４１の認証情報は認証情報保管メモリ３０の認証情報と一致しているため，時間Ｔ２のときと同様にして，認証情報保管メモリ３０の認証情報が「乱数Ｃ」に更新され，電子キー４１に対して認証情報「乱数Ｃ」が送信される。

時間Ｔ６で，フリーランタイマ２３の起動信号ＥＮＢが立ち上がると，時間Ｔ１のときと同様にして，ラッチ回路２４，演算回路２５はそれぞれ新たな値を出力する。演算回路２５の加算結果「０Ｘ８０４８」がＲＡＭ２９のアドレスの最大値「０Ｘ８０００」に達しているため，オーバーフロー検出器２６は，積算値をＲＡＭ２９のアドレスの最小値「０Ｘ７０００」にリセットして，積算値「０Ｘ７０００」及びアドレス値「０Ｘ７０００」を出力する。

以上のように，本実施の形態では，キーレスエントリーＥＣＵ１３は，ＲＡＭ２９から，アドレス生成処理で生成したアクセス先アドレスの記憶をデータ読み出して，認証情報として使用する。特に，ＲＡＭ２９の各アドレスに記憶されている記憶データは，キーレスエントリーＥＣＵ１３が動作する度に変化するため，予測が困難である。さらに，通常，ＣＡＮバス１７に出力されるフレームの出力タイミングや，送信元ＥＣＵ，データ内容は予測が困難であるため，オーバーフロー検出器２６から出力される積算値であるアクセス先アドレスもランダム性が高い。したがって，キーエントリーＥＣＵ１３が生成する認証情報はランダム性に優れている。

また，キーエントリーＥＣＵ１３は，電子キー４１に送信した認証情報を認証情報保管メモリ３０に記憶し，その後電子キー４１から受信した認証情報と認証情報保管メモリ３０の認証情報とを照合する。そして，認証情報が一致した場合には，ＲＡＭ２９から記憶データを読み出して新たな認証情報をキーエントリーＥＣＵ１３に送信する。

このようにして，キーエントリーＥＣＵ１３は，認証情報の照合が正常に行われる度に，ランダム性に優れた乱数で認証情報を更新することにより，セキュリティを向上させている。

なお，本実施の形態ではアクセス先アドレスを生成するために，ＣＡＮコントローラ２２が受信したフレームに含まれる識別子ＩＤが演算諸元情報として使用されているが，他のフィールドの情報を使用してもよい。例えば，ＣＡＮコントローラ２２がＣＡＮバス１７を介してメータＥＣＵ１１から出力されるフレームを受信し，受信したフレームのデータフィールドに含まれるデータ，例えば速度情報や温度情報等車両の状態量情報のように予測が困難なデータを用いてもよい。

この場合，ラッチ回路２４は，ＣＡＮコントローラ２２の受信したフレームから状態量情報を取得して出力する。演算回路２５は，ラッチ回路２４から出力された状態量情報を積算値に加算して加算結果を出力する。そして，オーバーフロー検出器２６は，上述と同様にして積算値を出力する。

また，本実施の形態ではアクセス先アドレスを生成するために，積算値に識別子ＩＤを加算したが，他の演算方法を用いてもよい。例えば，演算回路２５が積算値から識別子ＩＤを減算し，減算結果がＲＡＭ２９に割り当てられたアドレス領域内のアドレスの最小値よりも小さくなった場合には，オーバーフロー検出器２６がＲＡＭ２９に割り当てられたアドレス領域内のアドレスの最大値にリセットするようにしてもよい。

また，ＲＡＭ２９のアクセス先アドレスから読み出した記憶データを，無線通信の際に認証情報を暗号化するための暗号鍵として使用してもよい。これにより，認証情報だけでなく暗号鍵もランダムになるため車両のセキュリティが向上する。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，
前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，
前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，
前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，
取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，
前記ＣＰＵは，前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置。

（付記２）
付記１において，
前記演算諸元情報は，前記識別子又はデータのいずれかである乱数生成装置。

（付記３）
付記１において，
前記アドレス生成部は，所定の初期値に前記演算諸元情報を前記所定の周期で積算して前記アクセス先アドレスを生成し，積算結果が前記第１のメモリに割り当てられたアドレス領域の最大値を超えたとき，前記第１のメモリに割り当てられたアドレス領域の最小値を前記アクセス先アドレスにし，前記積算結果をリセットする乱数生成装置。

（付記４）
付記１において，
前記アドレス生成部は，所定の初期値から前記演算諸元情報を前記所定の周期で繰り返し減算して前記アクセス先アドレスを生成し，減算結果が前記第１のメモリに割り当てられたアドレス領域の最小値よりも小さいとき，前記第１のメモリに割り当てられたアドレス領域の最大値を前記アクセス先アドレスにし，前記減算結果をリセットする乱数生成装置。

（付記５）
付記１において，
前記複数の電子制御装置が前記フレームを送信する間隔は，前記所定の周期よりも短い乱数生成装置。

（付記６）
付記１において，
前記識別子は，前記複数の電子制御装置による前記通信線を介した前記フレームの送信が競合した場合に，前記フレームの送信の優先順位を決定する乱数生成装置。

（付記７）
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，前記ＣＰＵは前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置を有し，
前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。

（付記８）
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，前記ＣＰＵは前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置と，
前記乱数を記憶する第２のメモリと，
他の無線通信装置と無線通信を行う無線通信部とを有し，
前記ＣＰＵは，前記無線通信部を介して前記他の無線通信装置から認証情報を受信し，受信した前記認証情報と前記第２のメモリに記憶されている前記乱数を比較して，前記受信した認証情報と前記前記第２のメモリに記憶されている前記乱数とが一致した場合，前記アドレス生成部から最新のアクセス先アドレスを取得し，前記第１のメモリから前記最新のアクセス先アドレスの記憶データを読み出して最新の乱数を生成し，前記最新の乱数を前記第２のメモリに記憶して，前記無線通信部を介し前記他の無線通信装置に前記最新の乱数を送信する電子制御装置。

（付記９）
付記８において，
前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。

１０：車両の制御システム
１１〜１５：ＥＣＵ
１６：終端抵抗
１７：ＣＡＮバス
２１：マイコン
４１：電子キー

Claims (7)

1. 複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，
   前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，
   前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，
   前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，
   取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，
   前記ＣＰＵは，前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置。
2. 請求項１において，
   前記演算諸元情報は，前記識別子又はデータのいずれかである乱数生成装置。
3. 請求項１において，
   前記アドレス生成部は，所定の初期値に前記演算諸元情報を前記所定の周期で積算して前記アクセス先アドレスを生成し，積算結果が前記第１のメモリに割り当てられたアドレス領域の最大値を超えたとき，前記第１のメモリに割り当てられたアドレス領域の最小値を前記アクセス先アドレスにし，前記積算結果をリセットする乱数生成装置。
4. 請求項１において，
   前記アドレス生成部は，所定の初期値から前記演算諸元情報を前記所定の周期で繰り返し減算して前記アクセス先アドレスを生成し，減算結果が前記第１のメモリに割り当てられたアドレス領域の最小値よりも小さいとき，前記第１のメモリに割り当てられたアドレス領域の最大値を前記アクセス先アドレスにし，前記減算結果をリセットする乱数生成装置。
5. 請求項１において，
   前記識別子は，前記複数の電子制御装置による前記通信線を介した前記フレームの送信が競合した場合に，前記フレームの送信の優先順位を決定する乱数生成装置。
6. 複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，前記ＣＰＵは前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置を有し，
   前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。
7. 複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し，前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって，前記乱数生成装置の動作を制御するプログラムを実行するＣＰＵと，前記ＣＰＵが前記プログラムを実行して生成した記憶データを記憶する第１のメモリと，前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し，受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と，取得した前記演算諸元情報を演算して，アクセス先アドレスを生成するアドレス生成部とを有し，前記ＣＰＵは前記第１のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置と，
   前記乱数を記憶する第２のメモリと，
   他の無線通信装置と無線通信を行う無線通信部とを有し，
   前記ＣＰＵは，前記無線通信部を介して前記他の無線通信装置から認証情報を受信し，受信した前記認証情報と前記第２のメモリに記憶されている前記乱数を比較し，前記受信した認証情報と前記前記第２のメモリに記憶されている前記乱数とが一致した場合，前記アドレス生成部から最新のアクセス先アドレスを取得し，前記第１のメモリから前記最新のアクセス先アドレスの記憶データを読み出して最新の乱数を生成し，前記最新の乱数を前記第２のメモリに記憶して，前記無線通信部を介し前記他の無線通信装置に前記最新の乱数を送信する電子制御装置。

Images