JP2013144613A - Method for manufacturing glass substrate used for forming through-electrode of semiconductor device - Google Patents
Method for manufacturing glass substrate used for forming through-electrode of semiconductor device Download PDFInfo
- Publication number
- JP2013144613A JP2013144613A JP2010097226A JP2010097226A JP2013144613A JP 2013144613 A JP2013144613 A JP 2013144613A JP 2010097226 A JP2010097226 A JP 2010097226A JP 2010097226 A JP2010097226 A JP 2010097226A JP 2013144613 A JP2013144613 A JP 2013144613A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- excimer laser
- laser light
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 207
- 239000000758 substrate Substances 0.000 title claims abstract description 192
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000001678 irradiating effect Effects 0.000 claims abstract description 15
- 230000003287 optical effect Effects 0.000 claims abstract description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000011651 chromium Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000035515 penetration Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011734 sodium Substances 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
- B23K26/382—Removing material by boring or cutting by boring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Laser Beam Processing (AREA)
- Glass Compositions (AREA)
- Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
Abstract
Description
本発明は、半導体デバイス貫通電極形成用のガラス基板の製造方法に関する。 The present invention relates to a method for producing a glass substrate for forming a semiconductor device through electrode.
高密度実装化に伴うプリント回路基板の高密度化の要求に応えるため、複数のプリント回路基板を積層した多層プリント回路基板が開発されている。このような多層回路基板では、樹脂製の絶縁層にビアホールと呼ばれる直径100μm以下程度の微細な貫通孔を形成し、この内部にメッキを施して、上下に積層されたプリント回路基板間の導電層同士を電気的に接続する。 In order to meet the demand for higher density of printed circuit boards accompanying higher density mounting, multilayer printed circuit boards in which a plurality of printed circuit boards are stacked have been developed. In such a multilayer circuit board, a fine through-hole having a diameter of about 100 μm or less called a via hole is formed in a resin insulating layer, and plating is performed on the inside thereof, and a conductive layer between printed circuit boards stacked vertically. Connect each other electrically.
このような貫通孔をより容易に形成する方法として、特許文献1、2には、多数の貫通穴が形成されたマスクを介して、絶縁層にレーザ光を照射する方法が記載されている。この方法によれば、樹脂製の絶縁層に複数の貫通孔を同時に空けることができるので、多数の貫通孔(ビアホール)をより容易に形成することができると考えられる。 As a method of forming such a through hole more easily, Patent Documents 1 and 2 describe a method of irradiating the insulating layer with laser light through a mask in which a large number of through holes are formed. According to this method, since a plurality of through holes can be simultaneously formed in the resin insulating layer, it is considered that a large number of through holes (via holes) can be formed more easily.
また、ICチップの小型化、薄型化の要求に応えるため、近年ウェハレベルパッケージ(WLP)技術が盛んに利用されている。これは、パッケージサイズをICチップと同等に抑えることが可能な技術であり、ICが形成されたウェハ表面において、半導体パッケージとして必要な再配線、ハンダバンプ加工、樹脂封止等を行い、その後にダイシング加工により、各チップを個片化する。WLP技術では、通常シリコンウェハを樹脂で封止したものをダイシング加工により個片化しているが、近年、信頼性の面から陽極接合技術等により、ガラスをシリコンに接着したものが用いられるようになってきた。 Further, in order to meet the demand for smaller and thinner IC chips, in recent years, wafer level package (WLP) technology has been actively used. This is a technology that enables the package size to be reduced to the same size as an IC chip. On the surface of the wafer on which the IC is formed, rewiring, solder bump processing, resin sealing, etc. necessary for a semiconductor package are performed, followed by dicing. Each chip is separated into individual pieces by processing. In the WLP technology, a silicon wafer sealed with resin is usually separated into pieces by dicing, but recently, from the viewpoint of reliability, glass bonded to silicon by anodic bonding technology or the like has been used. It has become.
また、半導体デバイスの小型化、高速化、低消費電力化の要求がより一層高まる中、複数のLSIからなるシステムを1つのパッケージに収める、システムインパッケージ(SiP)技術と3次元実装技術を組み合わせた3次元SiP技術の開発も進められている。この場合、ワイヤーボンディング技術では、微細なピッチに対応することができないため、貫通電極を用いたインターポーザと呼ばれる中継基板が必要となる。 In addition, with increasing demands for smaller, faster, and lower power consumption of semiconductor devices, a combination of system-in-package (SiP) technology and three-dimensional mounting technology, which accommodates multiple LSI systems in one package Development of three-dimensional SiP technology is also underway. In this case, since the wire bonding technology cannot cope with a fine pitch, a relay substrate called an interposer using through electrodes is required.
上記のような樹脂製の絶縁層は、反りや変形等の影響があるため、位置決め精度が悪くなり、高密度実装用には不向きである。従って、上記樹脂製絶縁層の代わりとなる材料を、基板材料に適用することが望まれている。 The resin insulating layer as described above is affected by warpage, deformation, etc., so that the positioning accuracy is deteriorated and is not suitable for high-density mounting. Therefore, it is desired to apply a material that can replace the resin insulating layer to the substrate material.
例えば、貫通電極を有するインターポーザ材料として、シリコンを使用することが検討されている。シリコンは、ドライエッチングにより比較的容易に微細孔加工を行うことができるからである。しかしながら、シリコンは、半導体であり、絶縁性を確保するためには、貫通孔の内壁を絶縁処理する必要がある。また、このような絶縁処理は、今後、貫通孔の寸法が微細化されるにつれ、より難しくなるものと予想される。 For example, the use of silicon as an interposer material having through electrodes has been studied. This is because silicon can be processed with fine holes relatively easily by dry etching. However, since silicon is a semiconductor, it is necessary to insulate the inner wall of the through hole in order to ensure insulation. Further, such an insulation process is expected to become more difficult as the size of the through-hole is reduced in the future.
従って、上記樹脂製絶縁層の代わりに、絶縁性のガラス基板を用いることが要望されている。例えば、ガラス基板に複数の微細な貫通孔を形成することができれば、そのようなガラス基板は、インターポーザとして適用することができる。 Therefore, it is desired to use an insulating glass substrate instead of the resin insulating layer. For example, if a plurality of fine through holes can be formed in a glass substrate, such a glass substrate can be applied as an interposer.
しかしながら、樹脂製の絶縁層に貫通孔を形成する場合と同様の条件で、ガラス基板にレーザ光を照射しても、ガラス基板に、多数の微細な貫通孔を適正に形成することは極めて難しい場合がある。ガラスは、樹脂と比較して加工性が劣る可能性がある。また、ガラスは、脆性材料であるので、適正な条件でレーザ加工を行わない限り、ガラス基板にクラックや変形を発生させずに、微細な貫通孔を形成することは難しい。 However, even if the glass substrate is irradiated with laser light under the same conditions as in the case where through holes are formed in a resin insulating layer, it is extremely difficult to properly form a large number of fine through holes in the glass substrate. There is a case. Glass may be inferior in workability compared to resin. Further, since glass is a brittle material, it is difficult to form fine through-holes without causing cracks or deformation in the glass substrate unless laser processing is performed under appropriate conditions.
一方、ウェットエッチング技術やドライエッチング技術を使用すれば、ガラス基板にも、複数の貫通孔を同時に形成することは可能であると思われる。しかしながら、この場合、工程が複雑となり、加工時間が長くなるとともに、廃液処理等の問題も発生する可能性がある。 On the other hand, if a wet etching technique or a dry etching technique is used, it is possible to simultaneously form a plurality of through holes in a glass substrate. However, in this case, the process becomes complicated, the processing time becomes long, and problems such as waste liquid processing may occur.
本発明は、以上のような問題に鑑みなされたものであり、本発明では、ガラス基板にレーザ光を照射することにより、ガラス基板にクラックや変形等を生じさせることなく、複数の貫通孔を適正に形成することが可能な、半導体デバイス貫通電極形成用のガラス基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems. In the present invention, by irradiating a glass substrate with laser light, a plurality of through-holes can be formed without causing cracks or deformation in the glass substrate. It aims at providing the manufacturing method of the glass substrate for semiconductor device penetration electrode formation which can be formed appropriately.
本発明では、半導体デバイス貫通電極形成用のガラス基板の製造方法であって、
(1)厚さが0.01mm〜5mmの、SiO2含有量が50wt%〜70wt%のガラス基板であって、平均熱膨張係数が10×10−7/K〜50×10−7/Kのガラス基板を準備し、
(2)前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、
(3)前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置し、
(4)前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射することにより、前記ガラス基板に貫通孔が形成される、製造方法が提供される。
In the present invention, a method for producing a glass substrate for forming a semiconductor device through electrode,
(1) thickness of 0.01 mm to 5 mm, SiO 2 content of a glass substrate of 50 wt% to 70 wt%, average thermal expansion coefficient of 10 × 10 -7 / K~50 × 10 -7 / K Prepare a glass substrate
(2) The glass substrate is disposed on an optical path of excimer laser light from an excimer laser light generator,
(3) A mask having no through-opening is disposed on the optical path between the excimer laser light generator and the glass substrate,
(4) A manufacturing method is provided in which a through-hole is formed in the glass substrate by irradiating the glass substrate with the excimer laser light along the optical path from the excimer laser light generator.
ここで、本発明による製造方法において、前記貫通開口を有さないマスクは、前記エキシマレーザ光に対して透明な基材の表面に、反射層のパターンを設置することにより構成されても良い。 Here, in the manufacturing method according to the present invention, the mask having no through-opening may be configured by providing a pattern of a reflective layer on a surface of a substrate transparent to the excimer laser light.
また、本発明による製造方法において、前記反射層は、Cr(クロム)、Ag(銀)、Al(アルミニウム)、およびAu(金)のうちの少なくとも一つの金属を、前記透明な基材の表面に設置することにより構成されても良い。 In the manufacturing method according to the present invention, the reflective layer may be made of at least one metal selected from Cr (chromium), Ag (silver), Al (aluminum), and Au (gold). You may comprise by installing in.
また、本発明による製造方法において、前記反射層のパターンは、前記反射層が設置されている部分と、略円形状の前記反射層が設置されていない部分とを有しても良い。 In the manufacturing method according to the present invention, the pattern of the reflective layer may include a portion where the reflective layer is provided and a portion where the substantially circular reflective layer is not provided.
また、本発明による製造方法において、前記エキシマレーザ光を照射するステップは、照射フルエンスが2〜20J/cm2である前記エキシマレーザ光を、前記照射フルエンス(J/cm2)とショット数(回)と前記ガラス基板の厚さ(mm)との積が、1000〜30000となるように照射するステップを有しても良い。 In the method according to the invention, the step of irradiating the excimer laser beam, the excimer laser beam irradiation fluence is 2~20J / cm 2, the irradiation fluence (J / cm 2) and the number of shots (times ) And the thickness (mm) of the glass substrate may include a step of irradiating so that the product is 1000 to 30000.
また、本発明による製造方法において、前記エキシマレーザ光を照射するステップにより、前記ガラス基板に、0.1゜〜20゜のテーパ角を有するテーパ形状の貫通孔が形成されても良い。 In the manufacturing method according to the present invention, a tapered through hole having a taper angle of 0.1 ° to 20 ° may be formed in the glass substrate by the step of irradiating the excimer laser beam.
また、本発明による製造方法において、前記エキシマレーザ光は、KrFレーザ、ArFレーザ、またはF2レーザのいずれかであっても良い。 In the manufacturing method according to the present invention, the excimer laser light may be any one of a KrF laser, an ArF laser, and an F 2 laser.
本発明では、ガラス基板にレーザ光を照射することにより、ガラス基板にクラックや変形等を生じさせることなく、複数の貫通孔を適正に形成することが可能な、半導体デバイス貫通電極形成用のガラス基板の製造方法を提供することができる。 In the present invention, a glass for forming a semiconductor device through electrode that can appropriately form a plurality of through holes without causing cracks or deformation in the glass substrate by irradiating the glass substrate with laser light. A method for manufacturing a substrate can be provided.
以下、図面により本発明について説明する。 The present invention will be described below with reference to the drawings.
(本発明による製造方法によって得られるガラス基板について)
まず最初に、本発明における半導体デバイス貫通電極形成用のガラス基板の製造方法によって得られるガラス基板について、説明する。
(About the glass substrate obtained by the manufacturing method by this invention)
First, the glass substrate obtained by the manufacturing method of the glass substrate for semiconductor device penetration electrode formation in this invention is demonstrated.
本発明の製造方法によって得られる半導体デバイス貫通電極形成用のガラス基板(以下、単に「本発明のガラス基板」とも称する)は、厚さが0.01mm以上5mm以下であり、50℃から300℃における平均熱膨張係数(以下、単に「熱膨張係数」ともいう。)が10×10−7/K以上50×10−7/K以下のものである。また、本発明のガラス基板は、SiO2含有量が50wt%〜70wt%の範囲にある。 A glass substrate for forming a semiconductor device through electrode obtained by the production method of the present invention (hereinafter, also simply referred to as “glass substrate of the present invention”) has a thickness of 0.01 mm or more and 5 mm or less, and is 50 ° C. to 300 ° C. The average thermal expansion coefficient (hereinafter, also simply referred to as “thermal expansion coefficient”) is 10 × 10 −7 / K or more and 50 × 10 −7 / K or less. Further, the glass substrate of the present invention, SiO 2 content is in the range of 50 wt% to 70 wt%.
通常のガラス基板は、その性状によっては、前述のような多層回路基板の絶縁層、WLP用ガラス、またはインターポーザとして用いることができない場合があると考えられる。シリコンウェハ上にガラス製絶縁層を積層し、シリコンウェハとガラス製絶縁層を接合したりする際に、絶縁層やWLPガラスがシリコンウェハから剥離したり、ウェハが反ったりしてしまう場合が想定されるからである。また、ガラスをインターポーザとして使用する場合、シリコンで構成されたチップとガラス製インターポーザとの熱膨張差によって、部品に反りが生じる危険性がある。 It is considered that a normal glass substrate may not be used as an insulating layer of a multilayer circuit board as described above, a glass for WLP, or an interposer depending on its properties. When a glass insulating layer is laminated on a silicon wafer and the silicon wafer and the glass insulating layer are bonded, the insulating layer or WLP glass may be peeled off from the silicon wafer or the wafer may be warped. Because it is done. Further, when glass is used as an interposer, there is a risk of warping of parts due to a difference in thermal expansion between the chip made of silicon and the glass interposer.
これに対して、本発明のガラス基板は、熱膨張係数が前述の範囲にある。従って、本発明のガラス基板は、シリコンウェハ上に積層したり、あるいは逆に、上部にシリコンによって構成されたチップを積層したりしても、ガラス基板とシリコンウェハとの間で剥離が生じたり、シリコンウェハが変形したりすることが生じ難い。 On the other hand, the glass substrate of this invention has a thermal expansion coefficient in the above-mentioned range. Therefore, even if the glass substrate of the present invention is laminated on a silicon wafer, or conversely, a chip composed of silicon is laminated on the top, peeling between the glass substrate and the silicon wafer may occur. It is difficult for the silicon wafer to be deformed.
特に、ガラス基板の熱膨張係数は、25×10−7/K以上45×10−7/K以下であることが好ましく、30×10−7/K以上40×10−7/K以下であることがより好ましい。この場合、よりいっそう剥離および/または変形が抑制される。なお、マザーボードなどの樹脂基板とマッチングを得る必要がある場合は、ガラス基板の熱膨張係数は、35×10−7/K以上であることが好ましい。 In particular, the thermal expansion coefficient of the glass substrate is preferably 25 × 10 −7 / K or more and 45 × 10 −7 / K or less, and is 30 × 10 −7 / K or more and 40 × 10 −7 / K or less. It is more preferable. In this case, peeling and / or deformation is further suppressed. In addition, when it is necessary to obtain matching with a resin substrate such as a mother board, it is preferable that the thermal expansion coefficient of the glass substrate is 35 × 10 −7 / K or more.
なお、本発明において、50℃から300℃における平均熱膨張係数は、示差熱膨張計(TMA)を用いて測定し、JIS R3102(1995年度)に基づいて求めた値を意味する。 In the present invention, the average coefficient of thermal expansion from 50 ° C. to 300 ° C. means a value obtained by measuring using a differential thermal dilatometer (TMA) and based on JIS R3102 (1995).
本発明のガラス基板は、厚さが0.01mm以上5mm以下である。ガラス基板の厚さが5mmよりも厚くなると、貫通孔の形成に時間がかかり、また0.01mm未満になると、割れなどの問題が生じるようになるからである。本発明のガラス基板の厚さは、0.02〜3mmであることがより好ましく、0.02〜1mmであることがさらに好ましい。ガラス基板の厚さは、0.05mm以上0.4mm以下であることが特に好ましい。 The glass substrate of the present invention has a thickness of 0.01 mm to 5 mm. This is because when the thickness of the glass substrate is greater than 5 mm, it takes time to form the through-hole, and when it is less than 0.01 mm, problems such as cracking occur. The thickness of the glass substrate of the present invention is more preferably 0.02 to 3 mm, and further preferably 0.02 to 1 mm. The thickness of the glass substrate is particularly preferably from 0.05 mm to 0.4 mm.
本発明のガラス基板は、SiO2含有量が50wt%以上70wt%以下である。SiO2含有量がこれより多くなると、貫通孔の形成の際に、ガラス基板の裏面に、クラックが発生しやすくなる。さらに好ましくは、SiO2含有量が55wt%以上62wt%以下である。 The glass substrate of the present invention has a SiO 2 content of 50 wt% or more and 70 wt% or less. If the SiO 2 content is higher than this, cracks are likely to occur on the back surface of the glass substrate during the formation of the through holes. More preferably, the SiO 2 content is 55 wt% or more and 62 wt% or less.
ガラスのクラック発生挙動は、SiO2含有量が多いガラスと少ないガラスでは異なることが知られており、SiO2含有量が極めて多いガラスは、物体との接触などにより、コーン形状のクラックが生成しやすくなる。一方、SiO2含有量が極端に少ないガラスは、物体との接触などにより、割れが生成しやすい。従って、ガラス基板中のSiO2含有量を制御することによって、割れやクラックを、生成しにくくすることができる。 It is known that the cracking behavior of glass differs between glass with high SiO 2 content and glass with low SiO 2 content. Glass with extremely high SiO 2 content generates cone-shaped cracks due to contact with objects. It becomes easy. On the other hand, a glass having an extremely low SiO 2 content is likely to be cracked due to contact with an object. Therefore, it is possible to make it difficult to generate cracks and cracks by controlling the SiO 2 content in the glass substrate.
本発明のガラス基板は、アルカリ含有率が低いものであることが好ましい。具体的には、ナトリウム(Na)とカリウム(K)との合計含有量は、酸化物換算で3.5質量%以下であることが好ましい。合計含有量が3.5質量%を超えると、熱膨張係数が50×10−7/Kを超える可能性が高くなる。ナトリウム(Na)とカリウム(K)との合計含有量は、3質量%以下であることがより好ましい。本発明のガラス基板を高周波デバイスに用いる場合、あるいは例えば、50μm以下の貫通孔を200μm以下のピッチで多数形成する場合など、極めて微細なピッチで多数の貫通孔を形成する場合は、ガラス基板は、無アルカリガラスであることが特に好ましい。 The glass substrate of the present invention preferably has a low alkali content. Specifically, the total content of sodium (Na) and potassium (K) is preferably 3.5% by mass or less in terms of oxide. When total content exceeds 3.5 mass%, possibility that a thermal expansion coefficient will exceed 50 * 10 < -7 > / K will become high. The total content of sodium (Na) and potassium (K) is more preferably 3% by mass or less. When the glass substrate of the present invention is used for a high-frequency device, or when a large number of through holes are formed at a very fine pitch, such as when a large number of through holes of 50 μm or less are formed at a pitch of 200 μm or less, the glass substrate is Particularly preferred is alkali-free glass.
ここで、無アルカリガラスとは、アルカリ金属の総量が、酸化物換算で0.1質量%未満のガラスを意味する。 Here, the alkali-free glass means a glass in which the total amount of alkali metals is less than 0.1% by mass in terms of oxide.
本発明のガラス基板は、25℃、1MHzでの誘電率が6以下であることが好ましい。また、本発明のガラス基板は、25℃、1MHzでの誘電損失が0.005以下であることが好ましい。誘電率および誘電損失を小さくすることにより、優れたデバイス特性を発揮することができる。 The glass substrate of the present invention preferably has a dielectric constant of 6 or less at 25 ° C. and 1 MHz. Further, the glass substrate of the present invention preferably has a dielectric loss of 0.005 or less at 25 ° C. and 1 MHz. By reducing the dielectric constant and dielectric loss, excellent device characteristics can be exhibited.
ガラス基板の具体例としては、AN100ガラス(旭硝子社製)、EAGLEガラス(コーニング社製)、SWガラス(旭硝子社製)などが挙げられる。これらのガラス基板の熱膨張係数は、10×10−7/K以上50×10−7/K以下である。 Specific examples of the glass substrate include AN100 glass (manufactured by Asahi Glass), EAGLE glass (manufactured by Corning), and SW glass (manufactured by Asahi Glass). The thermal expansion coefficient of these glass substrates is 10 × 10 −7 / K or more and 50 × 10 −7 / K or less.
AN100ガラスの特徴は、熱膨張係数が38×10−7/Kの無アルカリガラスであることであり、Na2OとK2Oの合計含有量は、0.1wt%未満である。また、AN100ガラスは、Feの含有量が0.05wt%である。 The characteristic of AN100 glass is that it is a non-alkali glass having a thermal expansion coefficient of 38 × 10 −7 / K, and the total content of Na 2 O and K 2 O is less than 0.1 wt%. The AN100 glass has a Fe content of 0.05 wt%.
SWガラスは、熱膨張係数が36×10−7/Kで、Na2OとK2Oの合計含有量は、3wt%であり、Feの含有量は、50質量ppmである。 SW glass has a thermal expansion coefficient of 36 × 10 −7 / K, the total content of Na 2 O and K 2 O is 3 wt%, and the content of Fe is 50 mass ppm.
本発明のガラス基板は、複数の貫通孔を有する。各貫通孔は、円形であっても良い。この場合、貫通孔の直径は、本発明のガラス基板の用途によっても異なるが、一般的には、5μm〜500μmの範囲にあることが好ましい。貫通孔の直径は、本発明のガラス基板を、上記のような多層回路基板の絶縁層として用いる場合、貫通孔の直径は、0.01mm〜0.2mmであることがより好ましく、0.02mm〜0.1mmであることがさらに好ましい。また、ウェハレベルパッケージ(WLP)技術を適用し、本発明のガラス基板をウェハ上に積層して、圧力センサー等に用いるICチップを形成することができるが、この場合における空気を取り入れるための貫通孔の直径は0.1〜0.5mmであることがより好ましく、0.2〜0.4mmであることがさらに好ましい。さらにこの場合、空気孔とは別の電極取り出し用の貫通孔の直径は、0.01〜0.2mmであることがより好ましく、0.02〜0.1mmであることがさらに好ましい。特に、インターポーザなどの貫通電極として用いる場合には、貫通孔の直径は、0.005〜0.075mmであることがより好ましく、0.01〜0.05mmであることがさらに好ましい。 The glass substrate of the present invention has a plurality of through holes. Each through hole may be circular. In this case, the diameter of the through hole varies depending on the use of the glass substrate of the present invention, but generally it is preferably in the range of 5 μm to 500 μm. When the glass substrate of the present invention is used as the insulating layer of the multilayer circuit board as described above, the diameter of the through hole is more preferably 0.01 mm to 0.2 mm, and 0.02 mm. More preferably, it is -0.1 mm. In addition, by applying the wafer level package (WLP) technology, the glass substrate of the present invention can be laminated on the wafer to form an IC chip used for a pressure sensor or the like. The diameter of the hole is more preferably 0.1 to 0.5 mm, and further preferably 0.2 to 0.4 mm. Further, in this case, the diameter of the through hole for taking out the electrode different from the air hole is more preferably 0.01 to 0.2 mm, and further preferably 0.02 to 0.1 mm. In particular, when used as a through electrode such as an interposer, the diameter of the through hole is more preferably 0.005 to 0.075 mm, and further preferably 0.01 to 0.05 mm.
なお、後述するように、本発明のガラス基板において、上記円形の貫通孔の一方開口面における直径と、他方の開口面における直径とは、異なる場合がある。この場合、「貫通孔の直径」とは、両開口面のうちの大きい方の直径を意味するものとする。 As will be described later, in the glass substrate of the present invention, the diameter of the circular through hole at one opening surface may be different from the diameter at the other opening surface. In this case, the “diameter of the through hole” means the larger diameter of the two opening surfaces.
大きいほうの直径(dl)と、小さいほうの直径(ds)の比(ds/dl)は、0.2〜0.99であることが好ましく、0.5〜0.90であることがより好ましい。 The ratio (ds / dl) between the larger diameter (dl) and the smaller diameter (ds) is preferably 0.2 to 0.99, more preferably 0.5 to 0.90. preferable.
本発明のガラス基板において、貫通孔の数密度は、本発明のガラス基板の用途によっても異なるが、一般的には0.1個/mm2〜10000個/mm2の範囲である。本発明のガラス基板を、上記に説明したような多層回路基板の絶縁層として用いる場合、貫通孔の数密度は、3個/mm2〜10000個/mm2の範囲であることが好ましく、25個/mm2〜100個/mm2の範囲であることがより好ましい。また、ウェハレベルパッケージ(WLP)技術を適用し、本発明のガラス基板をウェハ上に積層して、圧力センサー等に用いるICチップを形成する場合、貫通孔の数密度は、1個/mm2〜25個/mm2であることが好ましく、2個/mm2〜10個/mm2の範囲であることがより好ましい。インターポーザなどの貫通電極として用いる場合には、貫通孔の数密度は、0.1個/mm2〜1000個/mm2であることがより好ましく、0.5個/mm2〜500個/mm2であることがさらに好ましい。
In the glass substrate of the present invention, the number density of the through holes varies depending on the use of the glass substrate of the present invention, but is generally in the range of 0.1 / mm 2 to 10,000 / mm 2 . When the glass substrate of the present invention is used as an insulating layer of a multilayer circuit board as described above, the number density of the through holes is preferably in the range of 3 / mm 2 to 10000 / mm 2 , 25 More preferably, it is in the range of pieces /
本発明のガラス基板において、貫通孔の断面積は、一方の開口から他方の開口に向かって、単調に減少していても良い。この特徴について、図1を用いて説明する。 In the glass substrate of the present invention, the cross-sectional area of the through hole may monotonously decrease from one opening toward the other opening. This feature will be described with reference to FIG.
図1には、本発明のガラス基板に形成された貫通孔の拡大断面図の一例を示す。 In FIG. 1, an example of the expanded sectional view of the through-hole formed in the glass substrate of this invention is shown.
図1に示すように、本発明のガラス基板1は、第1の表面1aと、第2の表面1bとを有する。また、ガラス基板1は、貫通孔5を有する。この貫通孔5は、ガラス基板1の第1の表面1aに設けられた第1の開口8aから、第2の表面1bに設けられた第2の開口8bまで貫通している。
As shown in FIG. 1, the glass substrate 1 of the present invention has a first surface 1a and a
貫通孔5の第1の開口8aでの直径は、L1であり、第2の開口8bでの直径は、L2である。
The diameter of the through
貫通孔5は、「テーパ角」αを有する。ここで、テーパ角αとは、ガラス基板1の第1の表面1a(および第2の表面1b)の法線(図の点線)と、貫通孔5の壁面7とがなす角度を意味する。
The through
なお、図1では、ガラス基板1の法線と、貫通孔5の右側の壁面7aとがなす角度をαとしているが、同図において、ガラス基板1の法線と貫通孔の左側の面7bとがなす角も同様にテーパ角αであり、通常は、右側のテーパ角αと左側のテーパ角αとは、ほぼ同じ値を示す。右側のテーパ角αと左側のテーパ角αとの差は、30%程度あっても良い。
In FIG. 1, the angle formed between the normal line of the glass substrate 1 and the
本発明のガラス基板において、テーパ角αは、0.1゜〜20゜の範囲にあることが好ましい。ガラス基板の貫通孔がこのようなテーパ角αを有する場合、ワイヤボンディング法を適用する際に、ガラス基板1の第1の表面1a側から貫通孔5の内部にまで、ワイヤを、速やかに挿入することが可能となる。また、これにより、ガラス基板の上下に積層されたプリント回路基板の導電層同士を、ガラス基板の貫通孔を介して、より容易かつ確実に接続することが可能になる。テーパ角αは、特に、0.5゜〜10゜の範囲であることが好ましい。
In the glass substrate of the present invention, the taper angle α is preferably in the range of 0.1 ° to 20 °. When the through hole of the glass substrate has such a taper angle α, when applying the wire bonding method, the wire is quickly inserted from the first surface 1a side of the glass substrate 1 to the inside of the through
後述するように、本発明によるガラス基板の製造方法では、テーパ角αを任意に調整することができる。 As will be described later, in the method for manufacturing a glass substrate according to the present invention, the taper angle α can be arbitrarily adjusted.
なお、本願では、ガラス基板1の貫通孔5のテーパ角αは、以下のようにして求めることができる:
ガラス基板1の第1の表面1a側の開口8aにおける貫通孔5の直径L1を求める;
ガラス基板1の第2の表面1b側の開口8bにおける貫通孔5の直径L2を求める;
ガラス基板1の厚さを求める;
貫通孔5全体において、テーパ角αは、均一であると仮定して、上記測定値から、テーパ角αが算出される。
In the present application, the taper angle α of the through
Obtaining the diameter L1 of the through-
Obtaining the diameter L2 of the through-
Find the thickness of the glass substrate 1;
Assuming that the taper angle α is uniform in the entire through
本発明のガラス基板は、エキシマレーザ光の波長に対する吸収係数が、3cm−1以上であることが好ましい。この場合、貫通孔の形成がより容易となる。より効果的にエキシマレーザ光を吸収させるためには、ガラス基板中の鉄(Fe)の含有率は、20質量ppm以上であることが好ましく、0.01質量%以上であることがより好ましく、0.03質量%以上であることがさらに好ましく、0.05質量%以上であることが特に好ましい。一方、Feの含有率が多い場合は、着色が強くなり、レーザ加工時の位置あわせが難しくなるという問題がある。Feの含有率は0.2質量%以下であることが好ましく、0.1質量%以下であることがより好ましい。 The glass substrate of the present invention preferably has an absorption coefficient with respect to the wavelength of excimer laser light of 3 cm −1 or more. In this case, formation of the through hole becomes easier. In order to absorb excimer laser light more effectively, the content of iron (Fe) in the glass substrate is preferably 20 mass ppm or more, more preferably 0.01 mass% or more, The content is more preferably 0.03% by mass or more, and particularly preferably 0.05% by mass or more. On the other hand, when there is much Fe content, coloring will become strong and there exists a problem that the alignment at the time of laser processing becomes difficult. The Fe content is preferably 0.2% by mass or less, and more preferably 0.1% by mass or less.
本発明のガラス基板は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられる。 The glass substrate of the present invention is preferably used for applications such as semiconductor device members, more specifically, insulating layers of multilayer circuit boards, wafer level packages, through holes for electrode extraction, interposers and the like.
(本発明によるガラス基板の製造方法について)
次に、前述のような特徴を有する本発明のガラス基板の製造方法について説明する。
(About the manufacturing method of the glass substrate by this invention)
Next, the manufacturing method of the glass substrate of the present invention having the above-described features will be described.
一般に、ガラス板に、単にレーザ光を照射しても、健全な貫通孔を形成することは難しい。レーザ光の照射フルエンス(エネルギー密度)を高めれば、貫通孔を形成することは可能な場合もあるが、ガラスは、脆性材料であるので、通常、この場合、ガラスにクラックや変形が生じてしまう。また、レーザ光の照射フルエンスを弱めると、貫通孔を形成することができなくなり、レーザ光の種類や板状ガラスの性状によっては、クラックが生じる場合もある。 In general, it is difficult to form a sound through hole even if a glass plate is simply irradiated with laser light. If the irradiation fluence (energy density) of the laser beam is increased, it may be possible to form a through hole. However, since glass is a brittle material, in this case, cracks and deformation usually occur in the glass. . Further, when the irradiation fluence of the laser beam is weakened, the through hole cannot be formed, and a crack may occur depending on the type of the laser beam and the properties of the sheet glass.
本願発明者は、鋭意検討を重ね、特定のレーザ光と、特定のガラス基板との組み合わせによっては、ガラス基板にクラックを生じさせずに、貫通孔を有するガラス基板を形成できることを見出し、本発明を完成させた。 The inventor of the present application has made extensive studies and found that a glass substrate having a through-hole can be formed without causing cracks in the glass substrate depending on the combination of the specific laser beam and the specific glass substrate. Was completed.
すなわち、本発明では、レーザ光として、エキシマレーザ光が選択され、ガラス基板として、厚さが0.01mm〜5mmであり、50℃から300℃における平均熱膨張係数が10×10−7/K〜50×10−7/Kの範囲にあり、SiO2含有量が50wt%〜70wt%のものが使用される。これにより、ガラス基板に、微細な複数の貫通孔を適正に形成することができる。 That is, in the present invention, excimer laser light is selected as the laser light, the glass substrate has a thickness of 0.01 mm to 5 mm, and an average thermal expansion coefficient at 50 ° C. to 300 ° C. is 10 × 10 −7 / K. It is in the range of ˜50 × 10 −7 / K and the SiO 2 content is 50 wt% to 70 wt%. Thereby, a some fine through-hole can be appropriately formed in a glass substrate.
また、本願発明者は、貫通孔を有するガラス基板を形成する際の、適切な照射フルエンス条件を見出した。すなわち、照射フルエンスとショット数と板状ガラス基板の厚さとの積が一定範囲内となるようにして、ガラス基板にエキシマレーザ光を照射すると、より適正な貫通孔を形成することができる。さらに、照射フルエンスを調整することで、所望のテーパ角を有する貫通孔を形成することができる。 Moreover, this inventor discovered the suitable irradiation fluence conditions at the time of forming the glass substrate which has a through-hole. That is, if the product of the irradiation fluence, the number of shots, and the thickness of the plate-like glass substrate is within a certain range and the glass substrate is irradiated with excimer laser light, a more appropriate through hole can be formed. Furthermore, a through-hole having a desired taper angle can be formed by adjusting the irradiation fluence.
以下、図2および図3を参照して、本発明のガラス基板の製造方法について、詳しく説明する。 Hereinafter, with reference to FIG. 2 and FIG. 3, the manufacturing method of the glass substrate of this invention is demonstrated in detail.
図2には、本発明のガラス基板を製造する際に使用される製造装置構成図の一例を示す。 In FIG. 2, an example of the manufacturing apparatus block diagram used when manufacturing the glass substrate of this invention is shown.
図2に示すように、製造装置100は、エキシマレーザ光発生装置110と、マスク130と、ステージ140とを備える。エキシマレーザ光発生装置110とマスク130との間には、複数のミラー150〜151およびホモジナイザー160が配置される。また、マスク130とステージ140との間には、別のミラー152および投影レンズ170が配置される。
As shown in FIG. 2, the
マスク130は、貫通開口を有さないが、レーザ光に対して透明な基材(透明基材)上に、反射層のパターンが配置された構成を有する。従って、マスク130において、透明基材上に反射層が設置されている箇所は、レーザ光を遮断し、反射層が設置されていない箇所は、レーザ光を透過することができる。
The
ステージ140上には、被加工対象となるガラス基板120が配置される。ステージ140を2次元的に、または3次元的に移動することにより、ガラス基板120を任意の位置に移動することができる。
On the
このような製造装置100の構成において、エキシマレーザ光発生装置110から生じたエキシマレーザ光190は、第1のミラー150、ホモジナイザー160および第2のミラー151を通り、マスク130に入射される。なお、エキシマレーザ光190は、ホモジナイザー160を通過した際に、均一な強度のレーザ光に調整される。
In such a configuration of the
マスク130は、前述のように、レーザ光に対して透明な基材上に、反射層のパターンを有する。このため、エキシマレーザ光190は、反射層のパターン(より詳しくは、反射層の設置されていない部分)に対応したパターンで、マスク130から放射される。
As described above, the
その後、マスク130を透過したレーザ光190は、第3のミラー152によって方向調整され、投影レンズ170によって縮小投影され、ステージ140上に指示されたガラス基板120に入射される。このレーザ光190によって、ガラス基板120に、同時に複数の貫通孔が形成される。
Thereafter, the direction of the
ガラス基板120に貫通孔が形成された後、ステージ140上でガラス基板120を移動させてから、再度、ガラス基板120にエキシマレーザ光190を照射しても良い。これにより、ガラス基板120の表面の所望の部分に、所望の貫通孔を形成することができる。すなわち、本方法では、公知のステップ・アンド・リピート法を適用することができる。
After the through hole is formed in the
なお、投影レンズ170は、ガラス基板120の表面の加工領域の全体に、エキシマレーザ光190を照射し、貫通孔を一度に形成できるものが好ましい。しかしながら、通常、全貫通孔を一度に形成し得る照射フルエンスを得ることは困難である。そこで実際は、マスク130を通過したエキシマレーザ光190を、投影レンズ170によって縮小投影することにより、ガラス基板120の表面におけるエキシマレーザ光190の照射フルエンスを増加させ、貫通孔を形成するために必要な照射フルエンスを確保する。
In addition, it is preferable that the
投影レンズ170での縮小投影を利用することにより、ガラス基板120の表面におけるエキシマレーザ光190の断面積を、マスク130を通過した直後のエキシマレーザ光190の断面積に対して、1/10とすれば、照射フルエンスを10倍にすることができる。縮小率が1/10の投影レンズを用い、エキシマレーザ光の断面面積を1/100とすることにより、ガラス基板120の表面におけるエキシマレーザ光の照射フルエンスを、発生装置110から発生した直後のエキシマレーザ光の100倍とすることができる。
By using the reduced projection by the
図3には、本発明における半導体デバイス貫通電極形成用のガラス基板の製造方法のフローの一例を概略的に示す。 In FIG. 3, an example of the flow of the manufacturing method of the glass substrate for semiconductor device penetration electrode formation in this invention is shown roughly.
図3に示すように、本発明による半導体デバイス貫通電極形成用のガラス基板の製造方法は、
(1)厚さが0.01mm〜5mmの、SiO2含有量が50wt%〜70wt%のガラス基板であって、平均熱膨張係数が10×10−7/K〜50×10−7/Kのガラス基板を準備するステップ(ステップS110)と、
(2)前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置するステップ(ステップS120)と、
(3)前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置するステップ(ステップS130)と、
(4)前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射するステップであって、これにより、前記ガラス基板に前記貫通孔が形成されるステップ(ステップS140)と、を有する。
As shown in FIG. 3, the manufacturing method of the glass substrate for semiconductor device penetration electrode formation by the present invention is as follows.
(1) thickness of 0.01 mm to 5 mm, SiO 2 content of a glass substrate of 50 wt% to 70 wt%, average thermal expansion coefficient of 10 × 10 -7 / K~50 × 10 -7 / K Preparing a glass substrate (step S110);
(2) placing the glass substrate on the optical path of the excimer laser light from the excimer laser light generator (step S120);
(3) disposing a mask having no through-opening on the optical path between the excimer laser light generator and the glass substrate (step S130);
(4) A step of irradiating the excimer laser light on the glass substrate along the optical path from the excimer laser light generator, whereby the through hole is formed in the glass substrate (step) S140).
以下、各ステップについて説明する。 Hereinafter, each step will be described.
(ステップS110)
最初に、厚さが0.01mm〜5mm以下の、SiO2含有量が50wt%〜70wt%のガラス基板であって、平均熱膨張係数が10×10−7/K〜50×10−7/Kのガラス基板が準備される。ガラス基板の好ましい組成等は、前述の通りである。
(Step S110)
First, a glass substrate having a thickness of 0.01 mm to 5 mm or less and a SiO 2 content of 50 wt% to 70 wt%, having an average thermal expansion coefficient of 10 × 10 −7 / K to 50 × 10 −7 / A glass substrate of K is prepared. The preferred composition of the glass substrate is as described above.
(ステップS120)
次に、前記ガラス基板は、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置される。図2に示したように、ガラス基板120は、ステージ140上に配置されても良い。
(Step S120)
Next, the glass substrate is disposed on an optical path of excimer laser light from the excimer laser light generator. As shown in FIG. 2, the
エキシマレーザ光発生装置110から放射されるエキシマレーザ光190としては、発振波長が250nm以下であれば、使用することができる。出力の観点からは、KrFエキシマレーザ(波長248nm)、ArFエキシマレーザ(193nm)、またはF2エキシマレーザ(波長157nm)が好ましい。取扱いとガラスの吸収の観点からは、ArFエキシマレーザがより好ましい。
The
また、エキシマレーザ光190として、パルス幅が短いものを用いた場合、ガラス基板120の照射部位における熱拡散距離が短くなり、ガラス基板に対する熱影響を抑えることができる。この観点からは、エキシマレーザ光190のパルス幅は、100nsec以下であることが好ましく、50nsec以下であることがより好ましく、30nsec以下であることがさらに好ましい。
In addition, when an
また、エキシマレーザ光190の照射フルエンスは、1J/cm2以上とすることが好ましく、2J/cm2以上とすることがより好ましい。エキシマレーザ光190の照射フルエンスが低すぎると、アブレーションを誘起することができず、ガラス基板に貫通孔を形成することが難しくなる。一方、エキシマレーザ光190の照射フルエンスが20J/cm2を超えると、ガラス基板にクラックや割れが発生し易くなる傾向がある。エキシマレーザ光190の照射フルエンスの好適範囲は、使用するエキシマレーザ光190の波長域や加工されるガラス基板の種類等によっても異なるが、KrFエキシマレーザ(波長248nm)の場合、2〜20J/cm2であることが好ましい。また、ArFエキシマレーザ(波長193nm)の場合、1〜15J/cm2であることが好ましい。
Further, the irradiation fluence of the
なお、特に説明がない限り、エキシマレーザ光190の照射フルエンスの値は、加工されるガラス基板の表面における値を意味するものとする。また、このような照射フルエンスは、加工面上でエネルギーメータを使用して測定した値を意味するものとする。
Unless otherwise specified, the value of the irradiation fluence of the
(ステップS130)
次に、前記エキシマレーザ光発生装置110と、前記ガラス基板120との間に、貫通開口を有さないマスク130が配置される。
(Step S130)
Next, a
マスク130は、前述のように、透明基材上に反射層のパターンを形成することにより構成される。透明基材は、レーザ光190に対して透明である限り、材質は特に限定されない。透明基材の材質は、例えば、合成石英、溶融石英、パイレックス(登録商標)、ソーダライムガラス、無アルカリガラス、ホウケイ酸ガラス等であっても良い。
As described above, the
一方、反射層は、レーザ光190を効率的に遮断する性質を有する限り、材質は特に限定されない。反射層は、例えば、クロム、銀、アルミニウム、および/または金等の金属、または誘電体多層膜で構成されても良い。誘電体多層膜としては、例えば、SiO2、TiO2、HfO2、Ta2O5、Al2O3、Cr2O3、MgF2、MgO、およびZrO2等が挙げられる。
On the other hand, the material of the reflective layer is not particularly limited as long as it has a property of efficiently blocking the
また、マスク130の大きさ、マスク130の反射層パターンの形状、配置等は、特に限定されない。
Further, the size of the
(ステップS140)
次に、マスク130を介して、エキシマレーザ光発生装置110からガラス基板120に、エキシマレーザ光190が照射される。
(Step S140)
Next,
エキシマレーザ光190をガラス基板120に照射する際には、エキシマレーザ光の繰り返し周波数と照射時間とを調整することで、ショット数を調整することができる(ショット数=繰り返し周波数×照射時間)。
When irradiating the
照射フルエンス(J/cm2)とショット数(回)とガラス基板の厚さ(mm)との積が、1000〜30000となるように、エキシマレーザ光190をガラス基板120に照射することが好ましい。
It is preferable to irradiate the
この範囲は、ガラス基板120の種類や性状(特にガラス転移温度Tgに関連すると推定する)にもよるが、概ね1000〜20000であることがより好ましく、2000〜15000であることがより好ましく、3000〜10000であることがさらに好ましい。照射フルエンスとショット数との積がこのような範囲であると、よりクラックが形成され難いからである。照射フルエンスは1〜20J/cm2であることが好ましい。 This range depends on the type and properties of the glass substrate 120 (particularly presumed to be related to the glass transition temperature Tg), but is more preferably about 1000 to 20000, more preferably 2000 to 15000, and more preferably 3000. More preferably, it is -10000. This is because when the product of the irradiation fluence and the number of shots is within such a range, cracks are less likely to be formed. The irradiation fluence is preferably 1 to 20 J / cm 2 .
また、エキシマレーザ光の照射フルエンスが大きいと、テーパ角αが小さくなる傾向がある。逆に、照射フルエンスが小さいと、テーパ角αは、大きくなる傾向にある。そこで、照射フルエンスを調整することで、所望のテーパ角αの貫通孔を有するガラス基板を得ることができる。テーパ角αは、0.1゜〜20゜の範囲であっても良い。 Moreover, when the irradiation fluence of excimer laser light is large, the taper angle α tends to be small. Conversely, when the irradiation fluence is small, the taper angle α tends to increase. Therefore, by adjusting the irradiation fluence, a glass substrate having a through hole having a desired taper angle α can be obtained. The taper angle α may be in the range of 0.1 ° to 20 °.
以上の工程により、半導体デバイス貫通電極形成用のガラス基板を製造することができる。 The glass substrate for semiconductor device penetration electrode formation can be manufactured according to the above process.
なお、通常、半導体回路作製ウェハサイズは、6〜8インチ程度である。また、上記のように投影レンズ170によって縮小投影した場合、ガラス基板の表面での加工領域は、通常数mm角程度となる。従って、ガラス基板120の加工希望領域全体にエキシマレーザ光を照射するには、一箇所の加工が終了した後、エキシマレーザ光を移動するか、ガラス基板120を移動する必要がある。どちらかといえば、エキシマレーザ光に対してガラス基板120を移動させることが好ましい。光学系を駆動する必要がなくなるからである。
In general, the semiconductor circuit fabrication wafer size is about 6 to 8 inches. Further, when the
また、ガラス基板120にエキシマレーザ光を照射すると、デブリ(飛散物)が発生する場合がある。また、このデブリが貫通孔の内部に堆積すると、加工されたガラス基板の品質や加工レートが劣化する場合がある。従って、ガラス基板へのレーザ照射と同時に、吸引もしくは吹き飛ばし処理により、デブリの除去を行っても良い。
In addition, when excimer laser light is irradiated onto the
次に、本発明の実施例について説明する。 Next, examples of the present invention will be described.
図2に示した製造装置を用いて、以下の手順で、複数の貫通孔を有するガラス基板を製造した。 A glass substrate having a plurality of through holes was manufactured by the following procedure using the manufacturing apparatus shown in FIG.
初めに、図2に示すように、エキシマレーザ光の発生装置110を配置した。なお、エキシマレーザ光の発生装置110には、LPX Pro 305(コヒレント社製)を用いた。この装置は、最大パルスエネルギー:0.6J、繰り返し周波数:50Hz、パルス幅:25ns、発生時ビームサイズ:10mm×24mm、発振波長:193nmのArFエキシマレーザ光を発生できる装置である。
First, as shown in FIG. 2, an excimer
次に、図2に示すように、厚さが0.3mmで、熱膨張係数が38×10−7/Kのガラス基板120(AN100、旭硝子社製、SiO2含有量59wt%)を、ステージ140上に配置した。ガラス基板120は、ステージ140の上面において、任意の位置に移動させることができる。
Next, as shown in FIG. 2, a glass substrate 120 (AN100, manufactured by Asahi Glass Co., Ltd., SiO 2 content 59 wt%) having a thickness of 0.3 mm and a thermal expansion coefficient of 38 × 10 −7 / K is placed on a stage. 140. The
次に、エキシマレーザ光の発生装置110とガラス基板120の間に、マスク130を配置した。図4には、使用したマスク130の構成を概略的に示す。
Next, a
図4に示すように、本実施例で用いたマスク130は、縦20mm×横40mm、厚さ1.5mmの合成石英基板132の第1の表面134の一部に、クロム(Cr)の蒸着膜135を有するものである。Crの蒸着膜135は、合成石英基板132の第1の表面134の中央の縦10mm×横24mmの領域に設置した。
As shown in FIG. 4, the
また、図4の右側に示すように、Crの蒸着膜135は、直径0.5mmの円形のCr非蒸着部137が縦横に2次元的に配列された配列パターンを有する。Cr非蒸着部137は、縦横いずれも1.0mmピッチで、縦に9個、横に23個配列した。
As shown on the right side of FIG. 4, the Cr vapor-deposited
Crの蒸着部135は、ArFエキシマレーザ光を99.9%反射することができる。一方、Cr非蒸着部137は、ArFエキシマレーザ光を92%透過する。
The Cr
次に、マスク130とガラス基板120の間に、投影レンズ170を配置した。投影レンズ170は、焦点距離が100mmのレンズであり、光路上におけるマスク130との距離が1100mm、ガラス基板120の加工面(ステージ140に接していない方の表面)との距離が110mmになるように配置した。この場合、投影レンズ170の縮小率は、1/10となり、1/10に縮小されたマスクパターンがガラス基板120に投影される。すなわち、エキシマレーザ光の発生装置110から、10mm×24mmのビームサイズで発生したエキシマレーザ光190は、ガラス基板120の加工面に到達した時点で、1.0mm×2.4mmのビームサイズとなるように縮小される(面積比=1/100)。
Next, the
なお、ガラス基板120にレーザ加工を実施する前に、ガラス基板120の加工面におけるエキシマレーザ光190の照射フルエンスをエネルギーメータで測定した。その結果、照射フルエンスは、ビーム伝送系のロス等による減少分と、ビーム縮小による向上分とを併せて、最大11J/cm2程度であった。
Before performing laser processing on the
このような製造装置を用いて、ガラス基板120の加工面にエキシマレーザ光190を照射した。なお、照射の際には、ガラス基板120の加工面での照射フルエンスが5J/cm2となるように、レーザ光190をアッテネーターで調整した。
レーザ光190の照射により、ガラス基板120には、9×23=207箇所の貫通孔が同時に形成された。貫通するまでの照射時間は、78秒であった。得られた各貫通孔の直径は、約50μmであり、ピッチは、約100μmであった。また、貫通孔の数密度は、86個/mm2であった。
Through the irradiation of the
レーザ光190の照射開始からガラス基板120に貫通孔が形成されるまでの照射時間から、ショット数を求めた。本実施例では、用いたエキシマレーザ光の繰り返し周波数は、50Hzであり、貫通するまでの照射時間は、78秒であったため、ショット数は、3900回と計算された(78秒×50回=3900回)。
The number of shots was obtained from the irradiation time from the start of the irradiation of the
加工後のガラス基板120には、外観上、クラックや変形は、認められなかった。また、ガラス基板120には、残留応力もほとんど認められなかった。
In the processed
このように、本発明では、ガラス基板にレーザ光を照射することにより、複数の貫通孔が同時に形成されるため、半導体デバイス貫通電極形成用のガラス基板を容易に製造することができる。また、得られたガラス基板は、シリコンウェハ上に積層し、これと接合しても、シリコンウェハと剥離し難い。さらに、インターポーザとして用いる際に、変形などの問題が生じにくく、優れたデバイス特性が発揮されることが予想される。 Thus, in this invention, since a several through-hole is formed simultaneously by irradiating a laser beam to a glass substrate, the glass substrate for semiconductor device penetration electrode formation can be manufactured easily. Moreover, even if the obtained glass substrate is laminated | stacked on a silicon wafer and it joins with this, it is hard to peel from a silicon wafer. Furthermore, when used as an interposer, problems such as deformation are unlikely to occur, and excellent device characteristics are expected to be exhibited.
本発明の方法は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられるガラス基板の製造方法として利用することができる。 The method of the present invention is used as a method for producing a glass substrate that is suitably used for applications such as semiconductor device members, more specifically, insulating layers of multilayer circuit boards, wafer level packages, through holes for electrode extraction, and interposers. can do.
1 ガラス基板
1a 第1の表面
1b 第2の表面
1c 壁面
5 貫通孔
7 壁面
8a 第1の開口
8b 第2の開口
α テーパ角
L1 貫通孔の第1の開口の直径
L2 貫通孔の第2の開口の直径
100 製造装置
110 エキシマレーザ光の発生装置
120 ガラス基板
130 マスク
132 合成石英基板
134 合成石英基板の第1の表面
135 蒸着膜
137 Cr非蒸着部
140 ステージ
150〜152 ミラー
160 ホモジナイザー
170 投影レンズ
190 エキシマレーザ光。
DESCRIPTION OF SYMBOLS 1 Glass substrate
Claims (7)
(1)厚さが0.01mm〜5mmの、SiO2含有量が50wt%〜70wt%のガラス基板であって、平均熱膨張係数が10×10−7/K〜50×10−7/Kのガラス基板を準備し、
(2)前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、
(3)前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置し、
(4)前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射することにより、前記ガラス基板に貫通孔が形成される、製造方法。 A method for producing a glass substrate for forming a semiconductor device through electrode,
(1) thickness of 0.01 mm to 5 mm, SiO 2 content of a glass substrate of 50 wt% to 70 wt%, average thermal expansion coefficient of 10 × 10 -7 / K~50 × 10 -7 / K Prepare a glass substrate
(2) The glass substrate is disposed on an optical path of excimer laser light from an excimer laser light generator,
(3) A mask having no through-opening is disposed on the optical path between the excimer laser light generator and the glass substrate,
(4) A manufacturing method in which a through-hole is formed in the glass substrate by irradiating the excimer laser light to the glass substrate along the optical path from the excimer laser light generator.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010097226A JP2013144613A (en) | 2010-04-20 | 2010-04-20 | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device |
PCT/JP2011/059318 WO2011132601A1 (en) | 2010-04-20 | 2011-04-14 | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device |
TW100113793A TW201200284A (en) | 2010-04-20 | 2011-04-20 | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010097226A JP2013144613A (en) | 2010-04-20 | 2010-04-20 | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013144613A true JP2013144613A (en) | 2013-07-25 |
Family
ID=44834122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010097226A Pending JP2013144613A (en) | 2010-04-20 | 2010-04-20 | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2013144613A (en) |
TW (1) | TW201200284A (en) |
WO (1) | WO2011132601A1 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015166759A1 (en) * | 2014-05-02 | 2015-11-05 | 株式会社ブイ・テクノロジー | Beam shaping mask, laser processing device, and laser processing method |
JP2015202039A (en) * | 2014-04-04 | 2015-11-12 | ヤングバッグス シーエム カンパニー リミテッドYoungbags Cm Co.,Ltd. | Brushless direct current vibrational motor |
JPWO2017038075A1 (en) * | 2015-08-31 | 2018-06-14 | 日本板硝子株式会社 | Manufacturing method of glass with microstructure |
JP2020196665A (en) * | 2013-12-17 | 2020-12-10 | コーニング インコーポレイテッド | Method for drilling glass and glass product at high speed |
US11345625B2 (en) | 2013-01-15 | 2022-05-31 | Corning Laser Technologies GmbH | Method and device for the laser-based machining of sheet-like substrates |
US11542190B2 (en) | 2016-10-24 | 2023-01-03 | Corning Incorporated | Substrate processing station for laser-based machining of sheet-like glass substrates |
US11556039B2 (en) | 2013-12-17 | 2023-01-17 | Corning Incorporated | Electrochromic coated glass articles and methods for laser processing the same |
US11648623B2 (en) | 2014-07-14 | 2023-05-16 | Corning Incorporated | Systems and methods for processing transparent materials using adjustable laser beam focal lines |
US11697178B2 (en) | 2014-07-08 | 2023-07-11 | Corning Incorporated | Methods and apparatuses for laser processing materials |
US11713271B2 (en) | 2013-03-21 | 2023-08-01 | Corning Laser Technologies GmbH | Device and method for cutting out contours from planar substrates by means of laser |
US11773004B2 (en) | 2015-03-24 | 2023-10-03 | Corning Incorporated | Laser cutting and processing of display glass compositions |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6914656B2 (en) * | 2014-10-03 | 2021-08-04 | 日本板硝子株式会社 | Manufacturing method of glass substrate with through electrode, glass substrate with conductive part, and glass substrate with through electrode |
WO2016125815A1 (en) * | 2015-02-03 | 2016-08-11 | 大日本印刷株式会社 | Vapor-deposition mask manufacturing method, vapor-deposition mask manufacturing device, laser mask, and organic semiconductor element manufacturing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4405761B2 (en) * | 2002-07-24 | 2010-01-27 | 日本板硝子株式会社 | Laser processing glass |
JP4495675B2 (en) * | 2003-01-10 | 2010-07-07 | 日本板硝子株式会社 | Laser processing glass |
JP2005088045A (en) * | 2003-09-17 | 2005-04-07 | Sumitomo Heavy Ind Ltd | Method and apparatus for laser drilling |
-
2010
- 2010-04-20 JP JP2010097226A patent/JP2013144613A/en active Pending
-
2011
- 2011-04-14 WO PCT/JP2011/059318 patent/WO2011132601A1/en active Application Filing
- 2011-04-20 TW TW100113793A patent/TW201200284A/en unknown
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11345625B2 (en) | 2013-01-15 | 2022-05-31 | Corning Laser Technologies GmbH | Method and device for the laser-based machining of sheet-like substrates |
US11713271B2 (en) | 2013-03-21 | 2023-08-01 | Corning Laser Technologies GmbH | Device and method for cutting out contours from planar substrates by means of laser |
JP7213852B2 (en) | 2013-12-17 | 2023-01-27 | コーニング インコーポレイテッド | High-speed laser drilling methods for glass and glassware |
JP2020196665A (en) * | 2013-12-17 | 2020-12-10 | コーニング インコーポレイテッド | Method for drilling glass and glass product at high speed |
US11556039B2 (en) | 2013-12-17 | 2023-01-17 | Corning Incorporated | Electrochromic coated glass articles and methods for laser processing the same |
JP2015202039A (en) * | 2014-04-04 | 2015-11-12 | ヤングバッグス シーエム カンパニー リミテッドYoungbags Cm Co.,Ltd. | Brushless direct current vibrational motor |
TWI669181B (en) * | 2014-05-02 | 2019-08-21 | 日商V科技股份有限公司 | Beam shaping mask, laser processing apparatus and method |
JP2015211978A (en) * | 2014-05-02 | 2015-11-26 | 株式会社ブイ・テクノロジー | Beam shaping mask, laser processing apparatus, and laser processing method |
WO2015166759A1 (en) * | 2014-05-02 | 2015-11-05 | 株式会社ブイ・テクノロジー | Beam shaping mask, laser processing device, and laser processing method |
US11697178B2 (en) | 2014-07-08 | 2023-07-11 | Corning Incorporated | Methods and apparatuses for laser processing materials |
US11648623B2 (en) | 2014-07-14 | 2023-05-16 | Corning Incorporated | Systems and methods for processing transparent materials using adjustable laser beam focal lines |
US11773004B2 (en) | 2015-03-24 | 2023-10-03 | Corning Incorporated | Laser cutting and processing of display glass compositions |
JPWO2017038075A1 (en) * | 2015-08-31 | 2018-06-14 | 日本板硝子株式会社 | Manufacturing method of glass with microstructure |
US11542190B2 (en) | 2016-10-24 | 2023-01-03 | Corning Incorporated | Substrate processing station for laser-based machining of sheet-like glass substrates |
Also Published As
Publication number | Publication date |
---|---|
TW201200284A (en) | 2012-01-01 |
WO2011132601A1 (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011132601A1 (en) | Method for manufacturing glass substrate used for forming through-electrode of semiconductor device | |
WO2010087483A1 (en) | Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member | |
TWI729203B (en) | Articles having holes with morphology attributes and methods for fabricating the same | |
WO2011132600A1 (en) | Glass substrate for semiconductor device via | |
US11276584B2 (en) | Substrate with glass sheet, resin layer and through-glass via | |
JP5822873B2 (en) | Laser processing method, cutting method, and method for dividing structure having multilayer substrate | |
JP2002346782A (en) | Method and apparatus for cutting nonmetallic substrate with laser beam | |
JP2006140355A (en) | Laser processing method and semiconductor chip | |
JP2019535523A (en) | Method of laser processing a laminated work stack for forming a contour line of a first transparent workpiece and separating a resin layer from the first transparent workpiece | |
JP2011228495A (en) | Method of manufacturing glass substrate for forming semiconductor device penetration electrode and glass substrate for forming semiconductor device penetration electrode | |
WO2011132603A1 (en) | Glass substrate for forming semiconductor device via | |
JP2011228511A (en) | Glass substrate for semiconductor device through-electrode and manufacturing method thereof | |
Brusberg et al. | CO 2-laser drilling of TGVs for glass interposer applications | |
US11964344B2 (en) | Glass substrate having through hole and hollowed-out portion and method for producing the same | |
TWI725364B (en) | Transparent substrate with holes and manufacturing method thereof | |
JP2013209223A (en) | Method for abrasion processing of glass substrate for semiconductor chip mounting | |
TWI698401B (en) | Method for manufacturing perforation of glass substrate | |
JP2019129247A (en) | Method for forming wiring pattern on glass substrate | |
JP2002331378A (en) | Laser beam machining method | |
JP2019108255A (en) | Glass substrate manufacturing method | |
JP2015123461A (en) | Laser processing method and manufacturing method for substrate where through hole is formed |