JP2013038625A - Image reading apparatus and image forming apparatus - Google Patents

Image reading apparatus and image forming apparatus Download PDF

Info

Publication number
JP2013038625A
JP2013038625A JP2011173596A JP2011173596A JP2013038625A JP 2013038625 A JP2013038625 A JP 2013038625A JP 2011173596 A JP2011173596 A JP 2011173596A JP 2011173596 A JP2011173596 A JP 2011173596A JP 2013038625 A JP2013038625 A JP 2013038625A
Authority
JP
Japan
Prior art keywords
gain
image
unit
image signal
reading apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011173596A
Other languages
Japanese (ja)
Other versions
JP5817312B2 (en
Inventor
Masashiro Nagase
将城 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011173596A priority Critical patent/JP5817312B2/en
Publication of JP2013038625A publication Critical patent/JP2013038625A/en
Application granted granted Critical
Publication of JP5817312B2 publication Critical patent/JP5817312B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an appropriate gain setting value of amplification means in analog signal processing means in a short time.SOLUTION: By controlling a whole device with an analog signal processing section 17, a CPU of an image reading apparatus exposures a white reference plate by an LED light source, and reads the white reference plate by using a CCD that converts light reflected by the white reference plate to an image signal, and outputs it every main scanning line. The CPU controls a register section 37 in the analog signal processing section 17 and a gain switching circuit 38, and subsequently switches a gain setting value of an amplification circuit 33 in one main scanning line. On the basis of a digital image signal obtained by the switching, a gain table in an image processing section positioned at a rear step of the analog signal processing section 17 calculates an appropriate gain setting value of the amplification circuit 33.

Description

この発明は、スキャナ等の画像読取装置(デジタル複写機やデジタル複合機,ファクシミリ装置等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置)、およびその画像読取装置を搭載した画像形成装置に関し、特にアナログ画像信号の増幅率を決定するゲイン調整の技術に関する。   The present invention relates to an image reading apparatus such as a scanner (an image reading unit or a single image reading apparatus mounted on an image forming apparatus such as a digital copying machine, a digital multifunction peripheral, or a facsimile machine), and an image including the image reading apparatus. More particularly, the present invention relates to a gain adjustment technique for determining an amplification factor of an analog image signal.

上記のような画像読取装置では、アナログ信号処理回路部(アナログ信号処理手段)と、A/D変換回路(A/D変換手段)とを備えている。
アナログ信号処理回路部は、原稿(実際には画像面)を露光部(露光手段)によって露光し、その原稿からの反射光を電気信号である画像信号に変換して1主走査ライン毎に出力する光電変換素子(光電変換手段)を用いて原稿の画像(単に「原稿」ともいう)を読み取る。そして、光電変換素子からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施す。
A/D変換回路は、アナログ信号処理回路部によってアナログ的に処理されたアナログ画像信号をデジタル画像信号に変換する。
The image reading apparatus as described above includes an analog signal processing circuit section (analog signal processing means) and an A / D conversion circuit (A / D conversion means).
The analog signal processing circuit unit exposes a document (actually an image surface) by an exposure unit (exposure unit), converts reflected light from the document into an image signal that is an electrical signal, and outputs the image signal for each main scanning line. A document image (also simply referred to as “document”) is read using a photoelectric conversion element (photoelectric conversion means). Then, analog processing for sampling the image signal from the photoelectric conversion element and amplifying it to a necessary level is performed.
The A / D conversion circuit converts the analog image signal processed in an analog manner by the analog signal processing circuit unit into a digital image signal.

このような従来の画像読取装置について、図9〜図12を参照して具体的に説明する。
図9は、従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。
この画像読取装置1は、スキャナであり、図9に示すように、コンタクトガラス3、第1キャリッジ6、第2キャリッジ9、CCDリニアイメージセンサ(以下「CCD」と略称する)10、レンズユニット11、および白基準板12とを備えている。
コンタクトガラス3は、原稿2を載置するための原稿ガラスである。
Such a conventional image reading apparatus will be specifically described with reference to FIGS.
FIG. 9 is a longitudinal front view showing a schematic configuration example of an optical system of a conventional image reading apparatus.
The image reading apparatus 1 is a scanner, and as shown in FIG. 9, a contact glass 3, a first carriage 6, a second carriage 9, a CCD linear image sensor (hereinafter abbreviated as “CCD”) 10, and a lens unit 11. , And a white reference plate 12.
The contact glass 3 is a document glass on which the document 2 is placed.

第1キャリッジ6は、原稿2を露光する露光部であるLED光源(他の光源でもよい)4と、第1反射ミラー5を備えている。
第2キャリッジ9は、第2反射ミラー7と、第3反射ミラー8とを備えている。
CCD10は、光電変換素子であり、センサボード13上に設けられている。
レンズユニット11は、第3反射ミラー8からの反射光をCCD10の受光面に結像するための結像レンズを有するユニットである。
白基準板12は、読み取り光学系等による各種の歪みを補正するための部材であり、LED光源4によって露光可能な位置(所定位置)に配置されている。
The first carriage 6 includes an LED light source (which may be another light source) 4, which is an exposure unit that exposes the document 2, and a first reflection mirror 5.
The second carriage 9 includes a second reflection mirror 7 and a third reflection mirror 8.
The CCD 10 is a photoelectric conversion element and is provided on the sensor board 13.
The lens unit 11 is a unit having an imaging lens for imaging the reflected light from the third reflecting mirror 8 on the light receiving surface of the CCD 10.
The white reference plate 12 is a member for correcting various distortions caused by the reading optical system or the like, and is arranged at a position (predetermined position) where the LED light source 4 can be exposed.

センサボード13は、CCD10が出力する画像信号(実際には後述するアナログ信号処理部から出力されるデジタル画像信号)に対して各種の信号処理を施す信号処理回路(後述)が搭載された画像処理部14と、信号ケーブル15によって接続されている。
LED光源4、第1,第2,第3反射ミラー5,7,8、およびレンズユニット11は、走査光学系を構成する。なお、走査光学系としては、相対的なものであり、ミラー等が固定で原稿側が移動するタイプであってもよい。
The sensor board 13 is equipped with a signal processing circuit (described later) for performing various signal processing on an image signal output from the CCD 10 (actually, a digital image signal output from an analog signal processing unit described later). The unit 14 and the signal cable 15 are connected.
The LED light source 4, the first, second and third reflecting mirrors 5, 7, 8 and the lens unit 11 constitute a scanning optical system. The scanning optical system may be a relative type and may be of a type in which the document side moves while the mirror or the like is fixed.

LED光源4は、白基準板12やコンタクトガラス3の読み取り面に対して、所定角度で光を照射し、白基準板12又は原稿2で反射した光は、第1,第2,第3反射ミラー5,7,8およびレンズユニット11を経由してCCD10の受光面に入射する。
CCD10は、入射光量に対応する電圧を画像信号として出力する。
第1,第2キャリッジ6,9は、図示しないステッピングモータ又はサーボモータ等のモータの駆動により、原稿2の露光位置とCCD10の受光面との間の距離を一定に保ちながら副走査方向(矢印A方向)に移動し、原稿2を露光走査する。
The LED light source 4 irradiates the white reference plate 12 and the reading surface of the contact glass 3 with light at a predetermined angle, and the light reflected by the white reference plate 12 or the original 2 reflects the first, second, and third reflections. The light enters the light receiving surface of the CCD 10 via the mirrors 5, 7, 8 and the lens unit 11.
The CCD 10 outputs a voltage corresponding to the amount of incident light as an image signal.
The first and second carriages 6 and 9 are driven in the sub-scanning direction (arrows) while maintaining a constant distance between the exposure position of the document 2 and the light receiving surface of the CCD 10 by driving a motor such as a stepping motor or servo motor (not shown). A direction) and the original 2 is exposed and scanned.

図10は、図9のCCD10の出力からデジタル画像信号を得るまでのセンサボード13および画像処理部14の構成例を示すブロック図である。
従来の画像読取装置1は、図10に示す回路構成のセンサボード13と画像処理部14とを備えている。
センサボード13は、CCD10、コンデンサ16、アナログ信号処理部(AFE:Analog−Front−End)17、インタフェース(I/F)部18、発振器(OSC)19、およびタイミング信号発生回路部20を備えている。
画像処理部14は、I/F部21、ライン間補正回路部22、画素平均化・ピーク検出回路部23、シェーディング補正回路部24、およびγ補正回路部25を備えている。
FIG. 10 is a block diagram illustrating a configuration example of the sensor board 13 and the image processing unit 14 from the output of the CCD 10 of FIG. 9 until a digital image signal is obtained.
The conventional image reading apparatus 1 includes a sensor board 13 and an image processing unit 14 having the circuit configuration shown in FIG.
The sensor board 13 includes a CCD 10, a capacitor 16, an analog signal processing unit (AFE: Analog-Front-End) 17, an interface (I / F) unit 18, an oscillator (OSC) 19, and a timing signal generation circuit unit 20. Yes.
The image processing unit 14 includes an I / F unit 21, an interline correction circuit unit 22, a pixel averaging / peak detection circuit unit 23, a shading correction circuit unit 24, and a γ correction circuit unit 25.

センサボード13のCCD10は、コンタクトガラス3上の原稿2の画像を読み取り、入力される駆動信号に同期して1主走査ライン毎に光学的な分解色(この例では「R,G,B」)毎の画像信号を出力する。
ここで、「R」はレッド(Red)を、「G」はグリーン(Green)を、「B」はブルー(Blue)をそれぞれ示す。
The CCD 10 of the sensor board 13 reads an image of the document 2 on the contact glass 3, and synchronizes with an input drive signal to optically separate colors (in this example, “R, G, B” for each main scanning line). ) Output an image signal for each.
Here, “R” indicates red, “G” indicates green, and “B” indicates blue.

CCD10から出力されるR,G,B毎の画像信号は、それぞれコンデンサ16によって交流結合されて、AFE17に入力される。
AFE17は、入力される画像信号を駆動信号であるサンプルパルスに対応してサンプリングすることで連続したアナログ画像信号を生成し、それをデジタル画像信号に変換して出力する。
The R, G, and B image signals output from the CCD 10 are AC-coupled by the capacitor 16 and input to the AFE 17.
The AFE 17 generates a continuous analog image signal by sampling an input image signal corresponding to a sample pulse that is a drive signal, converts it into a digital image signal, and outputs it.

図11は、図10のAFE17の構成例を示す回路図である。
AFE17は、アナログ信号処理手段であり、図11に示すように、光学的な分解色(この例では「R,G,B」)毎に、クランプ回路(CLMP)31、サンプルホールド回路(SH)32、増幅回路(PGA)33、A/D変換回路(ADC)34、黒オフセット補正回路35、およびD/A変換回路(DAC)36を備えている。これらのうち、クランプ回路31、サンプルホールド回路32、および増幅回路33が、CCD10からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理回路部を構成する。
FIG. 11 is a circuit diagram showing a configuration example of the AFE 17 in FIG.
The AFE 17 is an analog signal processing means, and as shown in FIG. 11, for each optical separation color (“R, G, B” in this example), a clamp circuit (CLMP) 31 and a sample hold circuit (SH) 32, an amplification circuit (PGA) 33, an A / D conversion circuit (ADC) 34, a black offset correction circuit 35, and a D / A conversion circuit (DAC) 36. Among these, the clamp circuit 31, the sample hold circuit 32, and the amplifier circuit 33 constitute an analog signal processing circuit unit that performs an analog process of sampling the image signal from the CCD 10 and amplifying it to a necessary level.

AFE17内部では、R,G,B毎に、クランプ回路(CLMP)31により所定のオフセットレベルの電圧(オフセット電圧)にクランプ(決定)され、サンプルホールド回路(SH)32によってリセットノイズおよびフィードスルーレベル等を含む画像信号をそれぞれサンプルパルスによりサンプリングして保持することにより、連続したアナログ画像信号とする。そして、そのアナログ画像信号は、増幅手段である増幅回路(PGA)33によりA/D変換の基準電圧のレベルに増幅された後、A/D変換回路(ADC)34によって所定ビット(例えば10ビット)のデジタル画像信号に変換される。増幅回路(PGA)33は、プログラマブルゲインアンプ等のアナログ増幅回路である。   Inside the AFE 17, a clamp circuit (CLMP) 31 clamps (determines) a predetermined offset level voltage (offset voltage) for each of R, G, and B, and a sample and hold circuit (SH) 32 resets noise and feedthrough levels. A continuous analog image signal is obtained by sampling and holding the image signal including the above by the sample pulse. The analog image signal is amplified to an A / D conversion reference voltage level by an amplification circuit (PGA) 33, which is an amplification means, and then a predetermined bit (for example, 10 bits) by an A / D conversion circuit (ADC) 34. ) Digital image signal. The amplifier circuit (PGA) 33 is an analog amplifier circuit such as a programmable gain amplifier.

A/D変換回路34からのデジタル画像信号(「デジタルデータ」又は「画像データ」ともいう)は、黒オフセット補正回路35により、暗時(原稿への露光開始前つまり光が入射されていない時)のCCD10の出力がA/D変換回路34による変換後に所定のオフセットレベルになるように、アナログオフセットをD/A変換回路(DAC)36を介してアナログ的に加えることによって、オフセットレベルが所望のレベルで一定になるようにフィードバック制御がなされている。   The digital image signal (also referred to as “digital data” or “image data”) from the A / D conversion circuit 34 is darkened by the black offset correction circuit 35 (before exposure of the original, that is, when no light is incident). The analog offset is added via the D / A conversion circuit (DAC) 36 in an analog manner so that the output of the CCD 10 in FIG. The feedback control is performed so as to be constant at the level.

こうして得られたデジタル画像信号は、図10のI/F部18,21によって後段の画像処理部14に伝送され、デジタル処理が施される。
デジタル処理としては、ライン間補正回路部22、シェーディング補正回路部24、およびγ補正回路部25による各種補正処理が行われる。
ライン間補正回路部22は、I/F部21より入力されるデジタル画像信号に対して、CCD10でのR,G,B出力間の副走査方向の遅延を補正するライン間補正を行う。
The digital image signal thus obtained is transmitted to the subsequent image processing unit 14 by the I / F units 18 and 21 in FIG. 10 and subjected to digital processing.
As the digital processing, various correction processes are performed by the inter-line correction circuit unit 22, the shading correction circuit unit 24, and the γ correction circuit unit 25.
The interline correction circuit unit 22 performs interline correction on the digital image signal input from the I / F unit 21 to correct the delay in the sub-scanning direction between the R, G, and B outputs from the CCD 10.

シェーディング補正回路部24は、図9のLED光源4からの照射光による白基準板12からの反射光をCCD10で読み取る(受光する)ことによって所定の濃度レベルが得られるため、その濃度レベルを示すシェーディングデータを生成して図示しないメモリに記憶保持する。そして、そのシェーディングデータに基づいて、原稿2の画像読み取り時に入力されるデジタル画像信号に対して、CCD10の感度バラツキや照射系の配光ムラを補正するシェーディング補正(単に「シェーディング」ともいう)を行う。
γ補正回路部25は、シェーディング補正回路部24からのデジタル画像信号に対してγ補正を施し、素子特性による誤差を修正する。
The shading correction circuit unit 24 obtains a predetermined density level by reading (receiving) the reflected light from the white reference plate 12 by the irradiation light from the LED light source 4 in FIG. Shading data is generated and stored in a memory (not shown). Then, based on the shading data, a shading correction (also simply referred to as “shading”) for correcting the sensitivity variation of the CCD 10 and uneven light distribution of the irradiation system is performed on the digital image signal input when reading the image of the document 2. Do.
The γ correction circuit unit 25 performs γ correction on the digital image signal from the shading correction circuit unit 24 to correct an error due to element characteristics.

ここで、通常、レンズを透過することによりcos4乗則に従い、同じ光量であっても画像端部の出力は落ち込む傾向にある。cos4乗則とは、入射角と照度との関係を示すもので、レンズに入射する光の入射角(レンズ入射角)が光軸に対してθの場合、照度は次式に示す関係となる。但し、Ioは入射前の光の照度を、Iは入射後の光の照度をそれぞれ示す。
I=Io cosθ
Here, normally, the output at the edge of the image tends to drop even if the light quantity is the same according to the cos 4 power law by passing through the lens. The cos 4th power law indicates the relationship between the incident angle and the illuminance. When the incident angle of the light incident on the lens (lens incident angle) is θ with respect to the optical axis, the illuminance has the relationship represented by the following equation. . Here, Io represents the illuminance of light before incidence, and I represents the illuminance of light after incidence.
I = Io cos 4 θ

CCD10およびその他の回路部の駆動に必要な駆動信号は、発振器(OSC)19から入力される所定周期のクロック信号に基づいてタイミング信号発生回路部20で生成され、各回路部に入力される。
AFE17には、図11に示すように、動作状態を決定するためのレジスタ部37が内蔵されている。そのレジスタ部37は、所定のI/F部であるCPU・I/Fを介して外部のCPUとシリアル通信によって制御され、動作状態が設定可能になっている。なお、図示は省略するが、レジスタ部37と同様なレジスタ部は、タイミング信号発生回路部20にも内蔵され、CPU・I/Fを介して外部のCPUとシリアル通信によって制御され、動作状態が設定可能になっている。
A drive signal necessary for driving the CCD 10 and other circuit units is generated by a timing signal generation circuit unit 20 based on a clock signal having a predetermined period input from an oscillator (OSC) 19 and input to each circuit unit.
As shown in FIG. 11, the AFE 17 includes a register unit 37 for determining an operation state. The register unit 37 is controlled by serial communication with an external CPU via a CPU / I / F which is a predetermined I / F unit, and an operation state can be set. Although not shown, a register unit similar to the register unit 37 is also built in the timing signal generation circuit unit 20 and is controlled by serial communication with an external CPU via the CPU / I / F, so that the operation state is It can be set.

このように構成された画像読取装置1では、白基準板12を使って大きく2つの処理がなされる。
一つ目は、増幅回路(PGA)33の増幅率を決定するゲイン調整である。通常、白基準板12を読み取り、A/D変換回路(ADC)34でA/D変換されたデジタル画像信号(画像データ)の画素レベル(画素の「濃度レベル」又はそれを示す「階調レベル」に相当する)がある一定の大きさになるように、増幅回路33の増幅率を調整するものである。調整の目標値としては、A/D変換回路34からの出力信号がノイズやその後の光量変動を見込んで、飽和しない範囲で最も大きな値を目標値とすることでダイナミックレンジをできるだけ広く確保する。こちらの調整は、電源投入時など、ある特定のタイミングで実施する。
In the image reading apparatus 1 configured in this way, two processes are performed using the white reference plate 12.
The first is gain adjustment that determines the amplification factor of the amplifier circuit (PGA) 33. Usually, the pixel level of the digital image signal (image data) read from the white reference plate 12 and A / D converted by the A / D conversion circuit (ADC) 34 (the “density level” of the pixel or the “gradation level” indicating it) The gain of the amplifying circuit 33 is adjusted so as to have a certain size. As a target value for adjustment, an output signal from the A / D conversion circuit 34 expects noise and subsequent fluctuations in the amount of light, and a dynamic value is secured as wide as possible by setting the largest value within a range not saturated. This adjustment is performed at a specific timing, such as when the power is turned on.

二つ目は、シェーディング補正であり、前述の通り、LED光源4で照射された白基準板12からの反射光をCCD10で読み取ることによって所定の濃度レベルが得られ、その濃度レベルを示すシェーディングデータの生成を行うため、そのシェーディングデータに基づいてCCD10の感度バラツキや照射系の配光ムラを補正するものである。この処理は、原稿2の読み取り毎に実施される。原稿2の読み取りの際に、白基準板12下に第1,第2キャリッジ6,9が移動して、白基準板12の読み取り、シェーディングデータの生成を行う。   The second is shading correction. As described above, a predetermined density level is obtained by reading the reflected light from the white reference plate 12 irradiated by the LED light source 4 with the CCD 10, and shading data indicating the density level is obtained. Therefore, the sensitivity variation of the CCD 10 and the light distribution unevenness of the irradiation system are corrected based on the shading data. This process is performed every time the document 2 is read. When the document 2 is read, the first and second carriages 6 and 9 move below the white reference plate 12 to read the white reference plate 12 and generate shading data.

その後、原稿2の下方に第1,第2キャリッジ6,9を移動させ、原稿2の領域の1主走査ライン(副走査方向に直交する主走査方向の1ラインであり、単に「1ライン」ともいう)内の各画素データ(画像データを構成するデータ)に対して次式の演算を行うことにより、シェーディングデータで正規化した読み取り画像を得る。
シェーディング後原稿読取データ=原稿読取データ/シェーディングデータ×1023
ここで、原稿読取データは画像処理部14に入力されるデジタル画像信号に相当する。シェーディング後原稿読取データは、シェーディング補正回路部24によってシェーディング補正がなされた後のデジタル画像信号に相当する。
Thereafter, the first and second carriages 6 and 9 are moved below the document 2, and one main scanning line in the region of the document 2 (one line in the main scanning direction orthogonal to the sub-scanning direction, simply “1 line”). A read image normalized by the shading data is obtained by performing the following calculation on each pixel data (data constituting the image data).
Document reading data after shading = document reading data / shading data × 1023
Here, the document read data corresponds to a digital image signal input to the image processing unit 14. The post-shading document read data corresponds to a digital image signal after the shading correction circuit unit 24 performs the shading correction.

図12は、図11の増幅回路(PGA)33の増幅率を決定するゲイン調整の説明に供する説明図である。
白基準板12の読み取り時にも、例えば図12の(a)に示すように、主走査方向の同期信号である主走査同期信号に同期して、CCD10から1ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“H”の期間内の有効画素領域を示す期間(有効画素期間)にあるデジタル画像信号が、有効画素信号となる。この有効画素信号は、ゲイン値(増幅率)の設定(ゲイン設定g)時に、例えば図12の(b)に示すようなノイズが混入された波形となる。
FIG. 12 is an explanatory diagram for explaining the gain adjustment for determining the amplification factor of the amplifier circuit (PGA) 33 of FIG.
Even when the white reference plate 12 is read, for example, as shown in FIG. 12 (a), the CCD 10 outputs line by line in synchronization with a main scanning synchronization signal which is a synchronization signal in the main scanning direction. Among the digital image signals generated by the output, a digital image signal in a period (effective pixel period) indicating an effective pixel area within a period in which the main scanning synchronization signal is at a high level “H” is an effective pixel signal. Become. When the gain value (amplification factor) is set (gain setting g), the effective pixel signal has a waveform mixed with noise as shown in FIG.

そこで、ゲイン調整は次のように行っている。つまり、図11の増幅回路33に設定するゲイン値(実際には対応するゲイン設定コード)をCPU・I/Fを介したレジスタへの設定で変化させつつ、そのときに取り込んだ複数ライン分のデジタル画像信号(実際には有効画素信号)の画素レベルをシェーディング補正回路部24で主走査方向(ライン方向)に平均化する。それにより、例えば図12の(c)(d)に示すように、ノイズ除去を行い、画素レベルのピーク値(ピーク画素レベル)が目標値(目標白読取レベル)に最も近くなるように、ゲイン値の可変設定を繰り返して(この例では「N回」)、最適なゲイン値を決定する。   Therefore, gain adjustment is performed as follows. That is, while changing the gain value (actually the corresponding gain setting code) set in the amplifier circuit 33 in FIG. 11 by setting the register via the CPU / I / F, the data for a plurality of lines captured at that time is obtained. The pixel level of the digital image signal (actually effective pixel signal) is averaged in the main scanning direction (line direction) by the shading correction circuit unit 24. Thereby, for example, as shown in FIGS. 12C and 12D, noise is removed, and the gain is set so that the peak value (peak pixel level) of the pixel level is closest to the target value (target white reading level). The variable value setting is repeated (in this example, “N times”) to determine the optimum gain value.

ゲイン値の設定は、CPU・I/Fを介してAFE17内部のレジスタ部37内の値(レジスタ値)を書き換えることにより、増幅回路(PGA)33の増幅率を切り替える。また、1主走査ラインの有効画素信号の画素レベルの平均化処理およびピーク値検出は、画素平均化・ピーク検出回路部23で実施する。
上記のようなゲイン調整を行う画像読取装置としては、特許文献1〜4に示すようなものも提案されている。
The gain value is set by switching the amplification factor of the amplifier circuit (PGA) 33 by rewriting the value (register value) in the register unit 37 in the AFE 17 via the CPU / I / F. The pixel level averaging process and peak value detection of the effective pixel signal of one main scanning line are performed by the pixel averaging / peak detection circuit unit 23.
As the image reading apparatus for performing the gain adjustment as described above, those shown in Patent Documents 1 to 4 have been proposed.

しかしながら、従来の画像読取装置では、ゲイン値をゲイン設定コードの最小値から「1」ずつインクリメントして設定しつつ、画素レベルのピーク値のレベル判定を行っている。また、ゲイン値の設定変更は1主走査ラインに1回行っているので、ゲイン調整は「ゲイン値の設定回数×平均化ライン数」もかかることになり、調整時間が長くなっていて、電源投入時や省エネ復帰時のユーザのウエイト時間削減が望まれる今日では、この調整時間の長さが課題となっていた。   However, in the conventional image reading apparatus, the level determination of the peak value of the pixel level is performed while setting the gain value by incrementing by “1” from the minimum value of the gain setting code. In addition, since the gain value setting change is performed once for each main scanning line, the gain adjustment also takes “gain value setting times × number of average lines”, and the adjustment time is long. In the present day when it is desired to reduce the wait time of the user at the time of input or energy saving return, the length of the adjustment time has been a problem.

また、理論値を元に演算で最適なゲイン値を算出してゲイン調整を行う方法もあるが、プログラマブルゲインアンプのようなアナログ増幅回路では、固体による増幅率の固体バラツキが大きく、設定されるゲイン値(ゲイン設定値)と実際の増幅率の直線性、単調性が確保されていない場合がある。その場合、単に理論値からの演算で最適なゲイン値を求めてしまうと、目標値付近で調整結果が振動してしまい、正しい調整が行うことができないケースが発生する。
この発明は、上記の点に鑑みてなされたものであり、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得られるようにすることを目的とする。
There is also a method of calculating the optimum gain value by calculation based on the theoretical value and performing gain adjustment. However, in an analog amplifier circuit such as a programmable gain amplifier, there is a large variation in the amplification factor due to the solid, and it is set. In some cases, linearity and monotonicity between the gain value (gain setting value) and the actual gain are not ensured. In that case, if the optimum gain value is simply obtained by calculation from the theoretical value, the adjustment result vibrates in the vicinity of the target value, and a case where correct adjustment cannot be performed occurs.
The present invention has been made in view of the above points, and an object thereof is to obtain an optimum gain setting value of an amplifying unit in an analog signal processing unit in a short time.

この発明は、上記の目的を達成するため、以下に示す画像読取装置および画像形成装置を提供する。
この発明による画像読取装置は、原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて上記原稿の画像を読み取る画像読取装置であって、以下に示すようにしたことを特徴とする。
In order to achieve the above object, the present invention provides the following image reading apparatus and image forming apparatus.
The image reading apparatus according to the present invention is an image in which an original is exposed by an exposure unit, and the image of the original is read using a photoelectric conversion unit that converts reflected light from the original into an image signal and outputs the image signal for each main scanning line. The reading apparatus is characterized by the following.

すなわち、増幅手段を有し、上記光電変換手段からの上記画像信号をサンプリングして、上記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、そのアナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを設けている。また、所定位置に配置されている白基準板を上記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して上記1主走査ライン毎に出力する上記光電変換手段を用いて上記白基準板を読み取り、上記増幅手段のゲイン設定値を上記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段も設けたものである。   That is, an analog signal processing unit that has an amplification unit, samples the image signal from the photoelectric conversion unit, and performs an analog process for amplifying the image signal to a required level by the amplification unit, and the analog signal processing unit A / D conversion means for converting the analog image signal into a digital image signal. Further, the photoelectric conversion means that exposes a white reference plate arranged at a predetermined position by the exposure means, converts reflected light from the white reference plate into an image signal, and outputs the image signal for each main scanning line is used. The optimum gain for calculating the optimum gain setting value of the amplifying means based on the digital image signal obtained by reading the white reference plate and sequentially switching the gain setting value of the amplifying means within the one main scanning line. A set value calculating means is also provided.

この発明によれば、画像読取装置が、白基準板を露光手段によって露光し、その白基準板からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて白基準板を読み取り、アナログ信号処理手段内の増幅手段のゲイン設定値を1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出することにより、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得ることができる。   According to this invention, the image reading apparatus uses the photoelectric conversion unit that exposes the white reference plate by the exposure unit, converts the reflected light from the white reference plate into an image signal, and outputs the image signal for each main scanning line. An optimum gain setting value of the amplifying means is calculated based on a digital image signal obtained by reading the white reference plate and sequentially switching the gain setting value of the amplifying means in the analog signal processing means within one main scanning line. As a result, the optimum gain setting value of the amplification means in the analog signal processing means can be obtained in a short time.

この発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図である。1 is a block diagram illustrating a configuration example of a main part of a control system in an image reading apparatus which is an embodiment of the present invention. 図1のCCDの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a sensor board and an image processing unit from the output of the CCD of FIG. 図2のAFE17の構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration example of an AFE 17 in FIG. 2. 図3の増幅回路33のゲイン設定コードを「0」にした場合におけるシェーディングデータ生成の説明に供する説明図である。FIG. 4 is an explanatory diagram for explaining shading data generation when the gain setting code of the amplifier circuit 33 in FIG. 3 is set to “0”. 同じくゲインテーブル作成の説明に供する説明図である。It is explanatory drawing similarly used for description of gain table preparation. 同じくゲイン調整の説明に供する説明図である。It is explanatory drawing similarly used for description of gain adjustment. 図3の増幅回路33のゲイン設定コードに対する理想と実際の増幅率の関係(ゲイン特性)の一例を示す線図である。FIG. 4 is a diagram illustrating an example of a relationship (gain characteristic) between an ideal and an actual gain for a gain setting code of the amplifier circuit 33 in FIG. 3. 図1の画像読取装置を搭載した画像形成装置の構成例を示す概略図である。FIG. 2 is a schematic diagram illustrating a configuration example of an image forming apparatus equipped with the image reading apparatus of FIG. 1. 従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。It is a vertical front view showing a schematic configuration example of an optical system of a conventional image reading apparatus. 図9のCCD10の出力からデジタル画像信号を得るまでのセンサボード13および画像処理部14の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration example of the sensor board 13 and the image processing unit 14 from the output of the CCD 10 of FIG. 9 to obtaining a digital image signal. 図10のAFE17の構成例を示す回路図である。It is a circuit diagram which shows the structural example of AFE17 of FIG. 図11の増幅回路33の増幅率を決定するゲイン調整の説明に供する説明図である。It is explanatory drawing with which it uses for description of the gain adjustment which determines the gain of the amplifier circuit 33 of FIG.

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図1はこの発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図、図2はそのCCDの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図であり、図10と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
なお、画像読取装置の光学系の概略構成は図9と同じであるため、その図9を再び使用するものとする。
Hereinafter, embodiments for carrying out the present invention will be specifically described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration example of a main part of a control system in an image reading apparatus according to an embodiment of the present invention, and FIG. 2 shows a sensor board and an image processing unit for obtaining a digital image signal from the output of the CCD. FIG. 11 is a block diagram illustrating a configuration example, where parts corresponding to those in FIG. 10 are denoted by the same reference numerals, and most of the description thereof is omitted.
Since the schematic configuration of the optical system of the image reading apparatus is the same as that in FIG. 9, it is assumed that FIG. 9 is used again.

この実施形態の画像読取装置1は、図1に示すように、センサボード13と、画像処理部14と、CPU50と、インタフェース(I/F)部60と、操作部70とを備えている。
センサボード13は、LED光源4およびI/F部27の他に、図2にも示すように、CCD10、コンデンサ16、アナログ信号処理部(AFE)17、I/F部18、発振器(OSC)19、およびタイミング信号発生回路部(TG)20を備えている。それらのうち、AFE17のみが図10に示したものと内部構成が異なる。
I/F部27は、CPU・I/Fであり、AFE17およびTG20とCPU50との通信を制御する。
As shown in FIG. 1, the image reading apparatus 1 of this embodiment includes a sensor board 13, an image processing unit 14, a CPU 50, an interface (I / F) unit 60, and an operation unit 70.
In addition to the LED light source 4 and the I / F unit 27, the sensor board 13 includes a CCD 10, a capacitor 16, an analog signal processing unit (AFE) 17, an I / F unit 18, an oscillator (OSC) as shown in FIG. 19 and a timing signal generation circuit part (TG) 20. Among them, only the AFE 17 has an internal configuration different from that shown in FIG.
The I / F unit 27 is a CPU / I / F, and controls communication between the AFE 17 and the TG 20 and the CPU 50.

画像処理部14は、I/F部21、画像処理ブロック41、およびI/F部42を備えている。それらのうち、画像処理ブロック41は、図2に示すライン間補正回路部22、画素平均化・ピーク検出回路部23、シェーディング補正回路部24、γ補正回路部25、およびゲインテーブル部26を構成している。
I/F部42は、CPU・I/Fであり、画像処理ブロック41内の各部とCPU50との通信を制御する。
ゲインテーブル部26は、後述するゲインテーブルの作成を行う。
The image processing unit 14 includes an I / F unit 21, an image processing block 41, and an I / F unit 42. Among them, the image processing block 41 includes the inter-line correction circuit unit 22, the pixel averaging / peak detection circuit unit 23, the shading correction circuit unit 24, the γ correction circuit unit 25, and the gain table unit 26 shown in FIG. doing.
The I / F unit 42 is a CPU / I / F, and controls communication between each unit in the image processing block 41 and the CPU 50.
The gain table unit 26 creates a gain table described later.

CPU50は、画像読取装置1全体を統括的に制御するマイクロコンピュータであり、中央演算装置(CPU)と、中央演算装置が実行するプログラムを含む各種データを記憶しているROMと、データを一時的に記憶するRAMと、装置の電源のオン/オフに関係なくデータを記憶保持する不揮発性メモリとを備えている。
I/F部60は、CPU・I/Fであり、CPU50と操作部70との通信を制御する。
操作部70は、各種情報を入力するための入力部と、各種情報を表示する表示部とからなる。
The CPU 50 is a microcomputer that comprehensively controls the entire image reading apparatus 1, and includes a central processing unit (CPU), a ROM that stores various data including programs executed by the central processing unit, and data temporarily. And a nonvolatile memory for storing and holding data regardless of whether the power of the apparatus is on or off.
The I / F unit 60 is a CPU / I / F, and controls communication between the CPU 50 and the operation unit 70.
The operation unit 70 includes an input unit for inputting various types of information and a display unit for displaying various types of information.

図3は図2のAFE17の構成例を示す回路図であり、図11と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
AFE17は、図3に示すように、図11に示したものにゲイン切替回路38を追加したものである。
FIG. 3 is a circuit diagram showing a configuration example of the AFE 17 in FIG. 2, and parts corresponding to those in FIG.
As shown in FIG. 3, the AFE 17 is obtained by adding a gain switching circuit 38 to that shown in FIG.

以上のように構成された画像読取装置1では、CPU50が、センサボード13内のAFE17およびタイミング信号発生回路部(TG)20、画像処理部14内のライン間補正回路部22,画素平均化・ピーク検出回路部23,シェーディング補正回路部24,ゲインテーブル26等を制御することにより、最適ゲイン設定値算出手段およびゲインテーブル作成手段としての機能を果す。また、シェーディング補正回路部24が正規化手段としての機能を果す。   In the image reading apparatus 1 configured as described above, the CPU 50 performs the AFE 17 and timing signal generation circuit unit (TG) 20 in the sensor board 13, the interline correction circuit unit 22 in the image processing unit 14, the pixel averaging / By controlling the peak detection circuit unit 23, the shading correction circuit unit 24, the gain table 26, etc., the functions as the optimum gain set value calculation means and the gain table creation means are achieved. Further, the shading correction circuit unit 24 functions as normalization means.

そこで、それらの機能について具体的に説明する。
画像読取装置1では、電源投入直後に、CPU50がI/F部27を介してセンサボード13内の各回路部の動作状態を決めるレジスタ設定を行うが、その一つにR,G,B毎に図3の増幅回路(PGA)33の増幅率を決定するゲイン調整がある。
Therefore, these functions will be specifically described.
In the image reading apparatus 1, immediately after the power is turned on, the CPU 50 performs register setting for determining the operation state of each circuit unit in the sensor board 13 via the I / F unit 27, and one of them is R, G, B There is gain adjustment for determining the amplification factor of the amplifier circuit (PGA) 33 of FIG.

このゲイン調整の狙いは、A/D変換回路(ADC)34の入力ダイナミックレンジをできるだけ広く使えるように、サンプルホールド回路(SH)32の出力を増幅することにある。但し、ノイズや図9のLED光源4の光量変動が生じてもA/D変換回路34の出力がフルスケール「1023」を取らない増幅率に設定する必要がある。「1023」を出力するということは、画像データがA/D変換回路34で飽和していることを意味する。   The purpose of this gain adjustment is to amplify the output of the sample hold circuit (SH) 32 so that the input dynamic range of the A / D converter circuit (ADC) 34 can be used as wide as possible. However, it is necessary to set the amplification factor such that the output of the A / D conversion circuit 34 does not take full scale “1023” even if noise or light quantity fluctuation of the LED light source 4 of FIG. 9 occurs. To output “1023” means that the image data is saturated in the A / D conversion circuit 34.

以下、図4〜図6を参照してゲイン調整の手順を示す。
図4は、図3の増幅回路(PGA)33のゲイン設定コード(ゲイン値に対応する)を「0」にした場合におけるシェーディングデータ生成の説明に供する説明図である。
図5は、増幅回路33のゲイン設定コードを「0」にした場合におけるゲインテーブル作成の説明に供する説明図である。
図6は、増幅回路33のゲイン設定コードを「0」にした場合におけるゲイン調整の説明に供する説明図である。
Hereinafter, the procedure of gain adjustment will be described with reference to FIGS.
FIG. 4 is an explanatory diagram for explaining generation of shading data when the gain setting code (corresponding to the gain value) of the amplifier circuit (PGA) 33 in FIG. 3 is set to “0”.
FIG. 5 is an explanatory diagram for explaining the creation of the gain table when the gain setting code of the amplifier circuit 33 is set to “0”.
FIG. 6 is an explanatory diagram for explaining gain adjustment when the gain setting code of the amplifier circuit 33 is set to “0”.

図1のCPU50は、まず、I/F部27を介して増幅回路33にゲイン値を対応するゲイン設定コード(デジタルコード)により「4ビット」つまり「0〜15」の範囲内で設定可能とした場合、増幅回路33には最初に最低ゲイン値としてゲイン設定コード「0」を設定する。なお、最低ゲイン値以外のゲイン値を対応するゲイン設定コードで設定することも可能である。   First, the CPU 50 in FIG. 1 can set the gain value in the range of “4 bits”, that is, “0 to 15” by the gain setting code (digital code) corresponding to the amplification circuit 33 via the I / F unit 27. In this case, the gain setting code “0” is first set in the amplifier circuit 33 as the minimum gain value. It is also possible to set a gain value other than the lowest gain value with a corresponding gain setting code.

そして、その状態で図9の白基準板12を露光してその読み取りを実施する。
白基準板12の読み取り時には、例えば図4の(a)に示すように、主走査同期信号に同期して、CCD10から1ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“H”の期間内の有効画素期間にあるデジタル画像信号が、有効画素を示すデジタル画像信号(有効画素信号)となる。この有効画素信号は、例えば図4の(b)に示すように、ゲイン設定コード「0」の設定時、つまり最低ゲイン値の設定時に、ノイズが混入された波形となる。
In this state, the white reference plate 12 shown in FIG. 9 is exposed and read.
At the time of reading the white reference plate 12, for example, as shown in FIG. 4A, output for each line is performed from the CCD 10 in synchronization with the main scanning synchronization signal. Among the digital image signals generated by the output, the digital image signal in the effective pixel period within the period in which the main scanning synchronization signal is at the high level “H” is a digital image signal (effective pixel signal) indicating the effective pixel. It becomes. For example, as shown in FIG. 4B, the effective pixel signal has a waveform in which noise is mixed when the gain setting code “0” is set, that is, when the minimum gain value is set.

そして、CPU50は、I/F部42を介して図2のシェーディング補正回路部24により、例えば図4の(c)に示すように、複数ライン(この例では16ライン)分の主走査読み取り結果(デジタル画像信号の画素レベル)を平均化させてノイズ除去を実施させ、シェーディングデータとして記憶手段である内部メモリに記憶保持させる。但し、シェーディングデータとして保持させる範囲は、有効画素領域に相当するもののみである。   Then, the CPU 50 uses the shading correction circuit unit 24 in FIG. 2 via the I / F unit 42 to perform main scanning reading results for a plurality of lines (16 lines in this example) as shown in FIG. 4C, for example. The (pixel level of the digital image signal) is averaged to remove noise, and stored as shading data in an internal memory as storage means. However, the range held as shading data is only the range corresponding to the effective pixel area.

次に、I/F部27経由で図3のレジスタ部37内の値(レジスタ値)を書き換えることにより、ゲイン切替回路38によって増幅回路33のゲイン設定値(つまり対応するゲイン設定コード)の切り替えを行わせる。但し、通常動作時には、予め定められたある固定のゲイン設定値にする。
ゲイン調整時には、ゲイン切替回路38に次のような動作を行わせる。
ゲイン切替回路38は、画素をカウント(計測)するカウンタ機能を有するロジック回路であり、主走査同期信号に同期して、有効画素期間中に全てのゲイン設定を均等期間設けつつ、切り替わるモードに移る。つまり、主走査同期信号を受けて、有効画素開始までウエイトし、そこから500画素カウントする毎にゲイン設定コードを一つずつ増やす。
Next, by rewriting the value (register value) in the register unit 37 of FIG. 3 via the I / F unit 27, the gain switching circuit 38 switches the gain setting value (that is, the corresponding gain setting code) of the amplifier circuit 33. To do. However, during normal operation, a predetermined fixed gain setting value is used.
At the time of gain adjustment, the gain switching circuit 38 is operated as follows.
The gain switching circuit 38 is a logic circuit having a counter function of counting (measuring) pixels, and in synchronization with the main scanning synchronization signal, the gain switching circuit 38 shifts to a switching mode while providing all gain settings during the effective pixel period. . That is, the main scanning synchronization signal is received, waits until the start of effective pixels, and the gain setting code is incremented by one every time 500 pixels are counted.

これにより、例えば図5の(b)に示すように、同図の(a)に示す有効画素期間内の8000画素に対して、各ゲイン設定値にそれぞれ対応する各ゲイン設定コード「0〜15」が均等に500画素毎に切り替わり、それに応じてデジタル画像信号(有効画素信号)の画素レベルが増幅されるようになる。なお、図5の(b)に示すグラフは、画素平均化・ピーク検出回路23において、16ライン分のデジタル画像信号の画素レベルに対して平均化処理が施された後のものを示している。   Accordingly, for example, as shown in FIG. 5B, for each of 8000 pixels within the effective pixel period shown in FIG. 5A, each gain setting code “0-15” corresponding to each gain setting value is provided. "Is switched evenly every 500 pixels, and the pixel level of the digital image signal (effective pixel signal) is amplified accordingly. The graph shown in FIG. 5B shows the graph after the pixel averaging / peak detection circuit 23 performs the averaging process on the pixel levels of the digital image signals for 16 lines. .

シェーディング補正回路部24は、1主走査ライン中にゲイン設定値が16段階に切り替えられたデジタル画像信号が入力されると、そのデジタル画像信号を前述の最低ゲイン値に対応するゲイン設定コード「0」の設定による増幅率で増幅して生成したシェーディングデータで正規化するシェーディング補正を行う。このとき、次式を用いて演算する。
シェーディング後原稿読取データ
=(原稿読取データ−黒基準画像データ)/(シェーディングデータ
−黒基準画像データ)×1023
When a digital image signal whose gain setting value is switched to 16 levels is input during one main scanning line, the shading correction circuit unit 24 converts the digital image signal into a gain setting code “0” corresponding to the aforementioned minimum gain value. The shading correction to normalize with the shading data generated by amplification with the amplification factor by the setting of "" is performed. At this time, the calculation is performed using the following equation.
Original reading data after shading
= (Original reading data-Black reference image data) / (Shading data
-Black reference image data) x 1023

ここで、原稿読取データ,シェーディング後原稿読取データ,黒基準画像データについて説明しておく。
原稿読取データは、画像処理部14に入力されるデジタル画像信号に相当する。
シェーディング後原稿読取データは、シェーディング補正回路部24によってシェーディング補正がなされた後のデジタル画像信号に相当する。
黒基準画像データは、実際にはその画素レベルの平均値であり、有効画素期間以外のOPB(オプティカルブラック)画素期間あるいは空転送画素期間のデジタル画像信号の画素レベルの平均値に相当する。これらの画素レベルの平均値は、レベル的にも等しいので、問題はない。
Here, the original reading data, the post-shading original reading data, and the black reference image data will be described.
The document read data corresponds to a digital image signal input to the image processing unit 14.
The post-shading document read data corresponds to a digital image signal after the shading correction circuit unit 24 performs the shading correction.
The black reference image data is actually an average value of the pixel level, and corresponds to an average value of the pixel level of the digital image signal in the OPB (optical black) pixel period or the empty transfer pixel period other than the effective pixel period. Since the average values of these pixel levels are equal in level, there is no problem.

OPB画素は、画素(フォトダイオード)が物理的に存在するが、光学的にマスクされている画素である。
空転送画素は、画素が物理的に存在しないが、CPU50によるタイミング信号発生回路部20の制御によって、1主走査ライン中の転送クロック数を有効画素数より多くする。それにより、その分だけ、有効画素期間のデジタル画像信号が出力された後に、暗時のデジタル画像信号と同等レベルのデジタル画像信号が出力され続ける。この出力期間を、空転送画素期間という。
An OPB pixel is a pixel in which a pixel (photodiode) physically exists but is optically masked.
Although the empty transfer pixel does not physically exist, the number of transfer clocks in one main scanning line is made larger than the number of effective pixels by the control of the timing signal generation circuit unit 20 by the CPU 50. Thereby, after the digital image signal of the effective pixel period is output by that amount, the digital image signal having the same level as that of the dark digital image signal is continuously output. This output period is called an empty transfer pixel period.

通常、この実施形態のような画像読取装置の出力(デジタル画像信号)の暗時レベルを、「0」とはせずに、ある程度のオフセットを加えている。これは、暗時レベルに含まれるノイズ成分も含めて「0」側に飽和させたくないためである。よって、例えば前述の「16段階の各ゲイン設定コード設定時の500画素毎のデジタル画像信号の画素レベルの平均値」などは、黒基準画像データに相当するオフセットを加えていることになる。
したがって、シェーディング補正前に黒基準画像データの画素レベルの平均値を生成して、原稿読取データの各画素レベルから減算する必要があり、それを上記のシェーディング補正後原稿読取データの計算式に反映させている。
その計算式を用いることにより、1主走査ライン中にゲイン設定値を16段階に切り替えたデジタル画像信号は、光量の主走査ムラ(配光ムラ)が補正されて、図5の(c)に示すように階段状の出力変化となる。
Usually, a certain level of offset is added without setting the dark level of the output (digital image signal) of the image reading apparatus as in this embodiment to “0”. This is because it is not desired to saturate the “0” side including the noise component included in the dark level. Therefore, for example, the above-mentioned “average value of the pixel level of the digital image signal for every 500 pixels at the time of setting each of the 16 stages of gain setting codes” adds an offset corresponding to the black reference image data.
Therefore, it is necessary to generate an average value of the pixel level of the black reference image data before the shading correction, and subtract it from each pixel level of the original reading data, which is reflected in the calculation formula of the original reading data after the shading correction. I am letting.
By using the calculation formula, the digital image signal in which the gain setting value is switched in 16 steps during one main scanning line is corrected for the main scanning unevenness (light distribution unevenness) of the light amount, and FIG. As shown, the output changes stepwise.

CPU50は、次にゲインテーブル部26に以下に示す演算を含むゲインテーブルの作成を行わせる。
ゲインテーブル部26は、図5の(d)に示すように、シェーディング補正回路部24によってシェーディング補正がなされた16段階の各ゲイン値をゲイン設定コードで順次切り替えて設定した時における500画素毎のデジタル画像信号(有効画素信号)の画素レベルの平均値AV_g0〜AV_g15を算出する。
Next, the CPU 50 causes the gain table unit 26 to create a gain table including the following calculation.
As shown in FIG. 5 (d), the gain table unit 26 is configured so that each of the 16 stages of gain values subjected to the shading correction by the shading correction circuit unit 24 is sequentially switched and set by the gain setting code. Average values AV_g0 to AV_g15 of the pixel level of the digital image signal (effective pixel signal) are calculated.

そして、増幅回路33に設定可能な各ゲイン値(ゲイン設定値)にそれぞれ対応する各ゲイン設定コードのうち、最低ゲイン値g0に対応するゲイン設定コード「0」が設定された時の有効画素信号の画素レベルの平均値AV_g0と他のゲイン値gN(g1〜g15)に対応するゲイン設定コード「1」〜「15」がそれぞれ設定された時の有効画素信号の画素レベルの平均値AV_gN(AV_g1〜AV_g15)とから、最適なゲイン設定値を算出する。つまり、最低ゲイン値g0に対する相対ゲイン値GAIN_Nを次式より各ゲイン値gN毎に算出する。
GAIN_N=AV_gN/AV_g0
The effective pixel signal when the gain setting code “0” corresponding to the lowest gain value g0 is set among the gain setting codes corresponding to the respective gain values (gain setting values) that can be set in the amplifier circuit 33. Pixel level average value AV_gN (AV_g1) and gain setting codes “1” to “15” corresponding to other gain values gN (g1 to g15) are set. ~ AV_g15), the optimum gain setting value is calculated. That is, the relative gain value GAIN_N with respect to the lowest gain value g0 is calculated for each gain value gN from the following equation.
GAIN_N = AV_gN / AV_g0

なお、最低ゲイン値g0が1倍であった場合には、相対ゲイン値GAIN_N=実際の増幅率になる。相対ゲイン値GAIN_Nは、最低ゲイン値g0に対して、ゲイン値gNが何倍の増幅率があるかを意味している。AFE17のような実際のアナログ信号処理ICでは、使用する増幅器33によっては、最低ゲイン値g0が「1倍」にならない場合もあるので、このような表現としている。最低ゲイン値g0の実際の増幅率が2倍であれば、ゲイン値gN時の実際の増幅率は、「GAIN_N×2」となる。また、ゲイン設定コードが「15」の時の増幅率が最大ゲイン値g15となる。   When the minimum gain value g0 is 1, the relative gain value GAIN_N = actual amplification factor. The relative gain value GAIN_N means how many times the gain value gN has an amplification factor with respect to the minimum gain value g0. In an actual analog signal processing IC such as the AFE 17, the minimum gain value g 0 may not be “1 ×” depending on the amplifier 33 to be used. If the actual gain of the minimum gain value g0 is twice, the actual gain at the time of the gain value gN is “GAIN_N × 2”. Further, the gain when the gain setting code is “15” becomes the maximum gain value g15.

算出した各ゲイン設定値gN毎の相対ゲイン値GAIN_Nのデータは、ゲインテーブルとしてゲインテーブル部26内の図示しない不揮発性記憶手段である不揮発性メモリに記憶保持する。それによって、ゲインテーブルの作成が完了するが、そのゲインテーブルは不揮発性メモリに記憶保持されるため、装置の電源がオフになっても、その内容は保持される。以後、増幅回路(PGA)33に設定すべきゲイン値をゲインテーブルから選択的に取得し、対応するゲイン設定コードをI/F部27を介してAFE17内のレジスタ部37に設定することにより、増幅回路(PGA)33に設定することができる。   The calculated data of the relative gain value GAIN_N for each gain setting value gN is stored and held in a non-volatile memory (not shown) in the gain table unit 26 as a gain table. Thereby, although the creation of the gain table is completed, the gain table is stored and retained in the nonvolatile memory, so that the contents are retained even when the apparatus is turned off. Thereafter, by selectively acquiring the gain value to be set in the amplifier circuit (PGA) 33 from the gain table and setting the corresponding gain setting code in the register unit 37 in the AFE 17 via the I / F unit 27, The amplifier circuit (PGA) 33 can be set.

ゲインテーブルの作成後は、通常のゲイン調整に移る。
そしてまず、CPU50が、I/F部18を介してAFE17内のレジスタ部37内の値を書き換えることにより、ゲイン切替回路38によって増幅回路(PGA)33のゲイン設定コードを最低値「0」にした状態で、例えば図6の(b)(c)に示すように、画素平均化・ピーク検出回路部23に16ライン分のデジタル画像信号(実際には有効画素信号)の画素レベルの平均化処理およびピーク画素レベルの検出を行わせる。
After creating the gain table, move on to normal gain adjustment.
First, the CPU 50 rewrites the value in the register unit 37 in the AFE 17 through the I / F unit 18, thereby setting the gain setting code of the amplifier circuit (PGA) 33 to the minimum value “0” by the gain switching circuit 38. In this state, for example, as shown in FIGS. 6B and 6C, the pixel averaging of the 16-line digital image signal (actually, effective pixel signal) is performed in the pixel averaging / peak detection circuit unit 23. Processing and peak pixel level detection are performed.

このとき、次式の関係を満足する、最大の相対ゲイン値(GAIN_N)を適正なゲイン値として、そのときのゲイン設定値gNに対応するゲイン設定コードをI/F部27を介してAFE17内のレジスタ部37に設定する。それにより、ゲイン切替回路38によって増幅回路33のゲイン設定値(増幅回路33に設定するゲイン設定コードに対応する)の切り替えが行われ、そのゲイン設定値として最適なゲイン設定値が選択されることになる。
ゲイン設定コードが「0」の時のピーク画素レベル×GAIN_N≦目標白読取レベル
At this time, the maximum relative gain value (GAIN_N) satisfying the relationship of the following equation is set as an appropriate gain value, and a gain setting code corresponding to the gain setting value gN at that time is stored in the AFE 17 via the I / F unit 27. Are set in the register unit 37 of Thereby, the gain switching value of the amplification circuit 33 (corresponding to the gain setting code set in the amplification circuit 33) is switched by the gain switching circuit 38, and the optimum gain setting value is selected as the gain setting value. become.
Peak pixel level when gain setting code is “0” × GAIN_N ≦ target white reading level

ここで、最適なゲイン設定値とは、上述したように、最低ゲイン値g0に対する相対ゲイン値「GAIN_N」を求め、ゲインテーブル部26に保持した上での実際の画像読み取りに使用されるゲイン設定値を意味している。
そして、実際の画像読み取りに使用するゲイン値の決め方としては、予め設定されている「目標白読取レベル」を超えない、且つ最も近い「AV_gN」のときの「GAIN_N」を採用する。
Here, as described above, the optimum gain setting value is a gain setting used for actual image reading after obtaining a relative gain value “GAIN_N” with respect to the lowest gain value g0 and holding it in the gain table unit 26. Means value.
Then, as a method of determining the gain value used for actual image reading, “GAIN_N” that does not exceed the preset “target white reading level” and is closest to “AV_gN” is adopted.

「目標白読取レベル」については、得られるデジタル画像データの階調性を確保したいので、A/D変換回路34のダイナミックレンジをできるだけ広く使えるように高めに設定する。但し、実際はA/D変換回路34の出力(デジタル画像信号)が信号に含まれるノイズ成分も含めて飽和しないレベルを予め決めておく。A/D変換回路34は、10ビットであれば、「1023」までのデジタル画像信号を出力できるが、「目標白読取レベル=1023」とはならない。よって、そのデジタル画像信号に含まれるノイズも含めて、「1023」の値を取らないように「目標白読取レベル」を下げる。   The “target white reading level” is set to a high value so that the dynamic range of the A / D conversion circuit 34 can be used as much as possible in order to secure the gradation of the obtained digital image data. However, in practice, the level at which the output (digital image signal) of the A / D conversion circuit 34 is not saturated, including the noise component included in the signal, is determined in advance. The A / D conversion circuit 34 can output digital image signals up to “1023” if it is 10 bits, but does not achieve “target white reading level = 1023”. Therefore, the “target white reading level” is lowered so as not to take the value “1023” including the noise included in the digital image signal.

なお、通常の装置の電源立ち上げ時あるいは省エネルギーモードからの復帰時など、ゲイン調整が必要な場合には、上記のゲインテーブルの作成後の処理のみを行えばよい。
また、センサボード13を故障等により交換してAFE17が変わった場合や、画像処理部14を交換した場合など、ゲインテーブルの更新が必要な場合には、ユーザによる操作部70上の操作(外部の操作)によりゲインテーブル作成実行のコマンドを発行させることにより、任意のタイミングでI/F部60経由でCPU50に対してゲインテーブルの作成を指示することが可能となる。
When gain adjustment is necessary, such as when the power of a normal apparatus is turned on or when returning from the energy saving mode, only the processing after creating the gain table described above may be performed.
In addition, when the gain table needs to be updated, such as when the sensor board 13 is replaced due to a failure or the like and the AFE 17 is changed, or when the image processing unit 14 is replaced, an operation on the operation unit 70 by the user (external) By issuing a gain table creation execution command by the above operation), it is possible to instruct the CPU 50 to create a gain table via the I / F unit 60 at an arbitrary timing.

さらに、図2の増幅回路33に対する各ゲイン設定において実際の増幅率(ゲイン)が理論通りに求められれば、ゲインテーブルは不要である。この場合、以下の計算式を用いるだけで、例えば最低ゲイン設定値「0」時に得られたピーク画素レベルから理想の増幅率を得ることができる。しかし、実際の増幅率(ゲイン特性)は、例えば図7に示すように理想の増幅率とは大きく異なってしまう。   Further, if the actual gain (gain) is obtained theoretically in each gain setting for the amplifier circuit 33 in FIG. 2, a gain table is not necessary. In this case, the ideal amplification factor can be obtained from the peak pixel level obtained when the minimum gain setting value is “0”, for example, only by using the following calculation formula. However, the actual amplification factor (gain characteristic) differs greatly from the ideal amplification factor as shown in FIG. 7, for example.

次に設定するゲイン設定コード=
(目標白読取レベル/ピーク画素レベル)
/ゲイン設定コードを1変化(+1)させたときの増幅率(理論値)
+現在のゲイン設定コード
さらにまた、この実施形態では、ゲインテーブル26が行うゲインテーブルの作成をハード的に行うようにしたが、そのゲインテーブルの作成をCPU50がソフト的に行うようにすることもできる。
Next gain setting code =
(Target white scanning level / peak pixel level)
/ Amplification factor when changing gain setting code by 1 (+1) (theoretical value)
+ Current Gain Setting Code Furthermore, in this embodiment, the gain table created by the gain table 26 is created by hardware, but the CPU 50 may create the gain table by software. it can.

このように、この実施形態の画像読取装置1によれば、白基準板12をLED光源4(露光手段)によって露光し、その白基準板12からの反射光を画像信号に変換して1主走査ライン毎に出力するCCD10(光電変換手段)を用いて白基準板12を読み取る。そして、アナログ信号処理部17内の増幅回路33(増幅手段)のゲイン設定値(実際には対応するゲイン設定コード)を1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、増幅回路33の最適なゲイン設定値を算出する。それによって、アナログ信号処理部17内の増幅回路33の最適なゲイン設定値を短時間で得ることができる。したがって、増幅回路33のゲイン誤差が大きいケースでも、正確且つ短時間でアナログ信号処理部17によるアナログ処理を実行することができる。   As described above, according to the image reading apparatus 1 of this embodiment, the white reference plate 12 is exposed by the LED light source 4 (exposure means), and the reflected light from the white reference plate 12 is converted into an image signal to obtain one main signal. The white reference plate 12 is read using a CCD 10 (photoelectric conversion means) that outputs each scanning line. Based on the digital image signal obtained by sequentially switching the gain setting value (actually the corresponding gain setting code) of the amplifier circuit 33 (amplifying means) in the analog signal processing unit 17 within one main scanning line, An optimum gain setting value for the amplifier circuit 33 is calculated. Thereby, an optimum gain setting value of the amplifier circuit 33 in the analog signal processing unit 17 can be obtained in a short time. Therefore, even when the gain error of the amplifier circuit 33 is large, the analog processing by the analog signal processing unit 17 can be executed accurately and in a short time.

さらに、以下の(a)〜(d)に示す作用効果を得ることもできる。
(a)増幅回路33のゲイン設定値を1主走査ライン内で順次切り替える前に、増幅回路33の所定のゲイン設定値で予め白基準板12を読み取った際の1主走査ラインのデジタル画像信号(シェーディングデータ)を取得しておく。そして、増幅回路33のゲイン設定値を1主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、増幅回路33の上記所定のゲイン設定値で白基準板12を読み取った際のデジタル画像信号を用いて正規化する。それによって、LED光源4の配光ムラが補正されるため、ゲイン変化に対する適切なデジタル画像信号を入手することができる。
Further, the following effects (a) to (d) can be obtained.
(A) Before sequentially switching the gain setting value of the amplification circuit 33 within one main scanning line, the digital image signal of one main scanning line when the white reference plate 12 is read in advance with the predetermined gain setting value of the amplification circuit 33 (Shading data) is acquired in advance. Then, a digital image signal obtained by sequentially switching the gain setting value of the amplifier circuit 33 within one main scanning line is used as a digital image signal when the white reference plate 12 is read with the predetermined gain setting value of the amplifier circuit 33. Normalize using. As a result, uneven light distribution of the LED light source 4 is corrected, so that an appropriate digital image signal for gain change can be obtained.

(b)増幅回路33のゲイン設定値と相対ゲイン値(最適なゲイン設定値)との関係を示すゲインテーブルを作成することにより、正確なゲイン判定を行うことができる。
(c)ゲインテーブルを不揮発性メモリ(不揮発性記憶手段)に保持することにより、次回のゲイン調整時からは増幅回路33の最適なゲイン設定値を取得するための処理を行うことなく、ゲイン調整を行うことができる。
(d)外部からの操作によってゲインテーブルを作成(更新)することにより、装置の故障などによりCCD10やその周辺回路を実装したセンサボード(プリント基板)13を交換しても、再度ゲインテーブルを設定し直すことが可能となる。
(B) By creating a gain table showing the relationship between the gain setting value of the amplifier circuit 33 and the relative gain value (optimum gain setting value), accurate gain determination can be performed.
(C) By holding the gain table in the non-volatile memory (non-volatile storage means), the gain adjustment is performed without performing the process for obtaining the optimum gain setting value of the amplifier circuit 33 from the next gain adjustment. It can be performed.
(D) By creating (updating) a gain table by an external operation, the gain table is set again even if the sensor board (printed circuit board) 13 on which the CCD 10 or its peripheral circuit is mounted is replaced due to a device failure or the like. It becomes possible to redo.

なお、通常は、レンズを透過することによるcos4乗則による出力分布や、LED光源等の露光部そのものの配光分布の影響があるので、正確にゲインテーブルを作成するには、上述した正規化が必要である。しかし、これらの影響が問題とならないような照明系、光学系が採用されている場合には、正規化は不要である。
例えば、図9のレンズユニット11の受光面側にシェーディング板を取り付け、そのシェーディング板によって光学的に平坦な分布になるように、第3反射ミラー8からの反射光の光量を絞る。それによって、白基準板12を読み取った際のデジタル画像信号の主走査方向の分布を平坦にすることができるようにした際には、ゲインテーブル作成の際の正規化演算は不要となる。
Normally, there is an influence of the output distribution according to the cos 4 power law by passing through the lens and the light distribution distribution of the exposure unit itself such as an LED light source. is necessary. However, normalization is not necessary when an illumination system or an optical system that does not cause these effects is a problem.
For example, a shading plate is attached to the light receiving surface side of the lens unit 11 in FIG. 9, and the amount of reflected light from the third reflecting mirror 8 is reduced so that the shading plate has an optically flat distribution. Accordingly, when the distribution of the digital image signal in the main scanning direction when the white reference plate 12 is read can be flattened, the normalization calculation at the time of creating the gain table becomes unnecessary.

以上、この発明をCCDによって原稿の画像を読み取る画像読取装置(スキャナ)に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置には勿論、それらの画像読取装置を搭載したデジタル複写機,ファクシミリ装置,プリンタ等の各種画像形成装置にも適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。   The embodiment in which the present invention is applied to an image reading device (scanner) that reads an image of a document with a CCD has been described above. Of course, the present invention can also be applied to various image forming apparatuses such as digital copiers, facsimile machines, and printers equipped with such image reading apparatuses. The image forming apparatus main body can print the image data from the image reading apparatus on a sheet such as paper as a visible image.

図8は、上述した画像読取装置1を搭載した画像形成装置の構成例を示す概略図であり、図1,図2と同じ部分には同一符号を付している。
この画像形成装置200は、図8に示すように、図1に示した画像読取装置(スキャナ)1と、プリンタ120とを備えている。
画像読取装置1は、センサボード13内のI/F部18が、アナログ信号処理部(AFE)17からパラレル10bitのデジタル画像信号(デジタルデータ)が入力されると、それを画像処理部14内のI/F部41へシリアル送信する。
FIG. 8 is a schematic diagram showing a configuration example of an image forming apparatus equipped with the image reading apparatus 1 described above, and the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals.
As shown in FIG. 8, the image forming apparatus 200 includes the image reading device (scanner) 1 shown in FIG.
In the image reading apparatus 1, when a parallel 10-bit digital image signal (digital data) is input from the analog signal processing unit (AFE) 17 to the I / F unit 18 in the sensor board 13, Serial transmission to the I / F unit 41 of

画像処理部14は、I/F部21とI/F部18とによりセンサボード13と通信可能に接続されている。また、インタフェース(I/F)123によりプリンタ120内のプリンタエンジン121と通信可能に接続されている。
画像処理部14内のI/F部21は、センサボード13内のI/F部18からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル10ビットのデジタル画像信号に変換し、画像処理ブロック41に入力する。
The image processing unit 14 is communicably connected to the sensor board 13 by an I / F unit 21 and an I / F unit 18. Further, an interface (I / F) 123 is communicably connected to the printer engine 121 in the printer 120.
When receiving the digital image signal serially transmitted from the I / F unit 18 in the sensor board 13, the I / F unit 21 in the image processing unit 14 converts the digital image signal into a parallel 10-bit digital image signal. , Input to the image processing block 41.

画像処理ブロック41は、白基準板12の読み取りによってI/F部21からパラレル10ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して前述した各画像処理(γ補正を除く)を施したり、ゲインテーブルの作成を行う。また、原稿2の読み取りによってI/F部21からパラレル10ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各画像処理を施す。その後、その各画像処理が施されたデジタル画像信号をI/F123によりプリンタ120内のプリンタエンジン121へ出力して、用紙等のシート上に印刷(画像形成)を行わせる。   When a parallel 10-bit digital image signal is input from the I / F unit 21 by reading the white reference plate 12, the image processing block 41 performs the above-described image processing (excluding γ correction) on the digital image signal. Or create a gain table. When a parallel 10-bit digital image signal is input from the I / F unit 21 by reading the document 2, each image process is performed on the digital image signal. Thereafter, the digital image signal subjected to each image processing is output to the printer engine 121 in the printer 120 through the I / F 123, and printing (image formation) is performed on a sheet such as paper.

CPU50は、画像読取装置1だけでなく、プリンタ120のプリンタエンジン121の制御も行う。つまり、画像形成装置200全体を制御する。そのうち、この発明に関わる処理としては、操作部70からI/F部(CPU・I/F)60を介して入力される指示等により、センサボード13内のI/F部(CPU・I/F)18を介してアナログ信号処理部(AFE)17およびタイミング信号発生回路部(TG)20を、画像処理部14内のI/F部(CPU・I/F)42を介して画像処理ブロック41内のライン間補正回路部22,画素平均化・ピーク検出回路部23,シェーディング補正回路部24,γ補正回路部25,およびゲインテーブル26をそれぞれ制御する。   The CPU 50 controls not only the image reading device 1 but also the printer engine 121 of the printer 120. That is, the entire image forming apparatus 200 is controlled. Of these, the processing relating to the present invention includes an I / F unit (CPU • I / F) in the sensor board 13 in accordance with an instruction input from the operation unit 70 via the I / F unit (CPU • I / F) 60. F) The analog signal processing unit (AFE) 17 and the timing signal generation circuit unit (TG) 20 are connected via the I / F unit (CPU / I / F) 42 in the image processing unit 14 via the image processing block. The interline correction circuit unit 22, the pixel averaging / peak detection circuit unit 23, the shading correction circuit unit 24, the γ correction circuit unit 25, and the gain table 26 are controlled.

この画像形成装置200では、図1に示した画像読取装置1を搭載することにより、プリンタエンジン121から出力されるシート上の画像品質が向上する。
なお、CPU50は、プリンタ120側に備えてもよい。あるいは、画像読取装置1とプリンタ120との間に備えてもよい。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
In this image forming apparatus 200, the image quality on the sheet output from the printer engine 121 is improved by mounting the image reading apparatus 1 shown in FIG.
The CPU 50 may be provided on the printer 120 side. Alternatively, it may be provided between the image reading apparatus 1 and the printer 120.
Further, the present invention is not limited to the above-described embodiment, and it goes without saying that all the technical matters included in the technical idea described in the claims are covered.

1:画像読取装置 2:原稿 3:コンタクトガラス 4:LED光源
5:第1反射ミラー 6:第1キャリッジ 7:第2反射ミラー
8:第3反射ミラー 9:第2キャリッジ 10:CCDリニアイメージセンサ
11:レンズユニット 12:白基準板 13:センサボード 14:画像処理部
15:信号ケーブル 16:コンデンサ 17:アナログ信号処理部(AFE)
18,21,27,42,60:インタフェース(I/F)部
19:発振器(OSC) 20:タイミング信号発生回路部(TG)
22:ライン間補正回路部 23:画素平均化・ピーク検出回路部
24:シェーディング補正回路部 25:γ補正回路部 26:ゲインテーブル
31:クランプ回路(CLMP) 32:サンプルホールド回路(SH)
33:増幅回路(PGA) 34:A/D変換回路(ADC)
35:黒オフセット補正回路 36:D/A変換回路(DAC) 37:レジスタ部
38:ゲイン切替回路 41:画像処理ブロック 50:CPU 70:操作部
120:プリンタ 121:プリンタエンジン 123:インタフェース
200:画像形成装置
1: Image reading device 2: Document 3: Contact glass 4: LED light source 5: First reflection mirror 6: First carriage 7: Second reflection mirror 8: Third reflection mirror 9: Second carriage 10: CCD linear image sensor 11: Lens unit 12: White reference plate 13: Sensor board 14: Image processing unit 15: Signal cable 16: Capacitor 17: Analog signal processing unit (AFE)
18, 21, 27, 42, 60: Interface (I / F) section 19: Oscillator (OSC) 20: Timing signal generation circuit section (TG)
22: Interline correction circuit unit 23: Pixel averaging / peak detection circuit unit 24: Shading correction circuit unit 25: γ correction circuit unit 26: Gain table 31: Clamp circuit (CLMP) 32: Sample hold circuit (SH)
33: Amplifier circuit (PGA) 34: A / D converter circuit (ADC)
35: Black offset correction circuit 36: D / A conversion circuit (DAC) 37: Register unit 38: Gain switching circuit 41: Image processing block 50: CPU 70: Operation unit 120: Printer 121: Printer engine 123: Interface 200: Image Forming equipment

特許第3995840号公報Japanese Patent No. 399840 特許3973667号公報Japanese Patent No. 397367 特許4142524号公報Japanese Patent No. 4142524 特開2010−041083号公報JP 2010-041083 A

Claims (6)

原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて前記原稿の画像を読み取る画像読取装置であって、
増幅手段を有し、前記光電変換手段からの画像信号をサンプリングして、前記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、
該アナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するA/D変換手段と、
所定位置に配置されている白基準板を前記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して前記1主走査ライン毎に出力する前記光電変換手段を用いて前記白基準板を読み取り、前記増幅手段のゲイン設定値を前記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、前記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段とを設けたことを特徴とする画像読取装置。
An image reading apparatus that reads an image of an original by using photoelectric conversion means that exposes an original by an exposure unit, converts reflected light from the original into an image signal, and outputs the image signal for each main scanning line;
An analog signal processing unit that includes an amplification unit, samples the image signal from the photoelectric conversion unit, and performs an analog process of amplifying the signal to a required level by the amplification unit;
A / D conversion means for converting an analog image signal from the analog signal processing means into a digital image signal;
The photoelectric conversion means that exposes a white reference plate disposed at a predetermined position by the exposure means, converts reflected light from the white reference plate into an image signal, and outputs the image signal for each main scanning line. An optimum gain setting value for calculating an optimum gain setting value of the amplifying means based on a digital image signal obtained by reading a white reference plate and sequentially switching the gain setting value of the amplifying means within the one main scanning line. An image reading apparatus comprising a calculation unit.
請求項1に記載の画像読取装置において、
前記増幅手段のゲイン設定値を前記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、前記増幅手段の所定のゲイン設定値で前記白基準板を読み取った際のデジタル画像信号を用いて正規化する正規化手段を設けたことを特徴とする画像読取装置。
The image reading apparatus according to claim 1,
A digital image signal obtained by sequentially switching the gain setting value of the amplifying means within the one main scanning line is used as a digital image signal obtained by reading the white reference plate with a predetermined gain setting value of the amplifying means. An image reading apparatus provided with normalizing means for normalizing the image.
請求項1又は2に記載の画像読取装置において、
前記増幅手段のゲイン設定値と前記最適なゲイン設定値との関係を示すゲインテーブルを作成するゲインテーブル作成手段を設けたことを特徴とする画像読取装置。
The image reading apparatus according to claim 1 or 2,
An image reading apparatus comprising gain table creating means for creating a gain table indicating a relationship between a gain setting value of the amplifying means and the optimum gain setting value.
前記ゲインテーブルは、不揮発性記憶手段に保持されていることを特徴とする請求項3に記載の画像読取装置。   The image reading apparatus according to claim 3, wherein the gain table is held in a nonvolatile storage unit. 前記ゲインテーブル生成手段は、外部からの操作によって前記ゲインテーブルを作成することを特徴とする請求項3又は4に記載の画像読取装置。   The image reading apparatus according to claim 3, wherein the gain table generation unit creates the gain table by an external operation. 前記請求項1乃至5のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。   An image forming apparatus comprising the image reading apparatus according to claim 1, wherein an image forming process is performed based on image data read by the image reading apparatus.
JP2011173596A 2011-08-09 2011-08-09 Image reading apparatus and image forming apparatus Expired - Fee Related JP5817312B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011173596A JP5817312B2 (en) 2011-08-09 2011-08-09 Image reading apparatus and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011173596A JP5817312B2 (en) 2011-08-09 2011-08-09 Image reading apparatus and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2013038625A true JP2013038625A (en) 2013-02-21
JP5817312B2 JP5817312B2 (en) 2015-11-18

Family

ID=47887804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011173596A Expired - Fee Related JP5817312B2 (en) 2011-08-09 2011-08-09 Image reading apparatus and image forming apparatus

Country Status (1)

Country Link
JP (1) JP5817312B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115763A (en) * 2013-12-11 2015-06-22 株式会社リコー Imaging element, image reading device, and image forming apparatus
US9429470B2 (en) 2014-07-04 2016-08-30 Ricoh Company, Ltd. Opto-electronic converter, image reading device, and image forming apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163160A (en) * 1984-09-04 1986-04-01 Matsushita Graphic Commun Syst Inc Picture signal reading device
JPS6238668A (en) * 1985-08-14 1987-02-19 Canon Inc Picture processing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163160A (en) * 1984-09-04 1986-04-01 Matsushita Graphic Commun Syst Inc Picture signal reading device
JPS6238668A (en) * 1985-08-14 1987-02-19 Canon Inc Picture processing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115763A (en) * 2013-12-11 2015-06-22 株式会社リコー Imaging element, image reading device, and image forming apparatus
US9429470B2 (en) 2014-07-04 2016-08-30 Ricoh Company, Ltd. Opto-electronic converter, image reading device, and image forming apparatus

Also Published As

Publication number Publication date
JP5817312B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP2002199174A (en) Method and system for dynamic scanner calibration
JP2004266830A (en) Scanning device calibration system and method
JP6118997B2 (en) Image reading device
US8953233B2 (en) Image reading apparatus and image data processing method
WO2016157729A1 (en) Image reading device
JP2019161321A (en) Image reading apparatus and method for controlling image reading apparatus
JP5817312B2 (en) Image reading apparatus and image forming apparatus
US10122885B2 (en) Image reading device
US7889404B2 (en) Image reading device, image forming apparatus, and reading-unit install method
JP2019075682A (en) Image reading apparatus, control method for image reading apparatus, image sensor, and program
JP4528170B2 (en) Document reading apparatus and copying apparatus
JP5803387B2 (en) Image reading apparatus, image forming apparatus, light amount adjusting method, and program
JP2005323103A (en) Image reader
JP3770222B2 (en) Image reading device
US9516287B2 (en) Imaging device, image reading device, image forming apparatus, and method of driving imaging device
JP2004040443A (en) Image reader and image processor
JP2012156621A (en) Image reading device, image forming device, and signal processing method
JP4414276B2 (en) Image reading device
JP2010035136A (en) Image reading apparatus, image forming apparatus, and image reading method
JP2001157006A (en) Image-reading processing system
JP5849041B2 (en) Image forming apparatus and image reading apparatus
JP4022178B2 (en) Image reading device
JP2006165835A (en) Image reading device
JP2006025286A (en) Image reader and image forming apparatus
JP2009200623A (en) Document reader apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R151 Written notification of patent or utility model registration

Ref document number: 5817312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees