JP2013025075A - Electro-optic device, projection type display device and electronic equipment - Google Patents

Electro-optic device, projection type display device and electronic equipment Download PDF

Info

Publication number
JP2013025075A
JP2013025075A JP2011159625A JP2011159625A JP2013025075A JP 2013025075 A JP2013025075 A JP 2013025075A JP 2011159625 A JP2011159625 A JP 2011159625A JP 2011159625 A JP2011159625 A JP 2011159625A JP 2013025075 A JP2013025075 A JP 2013025075A
Authority
JP
Japan
Prior art keywords
electrode
electro
pixel
light
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011159625A
Other languages
Japanese (ja)
Inventor
Satoshi Ito
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011159625A priority Critical patent/JP2013025075A/en
Publication of JP2013025075A publication Critical patent/JP2013025075A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device, a projection type display device and electronic equipment, in which generation of an unnecessary electric field in a periphery of an end of a pixel electrode can be prevented even when a data line or a first capacitor electrode to which a potential different from that of the pixel electrode is applied are disposed in a region overlapping between adjoining pixel electrodes.SOLUTION: An electro-optic device 100 includes a data line 6a and a first capacitor electrode 5a in a region that overlaps, in a plan view, a second inter-pixel region 10h between pixel electrodes 9a. A relay electrode 7a having conduction with the pixel electrode 9a is disposed in a side closer to the pixel electrode 9a than the electrodes (the first capacitor electrode 5a and the data line 6a). Thereby, an unnecessary electric field generates neither between the pixel electrode and the data line nor between the pixel electrode and the first capacitor electrode.

Description

本発明は、基板の一方面に複数の画素電極が設けられた電気光学装置、投射型表示装置および電子機器に関するものである。さらに詳しくは、複数の画素電極のうち、隣り合う画素電極の間と重なる領域の構成に関するものである。   The present invention relates to an electro-optical device, a projection display device, and an electronic apparatus in which a plurality of pixel electrodes are provided on one surface of a substrate. More specifically, the present invention relates to a configuration of a region that overlaps between adjacent pixel electrodes among a plurality of pixel electrodes.

液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置に用いられる素子基板では、図7(a)に示すように、一方面側に複数の画素電極9aが設けられており、かかる画素電極9aと基板本体10wとの間には、ゲート電極3cを備えたスイッチング素子30、ソース電極6e、ドレイン電極6b(第2容量電極)、ドレイン電極6bと蓄積容量55を構成する第1容量電極5a、データ線6aが構成されている(例えば、特許文献1参照)。   In an element substrate used for an electro-optical device such as a liquid crystal device or an organic electroluminescence device, as shown in FIG. 7A, a plurality of pixel electrodes 9a are provided on one surface side. Between the main body 10w, the switching element 30 provided with the gate electrode 3c, the source electrode 6e, the drain electrode 6b (second capacitor electrode), the first capacitor electrode 5a constituting the drain electrode 6b and the storage capacitor 55, the data line 6a is configured (see, for example, Patent Document 1).

かかる特許文献1に記載の電気光学装置において、第1容量電極5aおよびデータ線6aは、隣り合う画素電極9aの間と重なる領域に設けられている。また、データ線6aは、隣り合う画素電極9aの間と重なる領域において画素電極9aが位置する側(上方)に設けられている。   In the electro-optical device described in Patent Document 1, the first capacitor electrode 5a and the data line 6a are provided in a region overlapping between adjacent pixel electrodes 9a. The data line 6a is provided on the side (upper side) where the pixel electrode 9a is located in a region overlapping between adjacent pixel electrodes 9a.

特開2004−355028号公報JP 2004-355028 A

かかる電気光学装置100では、スイッチング素子30がオン状態になっている期間を利用して画素電極9aに画像信号を印加し、画素電極9aと、対向基板20において共通電位Vcomが印加された共通電極21との間に形成した縦方向の電界(矢印V1で示す電界)によって液晶層50の液晶分子の配向を制御し、画素毎に光変調する。かかる状態は、スイッチング素子30がオフ状態に切り換わった非選択期間中も、蓄積容量55に蓄積されている電荷によって維持される。   In the electro-optical device 100, an image signal is applied to the pixel electrode 9 a using a period during which the switching element 30 is on, and the common electrode to which the common potential Vcom is applied to the pixel electrode 9 a and the counter substrate 20. The orientation of the liquid crystal molecules in the liquid crystal layer 50 is controlled by a vertical electric field (electric field indicated by an arrow V1) formed between the pixel 21 and light modulation for each pixel. Such a state is maintained by the charge accumulated in the storage capacitor 55 even during the non-selection period in which the switching element 30 is switched to the off state.

しかしながら、特許文献1に記載の構成のように、データ線6aが画素電極9aの近くにあると、非選択期間中の画素電極9aの端部とデータ線6aとの間に余計な電界(矢印V2で示す電界)が発生し、画素電極9aの端部付近に電位分布の乱れが発生する。   However, as in the configuration described in Patent Document 1, if the data line 6a is near the pixel electrode 9a, an extra electric field (arrow) is formed between the end of the pixel electrode 9a and the data line 6a during the non-selection period. (Electric field indicated by V2) occurs, and disturbance of the potential distribution occurs near the end of the pixel electrode 9a.

かかる問題は、図7(b)に示すように、ソース電極をそのままデータ線6aとし、ドレイン電極に代えて、データ線6aと第1容量電極5aとの間に設けた中継電極7aを第2容量電極として利用した場合でも同様に発生する。すなわち、第1容量電極5aには共通電位Vcomが印加されているため、第1容量電極5aが画素電極9aの近くにある場合には、画素電極9aの端部と第1容量電極5aとの間に余計な電界(矢印V2で示す電界)が発生し、画素電極9aの端部付近に電位分布の乱れが発生する。   As shown in FIG. 7B, the problem is that the source electrode is used as the data line 6a as it is, and the relay electrode 7a provided between the data line 6a and the first capacitor electrode 5a is replaced with the second electrode instead of the drain electrode. Even when it is used as a capacitor electrode, the same occurs. That is, since the common potential Vcom is applied to the first capacitor electrode 5a, when the first capacitor electrode 5a is close to the pixel electrode 9a, the end of the pixel electrode 9a and the first capacitor electrode 5a An extra electric field (electric field indicated by an arrow V2) is generated in the meantime, and the potential distribution is disturbed near the end of the pixel electrode 9a.

以上の問題点に鑑みて、本発明の課題は、隣り合う画素電極の間に重なる領域にデータ線や、画素電極と異なる電位が印加された第1容量電極が設けられている場合でも、画素電極の端部周辺に余計な電界が発生することを防止することのできる電気光学装置、投射型表示装置および電子機器を提供することにある。   In view of the above problems, an object of the present invention is to provide a pixel even when a data line or a first capacitor electrode to which a potential different from the pixel electrode is applied is provided in a region overlapping between adjacent pixel electrodes. An object of the present invention is to provide an electro-optical device, a projection display device, and an electronic apparatus that can prevent an extra electric field from being generated around the end of an electrode.

上記課題を解決するために、本発明に係る電気光学装置は、基板の一方面側に設けられた複数の画素電極と、前記基板と前記画素電極の間に設けられたスイッチング素子と、前記スイッチング素子と前記画素電極との間で前記複数の画素電極のうち、隣り合う画素電極の間に平面視で重なるように設けられ、前記スイッチング素子に電気的に接続するデータ線と、前記スイッチング素子と前記画素電極との間で前記隣り合う画素電極の間に平面視で重なるように設けられ、前記画素電極と異なる電位が印加された第1容量電極と、前記第1容量電極および前記データ線と前記画素電極との間で前記隣り合う画素電極の間に平面視で重なるように設けられ、前記画素電極に導通して前記スイッチング素子を介して前記データ線から供給された信号を当該画素電極に伝達する中継電極と、を有することを特徴とする。   In order to solve the above problems, an electro-optical device according to the present invention includes a plurality of pixel electrodes provided on one side of a substrate, a switching element provided between the substrate and the pixel electrodes, and the switching A data line that is provided so as to overlap in a plan view between adjacent pixel electrodes among the plurality of pixel electrodes between the element and the pixel electrode; and A first capacitor electrode provided between the pixel electrodes so as to overlap between the adjacent pixel electrodes in a plan view, to which a potential different from that of the pixel electrode is applied; the first capacitor electrode; and the data line; The pixel electrode is provided so as to overlap with the adjacent pixel electrode in plan view, and is electrically connected to the pixel electrode and supplied from the data line via the switching element. The and having a relay electrode that transmits to the pixel electrode.

本発明では、隣り合う画素電極の間に平面視で重なる領域にデータ線および第1容量電極が設けられているが、第1容量電極およびデータ線と画素電極との間には、画素電極に導通する中継電極が設けられているため、画素電極とデータ線との間、および画素電極と第1容量電極との間に余計な電界が発生しない。このため、画素電極の端部付近に電位分布の乱れが発生しない。それ故、品位の高い画像を表示することができる。   In the present invention, the data line and the first capacitor electrode are provided in a region overlapping in plan view between adjacent pixel electrodes. However, the pixel electrode is provided between the first capacitor electrode and the data line and the pixel electrode. Since the conducting relay electrode is provided, an extra electric field is not generated between the pixel electrode and the data line and between the pixel electrode and the first capacitor electrode. For this reason, the potential distribution is not disturbed near the end of the pixel electrode. Therefore, a high quality image can be displayed.

本発明において、前記第1容量電極は、前記スイッチング素子と前記画素電極との間のうち、前記データ線と前記中継電極との間に設けられ、前記中継電極は、前記第1容量電極に誘電体層を介して対向して当該誘電体層および前記第1容量電極と蓄積容量を構成する第2容量電極である構成を採用することができる。   In the present invention, the first capacitor electrode is provided between the data line and the relay electrode among the switching element and the pixel electrode, and the relay electrode is dielectric with respect to the first capacitor electrode. It is possible to adopt a configuration in which the dielectric layer and the second capacitor electrode that constitutes the storage capacitor with the first capacitor electrode facing each other through the body layer.

本発明において、前記画素電極に導通するとともに、前記第1容量電極に誘電体層を介して対向して当該誘電体層および前記第1容量電極と蓄積容量を構成する第2容量電極を有している構成を採用してもよい。   In the present invention, there is provided a second capacitor electrode which is electrically connected to the pixel electrode and is opposed to the first capacitor electrode through a dielectric layer and forms a storage capacitor with the dielectric layer and the first capacitor electrode. The configuration may be adopted.

この場合、前記データ線は、前記スイッチング素子と前記画素電極との間のうち、前記第1容量電極と前記中継電極との間に設けられている構成を採用することができる。   In this case, the data line may be configured to be provided between the first capacitor electrode and the relay electrode among the switching element and the pixel electrode.

本発明において、前記第2容量電極は、前記スイッチング素子と前記第1容量電極との間に設けられている構成を採用してもよい。   In the present invention, the second capacitor electrode may adopt a configuration provided between the switching element and the first capacitor electrode.

本発明において、前記第2容量電極は、前記第1容量電極と前記中継電極との間に設けられている構成を採用してもよい。   In the present invention, the second capacitor electrode may adopt a configuration provided between the first capacitor electrode and the relay electrode.

本発明において、電気光学装置を液晶装置として構成する場合、前記基板は、前記一方面側に対向配置された対向基板との間に液晶層を保持する構成となる。   In the present invention, when the electro-optical device is configured as a liquid crystal device, the substrate has a configuration in which a liquid crystal layer is held between the substrate and a counter substrate disposed to face the one surface.

本発明を適用した電気光学装置は、各種電子機器において直視型表示装置等の各種の表示装置に用いることができる。また、本発明を適用した電気光学装置は、投射型表示装置に用いることができる。かかる投射型表示装置は、本発明を適用した電気光学装置に照射される照明光を出射する光源部と、前記液晶装置により変調された光を投射する投射光学系と、を有している。   The electro-optical device to which the present invention is applied can be used for various display devices such as a direct-view display device in various electronic devices. The electro-optical device to which the present invention is applied can be used for a projection display device. Such a projection display device includes a light source unit that emits illumination light applied to an electro-optical device to which the present invention is applied, and a projection optical system that projects light modulated by the liquid crystal device.

本発明を適用した電気光学装置の電気的構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of an electro-optical device to which the present invention is applied. 本発明を適用した電気光学装置に用いた液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel used for the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置の画素の説明図である。It is explanatory drawing of the pixel of the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置における画素電極間(第2画素間領域)の構成を模式的に示す説明図である。FIG. 6 is an explanatory diagram schematically showing a configuration between pixel electrodes (second inter-pixel region) in an electro-optical device to which the invention is applied. 本発明の変形例に係る電気光学装置の説明図である。FIG. 10 is an explanatory diagram of an electro-optical device according to a modification of the invention. 本発明を適用した投射型表示装置および光学ユニットの概略構成図である。It is a schematic block diagram of the projection type display apparatus and optical unit to which this invention is applied. 従来の電気光学装置等の説明図である。It is explanatory drawing of the conventional electro-optical apparatus etc.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、各種の電気光学装置のうち、液晶装置およびその製造方法において、画素電極9aと中継電極7a(導電層)とを導通させる場合に本発明を適用した例を中心に説明する。また、以下の説明では、図7を参照して説明した構成との対応が分かりやすいように、対応する部分には、可能な限り、同一の符号を付して説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、画素トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、本説明では、画素電極が接続されている側(画素側ソースドレイン領域)をドレインとし、データ線が接続されている側(データ線側ソースドレイン領域)をソースとする。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側(対向基板が位置する側とは反対側)を意味する。   Embodiments of the present invention will be described with reference to the drawings. In the following description, among the various electro-optical devices, in the liquid crystal device and the manufacturing method thereof, the description is focused on an example in which the present invention is applied when the pixel electrode 9a and the relay electrode 7a (conductive layer) are electrically connected. To do. Further, in the following description, the same reference numerals are given to the corresponding portions as much as possible so that the correspondence with the configuration described with reference to FIG. 7 can be easily understood. In the drawings referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In addition, when the direction of the current flowing through the pixel transistor is reversed, the source and the drain are switched. In this description, the side to which the pixel electrode is connected (pixel side source / drain region) is the drain, and the data line is connected. The source side (data line side source / drain region) is the source. Further, when describing the layers formed on the element substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the element substrate is located (the side on which the counter substrate is located), and the lower layer side means It means the side where the substrate body of the element substrate is located (the side opposite to the side where the counter substrate is located).

[電気光学装置(液晶装置)の説明]
(全体構成)
図1は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であるため、容量電極等が延在している方向等、レイアウトについては模式的に示してある。
[Description of electro-optical device (liquid crystal device)]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device to which the present invention is applied. Note that FIG. 1 is a block diagram showing the electrical configuration to the last, and therefore the layout, such as the direction in which the capacitor electrodes extend, is schematically shown.

図1において、本形態の電気光学装置100(液晶装置)は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなるスイッチング素子30(画素トランジスター)、および後述する画素電極9aが形成されている。スイッチング素子30のソースにはデータ線6aが電気的に接続され、スイッチング素子30のゲートには走査線3aが電気的に接続され、スイッチング素子30のドレインには、画素電極9aが電気的に接続されている。   In FIG. 1, an electro-optical device 100 (liquid crystal device) of this embodiment has a liquid crystal panel 100p in a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode, and a plurality of liquid crystal panels 100p are provided in the central region. Pixels 100a are provided with an image display area 10a (pixel area) arranged in a matrix. In the liquid crystal panel 100p, in the element substrate 10 (see FIG. 2 and the like) to be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a. A pixel 100a is configured at a corresponding position. In each of the plurality of pixels 100a, a switching element 30 (pixel transistor) made of a field effect transistor and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the switching element 30, the scanning line 3 a is electrically connected to the gate of the switching element 30, and the pixel electrode 9 a is electrically connected to the drain of the switching element 30. Has been.

素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。   In the element substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are provided on the outer peripheral side of the image display region 10 a. The data line driving circuit 101 is electrically connected to each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a.

各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る第1容量電極5a(容量線)が形成されている。本形態において、第1容量電極5aは、共通電位Vcomが印加された共通電位線5cに導通している。   In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a counter substrate 20 (see FIG. 2 and the like), which will be described later, via a liquid crystal layer, and constitutes a liquid crystal capacitor 50a. Further, a storage capacitor 55 is added to each pixel 100a in parallel with the liquid crystal capacitor 50a in order to prevent fluctuation of the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to configure the storage capacitor 55, the first capacitor electrode 5a (capacitor line) straddling the plurality of pixels 100a is formed. In this embodiment, the first capacitor electrode 5a is electrically connected to the common potential line 5c to which the common potential Vcom is applied.

(液晶パネル100pの構成)
図2は、本発明を適用した電気光学装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(Configuration of the liquid crystal panel 100p)
FIG. 2 is an explanatory diagram of a liquid crystal panel 100p used in the electro-optical device 100 to which the present invention is applied. FIGS. 2A and 2B each show the liquid crystal panel 100p together with each component from the counter substrate side. It is the top view seen, and its HH 'sectional drawing.

図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10(電気光学装置用の素子基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。   As shown in FIGS. 2A and 2B, in the liquid crystal panel 100p, the element substrate 10 (element substrate for the electro-optical device) and the counter substrate 20 are bonded to each other with a sealant 107 through a predetermined gap. The sealing material 107 is provided in a frame shape along the outer edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the image display area 10a described with reference to FIG. 1 is provided as a square area in the approximate center of the liquid crystal panel 100p. ing. Corresponding to this shape, the sealing material 107 is also provided in a substantially rectangular shape, and a substantially rectangular peripheral region 10b is provided in a frame shape between the inner peripheral edge of the sealing material 107 and the outer peripheral edge of the image display region 10a. Yes. In the element substrate 10, a data line driving circuit 101 and a plurality of terminals 102 are formed along one side of the element substrate 10 outside the image display region 10 a, and scanning lines are formed along other sides adjacent to the one side. A drive circuit 104 is formed. Note that a flexible wiring board (not shown) is connected to the terminal 102, and various potentials and various signals are input to the element substrate 10 through the flexible wiring board.

詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側では、画像表示領域10aに、図1を参照して説明したスイッチング素子30、およびスイッチング素子30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。   As will be described in detail later, on the one surface 10s side of the one surface 10s and the other surface 10t of the element substrate 10, the switching element 30 described with reference to FIG. 1 and the switching element 30 are electrically connected to the image display region 10a. The pixel electrodes 9a to be connected are formed in a matrix, and an alignment film 16 is formed on the upper layer side of the pixel electrodes 9a.

また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。   Further, on the one surface 10s side of the element substrate 10, a dummy pixel electrode 9b (see FIG. 2B) formed simultaneously with the pixel electrode 9a is formed in the peripheral region 10b. For the dummy pixel electrode 9b, a configuration in which the dummy pixel transistor is electrically connected, a configuration in which the dummy pixel transistor is not provided, and a configuration in which the dummy pixel electrode is directly electrically connected to the wiring, or a floating state in which no potential is applied The structure which exists in is adopted. The dummy pixel electrode 9b compresses the height positions of the image display region 10a and the peripheral region 10b when the surface on which the alignment film 16 is formed in the element substrate 10 is flattened by polishing, and the alignment film 16 is formed. This contributes to a flat surface. Further, if the dummy pixel electrode 9b is set to a predetermined potential, it is possible to prevent the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the image display region 10a.

対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層108が形成されている。本形態において、遮光層108は、画像表示領域10aの外周縁に沿って延在する額縁状に形成されており、見切りとして機能する。ここで、遮光層108の外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、遮光層108とシール材107とは重なっていない。なお、対向基板20において、遮光層108は、隣り合う画素電極9aにより挟まれた画素間領域と重なる領域等にブラックマトリクス部として形成されることもある。   A common electrode 21 is formed on one side of the counter substrate 20 facing the element substrate 10, and an alignment film 26 is formed on the common electrode 21. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the counter substrate 20 or a plurality of strip electrodes. Further, a light shielding layer 108 is formed on the lower layer side of the common electrode 21 on one surface side of the counter substrate 20 facing the element substrate 10. In this embodiment, the light shielding layer 108 is formed in a frame shape extending along the outer peripheral edge of the image display region 10a, and functions as a parting. Here, the outer peripheral edge of the light shielding layer 108 is located with a gap between the inner peripheral edge of the sealing material 107 and the light shielding layer 108 and the sealing material 107 do not overlap. In the counter substrate 20, the light shielding layer 108 may be formed as a black matrix portion in an area that overlaps an inter-pixel area sandwiched between adjacent pixel electrodes 9 a.

このように構成した液晶パネル100pにおいて、素子基板10には、シール材107より外側において対向基板20の角部分と重なる領域に、素子基板10と対向基板20との間で電気的導通をとるための基板間導通用電極109が形成されている。かかる基板間導通用電極109には、導電粒子を含んだ基板間導通材109aが配置されており、対向基板20の共通電極21は、基板間導通材109aおよび基板間導通用電極109を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極109を避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。   In the liquid crystal panel 100p configured as described above, the element substrate 10 is electrically connected between the element substrate 10 and the counter substrate 20 in a region overlapping the corner portion of the counter substrate 20 outside the sealant 107. The inter-substrate conduction electrode 109 is formed. The inter-substrate conducting material 109 a containing conductive particles is disposed on the inter-substrate conducting electrode 109, and the common electrode 21 of the counter substrate 20 is interposed via the inter-substrate conducting material 109 a and the inter-substrate conducting electrode 109. Are electrically connected to the element substrate 10 side. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side. The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension. For this reason, the sealing material 107 is substantially rectangular. However, the sealing material 107 is provided so as to pass inside avoiding the inter-substrate conduction electrode 109 in a region overlapping the corner portion of the counter substrate 20, and the corner portion of the sealing material 107 has a substantially arc shape.

かかる構成の電気光学装置100において、画素電極9aおよび共通電極21をITOやIZO等の透光性の導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、共通電極21をITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等の透光性導電膜により形成し、画素電極9aをアルミニウム等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。電気光学装置100が反射型である場合、対向基板20の側から入射した光が素子基板10の側の基板で反射して出射される間に変調されて画像を表示する。電気光学装置100が透過型である場合、素子基板10および対向基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。   In the electro-optical device 100 having such a configuration, when the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film such as ITO or IZO, a transmissive liquid crystal device can be configured. On the other hand, when the common electrode 21 is formed of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) and the pixel electrode 9a is formed of a reflective conductive film such as aluminum, a reflective type is obtained. The liquid crystal device can be configured. When the electro-optical device 100 is a reflection type, light incident from the counter substrate 20 side is modulated while being reflected and emitted by the substrate on the element substrate 10 side, and an image is displayed. In the case where the electro-optical device 100 is a transmissive type, the light incident from one of the element substrate 10 and the counter substrate 20 is modulated while being transmitted through the other substrate and emitted to display an image. .

電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、電気光学装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差フィルムや偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The electro-optical device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) and a protective film are formed on the counter substrate 20. In the electro-optical device 100, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 50 to be used and the normally white mode / normally black mode. Is done. Furthermore, the electro-optical device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed. .

本形態において、電気光学装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、電気光学装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。   In this embodiment, the electro-optical device 100 is a transmissive liquid crystal device used as a RGB light valve in a projection display device to be described later, and light incident from the counter substrate 20 is transmitted through the element substrate 10 and emitted. The explanation will be focused on the case where it is performed. In the present embodiment, the electro-optical device 100 will be described focusing on the case where the liquid crystal layer 50 includes a VA mode liquid crystal panel 100p using a nematic liquid crystal compound having a negative dielectric anisotropy.

(画素の具体的構成)
図3は、本発明を適用した電気光学装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で電気光学装置100を切断したときの断面図である。なお、図3(a)では、各領域を以下の線で表してある。
走査線3a=太い実線
半導体層1a=細くて短い点線
データ線6aおよびドレイン電極6b=一点鎖線
第1容量電極5aおよび電極5b=細くて長い破線
中継電極7a=二点鎖線
画素電極9a=太くて短い破線
(Specific pixel configuration)
3A and 3B are explanatory diagrams of pixels of the electro-optical device 100 to which the present invention is applied. FIGS. 3A and 3B are a plan view of adjacent pixels in the element substrate 10 and FIG. FIG. 6 is a cross-sectional view of the electro-optical device 100 cut at a position corresponding to the FF ′ line. In FIG. 3A, each region is represented by the following line.
Scanning line 3a = thick solid line Semiconductor layer 1a = thin and short dotted line Data line 6a and drain electrode 6b = dot-and-dash line First capacitor electrode 5a and electrode 5b = thin and long broken line Relay electrode 7a = two-dot chain line Pixel electrode 9a = thick and long Short dashed line

図3(a)に示すように、素子基板10には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線3aが形成されている。より具体的には、画素間領域10fのうち、第1方向(X方向)に延在する第1画素間領域10gと重なる領域に沿って走査線3aが延在し、第2方向(Y方向)に延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域にスイッチング素子30が形成されている。素子基板10には、データ線6aと重なるように、図1を参照して説明した第1容量電極5a(容量電極)が形成されている。   As shown in FIG. 3A, a rectangular pixel electrode 9a is formed on each of the plurality of pixels 100a on the element substrate 10, and a vertical and horizontal inter-pixel region 10f sandwiched between adjacent pixel electrodes 9a. A data line 6a and a scanning line 3a are formed along the overlapping area. More specifically, in the inter-pixel region 10f, the scanning line 3a extends along a region overlapping the first inter-pixel region 10g extending in the first direction (X direction), and the second direction (Y direction). The data line 6a extends along a region that overlaps the second inter-pixel region 10h. Each of the data line 6a and the scanning line 3a extends linearly, and a switching element 30 is formed in a region where the data line 6a and the scanning line 3a intersect. The element substrate 10 is formed with the first capacitance electrode 5a (capacitance electrode) described with reference to FIG. 1 so as to overlap the data line 6a.

図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10w、基板本体10wの液晶層50側の表面(一方面10s側)に形成された画素電極9a、画素スイッチング用のスイッチング素子30、および配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された共通電極21、および配向膜26を主体として構成されている。   As shown in FIGS. 3A and 3B, the element substrate 10 includes a translucent substrate body 10w such as a quartz substrate and a glass substrate, and a surface of the substrate body 10w on the liquid crystal layer 50 side (on the one surface 10s side). The pixel electrode 9a, the switching element 30 for pixel switching, and the alignment film 16 are mainly formed. The counter substrate 20 includes a translucent substrate main body 20w such as a quartz substrate or a glass substrate, a common electrode 21 formed on a surface of the liquid crystal layer 50 side (one surface facing the element substrate 10), and an alignment film 26. Is the main constituent.

素子基板10において、基板本体10wの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線3aが形成されている。本形態において、走査線3aは、タングステンシリサイド(WSix)等の遮光性導電膜から構成されており、スイッチング素子30に対する遮光膜としても機能している。本形態において、走査線3aは、膜厚が200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線3aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。 In the element substrate 10, a scanning line 3 a made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound is formed on one surface side of the substrate body 10 w. In this embodiment, the scanning line 3 a is made of a light-shielding conductive film such as tungsten silicide (WSi x ), and also functions as a light-shielding film for the switching element 30. In this embodiment, the scanning line 3a is made of tungsten silicide having a thickness of about 200 nm. An insulating film such as a silicon oxide film may be provided between the substrate body 10w and the scanning line 3a.

基板本体10wの一方面10s側において、走査線3aの上層側には、シリコン酸化膜等の絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えたスイッチング素子30が形成されている。本形態において、絶縁膜12は、例えば、テトラエトキシシラン(Si(OC254)を用いた減圧CVD法やテトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、高温CVD法により形成したシリコン酸化膜(HTO(High Temperature Oxide)膜)との2層構造を有している。 An insulating film 12 such as a silicon oxide film is formed on the upper side of the scanning line 3a on the one surface 10s side of the substrate body 10w, and the switching element 30 including the semiconductor layer 1a on the surface of the insulating film 12 is provided. Is formed. In this embodiment, the insulating film 12 is formed by, for example, a silicon oxide formed by a low pressure CVD method using tetraethoxysilane (Si (OC 2 H 5 ) 4 ) or a plasma CVD method using tetraethoxysilane and oxygen gas. It has a two-layer structure of a film and a silicon oxide film (HTO (High Temperature Oxide) film) formed by a high temperature CVD method.

スイッチング素子30は、走査線3aとデータ線6aとの交差領域において走査線3aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3cとを備えている。また、スイッチング素子30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、スイッチング素子30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。   The switching element 30 extends in a direction orthogonal to the length direction of the semiconductor layer 1a and a semiconductor layer 1a having a long side direction in the extending direction of the scan line 3a in the intersection region of the scan line 3a and the data line 6a. The gate electrode 3c is provided so as to overlap the central portion in the length direction of the semiconductor layer 1a. In addition, the switching element 30 includes a light-transmissive gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3c. The semiconductor layer 1a includes a channel region 1g opposed to the gate electrode 3c via the gate insulating layer 2, and includes a source region 1b and a drain region 1c on both sides of the channel region 1g. In this embodiment, the switching element 30 has an LDD structure. Accordingly, each of the source region 1b and the drain region 1c includes the low concentration regions 1b1, 1c1 on both sides of the channel region 1g, and the high concentration in the region adjacent to the low concentration regions 1b1, 1c1 opposite to the channel region 1g. Regions 1b2 and 1c2 are provided.

半導体層1aは、多結晶シリコン膜等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、CVD法等により形成されたシリコン酸化膜等からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、第2ゲート絶縁層2bおよび絶縁膜12を貫通するコンタクトホール12a、12bを介して走査線3aに導通している。本形態において、ゲート電極3cは、膜厚が100nm程度の導電性のポリシリコン膜と、膜厚が100nm程度のタングステンシリサイド膜との2層構造を有している。   The semiconductor layer 1a is composed of a polycrystalline silicon film or the like. The gate insulating layer 2 has a two-layer structure of a first gate insulating layer 2a made of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a second gate insulating layer 2b made of a silicon oxide film or the like formed by a CVD method or the like. Consists of. The gate electrode 3c is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound, and contacts that penetrate the second gate insulating layer 2b and the insulating film 12 on both sides of the semiconductor layer 1a. It is electrically connected to the scanning line 3a through the holes 12a and 12b. In this embodiment, the gate electrode 3c has a two-layer structure of a conductive polysilicon film having a thickness of about 100 nm and a tungsten silicide film having a thickness of about 100 nm.

なお、本形態では、電気光学装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射してスイッチング素子30で光電流に起因する誤動作が発生することを防止することを目的に、走査線3aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3cとしてもよい。この場合、図3に示す走査線3aは、遮光のみを目的として形成されることになる。   In this embodiment, when the light after passing through the electro-optical device 100 is reflected by another member, the reflected light is incident on the semiconductor layer 1a, and a malfunction caused by the photocurrent occurs in the switching element 30. In order to prevent this, the scanning line 3a is formed of a light shielding film. However, the scanning line may be formed in the upper layer of the gate insulating layer 2 and a part thereof may be used as the gate electrode 3c. In this case, the scanning line 3a shown in FIG. 3 is formed only for light shielding.

ゲート電極3cの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、データ線6aおよびドレイン電極6bが同一種類の導電膜によって形成されている。層間絶縁膜41は、例えば、シランガス(SH4)と亜酸化窒素(N2O)とを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。 A translucent interlayer insulating film 41 made of a silicon oxide film or the like is formed on the upper layer side of the gate electrode 3c. On the upper layer of the interlayer insulating film 41, the data line 6a and the drain electrode 6b are conductive films of the same type. Is formed by. The interlayer insulating film 41 is made of, for example, a silicon oxide film formed by a plasma CVD method using silane gas (SH 4 ) and nitrous oxide (N 2 O).

データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよびドレイン電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。データ線6aは、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。ドレイン電極6bは、第1画素間領域10gと重なる領域において、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41bを介してドレイン領域1cに導通している。   The data line 6a and the drain electrode 6b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the data line 6a and the drain electrode 6b are formed of a titanium (Ti) film having a thickness of 20 nm, a titanium nitride (TiN) film having a thickness of 50 nm, an aluminum (Al) film having a thickness of 350 nm, and a film thickness. It has a four-layer structure in which 150 nm TiN films are stacked in this order. The data line 6a is electrically connected to the source region 1b (data line side source / drain region) through a contact hole 41a penetrating the interlayer insulating film 41 and the second gate insulating layer 2b. The drain electrode 6b is formed so as to partially overlap the drain region 1c (pixel electrode side source / drain region) of the semiconductor layer 1a in a region overlapping the first inter-pixel region 10g. It is electrically connected to the drain region 1c through a contact hole 41b that penetrates the gate insulating layer 2b.

データ線6aおよびドレイン電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜42が形成されている。層間絶縁膜42は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。   A translucent interlayer insulating film 42 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the drain electrode 6b. The interlayer insulating film 42 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas.

層間絶縁膜42の上層側には、第1容量電極5aおよび電極5bが同一種類の導電膜によって形成されている。第1容量電極5aおよび電極5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、第1容量電極5aおよび電極5bは、膜厚が350nm程度のAl膜と、膜厚が150nm程度のTiN膜との2層構造を有している。第1容量電極5aは、データ線6aと同様、第2画素間領域10hと重なる領域に沿って延在している。電極5bは、第1画素間領域10gと重なる領域において、ドレイン電極6bと一部が重なるように形成されており、層間絶縁膜42を貫通するコンタクトホール42aを介してドレイン電極6bに導通している。   On the upper layer side of the interlayer insulating film 42, the first capacitor electrode 5a and the electrode 5b are formed of the same kind of conductive film. The first capacitor electrode 5a and the electrode 5b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the first capacitor electrode 5a and the electrode 5b have a two-layer structure of an Al film having a thickness of about 350 nm and a TiN film having a thickness of about 150 nm. Similar to the data line 6a, the first capacitor electrode 5a extends along a region overlapping the second inter-pixel region 10h. The electrode 5b is formed so as to partially overlap the drain electrode 6b in a region overlapping the first inter-pixel region 10g, and is electrically connected to the drain electrode 6b through a contact hole 42a penetrating the interlayer insulating film 42. Yes.

第1容量電極5aおよび電極5bの上層側にはシリコン酸化膜等の透光性の絶縁膜44がエッチングストッパー層として形成されており、かかる絶縁膜44には、第1容量電極5aと重なる領域に開口部44bが形成されている。本形態において、絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。ここで、開口部44bは、図3(a)では図示を省略するが、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。   A light-transmitting insulating film 44 such as a silicon oxide film is formed as an etching stopper layer on the upper layer side of the first capacitor electrode 5a and the electrode 5b, and the insulating film 44 has a region overlapping the first capacitor electrode 5a. An opening 44b is formed in the opening. In this embodiment, the insulating film 44 is made of a silicon oxide film or the like formed by a plasma CVD method using tetraethoxysilane and oxygen gas. Here, although not shown in FIG. 3A, the opening 44b is a portion extending along a region overlapping with the first inter-pixel region 10g starting from the intersection region between the data line 6a and the scanning line 3a. And a portion extending along a region overlapping the second inter-pixel region 10h starting from the intersection region of the data line 6a and the scanning line 3a.

絶縁膜44の上層側には透光性の誘電体層40が形成されており、かかる誘電体層40の上層側には中継電極7aが形成されている。中継電極7aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、中継電極7aは、膜厚が300nm程度のTiN膜からなる。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。中継電極7aは、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。従って、中継電極7aのうち、第2画素間領域10hと重なる領域に沿って延在する部分は、絶縁膜44の開口部44bにおいて、誘電体層40を介して第1容量電極5aに重なっており、第2容量電極として利用されている。このようにして、本形態では、第1容量電極5a、誘電体層40、および中継電極7a(第2容量電極)は、第1画素間領域10gと重なる領域に蓄積容量55を構成している。   A translucent dielectric layer 40 is formed on the upper layer side of the insulating film 44, and a relay electrode 7 a is formed on the upper layer side of the dielectric layer 40. The relay electrode 7a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal film compound. In this embodiment, the relay electrode 7a is made of a TiN film having a thickness of about 300 nm. As the dielectric layer 40, a silicon compound such as a silicon oxide film or a silicon nitride film can be used, and an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, zirconium A dielectric layer having a high dielectric constant such as an oxide film can be used. The relay electrode 7a has a portion extending along the region overlapping the first inter-pixel region 10g starting from the intersection region between the data line 6a and the scanning line 3a, and the intersection region between the data line 6a and the scanning line 3a. And a portion extending along a region overlapping with the second inter-pixel region 10h. Accordingly, a portion of the relay electrode 7a that extends along the region overlapping the second inter-pixel region 10h overlaps the first capacitor electrode 5a via the dielectric layer 40 in the opening 44b of the insulating film 44. And is used as a second capacitor electrode. Thus, in this embodiment, the first capacitor electrode 5a, the dielectric layer 40, and the relay electrode 7a (second capacitor electrode) constitute the storage capacitor 55 in a region overlapping the first inter-pixel region 10g. .

また、中継電極7aにおいて、第1画素間領域10gと重なる領域に沿って延在する部分は、電極5bと部分的に重なっており、誘電体層40および絶縁膜44を貫通するコンタクトホール44aを介して電極5bに導通している。   In the relay electrode 7a, a portion extending along the region overlapping the first inter-pixel region 10g partially overlaps the electrode 5b, and a contact hole 44a penetrating the dielectric layer 40 and the insulating film 44 is formed. To the electrode 5b.

中継電極7aの上層側には透光性の層間絶縁膜45が形成されており、層間絶縁膜45の上層側には、膜厚が20nm程度のITO膜等の透光性導電膜からなる画素電極9aが形成されている。層間絶縁膜45は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。画素電極9aは、データ線6aと走査線3aとの交差領域の近傍で中継電極7aと部分的に重なっており、層間絶縁膜45に形成されたコンタクトホール45aを介して、画素電極9aと中継電極7aとが導通している。   A translucent interlayer insulating film 45 is formed on the upper layer side of the relay electrode 7a, and a pixel made of a translucent conductive film such as an ITO film having a thickness of about 20 nm is formed on the upper layer side of the interlayer insulating film 45. Electrode 9a is formed. The interlayer insulating film 45 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas. The pixel electrode 9a partially overlaps the relay electrode 7a in the vicinity of the intersection region between the data line 6a and the scanning line 3a, and relays with the pixel electrode 9a through a contact hole 45a formed in the interlayer insulating film 45. The electrode 7a is electrically connected.

画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。 An alignment film 16 is formed on the surface of the pixel electrode 9a. The alignment film 16 is made of a resin film such as polyimide or an oblique deposition film such as a silicon oxide film. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. An inorganic alignment film (vertical alignment film).

対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、ITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。 The counter substrate 20 is made of a light-transmitting conductive film such as an ITO film on the surface of the light-transmitting substrate body 20 w such as a quartz substrate or a glass substrate on the liquid crystal layer 50 side (surface facing the element substrate 10). A common electrode 21 is formed, and an alignment film 26 is formed so as to cover the common electrode 21. Similar to the alignment film 16, the alignment film 26 is made of a resin film such as polyimide or an oblique deposition film such as a silicon oxide film. In this embodiment, the alignment film 26 is an obliquely deposited film such as SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5. An inorganic alignment film (vertical alignment film). The alignment films 16 and 26 vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the liquid crystal layer 50, and the liquid crystal panel 100p operates as a normally black VA mode.

なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、スイッチング素子30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。   Note that the data line driving circuit 101 and the scanning line driving circuit 104 described with reference to FIGS. 1 and 2 are complementary transistor circuits each including an n-channel driving transistor and a p-channel driving transistor. Etc. are configured. Here, the driving transistor is formed by utilizing a part of the manufacturing process of the switching element 30. Therefore, the region where the data line driving circuit 101 and the scanning line driving circuit 104 are formed in the element substrate 10 also has a cross-sectional configuration substantially similar to the cross-sectional configuration shown in FIG.

(画素間領域10fにおける各電極の位置関係)
図4は、本発明を適用した電気光学装置100における画素電極間(第2画素間領域10h)の構成を模式的に示す説明図である。
(Positional relationship of each electrode in the inter-pixel region 10f)
FIG. 4 is an explanatory diagram schematically showing a configuration between pixel electrodes (second inter-pixel region 10h) in the electro-optical device 100 to which the present invention is applied.

図4に示すように、本形態の電気光学装置100では、基板本体10wの一方面10s側に複数の画素電極9aが設けられているとともに、基板本体10wと画素電極9aの間にスイッチング素子30が設けられている。また、スイッチング素子30と画素電極9aとの間には、データ線6aが第2画素間領域10h(隣り合う画素電極9aの間)に平面視で重なるように設けられている。さらに、スイッチング素子30と画素電極9aとの間には、第1容量電極5aが第2画素間領域10h(隣り合う画素電極9aの間)に平面視で重なるように設けられており、かかる第1容量電極5aには、画素電極9aに印加される電位Vsigと異なる共通電位Vcomが印加されている。本形態において、第1容量電極5aは、スイッチング素子30と画素電極9aとの間のうち、データ線6aと中継電極7aとの間に設けられている。すなわち、第1容量電極5aは、データ線6aより上層側(画素電極9aの側)に設けられている。   As shown in FIG. 4, in the electro-optical device 100 of this embodiment, a plurality of pixel electrodes 9a are provided on the one surface 10s side of the substrate body 10w, and the switching element 30 is provided between the substrate body 10w and the pixel electrodes 9a. Is provided. Further, the data line 6a is provided between the switching element 30 and the pixel electrode 9a so as to overlap the second inter-pixel region 10h (between adjacent pixel electrodes 9a) in plan view. Further, the first capacitor electrode 5a is provided between the switching element 30 and the pixel electrode 9a so as to overlap the second inter-pixel region 10h (between adjacent pixel electrodes 9a) in plan view. A common potential Vcom different from the potential Vsig applied to the pixel electrode 9a is applied to the one capacitor electrode 5a. In the present embodiment, the first capacitor electrode 5a is provided between the data line 6a and the relay electrode 7a among the switching element 30 and the pixel electrode 9a. That is, the first capacitor electrode 5a is provided on the upper layer side (the pixel electrode 9a side) from the data line 6a.

さらに、第2画素間領域10hに平面視で重なる領域には中継電極7aも設けられており、かかる中継電極7aは、画素電極9aと導通している。このため、中継電極7aは、画素電極9aと常に同一の電位(電位Vsig)である。   Further, a relay electrode 7a is also provided in a region overlapping the second inter-pixel region 10h in plan view, and the relay electrode 7a is electrically connected to the pixel electrode 9a. For this reason, the relay electrode 7a is always at the same potential (potential Vsig) as the pixel electrode 9a.

ここで、中継電極7aは、第1容量電極5aおよびデータ線6aと画素電極9aとの間に設けられている。本形態において、第1容量電極5aは、データ線6aより上層側(画素電極9aの側)に設けられているため、中継電極7aは、第1容量電極5aより上層側(画素電極9aの側)に設けており、蓄積容量55の第2容量電極を構成している。   Here, the relay electrode 7a is provided between the first capacitor electrode 5a and the data line 6a and the pixel electrode 9a. In this embodiment, since the first capacitor electrode 5a is provided on the upper layer side (pixel electrode 9a side) from the data line 6a, the relay electrode 7a is provided on the upper layer side (pixel electrode 9a side) from the first capacitor electrode 5a. ) And constitutes the second capacitor electrode of the storage capacitor 55.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100では、第2画素間領域10hに平面視で重なる領域にデータ線6aおよび第1容量電極5aが設けられているが、これらの電極(第1容量電極5aおよびデータ線6a)より画素電極9aの側には、画素電極9aに導通する中継電極7aが設けられている。このため、画素電極とデータ線との間、および画素電極と第1容量電極との間に余計な電界が発生しない。従って、画素電極9aの端部付近に電位分布の乱れが発生しないので、品位の高い画像を表示することができる。
(Main effects of this form)
As described above, in the electro-optical device 100 according to this embodiment, the data line 6a and the first capacitor electrode 5a are provided in the region overlapping the second inter-pixel region 10h in plan view. A relay electrode 7a that is electrically connected to the pixel electrode 9a is provided on the pixel electrode 9a side of the capacitor electrode 5a and the data line 6a). Therefore, no extra electric field is generated between the pixel electrode and the data line and between the pixel electrode and the first capacitor electrode. Therefore, since the potential distribution is not disturbed near the end of the pixel electrode 9a, a high-quality image can be displayed.

すなわち、電気光学装置100では、スイッチング素子30がオン状態になっている期間を利用して画素電極9aに画像信号を印加し、画素電極9aと、対向基板20において共通電位Vcomが印加された共通電極21との間に形成した縦方向の電界(矢印V1で示す電界)によって液晶層50の液晶分子の配向を制御し、画素毎に光変調する。かかる状態は、スイッチング素子30がオフ状態に切り換わった非選択期間中も、蓄積容量55に蓄積されている電荷によって維持される。   In other words, in the electro-optical device 100, an image signal is applied to the pixel electrode 9a using a period in which the switching element 30 is in the on state, and the common potential Vcom is applied to the pixel electrode 9a and the counter substrate 20 in common. The orientation of the liquid crystal molecules in the liquid crystal layer 50 is controlled by a vertical electric field (electric field indicated by an arrow V1) formed between the electrodes 21 and light modulation is performed for each pixel. Such a state is maintained by the charge accumulated in the storage capacitor 55 even during the non-selection period in which the switching element 30 is switched to the off state.

かかる非選択期間中の画素電極9aは、周囲の電極等の電位の影響を受けやすいが、本形態では、画素電極9aとデータ線6aとの間に中継電極7aが介在する。また、本形態では、画素電極9aと第1容量電極5aとの間に中継電極7aが介在する。このため、図7等を参照して説明した余計な電界が発生しないので、画素電極9aとの端部付近に電位分布の乱れが発生せず、画素電極9aの端部においても液晶分子の配向を好適に制御することができる。また、データ線6aによる画素電極9aの駆動の際に発生する駆動ロスを低減することができるので、省電力化を図ることができる。   The pixel electrode 9a during the non-selection period is easily affected by the potential of surrounding electrodes and the like, but in this embodiment, the relay electrode 7a is interposed between the pixel electrode 9a and the data line 6a. In this embodiment, the relay electrode 7a is interposed between the pixel electrode 9a and the first capacitor electrode 5a. For this reason, since the extra electric field described with reference to FIG. 7 and the like is not generated, the potential distribution is not disturbed in the vicinity of the end with the pixel electrode 9a, and the alignment of the liquid crystal molecules is also performed at the end of the pixel electrode 9a. Can be suitably controlled. In addition, since it is possible to reduce a driving loss that occurs when the pixel electrode 9a is driven by the data line 6a, power saving can be achieved.

[本発明の変形例]
図5は、本発明の変形例に係る電気光学装置100の説明図であり、図5(a)、(b)は、本発明の変形例1に係る電気光学装置100における画素電極間(第2画素間領域10h)の構成を模式的に示す説明図、および本発明の変形例2に係る電気光学装置100における画素電極間(第2画素間領域10h)の構成を模式的に示す説明図である。
[Modification of the present invention]
FIGS. 5A and 5B are explanatory diagrams of an electro-optical device 100 according to a modification of the present invention. FIGS. 5A and 5B illustrate pixel electrodes (first) in the electro-optical device 100 according to the first modification of the present invention. 2 is an explanatory diagram schematically showing the configuration of the inter-pixel region 10h) and an explanatory diagram schematically showing the configuration of the pixel electrodes (second inter-pixel region 10h) in the electro-optical device 100 according to Modification 2 of the present invention. It is.

図5(a)、(b)に示すように、本形態の電気光学装置100でも、図1〜図4を参照して説明した電気光学装置100と同様、基板本体10wの一方面10s側に複数の画素電極9aが設けられているとともに、基板本体10wと画素電極9aの間にスイッチング素子30が設けられている。また、スイッチング素子30と画素電極9aとの間には、データ線6aが第2画素間領域10h(隣り合う画素電極9aの間)に平面視で重なるように設けられている。さらに、スイッチング素子30と画素電極9aとの間には、第1容量電極5aが第2画素間領域10h(隣り合う画素電極9aの間)に平面視で重なるように設けられており、かかる第1容量電極5aには、画素電極9aに印加される電位Vsigと異なる共通電位Vcomが印加されている。   As shown in FIGS. 5A and 5B, the electro-optical device 100 according to the present embodiment is also provided on the one surface 10 s side of the substrate body 10 w as in the electro-optical device 100 described with reference to FIGS. 1 to 4. A plurality of pixel electrodes 9a are provided, and a switching element 30 is provided between the substrate body 10w and the pixel electrodes 9a. Further, the data line 6a is provided between the switching element 30 and the pixel electrode 9a so as to overlap the second inter-pixel region 10h (between adjacent pixel electrodes 9a) in plan view. Further, the first capacitor electrode 5a is provided between the switching element 30 and the pixel electrode 9a so as to overlap the second inter-pixel region 10h (between adjacent pixel electrodes 9a) in plan view. A common potential Vcom different from the potential Vsig applied to the pixel electrode 9a is applied to the one capacitor electrode 5a.

さらに、第2画素間領域10hに平面視で重なる領域には中継電極7aも設けられており、かかる中継電極7aは、画素電極9aと導通している。このため、中継電極7aは、画素電極9aと常に同一の電位(電位Vsig)である。また、中継電極7aは、第1容量電極5aおよびデータ線6aと画素電極9aとの間に設けられている。   Further, a relay electrode 7a is also provided in a region overlapping the second inter-pixel region 10h in plan view, and the relay electrode 7a is electrically connected to the pixel electrode 9a. For this reason, the relay electrode 7a is always at the same potential (potential Vsig) as the pixel electrode 9a. The relay electrode 7a is provided between the first capacitor electrode 5a and the data line 6a and the pixel electrode 9a.

ここで、データ線6aは、スイッチング素子30と画素電極9aとの間のうち、第1容量電極5aと中継電極7aとの間に設けられている。すなわち、データ線6aは、第1容量電極5aより上層側(画素電極9aの側)に設けられている。このため、第1容量電極5aは、データ線6aに対して第1容量電極5aとは反対側(画素電極9aの側)に設けられている。なお、データ線6aは、ソース電極6eを介してスイッチング素子30に電気的に接続されている。   Here, the data line 6a is provided between the first capacitive electrode 5a and the relay electrode 7a among the switching element 30 and the pixel electrode 9a. That is, the data line 6a is provided on the upper layer side (the pixel electrode 9a side) from the first capacitor electrode 5a. For this reason, the first capacitor electrode 5a is provided on the opposite side of the data line 6a from the first capacitor electrode 5a (the pixel electrode 9a side). The data line 6a is electrically connected to the switching element 30 through the source electrode 6e.

このように構成した電気光学装置100では、中継電極7aは、蓄積容量55の第2容量電極として用いられておらず、素子基板10には、画素電極9aに導通するとともに、第1容量電極5aに誘電体層(図示せず)を介して対向して誘電体層および第1容量電極5aと蓄積容量を構成する第2容量電極が構成されている。   In the electro-optical device 100 configured as described above, the relay electrode 7a is not used as the second capacitor electrode of the storage capacitor 55, and the element substrate 10 is electrically connected to the pixel electrode 9a and the first capacitor electrode 5a. A second capacitor electrode that constitutes a storage capacitor with the dielectric layer and the first capacitor electrode 5a is configured to face each other via a dielectric layer (not shown).

より具体的には、図5(a)、(b)に示す電気光学装置100のうち、図5(a)に示す電気光学装置100では、第1容量電極5aとスイッチング素子30との間に設けられたドレイン電極6bが第2容量電極8aとして利用されている。   More specifically, among the electro-optical devices 100 shown in FIGS. 5A and 5B, the electro-optical device 100 shown in FIG. 5A has a gap between the first capacitor electrode 5 a and the switching element 30. The provided drain electrode 6b is used as the second capacitor electrode 8a.

また、図5(b)に示す電気光学装置100では、第1容量電極5aと中継電極7aとの間(第1中継電極5aとデータ線6a)との間に第2容量電極8aが設けられ、かかる第2容量電極8aは、ドレイン電極6bおよび中継電極7aと導通している。   In the electro-optical device 100 shown in FIG. 5B, the second capacitor electrode 8a is provided between the first capacitor electrode 5a and the relay electrode 7a (the first relay electrode 5a and the data line 6a). The second capacitor electrode 8a is electrically connected to the drain electrode 6b and the relay electrode 7a.

このように構成した電気光学装置100でも、図1〜図4を参照して説明した電気光学装置100と同様、第2画素間領域10hに平面視で重なる領域にデータ線6aおよび第1容量電極5aが設けられているが、これらの電極(第1容量電極5aおよびデータ線6a)より画素電極9aの側には、画素電極9aに導通する中継電極7aが設けられている。このため、画素電極とデータ線との間、および画素電極と第1容量電極との間に余計な電界が発生しない。従って、画素電極9aの端部付近に電位分布の乱れが発生しないので、品位の高い画像を表示することができる。   In the electro-optical device 100 configured as described above, similarly to the electro-optical device 100 described with reference to FIGS. 1 to 4, the data line 6 a and the first capacitor electrode are formed in a region overlapping the second inter-pixel region 10 h in plan view. 5a is provided, but a relay electrode 7a that is electrically connected to the pixel electrode 9a is provided on the pixel electrode 9a side from these electrodes (the first capacitor electrode 5a and the data line 6a). Therefore, no extra electric field is generated between the pixel electrode and the data line and between the pixel electrode and the first capacitor electrode. Therefore, since the potential distribution is not disturbed near the end of the pixel electrode 9a, a high-quality image can be displayed.

[本発明の他の変形例]
図5を参照して説明したように、中継電極7aを蓄積容量55の第2容量電極として用いずに、別の第2容量電極を用いた構成は、図1〜図4を参照して説明した形態において採用してもよい。また、図5を参照して説明した形態では、データ線6aがソース電極6eを介してスイッチング素子30に電気的に接続されている構成であったが、データ線6aがスイッチング素子30に直接、電気的に接続されている構成を採用してもよい。
[Other Modifications of the Present Invention]
As described with reference to FIG. 5, a configuration using another second capacitor electrode without using the relay electrode 7 a as the second capacitor electrode of the storage capacitor 55 will be described with reference to FIGS. 1 to 4. You may employ | adopt in the form which did. In the form described with reference to FIG. 5, the data line 6 a is electrically connected to the switching element 30 via the source electrode 6 e, but the data line 6 a is directly connected to the switching element 30. An electrically connected configuration may be employed.

[他の実施の形態]
上記実施の形態では、透過型の電気光学装置100に本発明を適用した例を説明したが、反射型の電気光学装置100に本発明を適用してもよい。
[Other embodiments]
In the above embodiment, the example in which the present invention is applied to the transmission type electro-optical device 100 has been described. However, the present invention may be applied to the reflection type electro-optical device 100.

また、上記実施の形態では、電気光学装置100に本発明を適用した例を説明したが、有機エレクトロルミネッセンス装置等、電気光学装置100以外の電気光学装置に本発明を適用してもよい。   In the above embodiment, the example in which the present invention is applied to the electro-optical device 100 has been described. However, the present invention may be applied to an electro-optical device other than the electro-optical device 100 such as an organic electroluminescence device.

[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図6は、本発明を適用した投射型表示装置および光学ユニットの概略構成図であり、図6(a)、(b)は各々、透過型の電気光学装置を用いた投射型表示装置の説明図、および反射型の電気光学装置を用いた投射型表示装置の説明図である。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 6 is a schematic configuration diagram of a projection display device and an optical unit to which the present invention is applied, and FIGS. 6A and 6B each illustrate a projection display device using a transmissive electro-optical device. FIG. 4 is an explanatory diagram of a projection display device using a reflection type electro-optical device.

図6(a)に示す投射型表示装置110は、液晶パネルとして透過型の液晶パネルを用いた例であるのに対して、図6(b)に示す投射型表示装置1000は、液晶パネルとして反射型の液晶パネルを用いた例である。但し、以下に説明するように、投射型表示装置110、1000はいずれも、光源部130、1021と、光源部130、1021から互いに異なる波長域の光が供給される複数の電気光学装置100と、複数の電気光学装置100から出射された光を合成して出射するクロスダイクロイックプリズム119、1027(光合成光学系)と、光合成光学系により合成された光を投射する投射光学系118、1029とを有している。また、投射型表示装置110、1000においては、電気光学装置100およびクロスダイクロイックプリズム119、1027(光合成光学系)を備えた光学ユニット200が用いられている。   6A is an example using a transmissive liquid crystal panel as a liquid crystal panel, whereas the projection display apparatus 1000 shown in FIG. 6B is a liquid crystal panel. This is an example using a reflective liquid crystal panel. However, as will be described below, each of the projection display devices 110 and 1000 includes a light source unit 130 and 1021, and a plurality of electro-optical devices 100 to which light in different wavelength ranges is supplied from the light source units 130 and 1021. Cross dichroic prisms 119 and 1027 (light combining optical system) that combine and output the light emitted from the plurality of electro-optical devices 100, and projection optical systems 118 and 1029 that project the light combined by the light combining optical system. Have. In the projection display devices 110 and 1000, an optical unit 200 including the electro-optical device 100 and cross dichroic prisms 119 and 1027 (light combining optical system) is used.

(投射型表示装置の第1例)
図6(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、クロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えている。
(First example of projection display device)
A projection display device 110 shown in FIG. 6A is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. . The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117, a projection optical system 118, a cross dichroic prism 119 (combining optical system), and a relay. System 120.

光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光Rと緑色光Gと青色光Bとに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light R, green light G, and blue light B. The dichroic mirror 113 is configured to transmit the red light R from the light source 112 and reflect the green light G and the blue light B. The dichroic mirror 114 is configured to transmit the blue light B and reflect the green light G out of the green light G and the blue light B reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light R, green light G, and blue light B.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121および偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are arranged in order from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の電気光学装置である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive electro-optical device that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflecting mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, an electro-optical device 100 (red liquid crystal panel 100R), and a second polarizing plate 115d. Here, the red light R incident on the liquid crystal light valve 115 remains as s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光Rを変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (the red liquid crystal panel 100R) is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light R according to the image signal and emit the modulated red light R toward the cross dichroic prism 119.

なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、および第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert the polarization, and the λ / 2 phase difference plate 115a and the first polarization plate 115b are arranged in contact with each other. It is possible to avoid the polarizing plate 115b from being distorted by heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の電気光学装置である。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The liquid crystal light valve 116 is a transmissive electro-optical device that modulates green light G reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similar to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, an electro-optical device 100 (green liquid crystal panel 100G), and a second polarizing plate 116d. Green light G incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The electro-optical device 100 (green liquid crystal panel 100G) is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Therefore, the liquid crystal light valve 116 is configured to modulate the green light G in accordance with the image signal and emit the modulated green light G toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透過型の電気光学装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive electro-optical device that modulates the blue light B that is reflected by the dichroic mirror 113, passes through the dichroic mirror 114, and passes through the relay system 120 in accordance with an image signal. Like the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, an electro-optical device 100 (blue liquid crystal panel 100B), and a second polarizing plate 117d. I have. Here, the blue light B incident on the liquid crystal light valve 117 is reflected by two reflecting mirrors 125a and 125b (to be described later) of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光Bを変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (blue liquid crystal panel 100B) is configured to convert p-polarized light to s-polarized light (circularly polarized light or elliptically polarized light if it is a halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 117 is configured to modulate the blue light B according to the image signal and emit the modulated blue light B toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are arranged in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bをリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to the long optical path of the blue light B. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light B transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is disposed so as to reflect the blue light B emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、投射光学系118に向けて出射するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light B and transmits green light G, and the dichroic film 119b is a film that reflects red light R and transmits green light G. Therefore, the cross dichroic prism 119 is configured to combine the red light R, the green light G, and the blue light B modulated by each of the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118. Yes.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in s-polarized reflection transistor characteristics. For this reason, red light R and blue light B reflected by the dichroic films 119a and 119b are s-polarized light, and green light G transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(投射型表示装置の第2例)
図6(b)に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤色光R、緑色光G、および青色光Bの3色の色光に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射する投射光学系1029とを備えている。
(Second example of projection display device)
A projection type display device 1000 shown in FIG. 6B has a light source unit 1021 that generates light source light, and light source light emitted from the light source unit 1021 in three colors of red light R, green light G, and blue light B. It has a color separation light guide optical system 1023 that separates into color light, and a light modulator 1025 that is illuminated by the light source light of each color emitted from the color separation light guide optical system 1023. Further, the projection display apparatus 1000 uses a cross dichroic prism 1027 (combining optical system) that synthesizes the image light of each color emitted from the light modulation unit 1025 and the image light that has passed through the cross dichroic prism 1027 on a screen (not shown). A projection optical system 1029 for projecting.

かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリクス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の電気光学装置100を各々均一に重畳照明可能とする。   In the projection display apparatus 1000, the light source unit 1021 includes a light source 1021a, a pair of fly-eye optical systems 1021d and 1021e, a polarization conversion member 1021g, and a superimposing lens 1021i. In the present embodiment, the light source unit 1021 includes a reflector 1021f having a paraboloid and emits parallel light. The fly-eye optical systems 1021d and 1021e are composed of a plurality of element lenses arranged in a matrix in a plane orthogonal to the system optical axis, and the light source light is divided and condensed and diverged individually by these element lenses. The polarization conversion member 1021g converts the light source light emitted from the fly-eye optical system 1021e into, for example, only a p-polarized component parallel to the drawing, and supplies it to the optical path downstream optical system. The superimposing lens 1021i allows the plurality of electro-optical devices 100 provided in the light modulation unit 1025 to be uniformly superimposed and illuminated by appropriately converging the light source light that has passed through the polarization conversion member 1021g as a whole.

色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色光Rは、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、電気光学装置100(赤色用液晶パネル100R)に入射する。   The color separation light guide optical system 1023 includes a cross dichroic mirror 1023a, a dichroic mirror 1023b, and reflection mirrors 1023j and 1023k. In the color separation light guide optical system 1023, the substantially white light source light from the light source unit 1021 enters the cross dichroic mirror 1023a. The red light R reflected by one of the first dichroic mirrors 1031a constituting the cross dichroic mirror 1023a is reflected by the reflecting mirror 1023j, passes through the dichroic mirror 1023b, and transmits the incident side polarizing plate 1037r and p-polarized light. The light enters the electro-optical device 100 (red liquid crystal panel 100R) as p-polarized light through the wire grid polarizer 1032r that reflects s-polarized light and the optical compensation plate 1039r.

また、第1ダイクロイックミラー1031aで反射された緑色光Gは、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、電気光学装置100(緑色用液晶パネル100G)に入射する。   Further, the green light G reflected by the first dichroic mirror 1031a is reflected by the reflecting mirror 1023j and then also reflected by the dichroic mirror 1023b to transmit the incident side polarizing plate 1037g and p-polarized light while reflecting s-polarized light. The light is incident on the electro-optical device 100 (green liquid crystal panel 100G) as p-polarized light via the wire grid polarizing plate 1032g and the optical compensation plate 1039g.

これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色光Bは、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過する一方、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、電気光学装置100(青色用液晶パネル100B)に入射する。なお、光学補償板1039r、1039g、1039bは、電気光学装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。   On the other hand, the blue light B reflected by the other second dichroic mirror 1031b constituting the cross dichroic mirror 1023a is reflected by the reflection mirror 1023k and transmits the incident-side polarizing plate 1037b, p-polarized light, while s The light enters the electro-optical device 100 (blue liquid crystal panel 100B) as p-polarized light through the wire grid polarizing plate 1032b that reflects the polarized light and the optical compensation plate 1039b. The optical compensation plates 1039r, 1039g, and 1039b optically compensate for the characteristics of the liquid crystal layer by adjusting the polarization state of the incident light and the emitted light to the electro-optical device 100.

このように構成した投射型表示装置1000では、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各電気光学装置100において変調される。その際、電気光学装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aは赤色光Rを反射し、他方の第2誘電体多層膜1027bは青色光Bを反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)に投射する。   In the projection display apparatus 1000 configured as described above, the three colors of light incident through the optical compensation plates 1039r, 1039g, and 1039b are modulated by the electro-optical devices 100, respectively. At this time, of the modulated light emitted from the electro-optical device 100, the s-polarized component light is reflected by the wire grid polarizers 1032r, 1032g, and 1032b, and cross-dichroic via the exit-side polarizers 1038r, 1038g, and 1038b. Incident on the prism 1027. The cross dichroic prism 1027 is formed with a first dielectric multilayer film 1027a and a second dielectric multilayer film 1027b that intersect in an X shape, and the first dielectric multilayer film 1027a reflects the red light R. The other second dielectric multilayer film 1027b reflects the blue light B. Therefore, the three colors of light are combined by the cross dichroic prism 1027 and emitted to the projection optical system 1029. The projection optical system 1029 projects the color image light combined by the cross dichroic prism 1027 onto a screen (not shown) at a desired magnification.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-optical device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals In addition, it may be used as a direct-view display device in an electronic device such as a device provided with a touch panel.

5a・・第1容量電極、6a・・データ線、7a・・中継電極、8a・・第2容量電極、9a・・画素電極、10・・素子基板、10f・・画素間領域、10g・・第1画素間領域、10h・・第2画素間領域、10w・・基板本体、30・・スイッチング素子(画素トランジスター)、55・・蓄積容量、100・・電気光学装置、110、1000・・投射型表示装置 5a ··· First capacitance electrode, 6a · · Data line, 7a · · Relay electrode, 8a · · Second capacitance electrode, 9a · · Pixel electrode, 10 · · Element substrate, 10f · · Inter-pixel region, 10g · · First inter-pixel region, 10h, second inter-pixel region, 10w, substrate body, 30, switching element (pixel transistor), 55, storage capacity, 100, electro-optical device, 110, 1000, projection Type display

Claims (9)

基板の一方面側に設けられた複数の画素電極と、
前記基板と前記画素電極の間に設けられたスイッチング素子と、
前記スイッチング素子と前記画素電極との間で前記複数の画素電極のうち、隣り合う画素電極の間に平面視で重なるように設けられ、前記スイッチング素子に電気的に接続するデータ線と、
前記スイッチング素子と前記画素電極との間で前記隣り合う画素電極の間に平面視で重なるように設けられ、前記画素電極と異なる電位が印加された第1容量電極と、
前記第1容量電極および前記データ線と前記画素電極との間で前記隣り合う画素電極の間に平面視で重なるように設けられ、前記画素電極に導通して前記スイッチング素子を介して前記データ線から供給された信号を当該画素電極に伝達する中継電極と、
を有することを特徴とする電気光学装置。
A plurality of pixel electrodes provided on one side of the substrate;
A switching element provided between the substrate and the pixel electrode;
A data line provided between the switching element and the pixel electrode so as to overlap between adjacent pixel electrodes among the plurality of pixel electrodes in a plan view, and electrically connected to the switching element;
A first capacitor electrode provided between the switching element and the pixel electrode so as to overlap between the adjacent pixel electrodes in a plan view, to which a potential different from that of the pixel electrode is applied;
The first capacitor electrode, the data line, and the pixel electrode are provided so as to overlap each other between the adjacent pixel electrodes in a plan view, and are electrically connected to the pixel electrode and the data line via the switching element. A relay electrode for transmitting the signal supplied from the pixel electrode to the pixel electrode;
An electro-optical device comprising:
前記第1容量電極は、前記スイッチング素子と前記画素電極との間のうち、前記データ線と前記中継電極との間に設けられ、
前記中継電極は、前記第1容量電極に誘電体層を介して対向して当該誘電体層および前記第1容量電極と蓄積容量を構成する第2容量電極であることを特徴とする請求項1に記載の電気光学装置。
The first capacitor electrode is provided between the data line and the relay electrode among the switching element and the pixel electrode.
2. The relay electrode is a second capacitor electrode that is opposed to the first capacitor electrode with a dielectric layer interposed therebetween and constitutes a storage capacitor with the dielectric layer and the first capacitor electrode. The electro-optical device according to 1.
前記画素電極に導通するとともに、前記第1容量電極に誘電体層を介して対向して当該誘電体層および前記第1容量電極と蓄積容量を構成する第2容量電極を有していることを特徴とする請求項1に記載の電気光学装置。   A second capacitor electrode that is electrically connected to the pixel electrode and is opposed to the first capacitor electrode with a dielectric layer interposed between the dielectric layer and the first capacitor electrode and constitutes a storage capacitor; The electro-optical device according to claim 1. 前記データ線は、前記スイッチング素子と前記画素電極との間のうち、前記第1容量電極と前記中継電極との間に設けられていることを特徴とする請求項3に記載の電気光学装置。   4. The electro-optical device according to claim 3, wherein the data line is provided between the first capacitor electrode and the relay electrode among the switching element and the pixel electrode. 5. 前記第2容量電極は、前記スイッチング素子と前記第1容量電極との間に設けられていることを特徴とする請求項3または4に記載の電気光学装置。   5. The electro-optical device according to claim 3, wherein the second capacitor electrode is provided between the switching element and the first capacitor electrode. 前記第2容量電極は、前記第1容量電極と前記中継電極との間に設けられていることを特徴とする請求項3または4に記載の電気光学装置。   5. The electro-optical device according to claim 3, wherein the second capacitor electrode is provided between the first capacitor electrode and the relay electrode. 前記基板は、前記一方面側に対向配置された対向基板との間に液晶層を保持していることを特徴とする請求項1乃至6の何れか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the substrate holds a liquid crystal layer between the substrate and a counter substrate disposed to face the one surface. 請求項1乃至7の何れか一項に記載の電気光学装置を備えた投射型表示装置であって、
前記電気光学装置に照射される照明光を出射する光源部と、前記電気光学装置により変調された光を投射する投射光学系と、を有していることを特徴とする投射型表示装置。
A projection display device comprising the electro-optical device according to any one of claims 1 to 7,
A projection-type display device comprising: a light source unit that emits illumination light applied to the electro-optical device; and a projection optical system that projects light modulated by the electro-optical device.
請求項1乃至7の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011159625A 2011-07-21 2011-07-21 Electro-optic device, projection type display device and electronic equipment Withdrawn JP2013025075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011159625A JP2013025075A (en) 2011-07-21 2011-07-21 Electro-optic device, projection type display device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159625A JP2013025075A (en) 2011-07-21 2011-07-21 Electro-optic device, projection type display device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2013025075A true JP2013025075A (en) 2013-02-04

Family

ID=47783488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159625A Withdrawn JP2013025075A (en) 2011-07-21 2011-07-21 Electro-optic device, projection type display device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2013025075A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243579A (en) * 2005-03-07 2006-09-14 Seiko Epson Corp Electro-optical device and manufacturing method,and electronic equipment
JP2007192975A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electrooptical apparatus and its manufacturing method
JP2009251025A (en) * 2008-04-01 2009-10-29 Seiko Epson Corp Electro-optical device and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243579A (en) * 2005-03-07 2006-09-14 Seiko Epson Corp Electro-optical device and manufacturing method,and electronic equipment
JP2007192975A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electrooptical apparatus and its manufacturing method
JP2009251025A (en) * 2008-04-01 2009-10-29 Seiko Epson Corp Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP5849489B2 (en) Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device
US8953129B2 (en) Liquid crystal device and projection-type display apparatus
US8643814B2 (en) Liquid crystal device and projection-type display apparatus
JP2012083513A (en) Liquid crystal device, and electronic device
JP2012247662A (en) Liquid crystal device, projection type display device, and electronic appliance
JP2015075681A (en) Liquid crystal device and electronic apparatus
JP2012208302A (en) Liquid crystal device and projection type display device
JP5910009B2 (en) Liquid crystal device and electronic device
JP3199691U (en) Electro-optical device and electronic apparatus
JP2016177230A (en) Electro-optic device and electronic apparatus
JP5810589B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP3199692U (en) Electro-optical device and electronic apparatus
JP6311811B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2012247663A (en) Liquid crystal device, projection type display device, and electronic appliance
JP5982094B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2017009887A (en) Electro-optic device and electronic apparatus
JP2013257445A (en) Liquid crystal device and electronic equipment
JP2018045018A (en) Liquid crystal device and electronic apparatus
JP5751046B2 (en) Liquid crystal device and projection display device
JP6107919B2 (en) Electro-optical device, electronic equipment
JP2013109258A (en) Electro-optic device and electronic apparatus
JP2012198255A (en) Substrate and manufacturing method of electro-optical device
JP5884655B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2012225971A (en) Method for manufacturing liquid crystal device and liquid crystal device
JP2013025075A (en) Electro-optic device, projection type display device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150330