JP2012078393A - Multi-display device and video signal generation device - Google Patents
Multi-display device and video signal generation device Download PDFInfo
- Publication number
- JP2012078393A JP2012078393A JP2010220724A JP2010220724A JP2012078393A JP 2012078393 A JP2012078393 A JP 2012078393A JP 2010220724 A JP2010220724 A JP 2010220724A JP 2010220724 A JP2010220724 A JP 2010220724A JP 2012078393 A JP2012078393 A JP 2012078393A
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- video signal
- display device
- still image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、複数の映像表示装置を互いに或いは外部機器を通じて接続し、１つのディスプレイのように機能する静止画表示マルチディスプレイ装置（以下、マルチディスプレイ装置）およびマルチディスプレイ装置に静止画信号を出力する映像信号発生装置に関する。 The present invention connects a plurality of video display devices to each other or through an external device, and outputs a still image signal to a still image display multi-display device (hereinafter referred to as a multi-display device) that functions like a single display. The present invention relates to a video signal generator.
現在、複数の映像表示装置を接続して１つのディスプレイのように機能させるマルチディスプレイ装置が広く用いられている。大画面を必要とする展示会やコンサートなど業務用を中心とし、設置場所の環境や用途・目的に合わせて接続数を自由に増減出来る事が特徴である。 Currently, multi-display devices that connect a plurality of video display devices and function as a single display are widely used. It is characterized by its ability to freely increase or decrease the number of connections according to the environment, usage, and purpose of the installation site, mainly for commercial use such as exhibitions and concerts that require a large screen.
マルチディスプレイ装置は、複数の映像表示装置によって構成されているため、それぞれの映像装置に映像信号を伝送する必要がある。いくつかの従来技術による映像信号の伝送方法について図８および図１０を用いて解説する。 Since the multi-display device is composed of a plurality of video display devices, it is necessary to transmit a video signal to each video device. Several conventional video signal transmission methods will be described with reference to FIGS.
図８は、第１の従来技術による映像信号伝送方法のシステム図である。７１はＰＣであり、７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅ、７２ｆ、７２ｇ、７２ｈ、７２ｉは映像表示装置である。この方式は、ＰＣ７１と映像表示装置７２ａから７２ｉをディジーチェーン接続する。ＰＣ７１から送出された映像信号は、そのまま映像表示装置７２ａから７２ｉに届く。この信号を受けて映像表示装置７２ａから７２ｉは、予め設定された映像領域の映像信号のみを拡大し表示する。すなわち、縦３台×横３台（合計９台）の映像表示装置によるマルチディスプレイ装置では、それぞれの映像表示装置が９分の１ずつの異なる映像領域の映像表示を行う事になる。９分の１ずつの映像領域は、それぞれ、左上、中央上、右上、左中央、中央、右中央、左下、中央下、右下である。例えば、映像表示装置７２ｇは、画面左下の映像領域に当たる映像信号部分を縦横それぞれ３倍に拡大表示し、７２ｃの映像表示装置は、画面右上の映像領域に当たる映像信号部分のみを縦横それぞれ３倍に拡大表示する。同様に他の映像表示装置も、それぞれ予め設定された映像領域に当たる映像信号を縦横それぞれ３倍に拡大表示する。 FIG. 8 is a system diagram of a video signal transmission method according to the first prior art. Reference numeral 71 denotes a PC, and reference numerals 72a, 72b, 72c, 72d, 72e, 72f, 72g, 72h, and 72i denote video display devices. In this method, the PC 71 and the video display devices 72a to 72i are daisy chain connected. The video signal sent from the PC 71 reaches the video display devices 72a to 72i as it is. In response to this signal, the video display devices 72a to 72i enlarge and display only the video signal in the preset video area. That is, in a multi-display apparatus using three vertical display units × three horizontal display units (total of nine units), each video display unit displays video in a different video area of 1/9. The image areas of 1/9 are the upper left, upper center, upper right, left center, center, right center, lower left, lower center, and lower right, respectively. For example, the video display device 72g enlarges and displays the video signal portion corresponding to the video area at the lower left of the screen three times vertically and horizontally, and the video display device 72c only triples the video signal portion corresponding to the video region at the upper right corner of the screen vertically and horizontally. Zoom in. Similarly, the other video display devices also enlarge and display video signals corresponding to preset video areas three times in the vertical and horizontal directions.
しかし、この方式は、各映像表示装置において受け取った映像信号のうち９分の１の映像領域に当あたる映像信号を拡大表示する事から、表示される映像は粗いものになり、高精細な映像表示ができない。 However, this method enlarges and displays the video signal corresponding to 1/9 of the video signal received in each video display device, so that the displayed video becomes rough and high-definition video. Cannot display.
図９は、第２の従来技術による映像信号伝送方法のシステム図である。この方式は、縦３台×横３台（合計９台）の映像表示装置によるマルチディスプレイ装置であり、ホストＰＣ８１と、ＨＵＢ８３と、ＰＣ８４ａ、８４ｂ、８４ｃ、８４ｄ、８４ｅ、８４ｆ、８４ｇ、８４ｈ、８４ｉと、映像表示装置８２ａ、８２ｂ、８２ｃ、８３ｄ、８３ｅ、８３ｆ、８３ｇ、８３ｈ、８３ｉによって構成されている。ホストＰＣ８１は、映像信号を各映像表示装置９台用に９分割し、各映像表示装置で識別される識別データと共に送出する。送出された信号は、信号分岐装置であるＨＵＢ９２で分岐され、識別データに合致するＰＣに届く。各ＰＣは、それぞれに接続された映像表示装置で映像表示する。この方式は、元の映像信号に対し拡大などの処理を行わず、各映像表示装置の解像度に合わせた映像信号を伝送できるため、高精細な映像を表示することができる。 FIG. 9 is a system diagram of a video signal transmission method according to the second prior art. This method is a multi-display device using three vertical display units × three horizontal display units (total of nine units), including a host PC 81, a HUB 83, and PCs 84a, 84b, 84c, 84d, 84e, 84f, 84g, 84h, 84i and video display devices 82a, 82b, 82c, 83d, 83e, 83f, 83g, 83h and 83i. The host PC 81 divides the video signal into 9 parts for each of the video display apparatuses, and sends it together with identification data identified by each video display apparatus. The transmitted signal is branched by the HUB 92 which is a signal branching device, and reaches the PC that matches the identification data. Each PC displays a video on a video display device connected thereto. In this method, since processing such as enlargement is not performed on the original video signal and a video signal matching the resolution of each video display device can be transmitted, high-definition video can be displayed.
しかし、この方式では、映像表示装置１台につき１台のＰＣが必要となり、大画面のマルチディスプレイ装置を組む場合、大掛かりとなる。 However, with this method, one PC is required for each video display device, and when a multi-screen device with a large screen is assembled, it becomes a large scale.
そこで、特許文献１に、映像表示装置の台数に応じたＰＣを使用することなく、高精細な映像表示を実現できる方式が提案されている。この方式は、映像信号と別に、映像表示装置の識別信号を用いることによって適正な位置の映像表示装置に伝送されるものである。 Therefore, Patent Document 1 proposes a method capable of realizing high-definition video display without using a PC corresponding to the number of video display devices. In this method, the identification signal of the video display device is used separately from the video signal and transmitted to the video display device at an appropriate position.
図１０は、特許文献１の実施例の係るマルチディスプレイ装置および映像信号発生装置のシステム図である。図１０の９１はＰＣ、９２と９３および９４は映像表示装置、９５と９６および９７は映像出力インターフェースである。また、９８は映像ケーブル、９９ａから９９ｃは通信ケーブルである。なお、映像表示装置９２と９３および９４はそれぞれ識別信号発生機能を有し、それぞれ設置場所が左、中央、右に決められている。また、映像出力インターフェース９５と９６および９７からは３台分の映像表示装置に対応するため３分割された映像信号をそれぞれ伝送することができる。 FIG. 10 is a system diagram of a multi-display device and a video signal generator according to an embodiment of Patent Document 1. In FIG. 10, 91 is a PC, 92, 93 and 94 are video display devices, and 95, 96 and 97 are video output interfaces. Reference numeral 98 denotes a video cable, and 99a to 99c are communication cables. The video display devices 92, 93 and 94 each have an identification signal generating function, and the installation locations are determined to be left, center and right, respectively. The video output interfaces 95, 96, and 97 can each transmit a video signal divided into three parts in order to support three video display devices.
ＰＣ９１は、映像表示装置９２に映像信号を映像出力インターフェース９７から映像ケーブル９８を通じて出力する。映像信号を受けた映像表示装置９２は通信ケーブル９９ａを通じてＰＣ９１へ識別信号を返す。以降、映像表示装置９３と９４に対して同様の処理が行われ、映像出力インターフェース９５と９６および９７と映像表示装置９２と９３および９４の接続組み合わせが確認される。全ての接続組み合わせが確認されると、それぞれの位置にある映像表示装置に適正な映像信号が伝送されるよう、ＰＣ９１は、各映像出力インターフェースと３分割された映像信号の組み合わせを調整する。調整後は適正な組み合わせとなった各映像出力インターフェースから３分割された映像信号が各映像表示装置に伝送され、マルチディスプレイ装置として機能する。 The PC 91 outputs a video signal to the video display device 92 from the video output interface 97 through the video cable 98. Upon receiving the video signal, the video display device 92 returns an identification signal to the PC 91 through the communication cable 99a. Thereafter, the same processing is performed on the video display devices 93 and 94, and the connection combination of the video output interfaces 95, 96 and 97 and the video display devices 92, 93 and 94 is confirmed. When all the connection combinations are confirmed, the PC 91 adjusts the combination of each video output interface and the three divided video signals so that an appropriate video signal is transmitted to the video display device at each position. After the adjustment, the video signals divided into three are transmitted from the video output interfaces in the proper combination to each video display device, and function as a multi-display device.
特許文献１のマルチディスプレイ装置を用いれば、高精細な映像表示を少ない機材で実現する事ができる。 If the multi-display device of Patent Document 1 is used, high-definition video display can be realized with a small number of equipment.
しかしながら、特許文献１のマルチディスプレイ装置は、映像信号以外に別途識別信号を用いて表示すべき映像表示装置を特定し、映像表示する手段を開示したものであり、映像信号だけで、表示すべき映像表示装置を特定するマルチディスプレイ装置について開示されたものではない。 However, the multi-display device of Patent Document 1 discloses a means for specifying a video display device to be displayed using a separate identification signal in addition to the video signal and displaying the video, and should be displayed only by the video signal. There is no disclosure of a multi-display device that identifies a video display device.
そこで、本発明は、上記の問題に鑑みてなされたものであり、その目的は、高精細な静止映像表示を維持し、かつ識別信号を使用せず映像表示装置を特定して映像表示できるマルチディスプレイ装置および映像信号発生装置を実現する。 Accordingly, the present invention has been made in view of the above-described problems, and an object of the present invention is to maintain a high-definition still image display and to specify a video display device and display a video without using an identification signal. A display device and a video signal generator are realized.
前記目的を達成するために、本発明の映像信号発生装置は、映像信号と同期信号で構成される静止画信号を分割し、時分割送出する映像信号発生装置であって、前記映像信号発生装置は、前記同期信号と前記映像信号の時間差を制御する制御部を有し、前記制御部は時分割された前記静止画信号ごとに異なる前記時間差を設定することを特徴とする。 In order to achieve the above object, a video signal generator according to the present invention is a video signal generator that divides a still image signal composed of a video signal and a synchronization signal, and transmits the still image signal in a time division manner. Has a control unit for controlling the time difference between the synchronization signal and the video signal, and the control unit sets the different time difference for each of the time-divided still image signals.
本発明の映像信号発生装置は、前記同期信号が垂直同期信号であることを特徴とする。 The video signal generator of the present invention is characterized in that the synchronization signal is a vertical synchronization signal.
本発明の映像信号発生装置は、前記同期信号が水平同期信号であることを特徴とする。 The video signal generator of the present invention is characterized in that the synchronization signal is a horizontal synchronization signal.
本発明のマルチディスプレイ装置は、静止画像の信号を映像表示する複数の映像表示装置が接続されたマルチディスプレイ装置であって、前記静止画信号は、映像信号と同期信号で構成されており、前記映像表示装置は、前記同期信号と前記映像信号の時間差を識別して映像表示することを特徴とする。 The multi-display device of the present invention is a multi-display device to which a plurality of video display devices for displaying a still image signal is connected, wherein the still image signal includes a video signal and a synchronization signal, The video display device displays the video by identifying the time difference between the synchronization signal and the video signal.
本発明のマルチディスプレイ装置は、前記同期信号が垂直同期信号であることを特徴とする。 The multi-display apparatus of the present invention is characterized in that the synchronization signal is a vertical synchronization signal.
本発明のマルチディスプレイ装置は、前記同期信号が水平同期信号であることを特徴とする。 The multi-display apparatus according to the present invention is characterized in that the synchronization signal is a horizontal synchronization signal.
高精細な静止画像の映像表示を維持し、かつ識別信号を使用せず映像表示装置を特定して映像表示できるマルチディスプレイ装置および映像信号発生装置を実現する。 A multi-display device and a video signal generator capable of maintaining video display of a high-definition still image and specifying a video display device without using an identification signal and displaying the video are realized.
本発明の実施例について以下に述べる。最初に図１から図３を用いて、本実施例におけるハードウェアの構成について説明する。 Examples of the present invention will be described below. First, the hardware configuration in this embodiment will be described with reference to FIGS. 1 to 3.
図１は、本実施例に係るマルチディスプレイ表示システムの構成図である。１は静止画信号を生成する映像信号発生装置である。また、２ａから２ｉはそれぞれ映像表示装置であり全体として９画面マルチディスプレイ装置を構成している。映像信号発生装置１から伝送された静止画信号は、映像表示装置２ａに入力し、以降、ディジーチェーン接続によって映像表示装置２ｉまで順に伝送される。なお、本実施例における各映像表示装置の解像度は横１９２０×縦１０８０で、９面で、横５７６０×縦３２４０の解像度となる。 FIG. 1 is a configuration diagram of a multi-display display system according to the present embodiment. Reference numeral 1 denotes a video signal generator for generating a still image signal. Reference numerals 2a to 2i denote video display devices, which constitute a nine-screen multi-display device as a whole. The still image signal transmitted from the video signal generator 1 is input to the video display device 2a, and thereafter transmitted sequentially to the video display device 2i by daisy chain connection. In addition, the resolution of each video display apparatus in the present embodiment is 1920 × 1080 in the horizontal direction, and the resolution is 9760 × 3240 in the horizontal direction.
図２は、本実施例に係る映像信号発生装置のブロック図である。映像信号発生装置１は、ＰＣ２０と映像信号送出部１０によって構成され、映像信号送出部１０は、画像メモリ１１、グラフィックスコントローラ１２、映像信号制御部１３、ＨＤＭＩ出力部１４で構成されている。ＰＣ２０は映像データを生成し出力することができる。ＰＣ２０から出力された映像データは、グラフィックスコントローラ１２に入力される。グラフィックスコントローラ１２は、画像メモリ１１を用いて所定のビデオフォーマットに適合した静止画信号を生成する。静止画信号には垂直同期信号と水平同期信号が含まれている。グラフィックスコントローラ１２で生成された静止画信号は、映像信号制御部１３に入力される。映像信号制御部１３では、グラフィックスコントローラ１２からの制御信号によって映像ブランク期間を制御する。映像信号制御部１３から出力された映像信号はＨＤＭＩ出力部１４を経て、映像表示装置へと出力される。 FIG. 2 is a block diagram of the video signal generator according to the present embodiment. The video signal generator 1 includes a PC 20 and a video signal transmission unit 10, and the video signal transmission unit 10 includes an image memory 11, a graphics controller 12, a video signal control unit 13, and an HDMI output unit 14. The PC 20 can generate and output video data. Video data output from the PC 20 is input to the graphics controller 12. The graphics controller 12 uses the image memory 11 to generate a still image signal conforming to a predetermined video format. The still picture signal includes a vertical synchronization signal and a horizontal synchronization signal. The still image signal generated by the graphics controller 12 is input to the video signal control unit 13. The video signal control unit 13 controls the video blank period by a control signal from the graphics controller 12. The video signal output from the video signal control unit 13 is output to the video display device via the HDMI output unit 14.
続いて、マルチディスプレイ装置を構成する映像表示装置について解説する。 Next, the video display device constituting the multi-display device will be described.
図３は、本発明に係る映像表示装置のブロック図である。構成されており、ブロック図全体を囲う２ａは映像表示装置を示し、その内部は、スケーラー３０、表示部４０、画像メモリ５０、リモコン受光部６０によって構成され、スケーラー３０は、ＨＤＭＩ出力部３１、ＨＤＭＩ入力部３２、表示位置検出部３３、ＲＯＭ３４、ＲＡＭ３５、イメージプロセッサ３６、ＣＰＵ３７、フラッシュメモリ３８によって構成されている。なお、図１の映像表示装置２ｂから２ｉも図３の映像表示装置２ａと同じ構成である。 FIG. 3 is a block diagram of a video display apparatus according to the present invention. 2a surrounding the entire block diagram shows a video display device, and the inside thereof is constituted by a scaler 30, a display unit 40, an image memory 50, and a remote control light receiving unit 60. The scaler 30 includes an HDMI output unit 31, An HDMI input unit 32, a display position detection unit 33, a ROM 34, a RAM 35, an image processor 36, a CPU 37, and a flash memory 38 are included. The video display devices 2b to 2i in FIG. 1 have the same configuration as the video display device 2a in FIG.
ＣＰＵ３７は、スケーラー３０全体の制御を行っており、表示位置検出部３３とＲＯＭ３４とＲＡＭ３５とイメージプロセッサ３６およびリモコン受光部６０が接続されている。 The CPU 37 controls the entire scaler 30, and the display position detection unit 33, the ROM 34, the RAM 35, the image processor 36, and the remote control light receiving unit 60 are connected to the CPU 37.
ＲＯＭ３４には映像表示装置２ａを動作させるためのプログラムが記憶されており、ＣＰＵ３７は、ＲＯＭ３４の内容をＲＡＭ３５に展開し、プログラムを実行する。映像表示装置２ａに表示させる静止画信号を特定する目的で、ＣＰＵ３７は、リモコン受光部６０が受光した操作信号によって、識別対象となる映像ブランク期間を設定でき、その設定情報をフラッシュメモリ３８に記憶できる。 The ROM 34 stores a program for operating the video display device 2a, and the CPU 37 expands the contents of the ROM 34 to the RAM 35 and executes the program. For the purpose of specifying a still image signal to be displayed on the video display device 2a, the CPU 37 can set a video blank period to be identified by an operation signal received by the remote control light receiving unit 60, and stores the setting information in the flash memory 38. it can.
ＨＤＭＩ入力部３２は、ＨＤＭＩ規格形式の信号から、映像信号、水平同期信号、垂直同期信号、ドットクロックが復号された信号が、ＨＤＭＩ出力部３１と表示位置検出部３３とイメージプロセッサ３６に接続されており、各部へ静止画信号を出力する。 The HDMI input unit 32 is a signal obtained by decoding a video signal, a horizontal synchronization signal, a vertical synchronization signal, and a dot clock from an HDMI standard format signal, and is connected to the HDMI output unit 31, the display position detection unit 33, and the image processor 36. And outputs a still image signal to each part.
表示位置検出部３３は、入力した静止画信号の映像ブランク期間を検出する。映像ブランク期間の検出方法は、垂直同期信号の前エッジを基準として、映像信号の開始までの期間を水の時間差から測定できる。また、本実施例とは別の方法として、水平同期信号を基準として映像信号の開始までの期間をドットクロックでサンプリングすることでも可能である。 The display position detection unit 33 detects a video blank period of the input still image signal. The method for detecting the video blank period can measure the period until the start of the video signal from the time difference of water with the front edge of the vertical synchronization signal as a reference. As another method different from the present embodiment, it is also possible to sample the period until the start of the video signal with the dot clock based on the horizontal synchronization signal.
ＣＰＵ３７は、表示位置検出部３３で検出した映像ブランク期間とフラッシュメモリ３８に記憶した映像ブランク期間を比較し、入力された静止画信号が映像表示装置２ａで表示するべきものかを判定する。表示すべき静止画信号であると判定されれば、ＣＰＵ３７は、イメージプロセッサ３６に映像信号の処理実施を指示する。 The CPU 37 compares the video blank period detected by the display position detector 33 with the video blank period stored in the flash memory 38, and determines whether the input still image signal should be displayed on the video display device 2a. If it is determined that the signal is a still image signal to be displayed, the CPU 37 instructs the image processor 36 to execute the processing of the video signal.
イメージプロセッサ３６は、画像メモリ５０に映像信号を展開し、入力した映像信号を表示部４０で表示可能な信号に変換し、変換された映像信号を表示部４０で表示する。以上が、映像表示装置のハードウェア構成の解説である。 The image processor 36 develops the video signal in the image memory 50, converts the input video signal into a signal that can be displayed on the display unit 40, and displays the converted video signal on the display unit 40. The above is the description of the hardware configuration of the video display device.
続いて、本実施例の映像信号発生装置１における映像信号の生成について図４と図５を用いて説明する。 Next, generation of a video signal in the video signal generator 1 of the present embodiment will be described with reference to FIGS. 4 and 5.
図４は、本発明に係る映像信号発生装置１で処理される映像のイメージ図である。図４の（ａ）は、ＰＣ２０に、横５７６０×縦３２４０の解像度で構成された「楕円」の映像データである。（ｂ）は、グラフィックスコントローラ１２において（ａ）の映像を９分割したものであり、それぞれが横１９２０×縦１０８０の解像度の映像データの状態を表している。グラフィックコントローラ１２によって、９分割された映像データは、１分割ずつ映像信号に変換され、水平同期信号と垂直同期信号をともなって映像信号制御部１３に入力される。なお、９分割され映像信号制御部１３に入力される信号を「本来の映像信号」と称する。 FIG. 4 is an image diagram of a video processed by the video signal generator 1 according to the present invention. FIG. 4A illustrates “ellipse” video data configured on the PC 20 with a resolution of 5760 × 3240. (B) is obtained by dividing the video of (a) into nine parts in the graphics controller 12, and each represents the state of video data having a resolution of horizontal 1920 × vertical 1080. The video data divided into nine parts by the graphic controller 12 is converted into video signals one by one and input to the video signal control unit 13 together with the horizontal synchronizing signal and the vertical synchronizing signal. The signal divided into nine and input to the video signal control unit 13 is referred to as “original video signal”.
図５は、本発明に係る映像信号制御部１３で処理される映像信号と映像イメージ図である。図５の（ａ）から（ｉ）は、映像信号制御部１３において９分割されたそれぞれの静止画信号における映像ブランク期間を制御した状態を表している。各信号波形は、垂直同期信号、本来の映像信号、各ディスプレイ用の映像信号、水平同期信号である。なお、本来の映像信号は比較のために記載したものである。また、（ａ）から（ｉ）の映像信号に応じた映像イメージを各信号波形の右側に示している。 FIG. 5 shows a video signal and a video image processed by the video signal control unit 13 according to the present invention. 5A to 5I show a state in which the video blank period in each still image signal divided into nine by the video signal control unit 13 is controlled. Each signal waveform is a vertical synchronizing signal, an original video signal, a video signal for each display, and a horizontal synchronizing signal. The original video signal is described for comparison. Also, video images corresponding to the video signals (a) to (i) are shown on the right side of each signal waveform.
映像信号制御部１３は、グラフィックスコントローラ１２からの制御を受けて、（ａ）から（ｉ）の映像信号の表示開始位置を一定時間ずつ遅延させる。この差が図５の映像イメージに映像ブランク期間として現れる。例えば、（ａ）では、本来の映像信号の表示位置とディスプレイ２ａの映像信号の表示位置には差「Ａ」が存在し、映像イメージには「Ａ」の分だけ映像ブランク期間が生じる。（ｂ）から（ｉ）も同様に、「２Ａ」、「３Ａ」・・・「９Ａ」と、異なった映像ブランク期間を持たせる。この処理によって、９分割された各信号は、映像信号の表示開始位置を目印とした識別情報を内包する事になる。識別情報を内包した（ａ）から（ｉ）の映像信号は、垂直同期信号および水平同期信号とともに（ａ）から（ｉ）の順に時分割でＨＤＭＩ出力部１４に入力される。なお、補足として、映像ブランク期間の検出は、図３の解説の中で記述したように、垂直同期信号の前エッジを基準として、映像信号の開始までの期間を水平同期信号でサンプリングすることで、垂直同期信号の伝送開始位置と映像信号の開始位置の時間差から測定する。 Under the control of the graphics controller 12, the video signal control unit 13 delays the display start positions of the video signals (a) to (i) by a predetermined time. This difference appears as a video blank period in the video image of FIG. For example, in (a), there is a difference “A” between the display position of the original video signal and the display position of the video signal on the display 2a, and a video blank period is generated in the video image by “A”. Similarly, (b) to (i) have different video blank periods of “2A”, “3A”... “9A”. By this processing, each signal divided into nine includes identification information with the display start position of the video signal as a mark. The video signals (a) to (i) including the identification information are input to the HDMI output unit 14 in a time division manner in the order (a) to (i) together with the vertical synchronization signal and the horizontal synchronization signal. As a supplement, the detection of the video blank period is performed by sampling the period until the start of the video signal with the horizontal synchronization signal with reference to the front edge of the vertical synchronization signal as described in the explanation of FIG. Measured from the time difference between the transmission start position of the vertical synchronization signal and the start position of the video signal.
ＨＤＭＩ出力部１４では、ＨＤＭＩ規格形式の静止画信号に変換されマルチディスプレイ装置に出力される。なお、マルチディスプレイ装置は９台の映像表示装置によってディジーチェーン接続されているため（図１）、各映像表示装置には（ａ）から（ｉ）の各ディスプレイ用の映像信号と各同期信号が全て同様に届く。 The HDMI output unit 14 converts the image into an HDMI standard format still image signal and outputs it to the multi-display device. Since the multi-display device is daisy chained by nine video display devices (FIG. 1), each video display device has a video signal for each display and each synchronization signal from (a) to (i). All arrive in the same way.
本実施例のマルチディスプレイ装置における映像表示処理について図６と図７を用いて説明する。 A video display process in the multi-display apparatus of this embodiment will be described with reference to FIGS.
図６は、本発明に係る映像表示装置の映像信号識別設定画面である。各映像表示装置は、静止画信号を識別するために、リモコン操作などによって映像信号識別設定画面を表示し映像信号識別番号を設定する。この設定と処理はＣＰＵ３７がＲＯＭ３４のプログラムをＲＡＭ３５に展開して実行するものである。各映像表示装置では、それぞれ異なった映像信号識別番号を設定する。映像表示装置２ａでは、図６の（ａ）に示すように映像信号識別番号に「１」を入力し、映像表示装置２ｂには、（ｂ）のように「２」を、以降も同様に値を変えて映像表示装置２ｉまで入力する。この映像信号識別番号は各映像表示装置のフラッシュメモリ３８に記憶される。 FIG. 6 is a video signal identification setting screen of the video display device according to the present invention. Each video display device sets a video signal identification number by displaying a video signal identification setting screen by remote control operation or the like in order to identify a still image signal. In this setting and processing, the CPU 37 develops the program of the ROM 34 in the RAM 35 and executes it. Each video display device sets a different video signal identification number. In the video display device 2a, “1” is input to the video signal identification number as shown in FIG. 6A, and “2” is input to the video display device 2b as shown in FIG. 6B. The value is changed and input to the video display device 2i. This video signal identification number is stored in the flash memory 38 of each video display device.
静止画信号が入力されると、表示位置検出部３３は、垂直同期信号の開始位置と映像信号の開始位置の時間差から映像ブランク期間を検出する。ＣＰＵ３７は、フラッシュメモリ３８に記憶された映像識別番号と表示位置検出部３３の映像ブランク期間を比較する。映像信号識別番号「１」は、映像ブランク期間が「Ａ」の静止画信号だけをイメージプロセッサ３６で処理し、他の静止画信号は処理しない。以降も同様に、映像識別信号「９」では、映像ブランク期間「９Ａ」の静止画信号のみを処理する。イメージプロセッサ３６は、画像メモリ５０に映像信号を展開し映像ブランク期間を削除して表示部４０の画面上部に映像ブランク期間が表示されないようにする。イメージプロセッサ３６は、次回の映像ブランク期間「Ａ」の静止画信号が入力されるまで、同じ静止画信号を表示部４０に表示し続ける。 When a still image signal is input, the display position detector 33 detects a video blank period from the time difference between the start position of the vertical synchronization signal and the start position of the video signal. The CPU 37 compares the video identification number stored in the flash memory 38 with the video blank period of the display position detection unit 33. For the video signal identification number “1”, only the still image signal whose image blank period is “A” is processed by the image processor 36, and the other still image signals are not processed. Similarly, in the video identification signal “9”, only the still image signal in the video blank period “9A” is processed. The image processor 36 develops the video signal in the image memory 50 and deletes the video blank period so that the video blank period is not displayed on the upper part of the screen of the display unit 40. The image processor 36 continues to display the same still image signal on the display unit 40 until a still image signal of the next video blank period “A” is input.
図７は、本発明に係る映像表示装置の表示状態を時系列で示した図である。（０）は初期状態であり、何も表示されていない。（Ａ）は、時分割された最初の信号である静止画信号（図５の（ａ））が、映像表示装置２ａすなわち左上の画面に表示された状態である。以降、順次静止画信号が入力され、９画面分を入力し全ての表示が完了した状態が（ｉ）である。 FIG. 7 is a diagram showing the display state of the video display device according to the present invention in time series. (0) is the initial state, and nothing is displayed. (A) is a state in which the still image signal ((a) of FIG. 5), which is the first time-division signal, is displayed on the video display device 2a, that is, the upper left screen. Thereafter, (i) is a state in which still image signals are sequentially input, nine screens are input, and all displays are completed.
以上が、本実施例における映像信号発生装置と、マルチディスプレイ装置の解説である。本実施例を実施する事で、静止画信号以外に別途識別信号を用いることなく、高精細な映像表示を実現することが可能となる。なお、本発明は上述の実施例に限定されるものではなく、同期信号と映像信号の開始位置の時間差から静止画信号を特定できれば、どの様な手段であってもよい。また、上述の実施例で説明した複数の映像表示装置で表示する静止画表示動作を「動画の１フレーム分」と捉え、高速で（例えば、１秒間に３０フレーム）静止画信号を転送表示する事で、本発明は動画にも対応する事ができる。 The above is the description of the video signal generator and the multi-display device in the present embodiment. By implementing this embodiment, it becomes possible to realize high-definition video display without using a separate identification signal other than the still image signal. The present invention is not limited to the above-described embodiment, and any means may be used as long as the still image signal can be specified from the time difference between the synchronization signal and the start position of the video signal. Further, the still image display operation displayed on the plurality of video display devices described in the above embodiments is regarded as “one frame of the moving image”, and the still image signal is transferred and displayed at high speed (for example, 30 frames per second). Thus, the present invention can also handle moving images.
本発明は、複数の映像表示装置を接続し、一体の表示部として機能するマルチディスプレイ装置および映像信号発生装置に広く適用することができる。 The present invention can be widely applied to a multi-display device and a video signal generation device that connect a plurality of video display devices and function as an integrated display unit.
１ 映像信号発生装置
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２ｉ、７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅ、７２ｆ、７２ｇ、７２ｈ、７２ｉ、８２ａ、８２ｂ、８２ｃ、８２ｄ、８２ｅ、８２ｆ、８２ｇ、８２ｈ、８２ｉ、９２、９３、９４ 映像表示装置
１１ 画像メモリ
１２ グラフィックスコントローラ
１３ 映像信号制御部
１４ ＨＤＭＩ出力部
２０、７１、８４ａ、８４ｂ、８４ｃ、８４ｄ、８４ｅ、８４ｆ、８４ｇ、８４ｉ、９１ ＰＣ
３０ スケーラー
３１ ＨＤＭＩ出力部
３２ ＨＤＭＩ入力部
３３ 表示位置検出部
３４ ＲＯＭ
３５ ＲＡＭ
３６ イメージプロセッサ
３７ ＣＰＵ
３８ フラッシュメモリ
４０ 表示部
５０ 画像メモリ
６０ リモコン受光部
８１ ホストＰＣ
８３ ＨＵＢ
９５、９６、９７ 映像出力インターフェース
９８ 映像ケーブル
９９ａ、９９ｂ、９９ｃ 通信ケーブル
1 Video signal generator 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 72a, 72b, 72c, 72d, 72e, 72f, 72g, 72h, 72i, 82a, 82b, 82c, 82d, 82e 82f, 82g, 82h, 82i, 92, 93, 94 Video display device 11 Image memory 12 Graphics controller 13 Video signal control unit 14 HDMI output unit 20, 71, 84a, 84b, 84c, 84d, 84e, 84f, 84g , 84i, 91 PC
30 Scaler 31 HDMI output unit 32 HDMI input unit 33 Display position detection unit 34 ROM
35 RAM
36 Image processor 37 CPU
38 Flash memory 40 Display unit 50 Image memory 60 Remote control light receiving unit 81 Host PC
83 HUB
95, 96, 97 Video output interface 98 Video cable 99a, 99b, 99c Communication cable
Claims (6)
前記映像信号発生装置は、前記同期信号と前記映像信号の時間差を制御する制御部を有し、
前記制御部は時分割された前記静止画信号ごとに異なる前記時間差を設定することを特徴とする映像信号発生装置。 A video signal generation device that divides a still image signal composed of a video signal and a synchronization signal and sends the time-division signal,
The video signal generator includes a control unit that controls a time difference between the synchronization signal and the video signal,
The video signal generator according to claim 1, wherein the control unit sets the different time difference for each of the time-divided still image signals.
前記静止画信号は、映像信号と同期信号で構成されており、
前記映像表示装置は、前記同期信号と前記映像信号の時間差を識別して映像表示することを特徴とするマルチディスプレイ装置。 A multi-display device to which a plurality of video display devices for displaying still image signals is connected,
The still image signal is composed of a video signal and a synchronization signal,
The video display device displays a video by identifying a time difference between the synchronization signal and the video signal.
5. The video signal generator according to claim 4, wherein the synchronization signal is a horizontal synchronization signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010220724A JP2012078393A (en) | 2010-09-30 | 2010-09-30 | Multi-display device and video signal generation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010220724A JP2012078393A (en) | 2010-09-30 | 2010-09-30 | Multi-display device and video signal generation device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012078393A true JP2012078393A (en) | 2012-04-19 |
Family
ID=46238758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010220724A Pending JP2012078393A (en) | 2010-09-30 | 2010-09-30 | Multi-display device and video signal generation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012078393A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140050840A (en) * | 2012-10-22 | 2014-04-30 | 주식회사 오리온 | Apparatus and method for buffering signal delay between display device in multi-display environment |
| WO2019176046A1 (en) * | 2018-03-15 | 2019-09-19 | Ｎｅｃディスプレイソリューションズ株式会社 | Display device and multi-display system |
| JP2020071469A (en) * | 2018-11-01 | 2020-05-07 | 宏正自動科技股▲ふん▼有限公司 | Image control device, display wall system using the same, and control method of outputting image to display wall |
| CN113870727A (en) * | 2021-11-11 | 2021-12-31 | 深圳市芯智科技有限公司 | Display adjusting method and device of spliced screen, computer equipment and storage medium |
-
2010
- 2010-09-30 JP JP2010220724A patent/JP2012078393A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140050840A (en) * | 2012-10-22 | 2014-04-30 | 주식회사 오리온 | Apparatus and method for buffering signal delay between display device in multi-display environment |
| KR102036034B1 (en) * | 2012-10-22 | 2019-10-24 | 주식회사 오리온 | Apparatus and Method for Buffering Signal Delay between Display Device in Multi-Display Environment |
| WO2019176046A1 (en) * | 2018-03-15 | 2019-09-19 | Ｎｅｃディスプレイソリューションズ株式会社 | Display device and multi-display system |
| WO2019177095A1 (en) * | 2018-03-15 | 2019-09-19 | Ｎｅｃディスプレイソリューションズ株式会社 | Display device and multi-display system |
| US11573758B2 (en) | 2018-03-15 | 2023-02-07 | Sharp Nec Display Solutions, Ltd. | Display device and multi-display system |
| JP2020071469A (en) * | 2018-11-01 | 2020-05-07 | 宏正自動科技股▲ふん▼有限公司 | Image control device, display wall system using the same, and control method of outputting image to display wall |
| CN113870727A (en) * | 2021-11-11 | 2021-12-31 | 深圳市芯智科技有限公司 | Display adjusting method and device of spliced screen, computer equipment and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7483031B2 (en) | Method for synchronizing graphics processing units | |
| KR101626742B1 (en) | System for Displaying Multi Video | |
| US7120816B2 (en) | Method for testing synchronization and connection status of a graphics processing unit module | |
| JP2017142339A (en) | Display system and display system control method | |
| US20150347077A1 (en) | Display device, multi-display system and multi-display method | |
| JP2012226310A5 (en) | ||
| US20190012131A1 (en) | Display system, display apparatus and adjustment method | |
| US7068278B1 (en) | Synchronized graphics processing units | |
| US9967540B2 (en) | Ultra high definition 3D conversion device and an ultra high definition 3D display system | |
| JP2012078393A (en) | Multi-display device and video signal generation device | |
| US10572209B2 (en) | Multi-display system | |
| EP2713615A2 (en) | Multi viewer display and displaying method of the same | |
| JP2012212061A (en) | Multi-display device | |
| EP2688293A2 (en) | Method and apparatus for displaying an image, and computer readable recording medium | |
| JP5904754B2 (en) | Information processing system, information processing apparatus, control method therefor, and program | |
| JP2014011804A (en) | Display apparatus and control method thereof | |
| CN103503466A (en) | Method and apparatus for fast data delivery on a digital pixel cable | |
| JP2011247917A (en) | Display system and control method for display system | |
| KR20110024642A (en) | Display apparatus and control method thereof | |
| JP2018054763A (en) | Image projection device, method for controlling image projection device, and program | |
| JP6583932B2 (en) | Display device, display system, display method, and display program | |
| US20140176515A1 (en) | Display device and method for processing frame thereof | |
| US9933987B2 (en) | Multi-display system | |
| JP2013064802A (en) | Multi display system and arrangement position detection method of image display device | |
| JP2016109797A (en) | Video display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130131 |