JP2012074716A - Storage element and memory - Google Patents

Storage element and memory Download PDF

Info

Publication number
JP2012074716A
JP2012074716A JP2011249969A JP2011249969A JP2012074716A JP 2012074716 A JP2012074716 A JP 2012074716A JP 2011249969 A JP2011249969 A JP 2011249969A JP 2011249969 A JP2011249969 A JP 2011249969A JP 2012074716 A JP2012074716 A JP 2012074716A
Authority
JP
Japan
Prior art keywords
layer
memory
film
current
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2011249969A
Other languages
Japanese (ja)
Inventor
Hiroshi Kano
博司 鹿野
Masakatsu Hosomi
政功 細見
Hiroyuki Omori
広之 大森
Kazuhiro Bessho
和宏 別所
Tetsuya Yamamoto
哲也 山元
Kazuhiro Oba
和博 大場
Yutaka Higo
豊 肥後
Kazuaki Yamane
一陽 山根
Takenori Oishi
雄紀 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011249969A priority Critical patent/JP2012074716A/en
Publication of JP2012074716A publication Critical patent/JP2012074716A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a storage element which can reduce a current necessary for recording information by improving spin injection efficiency.SOLUTION: A storage element 10 comprises a storage layer 17 holding information by a magnetization state of a magnetic material and a magnetization fixed layer 19 provided above the storage layer 17 via an intermediate layer 16, in which a magnetization direction of the storage layer 17 is changed by a flow of a current in a lamination direction thereby recording information in the storage layer 17. A damping constant of the magnetic material included in the storage layer 17 satisfies the condition α<0.015.

Description

本発明は、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を有するメモリに係わり、不揮発性メモリに適用して好適なものである。   The present invention relates to a memory element that changes the magnetization direction of a memory layer by passing a current and a memory having the memory element, and is suitable for application to a nonvolatile memory.

情報通信機器、特に携帯端末等の個人用小型情報機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
そして、特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にして、できるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる「インスタント・オン」機能も可能になってくる。
With the rapid spread of information communication equipment, especially small personal information equipment such as portable terminals, the elements such as memory and logic that constitute it are further integrated, increased in speed, reduced in power, etc. There is a demand for higher performance.
In particular, the nonvolatile memory is considered to be an indispensable component for enhancing the functionality of the device.
For example, the nonvolatile memory can protect important information of the system and individuals even when the power supply is consumed or troubled or the server and the network are disconnected due to some trouble.
In addition, recent portable devices are designed to reduce power consumption as much as possible by putting unnecessary circuit blocks in a standby state, but realize a non-volatile memory that can serve both as a high-speed work memory and a large-capacity storage memory. If this can be done, power consumption and memory waste can be eliminated.
Furthermore, if a high-speed, large-capacity nonvolatile memory can be realized, an “instant-on” function that can be instantly activated when the power is turned on will be possible.

不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM(Ferro electric Random Access Memory ;登録商標)等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、FRAMにおいては、書き換え可能回数が1012〜1014と有限であるため、完全にSRAMやDRAMを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
Examples of the non-volatile memory include a flash memory using a semiconductor and an FRAM (Ferro electric Random Access Memory ; registered trademark ) using a ferroelectric.
However, the flash memory has a drawback in that it is not suitable for high-speed access because the writing speed is as low as the order of microseconds.
On the other hand, the FRAM has a limited number of rewritable times of 10 12 to 10 14, and therefore, it is pointed out that the durability is small to completely replace the SRAM and DRAM, and that fine processing of the ferroelectric capacitor is difficult. ing.

これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)である(例えば、非特許文献1参照)。
このMRAMは、磁気モーメントの回転により記憶を行うため、書き換え可能回数が大きい。
また、アクセス時間についても非常に高速である。
A magnetic random access memory (MRAM) that records information by magnetization of a magnetic material is attracting attention as a nonvolatile memory that does not have these drawbacks (see, for example, Non-Patent Document 1).
Since this MRAM stores data by rotating the magnetic moment, the number of rewrites is large.
Also, the access time is very high.

ここで、一般的なMRAMの模式図(斜視図)を、図12に示す。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
Here, a schematic diagram (perspective view) of a general MRAM is shown in FIG.
A drain region 108, a source region 107, and a gate electrode 101 constituting a selection transistor for selecting each memory cell are formed in a portion separated by the element isolation layer 102 of the semiconductor substrate 110 such as a silicon substrate. Has been.
A word line 105 extending in the front-rear direction in the figure is provided above the gate electrode 101.
The drain region 108 is formed in common to the left and right selection transistors in the drawing, and a wiring 109 is connected to the drain region 108.
A magnetic storage element 103 having a storage layer whose magnetization direction is reversed is disposed between the word line 105 and the bit line 106 disposed above and extending in the horizontal direction in the drawing. The magnetic memory element 103 is composed of, for example, a magnetic tunnel junction element (MTJ element).
Further, the magnetic memory element 103 is electrically connected to the source region 107 via the horizontal bypass line 111 and the vertical contact layer 104.
By applying current to each of the word line 105 and the bit line 106, a current magnetic field is applied to the magnetic memory element 103, thereby reversing the magnetization direction of the memory layer of the magnetic memory element 103 and recording information. be able to.

そして、MRAM等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層(記憶層)が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
In order to stably hold recorded information in a magnetic memory such as MRAM, it is necessary that a magnetic layer (storage layer) for recording information has a certain coercive force.
On the other hand, in order to rewrite the recorded information, a certain amount of current must be passed through the address wiring.
However, as the elements constituting the MRAM become finer, the current value for reversing the direction of magnetization tends to increase. On the other hand, the address wiring also becomes thinner, so that a sufficient current cannot flow.

そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている(例えば、特許文献1参照)。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
Therefore, attention has been paid to a magnetic memory having a configuration using magnetization reversal by spin injection as a configuration capable of reversing magnetization with a smaller current (see, for example, Patent Document 1).
Magnetization reversal by spin injection is to cause magnetization reversal in another magnetic material by injecting spin-polarized electrons that have passed through the magnetic material into another magnetic material.

例えば、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。   For example, when a current is passed through a giant magnetoresistive element (GMR element) or a magnetic tunnel junction element (MTJ element) in a direction perpendicular to the film surface, magnetization of at least a part of the magnetic layer of these elements is performed. Can be reversed.

そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。   Magnetization reversal by spin injection has an advantage that magnetization reversal can be realized with a small current even if the element is miniaturized.

また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図10及び図11に示す。図10は斜視図、図11は断面図である。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図10中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図10中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図10中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
図中61及び62は磁性層を示しており、2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、磁気記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
Moreover, the schematic diagram of the magnetic memory of the structure using the magnetization reversal by the spin injection mentioned above is shown in FIG.10 and FIG.11. 10 is a perspective view, and FIG. 11 is a cross-sectional view.
A drain region 58, a source region 57, and a gate electrode 51 constituting a selection transistor for selecting each memory cell are formed in a portion separated by the element isolation layer 52 of the semiconductor substrate 60 such as a silicon substrate. Has been. Of these, the gate electrode 51 also serves as a word line extending in the front-rear direction in FIG.
The drain region 58 is formed in common with the left and right selection transistors in FIG. 10, and a wiring 59 is connected to the drain region 58.
A storage element 53 having a storage layer whose magnetization direction is reversed by spin injection is disposed between the source region 57 and the bit line 56 disposed above and extending in the left-right direction in FIG.
The storage element 53 is configured by, for example, a magnetic tunnel junction element (MTJ element).
In the figure, reference numerals 61 and 62 denote magnetic layers. Of the two magnetic layers 61 and 62, one magnetic layer is a magnetization fixed layer whose magnetization direction is fixed, and the other magnetic layer is a magnetization direction. A changing magnetization free layer, that is, a storage layer is used.
The storage element 53 is connected to the bit line 56 and the source region 57 via the upper and lower contact layers 54, respectively. As a result, a current can be passed through the magnetic memory element 53 to reverse the magnetization direction of the memory layer by spin injection.

このようなスピン注入による磁化反転を利用する構成のメモリの場合、図12に示した一般的なMRAMと比較して、電流磁界発生用の配線(図12の105)が不要となるため、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
In the case of a memory configured to use such magnetization reversal by spin injection, the wiring for generating a current magnetic field (105 in FIG. 12) is not required as compared with the general MRAM shown in FIG. Another feature is that the structure can be simplified.
Further, by utilizing magnetization reversal by spin injection, there is an advantage that the write current does not increase even when the element is miniaturized as compared with a general MRAM in which magnetization reversal is performed by an external magnetic field.

特開2003−17782号公報JP 2003-17782 A

日経エレクトロニクス 2001.2.12号(第164頁−171頁)Nikkei Electronics 2001.1.22 (pages 164-171)

ところで、MRAMの場合は、記憶素子とは別に書き込み配線(ワード線やビット線)を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み(記録)を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。   In the case of an MRAM, a write wiring (word line or bit line) is provided separately from a memory element, and information is written (recorded) by a current magnetic field generated by passing a current through the write wiring. Therefore, a sufficient amount of current required for writing can be passed through the write wiring.

一方、スピン注入を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
On the other hand, in a memory configured to use spin injection, it is necessary to reverse the magnetization direction of the storage layer by performing spin injection with a current flowing through the storage element.
Since the current is directly supplied to the memory element and information is written (recorded) as described above, the memory cell is configured by connecting the memory element to a selection transistor in order to select a memory cell to be written. In this case, the current flowing through the memory element is limited to the magnitude of the current that can flow through the selection transistor (the saturation current of the selection transistor).
Therefore, it is necessary to perform writing with a current lower than the saturation current of the selection transistor, and it is necessary to improve the efficiency of spin injection and reduce the current flowing through the memory element.

また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには、記憶層の両側に接している中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
In order to increase the read signal, it is necessary to ensure a large magnetoresistance change rate. For this purpose, a storage element in which an intermediate layer in contact with both sides of the storage layer is a tunnel insulating layer (tunnel barrier layer) Is effective.
When the tunnel insulating layer is used as the intermediate layer as described above, the amount of current flowing through the memory element is limited in order to prevent the tunnel insulating layer from being broken down. From this viewpoint, it is necessary to suppress the current during spin injection.

従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。   Therefore, in a memory element configured to reverse the magnetization direction of the memory layer by spin injection, it is necessary to improve the spin injection efficiency and reduce the required current.

スピン注入により記憶層の磁化の向きを反転させるために必要となる、書き込み電流閾値は、例えば、記憶層に厚さが2nmのCoFeB合金を使用し、平面パターンが130nm×100nmの略楕円形の巨大磁気抵抗効果素子(GMR素子)において、+側の閾値+Ic=+0.6mAであり、−側の閾値−Ic=−0.2mAである。また、このときの電流密度は約6×10A/cmである(屋上他著,日本応用磁気学会誌,Vol.28,No.2,p.149,2004年参照)。
また、例えば、強磁性層として一般的なCoFeを記憶層の材料に使用した場合、磁化反転を生じさせるためには、おおよそ1×10A/cm程度の電流密度が必要である。
そして、電流密度が上述した値のときに、例えば記憶素子の大きさが90nm×130nmであるとすると、書き込み電流閾値は、おおよそ550μAとなる。
The write current threshold required for reversing the magnetization direction of the storage layer by spin injection is, for example, a CoFeB alloy with a thickness of 2 nm for the storage layer, and a substantially elliptical shape with a planar pattern of 130 nm × 100 nm. In the giant magnetoresistive effect element (GMR element), the threshold value on the + side + Ic = + 0.6 mA and the threshold value on the negative side −Ic = −0.2 mA. The current density at this time is about 6 × 10 6 A / cm 2 (see Rooftop et al., Journal of the Japan Society of Applied Magnetics, Vol. 28, No. 2, p. 149, 2004).
For example, when CoFe which is general as a ferromagnetic layer is used as the material of the memory layer, a current density of about 1 × 10 7 A / cm 2 is required to cause magnetization reversal.
When the current density is the value described above, for example, if the size of the memory element is 90 nm × 130 nm, the write current threshold value is approximately 550 μA.

ここで、SPICEシミュレータによる一般的な選択トランジスタと記憶素子とを接続した場合に、記憶素子の素子抵抗と記憶素子に流れる素子電流との関係を図13に示す。
読み出し信号の大きさを考えると、素子抵抗は大きいほど良いが、図13より、素子抵抗を大きくすると記憶素子に流せる電流が小さくなってしまう。
そして、読み出し特性を充分に確保する上で下限と推定される素子抵抗2.5kΩの場合を考えると、図13より、記憶素子に流せる電流の上限は約400μAとなることから、上述した値からさらに書き込み電流閾値を30%以上低減させなくてはならないことになる。
このため、読み出し特性を充分に確保するためには、記憶層の材料にCoFeやCoFeBを使用した場合と比較して、さらに書き込み電流を低減することが求められる。
Here, FIG. 13 shows the relationship between the element resistance of the memory element and the element current flowing in the memory element when the general selection transistor and the memory element are connected by the SPICE simulator.
Considering the magnitude of the read signal, the larger the element resistance, the better. However, from FIG. 13, when the element resistance is increased, the current that can be passed through the memory element is reduced.
Considering the case of the element resistance of 2.5 kΩ, which is estimated as the lower limit for sufficiently securing the read characteristics, the upper limit of the current that can be passed through the memory element is about 400 μA from FIG. In addition, the write current threshold must be reduced by 30% or more.
For this reason, in order to sufficiently secure the read characteristics, it is required to further reduce the write current as compared with the case where CoFe or CoFeB is used as the material of the storage layer.

上述した問題の解決のために、本発明においては、スピン注入効率を改善することにより、情報の記録に要する電流を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。   In order to solve the above-described problems, the present invention provides a memory element that can reduce the current required for recording information by improving the spin injection efficiency, and a memory having the memory element. is there.

本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。   The storage element of the present invention has a storage layer that holds information according to the magnetization state of a magnetic material, and a magnetization fixed layer is provided to the storage layer via an intermediate layer. When the damping constant α satisfies α <0.015 and a current is passed in the stacking direction, the magnetization direction of the storage layer changes, and information is recorded on the storage layer.

上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われることから、記憶層と磁化固定層との間に電流を流すことにより、いわゆるスピン注入により記憶層の磁化状態(磁化の向き)を変化させて、情報の記録を行うことができる。
そして、記憶層を構成する磁性体のダンピング定数αがα<0.015を満足することから、記憶層のダンピング定数を小さくすることができ、ダンピング定数に比例する、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。これにより、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができる。
According to the configuration of the above-described storage element of the present invention, the storage layer that holds information according to the magnetization state of the magnetic material is provided, and the magnetization fixed layer is provided to the storage layer via the intermediate layer. Since the direction of magnetization of the recording layer changes and information is recorded on the storage layer, by passing a current between the storage layer and the fixed magnetization layer, the magnetization state (magnetization) of the storage layer is caused by so-called spin injection. Information can be recorded by changing the direction of
Since the damping constant α of the magnetic material constituting the storage layer satisfies α <0.015, the damping constant of the storage layer can be reduced, and the magnetization direction of the storage layer proportional to the damping constant can be changed. The threshold value of the current for changing can be reduced. As a result, the amount of current required to record information by reversing the magnetization direction of the storage layer by spin injection can be reduced.

本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は、記憶層に対して中間層を介して磁化固定層が設けられ、記憶層を構成する磁性体のダンピング定数αがα<0.015を満足し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であり、2種類の配線の交点付近かつ2種類の配線の間に記憶素子が配置され、2種類の配線を通じて、記憶素子に前記積層方向の電流が流れるものである。   The memory of the present invention includes a storage element having a storage layer that holds information according to the magnetization state of a magnetic material, and two kinds of wirings that intersect each other, and the storage element is magnetized via an intermediate layer with respect to the storage layer. A fixed layer is provided, the damping constant α of the magnetic material constituting the storage layer satisfies α <0.015, and by passing a current in the stacking direction, the magnetization direction of the storage layer changes, and the storage layer In the configuration in which information is recorded, a memory element is arranged near the intersection of two types of wiring and between the two types of wiring, and the current in the stacking direction flows through the memory element through the two types of wiring. It is.

上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成(記憶層のダンピング定数α<0.015)であり、2種類の配線の交点付近かつ2種類の配線の間に記憶素子が配置され、2種類の配線を通じて、記憶素子に前記積層方向の電流が流れるものであることにより、2種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量を低減することができる。
According to the configuration of the memory of the present invention described above, a memory element having a memory layer that holds information according to the magnetization state of the magnetic material and two kinds of wirings intersecting each other are provided, and the memory element is the memory element of the present invention. (A storage layer damping constant α <0.015), a storage element is disposed near an intersection of two types of wiring and between the two types of wiring, and the stacking direction is passed to the storage element through two types of wiring. Therefore, information can be recorded by spin injection by flowing current in the stacking direction of the memory element through two types of wiring.
In addition, the amount of current necessary for reversing the magnetization direction of the memory layer of the memory element by spin injection can be reduced.

上述の本発明によれば、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
According to the above-described present invention, the amount of current required for recording information can be reduced.
As a result , the power consumption of the entire memory can be reduced.
Therefore, it is possible to realize a memory with low power consumption that has not been conventionally available.

また、特に、記憶層と上層の保護層との間に、AlもしくはMgの酸化物もしくは窒化物からなる挿入層を配した構成としたときには、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができ、メモリにおいて情報の記録や読み出しを安定して行うことができる。高温でも特性劣化が少ない記憶素子を構成することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
In particular, when an insertion layer made of an oxide or nitride of Al or Mg is arranged between the memory layer and the upper protective layer, the characteristics of the memory element when heat is applied to the memory element Degradation can be suppressed, and information can be recorded and read stably in the memory. A memory element with little characteristic deterioration can be formed even at high temperatures.
As a result, a memory having heat resistance and high reliability can be realized.

本発明の一実施の形態の記憶素子の概略構成図(断面図)である。It is a schematic block diagram (sectional drawing) of the memory element of one embodiment of this invention. A FeNi合金に各種元素を添加したときの添加量に対するスピン分極率の変化を示した図である。 B FeNi合金に各種元素を添加したときの添加量に対する平均磁気モーメントの変化を示した図である。It is the figure which showed the change of the spin polarizability with respect to the addition amount when various elements are added to an AFeNi alloy. It is the figure which showed the change of the average magnetic moment with respect to the addition amount when various elements are added to a B2FeNi alloy. FeNi合金に各種元素を添加したときの添加量に対する平均磁気モーメント当たりのスピン分極率の変化を示した図である。It is the figure which showed the change of the spin polarizability per mean magnetic moment with respect to the addition amount when various elements are added to a FeNi alloy. 本発明の他の実施の形態の記憶素子の概略構成図(断面図)である。It is a schematic block diagram (sectional drawing) of the memory element of other embodiment of this invention. A〜C サンプル8〜サンプル10の記憶素子の抵抗−磁場曲線である。A to C are resistance-magnetic field curves of the memory elements of Samples 8 to 10. A、B サンプル9〜サンプル10の記憶素子の反転電流値と外部磁界の大きさとの関係を示す図である。A, B It is a figure which shows the relationship between the reversal current value of the memory | storage element of sample 9-sample 10, and the magnitude | size of an external magnetic field. 膜構成5の記憶素子の試料における、Ni含有量による特性の変化である。 A Ni含有量とMR比との関係を示す図である。 B Ni含有量と磁化反転電流密度との関係を示す図である。This is a change in characteristics depending on the Ni content in the sample of the memory element having the film configuration 5. It is a figure which shows the relationship between ANi content and MR ratio. It is a figure which shows the relationship between BNi content and a magnetization reversal current density. 膜構成6の記憶素子の試料における、Ni含有量による特性の変化である。 A Ni含有量とMR比との関係を示す図である。 B Ni含有量と磁化反転電流密度との関係を示す図である。This is a change in characteristics due to the Ni content in the sample of the memory element having the film configuration 6. It is a figure which shows the relationship between ANi content and MR ratio. It is a figure which shows the relationship between BNi content and a magnetization reversal current density. サンプル11の記憶素子の電流−抵抗特性を示す図である。6 is a diagram showing current-resistance characteristics of a memory element of Sample 11. FIG. スピン注入による磁化反転を利用した磁気メモリの概略構成図(斜視図)である。It is a schematic block diagram (perspective view) of the magnetic memory using the magnetization reversal by spin injection. 図10の磁気メモリの断面図である。It is sectional drawing of the magnetic memory of FIG. 従来のMRAMの構成を模式的に示した斜視図である。It is the perspective view which showed the structure of the conventional MRAM typically. SPICEシミュレータによる一般的な選択トランジスタと記憶素子とを接続した場合の、素子抵抗と素子電流の関係を示す図である。It is a figure which shows the relationship between element resistance and element current at the time of connecting the general selection transistor and storage element by SPICE simulator.

まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
First, an outline of the present invention will be described prior to description of specific embodiments of the present invention.
In the present invention, information is recorded by reversing the magnetization direction of the storage layer of the storage element by the spin injection described above. The memory layer is made of a magnetic material such as a ferromagnetic layer, and holds information by the magnetization state (magnetization direction) of the magnetic material.

スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子(GMR素子)もしくはトンネル磁気抵抗効果素子(MTJ素子)から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性(向き)は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
The basic operation of reversing the magnetization direction of the magnetic layer by spin injection is perpendicular to the film surface of a memory element composed of a giant magnetoresistive element (GMR element) or a tunnel magnetoresistive element (MTJ element). In such a direction, a current exceeding a certain threshold is passed. At this time, the polarity (direction) of the current depends on the direction of magnetization to be reversed.
When a current having an absolute value smaller than this threshold is passed, magnetization reversal does not occur.

スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、現象論的に、下記の式1により表される(J. Z. Sun,Phys. Rev. B,Vol.62,p.570,2000年参照)。   When the magnetization direction of the magnetic layer is reversed by spin injection, the required current threshold Ic is phenomenologically expressed by the following equation 1 (JZ Sun, Phys. Rev. B, Vol. 62, p. 570, 2000).

Figure 2012074716
(ただし、α:記憶層のダンピング定数、H:記憶層の面内一軸異方性磁界、M:記憶層の飽和磁化、η:スピン注入係数、a:記憶層の半径、l:記憶層の厚さ、H:外部印加磁界)
Figure 2012074716
(Where, α: damping constant of the storage layer, H k : in-plane uniaxial anisotropic magnetic field of the storage layer, M s : saturation magnetization of the storage layer, η: spin injection coefficient, a: radius of the storage layer, l m : Memory layer thickness, H: externally applied magnetic field)

書き込み閾値電流Icを低減するためには、上記式1中の各種パラメータを調整すれば良いことになる。
一方、メモリとしての性能を維持するという観点から、上記各種パラメータが制約される。例えば、式1中の(a)の項は熱ゆらぎを決定する項として知られており、書き込み閾値電流Icのばらつきを抑えて、書き込んだデータの長期安定性を確保するためには、一定以上の値を保たなければならず、ある一定値以下に小さくすることはできない。このため、記憶素子の大きさや記憶層の厚さl・飽和磁化Mには下限が存在し、これらのパラメータを減少させることにより書き込み電流を低減させる手法は、ある所で限界となる。
In order to reduce the write threshold current Ic, various parameters in the above equation 1 may be adjusted.
On the other hand, the above various parameters are restricted from the viewpoint of maintaining the performance as a memory. For example, the term (a 2 l m H k M s ) in Equation 1 is known as a term that determines thermal fluctuation, and the long-term stability of written data is ensured by suppressing variations in the write threshold current Ic. In order to do this, a value above a certain value must be maintained, and it cannot be reduced below a certain value. For this reason, there is a lower limit to the size of the storage element and the thickness l m of the storage layer and the saturation magnetization M s , and the technique for reducing the write current by reducing these parameters is limited in some places.

ダンピング定数αは、強磁性共鳴(FMR)等により測定することができることが知られており、CoFe合金やNiFe合金のダンピング定数αの値は、例えば、S. Mizukami,Y. Ando,T. Miyazaki,J. Magn. Magn. Mater.,226-230巻,p.1640(2001年)等に報告されている。   It is known that the damping constant α can be measured by ferromagnetic resonance (FMR) or the like. , J. Magn. Magn. Mater., 226-230, p.1640 (2001).

スピン注入による記憶素子の記憶層の材料として、従来は、読み出し信号を大きく取るために、CoFeが一般に使用されていた。
また、記憶層の材料として、CoFeBを使用した場合には、一般的に用いられているCoFeにさらにボロンBを添加することによって、飽和磁化Mを減少させて、CoFeに比べて書き込み閾値電流Icを低減することができると考えられる。
しかしながら、これらの材料(CoFe,CoFeB)は、ダンピング定数αが0.02程度と大きい。このため、書き込み電流密度は6×10A/cm以上と大きくなり、また、前述した熱揺らぎを決定する項が大きくなることから、熱揺らぎによる悪影響を受けることになる。
従って、これらの材料では、熱揺らぎの影響を抑えつつ書き込み閾値電流Icを低減させることは困難であり、選択トランジスタと接続してメモリセルを構成して情報の書き込みを行うことができなくなる。
Conventionally, CoFe has been generally used as a material for a memory layer of a memory element by spin injection in order to obtain a large readout signal.
Further, when CoFeB is used as the material for the memory layer, the saturation magnetization M s is reduced by adding boron B to CoFe that is generally used, so that the write threshold current is smaller than that of CoFe. It is considered that Ic can be reduced.
However, these materials (CoFe, CoFeB) have a large damping constant α of about 0.02. For this reason, the write current density becomes as large as 6 × 10 6 A / cm 2 or more, and since the term that determines the above-described thermal fluctuation becomes large, it is adversely affected by the thermal fluctuation.
Therefore, with these materials, it is difficult to reduce the write threshold current Ic while suppressing the influence of thermal fluctuation, and it becomes impossible to write information by forming a memory cell connected to the selection transistor.

前述した目的、即ちスピン注入の効率を改善して低い電流で情報を記録することができることを達成するために最適な構造を検討した結果、磁化の向き(磁化状態)を情報として保持する記憶層と磁化の向きが固定された磁化固定層(情報の基準となる参照層を有する)との少なくとも2つの磁性層とそれらに挟まれた非磁性層からなり、非磁性層を介して流れる電流により情報の記録と読み出しを行う記憶素子において、式(1)で表されるダンピング定数αの重要性に着目し、記憶層のダンピング定数αを小さくすることにより、記憶層のサイズや飽和磁化Mを減少させなくても、記憶層の飽和磁束密度を小さくして、記録電流を低減することが可能であることを見い出した。 As a result of investigating an optimal structure for achieving the above-described purpose, that is, to improve the efficiency of spin injection and to be able to record information with a low current, a storage layer that holds the direction of magnetization (magnetization state) as information And a magnetization fixed layer (having a reference layer serving as a reference for information) having a fixed magnetization direction and a nonmagnetic layer sandwiched between them, and a current flowing through the nonmagnetic layer In a storage element that records and reads information, paying attention to the importance of the damping constant α expressed by the equation (1), the storage layer size and saturation magnetization M s are reduced by reducing the damping constant α of the storage layer. It has been found that the recording current can be reduced by reducing the saturation magnetic flux density of the storage layer without reducing the recording current.

例えばダンピング定数αが0.01程度のNiFe合金等のダンピング定数が小さい材料を記憶層に使用すると、書き込み電流密度の閾値が約3×10A/cm以下と小さくなる。
このとき、記憶素子の大きさが例えば90nm×130nmであるとすると、書き込み閾値電流Icはおよそ280μAとなり、前述した選択トランジスタの飽和電流(約400μA)よりも小さくすることができ、スピン注入を利用して情報の書き込みを行うメモリの実現が可能となる。
For example, when a material having a small damping constant such as a NiFe alloy having a damping constant α of about 0.01 is used for the memory layer, the threshold of the write current density is reduced to about 3 × 10 6 A / cm 2 or less.
At this time, if the size of the memory element is, for example, 90 nm × 130 nm, the write threshold current Ic is about 280 μA, which can be made smaller than the saturation current (about 400 μA) of the selection transistor described above, and spin injection is used. Thus, a memory for writing information can be realized.

そして、選択トランジスタの飽和電流が、前述したように約400μAであり、式1から、書き込み電流閾値Icはダンピング定数αと比例することから、記憶層を構成する磁性体のダンピング定数αは、
α<0.015 (式2)
の関係を満たすことが求められる。
Since the saturation current of the selection transistor is about 400 μA as described above, and the write current threshold value Ic is proportional to the damping constant α from Equation 1, the damping constant α of the magnetic material constituting the storage layer is
α <0.015 (Formula 2)
It is required to satisfy this relationship.

即ち、本発明では、磁化の向き(磁化状態)を情報として保持する記憶層と、磁化の向きが固定された磁化固定層とを有し、記憶層と磁化固定層との間に非磁性の中間層(絶縁層又は非磁性導電層)を設けて、記憶素子を構成する。
また、記憶層に対して、前述したスピン注入による磁化反転を用いて、記憶層を構成する磁性層の磁化の向きを反転させて、情報の記録を行う。
そして、ダンピング定数αが0.01程度のNiFe合金等の、上述の式2の関係を満足する材料を、記憶層を構成する磁性体として使用する。
これにより、記憶層のダンピング定数αが小さくなり、書き込み閾値電流Icはおよそ280μAとなり、前述した選択トランジスタの飽和電流(約400μA)よりも小さくすることができ、スピン注入を利用して情報の書き込みを行うメモリの実現が可能となる。
That is, the present invention has a storage layer that holds the direction of magnetization (magnetization state) as information, and a magnetization fixed layer whose magnetization direction is fixed, and a nonmagnetic layer is formed between the storage layer and the magnetization fixed layer. An intermediate layer (insulating layer or nonmagnetic conductive layer) is provided to form a memory element.
In addition, information recording is performed on the storage layer by reversing the magnetization direction of the magnetic layer constituting the storage layer by using the above-described magnetization reversal by spin injection.
Then, a material that satisfies the relationship of the above-mentioned formula 2, such as a NiFe alloy having a damping constant α of about 0.01, is used as a magnetic body constituting the memory layer.
As a result, the damping constant α of the memory layer is reduced, the write threshold current Ic is approximately 280 μA, which can be smaller than the saturation current (approximately 400 μA) of the selection transistor described above, and information writing is performed using spin injection. It is possible to realize a memory that performs the above.

記憶層に用いられる、式2に示した条件を満たす材料としては、NiFe合金や、NiFeを主成分として、その他の材料を含むものが挙げられる。
例えば、NiFeを主成分として、さらに、他の元素として、B,C,N,Si,P,Al,Ta,Mo,Cr,Nb,Cu,Zr,W,V,Hf,Gd,Mn,Pdが添加された材料を用いることができる。
これら他の元素の添加量は、ダンピング定数αが式2を満たすように設定する。より好ましくは、初透磁率(μi)が10000以上となるように設定する。初透磁率が10000以上であるように、他の元素の添加量を設定することにより、記憶層のダンピング定数を大きくならないように抑制することができる。
また、NiFeを主成分とする材料に限らず、ダンピング定数αが式2の条件を満たす材料であれば、その他の磁性体を使用することも可能である。
Examples of the material used for the storage layer that satisfy the condition shown in Formula 2 include NiFe alloys and materials containing NiFe as a main component and other materials.
For example, NiFe is the main component, and other elements are B, C, N, Si, P, Al, Ta, Mo, Cr, Nb, Cu, Zr, W, V, Hf, Gd, Mn, and Pd. Can be used.
The addition amounts of these other elements are set so that the damping constant α satisfies Equation 2. More preferably, the initial permeability (μi) is set to be 10,000 or more. By setting the addition amount of other elements so that the initial magnetic permeability is 10,000 or more, the damping constant of the memory layer can be suppressed from becoming large.
In addition, the magnetic material is not limited to NiFe as a main component, and any other magnetic material can be used as long as the damping constant α satisfies the expression (2).

また、記憶層をNiFeを主成分とした材料により構成し、記憶層と中間層(トンネル絶縁層等)と間に、膜厚0.5nm以下のCoFe膜やCoFeB膜を挟んで記憶素子を構成しても良い。   In addition, the memory layer is made of a material mainly composed of NiFe, and a memory element is formed by sandwiching a CoFe film or CoFeB film having a thickness of 0.5 nm or less between the memory layer and an intermediate layer (tunnel insulating layer or the like). You may do it.

記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。
The other configuration of the storage element can be the same as a conventionally known configuration of the storage element that records information by spin injection.
The magnetization fixed layer has a configuration in which the magnetization direction is fixed only by the ferromagnetic layer or by using the antiferromagnetic coupling between the antiferromagnetic layer and the ferromagnetic layer.
In addition, the magnetization fixed layer has a single-layered ferromagnetic layer structure or a laminated ferrimagnetic structure in which a plurality of ferromagnetic layers are stacked via a nonmagnetic layer. When the magnetization pinned layer has a laminated ferrimagnetic structure, the sensitivity of the magnetization pinned layer to the external magnetic field can be reduced. Therefore, unnecessary magnetization fluctuations in the magnetization pinned layer due to the external magnetic field are suppressed, and the memory element operates stably. Can be made.

記憶素子を構成する他の各層の材料としては、例えば、以下の材料が挙げられる。
反強磁性層として用いられる材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
非磁性層として用いられる材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。膜厚は材料によって変動するが、ほぼ0.4nm〜2.5nmの範囲で使用する。
磁化固定層を構成する強磁性層の材料としては、CoもしくはCo−Fe強磁性材料やそれにボロンBが15〜30原子%添加されたアモルファス材料や、Co,Fe,Niの合金から成る強磁性材料を用いることができる。
Examples of the material of each of the other layers constituting the memory element include the following materials.
As the material used for the antiferromagnetic layer, manganese alloys such as iron, nickel, platinum, iridium, and rhodium, cobalt, nickel oxide, and the like can be used.
As a material used for the nonmagnetic layer, ruthenium, copper, chromium, gold, silver or the like can be used. Although the film thickness varies depending on the material, it is used in the range of about 0.4 nm to 2.5 nm.
As a material of the ferromagnetic layer constituting the magnetization fixed layer, a Co or Co—Fe ferromagnetic material, an amorphous material added with 15 to 30 atomic% of boron B, or a ferromagnetic material made of an alloy of Co, Fe, and Ni. Materials can be used.

磁化固定層を構成する強磁性層のうち、特に、反強磁性層(例えばPtMn膜)に接する強磁性層には、CoもしくはCo−Fe強磁性材料を用いて、そのFe含有量を0〜20%とするのがよい。Fe含有量が20%を超えて多くなり過ぎると、高温の熱処理によって劣化しやすくなる。   Among the ferromagnetic layers constituting the magnetization fixed layer, in particular, the ferromagnetic layer in contact with the antiferromagnetic layer (for example, PtMn film) is made of Co or Co—Fe ferromagnetic material, and its Fe content is set to 0 to 0. It should be 20%. If the Fe content exceeds 20% and becomes too large, it tends to deteriorate due to high-temperature heat treatment.

磁化固定層を構成する強磁性層のうち、中間層(トンネル絶縁層等)に接する強磁性層は、CoFeBを主成分とすることが望ましい。これは、CoFeBがCoFe等と比較してスピン分極率が大きいことから、記憶素子のスピン注入効率が高くなり、記憶層の磁化の向きを反転させるために必要な電流量を低減することが可能になるためである。   Of the ferromagnetic layers constituting the magnetization fixed layer, the ferromagnetic layer in contact with the intermediate layer (tunnel insulating layer or the like) is preferably composed mainly of CoFeB. This is because CoFeB has a higher spin polarizability than CoFe and the like, so that the spin injection efficiency of the memory element is increased and the amount of current required to reverse the magnetization direction of the memory layer can be reduced. Because it becomes.

積層フェリ構造において、非磁性層(例えばRu膜)の下側に接する強磁性層としては、充分な反強磁性結合が得られるように、CoFeB層よりもCoFe層が望ましい。   In the laminated ferrimagnetic structure, the ferromagnetic layer in contact with the lower side of the nonmagnetic layer (eg, Ru film) is preferably a CoFe layer rather than a CoFeB layer so that sufficient antiferromagnetic coupling can be obtained.

また、特に、記憶層を構成する磁性体を、NiFe合金に、Cu,Pd,Znから選ばれる少なくとも1つ以上の元素を添加した構成とすると、これらの元素の添加により、NiFe合金単体と比較して、さらに飽和磁束密度を下げてかつスピン分極率を向上することができる。
飽和磁束密度を下げることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。
スピン分極率を向上することにより、磁気抵抗変化率(MR比)を大きくして、記憶層に記録された情報を読み出す際の読み出し信号強度を大きくすることができる。
In particular, when the magnetic material constituting the storage layer is configured to add at least one element selected from Cu, Pd, and Zn to a NiFe alloy, the addition of these elements makes a comparison with the NiFe alloy alone. Thus, the saturation magnetic flux density can be further lowered and the spin polarizability can be improved.
By reducing the saturation magnetic flux density, the write threshold current due to spin injection can be reduced, and information can be written (recorded) with a small current.
By improving the spin polarizability, it is possible to increase the magnetoresistance change rate (MR ratio) and increase the read signal intensity when reading information recorded in the storage layer.

ここで、標準的な軟磁性FeNi合金組成(Fe20Ni80)のNiに置換して、Cu,Pd,Cr,Ru,Znの各元素をそれぞれ添加したときのスピン分極率Pを計算によって求めた。このスピン分極率Pの計算値と元素の添加量との関係を図2Aに示す。
図2Aより、Cr及びRuを添加した場合には、少量の添加では分極率の向上が見られるが、添加量を増やすと分極率は低下する。また、Cu,Pd,Znを添加した場合には比較的添加量の多いところで、分極率が大きくなることがわかる。
Here, the spin polarizability P when the respective elements of Cu, Pd, Cr, Ru, and Zn are added in place of Ni of the standard soft magnetic FeNi alloy composition (Fe 20 Ni 80 ) is obtained by calculation. It was. The relationship between the calculated value of the spin polarizability P and the amount of element added is shown in FIG. 2A.
As shown in FIG. 2A, when Cr and Ru are added, the polarizability is improved by adding a small amount, but the polarizability decreases when the added amount is increased. It can also be seen that when Cu, Pd, and Zn are added, the polarizability increases at a relatively large addition amount.

同様に、Fe20Ni80に対する各元素の添加量と平均磁気モーメントとの関係を図2Bに示す。
図2Bより、添加する元素の種類によって、添加による平均磁気モーメントの減少率に差があり、Cr,Znは減少率が大きく、Pdは減少率が小さい。平均磁気モーメントと飽和磁束密度とはほぼ比例するので、平均磁気モーメントが小さい方が記録電流は小さくなる。
Similarly, FIG. 2B shows the relationship between the amount of each element added to Fe 20 Ni 80 and the average magnetic moment.
From FIG. 2B, there is a difference in the decrease rate of the average magnetic moment due to the type of element to be added, Cr and Zn have a large decrease rate, and Pd has a small decrease rate. Since the average magnetic moment and the saturation magnetic flux density are substantially proportional, the smaller the average magnetic moment, the smaller the recording current.

次に、スピン分極率と平均磁気モーメントとをそれぞれ考慮するために、平均磁気モーメント当たりのスピン分極率を計算し、この値の添加量に対する変化を算出して、図3に示す。
図3より、Zn,Cu,Pdを添加した場合に、平均磁気モーメント当たりの分極率が著しく向上しているのがわかる。
Next, in order to consider the spin polarizability and the average magnetic moment, the spin polarizability per average magnetic moment is calculated, and the change of this value with respect to the added amount is calculated and shown in FIG.
FIG. 3 shows that when Zn, Cu, and Pd are added, the polarizability per average magnetic moment is remarkably improved.

また、記憶層と磁化固定層との間の非磁性の中間層として、トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができる。
トンネル絶縁層の材料としては、例えば、酸化アルミニウム(AlOx)や酸化マグネシウム(MgO)等の酸化物を用いることができる。
In addition, by forming a magnetic tunnel junction (MTJ) element using a tunnel insulating layer as a nonmagnetic intermediate layer between the storage layer and the magnetization fixed layer, a giant magnetoresistive effect ( Compared with the case of configuring a (GMR) element, the magnetoresistance change rate (MR ratio) can be increased, and the read signal intensity can be increased.
As a material for the tunnel insulating layer, for example, an oxide such as aluminum oxide (AlOx) or magnesium oxide (MgO) can be used.

特に、このトンネル絶縁層の材料として、酸化マグネシウム(MgO)を用いることにより、酸化アルミニウムを用いた場合よりも、磁気抵抗変化率(MR比)を大きくすることができる。一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、トンネル絶縁層の材料に酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
In particular, by using magnesium oxide (MgO) as the material of the tunnel insulating layer, the magnetoresistance change rate (MR ratio) can be made larger than when aluminum oxide is used. In general, the spin injection efficiency depends on the MR ratio, and the higher the MR ratio, the higher the spin injection efficiency and the lower the magnetization reversal current density.
Therefore, by using magnesium oxide as the material of the tunnel insulating layer, the write threshold current by spin injection can be reduced, and information can be written (recorded) with a small current. In addition, the read signal intensity can be increased.

なお、トンネル絶縁層をMgO膜により形成する場合には、MgO膜が結晶化していて、001方向に結晶配向性を維持していることが望ましい。   In the case where the tunnel insulating layer is formed of an MgO film, it is desirable that the MgO film is crystallized and the crystal orientation is maintained in the 001 direction.

また、記憶素子に充分な書き込み電流を流すためには、トンネル絶縁層(トンネルバリア層)の面積抵抗値を小さくする必要がある。
スピン注入により記憶層の磁化の向きを反転させる記憶素子では、スピン注入による磁化反転を可能とするためには、およそ3〜8×10(A/μm)の電流密度を必要とする。トンネル絶縁層内のピンホール密度等の信頼性にもよるが、スピン注入による磁化反転が可能であり、かつ比較的低抵抗のトンネル絶縁層の絶縁耐電圧は、およそ1V程度である。
ここで、記憶素子の面積を仮に0.06×0.167μm=0.01μmであるとした場合に、3〜8×10(A/μm)の電流密度を得るためには、それぞれ33.3〜12.5(Ωμm)よりも抵抗値が小さい必要がある。
なお、磁化反転に必要な電流密度が小さいほど、記憶素子の抵抗値が大きくてもよくなる。
従って、トンネル絶縁層の面積抵抗値は、スピン注入に必要な電流密度を得る観点から、少なくとも30Ωμm以下であることが好ましく、15Ωμm以下であることがさらに好ましい。
そして、トンネル絶縁層にMgO膜を用いた場合には、面積抵抗値を上述の30Ωμm以下とするために、MgO膜の膜厚を0.8nm以下にすることが望ましい。
In order to pass a sufficient write current to the memory element, it is necessary to reduce the area resistance value of the tunnel insulating layer (tunnel barrier layer).
In a memory element that reverses the magnetization direction of the memory layer by spin injection, a current density of approximately 3 to 8 × 10 6 (A / μm 2 ) is required to enable magnetization reversal by spin injection. Although depending on reliability such as pinhole density in the tunnel insulating layer, magnetization reversal by spin injection is possible, and the dielectric breakdown voltage of the relatively low resistance tunnel insulating layer is about 1V.
Here, in order to obtain a current density of 3 to 8 × 10 6 (A / μm 2 ), assuming that the area of the memory element is 0.06 × 0.167 μm = 0.01 μm 2 , The resistance value needs to be smaller than 33.3 to 12.5 (Ωμm 2 ).
Note that the smaller the current density required for magnetization reversal, the larger the resistance value of the memory element.
Therefore, the area resistance value of the tunnel insulating layer, from the viewpoint of obtaining a current density required for spin injection is preferably at least 30Omegamyuemu 2 or less, and more preferably 15Omegamyuemu 2 or less.
When an MgO film is used for the tunnel insulating layer, it is desirable that the thickness of the MgO film be 0.8 nm or less in order to make the sheet resistance value 30 Ωμm 2 or less.

本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の膜厚を、3nm以上、4nm以下とすることにより、記憶素子を破壊することなく良好に情報の書き込み(記録)を行うことができると共に、大きいMR比を得ることができる。
記憶層が薄くなると、MR比が小さくなるため、読み出し信号強度が小さくなる。
一方、記憶層が厚くなると、磁化の向きを反転させるための書き込み電流を大きくする必要があるため、トンネル絶縁層を破壊するおそれがある。
In the present invention, when a NiFe alloy or a material containing NiFe as a main component is used for the memory layer, the thickness of the memory layer is further set to 3 nm or more and 4 nm or less, so that the memory element is favorably destroyed. Information can be written (recorded), and a large MR ratio can be obtained.
As the memory layer becomes thinner, the MR ratio becomes smaller and the read signal strength becomes smaller.
On the other hand, when the storage layer is thick, it is necessary to increase the write current for reversing the direction of magnetization, which may destroy the tunnel insulating layer.

なお、記憶素子の他の構成の条件によっては、記憶層の膜厚が上述の3nm以上4nm以下の範囲外であっても、良好に情報の書き込み(記録)を行うことや大きいMR比を得ることが可能であるが、記憶層の膜厚を上述の範囲内とすることにより、他の構成の条件によらず、上述の効果を得ることができる。   Note that, depending on other configuration conditions of the memory element, even when the film thickness of the memory layer is out of the above range of 3 nm to 4 nm, information can be written (recorded) satisfactorily and a large MR ratio can be obtained. However, by setting the film thickness of the memory layer within the above-described range, the above-described effects can be obtained regardless of other configuration conditions.

本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の少なくとも一部の領域(記憶層の一部領域又は記憶層全体)のNi含有量を、70原子%以上90原子%以下とすることにより、スピン注入効率を向上することができると共に、大きいMR比を得ることができる。これにより、スピン注入による書き込み閾値電流を低減して、少ない電流で情報の書き込み(記録)を行うことができると共に、読み出し信号強度を大きくすることができる。
Ni含有量が少ないと、MR比が小さくなり、またスピン注入による書き込み閾値電流も大きくなる。
一方、Ni含有量が100原子%付近と多くなると、MR比が大きく劣化する。また、90原子%以下の場合と比較して、スピン注入による書き込み閾値電流も大きくなる。
なお、記憶層の一部領域を上述したNi含有量とする場合には、当該領域が記憶層のどこにあっても効果はあるが、当該領域が中間層(トンネル絶縁層等)と接する側にあるときに最も大きい効果が得られる。
In the present invention, when using a NiFe alloy or a material containing NiFe as a main component for the memory layer, the Ni content in at least a part of the memory layer (a part of the memory layer or the entire memory layer) When the atomic ratio is 70 atomic% or more and 90 atomic% or less, the spin injection efficiency can be improved and a large MR ratio can be obtained. Thereby, the write threshold current by spin injection can be reduced, information can be written (recorded) with a small current, and the read signal intensity can be increased.
When the Ni content is small, the MR ratio is small, and the write threshold current by spin injection is also large.
On the other hand, when the Ni content increases to around 100 atomic%, the MR ratio is greatly degraded. In addition, the write threshold current due to spin injection is larger than in the case of 90 atomic% or less.
Note that when the Ni content in the partial region of the storage layer is effective as described above, the region is effective wherever the storage layer is, but the region is in contact with the intermediate layer (such as a tunnel insulating layer). In some cases, the greatest effect is obtained.

本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の飽和磁化が1T以下である構成とすることにより、書き込み閾値電流が記憶層の飽和磁化の2乗に比例するため、スピン注入による書き込み閾値電流を低減して、少ない電流で情報の書き込み(記録)を行うことができる。
記憶層の飽和磁化が1Tを超えると、スピン注入による書き込み閾値電流も大きくなってしまう。
In the present invention, when a NiFe alloy or a material containing NiFe as a main component is used for the memory layer, the memory layer has a saturation magnetization of 1 T or less, so that the write threshold current is equal to the saturation magnetization of the memory layer. Since it is proportional to the square, writing threshold current by spin injection can be reduced and information can be written (recorded) with a small current.
When the saturation magnetization of the storage layer exceeds 1T, the write threshold current due to spin injection also increases.

NiFeを主成分とする記憶層の膜厚は、好ましくは数nm以下、より好ましくは前述したように3nm以上4nm以下とする。
このような薄い記憶層を形成する工程としては、DCマグネトロンスパッタ法等により直接所望の膜厚の薄膜を成膜する方法が考えられる。
また、例えば、記憶層を構成する磁性体の薄膜を所望の膜厚よりも厚く形成した後に、化学反応・酸化・イオンの打ち込み等により、上部を混合層領域として非磁性に変化させ、記憶層の実効的な厚さを低減することも可能である。この製造方法を用いることにより、直接良好な状態で成膜することが困難である膜厚であっても、良好な状態で作製することが可能になる。
The thickness of the memory layer containing NiFe as a main component is preferably several nm or less, more preferably 3 nm or more and 4 nm or less as described above.
As a process for forming such a thin memory layer, a method of directly forming a thin film having a desired film thickness by a DC magnetron sputtering method or the like can be considered.
Further, for example, after the magnetic thin film constituting the storage layer is formed to be thicker than a desired thickness, the upper portion is changed to a non-magnetic region by a chemical reaction, oxidation, ion implantation, etc. It is also possible to reduce the effective thickness. By using this manufacturing method, it is possible to produce a film in a good state even if it is difficult to form a film directly in a good state.

続いて、本発明の具体的な実施の形態について説明する。   Next, specific embodiments of the present invention will be described.

図1は、本発明の一実施の形態として、記憶素子の概略構成図(断面図)を示す。
この記憶素子10は、下層から、下地層11、反強磁性層12、強磁性層13、非磁性層14、強磁性層15、トンネル絶縁層16、記憶層17、キャップ層(保護層)18が積層されて成る。
記憶層17は、磁性体から成り、情報を磁化状態(記憶層17の磁化M1の向き)で保持することができるように構成される。
強磁性層13・非磁性層14・強磁性層15の3層により、積層フェリ構造の磁化固定層19が構成される。このうち、強磁性層13は反強磁性層12により磁化M13の向きが右向きに固定されている。強磁性層15の磁化M15の向きは、強磁性層13の磁化M13の向きとは反平行の左向きになっている。
また、この強磁性層15は、記憶層17に対する磁化の向きの基準となるものであるため、参照層とも称される。
FIG. 1 is a schematic configuration diagram (cross-sectional view) of a memory element as an embodiment of the present invention.
The storage element 10 includes a base layer 11, an antiferromagnetic layer 12, a ferromagnetic layer 13, a nonmagnetic layer 14, a ferromagnetic layer 15, a tunnel insulating layer 16, a storage layer 17, and a cap layer (protective layer) 18 from the lower layer. Are laminated.
The storage layer 17 is made of a magnetic material, and is configured to hold information in a magnetization state (the direction of the magnetization M1 of the storage layer 17).
The ferromagnetic layer 13, the nonmagnetic layer 14, and the ferromagnetic layer 15 constitute a magnetization fixed layer 19 having a laminated ferri structure. Among them, the ferromagnetic layer 13 is fixed to the right direction of the magnetization M13 by the antiferromagnetic layer 12. The direction of the magnetization M15 of the ferromagnetic layer 15 is leftward, which is antiparallel to the direction of the magnetization M13 of the ferromagnetic layer 13.
The ferromagnetic layer 15 is also referred to as a reference layer because it serves as a reference for the direction of magnetization with respect to the storage layer 17.

磁化固定層19の強磁性層13,15の材料としては、鉄、ニッケル、コバルトの1種もしくは2種以上からなる合金材料、例えばCoFe合金を用いることができる。さらにNb、Zr等の遷移金属元素やB等の軽元素を含有させることもできる。
例えば、CoFe合金にボロンBが20〜30原子%添加されたアモルファス(非晶質)のCoFeBを用いることも可能である。
As a material of the ferromagnetic layers 13 and 15 of the magnetization fixed layer 19, an alloy material composed of one or more of iron, nickel, and cobalt, for example, a CoFe alloy can be used. Furthermore, transition metal elements such as Nb and Zr, and light elements such as B can also be contained.
For example, amorphous (amorphous) CoFeB in which 20 to 30 atomic% of boron B is added to a CoFe alloy can be used.

また、特に、磁化固定層19のトンネル絶縁層16に接する強磁性層(参照層)15に、CoFeBを用いることにより、スピン分極率を大きくして、記憶素子10のスピン注入効率を向上することができる。これにより、記憶層17の磁化M1の向きを反転させるための電流をさらに低減することができる。   In particular, by using CoFeB for the ferromagnetic layer (reference layer) 15 in contact with the tunnel insulating layer 16 of the magnetization fixed layer 19, the spin polarizability can be increased and the spin injection efficiency of the memory element 10 can be improved. Can do. Thereby, the current for reversing the direction of the magnetization M1 of the storage layer 17 can be further reduced.

トンネル絶縁層16の材料としては、Al,Mg,Hf,Si等の酸化物や、その他の酸化物、窒化物等の絶縁材料を用いることができる。
特に、トンネル絶縁層16の材料として酸化マグネシウム(MgO)を用いると、前述したように、大きい磁気抵抗変化率(MR比)が得られる。
また、前述した理由により、このMgOからなるトンネル絶縁層16の膜厚は0.8nm以下とすることが好ましい。
As a material of the tunnel insulating layer 16, an oxide such as Al, Mg, Hf, or Si, or an insulating material such as another oxide or nitride can be used.
In particular, when magnesium oxide (MgO) is used as the material of the tunnel insulating layer 16, a large magnetoresistance change rate (MR ratio) can be obtained as described above.
For the reason described above, the thickness of the tunnel insulating layer 16 made of MgO is preferably 0.8 nm or less.

下地層11及びキャップ層18の間に電流を流すことにより、スピン注入による記憶層17の磁化の向きの反転を行うことができる。
キャップ層18から下地層11に向けて、即ち記憶層17から強磁性層(参照層)15に向けて電流を流すと、強磁性層(参照層)15から記憶層17に偏極電子が注入され、記憶層17の磁化の向きが参照層15の磁化の向きと平行になる。
下地層11からキャップ層18に向けて、即ち参照層15から記憶層17に向けて電流を流すと、記憶層17から参照層15に偏極電子が注入され、記憶層17の磁化の向きが参照層15の磁化の向きと反平行になる。
このようにして、電流を流す向きによって、記録する情報を選択することができる。
By flowing a current between the base layer 11 and the cap layer 18, the magnetization direction of the memory layer 17 can be reversed by spin injection.
When a current is passed from the cap layer 18 toward the base layer 11, that is, from the storage layer 17 toward the ferromagnetic layer (reference layer) 15, polarized electrons are injected from the ferromagnetic layer (reference layer) 15 into the storage layer 17. Thus, the magnetization direction of the storage layer 17 is parallel to the magnetization direction of the reference layer 15.
When a current is passed from the underlayer 11 to the cap layer 18, that is, from the reference layer 15 to the storage layer 17, polarized electrons are injected from the storage layer 17 to the reference layer 15, and the magnetization direction of the storage layer 17 changes. The direction of magnetization of the reference layer 15 is antiparallel.
In this way, information to be recorded can be selected depending on the direction in which the current flows.

そして、強磁性層(参照層)15の磁化の向きと記憶層17の磁化の向きが、平行の状態ではトンネル絶縁層16を通る電流の抵抗が小さくなり、反平行の状態ではトンネル絶縁層16を通る電流の抵抗が大きくなる。このことを利用して、抵抗値から記憶層17に記録された情報の内容を読み出すことができる。
なお、読み出し時に流す電流は、スピン注入による記憶層17の磁化反転が生じないように、反転電流よりも小さくする。
When the magnetization direction of the ferromagnetic layer (reference layer) 15 and the magnetization direction of the storage layer 17 are parallel, the resistance of the current passing through the tunnel insulating layer 16 is small, and when the magnetization direction is antiparallel, the tunnel insulating layer 16 The resistance of the current passing through is increased. Utilizing this fact, the content of information recorded in the storage layer 17 can be read from the resistance value.
Note that the current that flows during reading is made smaller than the reversal current so that the magnetization reversal of the memory layer 17 due to spin injection does not occur.

本実施の形態では、特に、記憶層17がNiFeを主成分として成る構成、もしくは、記憶層17を構成する磁性体のダンピング定数αがα<0.015(前述の式2)を満たす構成とする。
これにより、前述したように、記憶層のダンピング定数を小さくすることができるため、ダンピング定数に比例する、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。
In the present embodiment, in particular, the configuration in which the storage layer 17 is mainly composed of NiFe, or the configuration in which the damping constant α of the magnetic material forming the storage layer 17 satisfies α <0.015 (the above-described formula 2). To do.
As a result, the damping constant of the storage layer can be reduced as described above, and therefore the current threshold value for changing the magnetization direction of the storage layer, which is proportional to the damping constant, can be reduced.

また、記憶層17がNiFeを主成分とする構成とした場合には、前述したように、初透磁率を10000以上にする、記憶層17をNiFeにCu,Pd,Znから選ばれた少なくとも一つの元素が添加された構成とする、記憶層17の膜厚を3nm以上4nm以下にする、記憶層17の少なくとも一部の領域のNi含有量を70原子%以上90原子%以下にする、記憶層17の飽和磁化を1T以下とする、等の構成を加えることにより、さらに記憶素子10の特性を向上することができる。   Further, when the storage layer 17 is configured to have NiFe as a main component, as described above, the initial permeability is set to 10,000 or more. The storage layer 17 is made of at least one selected from Cu, Pd, and Zn as NiFe. The film thickness of the memory layer 17 is 3 nm or more and 4 nm or less, and the Ni content in at least a part of the memory layer 17 is 70 atom% or more and 90 atom% or less. By adding a configuration such that the saturation magnetization of the layer 17 is 1T or less, the characteristics of the memory element 10 can be further improved.

本実施の形態の記憶素子10は、下地層11からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子10のパターンを形成することにより、製造することができる。   The memory element 10 of the present embodiment is manufactured by continuously forming the base layer 11 to the cap layer 18 in a vacuum apparatus and then forming a pattern of the memory element 10 by processing such as etching. Can do.

また、本実施の形態の記憶素子10を用いて、図10に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子10を2種類のアドレス配線の交点付近に配置してメモリを構成し、2種類のアドレス配線を通じて記憶素子10に上下方向(積層方向)の電流を流して、スピン注入により記憶層17の磁化の向きを反転させて、記憶素子10に情報の記録を行うことができる。
Further, a memory having the same structure as the memory illustrated in FIG. 10 can be formed using the memory element 10 of this embodiment.
That is, the memory element 10 is arranged near the intersection of two types of address lines to constitute a memory, and a current in the vertical direction (stacking direction) is passed through the memory element 10 through the two types of address lines, and the memory layer is formed by spin injection. Information can be recorded in the storage element 10 by reversing the direction of magnetization of 17.

上述の本実施の形態の記憶素子10の構成によれば、記憶層17がNiFeを主成分として成る構成、もしくは、記憶層17を構成する磁性体のダンピング定数αがα<0.015(前述の式2)を満たす構成としたことにより、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。これにより、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができる。   According to the configuration of the storage element 10 of the present embodiment described above, the storage layer 17 is mainly composed of NiFe, or the damping constant α of the magnetic material forming the storage layer 17 is α <0.015 (described above). With the configuration satisfying the expression 2), the current threshold value for changing the magnetization direction of the storage layer can be reduced. As a result, the amount of current required to record information by reversing the magnetization direction of the storage layer by spin injection can be reduced.

従って、情報の書き込み(記録)に必要な電流量を低減することができ、記憶素子10を多数有するメモリにおいて、メモリ全体の消費電力を低減することができ、従来にない低消費電力のメモリを実現することが可能になる。   Accordingly, the amount of current required for writing (recording) information can be reduced, and in a memory having a large number of memory elements 10, the power consumption of the entire memory can be reduced, and a memory with low power consumption that has not been conventionally obtained can be achieved. Can be realized.

上述の実施の形態では、記憶層17の上に直接キャップ層18を形成しているが、記憶層とキャップ層との間に、酸化物や窒化物から成る挿入層を設けてもよい。
このような挿入層を設けることにより、製造時に高温(例えば400℃)の熱履歴を受けた場合や、高温の熱処理工程を行った場合でも、キャップ層18と記憶層17との間の元素の拡散を挿入層により抑制することができる。
In the above-described embodiment, the cap layer 18 is formed directly on the storage layer 17, but an insertion layer made of an oxide or nitride may be provided between the storage layer and the cap layer.
By providing such an insertion layer, even when a high temperature (eg, 400 ° C.) thermal history is received during manufacturing or when a high temperature heat treatment step is performed, the element between the cap layer 18 and the memory layer 17 is not affected. Diffusion can be suppressed by the insertion layer.

この挿入層の材料としては、例えば、Al,Mgの、酸化物もしくは窒化物が挙げられる。
そして、このような材料を用いた挿入層は、例えば、酸化物のターゲットを用いたRFマグネトロンスパッタリングや、酸素ガスを成膜中に導入することによるリアクティブスパッタリング、金属膜を成膜した後に酸素ガスにさらすことによる自然酸化、金属膜を酸素プラズマによって酸化する等、公知の方法により形成することができる。
Examples of the material of the insertion layer include Al and Mg oxides or nitrides.
The insertion layer using such a material can be formed by, for example, RF magnetron sputtering using an oxide target, reactive sputtering by introducing oxygen gas during film formation, oxygen film formation after forming a metal film. It can be formed by a known method such as natural oxidation by exposure to a gas or oxidation of a metal film by oxygen plasma.

また、記憶素子に充分な書き込み電流を流すために、挿入層の面積抵抗値は、トンネル絶縁層の面積抵抗値よりも小さいことが望ましい。
例えば、トンネル絶縁層と挿入層を共にMgO膜により形成した場合には、前述したようにトンネル絶縁層の膜厚を0.8nm以下とすることが好ましいので、挿入層の膜厚も0.8nm以下にする。即ち、トンネル絶縁層と挿入層を共に同じ材料で形成する場合には、挿入層の膜厚をトンネル絶縁層の膜厚と同じとするか、或いはトンネル絶縁層よりも薄くする。
この挿入層を設けた場合の実施の形態を次に示す。
In order to allow a sufficient write current to flow through the memory element, it is desirable that the area resistance value of the insertion layer is smaller than the area resistance value of the tunnel insulating layer.
For example, when the tunnel insulating layer and the insertion layer are both formed of an MgO film, the thickness of the tunnel insulating layer is preferably 0.8 nm or less as described above, so the thickness of the insertion layer is also 0.8 nm. Below. That is, when both the tunnel insulating layer and the insertion layer are formed of the same material, the thickness of the insertion layer is set to be the same as the thickness of the tunnel insulating layer or thinner than the tunnel insulating layer.
An embodiment in which this insertion layer is provided will be described below.

本発明の他の実施の形態として、記憶素子の概略構成図を図4に示す。
本実施の形態の記憶素子20は、特に、記憶層17と上層のキャップ層(保護層)18との間に、挿入層21が設けられている。
その他の構成は、先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
FIG. 4 shows a schematic configuration diagram of a memory element as another embodiment of the present invention.
In the memory element 20 of the present embodiment, in particular, an insertion layer 21 is provided between the memory layer 17 and the upper cap layer (protective layer) 18.
Since other configurations are the same as those of the memory element 10 of the previous embodiment, the same reference numerals are given and redundant description is omitted.

挿入層21の具体的な材料としては、前述した材料、例えば、酸化アルミニウム、酸化マグネシウム等の酸化物、窒化アルミニウム、窒化マグネシウム等の窒化物が挙げられる。   Specific materials for the insertion layer 21 include the materials described above, for example, oxides such as aluminum oxide and magnesium oxide, and nitrides such as aluminum nitride and magnesium nitride.

上述の本実施の形態の記憶素子20の構成によれば、前述の実施の形態の記憶素子10と同様に、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができ、記憶素子20を多数有するメモリにおいてメモリ全体の消費電力を低減することができ、従来にない低消費電力のメモリを実現することが可能になるという効果が得られる。   According to the configuration of the memory element 20 of the present embodiment described above, similar to the memory element 10 of the aforementioned embodiment, it is necessary to record information by reversing the magnetization direction of the memory layer by spin injection. The amount of current can be reduced, the power consumption of the entire memory in a memory having a large number of storage elements 20 can be reduced, and an effect of realizing a memory with low power consumption that has never been obtained can be obtained. .

また、本実施の形態の記憶素子20の構成によれば、記憶層17とキャップ層18との間に挿入層21を設けていることにより、記憶素子20の製造時に、高温の熱履歴を受ける場合や高温の熱処理工程を行う場合であっても、記憶層17とキャップ層18との間の元素の拡散を挿入層21により抑制することができる。
これにより、記憶層17を薄くした場合でも磁気特性を維持することができるため、充分な磁気抵抗変化率(MR比)を維持することができると共に、記憶層17を薄くすることによって、情報の記録に必要な電流を低減することが可能になる。
Further, according to the configuration of the memory element 20 of the present embodiment, the insertion layer 21 is provided between the memory layer 17 and the cap layer 18, so that a high-temperature thermal history is received when the memory element 20 is manufactured. In some cases, even when a high-temperature heat treatment step is performed, the diffusion of elements between the memory layer 17 and the cap layer 18 can be suppressed by the insertion layer 21.
As a result, even when the memory layer 17 is thinned, the magnetic characteristics can be maintained, so that a sufficient magnetoresistance change rate (MR ratio) can be maintained. It becomes possible to reduce the current required for recording.

そして、記憶素子20に熱が加わったときの元素の拡散による特性の劣化を抑制することができるため、メモリにおいて、情報の記録や読み出しを安定して行うことができる。
従って、耐熱性を有し、信頼性の高いメモリを実現することができる。
特に、記憶素子10の例えばトンネル絶縁層16にMgO等の比較的高い熱処理温度を要求される層を用いた場合において、熱処理によって抵抗変化率をさらに上昇させて、なおかつ磁気特性の劣化を抑制することができる。
Since deterioration of characteristics due to diffusion of elements when heat is applied to the memory element 20 can be suppressed, information can be recorded and read stably in the memory.
Therefore, a memory having heat resistance and high reliability can be realized.
In particular, when a layer requiring a relatively high heat treatment temperature, such as MgO, is used for the tunnel insulating layer 16 of the memory element 10, the resistance change rate is further increased by the heat treatment and the deterioration of the magnetic characteristics is suppressed. be able to.

(実施例)
ここで、本発明の記憶素子の構成において、具体的に記憶層の寸法や組成等を設定して、特性がどのようになるか検討を行った。
(Example)
Here, in the configuration of the memory element of the present invention, the dimensions and composition of the memory layer were specifically set to examine the characteristics.

<実験1>
まず、記憶層を構成する磁性体のダンピング定数αの大きさによる、特性の差異を調べた。
なお、実際には、メモリには、図10に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
<Experiment 1>
First, the difference in characteristics depending on the magnitude of the damping constant α of the magnetic material constituting the storage layer was examined.
Actually, as shown in FIG. 10, the memory includes a semiconductor circuit for switching in addition to the memory element. Here, for the purpose of examining the magnetoresistive characteristics of the memory layer, the memory element The wafer was examined using only the wafer.

(サンプル1;比較例)
まず、厚さ0.575mmのシリコン基板上に厚さ2μmの熱酸化膜を形成し、図1に示した記憶素子10と同様の記憶素子を形成した。
具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚20nmのPtMn膜、磁化固定層19を構成する強磁性層13,15を膜厚2nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、トンネル絶縁層16を膜厚0.5nmのAl膜を酸化した酸化アルミニウム膜、記憶層17を膜厚3nmのCo72Fe20膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成1)として、記憶素子10を作製した。
膜構成1:
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFe(2nm)/Al(0.5nm)-Ox/Co72Fe8B20(3nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないPtMnの組成はPt50Mn50(原子%)とした。
酸化アルミニウム膜から成るトンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム(Al−O)膜から成るトンネル絶縁層16は、まず金属Al膜をDCスパッタ法により0.5nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、自然酸化法により金属Al層を酸化させた。酸化時間は10分とした。
さらに、記憶素子10の各層を成膜した後に、磁場中熱処理炉で、10kOe・270℃・4時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理を行った。
(Sample 1; comparative example)
First, a thermal oxide film having a thickness of 2 μm was formed on a silicon substrate having a thickness of 0.575 mm, and a memory element similar to the memory element 10 shown in FIG. 1 was formed.
Specifically, in the memory element 10 having the configuration shown in FIG. 1, the underlayer 11 is a Ta film having a thickness of 3 nm, the antiferromagnetic layer 12 is a PtMn film having a thickness of 20 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19. The layers 13 and 15 are a CoFe film having a thickness of 2 nm, the nonmagnetic layer 14 constituting the magnetization fixed layer 19 having a laminated ferri structure is a Ru film having a thickness of 0.8 nm, and the tunnel insulating layer 16 is an Al film having a thickness of 0.5 nm. An oxide film obtained by oxidizing aluminum, a storage layer 17 of 3 nm-thickness Co 72 Fe 8 B 20 film, and a cap layer 18 of 5 nm-thickness Ta film are selected, and between the underlayer 11 and the antiferromagnetic layer 12 A Cu film (not shown) having a thickness of 100 nm (to be a word line described later) was provided to form each layer.
That is, the memory element 10 was fabricated with the material and film thickness of each layer as the following configuration (film configuration 1).
Membrane configuration 1:
Ta (3nm) / Cu (100nm) / PtMn (20nm) / CoFe (2nm) / Ru (0.8nm) / CoFe (2nm) / Al (0.5nm) -Ox / Co72Fe8B20 (3nm) / Ta (5nm)
In the above film configuration, the PtMn composition whose alloy composition is not shown is Pt50Mn50 (atomic%).
Each layer other than the tunnel insulating layer 16 made of an aluminum oxide film was formed using a DC magnetron sputtering method.
The tunnel insulating layer 16 made of an aluminum oxide (Al—O x ) film is formed by first depositing a metal Al film to a thickness of 0.5 nm by a DC sputtering method, and then setting the oxygen / argon flow ratio to 1: 1. The metal Al layer was oxidized by this. The oxidation time was 10 minutes.
Further, after each layer of the memory element 10 was formed, heat treatment was performed at 10 kOe · 270 ° C. for 4 hours in a heat treatment furnace in a magnetic field, and ordered heat treatment was performed on the PtMn film of the antiferromagnetic layer 12.

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。   Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

その後、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子10を形成した。記憶素子10部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子10のパターンを、短軸90nm×長軸130nmの楕円形状として、また記憶素子10の面積・抵抗積(RA)を10Ωμm2とした。
After that, a mask of the pattern of the memory element 10 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 10. Except for the memory element 10 portion, etching was performed up to the Cu layer of the word line.
In addition, in order to generate the spin torque necessary for the magnetization reversal, it is necessary to flow a sufficient current through the storage element for the characteristic evaluation storage element, and thus it is necessary to suppress the resistance value of the tunnel insulating layer. Therefore, the pattern of the memory element 10 is an ellipse having a short axis of 90 nm × long axis of 130 nm, and the area / resistance product (RA) of the memory element 10 is 10 Ωμm 2 .

次に、記憶素子10部分以外を、厚さ100nm程度のAlのスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して記憶素子の試料を作製して、サンプル1の記憶素子の試料とした。
Next, the part other than the memory element 10 was insulated by sputtering of Al 2 O 3 having a thickness of about 100 nm.
Thereafter, a bit line serving as an upper electrode and a measurement pad were formed by using photolithography to prepare a sample of the memory element, and a sample of the memory element of Sample 1 was obtained.

(サンプル2;実施例)
記憶層17を膜厚3nmのNi80Fe20膜により形成し、その他の構成は膜構成1と同様にして、記憶素子10を作製した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成2)として、記憶素子10を作製した。
膜構成2:
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFe(4nm)/Al(0.5nm)-Ox/Ni80Fe20(3nm)/Ta(5nm)
これを、サンプル2の記憶素子の試料とした。
(Sample 2; Examples)
The memory layer 17 was formed of a Ni 80 Fe 20 film having a thickness of 3 nm, and the other configuration was the same as the film configuration 1 to fabricate the memory element 10.
That is, the memory element 10 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 2).
Membrane configuration 2:
Ta (3nm) / Cu (100nm) / PtMn (20nm) / CoFe (2nm) / Ru (0.8nm) / CoFe (4nm) / Al (0.5nm) -Ox / Ni80Fe20 (3nm) / Ta (5nm)
This was used as a sample of the memory element of Sample 2.

サンプル1及びサンプル2の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。
なお、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。
The characteristics of the memory elements of Sample 1 and Sample 2 were evaluated as follows.
Prior to the measurement, the storage element was configured to be able to apply a magnetic field from the outside in order to control the values of the reversal current in the positive and negative directions to be symmetrical.

(反転電流値の測定)
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温25℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が10mVとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。なお、この抵抗−電流曲線を得る測定は、両極性(プラス方向及びマイナス方向)の電流について行った。
この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。さらに、両極性の反転電流値の絶対値の平均値を計算し、これを各サンプルの反転電流値とした。
また、反転電流値と記憶素子の断面積とから、反転電流密度を計算で求めた。
各サンプルについて、反転電流密度と、反転電流値と、記憶層を構成する磁性体のダンピング定数αの値とをまとめて、表1に示す。
(Reverse current value measurement)
A current was passed through the memory element, and then the resistance value of the memory element was measured. When measuring the resistance value of the memory element, the temperature was set to room temperature 25 ° C. and the bias voltage applied to the word line terminal and the bit line terminal was adjusted to 10 mV. Further, the resistance value of the memory element was measured by changing the amount of current flowing through the memory element, and a resistance-current curve was obtained from the measurement result. In addition, the measurement which obtains this resistance-current curve was performed about the electric current of both polarities (plus direction and minus direction).
From this resistance-current curve, a current value at which the resistance value changes was obtained, and this was set as an inversion current value for reversing the direction of magnetization. The inversion current value was obtained for the bipolar current. Furthermore, the average value of the absolute values of the inverting current values of both polarities was calculated and used as the inverting current value of each sample.
Further, the reversal current density was obtained by calculation from the reversal current value and the cross-sectional area of the memory element.
Table 1 shows the reversal current density, the reversal current value, and the value of the damping constant α of the magnetic material constituting the storage layer for each sample.

Figure 2012074716
Figure 2012074716

表1より、記憶層にダンピング定数αの大きいCoFeBを用いたサンプル1は、反転電流値が大きくなっているのに対して、記憶層にダンピング定数αの小さいNiFeを用いたサンプル2は、反転電流値が小さくなっている。
ここで、選択トランジスタの許容電流上限を400μAとすると、サンプル1の記憶素子では反転電流値がこの許容電流上限を超えており、スピン注入による情報の記録ができないことになる。
一方、サンプル2の記憶素子では、選択トランジスタの許容電流上限よりも小さい電流値で記憶層の磁化を反転させることができるため、スピン注入による情報の記録を行うことができる。
From Table 1, sample 1 using CoFeB having a large damping constant α for the memory layer has a large reversal current value, whereas sample 2 using NiFe having a small damping constant α for the memory layer is inverted. The current value is small.
Here, if the allowable current upper limit of the selection transistor is 400 μA, the inversion current value exceeds the allowable current upper limit in the memory element of Sample 1, and information cannot be recorded by spin injection.
On the other hand, in the memory element of Sample 2, since the magnetization of the memory layer can be reversed with a current value smaller than the allowable current upper limit of the selection transistor, information can be recorded by spin injection.

従って、実施例のサンプル2のように、本発明の記憶素子の構成とすることにより、少ない電流量で記憶層に情報の書き込みを行うことが可能であり、これまでにない低消費電力型のメモリを実現することが可能になる。   Therefore, like the sample 2 of the embodiment, by using the structure of the memory element of the present invention, it is possible to write information to the memory layer with a small amount of current, and an unprecedented low power consumption type. A memory can be realized.

<実験2>
(膜構成3:サンプル3〜サンプル7)
次に、記憶層の飽和磁化の大きさと、特性との関係を調べた。
まず、シリコン基板上に、図1に示した記憶素子10と同様の記憶素子を形成した。
具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚1.8nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層(参照層)15を膜厚2nmのCoFeB膜、膜厚0.7nmのトンネル絶縁層16、膜厚3nmの記憶層17、キャップ層18を膜厚6nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜(後述するワード線となるもの)と膜厚3nmのTa膜との積層膜を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成3)として、記憶素子10を作製した。
膜構成3:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/CoFe(1.8nm)/Ru(0.8nm)/CoFeB(2nm)/トンネル絶縁層(0.7nm)/記憶層(3nm)/Ta(6nm)
トンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
トンネル絶縁層16として、酸化アルミニウム(Al−O)膜を形成する場合には、まず金属Al膜をDCスパッタ法により0.7nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、自然酸化法により金属Al層を酸化させた。
また、トンネル絶縁層16として、酸化マグネシウム(MgO)膜を形成する場合には、MgOをターゲットとして用いたRFスパッタ法により、膜厚0.7nmの酸化マグネシウム膜をそのまま成膜した。
さらに、記憶素子10の各層を成膜した後に、磁場中熱処理炉で、10kOe・270℃・4時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理を行った。
<Experiment 2>
(Membrane structure 3: Sample 3 to Sample 7)
Next, the relationship between the magnitude of the saturation magnetization of the storage layer and the characteristics was examined.
First, a memory element similar to the memory element 10 shown in FIG. 1 was formed on a silicon substrate.
Specifically, in the memory element 10 having the configuration shown in FIG. 1, the underlayer 11 is a Ta film having a thickness of 3 nm, the antiferromagnetic layer 12 is a PtMn film having a thickness of 30 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19. The layer 13 is a CoFe film having a thickness of 1.8 nm, the nonmagnetic layer 14 constituting the magnetic pinned layer 19 having a laminated ferri structure is the Ru film having a thickness of 0.8 nm, and the ferromagnetic layer constituting the magnetic pinned layer 19 (reference layer) ) 15 is selected as a CoFeB film having a thickness of 2 nm, a tunnel insulating layer 16 having a thickness of 0.7 nm, a memory layer 17 having a thickness of 3 nm, and a cap layer 18 as a Ta film having a thickness of 6 nm. A laminated film of an Al film (not shown) having a film thickness of 60 nm (to be a word line described later) and a Ta film having a film thickness of 3 nm was provided between the magnetic layer 12 and each layer was formed.
That is, the memory element 10 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 3).
Membrane configuration 3:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / CoFe (1.8nm) / Ru (0.8nm) / CoFeB (2nm) / Tunnel insulating layer (0.7nm) / Memory layer (3nm) / Ta (6nm)
Each layer other than the tunnel insulating layer 16 was formed using a DC magnetron sputtering method.
When an aluminum oxide (Al—O x ) film is formed as the tunnel insulating layer 16, a metal Al film is first deposited by 0.7 nm by DC sputtering, and then the oxygen / argon flow ratio is 1: 1. The metal Al layer was oxidized by a natural oxidation method.
When a magnesium oxide (MgO) film was formed as the tunnel insulating layer 16, a 0.7 nm-thick magnesium oxide film was formed as it was by RF sputtering using MgO as a target.
Further, after each layer of the memory element 10 was formed, heat treatment was performed at 10 kOe · 270 ° C. for 4 hours in a heat treatment furnace in a magnetic field, and ordered heat treatment was performed on the PtMn film of the antiferromagnetic layer 12.

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。   Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

その後、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子10を形成した。記憶素子10部分以外は、ワード線のAl層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子10のパターンを、短軸80nm×長軸150nmの楕円形状とした。
After that, a mask of the pattern of the memory element 10 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 10. Etching was performed up to the Al layer of the word line except for the memory element 10 portion.
In addition, in order to generate the spin torque necessary for the magnetization reversal, it is necessary to flow a sufficient current through the storage element for the characteristic evaluation storage element, and thus it is necessary to suppress the resistance value of the tunnel insulating layer. Therefore, the pattern of the memory element 10 is an elliptical shape having a minor axis of 80 nm and a major axis of 150 nm.

次に、記憶素子10部分以外を、厚さ100nm程度のAlのスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して記憶素子の試料を作製した。
Next, the part other than the memory element 10 was insulated by sputtering of Al 2 O 3 having a thickness of about 100 nm.
After that, a bit line serving as an upper electrode and a measurement pad were formed using photolithography to prepare a sample of the memory element.

上述の製造方法により、上記膜構成3において、それぞれトンネル絶縁層16の材料と、記憶層17の材料とを変えた、サンプル3〜サンプル7の記憶素子の各試料を作製した。
サンプル3(実施例)は、トンネル絶縁層16に酸化マグネシウム(MgO)を用い、記憶層17にNiFeを用いた。この記憶層17のNiFeの飽和磁化は0.88Tであった。
サンプル4(実施例)は、トンネル絶縁層16に酸化マグネシウム(MgO)を用い、記憶層17にNiFeMoを用いた。この記憶層17のNiFeMoの飽和磁化は0.85Tであった。
サンプル5(実施例)は、トンネル絶縁層16に酸化アルミニウム(AlO)を用い、記憶層17にNiFeを用いた。この記憶層17のNiFeの飽和磁化は0.88Tであった。
サンプル6(比較例)は、トンネル絶縁層16に酸化マグネシウム(MgO)を用い、記憶層17にCoFeBを用いた。この記憶層17のCoFeBの飽和磁化は1.45Tであった。
サンプル7(比較例)は、トンネル絶縁層16に酸化アルミニウム(AlO)を用い、記憶層17にはサンプル6とは組成の異なるCoFeBを用いた。この記憶層17のCoFeBの飽和磁化は0.88Tであった。
Samples of the memory elements of Sample 3 to Sample 7 in which the material of the tunnel insulating layer 16 and the material of the memory layer 17 were respectively changed in the film configuration 3 by the manufacturing method described above were produced.
Sample 3 (Example) used magnesium oxide (MgO) for the tunnel insulating layer 16 and NiFe for the memory layer 17. The saturation magnetization of NiFe in the memory layer 17 was 0.88T.
In Sample 4 (Example), magnesium oxide (MgO) was used for the tunnel insulating layer 16 and NiFeMo was used for the memory layer 17. The saturation magnetization of NiFeMo in the memory layer 17 was 0.85T.
In Sample 5 (Example), aluminum oxide (AlO) was used for the tunnel insulating layer 16 and NiFe was used for the memory layer 17. The saturation magnetization of NiFe in the memory layer 17 was 0.88T.
In sample 6 (comparative example), magnesium oxide (MgO) was used for the tunnel insulating layer 16, and CoFeB was used for the memory layer 17. The saturation magnetization of CoFeB in the storage layer 17 was 1.45T.
In sample 7 (comparative example), aluminum oxide (AlO) was used for the tunnel insulating layer 16, and CoFeB having a composition different from that of the sample 6 was used for the memory layer 17. The saturation magnetization of CoFeB in the storage layer 17 was 0.88T.

これらサンプル3〜サンプル7の各サンプルの記憶素子に対して、それぞれ実験1と同様にして、反転電流値の測定を行った。
各サンプルについて、中間層(トンネル絶縁層16)の材料、記憶層17の材料と飽和磁化の大きさ、反転電流値とを、まとめて表2に示す。
The reversal current value was measured in the same manner as in Experiment 1 for the memory elements of Samples 3 to 7.
Table 2 summarizes the material of the intermediate layer (tunnel insulating layer 16), the material of the storage layer 17, the magnitude of the saturation magnetization, and the reversal current value for each sample.

Figure 2012074716
Figure 2012074716

表2より、記憶層に、飽和磁化が1T以下である、NiFe又はNiFeMoを用いることにより、飽和磁化が1.45Tと大きいCoFeBと比較して、反転電流値を大幅に低減できることがわかる。
さらに、CoFeBでは、組成を変えて飽和磁化を1T以下としても、反転電流値を低減することができず、NiFe又はNiFeMoの場合のみに反転電流値を大幅に低減できることがわかる。
また、サンプル3及びサンプル4と、サンプル5との対比により、トンネル絶縁層16としてMgOを使用した場合に、より反転電流値の低減効果が大きくなることがわかる。
From Table 2, it can be seen that the use of NiFe or NiFeMo having a saturation magnetization of 1T or less for the storage layer can significantly reduce the reversal current value compared to CoFeB having a large saturation magnetization of 1.45T.
Furthermore, it can be seen that CoFeB cannot reduce the reversal current value even when the composition is changed and the saturation magnetization is 1 T or less, and the reversal current value can be greatly reduced only in the case of NiFe or NiFeMo.
Further, it can be seen from the comparison between Sample 3 and Sample 4 and Sample 5 that the effect of reducing the reversal current value is greater when MgO is used as the tunnel insulating layer 16.

以上の結果から、記憶層に、飽和磁化(Ms)が1T以下である、NiFeもしくはNiFeにMo等の添加元素を加えた材料を使用することにより、記録電流を下げることができる。
また、特に、トンネル絶縁層として、酸化マグネシウム(MgO)を用いることにより、さらに記録電流を下げることができる。
From the above results, the recording current can be lowered by using NiFe or a material in which an additive element such as Mo is added to NiFe having a saturation magnetization (Ms) of 1 T or less for the storage layer.
In particular, the recording current can be further reduced by using magnesium oxide (MgO) as the tunnel insulating layer.

<実験3>
(膜構成4;サンプル8〜サンプル10)
次に、記憶層にNiFeを用いた場合に、記憶層の膜厚による特性の変化を調べた。
まず、厚さ0.6mmのシリコン基板上に厚さ2μmの熱酸化膜を形成し、図1に示した記憶素子10を形成した。
具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚1.8nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層(参照層)15を膜厚2nmのCoFe膜、トンネル絶縁層16を膜厚0.7nmの酸化マグネシウム膜、記憶層17を膜厚t(nm)のNiFe膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜(後述するワード線となるもの)と膜厚3nmのTa膜との積層膜を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成4)として、記憶素子10を作製した。
膜構成4:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/CoFe(1.8nm)/Ru(0.8nm)/CoFe(2nm)/MgO(0.7nm)/NiFe(tnm)/Ta(5nm)
酸化マグネシウム(MgO)膜から成るトンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成るトンネル絶縁層16は、MgOをターゲットして用いたRTスパッタ法により、そのまま0.7nm成膜した。
<Experiment 3>
(Membrane structure 4; Sample 8 to Sample 10)
Next, when NiFe was used for the memory layer, changes in characteristics due to the film thickness of the memory layer were examined.
First, a 2 μm thick thermal oxide film was formed on a 0.6 mm thick silicon substrate to form the memory element 10 shown in FIG.
Specifically, in the memory element 10 having the configuration shown in FIG. 1, the underlayer 11 is a Ta film having a thickness of 3 nm, the antiferromagnetic layer 12 is a PtMn film having a thickness of 30 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19. The layer 13 is a CoFe film having a thickness of 1.8 nm, the nonmagnetic layer 14 constituting the magnetization fixed layer 19 having a laminated ferri structure is the Ru film having a thickness of 0.8 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19 (reference layer) ) 15 is a CoFe film having a thickness of 2 nm, the tunnel insulating layer 16 is a magnesium oxide film having a thickness of 0.7 nm, the memory layer 17 is a NiFe film having a thickness of t (nm), and the cap layer 18 is a Ta film having a thickness of 5 nm. A layered film of an Al film (not shown) having a thickness of 60 nm (to be a word line described later) and a Ta film having a thickness of 3 nm is provided between the base layer 11 and the antiferromagnetic layer 12. Formed.
That is, the memory element 10 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 4).
Membrane configuration 4:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / CoFe (1.8nm) / Ru (0.8nm) / CoFe (2nm) / MgO (0.7nm) / NiFe (tnm) / Ta ( 5nm)
Each layer other than the tunnel insulating layer 16 made of a magnesium oxide (MgO) film was formed using a DC magnetron sputtering method.
The tunnel insulating layer 16 made of a magnesium oxide (MgO) film was directly formed to 0.7 nm by RT sputtering using MgO as a target.

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。   Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

その後、基板全面に絶縁膜を形成した後、リフトオフ法によりワード線表面を露出させた。
続いて、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対してArプラズマにより選択エッチングを行い、記憶素子10を形成した。このとき、記憶素子10部分以外のワード線は、PtMnを15nm残す深さまでエッチングした。
なお、記憶素子10のパターンを、短軸68nm×長軸195nmの楕円形状とした。
Thereafter, an insulating film was formed on the entire surface of the substrate, and then the word line surface was exposed by a lift-off method.
Subsequently, a mask of the pattern of the memory element 10 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film by Ar plasma to form the memory element 10. At this time, the word lines other than the memory element 10 portion were etched to a depth that left PtMn at 15 nm.
Note that the pattern of the memory element 10 was an elliptical shape having a minor axis of 68 nm and a major axis of 195 nm.

その後、基板全面に絶縁膜を形成した後、リフトオフ法により記憶素子10の表面を露出させた。
次に、プローブ針などからワード線との電気的接続を得るために、ワード線の端子パッド以外をフォトリソグラフィによってマスクした後、端子パッドをArプラズマにより選択的にエッチングし、端子パッド下のワード線を露出させた。その後端子パッドを覆っていたレジストマスクを剥離した。
続いて、基板全面に、膜厚20nmのCr膜・膜厚100nmのCu膜・膜厚100nmのAu膜の積層膜から成る金属膜を形成し、この金属膜上にビット線及びビット線の端子パッドのパターンをフォトリソグラフィによってマスクした後に、Arプラズマにより選択的にエッチングし、ビット線及び端子パッドを形成した。その後、ビット線及び端子パッドを覆っていたレジストマスクを剥離した。
最後に、磁場中熱処理炉にて、10kOeの磁界中、265℃で、4時間の熱処理を行い、反強磁性層であるPtMn層の規則化熱処理を行った。
このようにして、記憶素子の試料を作製した。
Thereafter, an insulating film was formed on the entire surface of the substrate, and then the surface of the memory element 10 was exposed by a lift-off method.
Next, in order to obtain an electrical connection with the word line from a probe needle or the like, after masking other than the word line terminal pad by photolithography, the terminal pad is selectively etched by Ar plasma, and the word under the terminal pad is etched. The line was exposed. Thereafter, the resist mask covering the terminal pad was peeled off.
Subsequently, a metal film made of a laminated film of a Cr film with a thickness of 20 nm, a Cu film with a thickness of 100 nm, and an Au film with a thickness of 100 nm is formed on the entire surface of the substrate, and bit line and bit line terminals are formed on the metal film. After the pad pattern was masked by photolithography, it was selectively etched with Ar plasma to form bit lines and terminal pads. Thereafter, the resist mask covering the bit line and the terminal pad was peeled off.
Finally, in a magnetic field heat treatment furnace, heat treatment was performed for 4 hours at 265 ° C. in a magnetic field of 10 kOe, and ordered heat treatment was performed on the PtMn layer that is an antiferromagnetic layer.
In this way, a sample of the memory element was manufactured.

上述の製造方法により、それぞれ記憶層17の膜厚t(nm)を変えた、サンプル8〜サンプル10の記憶素子の各試料を作製した。
サンプル8は、記憶層17の膜厚tを2nmとした。
サンプル9は、記憶層17の膜厚tを3nmとした。
サンプル10は、記憶層17の膜厚tを4nmとした。
Samples of the memory elements of Sample 8 to Sample 10 were manufactured by changing the film thickness t (nm) of the memory layer 17 by the manufacturing method described above.
In Sample 8, the thickness t of the memory layer 17 was 2 nm.
In sample 9, the thickness t of the memory layer 17 was 3 nm.
In Sample 10, the thickness t of the memory layer 17 was 4 nm.

サンプル8〜サンプル10の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。
なお、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。
The characteristics of the memory elements of Samples 8 to 10 were evaluated as follows.
Prior to the measurement, the storage element was configured to be able to apply a magnetic field from the outside in order to control the values of the reversal current in the positive and negative directions to be symmetrical.

(R−H曲線)
外部磁界によって記憶層を磁化させることにより、抵抗値の測定を行った。即ち、まず記憶素子の記憶層を磁化反転させるための外部磁界を記憶層の磁化容易軸に対して平行となるように印加した。測定のための外部磁界の大きさは、1kOeとした。
次に、記憶層の磁化容易軸の一方側から見て−1kOeから+1kOeまでの正の掃引とそれに引き続く、+1kOeから−1kOeまでの負の掃引を行うと同時に、ワード線の端子パッドとビット線の端子パッドとにかかるバイアス電圧が100mVとなるように調節して、強磁性トンネル接合にトンネル電流を流した。このときの各外部磁界に対する抵抗値を測定してR−H曲線を得た。
(RH curve)
The resistance value was measured by magnetizing the storage layer with an external magnetic field. That is, first, an external magnetic field for reversing the magnetization of the storage layer of the storage element was applied so as to be parallel to the easy axis of magnetization of the storage layer. The magnitude of the external magnetic field for measurement was 1 kOe.
Next, a positive sweep from −1 kOe to +1 kOe and a subsequent negative sweep from +1 kOe to −1 kOe as seen from one side of the easy axis of the storage layer are performed, and at the same time, the word line terminal pad and bit line A bias current applied to each of the terminal pads was adjusted to 100 mV, and a tunnel current was passed through the ferromagnetic tunnel junction. The resistance value with respect to each external magnetic field at this time was measured, and the RH curve was obtained.

(TMR比)
磁化固定層と記憶層の磁化が反平行の状態にあって抵抗が高い状態の抵抗値と、磁化固定層と記憶層の磁化が平行の状態にあって抵抗が低い状態の抵抗値を測定し、これらからTMR比(磁気抵抗変化率)を求めた。
尚、良好な読み出し特性を得るといった観点から、このTMR比は30%以上であることが好ましい。
(TMR ratio)
Measure the resistance value when the magnetization of the magnetization fixed layer and the storage layer is antiparallel and the resistance is high, and the resistance value when the magnetization of the magnetization fixed layer and the storage layer is parallel and the resistance is low. From these, the TMR ratio (magnetic resistance change rate) was determined.
From the viewpoint of obtaining good read characteristics, the TMR ratio is preferably 30% or more.

(保磁力Hc)
上記の測定方法によりR−H曲線を測定し、R−H曲線から、磁化固定層と記憶層の磁化が反平行の状態であって抵抗が高い状態での抵抗値と、磁化固定層と記憶層の磁化が平行の状態であって抵抗が低い状態での抵抗値との平均値を求め、この平均値の抵抗値が得られるときの外部磁界の値を保磁力Hcとした。
(Coercive force Hc)
The RH curve is measured by the above measurement method, and from the RH curve, the resistance value in the state where the magnetization of the magnetization fixed layer and the storage layer is antiparallel and the resistance is high, the magnetization fixed layer and the storage The average value with the resistance value in the state where the magnetization of the layers is parallel and the resistance is low is obtained, and the value of the external magnetic field when the resistance value of this average value is obtained is defined as the coercive force Hc.

測定結果として、各サンプルの抵抗−磁場曲線(R−H曲線)を図5A〜図5Cに示す。
図5Aは記憶層17の膜厚tが2nmのサンプル8の曲線を示し、図5Bは記憶層17の膜厚tが3nmのサンプル9の曲線を示し、図5Cは記憶層17の膜厚tが4nmのサンプル10の曲線を示している。なお、各曲線の縦軸は、縦軸は抵抗値の代わりに、トンネル磁気効果(TMR)により抵抗が変化した割合(%)を示している。
As a measurement result, the resistance-magnetic field curve (RH curve) of each sample is shown in FIGS. 5A to 5C.
5A shows the curve of Sample 8 in which the thickness t of the storage layer 17 is 2 nm, FIG. 5B shows the curve of Sample 9 in which the thickness t of the storage layer 17 is 3 nm, and FIG. 5C shows the thickness t of the storage layer 17. Shows the curve of the sample 10 of 4 nm. The vertical axis of each curve indicates the rate (%) of change in resistance due to the tunneling magnetic effect (TMR), instead of the resistance value.

図5Aに示すように、記憶層17の膜厚tが2nmのサンプル8では、保磁力HcがゼロのヒステリシスのないR−H曲線となっている。これは、記憶層がいわゆる超常磁性となっていることを示している。そうすると、外部磁界のない状態では記憶層の磁化の向きが不定となり、もはや情報を記憶しておくことはできない。
図5B及び図5Cに示すように、記憶層17の膜厚tが3nmのサンプル9と4nmのサンプル10とでは、高いTMR比と急峻な磁化反転が実現されている。抵抗値は1.4kΩ、TMR比は33%が得られている。
As shown in FIG. 5A, the sample 8 in which the film thickness t of the storage layer 17 is 2 nm has an RH curve with zero coercive force Hc and no hysteresis. This indicates that the storage layer is so-called superparamagnetic. Then, in the state where there is no external magnetic field, the magnetization direction of the storage layer becomes indefinite, and information can no longer be stored.
As shown in FIGS. 5B and 5C, in the sample 9 having the memory layer 17 having a film thickness t of 3 nm and the sample 10 having the thickness of 4 nm, a high TMR ratio and steep magnetization reversal are realized. The resistance value is 1.4 kΩ and the TMR ratio is 33%.

また別の記憶素子の破壊電圧を測定したところ、約0.9Vを得た。即ち、これらの記憶素子には最大で0.9V/1.4kΩ=0.6mA程度の電流を流すことができる。
また、サンプル9(t=3nm)とサンプル10(t=4nm)とを比較すると、磁気モーメントの大きさの違いにより、サンプル10(t=4nm)の方が保磁力が大きい。
尚、図示しないが、t<3nmの場合には、超常磁性となる素子が多数となった。
When the breakdown voltage of another memory element was measured, about 0.9 V was obtained. That is, a maximum current of about 0.9 V / 1.4 kΩ = 0.6 mA can flow through these memory elements.
Further, comparing sample 9 (t = 3 nm) and sample 10 (t = 4 nm), sample 10 (t = 4 nm) has a larger coercive force due to the difference in magnitude of the magnetic moment.
Although not shown, when t <3 nm, there are a large number of superparamagnetic elements.

次に、サンプル9(t=3nm)及びサンプル10(t=4nm)の各試料について、以下のようにして、スピン注入による磁化反転の反転電流値の測定を行い、電流による書き込みの可能性について検討した。   Next, for each sample of sample 9 (t = 3 nm) and sample 10 (t = 4 nm), the reversal current value of magnetization reversal by spin injection is measured as follows, and the possibility of writing by current is measured. investigated.

外部磁界をある値に固定した状態で、記憶素子に電流を流して、抵抗値をモニタリングした。ある電流値で、抵抗値がR−H曲線で求めた抵抗差と同程度に変化したら、そこで記憶層の磁化が反転したとみなし、その電流値を反転電流値とした。なお、上述のように記憶素子に流すことのできる電流値は、トンネル絶縁層を破壊しないために、約0.6mAが上限である。同じ大きさの外部磁界に対して、両極性の反転電流値、即ち記憶素子を低抵抗状態から高抵抗状態へ反転させるときの反転電流値と、記憶素子を高抵抗状態から低抵抗状態へ反転させるときの反転電流値とをそれぞれ測定した。
そして、スピン注入による磁化反転が起こる際の反転電流は、外部磁界の大きさに従って変化するため、さまざまな外部磁界のもとで、上述の反転電流値の測定を行った。
With the external magnetic field fixed at a certain value, a current was passed through the memory element to monitor the resistance value. When the resistance value changed to the same level as the resistance difference obtained from the RH curve at a certain current value, it was considered that the magnetization of the memory layer was reversed, and the current value was set as the inverted current value. Note that the upper limit of the current value that can be passed through the memory element as described above is about 0.6 mA so as not to destroy the tunnel insulating layer. Inverted current values of both polarities, that is, when the memory element is inverted from the low resistance state to the high resistance state, and the memory element is inverted from the high resistance state to the low resistance state with respect to the same external magnetic field. The reversal current value was measured respectively.
Then, since the reversal current when the magnetization reversal by spin injection occurs changes according to the magnitude of the external magnetic field, the above reversal current value was measured under various external magnetic fields.

測定結果として、反転電流値と外部磁界の大きさとの関係を、図6A及び図6Bに示す。図6Aはサンプル9(t=3nm)の結果を示し、図6Bはサンプル10(t=4nm)の結果を示している。図中、菱形の印は低抵抗状態から高抵抗状態への反転に、星形の印は高抵抗状態から低抵抗状態への反転に、それぞれ対応している。通常、記憶素子として動作させる場合には外部磁界はゼロである。
図6A及び図6Bから、反転電流値が、外部磁界の変化に従って、単調に変化することがわかる。
そして、図6Aより、サンプル9(t=3nm)の場合には、外部磁界がゼロの条件下で、電流の上限値約0.6mAよりも小さい電流値で反転していることがわかり、安定した書き込みが可能となっている。
一方、図6Bより、サンプル10(t=4nm)の場合には、外部磁界がゼロの条件下で、電流の上限値約0.6mAとほぼ等しい電流値で反転している。図示はしていないが、t>4nmの場合には、書き込み電流が電流の上限値約0.6mAより大きくなるために記憶層の磁化が反転しなかった。
As a measurement result, the relationship between the reversal current value and the magnitude of the external magnetic field is shown in FIGS. 6A and 6B. FIG. 6A shows the result of sample 9 (t = 3 nm), and FIG. 6B shows the result of sample 10 (t = 4 nm). In the figure, the diamond marks correspond to the inversion from the low resistance state to the high resistance state, and the star marks correspond to the inversion from the high resistance state to the low resistance state. Usually, when operating as a storage element, the external magnetic field is zero.
From FIG. 6A and FIG. 6B, it can be seen that the reversal current value changes monotonously as the external magnetic field changes.
6A shows that in the case of sample 9 (t = 3 nm), the external magnetic field is inverted at a current value smaller than about 0.6 mA under the condition that the external magnetic field is zero. Can be written.
On the other hand, as shown in FIG. 6B, in the case of sample 10 (t = 4 nm), inversion is performed at a current value substantially equal to the upper limit value of about 0.6 mA under the condition that the external magnetic field is zero. Although not shown, when t> 4 nm, the write current is larger than the upper limit of current about 0.6 mA, so the magnetization of the storage layer is not reversed.

もちろん、反転電流値及び流す電流の上限値は、記憶素子の面積によって異なるが、反転電流密度(=反転電流/素子面積)及び破壊電圧は、記憶素子の面積には依存しない。
このため、記憶層の膜厚t>4nmの場合には、記憶層の磁化が反転しないという結果は、素子面積が変化しても有効である。
Of course, the reversal current value and the upper limit value of the current to flow vary depending on the area of the memory element, but the reversal current density (= reversal current / element area) and the breakdown voltage do not depend on the area of the memory element.
For this reason, when the thickness t> 4 nm of the storage layer, the result that the magnetization of the storage layer does not reverse is effective even if the element area changes.

以上の結果を考慮すると、記憶層の膜厚を3nm以上4nm以下とすることにより、記憶層の磁化を安定して保持し、かつ電流の上限値以内で、スピン注入による磁化反転を行うことが可能となることが明らかになった。   Considering the above results, by setting the film thickness of the memory layer to 3 nm or more and 4 nm or less, the magnetization of the memory layer can be stably maintained and the magnetization can be reversed by spin injection within the upper limit of the current. It became clear that it was possible.

<実験4>
次に、記憶層にNiFeやNiFe系の材料を用いた場合に、記憶層のNi含有量(組成比)による特性の変化を調べた。
<Experiment 4>
Next, when NiFe or a NiFe-based material was used for the memory layer, the change in characteristics depending on the Ni content (composition ratio) of the memory layer was examined.

(膜構成5)
磁化固定層19を構成する強磁性層(参照層)15を膜厚2.5nmのCoFeB膜とし、トンネル絶縁層16を膜厚0.8nmの酸化マグネシウム(MgO)膜とし、記憶層17のNiFe膜のNi−Fe組成比を変更した他は、実験1のサンプル2の膜構成2と同様にして、記憶素子10を作製した。
即ち、各層の材料及び膜厚を下記の構成(膜構成5)として、記憶素子10を作製した。
膜構成5:
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2.5nm)/MgO(0.8nm)/NiFe(3nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないPtMn膜の組成はPt50Mn50(原子%)、CoFe膜の組成はCo90Fe10(原子%)とした。
酸化マグネシウム膜(MgO)から成るトンネル絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
また、記憶素子10のパターンを短軸90nm×長軸180nmの楕円形状として、記憶素子10の面積抵抗値(Ωμm2)が30Ωμm2となるようにした。
それ以外の条件や製造工程は、実験1のサンプル2と同様にして、記憶素子の試料を作製した。
(Membrane structure 5)
The ferromagnetic layer (reference layer) 15 constituting the magnetization fixed layer 19 is a CoFeB film having a thickness of 2.5 nm, the tunnel insulating layer 16 is a magnesium oxide (MgO) film having a thickness of 0.8 nm, and the NiFe of the storage layer 17 is formed. A memory element 10 was fabricated in the same manner as the film configuration 2 of Sample 2 in Experiment 1 except that the Ni—Fe composition ratio of the film was changed.
That is, the memory element 10 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 5).
Membrane configuration 5:
Ta (3nm) / Cu (100nm) / PtMn (20nm) / CoFe (2nm) / Ru (0.8nm) / CoFeB (2.5nm) / MgO (0.8nm) / NiFe (3nm) / Ta (5nm)
In the above-described film configuration, the composition of the PtMn film whose alloy composition is not shown is Pt50Mn50 (atomic%), and the composition of the CoFe film is Co90Fe10 (atomic%).
The tunnel insulating layer 16 made of a magnesium oxide film (MgO) was formed using an RF magnetron sputtering method.
The pattern of the memory element 10 is an ellipse having a minor axis of 90 nm and a major axis of 180 nm so that the area resistance value (Ωμm 2 ) of the memory element 10 is 30Ωμm 2 .
Other conditions and manufacturing processes were the same as those in Sample 2 of Experiment 1, and a memory element sample was manufactured.

そして、上記膜構成5において、記憶層17のNi−Fe合金の組成を変えて、このNi−Fe合金中のNi含有量(原子%)が、0%(Fe膜)、20%、60%、70%、80%、90%、100%(Ni膜)である、合計7種類の記憶素子の試料を作製した。   In the film configuration 5, the composition of the Ni—Fe alloy of the memory layer 17 is changed so that the Ni content (atomic%) in the Ni—Fe alloy is 0% (Fe film), 20%, 60%. 70%, 80%, 90%, and 100% (Ni film) were prepared in total for seven types of memory element samples.

記憶層17のNi含有量を変えた、膜構成5の記憶素子の7種類の試料について、それぞれ、前述したと同様の方法により、反転電流値とMR比(TMR比)を測定した。そして、反転電流値と記憶素子10の断面積とから、磁化反転電流密度を算出した。
測定結果を、図7A及び図7Bに示す。図7Aは、Ni含有量(原子%)とMR比との関係を示し、図7BはNi含有量(原子%)と磁化反転電流密度との関係を示している。
The reversal current value and the MR ratio (TMR ratio) were measured for each of the seven types of samples of the memory element having the film structure 5 in which the Ni content of the memory layer 17 was changed by the same method as described above. Then, the magnetization reversal current density was calculated from the reversal current value and the cross-sectional area of the memory element 10.
The measurement results are shown in FIGS. 7A and 7B. FIG. 7A shows the relationship between the Ni content (atomic%) and the MR ratio, and FIG. 7B shows the relationship between the Ni content (atomic%) and the magnetization reversal current density.

(膜構成6)
記憶層17として膜厚3nmのNiFeCo膜(Co含有量は10原子%に固定)を形成する以外は、膜構成5と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を下記の構成(膜構成6)として、記憶素子10を作製した。
膜構成6:
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2.5nm)/MgO(0.8nm)/NiFeCo(3nm)/Ta(5nm)
また、それ以外の条件や製造工程は、膜構成5の試料と同様にした。
(Membrane structure 6)
A memory element was fabricated in the same manner as in the film configuration 5 except that a NiFeCo film having a thickness of 3 nm (Co content fixed at 10 atomic%) was formed as the memory layer 17.
That is, the memory element 10 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 6).
Membrane configuration 6:
Ta (3nm) / Cu (100nm) / PtMn (20nm) / CoFe (2nm) / Ru (0.8nm) / CoFeB (2.5nm) / MgO (0.8nm) / NiFeCo (3nm) / Ta (5nm)
The other conditions and manufacturing steps were the same as those of the sample with the film configuration 5.

そして、上記膜構成6において、記憶層17のNi−Fe−Co合金の組成を変えて、このNi−Fe−Co合金中のNi含有量(原子%)が、0%(Fe90Co10)、20%、60%、70%、80%、90%(Ni90Co10)である、合計6種類の記憶素子の試料を作製した。 In the film configuration 6, the composition of the Ni—Fe—Co alloy of the memory layer 17 is changed so that the Ni content (atomic%) in the Ni—Fe—Co alloy is 0% (Fe 90 Co 10 ). 20%, 60%, 70%, 80%, and 90% (Ni 90 Co 10 ), a total of six types of memory element samples were manufactured.

記憶層17のNi含有量を変えた、膜構成6の記憶素子の6種類の試料について、それぞれ、前述したと同様の方法により、反転電流値とMR比(TMR比)を測定した。そして、反転電流値と記憶素子10の断面積とから、磁化反転電流密度を算出した。
測定結果を、図8A及び図8Bに示す。図8Aは、Ni含有量(原子%)とMR比との関係を示し、図8BはNi含有量(原子%)と磁化反転電流密度との関係を示している。
The reversal current value and the MR ratio (TMR ratio) were measured for each of the six types of samples of the memory element having the film structure 6 in which the Ni content of the memory layer 17 was changed by the same method as described above. Then, the magnetization reversal current density was calculated from the reversal current value and the cross-sectional area of the memory element 10.
The measurement results are shown in FIGS. 8A and 8B. FIG. 8A shows the relationship between the Ni content (atomic%) and the MR ratio, and FIG. 8B shows the relationship between the Ni content (atomic%) and the magnetization reversal current density.

図7及び図8から、いずれの膜構成でも、Ni含有量を70原子%以上90原子%以下とすることにより、MR比が大きく、かつ磁化反転電流密度が小さく、優れた磁化反転特性が得られることがわかる。
そして、0.4mA以下の比較的小さい電流値で情報の記録を行うことが可能な記憶素子を実現することができ、これまでにない低消費電力型の磁気メモリを実現することが可能になる。
7 and 8, in any film configuration, when the Ni content is 70 atomic% or more and 90 atomic% or less, the MR ratio is large, the magnetization reversal current density is small, and excellent magnetization reversal characteristics are obtained. I understand that
In addition, a storage element capable of recording information with a relatively small current value of 0.4 mA or less can be realized, and an unprecedented low power consumption type magnetic memory can be realized. .

<実験5>
次に、図4に断面図を示したように、記憶層17と上層のキャップ層18との間に、酸化物から成る挿入層21を設けた場合の効果を調べた。
<Experiment 5>
Next, as shown in the cross-sectional view of FIG. 4, the effect when the insertion layer 21 made of an oxide was provided between the memory layer 17 and the upper cap layer 18 was examined.

(膜構成7:サンプル11〜サンプル12)
まず、厚さ0.575mmのシリコン基板上に厚さ300nmの熱酸化膜を形成し、図4に示した記憶素子20を形成した。
具体的には、図4に示した構成の記憶素子20において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚2nmのCu90Fe10膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層(参照層)15を膜厚2nmのCoFeB膜、トンネル絶縁層16を膜厚0.8nmのMgO膜、記憶層17をNiFe膜、挿入層21を膜厚0.6nmのAl膜を酸化した酸化アルミニウム膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜(後述するワード線となるもの)と膜厚3nmのTa膜との積層膜を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成7)として、記憶素子20を作製した。
膜構成7:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/CoFeB(2nm)/MgO(0.8nm)/NiFe/Al(0.6nm)-Ox/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないPtMnの組成はPt50Mn50(原子%)とした。
トンネル絶縁層16及び挿入層21以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化マグネシウム膜から成るトンネル絶縁層16は、MgOターゲットを用いてRTスパッタ法を用いて酸化物をそのまま堆積させた。
酸化アルミニウム(Al−O)膜から成る挿入層21は、まず金属Al膜をDCスパッタ法により0.6nm堆積させて、その後に、酸素を10Torrまでチャンバー内に満たして、所定の時間だけ放置して、自然酸化法により金属Al層を酸化させた。酸化時間は10分とした。酸化を行った後は、再び1×10−7〜1×10−8Torrの高真空に排気して、それに続くキャップ層18の成膜を行った。
さらに、記憶素子20の各層を成膜した後に、磁場中熱処理炉で、10kOe・300℃・2時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理及び高温耐久熱処理を行った。
(Membrane structure 7: Sample 11 to Sample 12)
First, a 300 nm thick thermal oxide film was formed on a 0.575 mm thick silicon substrate to form the memory element 20 shown in FIG.
Specifically, in the memory element 20 having the configuration shown in FIG. 4, the underlayer 11 is a Ta film having a thickness of 3 nm, the antiferromagnetic layer 12 is a PtMn film having a thickness of 30 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19. The layer 13 is a Cu 90 Fe 10 film having a thickness of 2 nm, the nonmagnetic layer 14 constituting the magnetization fixed layer 19 having a laminated ferri structure is the Ru film having a thickness of 0.8 nm, and the ferromagnetic layer constituting the magnetization fixed layer 19 (see Layer) 15 is a CoFeB film having a thickness of 2 nm, tunnel insulating layer 16 is a MgO film having a thickness of 0.8 nm, memory layer 17 is a NiFe film, and insertion layer 21 is an aluminum oxide film obtained by oxidizing an Al film having a thickness of 0.6 nm. The cap layer 18 is selected as a Ta film having a film thickness of 5 nm, and an Al film (not shown) having a film thickness of 60 nm (to be described later) and a film thickness of 3 nm between the underlayer 11 and the antiferromagnetic layer 12. A laminated film with a Ta film of To form a layer.
That is, the memory element 20 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 7).
Membrane configuration 7:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / Co90Fe10 (2nm) / Ru (0.8nm) / CoFeB (2nm) / MgO (0.8nm) / NiFe / Al (0.6nm)- Ox / Ta (5nm)
In the above film configuration, the PtMn composition whose alloy composition is not shown is Pt50Mn50 (atomic%).
Each layer other than the tunnel insulating layer 16 and the insertion layer 21 was formed using a DC magnetron sputtering method. For the tunnel insulating layer 16 made of a magnesium oxide film, an oxide was deposited as it was using an RT sputtering method using an MgO target.
The insertion layer 21 made of an aluminum oxide (Al—O x ) film is formed by first depositing a metal Al film by 0.6 nm by DC sputtering, and then filling the chamber with oxygen up to 10 Torr and leaving it for a predetermined time. Then, the metal Al layer was oxidized by a natural oxidation method. The oxidation time was 10 minutes. After the oxidation, the cap layer 18 was formed by evacuating again to a high vacuum of 1 × 10 −7 to 1 × 10 −8 Torr.
Further, after each layer of the memory element 20 was formed, heat treatment was performed at 10 kOe · 300 ° C. for 2 hours in a magnetic field heat treatment furnace, and regularization heat treatment and high-temperature durability heat treatment of the PtMn film of the antiferromagnetic layer 12 were performed. .

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。   Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

その後、電子ビーム描画装置により記憶素子20のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子20を形成した。記憶素子20部分以外は、ワード線のAl層直上までエッチングした。   After that, a mask of the pattern of the memory element 20 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 20. Except for the memory element 20 portion, etching was performed up to just above the Al layer of the word line.

なお、記憶素子の大きさを小さくしていき、Δ=KuV/kT(Kuは異方性エネルギー、Vは磁性体の体積、kはボルツマン定数、Tは温度である)の値が小さくなり過ぎると、磁性体の熱揺らぎ耐性の問題から、磁化の向きが不安定となり、磁化の方向の保持特性が不足する。一方、記憶素子の大きさを大きくし過ぎると、上述のΔが大きくなり過ぎるため、磁化反転に必要なスピントルクが大きくなるので、より大きな電流密度が必要となるとともに、面積が大きいことからより大きな電流を素子に流す必要がある。
そこで、記憶素子20のパターンを、短軸70nm×長軸170nmの楕円形状とした。
As the size of the memory element is reduced, Δ = KuV / kT (Ku is the anisotropic energy, V is the volume of the magnetic material, k is the Boltzmann constant, and T is the temperature) becomes too small. Due to the problem of the thermal fluctuation resistance of the magnetic material, the magnetization direction becomes unstable and the magnetization direction holding characteristic is insufficient. On the other hand, if the size of the memory element is made too large, the above Δ becomes too large, which increases the spin torque necessary for magnetization reversal, and therefore requires a larger current density and a larger area. It is necessary to pass a large current through the element.
Therefore, the pattern of the memory element 20 is an elliptical shape having a short axis of 70 nm and a long axis of 170 nm.

次に、記憶素子20部分以外を、厚さ100nm程度のAlのスパッタリングによって絶縁した。
さらに、リフトオフにより、記憶素子20の上面のコンタクトを形成した。
次に、基板全面に、膜厚20nmのCr膜・膜厚100nmのCu膜・膜厚100nmのAu膜の積層膜から成る金属膜を形成し、この金属膜上にビット線及びビット線の端子パッドのパターンをフォトリソグラフィによってマスクした後に、Arプラズマにより選択的にエッチングし、ビット線及び端子用のパッド部分を形成した。その後、ビット線及び端子パッドを覆っていたレジストマスクを剥離した。
このようにして、記憶素子の試料を作製した。
Next, portions other than the memory element 20 portion were insulated by sputtering of Al 2 O 3 having a thickness of about 100 nm.
Further, a contact on the upper surface of the memory element 20 was formed by lift-off.
Next, a metal film composed of a laminated film of a Cr film with a thickness of 20 nm, a Cu film with a thickness of 100 nm, and an Au film with a thickness of 100 nm is formed on the entire surface of the substrate, and bit line and bit line terminals are formed on the metal film. After the pad pattern was masked by photolithography, selective etching was performed with Ar plasma to form a pad portion for bit lines and terminals. Thereafter, the resist mask covering the bit line and the terminal pad was peeled off.
In this way, a sample of the memory element was manufactured.

上述の製造方法により、上記膜構成7において、記憶層17の膜厚を変えた、サンプル11及びサンプル12の記憶素子の各試料を作製した。
サンプル11は、記憶層17のNiFe膜の膜厚を3.0nmとし、サンプル12は、記憶層17のNiFe膜の膜厚を2.0nmとした。
Samples of the memory elements of Sample 11 and Sample 12 in which the film thickness of the memory layer 17 was changed in the above-described film configuration 7 were manufactured by the above-described manufacturing method.
In Sample 11, the NiFe film thickness of the memory layer 17 was set to 3.0 nm, and in Sample 12, the NiFe film thickness of the memory layer 17 was set to 2.0 nm.

(膜構成8:サンプル13〜サンプル14)
記憶層17を膜厚2.0nmのNiFe膜により形成し、挿入層21をMgO膜により形成し、その他の構成は膜構成7と同様にして、記憶素子20を作製した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成8)として、記憶素子20を作製した。
膜構成8:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/CoFeB(2nm)/MgO(0.8nm)/NiFe(2.0nm)/MgO/Ta(5nm)
挿入層21のMgO膜は、トンネル絶縁層16のMgO膜と同様に、MgOターゲットを用いてRFスパッタ法により形成した。その他の製造工程は、膜構成7の記憶素子の試料と同様にした。
上記膜構成8において、挿入層21の膜厚を変えた、サンプル13及びサンプル14の記憶素子の各試料を作製した。
サンプル13は、挿入層21のMgO膜の膜厚を0.6nmとし、サンプル14は、挿入層21のMgO膜の膜厚を0.8nmとした。
(Membrane structure 8: Sample 13 to Sample 14)
The memory layer 20 was formed of a NiFe film having a thickness of 2.0 nm, the insertion layer 21 was formed of an MgO film, and the other configuration was the same as that of the film configuration 7 to fabricate the memory element 20.
That is, the memory element 20 was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 8).
Membrane configuration 8:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / Co90Fe10 (2nm) / Ru (0.8nm) / CoFeB (2nm) / MgO (0.8nm) / NiFe (2.0nm) / MgO / Ta (5nm)
Similarly to the MgO film of the tunnel insulating layer 16, the MgO film of the insertion layer 21 was formed by RF sputtering using an MgO target. Other manufacturing steps were the same as those of the memory element sample having the film structure 7.
Samples of the memory elements of Sample 13 and Sample 14 in which the thickness of the insertion layer 21 in the film configuration 8 was changed were produced.
In Sample 13, the thickness of the MgO film of the insertion layer 21 was 0.6 nm, and in Sample 14, the thickness of the MgO film of the insertion layer 21 was 0.8 nm.

(膜構成9:サンプル15)
磁化固定層を単層の強磁性層から成る構成とし、この強磁性層を膜厚2nmのCo90Fe10膜と膜厚2nmのCoFeB膜との積層膜により形成し、記憶層17を膜厚3.0nmのNiFe膜により形成し、挿入層21を膜厚0.6nmのMgO膜により形成し、その他の構成は膜構成7と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成9)として、記憶素子を作製した。
膜構成9:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/CoFe10(2nm)/CoFeB(2nm)/MgO(0.8nm)/NiFe(3.0nm)/MgO(0.6nm)/Ta(5nm)
各層の成膜方法及び記憶素子の製造工程は、膜構成8の記憶素子と同様にして記憶素子を作製し、サンプル15の記憶素子の試料とした。
(Membrane structure 9: Sample 15)
The fixed magnetization layer is composed of a single layer of ferromagnetic layer, and this ferromagnetic layer is formed of a laminated film of a Co 90 Fe 10 film with a thickness of 2 nm and a CoFeB film with a thickness of 2 nm, and the memory layer 17 is formed with a film thickness. A memory element was fabricated by forming a 3.0 nm NiFe film, forming the insertion layer 21 by a 0.6 nm-thick MgO film, and performing the other configuration in the same manner as the film configuration 7.
That is, a memory element was manufactured with the material and film thickness of each layer as the following configuration (film configuration 9).
Membrane configuration 9:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / CoFe10 (2nm) / CoFeB (2nm) / MgO (0.8nm) / NiFe (3.0nm) / MgO (0.6nm) / Ta ( 5nm)
In the film forming method of each layer and the manufacturing process of the memory element, the memory element was manufactured in the same manner as the memory element of the film configuration 8 and used as the sample of the memory element of Sample 15.

(膜構成10:サンプル16〜サンプル17)
挿入層21を形成せず、記憶層17の上にキャップ層18を直接形成した他は、膜構成7のサンプル11及びサンプル12と同様にして記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成10)として、記憶素子を作製した。
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/CoFeB(2nm)/MgO(0.8nm)/NiFe/Ta(5nm)
上記膜構成10において、記憶層17の膜厚を変えた、サンプル16及びサンプル17の記憶素子の各試料を作製した。
サンプル16は、記憶層17のNiFe膜の膜厚を3.0nmとし、サンプル17は、記憶層17のNiFe膜の膜厚を2.0nmとした。
(Membrane structure 10: Sample 16 to Sample 17)
A memory element was fabricated in the same manner as Sample 11 and Sample 12 of the film structure 7 except that the insertion layer 21 was not formed and the cap layer 18 was formed directly on the memory layer 17.
That is, a memory element was manufactured with the material and film thickness of each layer as the following configuration (film configuration 10).
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / Co90Fe10 (2nm) / Ru (0.8nm) / CoFeB (2nm) / MgO (0.8nm) / NiFe / Ta (5nm)
Samples 16 and 17 were prepared in which the film thickness of the memory layer 17 in the film configuration 10 was changed.
In Sample 16, the NiFe film thickness of the memory layer 17 was set to 3.0 nm, and in Sample 17, the NiFe film thickness of the memory layer 17 was set to 2.0 nm.

(膜構成11:サンプル18)
挿入層21の膜厚を1.0nmと厚く形成した他は、サンプル14と同様にして記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成(膜構成11)として、記憶素子を作製した。
膜構成11:
Ta(3nm)/Al(60nm)/Ta(3nm)/PtMn(30nm)/CoFe10(2nm)/Ru(0.8nm)/CoFeB(2nm)/MgO(0.8nm)/NiFe(2.0nm)/MgO(1.0nm)/Ta(5nm)
これをサンプル18の記憶素子とした。
(Membrane structure 11: Sample 18)
A memory element was fabricated in the same manner as Sample 14 except that the thickness of the insertion layer 21 was increased to 1.0 nm.
That is, a memory element was manufactured by setting the material and film thickness of each layer to the following configuration (film configuration 11).
Membrane configuration 11:
Ta (3nm) / Al (60nm) / Ta (3nm) / PtMn (30nm) / CoFe10 (2nm) / Ru (0.8nm) / CoFeB (2nm) / MgO (0.8nm) / NiFe (2.0nm) / MgO ( 1.0nm) / Ta (5nm)
This was designated as the memory element of Sample 18.

上述の各サンプルの記憶素子の試料に対して、それぞれ以下のようにして特性の評価を行った。
なお、測定に先立ち、記憶素子に対して、外部から磁界を与えることができるように構成した。
また、測定した各試料は、前述した製造方法により作製されていることから、いずれも300℃で2時間の磁場中熱処理が施されている。
The characteristics of each of the above-described memory element samples were evaluated as follows.
Prior to the measurement, a magnetic field was externally applied to the storage element.
Moreover, since each measured sample was produced by the manufacturing method mentioned above, all were heat-processed in a magnetic field at 300 degreeC for 2 hours.

(面積抵抗値及び抵抗変化率の測定)
ワード線の端子とビット線の端子にかかるバイアス電圧が常に10mVとなるように調整し、外部磁界によって、記録層の磁化の向きを反転させて、記憶素子全体の面積抵抗値を測定した。
また、抵抗−外部磁界の関係を調べた。
その後、抵抗が高い状態での面積抵抗値(高抵抗)と、抵抗が低い状態での面積抵抗値(低抵抗)とから、(高抵抗−低抵抗)/低抵抗の式により、抵抗変化率を算出した。
(Measurement of area resistance and resistance change rate)
The bias voltage applied to the word line terminal and the bit line terminal was always adjusted to 10 mV, and the direction of magnetization of the recording layer was reversed by an external magnetic field, and the sheet resistance value of the entire memory element was measured.
Further, the relationship between resistance and external magnetic field was examined.
Then, the resistance change rate is calculated by the formula (high resistance−low resistance) / low resistance from the area resistance value (high resistance) when the resistance is high and the area resistance value (low resistance) when the resistance is low. Was calculated.

(反転電流値の測定)
測定温度を室温25℃として、記憶素子に流す電流量を変化させて、記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。なお、この抵抗−電流曲線を得る測定は、両極性(プラス方向及びマイナス方向)の電流について行った。
ここで、サンプル11の抵抗−電流曲線の一例を図9に示す。
図9に示すように、ある一定以上の電流が印加されると、高抵抗状態から低抵抗状態へもしくはその逆へと変化し、磁化反転していることが確認できる。
(Reverse current value measurement)
The resistance value of the memory element was measured by changing the amount of current passed through the memory element at a measurement temperature of 25 ° C., and a resistance-current curve was obtained from the measurement result. In addition, the measurement which obtains this resistance-current curve was performed about the electric current of both polarities (plus direction and minus direction).
Here, an example of the resistance-current curve of the sample 11 is shown in FIG.
As shown in FIG. 9, when a certain current or more is applied, the state changes from the high resistance state to the low resistance state or vice versa, and it can be confirmed that the magnetization is reversed.

得られた抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。
なお、この反転電流の測定においては、磁化の向きが反転する閾値が外部磁界によって変化するというオフセットを生じる。このオフセットをなくすためには、(1)上述の抵抗変化率の測定において、予め抵抗−外部磁界の関係からRHループのオフセット磁界を求めておき、外部からオフセット分の磁界を印加しながら、反転電流を測定する、(2)外部からの印加磁界を変化させながら、反転電流の外部磁界依存性を測定する、の2つの方法が考えられる。ここでは、(1)の方法を採用して、測定を行った。
また、記憶素子の抵抗値によっても異なるが、今回作製した短軸70nm×長軸170nmの楕円形状の記憶素子では、およそ1.0〜1.2Vのバイアス電圧で、トンネル絶縁層が絶縁破壊することがわかっているため、印加電流の上限は0.8Vのバイアス電圧がかかる電流値までとした。
そして、+と−の両極性の反転電流値(絶対値)の平均値から、反転電流密度を算出した。
From the obtained resistance-current curve, a current value at which the resistance value changes was obtained, and this was set as an inversion current value for reversing the direction of magnetization. The inversion current value was obtained for the bipolar current.
In the measurement of the reversal current, an offset occurs in which the threshold value at which the magnetization direction is reversed is changed by an external magnetic field. In order to eliminate this offset, (1) in the above-described measurement of the rate of change in resistance, the offset magnetic field of the RH loop is obtained in advance from the relationship between the resistance and the external magnetic field, and the inversion is performed while applying the offset magnetic field from the outside. Two methods are conceivable: measuring the current, and (2) measuring the dependence of the reversal current on the external magnetic field while changing the applied magnetic field from the outside. Here, the measurement was performed by employing the method (1).
Further, although it depends on the resistance value of the memory element, the tunnel insulating layer breaks down at a bias voltage of about 1.0 to 1.2 V in the elliptical memory element of 70 nm short axis × 170 nm long axis fabricated this time. Therefore, the upper limit of the applied current is set to a current value to which a bias voltage of 0.8 V is applied.
And the reversal current density was computed from the average value of the reversal current value (absolute value) of both polarity of + and-.

各サンプルの、面積抵抗値と抵抗変化率の値を表3に示す。表3の各測定値は、それぞれのサンプルのウエハ上に作製された200個の記憶素子を測定した値の平均値である。
また、各サンプルの、反転電流値及び反転電流密度の測定結果を表4に示す。
Table 3 shows the area resistance value and resistance change rate of each sample. Each measured value in Table 3 is an average value of values obtained by measuring 200 memory elements fabricated on each sample wafer.
Table 4 shows the measurement results of the reversal current value and reversal current density of each sample.

Figure 2012074716
Figure 2012074716
Figure 2012074716
Figure 2012074716

まず、サンプル11及びサンプル12と、サンプル16及びサンプル17を比較する。
記憶層17とキャップ層18との間に、AlOxにより形成された挿入層21を設けているサンプル11及びサンプル12では、記憶層のNiFe膜の膜厚が2nmであるサンプル12においても、表3から良好な抵抗変化率が得られることがわかり、表4からスピン注入による磁化反転が良好に行われることがわかる。
これに対して、挿入層21を設けないで記憶層17の上に直接キャップ層18を形成したサンプル17においては、表3から、記憶層17の膜厚が同じ2nmであるサンプル12と比較して、抵抗変化率が著しく減少している。また、表4より、磁気特性の乱れが生じて磁化反転の測定を行うことができなかった。
このような差異が生じる原因は必ずしも明らかではないが、挿入層21を記憶層17とキャップ層(保護層)18との間に設けたことにより、記憶層17のNiFe膜とキャップ層18のTa膜との界面での熱拡散が抑制され、これにより記憶層17のNiFe膜の膜厚が小さい場合でも、記憶層17の磁気特性が拡散により悪影響を受けることなく維持されていると考えることができる。
従って、記憶層17とキャップ層(保護層)18との間に挿入層21を設けることにより、記憶層17の膜厚を小さくすることができ、反転電流の低減に対して有利になる。
First, sample 11 and sample 12, and sample 16 and sample 17 are compared.
In sample 11 and sample 12 in which the insertion layer 21 formed of AlOx is provided between the memory layer 17 and the cap layer 18, the sample 12 in which the NiFe film thickness of the memory layer is 2 nm is also shown in Table 3 Thus, it can be seen that a good resistance change rate can be obtained, and Table 4 shows that the magnetization reversal by spin injection is performed well.
On the other hand, in the sample 17 in which the cap layer 18 is formed directly on the storage layer 17 without providing the insertion layer 21, as compared with the sample 12 in which the thickness of the storage layer 17 is the same 2 nm, from Table 3. Thus, the rate of change in resistance is significantly reduced. Also, from Table 4, the magnetic reversal occurred and the magnetization reversal could not be measured.
The reason why such a difference occurs is not necessarily clear, but by providing the insertion layer 21 between the storage layer 17 and the cap layer (protective layer) 18, the NiFe film of the storage layer 17 and the Ta layer of the cap layer 18 are provided. It is considered that the thermal diffusion at the interface with the film is suppressed, so that the magnetic characteristics of the storage layer 17 are maintained without being adversely affected by the diffusion even when the NiFe film thickness of the storage layer 17 is small. it can.
Therefore, by providing the insertion layer 21 between the memory layer 17 and the cap layer (protective layer) 18, the film thickness of the memory layer 17 can be reduced, which is advantageous for reducing the inversion current.

次に、挿入層21をMgO膜により形成したサンプル13及びサンプル14では、表3及び表4から、挿入層21をAlOx膜により形成したサンプル12と同様に、記憶層17の膜厚が2nmであっても、抵抗変化率が維持され、またスピン注入による磁化反転が良好に行われている。
従って、挿入層21にはAlOxだけでなくMgOをも用いることができる。
Next, in Sample 13 and Sample 14 in which the insertion layer 21 is formed of an MgO film, the thickness of the storage layer 17 is 2 nm, as in Sample 12 in which the insertion layer 21 is formed of an AlOx film. Even in this case, the rate of change in resistance is maintained, and magnetization reversal by spin injection is performed well.
Therefore, not only AlOx but also MgO can be used for the insertion layer 21.

次に、サンプル13及びサンプル14と、サンプル18とを比較する。これらのサンプルでは、挿入層21のMgO膜の膜厚を、0.6nm,0.8mm,1.0nmと変化させている。
表3より、挿入層21の膜厚が0.8nm以下であるサンプル13及びサンプル14では良好な抵抗変化率が得られているが、挿入層21の膜厚が1.0nmであるサンプル18では抵抗変化率が15%へと低下している。これは、挿入層21が厚くなることにより、その面積抵抗値が無視できない値となっているためである。
即ち、挿入層21の膜厚が0.8nm以下であることが好ましいことがわかる。
そして、これらのサンプルでは、トンネル絶縁層16のMgO膜の膜厚を0.8nmとしている。
従って、挿入層21の膜厚を、トンネル絶縁層16の膜厚と同じか、トンネル絶縁層16よりも薄くすることが好ましいことがわかる。
これにより、挿入層21の面積抵抗値が、トンネル絶縁層16の面積抵抗値以下となり、前述したように、記憶層の磁化の向きを反転して情報の記録を行う電流を、記憶素子に充分に流すことが可能になる。
Next, the sample 13 and the sample 14 are compared with the sample 18. In these samples, the thickness of the MgO film of the insertion layer 21 is changed to 0.6 nm, 0.8 mm, and 1.0 nm.
From Table 3, a good resistance change rate is obtained in Sample 13 and Sample 14 in which the thickness of the insertion layer 21 is 0.8 nm or less, but in Sample 18 in which the thickness of the insertion layer 21 is 1.0 nm. The rate of change in resistance is reduced to 15%. This is because the area resistance value becomes a value that cannot be ignored as the insertion layer 21 becomes thicker.
That is, it is understood that the thickness of the insertion layer 21 is preferably 0.8 nm or less.
In these samples, the thickness of the MgO film of the tunnel insulating layer 16 is 0.8 nm.
Therefore, it can be seen that the thickness of the insertion layer 21 is preferably the same as the thickness of the tunnel insulating layer 16 or thinner than the tunnel insulating layer 16.
As a result, the area resistance value of the insertion layer 21 becomes equal to or less than the area resistance value of the tunnel insulating layer 16, and as described above, a current for recording information by reversing the magnetization direction of the storage layer is sufficiently supplied to the storage element. It becomes possible to flow in.

次に、磁化固定層を積層フェリ構造ではなく、単層の強磁性層により構成したサンプル15では、表3及び表4より、磁化固定層を積層フェリ構造としたサンプル11〜サンプル14と同様に、抵抗変化率が維持され、またスピン注入による磁化反転が良好に行われている。
従って、磁化固定層が単層の強磁性層から成る場合でも、挿入層を設けたことによる大きな悪影響はなく、挿入層を適用することが可能である。
Next, in Sample 15 in which the pinned magnetization layer is not a laminated ferrimagnetic structure but a single-layered ferromagnetic layer, from Tables 3 and 4, similar to Samples 11 to 14 in which the pinned magnetic layer is a laminated ferrimagnetic structure. The rate of change in resistance is maintained, and magnetization reversal by spin injection is performed well.
Therefore, even when the pinned magnetization layer is formed of a single ferromagnetic layer, the insertion layer can be applied without any significant adverse effect due to the provision of the insertion layer.

上述したように、記憶層とキャップ層との間に挿入層を設けた構成とすることによって、半導体プロセスで必要とされる300℃以上の高温での熱履歴を経た後でも、特性劣化が少ない記憶素子及びメモリを実現することができる。
そのため、NiFeから成る記憶層をより薄くすることが可能になり、記憶層を薄くすることにより反転電流値を低減することができるため、抵抗変化率が高くかつスピン注入による磁化反転の電流密度が小さい記憶素子を実現することができる。
As described above, with the structure in which the insertion layer is provided between the memory layer and the cap layer, the characteristic deterioration is small even after a thermal history at a high temperature of 300 ° C. or higher required in the semiconductor process. A memory element and a memory can be realized.
As a result, the storage layer made of NiFe can be made thinner, and the reversal current value can be reduced by making the storage layer thinner. Therefore, the resistance change rate is high and the current density of magnetization reversal by spin injection is high. A small memory element can be realized.

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。   The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.

10,20 記憶素子、11 下地層、12 反強磁性層、13 強磁性層、14 非磁性層、15 強磁性層(参照層)、16 トンネル絶縁層、17 記憶層、18 キャップ層(保護層)、19 磁化固定層、21 挿入層 DESCRIPTION OF SYMBOLS 10,20 Memory element, 11 Underlayer, 12 Antiferromagnetic layer, 13 Ferromagnetic layer, 14 Nonmagnetic layer, 15 Ferromagnetic layer (reference layer), 16 Tunnel insulating layer, 17 Memory layer, 18 Cap layer (protective layer) ), 19 magnetization fixed layer, 21 insertion layer

Claims (2)

情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
記憶素子。
It has a storage layer that holds information according to the magnetization state of the magnetic material,
A magnetization fixed layer is provided via an intermediate layer for the storage layer,
The damping constant α of the magnetic material constituting the storage layer satisfies α <0.015,
A storage element that records information on the storage layer by changing a magnetization direction of the storage layer by passing a current in a stacking direction.
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する2種類の配線とを備え、
前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記2種類の配線の交点付近かつ前記2種類の配線の間に、前記記憶素子が配置され、
前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
メモリ。
A storage element having a storage layer for retaining information by the magnetization state of the magnetic material;
Two types of wiring intersecting each other,
The storage element is provided with a magnetization fixed layer via an intermediate layer with respect to the storage layer, and a damping constant α of a magnetic material constituting the storage layer satisfies α <0.015, and is in a stacking direction. By flowing a current, the direction of magnetization of the storage layer changes, and information is recorded on the storage layer.
The storage element is disposed near the intersection of the two types of wiring and between the two types of wiring,
A memory in which a current in the stacking direction flows in the memory element through the two types of wirings.
JP2011249969A 2011-11-15 2011-11-15 Storage element and memory Abandoned JP2012074716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011249969A JP2012074716A (en) 2011-11-15 2011-11-15 Storage element and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011249969A JP2012074716A (en) 2011-11-15 2011-11-15 Storage element and memory

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005001847A Division JP2006190838A (en) 2005-01-06 2005-01-06 Memory element and memory

Publications (1)

Publication Number Publication Date
JP2012074716A true JP2012074716A (en) 2012-04-12

Family

ID=46170537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011249969A Abandoned JP2012074716A (en) 2011-11-15 2011-11-15 Storage element and memory

Country Status (1)

Country Link
JP (1) JP2012074716A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171947A1 (en) * 2012-05-16 2013-11-21 ソニー株式会社 Storage device, storage element
JP2014063922A (en) * 2012-09-21 2014-04-10 Toshiba Corp Magnetoresistance effect element
JP2014183319A (en) * 2013-03-15 2014-09-29 Samsung Electronics Co Ltd Magnetic junction, magnetic memory using the same, and method for providing magnetic junction
KR20210039151A (en) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 Electronic device
CN113054096A (en) * 2021-03-03 2021-06-29 南京大学 Method for regulating intrinsic damping factor of magnetic film

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171947A1 (en) * 2012-05-16 2013-11-21 ソニー株式会社 Storage device, storage element
JPWO2013171947A1 (en) * 2012-05-16 2016-01-07 ソニー株式会社 Storage device, storage element
US9424903B2 (en) 2012-05-16 2016-08-23 Sony Corporation Memory apparatus and memory device
US9767874B2 (en) 2012-05-16 2017-09-19 Sony Corporation Memory apparatus and memory device
US10375698B2 (en) 2012-05-16 2019-08-06 Sony Corporation Memory system
JP2014063922A (en) * 2012-09-21 2014-04-10 Toshiba Corp Magnetoresistance effect element
JP2014183319A (en) * 2013-03-15 2014-09-29 Samsung Electronics Co Ltd Magnetic junction, magnetic memory using the same, and method for providing magnetic junction
KR20210039151A (en) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 Electronic device
KR102632986B1 (en) 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 Electronic device
CN113054096A (en) * 2021-03-03 2021-06-29 南京大学 Method for regulating intrinsic damping factor of magnetic film
CN113054096B (en) * 2021-03-03 2024-03-19 南京大学 Method for regulating and controlling intrinsic damping factor of magnetic film

Similar Documents

Publication Publication Date Title
JP5040105B2 (en) Memory element, memory
JP4682998B2 (en) Memory element and memory
JP4380693B2 (en) Memory element, memory
JP5104090B2 (en) Memory element and memory
JP2006190838A (en) Memory element and memory
JP4277870B2 (en) Storage element and memory
JP4951858B2 (en) memory
JP4661230B2 (en) Memory element and memory
JP2007103471A (en) Storage element and memory
JP2009094104A (en) Magnetoresistive element
JP2004023070A (en) Magnetoresistive effect element, magnetic memory device, and method of manufacturing them
JP2006093432A (en) Memory element and memory
US20060125034A1 (en) Magnetoresistant device and magnetic memory device further comments
JP2007048790A (en) Storage element and memory
TW200522403A (en) Magnetoresistance effect element, method of manufacturing the same, magnetic storage and method of manufacturing the same
JP2007305882A (en) Memory element and memory
CN104662686A (en) Storage element, storage apparatus, and magnetic head
JP2015088520A (en) Storage element, storage device and magnetic head
JP2013115319A (en) Storage element, storage device
JP2006165059A (en) Storage element and memory
JP2008153527A (en) Storage element and memory
JP2006295000A (en) Storage element and memory
JP2006295001A (en) Storage element and memory
JP2012074716A (en) Storage element and memory
JP4187021B2 (en) Memory element and memory

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130426