JP2012070267A - High frequency signal processor - Google Patents

High frequency signal processor Download PDF

Info

Publication number
JP2012070267A
JP2012070267A JP2010214208A JP2010214208A JP2012070267A JP 2012070267 A JP2012070267 A JP 2012070267A JP 2010214208 A JP2010214208 A JP 2010214208A JP 2010214208 A JP2010214208 A JP 2010214208A JP 2012070267 A JP2012070267 A JP 2012070267A
Authority
JP
Japan
Prior art keywords
node
frequency signal
signal processing
antenna
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010214208A
Other languages
Japanese (ja)
Inventor
Masao Kondo
将夫 近藤
Yasuhisa Yamamoto
靖久 山本
Satoshi Sakurai
智 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010214208A priority Critical patent/JP2012070267A/en
Publication of JP2012070267A publication Critical patent/JP2012070267A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize miniaturization of a high frequency signal processor.SOLUTION: For example, a packaged high frequency front end module 9 is composed of semiconductor chips 31, 7, and 12 only. Electric power amplifiers 2a, 2b for respectively different bands and their output impedance adjustment circuits 41a, 41b are formed on the semiconductor chip 31. An antenna switch 62 which switches transmission and reception for each band is formed on the semiconductor chip 7. Low noise amplifiers 11a, 11b for each band are formed on the semiconductor chip 12. Outside of the package, low pass filters 5a, 5b for each band are connected in parallel between the antenna switch 62 and an antenna 8. Band pass filters 10a, 10b for each band are connected to output nodes of the low noise amplifiers 11a, 11b, respectively.

Description

本発明は、高周波信号処理装置に関し、特に、携帯電話機において高周波フロントエンド部を担う高周波信号処理装置に適用して有効な技術に関する。   The present invention relates to a high-frequency signal processing device, and more particularly to a technique that is effective when applied to a high-frequency signal processing device serving as a high-frequency front end unit in a mobile phone.

例えば、特許文献1には、W−CDMA(Wideband Code Division Multiple Access)、GSM(Global System for Mobile communication)、およびDCS(Digital Cellular System)に対応したマルチモード高周波回路が示されている。当該文献の図16において、GSMやDCSの送信時には、電力増幅器からの送信信号がロウパスフィルタとスイッチを介してアンテナに伝送され、受信時には、アンテナからの受信信号がスイッチとバンドパスフィルタを介して伝送される。また、W−CDMAの送信時には、電力増幅器からの送信信号がデュプレクサとスイッチを介してアンテナに伝送され、受信時には、アンテナからの受信信号がスイッチとデュプレクサを介して伝送される。   For example, Patent Document 1 discloses a multi-mode high-frequency circuit corresponding to W-CDMA (Wideband Code Division Multiple Access), GSM (Global System for Mobile communication), and DCS (Digital Cellular System). In FIG. 16 of this document, during transmission of GSM or DCS, a transmission signal from the power amplifier is transmitted to the antenna via the low-pass filter and the switch, and during reception, a reception signal from the antenna passes through the switch and the band-pass filter. Is transmitted. Also, during W-CDMA transmission, a transmission signal from the power amplifier is transmitted to the antenna via the duplexer and the switch, and during reception, a reception signal from the antenna is transmitted via the switch and the duplexer.

特開2006−340257号公報JP 2006-340257 A

図1は、本発明の前提として検討した高周波信号処理装置の概略構成例を示すブロック図であり、GSM/DCS方式に対応した携帯電話機の高周波フロントエンド周りを示すものである。図1において、1a,1bは電力増幅器の入力インピーダンス整合回路、2a,2bは送信用電力増幅器、3は半導体チップである。4a,4bは電力増幅器の出力インピーダンス整合回路、5a,5bはロウパスフィルタ、6はSP4T(Single pole 4 throw)型アンテナスイッチ、7は半導体チップ、8はアンテナである。9は高周波フロントエンドモジュール(又は電力増幅器モジュール)であり、配線基板(プリント基板PCB)等がレジン等で封止されることでパッケージ化されている。10a,10bはバンドパスフィルタ、11a,11bは受信用低雑音増幅器、12は半導体チップである。   FIG. 1 is a block diagram showing a schematic configuration example of a high-frequency signal processing device studied as a premise of the present invention, and shows the periphery of a high-frequency front end of a mobile phone compatible with the GSM / DCS system. In FIG. 1, 1a and 1b are input impedance matching circuits of a power amplifier, 2a and 2b are transmission power amplifiers, and 3 is a semiconductor chip. 4a and 4b are output impedance matching circuits of the power amplifier, 5a and 5b are low-pass filters, 6 is an SP4T (Single pole 4 throw) type antenna switch, 7 is a semiconductor chip, and 8 is an antenna. Reference numeral 9 denotes a high-frequency front end module (or power amplifier module), which is packaged by sealing a wiring board (printed circuit board PCB) or the like with a resin or the like. 10a and 10b are band-pass filters, 11a and 11b are low-noise amplifiers for reception, and 12 is a semiconductor chip.

入力インピーダンス整合回路1、送信用電力増幅器2、出力インピーダンス整合回路41、ロウパスフィルタ5、バンドパスフィルタ10、受信用低雑音増幅器11に関しては、低周波(GSM)バンドと高周波(DCS)バンドに対応して、それぞれ1対ずつ配置されており、符号に「a」が付いているものは低周波バンド用、「b」がついているものは高周波バンド用である。入力インピーダンス整合回路1a,1bと電力増幅器2a,2bは半導体チップ3上に、アンテナスイッチ6は半導体チップ7上に集積されている。それらの半導体チップは、出力インピーダンス整合回路4a,4bおよびロウパスフィルタ5a,5bと共に、高周波フロントエンドモジュール9の配線基板上に実装されている。出力インピーダンス整合回路4a,4bおよびロウパスフィルタ5a,5bは、例えばSMD(surface mounted device)部品と配線基板上の金属膜パターンよりなる。低雑音増幅器11a,11bは半導体チップ12上に集積され、その半導体チップ12は、バンドパスフィルタ10a,10bと共に、高周波フロントエンドモジュール9外の配線基板上に実装されている。   The input impedance matching circuit 1, the transmission power amplifier 2, the output impedance matching circuit 41, the low pass filter 5, the band pass filter 10, and the reception low noise amplifier 11 are divided into a low frequency (GSM) band and a high frequency (DCS) band. Correspondingly, each pair is arranged, and those with “a” in the code are for the low frequency band and those with “b” are for the high frequency band. The input impedance matching circuits 1a and 1b and the power amplifiers 2a and 2b are integrated on the semiconductor chip 3, and the antenna switch 6 is integrated on the semiconductor chip 7. These semiconductor chips are mounted on the wiring board of the high-frequency front end module 9 together with the output impedance matching circuits 4a and 4b and the low-pass filters 5a and 5b. The output impedance matching circuits 4a and 4b and the low-pass filters 5a and 5b are composed of, for example, SMD (surface mounted device) parts and a metal film pattern on the wiring board. The low noise amplifiers 11a and 11b are integrated on the semiconductor chip 12, and the semiconductor chip 12 is mounted on a wiring board outside the high frequency front end module 9 together with the bandpass filters 10a and 10b.

図2は、本発明の前提として検討した他の高周波信号処理装置の概略構成例を示すブロック図であり、W−CDMA方式に対応した携帯電話機における高周波フロントエンド周りを示すものである。符号の1〜12が示す部分の名称は、図1の場合と同じである。61はSP2T(Single pole 2 throw)型アンテナスイッチ、13a,13bはアイソレータ、14a,14bはデュプレクサである。符号1〜12が示す部分は、図1の場合と同様な構成、配置となっている。アンテナスイッチ61は2個の受信用端子と1個のアンテナ用端子を有する。アイソレータ13a,13bおよびデュプレクサ14a,14bは例えばSMD部品であり、高周波フロントエンドモジュール9の配線基板上に配置されている。図1の場合と同様に、符号に「a」が付いているものは低周波バンド用、「b」がついているものは高周波バンド用である。低雑音増幅器11a,11bは半導体チップ12上に集積されている。その半導体チップ12は、図1の場合と同様に、バンドパスフィルタ10a,10bと共に、高周波フロントエンドモジュール9外の配線基板上に配置されている。   FIG. 2 is a block diagram showing a schematic configuration example of another high-frequency signal processing device studied as a premise of the present invention, and shows the periphery of the high-frequency front end in a mobile phone compatible with the W-CDMA system. The names of the parts indicated by reference numerals 1 to 12 are the same as those in FIG. 61 is an SP2T (Single pole 2 throw) type antenna switch, 13a and 13b are isolators, and 14a and 14b are duplexers. The parts indicated by reference numerals 1 to 12 have the same configuration and arrangement as in FIG. The antenna switch 61 has two reception terminals and one antenna terminal. The isolators 13a and 13b and the duplexers 14a and 14b are, for example, SMD components, and are disposed on the wiring board of the high-frequency front end module 9. As in the case of FIG. 1, those with “a” in the reference are for the low frequency band, and those with “b” are for the high frequency band. The low noise amplifiers 11 a and 11 b are integrated on the semiconductor chip 12. The semiconductor chip 12 is arranged on the wiring board outside the high-frequency front end module 9 together with the bandpass filters 10a and 10b, as in the case of FIG.

ここで、図1および図2のような構成例を用いた場合、例えば次のような問題が生じる恐れがある。高周波信号処理装置の小型化を図るためには、全ての部品を単一、もしくは複数の半導体チップ上に集積化することが望ましい。また、そうすることにより、配線基板上の配線等の容易化や場合によっては配線基板の削除が可能となり、パッケージ組み立て工程の簡略化ができるので、製造コストを低減できる。しかしながら、現実的には、高周波信号処理装置に半導体チップ上への集積が困難な回路、部品が含まれるため、それが困難となっている。通常、図1、図2に示したように、高周波フロントエンドモジュール9のうち、電力増幅器とその入力インピーダンス整合回路、アンテナスイッチおよび低雑音増幅器は半導体チップ上に形成されているが、出力インピーダンス整合回路、ロウパスフィルタ、バンドパスフィルタ、デュプレクサ等は、SMD部品等を用いて配線基板上に形成されている。例えば、半導体チップとして、集積化や低コスト化が容易なシリコンチップを用いた場合、シリコン基板のノイズ特性や損失特性等の面から特にフィルタ回路のオンチップ化は容易でない。その結果、高周波信号処理装置を小型化することが困難になっている。また、組み立て工程が複雑となり、製造コストも高くなる。   Here, when the configuration examples as shown in FIGS. 1 and 2 are used, for example, the following problems may occur. In order to reduce the size of the high-frequency signal processing device, it is desirable to integrate all components on a single or a plurality of semiconductor chips. In addition, by doing so, the wiring on the wiring board can be facilitated and the wiring board can be deleted in some cases, and the package assembly process can be simplified, so that the manufacturing cost can be reduced. However, practically, since the high-frequency signal processing device includes circuits and components that are difficult to integrate on a semiconductor chip, this is difficult. As shown in FIG. 1 and FIG. 2, the power amplifier, its input impedance matching circuit, antenna switch, and low noise amplifier of the high frequency front end module 9 are usually formed on a semiconductor chip. A circuit, a low-pass filter, a band-pass filter, a duplexer, and the like are formed on the wiring board using SMD components. For example, when a silicon chip that can be easily integrated and reduced in cost is used as a semiconductor chip, it is not easy to make the filter circuit on-chip particularly in terms of noise characteristics and loss characteristics of the silicon substrate. As a result, it is difficult to reduce the size of the high-frequency signal processing device. In addition, the assembly process becomes complicated and the manufacturing cost increases.

そこで、図1および図2の構成例に対して更なる小型化、低コストを図るため、半導体チップに集積できる部品のみを高周波フロントエンドモジュール9としてパッケージ化し、それ以外の部品をパッケージ外に配置することが考えられる。図3〜図5は、本発明の前提として検討した更に他の高周波信号処理装置の概略構成例を示すブロック図である。図3および図4は、GSM/DCS方式に対応した携帯電話機の高周波フロントエンド周りを示すものであり、図5は、W−CDMA方式に対応した携帯電話機における高周波フロントエンド周りを示すものである。   Therefore, in order to further reduce the size and cost of the configuration example of FIG. 1 and FIG. 2, only the components that can be integrated on the semiconductor chip are packaged as the high-frequency front end module 9, and other components are arranged outside the package. It is possible to do. 3 to 5 are block diagrams showing schematic configuration examples of still another high-frequency signal processing device studied as a premise of the present invention. 3 and 4 show the periphery of the high-frequency front end of the mobile phone that supports the GSM / DCS system, and FIG. 5 shows the periphery of the high-frequency front end of the mobile phone that supports the W-CDMA system. .

まず、図3において、符号の1〜12が示す部分の名称は、図1の場合と同じである。図3では、図1における3個の半導体チップ3,7,12が1個の配線基板上に実装され、パッケージ化された高周波フロントエンドモジュール9を構成している。また、図1における出力インピーダンス整合回路4a,4b、ロウパスフィルタ5a,5b、および受信系のバンドパスフィルタ10a,10bはパッケージ外に配置されている。図4では、図3と異なり、送信用電力増幅器2a,2b等が形成された半導体チップ31上に出力インピーダンス整合回路41a,41bが集積され、これによって図3における外付けの出力インピーダンス整合回路4a,4bが削除されている。一方、図5では、図2における3個の半導体チップ3,7,12が高周波フロントエンドモジュール9の配線基板上でパッケージ化され、半導体チップ上に集積することが困難な、アイソレータ13a,13b、デュプレクサ14a,14b、および受信系のバンドパスフィルタ10a,10bがパッケージ外に配置されている。この際に、図4の場合と同様に、出力インピーダンス整合回路41a,41bは、半導体チップ31上に集積されている。   First, in FIG. 3, the names of portions indicated by reference numerals 1 to 12 are the same as those in FIG. In FIG. 3, the three semiconductor chips 3, 7, and 12 in FIG. 1 are mounted on one wiring board to constitute a packaged high frequency front end module 9. Further, the output impedance matching circuits 4a and 4b, the low-pass filters 5a and 5b, and the reception band-pass filters 10a and 10b in FIG. 1 are arranged outside the package. 4, unlike FIG. 3, the output impedance matching circuits 41a and 41b are integrated on the semiconductor chip 31 on which the transmission power amplifiers 2a and 2b and the like are formed, whereby the external output impedance matching circuit 4a in FIG. , 4b are deleted. On the other hand, in FIG. 5, the three semiconductor chips 3, 7, and 12 in FIG. 2 are packaged on the wiring board of the high-frequency front end module 9, and are difficult to integrate on the semiconductor chip, isolators 13 a, 13 b, Duplexers 14a and 14b and reception band-pass filters 10a and 10b are arranged outside the package. At this time, as in the case of FIG. 4, the output impedance matching circuits 41 a and 41 b are integrated on the semiconductor chip 31.

このように、図3〜図5の構成例を用いると、高周波フロントエンドモジュール9内の部品は半導体チップのみとなるため、その配線基板上の配線の単純化や、場合によっては配線基板の削減が可能となり、モジュールの組み立ての工程を簡単化できる効果がある。しかしながら、これらの方法では、例えば、次のようなことが懸念される。すなわち、これらの構成例での部品配置では、高周波フロントエンドモジュール(パッケージ)9の中にある部品からパッケージ9の外にある部品を経て、再びパッケージ9の中にある部品に至る高周波信号の経路が存在する。たとえば、図3の場合では、パッケージ9内の電力増幅器2a,2bから、パッケージ9外の出力インピーダンス整合回路4a,4b、および、ロウパスフィルタ5a,5bを経て、再びパッケージ9内のアンテナスイッチ6に至る経路と、パッケージ9内のアンテナスイッチ6から、パッケージ9外のバンドパスフィルタ10a,10bを経て、再びパッケージ9内の低雑音増幅器11a,11bに至る経路が存在する。   As described above, when the configuration examples of FIGS. 3 to 5 are used, the components in the high-frequency front-end module 9 are only semiconductor chips. Therefore, the wiring on the wiring board is simplified and, in some cases, the wiring board is reduced. This makes it possible to simplify the module assembly process. However, in these methods, for example, there are concerns about the following. That is, in the component arrangement in these configuration examples, the path of the high frequency signal from the component in the high frequency front end module (package) 9 through the component outside the package 9 to the component in the package 9 again. Exists. For example, in the case of FIG. 3, the antenna switch 6 in the package 9 is again passed from the power amplifiers 2a and 2b in the package 9 through the output impedance matching circuits 4a and 4b outside the package 9 and the low-pass filters 5a and 5b. And a path from the antenna switch 6 in the package 9 to the low-noise amplifiers 11a and 11b in the package 9 again through the band-pass filters 10a and 10b outside the package 9.

また、図4の場合でも、パッケージ9内からロウパスフィルタ5a,5bを経て、再びパッケージ9内に戻る経路と、パッケージ9内からバンドパスフィルタ10a,10bを経て、再びパッケージ9内に戻る経路が存在する。同様に、図5の場合でも、パッケージ9内からアイソレータ13a,13bおよびデュプレクサ14a,14bを経て、再びパッケージ9内に戻る経路と、パッケージ9内からデュプレクサ14a,14bおよびバンドパスフィルタ10a,10bを経て、再びパッケージ9内に戻る経路が存在する。このように、パッケージ9内から外に出した配線をもう一度パッケージ9内に戻す経路が存在すると、半導体チップや配線の配置が複雑となる。また、半導体チップ、配線基板のパッド数やパッケージのピン数が増加する。その結果、小型化、低コスト化、設計の容易化に対する障害となる。   Also in the case of FIG. 4, the route from the package 9 through the low-pass filters 5 a and 5 b to the package 9 again, and the route from the package 9 to the package 9 through the band-pass filters 10 a and 10 b again. Exists. Similarly, in the case of FIG. 5, the path from the package 9 through the isolators 13a and 13b and the duplexers 14a and 14b to the package 9 again, and the duplexers 14a and 14b and the bandpass filters 10a and 10b from the package 9 are connected. Then, there is a path that returns to the package 9 again. As described above, if there is a path for returning the wiring that has been taken out of the package 9 to the package 9 again, the arrangement of the semiconductor chip and the wiring becomes complicated. In addition, the number of semiconductor chips, wiring board pads, and package pins increases. As a result, it becomes an obstacle to miniaturization, cost reduction, and ease of design.

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、高周波信号処理装置の小型化を実現することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The present invention has been made in view of the above, and one of its purposes is to realize miniaturization of a high-frequency signal processing device. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of a typical embodiment will be briefly described as follows.

本実施の形態による高周波信号処理装置は、第1および第2アンテナスイッチ回路と、第1および第2電力増幅回路と、第1および第2整合回路と、第1および第2フィルタ(例えば共にロウパスフィルタ)とを有するものとなっている。第1電力増幅回路は、第1送信信号を増幅し、その出力信号は第1整合回路によるインピーダンス整合を経たのち第1アンテナスイッチ回路の第1送信ノード入力され、第1アンテナスイッチ回路の第1アンテナ接続ノードから送信される。同様に、第2電力増幅回路は、第2送信信号を増幅し、その出力信号は第2整合回路によるインピーダンス整合を経たのち第2アンテナスイッチ回路の第2送信ノード入力され、第2アンテナスイッチ回路の第2アンテナ接続ノードから送信される。このような構成において、当該高周波信号処理装置は、第1フィルタが第1アンテナ接続ノードとアンテナの間に接続され、第2フィルタが第2アンテナ接続ノードとアンテナの間に接続されることが特徴となっている。   The high-frequency signal processing device according to the present embodiment includes a first and second antenna switch circuit, a first and second power amplifier circuit, a first and second matching circuit, and first and second filters (for example, both low Pass filter). The first power amplifier circuit amplifies the first transmission signal, and the output signal is input to the first transmission node of the first antenna switch circuit after undergoing impedance matching by the first matching circuit. Sent from the antenna connection node. Similarly, the second power amplifier circuit amplifies the second transmission signal, and the output signal is input to the second transmission node of the second antenna switch circuit after impedance matching by the second matching circuit. From the second antenna connection node. In such a configuration, the high-frequency signal processing device is characterized in that the first filter is connected between the first antenna connection node and the antenna, and the second filter is connected between the second antenna connection node and the antenna. It has become.

例えば、第1および第2電力増幅回路と第1および第2整合回路と第1および第2アンテナスイッチ回路を1個のパッケージで実現した場合、第1および第2フィルタをアンテナスイッチ回路の送信ノード側でなくアンテナ接続ノード側に配置することで、パッケージから外部に出て再びパッケージに戻る配線経路を無くすことができる。これによって、高周波信号処理装置の小型化や低コスト化が可能となる。また、第1および第2整合回路は、第1および第2電力増幅回路と同一の半導体チップ上に形成することが望ましい。これによって、パッケージ内に半導体チップ以外の受動部品等を搭載する必要が無くなり、高周波信号処理装置の更なる小型化や低コスト化が可能となる。   For example, when the first and second power amplifier circuits, the first and second matching circuits, and the first and second antenna switch circuits are realized in one package, the first and second filters are transmitted from the transmission node of the antenna switch circuit. By arranging on the antenna connection node side instead of the wiring side, it is possible to eliminate a wiring path that goes out of the package and returns to the package. As a result, the high-frequency signal processing device can be reduced in size and cost. The first and second matching circuits are preferably formed on the same semiconductor chip as the first and second power amplifier circuits. As a result, it is not necessary to mount passive components other than the semiconductor chip in the package, and the high-frequency signal processing device can be further reduced in size and cost.

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、高周波信号処理装置の小型化が実現可能になる。   Of the inventions disclosed in the present application, the effects obtained by the representative embodiments will be briefly described. This makes it possible to reduce the size of the high-frequency signal processing device.

本発明の前提として検討した高周波信号処理装置の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the high frequency signal processing apparatus examined as a premise of this invention. 本発明の前提として検討した他の高周波信号処理装置の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the other high frequency signal processing apparatus examined as a premise of this invention. 本発明の前提として検討した更に他の高周波信号処理装置の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the other high frequency signal processing apparatus examined as a premise of this invention. 本発明の前提として検討した更に他の高周波信号処理装置の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the other high frequency signal processing apparatus examined as a premise of this invention. 本発明の前提として検討した更に他の高周波信号処理装置の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the other high frequency signal processing apparatus examined as a premise of this invention. 本発明の実施の形態1による高周波信号処理装置において、図20を拡張した構成例を示すブロック図である。FIG. 21 is a block diagram illustrating a configuration example in which FIG. 20 is expanded in the high-frequency signal processing device according to the first embodiment of the present invention. 本発明の実施の形態3による高周波信号処理装置において、その概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example in the high frequency signal processing apparatus by Embodiment 3 of this invention. 本発明の実施の形態4による高周波信号処理装置において、その概略構成例を示すブロック図である。In the high frequency signal processing device according to the fourth embodiment of the present invention, it is a block diagram showing a schematic configuration example. 本発明の実施の形態5による高周波信号処理装置において、その概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example in the high frequency signal processing apparatus by Embodiment 5 of this invention. 本発明の実施の形態6による高周波信号処理装置において、その概略構成例を示すブロック図である。In the high frequency signal processing device according to Embodiment 6 of the present invention, FIG. 本発明の実施の形態8による高周波信号処理装置において、その概略構成例を示すブロック図である。In the high frequency signal processing device according to the eighth embodiment of the present invention, it is a block diagram showing a schematic configuration example thereof. 本発明の実施の形態9による高周波信号処理装置において、その概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example in the high frequency signal processing apparatus by Embodiment 9 of this invention. 本発明の実施の形態2による高周波信号処理装置において、その概略構成例を示すブロック図である。In the high frequency signal processing apparatus by Embodiment 2 of this invention, it is a block diagram which shows the schematic structural example. 本発明の実施の形態10による高周波信号処理装置において、その概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example in the high frequency signal processing apparatus by Embodiment 10 of this invention. 図6の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図である。FIG. 7 is a perspective view illustrating a schematic external example of a high-frequency front end module in the high-frequency signal processing device of FIG. 6. 図9の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図である。FIG. 10 is a perspective view illustrating a schematic external example of a high-frequency front end module in the high-frequency signal processing device of FIG. 9. 本発明の実施の形態7による高周波信号処理装置において、図9に示した高周波フロントエンドモジュールの他の概略的な外形例を示す斜視図である。FIG. 10 is a perspective view showing another schematic external example of the high-frequency front end module shown in FIG. 9 in the high-frequency signal processing device according to Embodiment 7 of the present invention. 図11の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図である。It is a perspective view which shows the schematic external example of the high frequency front end module in the high frequency signal processing apparatus of FIG. 本発明の実施の形態1による高周波信号処理装置において、そのアンテナ周りの分岐経路の影響を説明する図である。It is a figure explaining the influence of the branch path | route around the antenna in the high frequency signal processing apparatus by Embodiment 1 of this invention. 本発明の実施の形態1による高周波信号処理装置において、その概略構成例を示すブロック図である。1 is a block diagram illustrating a schematic configuration example of a high-frequency signal processing device according to a first embodiment of the present invention. 本発明の実施の形態11による高周波信号処理装置において、その概略構成例を示すブロック図である。In the high frequency signal processing device according to Embodiment 11 of the present invention, it is a block diagram showing a schematic configuration example thereof. 本発明の実施の形態12による高周波信号処理装置において、その概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example in the high frequency signal processing apparatus by Embodiment 12 of this invention. 図6および図15における出力インピーダンス整合回路周りの概略構成例を示す回路図である。FIG. 16 is a circuit diagram illustrating a schematic configuration example around an output impedance matching circuit in FIGS. 6 and 15.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   In the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant, and one is the other. Some or all of the modifications, details, supplementary explanations, and the like exist. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

(実施の形態1)
《本実施の形態による高周波信号処理装置の基本構成(タイプ1)》
図20は、本発明の実施の形態1による高周波信号処理装置において、その概略構成例を示すブロック図である。図20に示す高周波信号処理装置は、例えば、TDD(Time Division Duplex)方式で通信を行う1個のバンド(帯域)に対応した構成となっており、高周波フロントエンドモジュール9と、ロウパスフィルタ5aと、バンドパスフィルタ10aと、アンテナ8を備えている。高周波フロントエンドモジュール9は、配線基板(プリント基板PCB)上に3個の半導体チップ34,7,12が実装されると共に、各半導体チップが配線基板もしくはボンディングワイヤを介して適宜接続された構成となっている。高周波フロントエンドモジュール9は、レジン等で封止されることでパッケージ化されている。ロウパスフィルタ5aは、代表的には積層セラミック技術を用いてインダクタや容量が形成されたSMD部品等であり、バンドパスフィルタ10aは、代表的にはSAW(Surface Acoustic Wave)フィルタや誘電体フィルタ等である。
(Embodiment 1)
<< Basic configuration of high-frequency signal processing apparatus according to this embodiment (type 1) >>
FIG. 20 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 1 of the present invention. The high-frequency signal processing device shown in FIG. 20 has a configuration corresponding to, for example, one band (band) that performs communication using a TDD (Time Division Duplex) method, and includes a high-frequency front-end module 9 and a low-pass filter 5a. A band-pass filter 10 a and an antenna 8. The high-frequency front end module 9 has a configuration in which three semiconductor chips 34, 7, and 12 are mounted on a wiring board (printed circuit board PCB), and each semiconductor chip is appropriately connected via a wiring board or bonding wires. It has become. The high frequency front end module 9 is packaged by being sealed with a resin or the like. The low-pass filter 5a is typically an SMD component or the like in which an inductor or a capacitor is formed using multilayer ceramic technology, and the band-pass filter 10a is typically a SAW (Surface Acoustic Wave) filter or a dielectric filter. Etc.

半導体チップ34は、入力インピーダンス整合回路1aと、その出力を入力とする送信用電力増幅器2aと、その出力を入力とする出力インピーダンス整合回路41aを備える。半導体チップ12は、受信用低雑音増幅器11aを備える。半導体チップ7は、送信端子、受信端子およびアンテナ用端子を持つ1個のSPDT(Single poles double throw)型のアンテナスイッチ61を備える。アンテナスイッチ61の送信端子には、出力インピーダンス整合回路41aの出力ノードが接続され、受信端子には受信用低雑音増幅器11aの入力ノードが接続される。アンテナスイッチ61のアンテナ用端子には、ロウパスフィルタ5aを介してアンテナ8が接続される。また、バンドパスフィルタ10aは、受信用低雑音増幅器11aの出力ノードに接続される。   The semiconductor chip 34 includes an input impedance matching circuit 1a, a transmission power amplifier 2a having the output as an input, and an output impedance matching circuit 41a having the output as an input. The semiconductor chip 12 includes a reception low noise amplifier 11a. The semiconductor chip 7 includes one SPDT (Single poles double throw) type antenna switch 61 having a transmission terminal, a reception terminal, and an antenna terminal. An output node of the output impedance matching circuit 41a is connected to the transmission terminal of the antenna switch 61, and an input node of the reception low noise amplifier 11a is connected to the reception terminal. The antenna 8 is connected to the antenna terminal of the antenna switch 61 through the low-pass filter 5a. The band pass filter 10a is connected to the output node of the reception low noise amplifier 11a.

送信時には、送信用のミキサ回路等(図示せず)からの送信用の高周波信号が入力インピーダンス整合回路1aを介して電力増幅器2aに入力され、電力増幅器2aによって増幅されたのち、出力インピーダンス整合回路41a、アンテナスイッチ61、およびロウパスフィルタ5aを介してアンテナ8から出力される。この際に、出力インピーダンス整合回路41aは、電力増幅器2aの比較的低い出力インピーダンスをアンテナスイッチ61の入力インピーダンス(50Ω等)に整合させる。ロウパスフィルタ5aは、電力増幅器2aの非線形性等によって生じ得る高調波成分を低減する。また、場合によっては、アンテナスイッチ61によって生じる高調波成分も低減する。一方、受信時には、アンテナ8からの受信用の高周波信号がロウパスフィルタ5aおよびアンテナスイッチ61を介して低雑音増幅器11aに入力される。この際に、ロウパスフィルタ5aは、受信用の高周波信号に含まれる恐れがある高調波成分等を低減する。低雑音増幅器11aは、受信用の高周波信号を低雑音で増幅し、その出力信号はバンドパスフィルタ10aを介して必要な帯域に制限されたのち、受信用のミキサ回路等(図示せず)に伝送される。   At the time of transmission, a high frequency signal for transmission from a transmission mixer circuit or the like (not shown) is input to the power amplifier 2a via the input impedance matching circuit 1a, amplified by the power amplifier 2a, and then output impedance matching circuit 41a, antenna switch 61, and low-pass filter 5a. At this time, the output impedance matching circuit 41a matches the relatively low output impedance of the power amplifier 2a with the input impedance (such as 50Ω) of the antenna switch 61. The low-pass filter 5a reduces harmonic components that may be generated by the nonlinearity of the power amplifier 2a. In some cases, harmonic components generated by the antenna switch 61 are also reduced. On the other hand, at the time of reception, a high frequency signal for reception from the antenna 8 is input to the low noise amplifier 11a through the low pass filter 5a and the antenna switch 61. At this time, the low-pass filter 5a reduces harmonic components that may be included in the high-frequency signal for reception. The low noise amplifier 11a amplifies a high frequency signal for reception with low noise, and its output signal is limited to a necessary band via the band pass filter 10a, and then is supplied to a reception mixer circuit or the like (not shown). Is transmitted.

このような構成において、本実施の形態による高周波信号処理装置の主要な特徴は、オンチップ化可能な部品は半導体チップに集積すると共に、高周波フロントエンドモジュール(パッケージ)9をできる限り当該半導体チップのみで構成し、オンチップ化が困難な部品は表面実装部品等としてパッケージ外に配置すると共に、パッケージから出た配線が、再びパッケージに戻ることが無いように各部品の接続関係を工夫した点にある。具体的な特徴は、(1)出力インピーダンス整合回路41aが例えばトランスフォーマ等を用いてオンチップ化された点、(2)ロウパスフィルタ5aがアンテナスイッチ61とアンテナ8の間に配置された点にある。また、ここでは更に、(3)バンドパスフィルタ10aが低雑音増幅器11aの出力側に配置された点も特徴となっている。   In such a configuration, the main features of the high-frequency signal processing device according to the present embodiment are that on-chip components are integrated on a semiconductor chip, and the high-frequency front-end module (package) 9 is limited to the semiconductor chip as much as possible. The parts that are difficult to make on-chip are placed outside the package as surface mount parts, etc., and the connection relation of each part is devised so that the wiring coming out of the package does not return to the package again is there. Specific features are (1) the output impedance matching circuit 41a is on-chip using, for example, a transformer, and (2) the low-pass filter 5a is disposed between the antenna switch 61 and the antenna 8. is there. Further, it is also characterized in that (3) the band pass filter 10a is arranged on the output side of the low noise amplifier 11a.

ここで、上記(3)に関し、通常は、図1に示したようにバンドパスフィルタ10aは低雑音増幅器11aの入力側に配置されているが、それは、アンテナ8を経由して入ってきた妨害波をバンドパスフィルタ10aで除去することにより低雑音増幅器11aに入らないようにするためである。パワーの大きな妨害波が低雑音増幅器11aに入力された場合、線型に増幅できる電力範囲を超えることにより、増幅特性に歪みが生じて信号特性を劣化させる可能性がある。図20の構成例では、バンドパスフィルタ10aが低雑音増幅器11aの出力側に配置されているため、大きな妨害波が低雑音増幅器に入る可能性がある。しかしながら、例えば低雑音増幅器11aの寸法を大きくし、妨害波の入力による増幅歪を生じ難くすることなどで、信号特性の劣化を抑制することが可能である。   Here, regarding the above (3), normally, as shown in FIG. 1, the band-pass filter 10a is arranged on the input side of the low-noise amplifier 11a. This is to prevent the waves from entering the low noise amplifier 11a by removing the waves with the bandpass filter 10a. When a high-power interference wave is input to the low-noise amplifier 11a, there is a possibility that the amplification characteristic is distorted and the signal characteristic is deteriorated by exceeding the power range that can be amplified linearly. In the configuration example of FIG. 20, since the bandpass filter 10a is arranged on the output side of the low noise amplifier 11a, a large interference wave may enter the low noise amplifier. However, it is possible to suppress the deterioration of the signal characteristics by increasing the size of the low noise amplifier 11a and making it difficult to cause amplification distortion due to the input of an interference wave.

《本実施の形態による高周波信号処理装置の基本構成(タイプ1’)》
図6は、本発明の実施の形態1による高周波信号処理装置において、図20を拡張した構成例を示すブロック図である。図6に示す高周波信号処理装置は、例えば、それぞれTDD(Time Division Duplex)方式で通信を行う2個のバンドに対応した構成となっており、前述した図20の回路構成を2系統備えたような構成例となっている。2個のバンドの一方(低周波バンドと称す)は、例えば、略824MHz〜略915MHzの送信周波数と、略869MHz〜略960MHzの受信周波数を持つGSM(Global System for Mobile Communications)用のバンドである。2個のバンドの他方(高周波バンドと称す)は、例えば、略1710MHz〜略1910MHzの送信周波数と、略1805MHz〜略1990MHzの受信周波数を持つDCS(Digital Cellular System)用のバンドである。
<< Basic configuration of high-frequency signal processing apparatus according to this embodiment (type 1 ') >>
FIG. 6 is a block diagram showing a configuration example in which FIG. 20 is expanded in the high-frequency signal processing device according to Embodiment 1 of the present invention. The high-frequency signal processing device shown in FIG. 6 has a configuration corresponding to, for example, two bands each performing communication by a TDD (Time Division Duplex) method, and seems to have two systems of the circuit configuration of FIG. This is a simple configuration example. One of the two bands (referred to as a low frequency band) is a band for GSM (Global System for Mobile Communications) having a transmission frequency of about 824 MHz to about 915 MHz and a reception frequency of about 869 MHz to about 960 MHz, for example. . The other of the two bands (referred to as a high frequency band) is, for example, a band for DCS (Digital Cellular System) having a transmission frequency of about 1710 MHz to about 1910 MHz and a reception frequency of about 1805 MHz to about 1990 MHz.

図6に示す高周波信号処理装置は、配線基板上に3個の半導体チップ31,7,12が実装された高周波フロントエンドモジュール9と、2個のロウパスフィルタ5a,5bと、2個のバンドパスフィルタ10a,10bと、アンテナ8を備えている。高周波フロントエンドモジュール9は、レジン等で封止されることでパッケージ化されている。半導体チップ31は、前述した図20の半導体チップ34内の回路構成を2系統持ち、2個の入力インピーダンス整合回路1a,1b、送信用電力増幅器2a,2b、出力インピーダンス整合回路41a,41bを備えている。符号に「a」が付いているものは低周波バンド用、「b」がついているものは高周波バンド用である。同様に、半導体チップ12は、低周波バンド用の受信用低雑音増幅器11aと、高周波バンド用の受信用低雑音増幅器11bを備える。   The high-frequency signal processing device shown in FIG. 6 includes a high-frequency front end module 9 in which three semiconductor chips 31, 7, and 12 are mounted on a wiring board, two low-pass filters 5a and 5b, and two bands. Path filters 10a and 10b and an antenna 8 are provided. The high frequency front end module 9 is packaged by being sealed with a resin or the like. The semiconductor chip 31 has two circuit configurations in the semiconductor chip 34 of FIG. 20 described above, and includes two input impedance matching circuits 1a and 1b, transmission power amplifiers 2a and 2b, and output impedance matching circuits 41a and 41b. ing. Those with “a” in the code are for the low frequency band, and those with “b” are for the high frequency band. Similarly, the semiconductor chip 12 includes a low-frequency receiving low-noise amplifier 11a and a high-frequency receiving low-noise amplifier 11b.

また、半導体チップ7は、アンテナスイッチ62を備え、アンテナスイッチ62は、低周波バンドおよび高周波バンドに対応して、図20で述べたSPDT型のスイッチを2系統備えている。すなわち、アンテナスイッチ62は、2個の送信端子、2個の受信端子、および2個のアンテナ用端子を備えている。2個の送信端子の一方は、出力インピーダンス整合回路41aの出力ノードが接続され、他方は、出力インピーダンス整合回路41bの出力ノードが接続される。2個の受信端子の一方は、受信用低雑音増幅器11aの入力ノードに接続され、他方は、受信用低雑音増幅器11bの入力ノードに接続される。2個のアンテナ用端子の一方は、低周波バンド用のロウパスフィルタ5aを介してアンテナ8に接続され、他方は、高周波バンド用のロウパスフィルタ5bを介してアンテナ8に共通に接続される。また、受信用低雑音増幅器11aの出力ノードには、低周波用のバンドパスフィルタ10aが接続され、受信用低雑音増幅器11bの出力ノードには、高周波用のバンドパスフィルタ10bが接続される。   Further, the semiconductor chip 7 includes an antenna switch 62, and the antenna switch 62 includes two systems of SPDT type switches described in FIG. 20 corresponding to the low frequency band and the high frequency band. In other words, the antenna switch 62 includes two transmission terminals, two reception terminals, and two antenna terminals. One of the two transmission terminals is connected to the output node of the output impedance matching circuit 41a, and the other is connected to the output node of the output impedance matching circuit 41b. One of the two reception terminals is connected to the input node of the reception low noise amplifier 11a, and the other is connected to the input node of the reception low noise amplifier 11b. One of the two antenna terminals is connected to the antenna 8 via a low-frequency band low-pass filter 5a, and the other is commonly connected to the antenna 8 via a high-frequency band low-pass filter 5b. . A low-frequency bandpass filter 10a is connected to the output node of the reception low noise amplifier 11a, and a high-frequency bandpass filter 10b is connected to the output node of the reception low noise amplifier 11b.

このように、図20の構成例を2個のバンドに拡張した場合、図20で述べた特徴に加えて、(4)アンテナスイッチ62においてアンテナ用端子が2個存在する点と、(5)各アンテナ用端子がそれぞれロウパスフィルタ5a,5bを介してアンテナ8に共通接続される点が特徴となる。なお、前述した低周波バンドと高周波バンドがGSMとDCSの場合、例えば、ロウパスフィルタ5bは、ロウパスフィルタ5aの約2倍程度の通過帯域を備えることになる。   Thus, when the configuration example of FIG. 20 is expanded to two bands, in addition to the features described in FIG. 20, (4) the antenna switch 62 has two antenna terminals, and (5) Each antenna terminal is commonly connected to the antenna 8 via low-pass filters 5a and 5b. When the low frequency band and high frequency band described above are GSM and DCS, for example, the low pass filter 5b has a pass band that is approximately twice that of the low pass filter 5a.

《基本構成(タイプ1および1’)による主な効果》
以上のように、図20や図6の構成例を用いることで、例えば次のような効果が得られる。第1に、高周波フロントエンドモジュール9への部品搭載工程がダイボンディングとワイヤボンディングのみに簡単化できる。また、場合によっては、配線基板を使用せずに高周波フロントエンドモジュール(パッケージ)を構成することも可能である。それらの結果、製造コストの低減が可能となる。第2に、パッケージから出てパッケージ内に戻る高周波信号線がなくなるため、配線の配置が簡単化でき、パッケージの寸法が縮小できる。すなわち、高周波フロントエンドモジュール9の小型化と共に、高周波フロントエンドモジュール9を含む高周波信号処理装置全体の小型化が可能となる。第3に、高周波フロントエンドモジュール9との間の配線経路が簡略化されることから、高周波信号処理装置における設計の容易化が図れる。これの効果に関して、以下、より詳細に説明する。
<< Main effects of basic configuration (type 1 and 1 ') >>
As described above, for example, the following effects can be obtained by using the configuration examples of FIGS. First, the component mounting process on the high-frequency front end module 9 can be simplified only by die bonding and wire bonding. In some cases, a high-frequency front end module (package) can be configured without using a wiring board. As a result, the manufacturing cost can be reduced. Second, since there is no high-frequency signal line coming out of the package and returning into the package, wiring arrangement can be simplified and the package size can be reduced. That is, it is possible to reduce the size of the entire high-frequency signal processing apparatus including the high-frequency front end module 9 as well as the high-frequency front-end module 9. Third, since the wiring path to the high frequency front end module 9 is simplified, the design of the high frequency signal processing apparatus can be facilitated. This effect will be described in more detail below.

まず、第1の効果に関し、前述したように、高周波フロントエンドモジュール(パッケージ)9に搭載される部品は全て半導体チップで構成されることになり、SMD部品等がパッケージに搭載されなくなる。これにより、パッケージへの部品搭載のための工程から、SMD部品等の半田付け工程が削除でき、半導体チップのダイボンディング工程と、半導体チップ間の接続工程を行えばよい。半導体チップ間を接続する際には、配線基板を介して接続したり、場合によっては、配線基板を用いずに、ボンディングワイヤやリードフレームを介して接続したり、あるいはボンディングワイヤによって半導体チップ間を直接接続することも可能である。これによって、製造工程が簡略化できることから、製造コストを低減することができる。また、配線基板を用いる場合には、SMD部品等を搭載しなくなることから、配線層数等の構造を単純化できる。また、配線基板を用いる代わりに例えばリードフレーム等で済ますことも可能である。その結果、製造コストをさらに低減することができる。   First, regarding the first effect, as described above, all components mounted on the high-frequency front-end module (package) 9 are configured by semiconductor chips, and SMD components or the like are not mounted on the package. As a result, the soldering process for SMD components or the like can be eliminated from the process for mounting the component on the package, and the die bonding process for the semiconductor chip and the connection process between the semiconductor chips may be performed. When connecting between semiconductor chips, they are connected via a wiring board, or in some cases, without using a wiring board, they are connected via a bonding wire or a lead frame, or between semiconductor chips by a bonding wire. Direct connection is also possible. As a result, the manufacturing process can be simplified, and the manufacturing cost can be reduced. In addition, when a wiring board is used, SMD components or the like are not mounted, and thus the structure such as the number of wiring layers can be simplified. Further, instead of using a wiring board, for example, a lead frame may be used. As a result, the manufacturing cost can be further reduced.

次に、第2および第3の効果に関し、前述したように、ロウパスフィルタが、アンテナスイッチと出力インピーダンス整合回路の間ではなく、アンテナスイッチとアンテナの間に配置される。更に、低雑音増幅器がパッケージ内に搭載されると共に、低雑音増幅器の入力側ではなく出力側にバンドパスフィルタが配置される。これによって、パッケージから出てパッケージ内に戻る高周波信号線がなくなり、パッケージから配線を引き出すためのパッド数を少なくでき、また配線の配置が簡単化できる。その結果、パッケージの寸法が縮小でき、回路設計も容易になる。なお、低雑音増幅器をパッケージに搭載した場合、アンテナスイッチと低雑音増幅器との間を直接、短距離で接続できる。その結果、その接続配線、すなわち、低雑音増幅器の入力に影響する電磁界の変動(ノイズ)を少なくできるので、低雑音増幅器の出力ノイズを低減できる効果もある。   Next, regarding the second and third effects, as described above, the low-pass filter is disposed between the antenna switch and the antenna, not between the antenna switch and the output impedance matching circuit. Further, a low noise amplifier is mounted in the package, and a band pass filter is arranged on the output side instead of the input side of the low noise amplifier. Thus, there is no high-frequency signal line coming out of the package and returning into the package, the number of pads for drawing the wiring from the package can be reduced, and the arrangement of the wiring can be simplified. As a result, the package size can be reduced and the circuit design is facilitated. When the low noise amplifier is mounted on the package, the antenna switch and the low noise amplifier can be directly connected in a short distance. As a result, the fluctuation (noise) of the electromagnetic field that affects the connection wiring, that is, the input of the low noise amplifier can be reduced, so that the output noise of the low noise amplifier can be reduced.

ところで、本実施の形態による高周波信号処理装置では、図6に示したように、アンテナスイッチとアンテナの間に低周波バンド用と高周波バンド用の2個のロウパスフィルタが並列に接続されることになる。図1等に示したように、通常の場合、信号の分岐は必ずスイッチ(場合によってはダイプレクサ)によって行われているが、その目的の一つは、先端が行き止まりとなる信号経路ができることを防ぐためである。すなわち、信号が伝わる経路に行き止まりの経路がぶら下がった経路構成の場合、行き止まりの経路での損失や、そこからの反射波が本来の信号に重畳されることによる影響が明らかにされていなかったため、そのような経路構成を避けるように設計されていた。一方、本実施の形態による高周波信号処理装置を用いると、スイッチ以外の部分で信号経路の分岐があるため、スイッチがオンとなり信号が伝わる経路に、スイッチがオフとなり行き止まりとなる経路がぶら下がった構成が含まれるようになる。   By the way, in the high frequency signal processing device according to the present embodiment, as shown in FIG. 6, two low pass filters for the low frequency band and the high frequency band are connected in parallel between the antenna switch and the antenna. become. As shown in FIG. 1 and the like, in the normal case, the signal is always branched by a switch (in some cases, a diplexer), but one of the purposes is to prevent a signal path having a dead end at the end. Because. In other words, in the case of a route configuration in which a dead-end route hangs on the route through which the signal is transmitted, the loss due to the dead-end route and the effect of the reflected wave from there being superimposed on the original signal have not been clarified, It was designed to avoid such a path configuration. On the other hand, when the high-frequency signal processing device according to the present embodiment is used, there is a branch of the signal path at a portion other than the switch, so that the path where the switch is turned on and the signal is transmitted and the path where the switch is turned off and the dead end is hung Will be included.

そこで、当該構成の影響について、図19を用いて説明する。図19は、本発明の実施の形態1による高周波信号処理装置において、そのアンテナ周りの分岐経路の影響を説明する図であり、アンテナからアンテナスイッチに至る信号経路が示されると共に、その中の特定ノードA,Bにおけるインピーダンスがスミスチャートにより示されている。図中の符号で、5a,5bはロウパスフィルタ、62はアンテナスイッチ、8はアンテナである。図19の例では、例えば、高周波バンドの送信に伴い、SPDTスイッチの一方において送信端子とアンテナ用端子が接続され、SPDTスイッチの他方においてアンテナ用端子はオフ状態(ハイインピーダンス状態)となっている。これによって、このSPDTスイッチの他方におけるアンテナ用端子が行き止まりの経路の端となる。ここで、この行き止まりの経路の端には、実際には、アンテナスイッチを構成するオフ状態のトランジスタが接続されているので、行き止まりの経路は、等価的に、純虚数成分の高インピーダンスで終端されていることになる。   Therefore, the influence of the configuration will be described with reference to FIG. FIG. 19 is a diagram for explaining the influence of the branch path around the antenna in the high-frequency signal processing device according to the first embodiment of the present invention, showing the signal path from the antenna to the antenna switch, Impedances at nodes A and B are shown by a Smith chart. In the figure, 5a and 5b are low-pass filters, 62 is an antenna switch, and 8 is an antenna. In the example of FIG. 19, for example, with transmission of a high frequency band, the transmission terminal and the antenna terminal are connected in one of the SPDT switches, and the antenna terminal is in an off state (high impedance state) in the other SPDT switch. . As a result, the antenna terminal on the other side of the SPDT switch becomes the end of the dead-end path. Here, since an off-state transistor constituting an antenna switch is actually connected to the end of this dead-end path, the dead-end path is equivalently terminated with a high impedance of a pure imaginary component. Will be.

すなわち、ノードAの位置からアンテナスイッチ側を見たインピーダンスは、高インピーダンスでかつ実数成分がないので、スミスチャートのAに示されているように外周右側に張り付いている。ノードBの位置からアンテナスイッチ側を見たインピーダンスは、ノードAでのインピーダンスにロウパスフィルタを付加したものになっている。ロウパスフィルタはシャント接続された容量とシリーズ接続されたインダクタンスにより構成されている。ノードBでのインピーダンスは、ノードAでのインピーダンスに実数成分がないため、それに容量やインダクタンスを付加しても、やはりスミスチャートのBに示したようにスミスチャートの外周に近い領域の値となる。そのため、ノードBの位置からロウパスフィルタを見た反射率は0.9以上と高くなり、そこに入射する信号電力は小さくなっている。その結果、そこでの損失や、そこからの反射波の重畳による信号の位相ずれの増大を抑えることが可能となるため、当該分岐経路の影響は、問題のない水準となることが本発明者等によって見出された。   That is, since the impedance when the antenna switch side is viewed from the position of the node A is high impedance and has no real number component, it is stuck on the right side of the outer periphery as shown in A of the Smith chart. The impedance when the antenna switch side is viewed from the position of the node B is obtained by adding a low-pass filter to the impedance at the node A. The low-pass filter is composed of a shunt-connected capacitor and a series-connected inductance. Since the impedance at the node B has no real component in the impedance at the node A, even if a capacitance or inductance is added to the impedance at the node A, the impedance is a value close to the outer periphery of the Smith chart as shown in B of the Smith chart. . Therefore, the reflectance when the low-pass filter is viewed from the position of the node B is as high as 0.9 or more, and the signal power incident thereon is small. As a result, it is possible to suppress loss there and increase in signal phase shift due to superposition of reflected waves from the loss, so that the influence of the branch path is at a level with no problem. It was found by.

《基本構成(タイプ1’)の外形例》
図15は、図6の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図である。図15に示す高周波フロントエンドモジュール(パッケージ)9は、実際には、レジン等により封止されているが、構造を分かりやすくするために封止材を省略して表示している。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。それ以外において、91は配線基板(プリント基板PCB)、15a,15bはパッケージ9への入力パッド、16a,16bは電力増幅器の出力インピーダンス整合回路41a,41bとアンテナスイッチ62の送信端子を接続するためのワイヤ、17a,17bはパッケージ9からロウパスフィルタ5a,5bに接続するための入出力パッドである。また、18a,18bは、低雑音増幅器11a,11bからバンドパスフィルタ10a,10bに接続するための出力パッド、19a,19bはアンテナスイッチ62の受信端子と低雑音増幅器11a,11bを接続するためのワイヤである。符号に「a」が付いているものは低周波バンド用、「b」がついているものは高周波バンド用である。パッケージ9内の部品は全て3個の半導体チップ31,7,12上に集積されている。
<< Outline example of basic configuration (Type 1 ') >>
FIG. 15 is a perspective view showing a schematic external example of a high-frequency front end module in the high-frequency signal processing device of FIG. The high-frequency front end module (package) 9 shown in FIG. 15 is actually sealed with a resin or the like, but the sealing material is omitted for easy understanding of the structure. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Otherwise, 91 is a wiring board (printed circuit board PCB), 15a and 15b are input pads to the package 9, 16a and 16b are for connecting the output impedance matching circuits 41a and 41b of the power amplifier and the transmission terminal of the antenna switch 62. The wires 17a and 17b are input / output pads for connecting the package 9 to the low-pass filters 5a and 5b. Reference numerals 18a and 18b denote output pads for connecting the low-noise amplifiers 11a and 11b to the band-pass filters 10a and 10b. Reference numerals 19a and 19b denote connection terminals for the antenna switch 62 and the low-noise amplifiers 11a and 11b. It is a wire. Those with “a” in the code are for the low frequency band, and those with “b” are for the high frequency band. All components in the package 9 are integrated on the three semiconductor chips 31, 7, and 12.

配線基板(プリント基板PCB)91は、例えば、セラミック等の誘電体層や銅等の配線層が積層された構造となっている。半導体チップ31,7,12のそれぞれは、例えば、シリコン基板、SOI(Silicon On Insulator)基板、SOS(Silicon on Sapphire)基板、GaAsを代表とする化合物半導体基板等の中から選択した最適な基板を備え、当該基板上では最適な製造プロセスによって各回路等が形成される。例えば、送信用電力増幅器2a,2bは、シリコン基板やSOI基板上のLD−MOSFET(Laterally Diffused-Metal Oxide Semiconductor Field Effect Transistor)等によって形成され、同一基板上において、出力インピーダンス整合回路41a,41bは、例えば、MIM(Metal Insulator Metal)容量、トランスフォーマ等によって形成される。   The wiring board (printed circuit board PCB) 91 has a structure in which a dielectric layer such as ceramic and a wiring layer such as copper are laminated, for example. Each of the semiconductor chips 31, 7, and 12 is, for example, an optimum substrate selected from a silicon substrate, an SOI (Silicon On Insulator) substrate, an SOS (Silicon on Sapphire) substrate, a compound semiconductor substrate typified by GaAs, and the like. In addition, each circuit and the like are formed on the substrate by an optimum manufacturing process. For example, the transmission power amplifiers 2a and 2b are formed by LD-MOSFETs (Laterally Diffused-Metal Oxide Semiconductor Field Effect Transistors) on a silicon substrate or an SOI substrate, and the output impedance matching circuits 41a and 41b are formed on the same substrate. For example, it is formed by a MIM (Metal Insulator Metal) capacitor, a transformer, or the like.

図23は、図6および図15における出力インピーダンス整合回路周りの概略構成例を示す回路図である。図23に示すように、出力インピーダンス整合回路は、例えば、1次コイル410と2次コイル411の間でインピーダンス変換を行うトランスフォーマ41からなる。1次コイル410の一端と接地電源電圧GNDの間には、nチャネル型MOSFET200のソース・ドレイン経路が接続され、1次コイル410の他端とGNDの間には、nチャネル型MOSFET201のソース・ドレイン経路が接続される。また、1次コイル410の両端には、高調波成分低減用の容量202が備わっている。nチャネル型MOSFET200,201および容量202は、その前段の電力増幅器2(2a,2b)の一部となる。1次コイル410は、電源電圧Vddが印加される中間タップを備え、当該トランスフォーマ41は、nチャネル型MOSFET200,201を介したブッシュプル動作によりインピーダンス変換を行う。   FIG. 23 is a circuit diagram showing a schematic configuration example around the output impedance matching circuit in FIGS. 6 and 15. As shown in FIG. 23, the output impedance matching circuit includes a transformer 41 that performs impedance conversion between the primary coil 410 and the secondary coil 411, for example. The source / drain path of the n-channel MOSFET 200 is connected between one end of the primary coil 410 and the ground power supply voltage GND, and the source / drain of the n-channel MOSFET 201 is connected between the other end of the primary coil 410 and GND. A drain path is connected. Further, both ends of the primary coil 410 are equipped with capacitors 202 for reducing harmonic components. The n-channel MOSFETs 200 and 201 and the capacitor 202 become part of the power amplifier 2 (2a and 2b) at the preceding stage. The primary coil 410 includes an intermediate tap to which the power supply voltage Vdd is applied, and the transformer 41 performs impedance conversion by a bush pull operation via the n-channel MOSFETs 200 and 201.

(実施の形態2)
《本実施の形態による高周波信号処理装置の基本構成(タイプ2)》
図13は、本発明の実施の形態2による高周波信号処理装置において、その概略構成例を示すブロック図である。図13に示す高周波信号処理装置は、例えば、それぞれFDD(Frequency Division Duplex)方式で通信を行う2個のバンド(バンドA、バンドBとする)に対応した構成となっている。バンドA,Bは、それぞれ、例えば十数種類のバンドが規定されたW−CDMA(Wideband Code Division Multiple Access)におけるそれぞれ異なるバンドである。図13の高周波信号処理装置は、高周波フロントエンドモジュール9と、アイソレータ13a,13bおよびデュプレクサ14a,14bと、バンドパスフィルタ10a,10bと、アンテナ8を備えている。
(Embodiment 2)
<< Basic configuration of high-frequency signal processing apparatus according to this embodiment (type 2) >>
FIG. 13 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 2 of the present invention. The high-frequency signal processing device shown in FIG. 13 has a configuration corresponding to, for example, two bands (band A and band B) that perform communication in accordance with an FDD (Frequency Division Duplex) method. Bands A and B are different bands in W-CDMA (Wideband Code Division Multiple Access) in which, for example, dozens of types of bands are defined. The high-frequency signal processing device of FIG. 13 includes a high-frequency front-end module 9, isolators 13 a and 13 b and duplexers 14 a and 14 b, bandpass filters 10 a and 10 b, and an antenna 8.

高周波フロントエンドモジュール9は、配線基板(プリント基板PCB)上に3個の半導体チップ31,7,12が実装されると共に、各半導体チップが配線基板を介して適宜接続された構成となっている。高周波フロントエンドモジュール9は、レジン等で封止されることでパッケージ化されている。バンドパスフィルタ10a,10bやデュプレクサ14a,14bは、代表的にはSAW(Surface Acoustic Wave)フィルタや誘電体フィルタ等で構成される。前述した図6の場合と同様に、半導体チップ31は、入力インピーダンス整合回路1a,1b、送信用電力増幅器2a,2b、および出力インピーダンス整合回路41a,41bを備え、半導体チップ12は、受信用低雑音増幅器11a,11bを備える。一方、半導体チップ7は、図6の場合と異なり、2個の受信端子とアンテナ用端子を持つ1個のSPDT(Single poles double throw)型のアンテナスイッチ61を備える。   The high-frequency front-end module 9 has a configuration in which three semiconductor chips 31, 7, and 12 are mounted on a wiring board (printed circuit board PCB), and each semiconductor chip is appropriately connected via the wiring board. . The high frequency front end module 9 is packaged by being sealed with a resin or the like. The band-pass filters 10a and 10b and the duplexers 14a and 14b are typically configured by a SAW (Surface Acoustic Wave) filter, a dielectric filter, or the like. As in the case of FIG. 6 described above, the semiconductor chip 31 includes input impedance matching circuits 1a and 1b, transmission power amplifiers 2a and 2b, and output impedance matching circuits 41a and 41b. Noise amplifiers 11a and 11b are provided. On the other hand, unlike the case of FIG. 6, the semiconductor chip 7 includes one SPDT (Single poles double throw) type antenna switch 61 having two receiving terminals and an antenna terminal.

デュプレクサ14a,14bのそれぞれは、送信端子、受信端子、およびアンテナ用端子を持つ。デュプレクサ14a,14bのアンテナ用端子は、アンテナ8に共通に接続される。出力インピーダンス整合回路41aの出力ノードは、アイソレータ13aを介してデュプレクサ14aの送信端子に接続され、出力インピーダンス整合回路41bの出力ノードは、アイソレータ13bを介してデュプレクサ14bの送信端子に接続される。デュプレクサ14a,14bの受信端子は、アンテナスイッチ61のアンテナ用端子に共通に接続される。アンテナスイッチ61の2個の受信端子の一方は受信用低雑音増幅器11aの入力ノードに接続され、他方は受信用低雑音増幅器11bの入力ノードに接続される。バンドパスフィルタ10aは受信用低雑音増幅器11aの出力ノードに接続され、バンドパスフィルタ10bは受信用低雑音増幅器11bの出力ノードに接続される。なお、図中において、符号に「a」が付いているものはバンドA用、「b」がついているものはバンドB用である。   Each of the duplexers 14a and 14b has a transmission terminal, a reception terminal, and an antenna terminal. The antenna terminals of the duplexers 14 a and 14 b are connected to the antenna 8 in common. The output node of the output impedance matching circuit 41a is connected to the transmission terminal of the duplexer 14a via the isolator 13a, and the output node of the output impedance matching circuit 41b is connected to the transmission terminal of the duplexer 14b via the isolator 13b. The receiving terminals of the duplexers 14 a and 14 b are connected in common to the antenna terminal of the antenna switch 61. One of the two reception terminals of the antenna switch 61 is connected to the input node of the reception low noise amplifier 11a, and the other is connected to the input node of the reception low noise amplifier 11b. The bandpass filter 10a is connected to the output node of the reception low noise amplifier 11a, and the bandpass filter 10b is connected to the output node of the reception low noise amplifier 11b. In the figure, those with “a” in the code are for band A, and those with “b” are for band B.

例えば、バンドAの送受信時には、アンテナスイッチ61のアンテナ用端子が低雑音増幅器11aの入力ノードに接続される。このような状態において、出力インピーダンス整合回路41aから出力されたバンドAの高周波信号はアイソレータ13aおよびデュプレクサ14aを介してアンテナ8に送信される。一方、アンテナ8で受信されたバンドA用の高周波信号は、デュプレクサ14aおよびアンテナスイッチ61を介して低雑音増幅器11aに入力される。この際に、デュプレクサ14aは、例えば、内部に備えた2個のバンドパスフィルタによって送信用の通過帯域と、それとは異なる受信用の通過帯域を分離する。すなわち、デュプレクサ14aは、送信用の通過帯域を送信端子とアンテナ用端子の間で通過させ、受信用の通過帯域をアンテナ用端子と受信端子の間で通過させ、アンテナ8上の送信信号が受信側に回り込んだり、アンテナ8上の受信信号が送信側に回り込むことを阻止する。一方、このバンドAの送受信時において、デュプレクサ14bは送信用および受信用の通過帯域がデュプレクサ14aと異なるため、アンテナ8上のバンドA用の送受信信号はデュプレクサ14bのアンテナ用端子で十分に反射される。したがって、デュプレクサ14b側の経路に伴う損失等は特に問題とならない。   For example, when transmitting / receiving band A, the antenna terminal of the antenna switch 61 is connected to the input node of the low noise amplifier 11a. In such a state, the high frequency signal of band A output from the output impedance matching circuit 41a is transmitted to the antenna 8 through the isolator 13a and the duplexer 14a. On the other hand, the high frequency signal for band A received by the antenna 8 is input to the low noise amplifier 11a via the duplexer 14a and the antenna switch 61. At this time, the duplexer 14a, for example, separates a transmission pass band from a reception pass band different from the transmission pass band by using two band pass filters provided therein. That is, the duplexer 14a passes the transmission pass band between the transmission terminal and the antenna terminal, passes the reception pass band between the antenna terminal and the reception terminal, and receives the transmission signal on the antenna 8. The reception signal on the antenna 8 is prevented from wrapping around to the transmission side. On the other hand, during transmission / reception of band A, the duplexer 14b differs in transmission and reception passbands from the duplexer 14a, so that the transmission / reception signal for band A on the antenna 8 is sufficiently reflected at the antenna terminal of the duplexer 14b. The Therefore, the loss associated with the path on the duplexer 14b side is not particularly problematic.

このように、本実施の形態による高周波信号処理装置の具体的な特徴は、前述した図6および図20の場合と同様に、(1)出力インピーダンス整合回路がオンチップ化された点や、(2)バンドパスフィルタが低雑音増幅器の出力側に配置された点に加えて、(3)デュプレクサがアンテナスイッチとアンテナの間に配置され、各デュプレクサのアンテナ用端子が共通に接続された点にある。これによって、実施の形態1の場合と同様の理由で、製造コストの低減や、高周波フロントエンドモジュールならびに高周波信号処理装置の小型化や、高周波信号処理装置における設計の容易化等が図れる。   As described above, the specific features of the high-frequency signal processing device according to the present embodiment are as follows: (1) The output impedance matching circuit is on-chip, as in the case of FIGS. 2) In addition to the point that the bandpass filter is arranged on the output side of the low noise amplifier, (3) the point that the duplexer is arranged between the antenna switch and the antenna, and the antenna terminals of each duplexer are connected in common. is there. As a result, for the same reason as in the first embodiment, the manufacturing cost can be reduced, the high-frequency front-end module and the high-frequency signal processing device can be reduced, and the design of the high-frequency signal processing device can be facilitated.

なお、前述した実施の形態1では、GSM/DCS用の構成例を示し、本実施の形態2ではW−CDMA用の構成例を示したが、勿論、これらを適宜混在させることも可能である。例えば、図6の構成例と図13の構成例を混在させた場合、アンテナ8に2個のロウパスフィルタ5a,5bと2個のデュプレクサ14a,14bが共通接続されるような構成例となる。また、バンドの種類も、これらに限らず、LTE(Long Term Evolution)等も含めて適宜変更可能である。   In the first embodiment described above, a configuration example for GSM / DCS is shown, and in the second embodiment, a configuration example for W-CDMA is shown. Of course, these can be mixed as appropriate. . For example, when the configuration example of FIG. 6 and the configuration example of FIG. 13 are mixed, the configuration example is such that two low-pass filters 5 a and 5 b and two duplexers 14 a and 14 b are connected to the antenna 8 in common. . Also, the type of band is not limited to these, and can be changed as appropriate including LTE (Long Term Evolution) and the like.

(実施の形態3)
《基本構成(タイプ1’)の変形例(1)》
図7は、本発明の実施の形態3による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。63はアンテナスイッチで、図6の構成例と異なる点はこのスイッチの部分のみである。アンテナスイッチ63では、2個の送信用端子と2個のアンテナ用端子により、2個のSPST(Single poles single throw)型のスイッチ回路が構成され、2個の受信用端子ともう1個のアンテナ用端子により1個のSPDT型のスイッチ回路が構成されている。2個のSPST型スイッチ回路のアンテナ用端子は、ロウパスフィルタ5a,5bを介してアンテナ8に共通接続される。一方、受信経路となるSPDT型のスイッチ回路は、アンテナ用端子がアンテナ8に直接接続され、2個の受信用端子がそれぞれ受信用低雑音増幅器11a,11bの入力ノードに接続されている。
(Embodiment 3)
<< Modification (1) of basic structure (type 1 ') >>
FIG. 7 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 3 of the present invention, and shows a modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. An antenna switch 63 is different from the configuration example of FIG. 6 only in this switch portion. In the antenna switch 63, two transmission terminals and two antenna terminals constitute two SPST (Single poles single throw) type switch circuits, and two reception terminals and another antenna are formed. One SPDT type switch circuit is constituted by the terminals for use. The antenna terminals of the two SPST type switch circuits are commonly connected to the antenna 8 through low pass filters 5a and 5b. On the other hand, in the SPDT switch circuit serving as a reception path, the antenna terminal is directly connected to the antenna 8, and the two reception terminals are connected to the input nodes of the reception low noise amplifiers 11a and 11b, respectively.

このような構成例を用いると、実施の形態1と同様な効果が得られることに加えて、更に、受信信号の損失を低減することが可能となる。すなわち、図7の構成例を用いた場合、図6の場合と異なり、アンテナ8で受信した高周波信号がロウパスフィルタを介さずに受信用低雑音増幅器に入力されるため、ロウパスフィルタによる損失を無くすことができる。ただし、その一方で、受信した高周波信号に含まれ得る高調波ノイズ等がそのまま低雑音増幅器に入力されるため、このノイズの観点からは図6の構成例の方が望ましい。   By using such a configuration example, in addition to obtaining the same effect as in the first embodiment, it is possible to further reduce the loss of the received signal. That is, when the configuration example of FIG. 7 is used, the high-frequency signal received by the antenna 8 is input to the reception low-noise amplifier without passing through the low-pass filter, unlike the case of FIG. Can be eliminated. However, on the other hand, harmonic noise or the like that may be included in the received high-frequency signal is directly input to the low-noise amplifier, so the configuration example of FIG. 6 is more desirable from the viewpoint of this noise.

(実施の形態4)
《基本構成(タイプ1’)の変形例(2)》
図8は、本発明の実施の形態4による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。24はダイプレクサであり、図6の構成例と異なる点はこの部分のみである。すなわち、図6の構成例における2個のロウパスフィルタ5a,5bが、ダイプレクサ24に置き換えられている。
(Embodiment 4)
<< Modification (2) of Basic Configuration (Type 1 ') >>
FIG. 8 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 4 of the present invention, and shows another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Reference numeral 24 denotes a diplexer, which is the only difference from the configuration example of FIG. That is, the two low-pass filters 5 a and 5 b in the configuration example of FIG. 6 are replaced with the diplexer 24.

ダイプレクサ24は、例えば、TDD方式において、ある通信規格上の送信および受信バンド(例えばGSM用バンド)と、他の通信規格上の送信および受信バンド(例えばDCS用バンド)とを分離するものである。一方、前述したデュプレクサは、FDD方式における送信バンドと受信バンドをバンドパスフィルタによって分離するため、ダイプレクサとは区別される。図8に示すダイプレクサ24は、例えば、GSM用バンドをロウパスフィルタまたはバンドパスフィルタで通過させ、DCS用バンドをバンドパスフィルタ等で通過させることでバンドの分離と送信用電力増幅器からの高調波成分の低減を行う。このような構成例によっても、実施の形態1と同様の効果が得られる。   For example, in the TDD system, the diplexer 24 separates transmission and reception bands (for example, GSM bands) on a certain communication standard from transmission and reception bands (for example, DCS bands) on other communication standards. . On the other hand, the duplexer described above is distinguished from the diplexer because the transmission band and the reception band in the FDD scheme are separated by a bandpass filter. For example, the diplexer 24 shown in FIG. 8 passes the GSM band through a low-pass filter or a band-pass filter, and passes the DCS band through a band-pass filter or the like, thereby separating the bands and harmonics from the transmission power amplifier. Reduce ingredients. Also by such a configuration example, the same effect as in the first embodiment can be obtained.

(実施の形態5)
《基本構成(タイプ1’)の変形例(3)》
図9は、本発明の実施の形態5による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の更に他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。71は半導体チップであり、当該半導体チップ71上に、アンテナスイッチ62と低雑音増幅器11a,11bが集積されている点が図6の構成例と異なっている。
(Embodiment 5)
<< Modification (3) of basic configuration (type 1 ') >>
FIG. 9 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 5 of the present invention, and shows still another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Reference numeral 71 denotes a semiconductor chip, which is different from the configuration example of FIG. 6 in that an antenna switch 62 and low noise amplifiers 11a and 11b are integrated on the semiconductor chip 71.

《変形例(3)の外形例(1)》
図16は、図9の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図であり、図15の変形例を示すものである。図16に示す高周波フロントエンドモジュール(パッケージ)9は、実際には、レジン等により封止されているが、構造を分かりやすくするために封止材を省略して表示している。図中の各符号が示す部分の名称は、図9および図15の場合と同じである。図16と図15の違いは、その比較から明らかなように、パッケージ9内で部品が集積されている半導体チップの数が3個から2個に低減された点である。
<< External shape example (1) of modification (3) >>
FIG. 16 is a perspective view showing a schematic external example of a high-frequency front end module in the high-frequency signal processing device of FIG. 9, and shows a modification of FIG. The high-frequency front-end module (package) 9 shown in FIG. 16 is actually sealed with a resin or the like, but the sealing material is omitted for easy understanding of the structure. The names of the parts indicated by the reference numerals in the drawing are the same as those in FIGS. The difference between FIG. 16 and FIG. 15 is that the number of semiconductor chips in which components are integrated in the package 9 is reduced from three to two, as is clear from the comparison.

図9および図16の構成例を用いることで、実施の形態1と同様の効果が得られることに加えて、更に、パッケージ内の半導体チップの数を低減できるため、高周波フロントエンドモジュールおよび高周波信号処理装置の更なる小型化や、パッケージの組み立てコストの更なる低減などが図れる。ただし、アンテナスイッチ62と低雑音増幅器11a,11bを同一半導体チップ71上に集積することで、製造プロセスの整合性等に伴い場合によっては回路特性が犠牲になる恐れがあり、この観点からは図15の構成例の方が望ましい。   By using the configuration examples of FIGS. 9 and 16, in addition to obtaining the same effect as in the first embodiment, the number of semiconductor chips in the package can be further reduced, so that the high-frequency front-end module and the high-frequency signal can be reduced. The processing apparatus can be further reduced in size and the assembly cost of the package can be further reduced. However, by integrating the antenna switch 62 and the low-noise amplifiers 11a and 11b on the same semiconductor chip 71, the circuit characteristics may be sacrificed in some cases due to the consistency of the manufacturing process. 15 configuration examples are more desirable.

(実施の形態6)
《基本構成(タイプ1’)の変形例(4)》
図10は、本発明の実施の形態6による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の更に他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。32は半導体チップであり、当該半導体チップ32上に、入力インピーダンス整合回路1a,1b、送信用電力増幅器2a,2b、出力インピーダンス整合回路41a,41bと共にアンテナスイッチ62が集積されている点が図6の構成例とは異なっている。図10の構成例による効果は、実施の形態5の場合と同様である。
(Embodiment 6)
<< Modification (4) of basic configuration (type 1 ') >>
FIG. 10 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 6 of the present invention, and shows still another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Reference numeral 32 denotes a semiconductor chip. The antenna switch 62 is integrated on the semiconductor chip 32 together with the input impedance matching circuits 1a and 1b, the transmission power amplifiers 2a and 2b, and the output impedance matching circuits 41a and 41b. This is different from the configuration example. The effect of the configuration example of FIG. 10 is the same as that of the fifth embodiment.

(実施の形態7)
《変形例(3)の外形例(2)》
図17は、本発明の実施の形態7による高周波信号処理装置において、図9に示した高周波フロントエンドモジュールの他の概略的な外形例を示す斜視図であり、図16の変形例を示すものである。図17の高周波フロントエンドモジュール(パッケージ)9は、実際には、レジン等により封止されているが、構造を分かりやすくするために封止材を省略して表示している。図中の各符号が示す部分の名称は、図16に含まれるものについては図16の場合と同じである。それ以外では、符号20a〜23a,20b〜23bはリードフレームの端子であり、20a,20bはパッケージ9への入力端子、21は接地電源電圧(GND)端子、22a,22bはパッケージ9からロウパスフィルタ5a,5bに接続するための入出力端子、23a,23bは低雑音増幅器11a,11bからバンドパスフィルタ10a,10bに接続するための出力端子である。符号に「a」が付いているものは低周波バンド用、「b」がついているものは高周波バンド用である。
(Embodiment 7)
<< External shape example (2) of modification (3) >>
FIG. 17 is a perspective view showing another schematic external example of the high-frequency front end module shown in FIG. 9 in the high-frequency signal processing device according to Embodiment 7 of the present invention, and showing a modification of FIG. It is. The high-frequency front end module (package) 9 in FIG. 17 is actually sealed with a resin or the like, but the sealing material is omitted for easy understanding of the structure. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 16 for those included in FIG. Otherwise, reference numerals 20a to 23a and 20b to 23b are terminals of the lead frame, 20a and 20b are input terminals to the package 9, 21 is a ground power supply voltage (GND) terminal, and 22a and 22b are low-pass from the package 9. Input / output terminals for connection to the filters 5a and 5b, and 23a and 23b are output terminals for connection from the low noise amplifiers 11a and 11b to the bandpass filters 10a and 10b. Those with “a” in the code are for the low frequency band, and those with “b” are for the high frequency band.

図17の構成例を用いた場合、パッケージ9内の部品は、2個の半導体チップ31,71とリードフレームのみとなっている。2個の半導体チップ31,71は、それぞれリードフレームの部材となる2個のダイパッド上にそれぞれ搭載される。したがって、このような構成例を用いることで、実施の形態5と同様な効果が得られることに加えて、更に、半導体チップを搭載するための配線基板(プリント基板PCB)が不要になるため、製造コストをより低減できる効果が得られる。   When the configuration example of FIG. 17 is used, the components in the package 9 are only two semiconductor chips 31 and 71 and a lead frame. The two semiconductor chips 31 and 71 are respectively mounted on two die pads that are members of the lead frame. Therefore, by using such a configuration example, in addition to obtaining the same effect as in the fifth embodiment, a wiring board (printed circuit board PCB) for mounting a semiconductor chip is further unnecessary. The effect that the manufacturing cost can be further reduced is obtained.

(実施の形態8)
《基本構成(タイプ1’)の変形例(5)》
図11は、本発明の実施の形態8による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の更に他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。33は半導体チップであり、当該半導体チップ33上に、入力インピーダンス整合回路1a,1b、送信用電力増幅器2a,2b、出力インピーダンス整合回路41a,41b、アンテナスイッチ62、および低雑音増幅器11a,11bが集積されている点が図6の構成例とは異なっている。
(Embodiment 8)
<< Modification (5) of basic configuration (type 1 ') >>
FIG. 11 is a block diagram illustrating a schematic configuration example of the high-frequency signal processing device according to the eighth embodiment of the present invention, and illustrates yet another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Reference numeral 33 denotes a semiconductor chip. On the semiconductor chip 33, input impedance matching circuits 1a and 1b, transmission power amplifiers 2a and 2b, output impedance matching circuits 41a and 41b, an antenna switch 62, and low noise amplifiers 11a and 11b are provided. It is different from the configuration example of FIG.

《変形例(5)の外形例》
図18は、図11の高周波信号処理装置における高周波フロントエンドモジュールの概略的な外形例を示す斜視図であり、図17の変形例を示すものである。高周波フロントエンドモジュール(パッケージ)9は、実際には、レジン等により封止されているが、構造を分かりやすくするために封止材を省略して表示している。図中の各符号が示す部分の名称は、図11、図17に含まれるものについてはそれらの場合と同じである。図18では、図17の場合と異なり、パッケージ9内の部品が1個の半導体チップ33とリードフレームのみとなっている。半導体チップ33は、リードフレームの部材となるダイパッド上に搭載される。また、半導体チップ33は、例えばSOI基板等によって実現される。
<< External shape example of modification (5) >>
18 is a perspective view showing a schematic external example of the high-frequency front end module in the high-frequency signal processing device of FIG. 11, and shows a modification of FIG. The high-frequency front end module (package) 9 is actually sealed with a resin or the like, but the sealing material is omitted for easy understanding of the structure. The names of the parts indicated by the reference numerals in the figure are the same as those in FIGS. 11 and 17. In FIG. 18, unlike the case of FIG. 17, the components in the package 9 are only one semiconductor chip 33 and a lead frame. The semiconductor chip 33 is mounted on a die pad serving as a lead frame member. The semiconductor chip 33 is realized by, for example, an SOI substrate.

このような構成例を用いると、実施の形態1と同様の効果が得られることに加えて、更に、パッケージを1個の半導体チップで実現できるため、高周波フロントエンドモジュールおよび高周波信号処理装置の大幅な小型化や、パッケージの組み立てコストの大幅な低減などが図れる。ただし、前述した各回路の全てを同一のSOI基板等に形成する場合、それぞれの回路特性がかなり犠牲になる恐れがあるため、この観点からは、前述した図6や、図9あるいは図10の構成例の方が望ましい。   Using such a configuration example, in addition to obtaining the same effect as in the first embodiment, the package can be realized with a single semiconductor chip, so that the high-frequency front-end module and the high-frequency signal processing device can be greatly improved. The size can be reduced and the assembly cost of the package can be greatly reduced. However, when all the circuits described above are formed on the same SOI substrate or the like, the circuit characteristics of each circuit may be considerably sacrificed. From this point of view, FIG. 6, FIG. 9, or FIG. The configuration example is preferable.

(実施の形態9)
《基本構成(タイプ1’)の変形例(6)》
図12は、本発明の実施の形態9による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の更に他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。図12の構成例では、半導体チップ12上に形成された低雑音増幅器11a,11bが高周波フロントエンドモジュール(パッケージ)9の外に配置され、バンドパスフィルタ10a,10bが、アンテナスイッチ62と低雑音増幅器11a,11bの間に接続されている点が図6の構成例とは異なっている。
(Embodiment 9)
<< Modification of Basic Configuration (Type 1 ') (6) >>
FIG. 12 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to Embodiment 9 of the present invention, and shows yet another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. In the configuration example of FIG. 12, low noise amplifiers 11a and 11b formed on the semiconductor chip 12 are arranged outside the high frequency front end module (package) 9, and the bandpass filters 10a and 10b are connected to the antenna switch 62 and low noise. 6 is different from the configuration example of FIG. 6 in that it is connected between the amplifiers 11a and 11b.

このような構成例を用いると、実施の形態1とほぼ同様の効果が得られるが、低雑音増幅器11a,11bのパッケージ9外への配置に伴い、図6等の構成例と比較して、高周波信号処理装置全体としての小型化や低コスト化の効果が小さくなる恐れがある。ただし、低雑音増幅器をパッケージ外へ配置することで、前述したパッケージへの戻り配線の問題が無くなるため、低雑音増幅器の入力側にバンドパスフィルタを配置することが可能になる。前述したように、バンドパスフィルタは低雑音増幅器の出力側に配置することも可能であるが、入力側に配置することも有益である。入力側に配置した場合、アンテナ8を経由して入ってきた妨害波が、低雑音増幅器に入力される前に除去される。これにより、低雑音増幅器の寸法が小さくても、増幅特性に歪みが生じ難く、信号特性が劣化し難い。その結果、低雑音増幅器の小型化や、消費電力の低減が図れる。なお、低雑音増幅器をパッケージ外へ配置した場合でも、例えば、受信系の復調回路(ミキサ回路等)が形成される半導体チップ上に低雑音増幅器が集積できるような場合には、高周波システム全体としての小型化は十分に図れる。   When such a configuration example is used, substantially the same effect as that of the first embodiment can be obtained. However, as the low noise amplifiers 11a and 11b are arranged outside the package 9, compared to the configuration example of FIG. There is a possibility that the effect of downsizing and cost reduction as a whole high-frequency signal processing apparatus may be reduced. However, disposing the low noise amplifier outside the package eliminates the above-described problem of the return wiring to the package, so that a band pass filter can be disposed on the input side of the low noise amplifier. As described above, the band-pass filter can be arranged on the output side of the low noise amplifier, but it is also beneficial to arrange it on the input side. When arranged on the input side, the interference wave that has entered via the antenna 8 is removed before being input to the low-noise amplifier. As a result, even if the size of the low noise amplifier is small, distortion is hardly generated in the amplification characteristic and the signal characteristic is hardly deteriorated. As a result, the low noise amplifier can be miniaturized and the power consumption can be reduced. Even when the low-noise amplifier is arranged outside the package, for example, when the low-noise amplifier can be integrated on a semiconductor chip on which a receiving demodulation circuit (mixer circuit, etc.) is formed, Can be sufficiently downsized.

(実施の形態10)
《基本構成(タイプ2)の変形例》
図14は、本発明の実施の形態10による高周波信号処理装置において、その概略構成例を示すブロック図であり、図13の変形例を示すものである。図中の各符号が示す部分の名称は、図13に含まれるものについては図13の場合と同じである。64はアンテナスイッチであり、当該アンテナスイッチ64はSPST型の2個のスイッチ回路によって構成されており、この点が図13の構成例との違いになっている。2個のスイッチ回路の一方は、一端がデュプレクサ14aの受信端子に接続され、他端が低雑音増幅器11aの入力ノードに接続される。2個のスイッチ回路の他方は、一端がデュプレクサ14bの受信端子に接続され、他端が低雑音増幅器11bの入力ノードに接続される。
(Embodiment 10)
<< Modification of Basic Configuration (Type 2) >>
FIG. 14 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to the tenth embodiment of the present invention, and shows a modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 13 for those included in FIG. Reference numeral 64 denotes an antenna switch, and the antenna switch 64 is configured by two SPST type switch circuits, which is different from the configuration example of FIG. One of the two switch circuits has one end connected to the receiving terminal of the duplexer 14a and the other end connected to the input node of the low noise amplifier 11a. The other of the two switch circuits has one end connected to the receiving terminal of the duplexer 14b and the other end connected to the input node of the low noise amplifier 11b.

このような構成例を用いると、実施の形態2の場合と同様な効果が得られる。また、実施の形態2で述べた図13の構成例では、デュプレクサ14a,14bの受信端子が、アンテナスイッチ61のアンテナ用端子に共通に接続されているため、場合によっては、デュプレクサ14aの受信端子から出力された受信信号が、デュプレクサ14bの受信端子側に回り込み、そこで反射されることで信号品質が低下する恐れがある。一方、図14の構成例を用いると、このような事態を防止することができる。   When such a configuration example is used, the same effect as in the second embodiment can be obtained. In the configuration example of FIG. 13 described in the second embodiment, the receiving terminals of the duplexers 14a and 14b are commonly connected to the antenna terminal of the antenna switch 61. Therefore, depending on the case, the receiving terminals of the duplexer 14a may be used. There is a possibility that the signal quality may be deteriorated due to the reception signal output from sneak around the reception terminal side of the duplexer 14b and reflected there. On the other hand, when the configuration example of FIG. 14 is used, such a situation can be prevented.

(実施の形態11)
《基本構成(タイプ1’)の変形例(7)》
図21は、本発明の実施の形態11による高周波信号処理装置において、その概略構成例を示すブロック図であり、図12の変形例を示すものである。図中の各符号が示す部分の名称は、図12に含まれるものについては図12の場合と同じである。32は半導体チップであり、当該半導体チップ32上には、入力インピーダンス整合回路1a,1b、送信用電力増幅器2a,2b、出力インピーダンス整合回路41a,41bと共にアンテナスイッチ62が集積されている。図21の構成例は、図12の構成例と比較すると、アンテナスイッチ62が送信用電力増幅器2a,2bと同一の半導体チップ上に形成されている点が異なる。このような構成例を用いると、実施の形態9と同様な効果が得られることに加えて、更に、パッケージ内の半導体チップ数が少なくなるため、より低コスト、小型化が可能となる効果が得られる。
(Embodiment 11)
<< Modification (7) of basic structure (type 1 ') >>
FIG. 21 is a block diagram showing a schematic configuration example of the high-frequency signal processing device according to the eleventh embodiment of the present invention, and shows a modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. Reference numeral 32 denotes a semiconductor chip. On the semiconductor chip 32, an antenna switch 62 is integrated together with input impedance matching circuits 1a and 1b, transmission power amplifiers 2a and 2b, and output impedance matching circuits 41a and 41b. The configuration example of FIG. 21 is different from the configuration example of FIG. 12 in that the antenna switch 62 is formed on the same semiconductor chip as the transmission power amplifiers 2a and 2b. By using such a configuration example, in addition to obtaining the same effects as those of the ninth embodiment, the number of semiconductor chips in the package is further reduced, so that the cost can be reduced and the size can be reduced. can get.

(実施の形態12)
《基本構成(タイプ1’)の変形例(8)》
図22は、本発明の実施の形態12による高周波信号処理装置において、その概略構成例を示すブロック図であり、図6の更に他の変形例を示すものである。図中の各符号が示す部分の名称は、図6に含まれるものについては図6の場合と同じである。7はアンテナスイッチ65が形成された半導体チップであり、当該アンテナスイッチ65は、4個の送信用端子と4個のアンテナ用端子を持つ4個のSPST型のスイッチ回路を備えている。
(Embodiment 12)
<< Modification (8) of basic configuration (type 1 ') >>
FIG. 22 is a block diagram illustrating a schematic configuration example of the high-frequency signal processing device according to the twelfth embodiment of the present invention, and illustrates yet another modification of FIG. The names of the parts indicated by the reference numerals in the figure are the same as those in FIG. 6 for those included in FIG. Reference numeral 7 denotes a semiconductor chip on which an antenna switch 65 is formed, and the antenna switch 65 includes four SPST type switch circuits having four transmission terminals and four antenna terminals.

第1のSPST型スイッチ回路は、一端が出力インピーダンス整合回路41aの出力ノードに、他端がロウパスフィルタ5aの一端にそれぞれ接続され、第2のSPST型スイッチ回路は、一端が出力インピーダンス整合回路41bの出力ノードに、他端がロウパスフィルタ5bの一端にそれぞれ接続される。第3のSPST型スイッチ回路は、一端が低雑音増幅器11aの入力ノードに、他端がバンドパスフィルタ10aの一端にそれぞれ接続され、第4のSPST型スイッチ回路は、一端が低雑音増幅器11bの入力ノードに、他端がバンドパスフィルタ10bの一端にそれぞれ接続される。ロウパスフィルタ5a,5bおよびバンドパスフィルタ10a,10bの他端は、アンテナ8に共通に接続される。第1〜第4のSPST型スイッチ回路は、低周波バンドと高周波バンドの選択と送信と受信の選択に応じて、あるタイミングでいずれか1個のスイッチ回路がオンに駆動される。したがって、このアンテナ8上に存在する4個の分岐経路は、前述した図19と同様の理由で特に問題とならない。   The first SPST type switch circuit has one end connected to the output node of the output impedance matching circuit 41a and the other end connected to one end of the low-pass filter 5a. The second SPST type switch circuit has one end connected to the output impedance matching circuit. The other end of the output node 41b is connected to one end of the low-pass filter 5b. The third SPST type switch circuit has one end connected to the input node of the low noise amplifier 11a and the other end connected to one end of the bandpass filter 10a. The fourth SPST type switch circuit has one end connected to the low noise amplifier 11b. The other end is connected to the input node and one end of the band-pass filter 10b. The other ends of the low-pass filters 5 a and 5 b and the band-pass filters 10 a and 10 b are connected to the antenna 8 in common. In the first to fourth SPST type switch circuits, one of the switch circuits is driven to be turned on at a certain timing in accordance with the selection of the low frequency band and the high frequency band and the selection of transmission and reception. Therefore, the four branch paths existing on the antenna 8 are not particularly problematic for the same reason as in FIG.

図22の構成例を用いると、実施の形態1の場合と同様な効果が得られる。更に、バンドパスフィルタ10a,10bが低雑音増幅器11a,11bの入力に接続されていることから、アンテナ8を経由して入ってきた妨害波が、低雑音増幅器に入力される前に除去される。そのため、図6の構成例と比較して、低雑音増幅器の寸法が小さくても、増幅特性に歪みが生じ難く信号特性が劣化し難い。その結果、低雑音増幅器の小型化や消費電力の低減が図れる。   When the configuration example of FIG. 22 is used, the same effect as that of the first embodiment can be obtained. Further, since the band pass filters 10a and 10b are connected to the inputs of the low noise amplifiers 11a and 11b, the interference wave that has entered via the antenna 8 is removed before being input to the low noise amplifier. . Therefore, as compared with the configuration example of FIG. 6, even if the size of the low noise amplifier is small, distortion in the amplification characteristic hardly occurs and the signal characteristic is hardly deteriorated. As a result, the low noise amplifier can be reduced in size and power consumption can be reduced.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.

例えば、前述した各実施の形態では、携帯電話機を例として高周波フロントエンド周りの構成例を示したが、勿論、携帯電話機に限らず、無線LAN、Bluetooth(登録商標)、UWB(Ultra Wide Band)等も含めて様々な無線通信システムに対して同様に適用可能である。また、前述した図6等では、アンテナ8にロウパスフィルタを接続したが、場合によってはロウパスフィルタの変わりにバンドパスフィルタを用いることも可能である。更に、前述した図6等では、2個のバンドに対応した構成例を示したが、勿論、同様にして3個以上のバンドに拡張することも可能である。   For example, in each of the above-described embodiments, the configuration example around the high-frequency front end is shown by taking a mobile phone as an example. However, the present invention is not limited to the mobile phone, and is of course wireless LAN, Bluetooth (registered trademark), UWB (Ultra Wide Band). The present invention can be similarly applied to various wireless communication systems. In FIG. 6 and the like described above, a low-pass filter is connected to the antenna 8, but a band-pass filter may be used instead of the low-pass filter depending on circumstances. Furthermore, in the above-described FIG. 6 and the like, a configuration example corresponding to two bands is shown, but it is of course possible to extend to three or more bands in the same manner.

ここで、前述した各実施の形態の高周波信号処理装置が備える特徴的な構成を以下に纏める。   Here, the characteristic configuration of the high-frequency signal processing device according to each embodiment described above is summarized below.

(1)本実施の形態による高周波信号処理装置は、少なくとも電力増幅回路、それらの出力インピーダンス整合回路、およびアンテナスイッチ回路が集積された単一、もしくは複数個の半導体チップと、それらを搭載するリードフレームもしくはプリント基板が封止された集積回路パッケージを有する。そして、出力インピーダンス整合回路とアンテナスイッチ回路が高周波信号線によりフィルタを介さず接続され、集積回路パッケージの外部において、アンテナスイッチ回路とアンテナの間にフィルタが接続された構成を有する。   (1) The high-frequency signal processing device according to the present embodiment includes a single or a plurality of semiconductor chips on which at least a power amplifier circuit, an output impedance matching circuit thereof, and an antenna switch circuit are integrated, and leads for mounting them. It has an integrated circuit package in which a frame or a printed circuit board is sealed. The output impedance matching circuit and the antenna switch circuit are connected by a high-frequency signal line without a filter, and the filter is connected between the antenna switch circuit and the antenna outside the integrated circuit package.

(2)前記(1)の高周波信号処理装置は、更に、アンテナとフィルタとの間の高周波信号線に分岐を有する。   (2) The high-frequency signal processing device according to (1) further includes a branch in the high-frequency signal line between the antenna and the filter.

(3)前記(1)の高周波信号処理装置は、電力増幅回路、それらの出力インピーダンス整合回路、アンテナスイッチ回路と共に更に低雑音増幅回路が集積された単一、もしくは複数個の半導体チップと、それを搭載するリードフレームもしくはプリント基板が封止された集積回路パッケージを有する。そして、アンテナスイッチ回路の出力に低雑音増幅回路が高周波信号線によりフィルタを介さず接続される。   (3) The high-frequency signal processing device according to (1) includes a power amplifier circuit, an output impedance matching circuit thereof, an antenna switch circuit and a single or a plurality of semiconductor chips in which a low-noise amplifier circuit is further integrated; And an integrated circuit package sealed with a printed circuit board. Then, a low noise amplifier circuit is connected to the output of the antenna switch circuit by a high frequency signal line without a filter.

(4)前記(3)の高周波信号処理装置は、集積回路パッケージの外部において、低雑音増幅回路の出力にフィルタが接続される。   (4) In the high-frequency signal processing device of (3), a filter is connected to the output of the low-noise amplifier circuit outside the integrated circuit package.

(5)本実施の形態による高周波信号処理装置は、少なくとも電力増幅回路、それらの出力インピーダンス整合回路、およびアンテナスイッチ回路が集積された単一、もしくは複数個の半導体チップと、それらを搭載するリードフレームもしくはプリント基板が封止された集積回路パッケージを有する。そして、集積回路パッケージの外部において、アンテナスイッチ回路とアンテナの間に、デュプレクサが接続された構成を有する。   (5) The high-frequency signal processing device according to the present embodiment includes a single or a plurality of semiconductor chips in which at least a power amplifier circuit, an output impedance matching circuit thereof, and an antenna switch circuit are integrated, and leads on which these are mounted. It has an integrated circuit package in which a frame or a printed circuit board is sealed. Then, outside the integrated circuit package, a duplexer is connected between the antenna switch circuit and the antenna.

(6)前記(5)の高周波信号処理装置は、アンテナとデュプレクサとの間の高周波信号線に分岐を有する。   (6) The high-frequency signal processing device according to (5) has a branch in the high-frequency signal line between the antenna and the duplexer.

(7)前記(5)の高周波信号処理装置は、電力増幅回路、それらの出力インピーダンス整合回路、アンテナスイッチ回路と共に更に低雑音増幅回路が集積された単一、もしくは複数個の半導体チップと、それを搭載するリードフレームもしくはプリント基板が封止された集積回路パッケージを有する。そして、アンテナスイッチ回路の出力に低雑音増幅回路が高周波信号線によりフィルタとデュプレクサを介さず接続された構成を有する。   (7) The high-frequency signal processing device according to (5) includes a power amplifier circuit, an output impedance matching circuit thereof, an antenna switch circuit and a single or a plurality of semiconductor chips in which a low noise amplifier circuit is further integrated, and And an integrated circuit package sealed with a printed circuit board. A low noise amplifier circuit is connected to the output of the antenna switch circuit by a high frequency signal line without passing through a filter and a duplexer.

(8)前記(1)〜(7)の高周波信号処理装置は、アンテナスイッチ回路がアンテナに接続される端子を複数有する。   (8) The high-frequency signal processing device according to (1) to (7) includes a plurality of terminals to which the antenna switch circuit is connected to the antenna.

(9)前記(3)かつ(8)の高周波信号処理装置は、集積回路パッケージの外部でありアンテナから低雑音増幅回路に接続される経路において、アンテナとアンテナスイッチ回路の間にフィルタが挿入された構成を有する。   (9) In the high-frequency signal processing device according to (3) and (8), a filter is inserted between the antenna and the antenna switch circuit in a path outside the integrated circuit package and connected to the low-noise amplifier circuit from the antenna. Have a configuration.

(10)前記(1)〜(9)の高周波信号処理装置は、電力増幅回路の出力インピーダンス整合回路がトランスフォーマよりなる。   (10) In the high-frequency signal processing devices of (1) to (9), the output impedance matching circuit of the power amplifier circuit is formed of a transformer.

10a,10b バンドパスフィルタ
11a,11b 低雑音増幅器
13a,13b アイソレータ
14a,14b デュプレクサ
15a,15b 入力パッド
16a,16b,19a,19b ワイヤ
17a,17b 入出力パッド
18a,18b 出力パッド
1a,1b 入力インピーダンス整合回路
2,2a,2b 電力増幅器
200,201 MOSFET
202 容量
20a,20b 入力端子
21 接地電源電圧端子
22a,22b 入出力端子
23a,23b 出力端子
24 ダイプレクサ
3,7,12,31〜34,71 半導体チップ
41 トランスフォーマ
410,411 コイル
4a,4b,41a,41b 出力インピーダンス整合回路
5a,5b ロウパスフィルタ
6,61,62,63,64,65 アンテナスイッチ
8 アンテナ
9 高周波フロントエンドモジュール
91 配線基板
10a, 10b Band pass filter 11a, 11b Low noise amplifier 13a, 13b Isolator 14a, 14b Duplexer 15a, 15b Input pad 16a, 16b, 19a, 19b Wire 17a, 17b Input / output pad 18a, 18b Output pad 1a, 1b Input impedance matching Circuit 2, 2a, 2b Power amplifier 200, 201 MOSFET
202 Capacitance 20a, 20b Input terminal 21 Ground power supply voltage terminal 22a, 22b Input / output terminal 23a, 23b Output terminal 24 Diplexer 3, 7, 12, 31-34, 71 Semiconductor chip 41 Transformer 410, 411 Coil 4a, 4b, 41a, 41b Output impedance matching circuit 5a, 5b Low pass filter 6, 61, 62, 63, 64, 65 Antenna switch 8 Antenna 9 High frequency front end module 91 Wiring board

Claims (18)

第1アンテナ接続ノードを第1送信ノードに接続する第1アンテナスイッチ回路と、
第1送信信号を増幅する第1電力増幅回路と、
前記第1電力増幅回路の出力ノードと前記第1送信ノードの間に設けられ、前記第1電力増幅回路の出力インピーダンスを前記第1送信ノード側の入力インピーダンスに整合させる第1整合回路と、
一端が前記第1アンテナ接続ノードに、他端がアンテナに接続された第1フィルタと、
第2アンテナ接続ノードを第2送信ノードに接続する第2アンテナスイッチ回路と、
第2送信信号を増幅する第2電力増幅回路と、
前記第2電力増幅回路の出力ノードと前記第2送信ノードの間に設けられ、前記第2電力増幅回路の出力インピーダンスを前記第2送信ノード側の入力インピーダンスに整合させる第2整合回路と、
一端が前記第2アンテナ接続ノードに、他端が前記アンテナに接続された第2フィルタとを有することを特徴とする高周波信号処理装置。
A first antenna switch circuit for connecting the first antenna connection node to the first transmission node;
A first power amplifier circuit for amplifying the first transmission signal;
A first matching circuit provided between an output node of the first power amplifier circuit and the first transmission node, for matching an output impedance of the first power amplifier circuit with an input impedance on the first transmission node side;
A first filter having one end connected to the first antenna connection node and the other end connected to the antenna;
A second antenna switch circuit connecting the second antenna connection node to the second transmission node;
A second power amplifier circuit for amplifying the second transmission signal;
A second matching circuit provided between an output node of the second power amplifier circuit and the second transmission node, and matching an output impedance of the second power amplifier circuit to an input impedance on the second transmission node side;
A high frequency signal processing apparatus comprising: a second filter having one end connected to the second antenna connection node and the other end connected to the antenna.
請求項1記載の高周波信号処理装置において、
前記第1および第2フィルタのそれぞれは、ロウパスフィルタであることを特徴とする高周波信号処理装置。
The high frequency signal processing device according to claim 1,
Each of the first and second filters is a low-pass filter.
請求項1記載の高周波信号処理装置において、
前記第1および第2電力増幅回路と前記第1および第2整合回路は、同一の半導体チップ上に形成され、
前記第1アンテナスイッチ回路と前記第2アンテナスイッチ回路は、同一の半導体チップ上に形成され、
前記第1および第2電力増幅回路と前記第1および第2整合回路と前記第1および第2アンテナスイッチ回路は、1個の第1パッケージ内に搭載され、
前記第1および第2フィルタは、前記第1パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
The high frequency signal processing device according to claim 1,
The first and second power amplifier circuits and the first and second matching circuits are formed on the same semiconductor chip,
The first antenna switch circuit and the second antenna switch circuit are formed on the same semiconductor chip,
The first and second power amplifier circuits, the first and second matching circuits, and the first and second antenna switch circuits are mounted in one first package,
The high frequency signal processing apparatus, wherein the first and second filters are mounted outside the first package.
請求項3記載の高周波信号処理装置において、
前記第1パッケージは、リードフレームを含み、前記リードフレーム上のダイパッドに半導体チップが搭載された構造を備えることを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 3,
The high frequency signal processing apparatus, wherein the first package includes a lead frame and has a structure in which a semiconductor chip is mounted on a die pad on the lead frame.
請求項1記載の高周波信号処理装置において、
前記第1アンテナスイッチ回路は、更に、第1受信ノードを持ち、前記第1アンテナ接続ノードを前記第1送信ノードか前記第1受信ノードに選択的に接続し、
前記第2アンテナスイッチ回路は、更に、第2受信ノードを持ち、前記第2アンテナ接続ノードを前記第2送信ノードか前記第2受信ノードに選択的に接続し、
前記高周波信号処理装置は、さらに、
前記第1受信ノードに入力ノードが接続された第1低雑音増幅回路と、
前記第2受信ノードに入力ノードが接続された第2低雑音増幅回路と、
前記第1低雑音増幅回路の出力ノードに接続された第1バンドパスフィルタと、
前記第2低雑音増幅回路の出力ノードに接続された第2バンドパスフィルタとを有することを特徴とする高周波信号処理装置。
The high frequency signal processing device according to claim 1,
The first antenna switch circuit further includes a first reception node, and selectively connects the first antenna connection node to the first transmission node or the first reception node;
The second antenna switch circuit further includes a second reception node, and selectively connects the second antenna connection node to the second transmission node or the second reception node;
The high-frequency signal processing device further includes:
A first low noise amplifier circuit having an input node connected to the first receiving node;
A second low noise amplifier circuit having an input node connected to the second receiving node;
A first bandpass filter connected to an output node of the first low noise amplifier circuit;
And a second band-pass filter connected to an output node of the second low-noise amplifier circuit.
請求項5記載の高周波信号処理装置において、
前記第1および第2電力増幅回路と前記第1および第2整合回路は、同一の半導体チップ上に形成され、
前記第1アンテナスイッチ回路と前記第2アンテナスイッチ回路は、同一の半導体チップ上に形成され、
前記第1低雑音増幅回路と前記第2低雑音増幅回路は、同一の半導体チップ上に形成され、
前記第1および第2電力増幅回路と前記第1および第2整合回路と前記第1および第2アンテナスイッチ回路と前記第1および第2低雑音増幅回路は、1個の第2パッケージ内に搭載され、
前記第1および第2フィルタと前記第1および第2バンドパスフィルタは、前記第2パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 5,
The first and second power amplifier circuits and the first and second matching circuits are formed on the same semiconductor chip,
The first antenna switch circuit and the second antenna switch circuit are formed on the same semiconductor chip,
The first low noise amplifier circuit and the second low noise amplifier circuit are formed on the same semiconductor chip,
The first and second power amplifier circuits, the first and second matching circuits, the first and second antenna switch circuits, and the first and second low-noise amplifier circuits are mounted in one second package. And
The high frequency signal processing apparatus, wherein the first and second filters and the first and second band pass filters are mounted outside the second package.
請求項5記載の高周波信号処理装置において、
前記第1および第2電力増幅回路と前記第1および第2整合回路は、同一の半導体チップ上に形成され、
前記第1アンテナスイッチ回路と前記第2アンテナスイッチ回路は、同一の半導体チップ上に形成され、
前記第1低雑音増幅回路と前記第2低雑音増幅回路は、同一の半導体チップ上に形成され、
前記第1および第2電力増幅回路と前記第1および第2整合回路と前記第1および第2アンテナスイッチ回路は、1個の第3パッケージ内に搭載され、
前記第1および第2低雑音増幅回路と前記第1および第2フィルタと前記第1および第2バンドパスフィルタは、前記第3パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 5,
The first and second power amplifier circuits and the first and second matching circuits are formed on the same semiconductor chip,
The first antenna switch circuit and the second antenna switch circuit are formed on the same semiconductor chip,
The first low noise amplifier circuit and the second low noise amplifier circuit are formed on the same semiconductor chip,
The first and second power amplifier circuits, the first and second matching circuits, and the first and second antenna switch circuits are mounted in one third package,
The high-frequency signal processing device, wherein the first and second low-noise amplifier circuits, the first and second filters, and the first and second bandpass filters are mounted outside the third package.
第1アンテナ接続ノードを第1送信ノードに接続する第1アンテナスイッチ回路と、
第1送信信号を増幅する第1電力増幅回路と、
前記第1電力増幅回路の出力ノードと前記第1送信ノードの間に設けられ、前記第1電力増幅回路の出力インピーダンスを前記第1送信ノード側の入力インピーダンスに整合させる第1整合回路と、
一端が前記第1アンテナ接続ノードに接続され、他端がアンテナに接続された第1ロウパスフィルタとを有することを特徴とする高周波信号処理装置。
A first antenna switch circuit for connecting the first antenna connection node to the first transmission node;
A first power amplifier circuit for amplifying the first transmission signal;
A first matching circuit provided between an output node of the first power amplifier circuit and the first transmission node, for matching an output impedance of the first power amplifier circuit with an input impedance on the first transmission node side;
A high-frequency signal processing device comprising: a first low-pass filter having one end connected to the first antenna connection node and the other end connected to the antenna.
請求項8記載の高周波信号処理装置において、
前記第1電力増幅回路と前記第1整合回路は、同一の半導体チップ上に形成され、
前記第1電力増幅回路と前記第1整合回路と前記第1アンテナスイッチ回路は、1個の第1パッケージ内に搭載され、
前記第1ロウパスフィルタは、前記第1パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 8,
The first power amplifier circuit and the first matching circuit are formed on the same semiconductor chip,
The first power amplifier circuit, the first matching circuit, and the first antenna switch circuit are mounted in one first package,
The high-frequency signal processing apparatus, wherein the first low-pass filter is mounted outside the first package.
請求項8記載の高周波信号処理装置において、
前記第1アンテナスイッチ回路は、更に、第1受信ノードを持ち、前記第1アンテナ接続ノードを前記第1送信ノードか前記第1受信ノードに選択的に接続し、
前記高周波信号処理装置は、さらに、
前記第1受信ノードに入力ノードが接続された第1低雑音増幅回路と、
前記第1低雑音増幅回路の出力ノードに接続された第1バンドパスフィルタとを有することを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 8,
The first antenna switch circuit further includes a first reception node, and selectively connects the first antenna connection node to the first transmission node or the first reception node;
The high-frequency signal processing device further includes:
A first low noise amplifier circuit having an input node connected to the first receiving node;
A high frequency signal processing apparatus comprising: a first band pass filter connected to an output node of the first low noise amplifier circuit.
請求項10記載の高周波信号処理装置において、
前記第1電力増幅回路と前記第1整合回路は、同一の半導体チップ上に形成され、
前記第1電力増幅回路と前記第1整合回路と前記第1アンテナスイッチ回路と前記第1低雑音増幅回路は、1個の第2パッケージ内に搭載され、
前記第1ロウパスフィルタと前記第1バンドパスフィルタは、前記第2パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 10,
The first power amplifier circuit and the first matching circuit are formed on the same semiconductor chip,
The first power amplifier circuit, the first matching circuit, the first antenna switch circuit, and the first low noise amplifier circuit are mounted in one second package,
The high-frequency signal processing apparatus, wherein the first low pass filter and the first band pass filter are mounted outside the second package.
請求項8記載の高周波信号処理装置において、
前記第1アンテナスイッチ回路は、更に、第2アンテナ接続ノードと第2受信ノードを持ち、前記第1アンテナ接続ノードと前記第1送信ノードの接続と、前記第2アンテナ接続ノードと前記第2受信ノードの接続とを選択的に制御することを特徴とする高周波信号処理装置。
In the high frequency signal processing device according to claim 8,
The first antenna switch circuit further includes a second antenna connection node and a second reception node, a connection between the first antenna connection node and the first transmission node, a second antenna connection node, and the second reception node. A high-frequency signal processing apparatus characterized by selectively controlling connection of nodes.
請求項12記載の高周波信号処理装置において、更に、
前記第2受信ノードに入力ノードが接続された第2低雑音増幅回路と、
前記第2低雑音増幅回路の出力ノードに接続された第2バンドパスフィルタとを有し、
前記第2アンテナ接続ノードは、前記アンテナに接続されていることを特徴とする高周波信号処理装置。
The high-frequency signal processing device according to claim 12, further comprising:
A second low noise amplifier circuit having an input node connected to the second receiving node;
A second bandpass filter connected to the output node of the second low noise amplifier circuit;
The high frequency signal processing apparatus, wherein the second antenna connection node is connected to the antenna.
請求項12記載の高周波信号処理装置において、更に、
前記第2受信ノードに入力ノードが接続された第2低雑音増幅回路と、
前記第2アンテナ接続ノードと前記アンテナの間に接続された第3バンドパスフィルタとを有することを特徴とする高周波信号処理装置。
The high-frequency signal processing device according to claim 12, further comprising:
A second low noise amplifier circuit having an input node connected to the second receiving node;
A high frequency signal processing apparatus comprising: the second antenna connection node; and a third band pass filter connected between the antennas.
第1送信バンド内の信号を第1送信ノードと第1アンテナ接続ノードの間で通過させ、第1受信バンド内の信号を前記第1アンテナ接続ノードと第1受信ノードの間で通過させる第1デュプレクサと、
第1送信信号を増幅する第1電力増幅回路と、
前記第1電力増幅回路の出力ノードと前記第1送信ノードの間に設けられ、前記第1電力増幅回路の出力インピーダンスを前記第1送信ノード側の入力インピーダンスに整合させる第1整合回路と、
第2送信バンド内の信号を第2送信ノードと第2アンテナ接続ノードの間で通過させ、第2受信バンド内の信号を前記第2アンテナ接続ノードと第2受信ノードの間で通過させる第2デュプレクサと、
第2送信信号を増幅する第2電力増幅回路と、
前記第2電力増幅回路の出力ノードと前記第2送信ノードの間に設けられ、前記第2電力増幅回路の出力インピーダンスを前記第2送信ノード側の入力インピーダンスに整合させる第2整合回路とを備え
前記第1および第2アンテナ接続ノードは、アンテナに直接的に接続されていることを特徴とする高周波信号処理装置。
A first signal that passes a signal in the first transmission band between the first transmission node and the first antenna connection node, and a signal in the first reception band that passes between the first antenna connection node and the first reception node. Duplexer,
A first power amplifier circuit for amplifying the first transmission signal;
A first matching circuit provided between an output node of the first power amplifier circuit and the first transmission node, for matching an output impedance of the first power amplifier circuit with an input impedance on the first transmission node side;
A second signal that passes a signal in the second transmission band between the second transmission node and the second antenna connection node, and a signal in the second reception band that passes between the second antenna connection node and the second reception node; Duplexer,
A second power amplifier circuit for amplifying the second transmission signal;
A second matching circuit provided between the output node of the second power amplifier circuit and the second transmission node and configured to match the output impedance of the second power amplifier circuit with the input impedance on the second transmission node side. The high-frequency signal processing device, wherein the first and second antenna connection nodes are directly connected to an antenna.
請求項15記載の高周波信号処理装置において、
前記第1および第2電力増幅回路と前記第1および第2整合回路は、同一の半導体チップ上に形成されると共に1個の第1パッケージ内に搭載され、
前記第1および第2デュプレクサは、前記第1パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
The high-frequency signal processing device according to claim 15,
The first and second power amplifier circuits and the first and second matching circuits are formed on the same semiconductor chip and mounted in one first package,
The high-frequency signal processing apparatus, wherein the first and second duplexers are mounted outside the first package.
請求項15記載の高周波信号処理装置において、更に、
第1および第2低雑音増幅回路と、
前記第1受信ノードを前記第1低雑音増幅回路の入力ノードに接続し、前記第2受信ノードを前記第2低雑音増幅回路の入力ノードに接続するアンテナスイッチ回路と、
前記第1低雑音増幅回路の出力ノードに接続された第1バンドパスフィルタと、
前記第2低雑音増幅回路の出力ノードに接続された第2バンドパスフィルタとを有することを特徴とする高周波信号処理装置。
The high-frequency signal processing device according to claim 15, further comprising:
First and second low noise amplifier circuits;
An antenna switch circuit connecting the first receiving node to an input node of the first low noise amplifier circuit and connecting the second receiving node to an input node of the second low noise amplifier circuit;
A first bandpass filter connected to an output node of the first low noise amplifier circuit;
And a second band-pass filter connected to an output node of the second low-noise amplifier circuit.
請求項17記載の高周波信号処理装置において、
前記第1および第2電力増幅回路と前記第1および第2整合回路は、同一の半導体チップ上に形成され、
前記第1低雑音増幅回路と前記第2低雑音増幅回路は、同一の半導体チップ上に形成され、
前記第1および第2電力増幅回路と前記第1および第2整合回路と前記アンテナスイッチ回路と前記第1および第2低雑音増幅回路は、1個の第2パッケージ内に搭載され、
前記第1および第2デュプレクサと前記第1および第2バンドパスフィルタは、前記第2パッケージの外部に搭載されることを特徴とする高周波信号処理装置。
The high-frequency signal processing device according to claim 17,
The first and second power amplifier circuits and the first and second matching circuits are formed on the same semiconductor chip,
The first low noise amplifier circuit and the second low noise amplifier circuit are formed on the same semiconductor chip,
The first and second power amplifier circuits, the first and second matching circuits, the antenna switch circuit, and the first and second low noise amplifier circuits are mounted in one second package,
The high frequency signal processing apparatus, wherein the first and second duplexers and the first and second band pass filters are mounted outside the second package.
JP2010214208A 2010-09-24 2010-09-24 High frequency signal processor Pending JP2012070267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010214208A JP2012070267A (en) 2010-09-24 2010-09-24 High frequency signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010214208A JP2012070267A (en) 2010-09-24 2010-09-24 High frequency signal processor

Publications (1)

Publication Number Publication Date
JP2012070267A true JP2012070267A (en) 2012-04-05

Family

ID=46166983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010214208A Pending JP2012070267A (en) 2010-09-24 2010-09-24 High frequency signal processor

Country Status (1)

Country Link
JP (1) JP2012070267A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014097768A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Switch module and wireless communication apparatus
JP2014138312A (en) * 2013-01-17 2014-07-28 Murata Mfg Co Ltd Semiconductor module
WO2015008557A1 (en) * 2013-07-16 2015-01-22 株式会社村田製作所 Front end circuit
CN105553498A (en) * 2014-10-27 2016-05-04 天工方案公司 Devices and methods related to interfaces for radio-frequency modules
JP2016519552A (en) * 2013-05-24 2016-06-30 日本テキサス・インスツルメンツ株式会社 Power amplifier control circuit
US10454507B2 (en) 2015-11-11 2019-10-22 Softbank Corp. Communication device
WO2019240097A1 (en) * 2018-06-11 2019-12-19 株式会社村田製作所 High-frequency module and communication device
CN113574658A (en) * 2019-03-13 2021-10-29 株式会社村田制作所 High-frequency module and communication device
CN114142884A (en) * 2020-08-13 2022-03-04 株式会社村田制作所 High-frequency module and communication device
CN114342268A (en) * 2019-08-28 2022-04-12 株式会社村田制作所 High-frequency module and communication device

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076241A (en) * 2012-12-18 2015-07-06 가부시키가이샤 무라타 세이사쿠쇼 Switch module and wireless communication apparatus
CN104871435A (en) * 2012-12-18 2015-08-26 株式会社村田制作所 Switch module and wireless communication apparatus
DE112013006057B4 (en) 2012-12-18 2019-01-10 Murata Manufacturing Co., Ltd. Switching module and wireless communication equipment
WO2014097768A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Switch module and wireless communication apparatus
JP5935902B2 (en) * 2012-12-18 2016-06-15 株式会社村田製作所 Switch module and wireless communication device
KR101690100B1 (en) * 2012-12-18 2016-12-27 가부시키가이샤 무라타 세이사쿠쇼 Switch module and wireless communication apparatus
US9553630B2 (en) 2012-12-18 2017-01-24 Murata Manufacturing Co., Ltd. Switching module and wireless communication equipment
JP2014138312A (en) * 2013-01-17 2014-07-28 Murata Mfg Co Ltd Semiconductor module
JP2016519552A (en) * 2013-05-24 2016-06-30 日本テキサス・インスツルメンツ株式会社 Power amplifier control circuit
US10057044B2 (en) 2013-07-16 2018-08-21 Murata Manufacturing Co., Ltd. Front-end circuit
WO2015008557A1 (en) * 2013-07-16 2015-01-22 株式会社村田製作所 Front end circuit
JP2016086411A (en) * 2014-10-27 2016-05-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Devices and methods related to interfaces for radio-frequency modules
CN105553498A (en) * 2014-10-27 2016-05-04 天工方案公司 Devices and methods related to interfaces for radio-frequency modules
TWI617143B (en) * 2014-10-27 2018-03-01 西凱渥資訊處理科技公司 Devices and methods related to interfaces for radio-frequency modules
US10454507B2 (en) 2015-11-11 2019-10-22 Softbank Corp. Communication device
KR102480672B1 (en) * 2018-06-11 2022-12-27 가부시키가이샤 무라타 세이사쿠쇼 High frequency module and communication device
WO2019240097A1 (en) * 2018-06-11 2019-12-19 株式会社村田製作所 High-frequency module and communication device
WO2019240098A1 (en) * 2018-06-11 2019-12-19 株式会社村田製作所 High-frequency module and communication device
KR20210002684A (en) * 2018-06-11 2021-01-08 가부시키가이샤 무라타 세이사쿠쇼 High frequency module and communication device
US11265028B2 (en) 2018-06-11 2022-03-01 Murata Manufacturing Co., Ltd. Radio frequency module and communication device
US11855666B2 (en) 2018-06-11 2023-12-26 Murata Manufacturing Co., Ltd. Radio frequency module and communication device
CN113574658A (en) * 2019-03-13 2021-10-29 株式会社村田制作所 High-frequency module and communication device
CN114342268A (en) * 2019-08-28 2022-04-12 株式会社村田制作所 High-frequency module and communication device
CN114142884B (en) * 2020-08-13 2023-02-21 株式会社村田制作所 High-frequency module and communication device
CN114142884A (en) * 2020-08-13 2022-03-04 株式会社村田制作所 High-frequency module and communication device

Similar Documents

Publication Publication Date Title
US11476226B2 (en) Radio-frequency module and communication device
JP2012070267A (en) High frequency signal processor
JP2020102693A (en) High frequency module and communication device
US11394817B2 (en) Radio frequency module and communication device
KR102383353B1 (en) High-frequency module and communication device
WO2018123972A1 (en) High-frequency module and communication device
US11310355B2 (en) Radio frequency module and communication device
US11979137B2 (en) High-frequency module and communication apparatus
US11394421B2 (en) Radio frequency module and communication device
KR102417489B1 (en) Radio frequency module and communication device
US11496169B2 (en) Radio frequency module and communication device
JP2021048558A (en) High frequency module and communication device
KR102417481B1 (en) High-frequency module and communication device
US20210175911A1 (en) Radio frequency module and communication device
KR20210077595A (en) Radio frequency module and communication device
US11923885B2 (en) High-frequency module and communication apparatus
US11528044B2 (en) Radio frequency module and communication device
US11431363B2 (en) Radio frequency module and communication device
KR102476613B1 (en) Radio frequency module and communication device
JP2021175084A (en) High frequency circuit and communication apparatus
JP2021048561A (en) High frequency module and communication device
KR20210127612A (en) Radio frequency module and communication device
KR20210128909A (en) Radio frequency module and communication device
JP2022011971A (en) High-frequency module and communication device
JPWO2014097768A1 (en) Switch module and wireless communication device