JP2012028989A - Filter device - Google Patents
Filter device Download PDFInfo
- Publication number
- JP2012028989A JP2012028989A JP2010164961A JP2010164961A JP2012028989A JP 2012028989 A JP2012028989 A JP 2012028989A JP 2010164961 A JP2010164961 A JP 2010164961A JP 2010164961 A JP2010164961 A JP 2010164961A JP 2012028989 A JP2012028989 A JP 2012028989A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- filter circuit
- filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Description
本発明は、半導体で構成され、通過帯域特性の調整機能を有するフィルタ装置に関するものである。 The present invention relates to a filter device made of a semiconductor and having a passband characteristic adjustment function.
半導体で構成されたフィルタは、抵抗器や容量素子(コンデンサ)等の受動素子のばらつきの影響を受け、通過帯域特性(周波数特性と表現される場合もある)が変化するという問題がある。このため、調整回路を付加し、通過帯域特性を逐次調整する必要がある(たとえば、下記特許文献1,2参照)。
A filter made of a semiconductor is affected by variations in passive elements such as resistors and capacitive elements (capacitors), and thus has a problem that a pass band characteristic (sometimes expressed as a frequency characteristic) changes. For this reason, it is necessary to add an adjustment circuit and sequentially adjust the passband characteristics (for example, see
特許文献1には、フィルタに入力される参照信号(基準信号)と、フィルタから出力される信号との間の位相関係を比較する位相比較手段と、前記位相比較手段から出力される比較信号に応答してカウントアップまたはカウントダウンを行うアップダウンカウンタと、前記アップダウンカウンタの計数出力に基づいて、前記フィルタを制御するための制御信号をフィルタ定数を制御するための制御端子に供給する制御信号発生手段を備えるフィルタが記載されている。
In
ここで、前記制御信号発生手段は前記フィルタを制御するための基準バイアス電流を発生する電流源と、前記アップダウンカウンタの計数出力に対応した微調整用バイアス電流を発生させる電流源と、前記基準バイアス電流と前記微調整用バイアス電流とを加算する加算器を備える必要がある。 The control signal generating means includes a current source for generating a reference bias current for controlling the filter, a current source for generating a bias current for fine adjustment corresponding to the count output of the up / down counter, and the reference It is necessary to provide an adder for adding the bias current and the fine adjustment bias current.
また、特許文献2には、第1の基準周波数信号、及びこれよりも高い周波数の第2の基準周波数信号を出力する発振器と、フィルタの入力端に、通常の入力信号と前記発振器出力とを切り換えて供給するスイッチと、前記第1の基準周波数信号によるフィルタ出力のピーク値P1と、前記第2の基準信号によるフィルタ出力のピーク値P2とをホールドし、これらを比較する比較手段と、前記比較結果がP2>P1+α(αは不感帯)の際には前記フィルタの通過帯域を低くさせ、P1>P2+αの際にはこの通過帯域を高くさせるべく制御する制御手段を備えるフィルタ調整回路が記載されている。
しかしながら、上記従来の特許文献1に記載のフィルタや特許文献2に記載のフィルタ調整回路では、通過帯域特性の調整回路として多くの回路を必要としており、特に、通過帯域特性として高精度な性能を必要としない場合でも調整回路として多くの回路が必要となり、回路の小型化に支障をきたしている、という問題があった。
However, the conventional filter described in
本発明は、上記に鑑みてなされたものであって、従来よりも少ない回路規模で通過帯域特性の調整機能を実現するフィルタ装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a filter device that realizes a passband characteristic adjustment function with a smaller circuit scale than conventional ones.
上述した課題を解決し、目的を達成するために、本発明は、入力信号に対して帯域制限を行うフィルタ回路、および当該フィルタ回路の周波数特性を調整する調整回路からなるフィルタ装置であって、前記調整回路は、前記フィルタ回路へ基準信号が入力されている状態において、前記フィルタ回路への入力信号である第1の信号と前記フィルタ回路からの出力信号である第2の信号との比較結果に基づいて、前記フィルタ回路の周波数特性を調整することを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention is a filter device including a filter circuit that performs band limitation on an input signal, and an adjustment circuit that adjusts the frequency characteristics of the filter circuit, The adjustment circuit compares a first signal that is an input signal to the filter circuit and a second signal that is an output signal from the filter circuit in a state where a reference signal is input to the filter circuit. The frequency characteristics of the filter circuit are adjusted based on the above.
本発明によれば、抵抗器やコンデンサ等の受動素子により構成されたフィルタ装置において、通過帯域特性のばらつきを調整する機能を少ない回路規模で実現できる、という効果を奏する。 According to the present invention, in a filter device composed of passive elements such as resistors and capacitors, there is an effect that a function of adjusting variation in passband characteristics can be realized with a small circuit scale.
以下に、本発明にかかるフィルタ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a filter device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態.
図1は、本実施の形態のフィルタ装置の構成例を示す図である。図示したように、このフィルタ装置は、制御回路1、フィルタ回路2、コンパレータ3、スイッチ4および発振器5を備える。
Embodiment.
FIG. 1 is a diagram illustrating a configuration example of a filter device according to the present embodiment. As illustrated, the filter device includes a
制御回路1は、コンパレータ3からの入力信号および発振器5からの入力信号に基づいて、フィルタ回路2の通過帯域特性を調整する。フィルタ回路2は、スイッチ4からの入力信号に対して、制御回路1からの入力信号に応じた周波数通過帯域制限を実施する。スイッチ4から入力される信号の周波数通過帯域を制限する。コンパレータ3は、フィルタ回路2への入力信号とフィルタ回路2からの出力信号を比較し、比較結果を制御回路1へ出力する。スイッチ4は、外部からの入力信号と発振器5からの入力信号のいずれか一方を選択し、選択した信号をフィルタ回路2へ出力する。発振器5は、フィルタ回路2の通過帯域特性を調整するための基準信号を生成し、制御回路1およびスイッチ4に対して出力する。
The
図2は、制御回路1の構成例を示す図である。図示したように、制御回路1は、カウンタ11、論理積回路(AND回路)12、nビットシフトレジスタ13、複数のスイッチS1〜Sn、および複数のコンデンサC1〜Cnを含む。
FIG. 2 is a diagram illustrating a configuration example of the
制御回路1において、カウンタ11は、発振器5で生成された基準信号を分周して所定周期の切り換えクロックを生成する。論理積回路12は、カウンタ11で生成された切り換えクロックとコンパレータ3からの出力信号の論理積を出力する。nビットシフトレジスタ13は、論理積回路12からの出力信号(論理積)に従って、スイッチS1〜SnのON/OFFを制御する。スイッチS1〜Snは、コンデンサC1〜Cnの使用有無を切り換える。すなわち、各スイッチは、接続されているコンデンサを使用する場合、ONに切り換えられる。コンデンサC1〜Cnは静電容量が同一のコンデンサであり、フィルタ回路2が利用する容量回路を構成する。
In the
つづいて、本実施の形態のフィルタ装置の動作例について、図3を参照しながら説明する。図3は、フィルタ回路2の通過帯域特性の一例を示す図である。なお、図3に示した破線(垂直方向の破線)は、発振器5で生成される基準信号の周波数を示している。
Next, an operation example of the filter device of the present embodiment will be described with reference to FIG. FIG. 3 is a diagram illustrating an example of the passband characteristics of the
本実施の形態のフィルタ装置においては、まず電源投入直後等の通過帯域特性を調整する段階になると、スイッチ4の設定が、発振器5からの入力信号を選択して出力するように切り換わる。これにより、発振器5で生成された基準信号がフィルタ回路2に入力される。フィルタ回路2は、制御回路1の設定値に対応した周波数通過帯域制限を入力信号である基準信号に対して行い、その結果得られた信号(帯域制限実施後の基準信号)を出力する。このときコンパレータ3は、フィルタ回路2への入力信号(帯域制限実施前の基準信号)とフィルタ回路2の出力信号(帯域制限実施後の基準信号)を比較し、比較結果を制御回路1へ出力する。具体的には、コンパレータ3は、フィルタ回路2で帯域制限が実施される前の基準信号の振幅幅と、帯域制限が実施された後の基準信号の振幅幅とを比較し、その差があらかじめ設定したしきい値よりも小さい場合は“H”論理を出力し、そうではない場合(しきい値以上の場合)には“L”論理を出力する。
In the filter device of the present embodiment, when the pass band characteristic is adjusted immediately after the power is turned on, the setting of the
制御回路1では、まずnビットシフトレジスタ13の初期値として、スイッチS1〜Snを全てOFFにしてフィルタ回路2を初期状態(通過帯域特性を調整する前の状態)に設定するための値、たとえば、全ビット“L”信号が入っている。この初期状態におけるフィルタ回路2の通過帯域特性は、図3に示した(3)の状態である。このときの帯域制限実施前後の各基準信号の差(振幅幅の差)は、あらかじめ設定した値(ここでは10dBとする)よりも小さい(図3の(3)を初期状態とした場合では5dBとなる)ため、コンパレータ3は“H”を出力し、この信号が論理積回路12への入力となる。
In the
コンパレータ3から論理積回路12の一方の入力端子へ“H”信号が入力されるため、論理積回路12のもう一方の入力端子への入力信号であるカウンタ11出力(切り換えクロック)が、nビットシフトレジスタ13へ入力される。nビットシフトレジスタ13は、切り換えクロックが入力されると、レジスタ値を1ビットずつシフトして出力する。また、1ビット目には“H”信号を入力する(1ビット目の値を2ビット目にシフトするように動作する場合)。
Since the “H” signal is input from the
この結果、スイッチS1のみがON状態となり、コンデンサC1を使用する構成となる。コンデンサC1を使用した場合のフィルタ回路2の通過帯域特性は、たとえば図3の(4)の状態となり、調整後の通過帯域特性(4)に応じた信号(帯域制限実施後の基準信号)がフィルタ回路2から出力されるようになる。しかし、この状態でも、コンパレータ3への2つの入力信号の振幅の差(6dB)は、あらかじめ設定した値(10dB)よりも小さいため、コンパレータ3の出力は“H”のまま変動しない。したがって、nビットシフトレジスタ13へ切り換えクロックがさらに入力され、コンデンサC2も使用する構成(コンデンサC1およびC2を使用する構成)となる。これに伴って、フィルタ回路2の通過帯域特性がさらに変化する(図3の(2)の状態に近づく)。
As a result, only the switch S1 is turned on, and the capacitor C1 is used. The passband characteristic of the
以上の調整動作を、コンパレータ3への2つの入力信号の振幅の差が設定した値(この例では図3の(2)の状態に相当する10dB)となるまで繰り返し行う。
The above adjustment operation is repeated until the difference between the amplitudes of the two input signals to the
コンパレータ3への2つの入力信号の振幅の差があらかじめ設定した値(10dB)と等しいか大きくなった場合、コンパレータ3の出力は“L”となる。その結果、制御回路1の論理積回路12の出力が“L”固定となり、切り換えクロックがnビットシフトレジスタ13へ伝達されなくなるので、使用する容量値(コンデンサの数)が確定する。そして、容量値が確定すると、スイッチ4は、外部からの入力信号を選択して出力する設定に切り換わり、フィルタ回路2の通過帯域特性の調整が完了となる。
When the difference between the amplitudes of the two input signals to the
このように、本実施の形態のフィルタ装置は、入力された信号の帯域制限を行う(特定の周波数成分のみを通過させる)フィルタ回路、フィルタ回路の通過帯域特性を調整するための基準信号を生成する発振器、およびフィルタ回路の通過帯域特性を調整する制御回路を備え、制御回路は、フィルタ回路で帯域制限が実施される前の基準信号(フィルタ回路への入力信号)と帯域制限が実施された後の基準信号(フィルタ回路からの出力信号)の差分に基づいて、フィルタ回路の通過帯域特性を調整することとした。具体的には、差分があらかじめ設定した値よりも小さい場合、この差分が設定値以上となるまで使用する容量値を一定の調整幅で変更する動作を繰り返し実行することとした。これにより、半導体で生成された抵抗器やコンデンサ等の受動素子のばらつきの影響を簡単な回路で調整することが可能となり、装置を小型化できる。 As described above, the filter device according to the present embodiment generates a reference signal for adjusting the passband characteristics of a filter circuit that limits the band of the input signal (passes only a specific frequency component) and the filter circuit. The control circuit adjusts the passband characteristics of the filter circuit and the control circuit, and the control circuit performs the band limitation with the reference signal (the input signal to the filter circuit) before the band limitation is performed in the filter circuit. Based on the difference of the later reference signal (output signal from the filter circuit), the passband characteristic of the filter circuit is adjusted. Specifically, when the difference is smaller than a preset value, the operation of changing the capacity value to be used with a certain adjustment width is repeatedly executed until the difference becomes equal to or greater than the set value. This makes it possible to adjust the influence of variations in passive elements such as resistors and capacitors generated from semiconductors with a simple circuit, and to reduce the size of the apparatus.
なお、フィルタ回路2の初期状態を上記とは逆の設定、すなわち、フィルタ回路2の初期の(調整実施前の)通過帯域特性を図3の(1)としてもよい。この場合、たとえば、コンパレータ3の出力を反転させてから制御回路1へ入力するようにして、フィルタ回路2への入力信号の振幅とフィルタ回路2からの出力信号の振幅がしきい値よりも大きい場合に、論理積回路12へ“H”が入力されるようにする。さらに、制御回路1においては、nビットシフトレジスタ13の初期値として全ビット“H”が設定されているので、nビットシフトレジスタ13に切り換えクロックが入力されてビットシフトを実施する際、1ビット目に“L”信号を設定する。このようにすることで、フィルタ回路2が使用する容量値が徐々に減少し、所望の通過帯域特性となったところでnビットシフトレジスタ13の出力値が固定化される。
Note that the initial state of the
以上のように、本発明にかかるフィルタ装置は、入力信号に対して帯域制限を行い、特定の周波数成分を通過させる機器として有用であり、特に、構成部品(抵抗器やコンデンサなどの受動素子)のばらつきの影響を抑えて所望の通過帯域特性を実現するフィルタ装置に適している。 As described above, the filter device according to the present invention is useful as a device that performs band limitation on an input signal and allows a specific frequency component to pass, and particularly, a component (passive element such as a resistor or a capacitor). This is suitable for a filter device that realizes a desired passband characteristic while suppressing the influence of variations in the above.
1 制御回路
2 フィルタ回路
3 コンパレータ
4 スイッチ
5 発振器
11 カウンタ
12 論理積回路
13 nビットシフトレジスタ
DESCRIPTION OF
Claims (4)
前記調整回路は、
前記フィルタ回路へ基準信号が入力されている状態において、前記フィルタ回路への入力信号である第1の信号と前記フィルタ回路からの出力信号である第2の信号との比較結果に基づいて、前記フィルタ回路の周波数特性を調整する
ことを特徴とするフィルタ装置。 A filter device comprising a filter circuit that performs band limitation on an input signal, and an adjustment circuit that adjusts frequency characteristics of the filter circuit,
The adjustment circuit includes:
Based on a comparison result between a first signal that is an input signal to the filter circuit and a second signal that is an output signal from the filter circuit in a state where a reference signal is input to the filter circuit, A filter device that adjusts frequency characteristics of a filter circuit.
前記フィルタ回路の周波数特性を調整する際に使用する前記基準信号を生成する発振器と、
前記第1の信号の振幅と前記第2の信号の振幅との差分を算出し、さらに、算出した差分が所定のしきい値よりも小さいかどうか確認し、確認結果を前記比較結果として出力するコンパレータと、
前記比較結果に基づいて、前記フィルタ回路が使用する容量値を調整する制御回路と、
を備えることを特徴とする請求項1に記載のフィルタ装置。 The adjustment circuit includes:
An oscillator that generates the reference signal for use in adjusting the frequency characteristics of the filter circuit;
The difference between the amplitude of the first signal and the amplitude of the second signal is calculated. Further, it is confirmed whether the calculated difference is smaller than a predetermined threshold value, and the confirmation result is output as the comparison result. A comparator,
A control circuit for adjusting a capacitance value used by the filter circuit based on the comparison result;
The filter device according to claim 1, comprising:
前記基準信号に基づいて所定周期の切り換えクロックを生成するカウンタと、
すべてのビットを0に設定した状態、または、すべてのビットを1に設定した状態を初期状態とし、前記切り換えクロックが入力されるごとに1ビットずつシフトさせるnビットシフトレジスタと、
前記コンパレータからの出力値に応じて前記切り換えクロックを前記nビットシフトレジスタへ入力させる論理積回路と、
前記フィルタ回路により使用され、前記nビットシフトレジスタの出力値に応じて容量値を変更する容量回路と、
を備え、
前記nビットシフトレジスタがビットシフト動作でi番目(i=1,2,…,n−1)のビットをi+1番目にシフトさせるように構成されている場合、前記論理積回路が前記切り換えクロックを前記nビットシフトレジスタへ入力させる際に、1番目のビット値として、前記nビットシフトレジスタの初期状態において各レジスタに設定されているビット値とは異なる値を設定する
ことを特徴とする請求項2に記載のフィルタ装置。 The control circuit includes:
A counter that generates a switching clock of a predetermined period based on the reference signal;
An n-bit shift register that shifts one bit at a time each time the switching clock is input, with all bits set to 0 or all bits set to 1 as an initial state;
An AND circuit for inputting the switching clock to the n-bit shift register in accordance with an output value from the comparator;
A capacitance circuit that is used by the filter circuit and changes a capacitance value according to an output value of the n-bit shift register;
With
When the n-bit shift register is configured to shift the i-th (i = 1, 2,..., N−1) bits to the (i + 1) th bit shift operation, the AND circuit uses the switching clock as the switching clock. The first bit value is set to a value different from the bit value set in each register in the initial state of the n-bit shift register when input to the n-bit shift register. 2. The filter device according to 2.
をさらに備えることを特徴とする請求項2または3に記載のフィルタ装置。 The reference signal and an external signal are used as input signals. When the frequency characteristic of the filter circuit is not fixed, the reference signal is selected and output to the filter circuit, and the frequency characteristic of the filter circuit is A switch that selects a signal from the outside and outputs it to the filter circuit in a confirmed state,
The filter device according to claim 2, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164961A JP5517808B2 (en) | 2010-07-22 | 2010-07-22 | Filter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164961A JP5517808B2 (en) | 2010-07-22 | 2010-07-22 | Filter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028989A true JP2012028989A (en) | 2012-02-09 |
JP5517808B2 JP5517808B2 (en) | 2014-06-11 |
Family
ID=45781412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164961A Expired - Fee Related JP5517808B2 (en) | 2010-07-22 | 2010-07-22 | Filter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5517808B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10875092B2 (en) | 2017-05-19 | 2020-12-29 | Saudi Arabian Oil Company | Methods for preparing mixed-metal oxide diamondoid nanocomposites and catalytic systems including the nanocomposites |
US10906028B2 (en) | 2017-05-19 | 2021-02-02 | Saudi Arabian Oil Company | Synthesis of transition-metal adamantane salts and oxide nanocomposites, and systems and methods including the salts or the nanocomposites |
US10906859B2 (en) | 2016-03-17 | 2021-02-02 | Saudi Arabian Oil Company | Adamantane-intercalated layered double hydroxide |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197975A (en) * | 2004-01-06 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Apparatus for automatically adjusting filter and communication apparatus |
WO2006064658A1 (en) * | 2004-12-13 | 2006-06-22 | Matsushita Electric Industrial Co., Ltd. | Filter characteristic adjusting apparatus and filter characteristic adjusting method |
JP2007142755A (en) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | Filter adjustment method and device, and filter circuit |
-
2010
- 2010-07-22 JP JP2010164961A patent/JP5517808B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197975A (en) * | 2004-01-06 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Apparatus for automatically adjusting filter and communication apparatus |
WO2006064658A1 (en) * | 2004-12-13 | 2006-06-22 | Matsushita Electric Industrial Co., Ltd. | Filter characteristic adjusting apparatus and filter characteristic adjusting method |
JP2007142755A (en) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | Filter adjustment method and device, and filter circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10906859B2 (en) | 2016-03-17 | 2021-02-02 | Saudi Arabian Oil Company | Adamantane-intercalated layered double hydroxide |
US10875092B2 (en) | 2017-05-19 | 2020-12-29 | Saudi Arabian Oil Company | Methods for preparing mixed-metal oxide diamondoid nanocomposites and catalytic systems including the nanocomposites |
US10906028B2 (en) | 2017-05-19 | 2021-02-02 | Saudi Arabian Oil Company | Synthesis of transition-metal adamantane salts and oxide nanocomposites, and systems and methods including the salts or the nanocomposites |
US11351604B2 (en) | 2017-05-19 | 2022-06-07 | Saudi Arabian Oil Company | Methods for preparing mixed-metal oxide diamondoid nanocomposites and catalytic systems including the nanocomposites |
Also Published As
Publication number | Publication date |
---|---|
JP5517808B2 (en) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090051143A (en) | Self-calibrating digital pulse-width modulator (dpwm) | |
TW200421712A (en) | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device | |
US8212596B2 (en) | PLL circuit | |
TWI666871B (en) | Frequency doubling apparatus and method thereof | |
JP2010056594A (en) | Pulse generation device | |
JP2016195527A (en) | Charge pump regulator and method of controlling the same | |
CN107453748B (en) | Bias impedance circuit, impedance adjusting circuit and related signal generator | |
US20120256669A1 (en) | Duty cycle correction | |
JP5517808B2 (en) | Filter device | |
CN104076863A (en) | Clock switchover device | |
US7659763B2 (en) | Conditioning input buffer for clock interpolation | |
JP4939227B2 (en) | Variable amplitude driver circuit and test apparatus | |
JP2019536392A (en) | Divider with selectable frequency and duty cycle | |
US7411464B1 (en) | Systems and methods for mitigating phase jitter in a periodic signal | |
JP2007281762A (en) | Filter device and semiconductor device using it | |
JP4900471B2 (en) | I / O circuit device | |
JP6285457B2 (en) | Resonator, phase locked loop circuit, and semiconductor integrated circuit device | |
JP2016032132A (en) | Electronic component and information processing apparatus | |
US11128284B2 (en) | Control circuit for controlling signal rising time and falling time | |
JP2011228762A (en) | Differential output circuit | |
JP5682482B2 (en) | Slew rate control device | |
JP6715790B2 (en) | Reference current source circuit | |
JP2015095849A (en) | Oscillator and voltage generation circuit | |
JP2009177297A (en) | Digitally controlled oscillator | |
JP2016063374A (en) | Signal processing device and control method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5517808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |