JP2011211135A - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
JP2011211135A
JP2011211135A JP2010080063A JP2010080063A JP2011211135A JP 2011211135 A JP2011211135 A JP 2011211135A JP 2010080063 A JP2010080063 A JP 2010080063A JP 2010080063 A JP2010080063 A JP 2010080063A JP 2011211135 A JP2011211135 A JP 2011211135A
Authority
JP
Japan
Prior art keywords
nitrogen
silicon film
etching
containing silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010080063A
Other languages
Japanese (ja)
Inventor
Takeshi Matsumoto
剛 松本
Masakazu Miyaji
正和 宮地
Katanobu Yokogawa
賢悦 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2010080063A priority Critical patent/JP2011211135A/en
Publication of JP2011211135A publication Critical patent/JP2011211135A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of machining a silicon film containing nitrogen on a polysilicon gate sidewall of 3-dimensional transistor structure into a desired shape, while suppressing scraping of a silicon substrate.SOLUTION: A method of plasma etching the silicon film containing nitrogen on the 3-dimensional transistor structure includes a first step of etching by gas having a high deposit properties, and a second step of removing the deposite component. By alternating the first step and the second step, the silicon film containing nitrogen 34 is left only on a side wall of a polysilicon gate electrode 31, and etching processing is carried out so as to suppress the scraping of the silicon substrate 33.

Description

本発明は、プラズマ処理方法に係り、3次元トランジスタ構造のPolyシリコンゲート電極およびシリコン基板上の窒素含有シリコン膜のプラズマエッチング方法に関する。   The present invention relates to a plasma processing method, and more particularly to a plasma etching method for a poly-silicon gate electrode having a three-dimensional transistor structure and a nitrogen-containing silicon film on a silicon substrate.

半導体の微細化に伴い、従来のトランジスタ構造ではゲート長の縮小に伴うソースードレイン間の短チャネル効果が無視できなくなり、Finと呼ばれるソース,ドレイン電極をゲート電極側壁に設ける3次元トランジスタ構造が用いられるようになった。   With the miniaturization of semiconductors, the short-channel effect between the source and the drain due to the reduction in the gate length cannot be ignored in the conventional transistor structure, and a three-dimensional transistor structure in which source and drain electrodes called Fin are provided on the side wall of the gate electrode is used. It came to be able to.

一般的な3次元トランジスタではPolyシリコンゲート電極側壁に窒素含有シリコン膜が残った状態で、ゲート電極に交差するFin部にイオン打ち込みを行いソース,ドレイン電極を形成する。この際にFin部に窒素含有シリコン膜が残った状態の場合、イオン打ち込み方向の制限もしくは均一なイオン打ち込みが困難となる問題が発生する。また、Fin部の窒素含有シリコン膜残渣を低減するために過剰なエッチングをした場合にはゲート電極間のシリコン基板およびシリコンを材料としたFin自身が消耗し、所望のトランジスタ性能が得られない問題もある。   In a general three-dimensional transistor, with the nitrogen-containing silicon film remaining on the side wall of the Poly silicon gate electrode, ion implantation is performed on the Fin portion intersecting the gate electrode to form a source and drain electrode. At this time, when the nitrogen-containing silicon film remains in the Fin portion, there arises a problem that it is difficult to limit the ion implantation direction or to perform uniform ion implantation. In addition, when excessive etching is performed to reduce the nitrogen-containing silicon film residue in the Fin portion, the silicon substrate between the gate electrodes and the Fin itself made of silicon are consumed, and the desired transistor performance cannot be obtained. There is also.

このプロセスでは、ゲート電極側壁に窒素含有シリコン膜を形成するために予めゲート電極周辺およびFin上に一様に成膜された窒素含有シリコン膜をゲート電極の側壁部のみ、所望の高さおよび厚みとしFin周辺の窒素含有シリコン膜を除去するものである。さらに、この処理の際にシリコン基板およびシリコンを材料としたFin自身の消耗を抑制する加工方法でもある。従来よりシリコン基板と窒素含有シリコン含有膜の高選択加工については種々の方法が提案されている。例えば、特許文献1には被処理膜加工時に弗素系反応成分と、H2O又はOH基含有化合物とを含む処理ガスの含有率をエッチングの進行に応じて変化させてシリコンとシリコン含有膜の高選択性を得ることを特徴とした方法が開示されている。 In this process, in order to form a nitrogen-containing silicon film on the side wall of the gate electrode, a nitrogen-containing silicon film previously formed uniformly around the gate electrode and on the Fin is formed in a desired height and thickness only on the side wall portion of the gate electrode. The nitrogen-containing silicon film around Fin is removed. Furthermore, it is also a processing method that suppresses the exhaustion of the Fin itself using the silicon substrate and silicon during this process. Conventionally, various methods have been proposed for highly selective processing of a silicon substrate and a nitrogen-containing silicon-containing film. For example, Patent Document 1 discloses that the processing rate of silicon and a silicon-containing film is changed by changing the content of a processing gas containing a fluorine-based reaction component and a H 2 O or OH group-containing compound during the processing of the film to be processed. A method characterized by obtaining high selectivity is disclosed.

特開2009−246331号公報JP 2009-246331 A

しかし、上記従来技術では、被処理膜が特徴的な構造上に形成されている場合に対しては配慮が不十分である。Polyシリコンゲート電極側壁の窒素含有シリコン膜の高精度加工のためには、ゲート電極周辺部とFin部の窒素含有シリコン膜のエッチングレートの調整および窒素含有シリコン膜とシリコン基板の高選択性の制御が必要となる。   However, in the above prior art, consideration is insufficient for the case where the film to be processed is formed on a characteristic structure. For high-precision processing of the nitrogen-containing silicon film on the side wall of the Poly silicon gate electrode, adjustment of the etching rate of the nitrogen-containing silicon film in the peripheral part of the gate electrode and the Fin part and control of the high selectivity between the nitrogen-containing silicon film and the silicon substrate Is required.

この際に、窒素含有シリコン膜の加工時にシリコンの削れ抑制のため、CH22やCH3Fのような弗素に対して炭素の比率が高いガスと酸素を含む混合ガスプラズマを用いられることが多いが、この場合プラズマ中の弗素量低下により、被処理膜である窒素含有シリコン膜表面に炭素を含んだポリマーが堆積し、窒素含有シリコン膜のエッチングが妨げられやすい。ポリマー抑制のために酸素流量を増加させると、窒素含有シリコン膜のエッチングが進行するとともにシリコンの削れ量も増加し、選択性が低下する。これらのことから窒素含有シリコン膜のエッチングが進行しつつ、シリコンの削れ量が抑制できる酸素流量を選択すると窒素含有シリコン膜表面に不均一にポリマーが付着し、側壁荒れ残渣が発生しやすい。酸素の代わりにN2,NO,NO2のようなガスを用いた場合も同様の現象が発生する。ポリマー除去を目的に特許文献1に記載されているような窒素含有シリコン膜およびシリコンと選択性の高い放電を行うと窒素含有シリコン膜の表面が酸化し、窒素含有シリコン膜と選択性の高い膜に変質することから残渣となる可能性がある。さらに3次元トランジスタのような構造ではPolyシリコンゲート電極上のような開口部とゲート電極間のようなアスペクト比の高い狭スペース間では炭素を含んだポリマーの堆積状態のパターン間差からエッチングレートが必ずしも同様でないため、構造に依存して前記のようなシリコン削れ、残渣のような現象が顕著に発生しやすい。本体策のために被処理膜エッチングを複数Stepに分けて酸素流量等をStep毎に変化させることも一般的であるがパターン間差の調整が困難である。Step間の放電中断による被処理膜上に過剰な炭素を含んだポリマーの堆積,その他エッチングの阻害となるガスの付着が発生することが要因のひとつである。 At this time, a mixed gas plasma containing oxygen and a gas having a high carbon ratio with respect to fluorine, such as CH 2 F 2 and CH 3 F, should be used to suppress silicon scraping when processing the nitrogen-containing silicon film. However, in this case, due to a decrease in the amount of fluorine in the plasma, a polymer containing carbon is deposited on the surface of the nitrogen-containing silicon film, which is a film to be processed, and etching of the nitrogen-containing silicon film tends to be hindered. When the oxygen flow rate is increased to suppress the polymer, the etching of the nitrogen-containing silicon film proceeds, the amount of silicon scraping increases, and the selectivity decreases. For these reasons, when an oxygen flow rate that can suppress the amount of silicon scraping is selected while etching of the nitrogen-containing silicon film proceeds, the polymer adheres unevenly to the surface of the nitrogen-containing silicon film, and a sidewall rough residue is likely to occur. A similar phenomenon occurs when a gas such as N 2 , NO, or NO 2 is used instead of oxygen. When a highly selective discharge is performed with a nitrogen-containing silicon film and silicon as described in Patent Document 1 for the purpose of polymer removal, the surface of the nitrogen-containing silicon film is oxidized, and the nitrogen-containing silicon film and the highly selective film It may become a residue due to the alteration. Furthermore, in a structure such as a three-dimensional transistor, the etching rate varies depending on the pattern difference in the deposition state of carbon-containing polymer between narrow openings with a high aspect ratio such as between the opening and the gate electrode on the poly silicon gate electrode. Since they are not necessarily the same, phenomena such as silicon scraping and residue as described above tend to occur remarkably depending on the structure. For the main measure, it is common to divide the film to be processed into a plurality of steps and change the oxygen flow rate or the like for each step, but it is difficult to adjust the difference between patterns. One of the factors is the deposition of a polymer containing excessive carbon on the film to be processed due to the interruption of the discharge between the steps, and the adhesion of other gases that hinder the etching.

本発明は、3次元トランジスタ構造上の窒素含有シリコン膜をプラズマエッチングするプラズマエッチング方法において、前記プラズマエッチング方法は、堆積性の高いガスでエッチングする第1ステップと、堆積成分を除去する第2ステップとを有し、前記第1ステップと前記第2ステップを交互に繰り返すことを特徴とするプラズマエッチング方法である。   The present invention relates to a plasma etching method for plasma etching a nitrogen-containing silicon film on a three-dimensional transistor structure, wherein the plasma etching method includes a first step of etching with a gas having a high deposition property and a second step of removing a deposition component. The plasma etching method is characterized in that the first step and the second step are alternately repeated.

本発明によれば、Polyシリコンゲート電極側壁のおよびFinパターンを窒素含有シリコン膜を残渣なく、所望の形状に形成することができると共に、シリコン基板の削れを抑制できる。   According to the present invention, the side wall of the Poly silicon gate electrode and the Fin pattern can be formed in a desired shape without a residue of the nitrogen-containing silicon film, and scraping of the silicon substrate can be suppressed.

本発明における処理室の構成を説明する断面図。Sectional drawing explaining the structure of the process chamber in this invention. 本実施例におけるプロセスフローを説明する図。The figure explaining the process flow in a present Example. 本実施例におけるN2流量と窒素含有シリコン膜のエッチングレートの関係を説明する図。View for explaining the relationship of the etching rate of the N 2 flow rate and the nitrogen-containing silicon film in this embodiment. 本実施例における加工例を説明する図。The figure explaining the example of a process in a present Example. 本実施例における第1ステップの処理時間とポリマー堆積量および窒素含有シリコン膜の側壁荒れ・残渣発生の相関のモデルを説明する図。The figure explaining the model of the correlation of the processing time of the 1st step in this example, polymer deposition amount, and side wall roughening and residue generation of a nitrogen content silicon film. 本実施例における第1ステップの処理時間とポリマー堆積量および窒素含有シリコン膜の側壁荒れ・残渣発生の改善事例のモデルを説明する図。The figure explaining the model of the improvement example of the processing time of the 1st step in this example, polymer deposition amount, and side wall roughening and residue generation of a nitrogen content silicon film. 第1ステップの処理時間と窒素含有シリコン膜34の残りの膜厚の相関モデルを説明する図。The figure explaining the correlation model of the process time of a 1st step, and the remaining film thickness of the nitrogen-containing silicon film. 第1ステップの処理時間とESC電流の相関モデルを説明する図。The figure explaining the correlation model of processing time of the 1st step, and ESC current.

以下、本願発明を添付図面を参照しながら説明する。図1は本願発明に使用したプラズマ処理装置の断面である。プラズマ処理装置は、真空処理室1と、この真空処理室内に設けられウエハ3を保持するウエハ裁置面を備えた下部電極2と、この下部電極に対向して設けられプラズマと接する部分が導電性材料からなる上部電極9と、この上下の電極に対する高周波電源部と、磁場形成手段と、処理ガス供給系等を有している。下部電極2のウエハ裁置面の周縁には、フォーカスリング4が設けられている。磁場形成手段はヨーク5と、コイル6で構成されている。処理ガス供給手段はガス供給系10と、ガス分散板8とを有している。真空処理室1にはこの真空処理室を減圧排気する真空ポンプが接続されている。高周波電源部は、アンテナ7と、第1高周波電源11と、第1整合器12と、第2高周波電源13と、第2整合器14と、フィルタ回路15と、第3高周波電源16と、第3整合器17と、アンテナ外周リング18と、アンテナ蓋部21と、フィルタ回路22と、フィルタ回路25とを有している。また、下部電極2にはフィルタ回路23を介して、静電チャック電源24が接続されている。下部電極2は可動式であるために保護カバーとして下部電極上カバー27,下部電極下カバー28が設置されている。プラズマと接する真空処理室1の側壁部は内外の二重壁構造となっており、側壁部の外壁は金属材料例えばアルミニウムで構成され、側壁部の内壁は耐プラズマ性保護膜で構成されている。ウエハ3はゲートバルブ29,プロセスバルブ26を通り下部電極2に設置される。   The present invention will be described below with reference to the accompanying drawings. FIG. 1 is a cross section of the plasma processing apparatus used in the present invention. The plasma processing apparatus includes a vacuum processing chamber 1, a lower electrode 2 provided in the vacuum processing chamber and having a wafer placement surface for holding a wafer 3, and a portion that is provided facing the lower electrode and is in contact with plasma is electrically conductive. An upper electrode 9 made of a conductive material, a high-frequency power source for the upper and lower electrodes, a magnetic field forming means, a processing gas supply system, and the like. A focus ring 4 is provided at the periphery of the wafer placement surface of the lower electrode 2. The magnetic field forming means includes a yoke 5 and a coil 6. The processing gas supply means has a gas supply system 10 and a gas dispersion plate 8. The vacuum processing chamber 1 is connected to a vacuum pump that evacuates the vacuum processing chamber. The high frequency power supply unit includes an antenna 7, a first high frequency power supply 11, a first matching device 12, a second high frequency power supply 13, a second matching device 14, a filter circuit 15, a third high frequency power supply 16, 3 matching unit 17, antenna outer peripheral ring 18, antenna lid portion 21, filter circuit 22, and filter circuit 25. In addition, an electrostatic chuck power source 24 is connected to the lower electrode 2 via a filter circuit 23. Since the lower electrode 2 is movable, a lower electrode upper cover 27 and a lower electrode lower cover 28 are provided as protective covers. The side wall of the vacuum processing chamber 1 in contact with the plasma has an inner and outer double wall structure, the outer wall of the side wall is made of a metal material such as aluminum, and the inner wall of the side wall is made of a plasma-resistant protective film. . The wafer 3 is set on the lower electrode 2 through the gate valve 29 and the process valve 26.

上記のように構成された装置において、真空処理室1の内部を減圧した後、ガス供給系10によりエッチングガスを真空処理室内に導入し所望の圧力に調整する。磁場形成手段のコイル6とヨーク5により真空処理室1内の下部電極2と上部電極9間には磁場が形成される。そして、高周波電源部の第1高周波電源11により発振された、例えば周波数200MHzの高周波電力を、アンテナ7及びアンテナ外周リング18を介して真空処理室1に導入する。処理室内1に導入された高周波電力による電界は、処理室内に形成された磁場との相互作用により、処理室内に高密度プラズマを生成する。特に、電子サイクロトロン共鳴を起こす磁場強度(例えば、プラズマ生成用の高周波電源の周波数が200MHzの場合は約70G)を処理室内の下部電極2と上部電極9間に形成した場合、効率良く高密度のプラズマを生成することができる。   In the apparatus configured as described above, after the pressure inside the vacuum processing chamber 1 is reduced, an etching gas is introduced into the vacuum processing chamber by the gas supply system 10 and adjusted to a desired pressure. A magnetic field is formed between the lower electrode 2 and the upper electrode 9 in the vacuum processing chamber 1 by the coil 6 and the yoke 5 of the magnetic field forming means. Then, for example, high frequency power having a frequency of 200 MHz oscillated by the first high frequency power supply 11 of the high frequency power supply unit is introduced into the vacuum processing chamber 1 via the antenna 7 and the antenna outer ring 18. The electric field generated by the high-frequency power introduced into the processing chamber 1 generates high-density plasma in the processing chamber by interaction with a magnetic field formed in the processing chamber. In particular, when the magnetic field intensity that causes electron cyclotron resonance (for example, about 70 G when the frequency of the high-frequency power source for plasma generation is 200 MHz) is formed between the lower electrode 2 and the upper electrode 9 in the processing chamber, the density is efficiently increased. Plasma can be generated.

本構成の装置では、200MHzの第1高周波電源11によって主としてプラズマを生成し、第3高周波電源16によってプラズマ組成あるいはプラズマ分布を制御し、第2高周波電源13によってプラズマ中のイオンがウエハへ入射するエネルギーを制御している。   In the apparatus of this configuration, plasma is mainly generated by the first high frequency power source 11 of 200 MHz, the plasma composition or plasma distribution is controlled by the third high frequency power source 16, and ions in the plasma are incident on the wafer by the second high frequency power source 13. Energy is controlled.

また、静電チャック電源24により直流電圧が数百Vかけられることによりウエハをウエハ設置面に静電吸着させる。図1に示すように搬送によりゲートバルブ29,プロセスバルブ26を開きウエハ3を下部電極2のウエハ設置面上に設置し、上述のようにプラズマを生成した後、第3高周波電源16より上部電極9へ、第2高周波電源13より下部電極2へ、それぞれ高周波電力が供給されウエハ3にエッチング処理が行われる。上部電極9には石英窓51が配設され光ファイバ52と分光器50が順次介設されている。分光器で得られた情報は、エッチング装置に配設された制御PCの記録媒体に格納される。エッチング処理中に石英窓51を通して入射するプラズマ光を分光器50で分析し、ウエハ表面被膜の物質特有の波長領域の光を制御PCで解析することで被膜の残膜厚を算出し、エッチング処理の制御ができる。また、フィルタ回路23はエッチング処理中にプラズマからウエハを介して流れ込むESCの電流をモニタリングすることができる。   In addition, the electrostatic chuck power supply 24 applies a DC voltage of several hundred volts to electrostatically attract the wafer to the wafer installation surface. As shown in FIG. 1, the gate valve 29 and the process valve 26 are opened by transfer, the wafer 3 is placed on the wafer placement surface of the lower electrode 2, and plasma is generated as described above. 9, high frequency power is supplied from the second high frequency power supply 13 to the lower electrode 2, and the wafer 3 is etched. A quartz window 51 is disposed on the upper electrode 9, and an optical fiber 52 and a spectroscope 50 are sequentially interposed. Information obtained by the spectroscope is stored in a recording medium of a control PC provided in the etching apparatus. The plasma light incident through the quartz window 51 during the etching process is analyzed by the spectroscope 50, the light in the wavelength region peculiar to the material on the wafer surface film is analyzed by the control PC, the remaining film thickness of the film is calculated, and the etching process is performed. Can be controlled. The filter circuit 23 can monitor the ESC current flowing from the plasma through the wafer during the etching process.

<実施例1>
以下に図2〜図5を用いて説明する。本実施例は、Finと呼ばれるソース,ドレイン電極をゲート電極側壁に設ける3次元トランジスタ構造上の窒素含有シリコン膜の加工例である。加工前の3次元トランジスタ構造は図2(1)に示すようにシリコン基板33上にPolyシリコンゲート電極31とFin32で構成されたパターン上に、図2(1)窒素含有シリコン膜34が成膜されている。2ステップ以上の処理ステップを有した加工方法で第1のステップとして窒素含有シリコン膜エッチングに対してシリコンと選択比が高い堆積性が高いステップと、第2のステップとしてシリコンと選択比が高く堆積物の除去が可能なステップを繰り返すことにより、図2(3)に示すようにPolyシリコンゲート電極31の側壁にのみ窒素含有シリコン膜34を残し、かつ、シリコン基板33の削れを抑制するようにエッチング加工するものである。
<Example 1>
This will be described below with reference to FIGS. This example is a processing example of a nitrogen-containing silicon film on a three-dimensional transistor structure in which source and drain electrodes called Fins are provided on the side walls of a gate electrode. As shown in FIG. 2A, the three-dimensional transistor structure before processing has a nitrogen-containing silicon film 34 shown in FIG. 2A on a pattern composed of a Poly silicon gate electrode 31 and Fin 32 on a silicon substrate 33. Has been. In a processing method having two or more processing steps, as a first step, a step having a high deposition ratio with high selectivity to silicon with respect to etching of a nitrogen-containing silicon film, and as a second step, a deposition with a high selectivity with silicon is deposited. By repeating the steps capable of removing the object, the nitrogen-containing silicon film 34 is left only on the side wall of the poly silicon gate electrode 31 as shown in FIG. Etching is performed.

図2(1)に示すエッチング加工前の状態はPolyシリコンゲート電極31の膜厚:120nm、Fin32の膜厚:40nm、Polyシリコンゲート電極間のスペースは60nm上に窒素含有シリコン膜34が15nm、一様に成膜されている。成膜が完了した被処理基板であるウエハ3は下部電極2上に載置される。   The state before the etching process shown in FIG. 2 (1) is the film thickness of the Poly silicon gate electrode 31: 120 nm, the film thickness of the Fin 32: 40 nm, the space between the Poly silicon gate electrodes is 60 nm, the nitrogen-containing silicon film 34 is 15 nm, The film is formed uniformly. A wafer 3 which is a substrate to be processed after film formation is placed on the lower electrode 2.

図2(3)に示す窒素含有シリコン膜34のエッチングでは、第1ステップとして例えば処理圧力1Pa,第1高周波電源11の電力600W,第3高周波電源16の電力800W,第2高周波電源13の電力80W,CH3F(10SCCM)N2(200SCCM)の混合ガスプラズマによって窒素含有シリコン膜34エッチングを行う。また、第1ステップのエッチング量は窒素含有シリコン膜34の膜厚の5倍相当のエッチング量とする。本実施例として、CH3Fガスを用いたが、CH22ガス,CHF3ガスを代用しても良い。また、CH3FガスとN2ガスの混合ガスに希ガスのAr,Xeを添加しても良い。第2ステップとして例えば処理圧力4Pa,第1高周波電源11の電力800W,第3高周波電源16の電力0W,第2高周波電源13の電力0W,NH3(500SCCM)のプラズマによって窒素含有シリコン膜34上の堆積物を除去する。また、第2ステップのエッチング量も第1ステップのエッチング量と同等にする。第2ステップに用いるガスとして、NH3ガス以外にN2ガスも用いることが可能である。これらの第1ステップと第2ステップを順次n回繰り返す。この場合、n回の第1ステップのエッチング量の総和は窒素含有シリコン膜34の膜厚の5倍相当のエッチング量とする。また、n回の第2ステップのエッチング量の総和はn回の第1ステップのエッチング量の総和と同等にする。第1ステップでのCH3Fガスに対するN2ガス流量は図3に示すように3次元トランジスタ構造に依存したパターン間のエッチングレート差を低減できる流量を選択した。これはパターン間のエッチング量を一定にすることで局部的にシリコン基板等へ、オーバーエッチングをかけることを防ぐためである。オーバーエッチングとは、前述のパターン間差や段差部の窒素含有シリコン膜34のエッチング残りを防止するための追加エッチングのことである。 In the etching of the nitrogen-containing silicon film 34 shown in FIG. 2 (3), as a first step, for example, the processing pressure is 1 Pa, the power 600 W of the first high frequency power supply 11, the power 800 W of the third high frequency power supply 16, and the power of the second high frequency power supply 13. The nitrogen-containing silicon film 34 is etched by a mixed gas plasma of 80 W, CH 3 F (10 SCCM) N 2 (200 SCCM). The etching amount in the first step is set to an etching amount equivalent to five times the film thickness of the nitrogen-containing silicon film 34. In this embodiment, CH 3 F gas is used, but CH 2 F 2 gas or CHF 3 gas may be used instead. Also, rare gases Ar and Xe may be added to a mixed gas of CH 3 F gas and N 2 gas. As the second step, for example, the processing pressure is 4 Pa, the power of the first high frequency power supply 11 is 800 W, the power of the third high frequency power supply 16 is 0 W, the power of the second high frequency power supply 13 is 0 W, and the nitrogen-containing silicon film 34 is plasma by NH 3 (500 SCCM). Remove the deposits. Also, the etching amount in the second step is made equal to the etching amount in the first step. As a gas used in the second step, N 2 gas can be used in addition to NH 3 gas. These first step and second step are sequentially repeated n times. In this case, the sum of the etching amounts of the n first steps is set to an etching amount equivalent to five times the film thickness of the nitrogen-containing silicon film 34. Further, the sum of the etching amounts of n times of the second step is made equal to the sum of the etching amounts of n times of the first step. The flow rate of N 2 gas with respect to CH 3 F gas in the first step was selected as a flow rate that can reduce the etching rate difference between patterns depending on the three-dimensional transistor structure as shown in FIG. This is to prevent over-etching locally on the silicon substrate or the like by making the etching amount between patterns constant. Over-etching is additional etching for preventing the above-described pattern difference or etching residue of the nitrogen-containing silicon film 34 in the stepped portion.

図4(a)(b)(c)に窒素含有シリコン膜34が成膜されている3次元トランジスタ構造において、窒素含有シリコン膜34のエッチング処理が完了するまで第1ステップでエッチングし、その後、第2ステップを実施した場合の事例を示す。図4(a)が処理後の形状でA−A′断面を(⇒)方向から見た結果が図4(b)、B−B′断面を(→)方向から見た結果が図4(c)となる。この場合、Polyシリコンゲート電極31側面の窒素含有シリコン膜34は図4(b)に示すとおり側壁荒れが顕著となった。また、図4(c)でもPolyシリコンゲート電極31側面の窒素含有シリコン膜34は縦筋の側壁荒れが顕著になることがわかった。さらにPolyシリコンゲート電極とFinが交差する部分は窒素含有シリコン膜の残渣35が発生した。   In the three-dimensional transistor structure in which the nitrogen-containing silicon film 34 is formed in FIGS. 4A, 4B, and 4C, etching is performed in the first step until the etching process of the nitrogen-containing silicon film 34 is completed. A case where the second step is performed will be shown. FIG. 4A shows the shape after processing, and the result of viewing the AA ′ section from the (⇒) direction is the result of FIG. 4B, and the result of viewing the BB ′ section from the (→) direction is the result of FIG. c). In this case, the side wall roughness of the nitrogen-containing silicon film 34 on the side surface of the Poly silicon gate electrode 31 became significant as shown in FIG. 4C that the nitrogen-containing silicon film 34 on the side surface of the Poly silicon gate electrode 31 is significantly roughened on the side walls of the vertical stripes. Further, a residue 35 of the nitrogen-containing silicon film was generated at the portion where the poly silicon gate electrode and Fin intersected.

上記では窒素含有シリコン膜34のエッチング処理を第1ステップと第2ステップを各々1回ずつ実施したが、第1ステップと第2ステップを順次、2回繰り返し、第1ステップの2回分のエッチング量が窒素含有シリコン膜34の膜厚の5倍相当とした。また、第2ステップの2回分のエッチング量は、2回分の第1ステップのエッチング量と同等にした。その結果、第1ステップと第2ステップが各々1回の時に顕著に見られた窒素含有シリコン膜34の側壁荒れ、および窒素含有シリコン膜の残渣35の低減が見られた。同様に第1ステップでの1回の処理量を少なくし、第2ステップと交互に処理することを繰り返すことで、窒素含有シリコン膜34の側壁荒れ、および窒素含有シリコン膜の残渣35は更に低減する結果となった。この現象を図5および図6のモデル図にて説明する。図5に示すように第1ステップ処理中に窒素含有シリコン膜34上に堆積し、エッチングを阻害するポリマーの堆積量が増加傾向であると、あるしきい値を超えることで窒素含有シリコン膜34側壁荒れ、および窒素含有シリコン膜の残渣35が発生することから、図6に示すようにしきい値を越える前に第1ステップを一旦中止し、第2ステップでポリマーの堆積を初期状態に戻すことで両者を改善できたと判断した。   In the above, the etching process of the nitrogen-containing silicon film 34 is performed once for each of the first step and the second step. However, the first step and the second step are sequentially repeated twice, and the etching amount for two times of the first step is obtained. Is equivalent to five times the film thickness of the nitrogen-containing silicon film 34. In addition, the etching amount for the second step twice was set equal to the etching amount for the first step twice. As a result, the side wall roughness of the nitrogen-containing silicon film 34 and the reduction of the residue 35 of the nitrogen-containing silicon film, which were noticeable when the first step and the second step were performed once, were observed. Similarly, by reducing the amount of processing once in the first step and repeating the processing alternately with the second step, the side wall roughness of the nitrogen-containing silicon film 34 and the residue 35 of the nitrogen-containing silicon film are further reduced. As a result. This phenomenon will be described with reference to the model diagrams of FIGS. As shown in FIG. 5, when the deposition amount of the polymer that is deposited on the nitrogen-containing silicon film 34 during the first step process and inhibits etching tends to increase, the nitrogen-containing silicon film 34 exceeds a certain threshold value. Since the side wall is roughened and the residue 35 of the nitrogen-containing silicon film is generated, the first step is temporarily stopped before the threshold is exceeded as shown in FIG. 6, and the polymer deposition is returned to the initial state in the second step. It was judged that both could be improved.

また、窒素含有シリコン膜の残渣35低減により、残渣除去のためのオーバーエッチング量を低下することが可能となり、パターン内のシリコン露出部のオーバーエッチング量も同様に低下させることができた。これによりシリコンの削れ量を抑制できることも確認できた。   Further, by reducing the residue 35 of the nitrogen-containing silicon film, it becomes possible to reduce the overetching amount for removing the residue, and the overetching amount of the silicon exposed portion in the pattern can be similarly reduced. This also confirmed that the amount of silicon scraping could be suppressed.

<実施例2>
実施例1では窒素含有シリコン膜34のエッチング処理を第1ステップと第2ステップを予め設定した時間を複数回ずつ実施したが、真空処理室1でのエッチング処理枚数により真空処理室1内の残留ガスや真空処理室1側壁の堆積物の付着状態が変化するため、同一処理時間を繰り返す制御のみではエッチングプロセスが不安定となりやすい。そのため、前記ウエハ表面被膜である窒素含有シリコン膜34の物質特有の波長領域の光を制御パソコンで解析する窒素含有シリコン膜34の残膜厚を算出する手段にて、第1ステップの処理時間を管理することが望ましく、エッチングプロセスをより安定化させることができる。窒素含有シリコン膜34の残りの膜厚はプラズマ発光を光学的分析手段で逐次計測,分析し算出される。この際、図7に示すような窒素含有シリコン膜34の残りの膜厚の計算値は予め準備しておいた、プラズマ発光と残りの膜厚の相関モデルと比較され、著しく相関モデルから外れた場合(今回の実施例では相関モデル値に対して>±10%と規定)に窒素含有シリコン膜34が堆積物によりエッチングの進行を阻害されていると判断し、第2ステップに切り換えて一定時間、堆積物の除去を行った。その後、同様に第1ステップのプラズマ発光の分析結果と残りの膜厚の相関モデルの比較から第2ステップへの切り換えタイミングを決定し、これらの第1及び第2ステップを繰り返すことで窒素含有シリコン膜34のモニタ部の残りの膜厚が無くなるまでエッチングを継続する。これにより、シリコン削れと窒素含有シリコン膜の残渣35の低減を両立できた。
<Example 2>
In the first embodiment, the etching process of the nitrogen-containing silicon film 34 is performed a plurality of times for which the first step and the second step are set in advance, but the remaining amount in the vacuum processing chamber 1 depends on the number of etching processes in the vacuum processing chamber 1. Since the adhesion state of the gas and the deposit on the side wall of the vacuum processing chamber 1 changes, the etching process tends to become unstable only by controlling the same processing time repeatedly. Therefore, the processing time of the first step is calculated by the means for calculating the remaining film thickness of the nitrogen-containing silicon film 34 by analyzing the light in the wavelength region specific to the substance of the nitrogen-containing silicon film 34 which is the wafer surface coating with a control personal computer. It is desirable to manage and the etching process can be made more stable. The remaining film thickness of the nitrogen-containing silicon film 34 is calculated by sequentially measuring and analyzing the plasma emission by optical analysis means. At this time, the calculated value of the remaining film thickness of the nitrogen-containing silicon film 34 as shown in FIG. 7 was compared with the correlation model of the plasma emission and the remaining film thickness prepared in advance, and significantly deviated from the correlation model. In this case (in this example, it is defined as> ± 10% with respect to the correlation model value), it is judged that the progress of etching of the nitrogen-containing silicon film 34 is hindered by the deposit, and the process is switched to the second step for a certain time The deposit was removed. Thereafter, similarly, the timing for switching to the second step is determined by comparing the analysis result of the plasma emission in the first step and the correlation model of the remaining film thickness, and the nitrogen-containing silicon is determined by repeating these first and second steps. Etching is continued until the remaining film thickness of the monitor portion of the film 34 is exhausted. As a result, both the silicon scraping and the reduction of the residue 35 of the nitrogen-containing silicon film can be achieved.

<実施例3>
次に実施例2では第1ステップのプラズマ発光の分析結果と残りの膜厚の相関モデルの比較から第2ステップへの切り換えタイミングを決定する手法を用いたが、実施例3では、ウエハを介して流れ込むESCの電流にて、第1ステップと第2ステップへの切り換えタイミングを決定する手法を図8を用いて説明する。被処理膜である窒素含有シリコン膜34表面のエッチングの阻害要因となる堆積物の付着状況に応じてESC電流の値は異なる。本実施例ではESC電流の変化をモニタし、予め設定したしきい値を超えた場合に第2ステップに切り換えて堆積物の除去を行った。その後、再度、第1ステップと第2ステップを繰り返し、窒素含有シリコン膜34が所望の状態になるまでエッチング処理を行った。これにより、シリコン削れと窒素含有シリコン膜の残渣35の低減を両立できた。
<Example 3>
Next, in the second embodiment, a method of determining the switching timing to the second step based on the comparison between the plasma emission analysis result in the first step and the correlation model of the remaining film thickness is used. A method of determining the switching timing to the first step and the second step with the ESC current flowing in will be described with reference to FIG. The value of the ESC current varies depending on the state of deposit attachment that inhibits etching of the surface of the nitrogen-containing silicon film 34 that is the film to be processed. In this example, the change in the ESC current was monitored, and when the preset threshold value was exceeded, the second step was switched to remove deposits. Thereafter, the first step and the second step were repeated again, and etching was performed until the nitrogen-containing silicon film 34 was in a desired state. As a result, both the silicon scraping and the reduction of the residue 35 of the nitrogen-containing silicon film can be achieved.

本発明は、半導体デバイスの試験サンプルについて最適化を行ったプロセス条件であり、3次元トランジスタ構造上の窒素含有シリコン膜の加工方法については、本発明条件に限られたものではない。   The present invention is a process condition optimized for a test sample of a semiconductor device, and a processing method of a nitrogen-containing silicon film on a three-dimensional transistor structure is not limited to the condition of the present invention.

本発明は、3次元トランジスタ構造上の窒素含有シリコン膜の加工方法について記載したが、それに限るものではなく、半導体デバイス製造工程において穴や溝を加工し、その加工部の構造体が窒素含有シリコン膜からなるプロセスにおいては、本発明の方法が適応可能であり、例えばエッチバック工程やハードマスク加工工程などにも応用することができる。   The present invention describes a method for processing a nitrogen-containing silicon film on a three-dimensional transistor structure. However, the present invention is not limited thereto, and a hole or a groove is processed in a semiconductor device manufacturing process. In the process comprising a film, the method of the present invention can be applied, and can be applied to, for example, an etch back process or a hard mask processing process.

尚、本発明は、電子サイクロトロン共鳴(ECR)を用いるプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、例えば、ヘリコン波エッチング装置,誘導結合型エッチング装置,容量結合型エッチング装置等によって実施しても同等の効果を得ることができる。   Although the present invention uses a plasma etching apparatus using electron cyclotron resonance (ECR), it can be applied regardless of the plasma generation method. For example, the helicon wave etching apparatus, inductively coupled etching apparatus, capacitance The same effect can be obtained even if it is carried out by a combined etching apparatus or the like.

1 真空処理室
2 下部電極
3 ウエハ
4 フォーカスリング
5 ヨーク
6 コイル
7 アンテナ
8 ガス分散板
9 上部電極
10 ガス供給系
11 第1高周波電源
12 第1整合器
13 第2高周波電源
14 第2整合器
15,22,23,25 フィルタ回路
16 第3高周波電源
17 第3整合器
18 アンテナ外周リング
21 アンテナ蓋部
24 静電チャック電源
26 プロセスバルブ
27 下部電極上カバー
28 下部電極下カバー
29 ゲートバルブ
31 Polyシリコンゲート電極
32 Fin
33 シリコン基板
34 窒素含有シリコン膜
35 窒素含有シリコン膜の残渣
50 分光器
51 石英窓
52 光ファイバ
DESCRIPTION OF SYMBOLS 1 Vacuum processing chamber 2 Lower electrode 3 Wafer 4 Focus ring 5 Yoke 6 Coil 7 Antenna 8 Gas dispersion plate 9 Upper electrode 10 Gas supply system 11 First high frequency power source 12 First matching device 13 Second high frequency power source 14 Second matching device 15 , 22, 23, 25 Filter circuit 16 Third high frequency power supply 17 Third matching unit 18 Antenna outer ring 21 Antenna lid 24 Electrostatic chuck power supply 26 Process valve 27 Lower electrode upper cover 28 Lower electrode lower cover 29 Gate valve 31 Poly silicon Gate electrode 32 Fin
33 Silicon substrate 34 Nitrogen-containing silicon film 35 Nitrogen-containing silicon film residue 50 Spectroscope 51 Quartz window 52 Optical fiber

Claims (3)

3次元トランジスタ構造上の窒素含有シリコン膜をプラズマエッチングするプラズマエッチング方法において、
前記プラズマエッチング方法は、堆積性の高いガスでエッチングする第1ステップと、
堆積成分を除去する第2ステップとを有し、前記第1ステップと前記第2ステップを交互に繰り返すことを特徴とするプラズマエッチング方法。
In a plasma etching method for plasma etching a nitrogen-containing silicon film on a three-dimensional transistor structure,
The plasma etching method includes a first step of etching with a highly depositable gas;
A plasma etching method comprising: a second step of removing a deposition component, wherein the first step and the second step are alternately repeated.
請求項1記載のプラズマエッチング方法において、
前記第1ステップのガスとして、CHxFyガスとN2ガスとArまたはXeの混合ガスを用いることを特徴とするプラズマエッチング方法。
The plasma etching method according to claim 1,
A plasma etching method using a mixed gas of CHxFy gas, N 2 gas, and Ar or Xe as the gas in the first step.
請求項1記載のプラズマエッチング方法において、
前記第2ステップのガスとして、NH3ガスもしくは窒素ガスの少なくとも一つガスを用いることを特徴とするプラズマエッチング方法。
The plasma etching method according to claim 1,
A plasma etching method using at least one of NH 3 gas and nitrogen gas as the gas in the second step.
JP2010080063A 2010-03-31 2010-03-31 Plasma processing method Withdrawn JP2011211135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010080063A JP2011211135A (en) 2010-03-31 2010-03-31 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010080063A JP2011211135A (en) 2010-03-31 2010-03-31 Plasma processing method

Publications (1)

Publication Number Publication Date
JP2011211135A true JP2011211135A (en) 2011-10-20

Family

ID=44941854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010080063A Withdrawn JP2011211135A (en) 2010-03-31 2010-03-31 Plasma processing method

Country Status (1)

Country Link
JP (1) JP2011211135A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111461A1 (en) * 2012-01-26 2013-08-01 東京エレクトロン株式会社 Plasma treatment method and plasma treatment device
CN112424912A (en) * 2019-06-21 2021-02-26 株式会社日立高新技术 Plasma processing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111461A1 (en) * 2012-01-26 2013-08-01 東京エレクトロン株式会社 Plasma treatment method and plasma treatment device
JP2013157351A (en) * 2012-01-26 2013-08-15 Tokyo Electron Ltd Plasma processing method and plasma processing apparatus
KR20140119020A (en) * 2012-01-26 2014-10-08 도쿄엘렉트론가부시키가이샤 Plasma treatment method and plasma treatment device
KR102000318B1 (en) 2012-01-26 2019-07-15 도쿄엘렉트론가부시키가이샤 Plasma treatment method and plasma treatment device
CN112424912A (en) * 2019-06-21 2021-02-26 株式会社日立高新技术 Plasma processing method
CN112424912B (en) * 2019-06-21 2024-01-05 株式会社日立高新技术 Plasma processing method

Similar Documents

Publication Publication Date Title
US11380551B2 (en) Method of processing target object
US10580657B2 (en) Device fabrication via pulsed plasma
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
TWI453814B (en) Method for plasma etching performance enhancement
US9324569B2 (en) Plasma etching method and plasma etching apparatus
JP2006066408A (en) Dry etching method
US20210050222A1 (en) Plasma etching method
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
US20220181162A1 (en) Etching apparatus
US9805945B2 (en) Etching method
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
JP5750496B2 (en) Plasma processing method
KR20200012796A (en) Plasma processing method and plasma processing apparatus
US6897154B2 (en) Selective etching of low-k dielectrics
KR101913676B1 (en) Substrate processing method and storage medium
JP5853087B2 (en) Plasma processing method
US20110171833A1 (en) Dry etching method of high-k film
JP6169666B2 (en) Plasma processing method
JP2011211135A (en) Plasma processing method
US10283324B1 (en) Oxygen treatment for nitride etching
US20220044938A1 (en) Silicon dry etching method
US20220093406A1 (en) Method and apparatus for processing a substrate
WO2014175279A1 (en) Etching method
KR100851455B1 (en) New methodologies to reduce process sensitivity to the chamber condition
US20220344167A1 (en) Etching method

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110920