JP2011186559A - Memory management device - Google Patents
Memory management device Download PDFInfo
- Publication number
- JP2011186559A JP2011186559A JP2010048335A JP2010048335A JP2011186559A JP 2011186559 A JP2011186559 A JP 2011186559A JP 2010048335 A JP2010048335 A JP 2010048335A JP 2010048335 A JP2010048335 A JP 2010048335A JP 2011186559 A JP2011186559 A JP 2011186559A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- area
- semiconductor memory
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、メモリに対するアクセスを管理するメモリ管理装置に関する。 The present invention relates to a memory management device that manages access to a memory.
コンピュータ・アーキテクチャの基本的な型であるノイマン型アーキテクチャはCPUの周波数とメインメモリの速度差によって生じるフォン・ノイマン・ボトルネックと呼ばれる問題を有している。従来、揮発性メモリをメインメモリに使用する場合、メインメモリとCPUコアの間に高速なキャッシュメモリ(SRAM等)を設置することにより、この問題を緩和してきた。 The Neumann architecture, which is a basic type of computer architecture, has a problem called von Neumann bottleneck caused by the difference between the CPU frequency and the main memory speed. Conventionally, when a volatile memory is used as a main memory, this problem has been alleviated by installing a high-speed cache memory (SRAM or the like) between the main memory and the CPU core.
近時、メインメモリとして揮発性半導体メモリより低速な不揮発性半導体メモリを使用する技術が開発されている。この場合、上記問題がより顕著に現れる。このため、キャッシュメモリのヒット率を向上させる必要がある。 Recently, a technology has been developed that uses a nonvolatile semiconductor memory that is slower than a volatile semiconductor memory as a main memory. In this case, the above problem appears more remarkably. For this reason, it is necessary to improve the hit rate of the cache memory.
尚、関連技術として、次のようなものがある。特許文献1には、統合メモリ管理装置が開示されている。特許文献2には、情報処理装置の主記憶装置としてフラッシュメモリを採用する技術が開示されている。特許文献3においては、種類の異なる半導体メモリ装置を共通のバスに接続することを可能にする発明が開示されている。
Related technologies include the following.
本発明は、不揮発性半導体メモリをメインメモリとする場合において、キャッシュメモリのヒット率を向上することが可能なメモリ管理装置を提供しようとするものである。 An object of the present invention is to provide a memory management device capable of improving the hit rate of a cache memory when a nonvolatile semiconductor memory is a main memory.
本発明のメモリ管理装置の態様は、データを記憶する不揮発性半導体メモリと、複数の領域を含み、少なくとも一部が前記不揮発性半導体メモリのキャッシュメモリとして用いられる揮発性半導体メモリと、前記不揮発性半導体メモリ又は前記揮発性半導体メモリに書き込まれるデータの特性に基づいて生成され、データの前記不揮発性半導体メモリ又は前記揮発性半導体メモリ上の配置領域を決定するヒントとなる配置ヒント情報に基づき、前記揮発性半導体メモリの前記複数の領域からデータの配置領域を決定する制御部と、を具備することを特徴とする。 An aspect of the memory management device of the present invention includes a nonvolatile semiconductor memory that stores data, a volatile semiconductor memory that includes a plurality of areas, and at least a part of which is used as a cache memory of the nonvolatile semiconductor memory, and the nonvolatile memory Based on arrangement hint information that is generated based on characteristics of data written to a semiconductor memory or the volatile semiconductor memory and serves as a hint for determining an arrangement area on the nonvolatile semiconductor memory or the volatile semiconductor memory of the data, And a controller that determines a data arrangement area from the plurality of areas of the volatile semiconductor memory.
本発明のメモリ管理装置の態様は、外部に、不揮発性半導体メモリと、複数の領域を含み、少なくとも一部が前記不揮発性半導体メモリのキャッシュメモリとして用いられる揮発性半導体メモリとが電気的に接続され、前記不揮発性半導体メモリ又は前記揮発性半導体メモリに書き込まれるデータの特性に基づいて生成され、データの前記不揮発性半導体メモリ又は前記揮発性半導体メモリ上の配置領域を決定するヒントとなる配置ヒント情報に基づき、前記揮発性半導体メモリの前記複数の領域からデータの配置領域を決定する制御部、を具備することを特徴とする。 An aspect of the memory management device of the present invention is an external connection between a nonvolatile semiconductor memory and a volatile semiconductor memory including a plurality of regions and at least a part of which is used as a cache memory of the nonvolatile semiconductor memory. An arrangement hint that is generated based on characteristics of data written to the nonvolatile semiconductor memory or the volatile semiconductor memory and serves as a hint for determining an arrangement area of the data on the nonvolatile semiconductor memory or the volatile semiconductor memory And a control unit for determining a data arrangement area from the plurality of areas of the volatile semiconductor memory based on the information.
本発明は、不揮発性メモリをメインメモリとする場合において、キャッシュメモリのヒット率を向上することが可能なメモリ管理装置を提供できる。 The present invention can provide a memory management device capable of improving the hit rate of a cache memory when a nonvolatile memory is used as a main memory.
以下、図面を参照しながら本発明の各実施の形態について説明する。なお、以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。 Embodiments of the present invention will be described below with reference to the drawings. In the following description, substantially the same or substantially the same functions and components are denoted by the same reference numerals and will be described as necessary.
(第1の実施形態)
図1を参照して、本発明の第1の実施形態に係るメモリ管理装置1及び情報処理装置100について説明する。図1は、本実施形態に係るメモリ管理装置及び情報処理装置の構成の一例を示すブロック図である。
(First embodiment)
A
情報処理装置100は、メモリ管理装置1と、混成メインメモリ2と、プロセッサ3a,3b,3cとを備える。
The
プロセッサ3a,3b,3cは、例えば、MPU(Micro Processor Unit)又はGPU(Graphic Processor Unit)である。プロセッサ3a,3b,3cは、各々に1次キャッシュメモリ4a,4b,4cと、2次キャッシュメモリ5a,5b,5cを備える。プロセッサ3a,3b,3cは、それぞれプロセス6a,6b,6cを実行し、種々のデータを処理する。プロセッサ3a,3b,3cは、プロセス6a,6b,6cの実行においては、仮想アドレスによりデータを指定する。
The
プロセッサ3a,3b,3cは、データ(書き込み対象データ)を混成メインメモリ2に書き込む場合には、書き込み要求を発生させる。また、プロセッサ3a,3b,3cは、データ(読み出し対象データ)を混成メインメモリ2から読み出す場合には、読み出し要求を発生させる。
The
プロセッサ3a,3b,3cは、各々に仮想アドレスをMPU又はGPUの物理アドレス(混成メインメモリ2に対する論理アドレス)に変換するページテーブル(図示せず)を備える。プロセッサ3a,3b,3cは、1次キャッシュメモリ4a,4b,4c、2次キャッシュメモリ5a,5b,5c、又は混成メインメモリ2にデータを書き込む場合には、ページテーブルにより仮想アドレスを論理アドレスに変換し、論理アドレスにより書き込み対象データを指定する。同様に、プロセッサ3a,3b,3cは、1次キャッシュメモリ4a,4b,4c、2次キャッシュメモリ5a,5b,5c、又は混成メインメモリ2からデータを読み出す場合には、ページテーブルにより仮想アドレスを論理アドレスに変換し、論理アドレスにより読み出し対象データを指定する。
Each of the
なお、以下において、1次キャッシュメモリ4a,4b,4c、2次キャッシュメモリ5a,5b,5c、又は混成メインメモリ2に対する書き込み、読み出しを総称して「アクセス」と表現する。
Hereinafter, writing to and reading from the
メモリ管理装置1は、プロセッサ3a,3b,3cの混成メインメモリ2に対するアクセス(書き込み、読み出し)を管理する。メモリ管理装置1は、処理部15と、作業メモリ16と、情報記憶部17とを備える。メモリ管理装置1は、後述するメモリ使用情報11と、メモリ固有情報12と、アドレス変換情報13と、カラーリングテーブル14とを情報記憶部17に格納する。メモリ管理装置1の情報記憶部17に格納されるカラーリングテーブル14は、不揮発性半導体メモリ9,10に格納されているカラーリングテーブル14の一部であってもよい。例えば、不揮発性半導体メモリ9,10に格納されているカラーリングテーブル14のうち、頻繁に用いられるカラーリングテーブル14のデータを、メモリ管理装置1の情報記憶部17に格納するとしてもよい。メモリ管理装置1は、カラーリングテーブル14等を参照し、プロセッサ3a,3b,3cの混成メインメモリ2に対するアクセスを管理する。詳細については後述する。
The
混成メインメモリ2は、第1のメモリ、第2のメモリ、及び第3のメモリを備えている。第1のメモリは、第2のメモリよりもアクセス可能上限回数が多い。第2のメモリは、第3のメモリよりもアクセス可能上限回数が多い。ここでアクセス可能上限回数とは、統計的に予想される期待値であって、常にこの関係が保証されることを意味してはいないことに注意されたい。
The hybrid
本実施形態では、第1のメモリは揮発性半導体メモリ8であるとする。揮発性半導体メモリ8としては、例えば、DRAM(Dynamic Random Access Memory)、FPM−DRAM、EDO−DRAM、SDRAMなどのような、一般的なコンピュータにおいてメインメモリとして利用されるメモリが用いられる。また、DRAM程度の高速ランダムアクセスが可能であり、アクセス可能上限回数に実質的な制限が無いのであれば、MRAM(Magnetoresistive Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)などの不揮発性ランダムアクセスメモリを採用してもよい。
In the present embodiment, it is assumed that the first memory is a
第2のメモリは不揮発性半導体メモリ9であるとする。不揮発性半導体メモリ9としては、例えば、SLC(Single Level Cell)タイプのNAND型フラッシュメモリが用いられる。SLCは、MLC(Multi Level Cell)と比較して、読み出し及び書き込みが高速であり、信頼性が高い。しかしながら、SLCは、MLCと比較して、ビットコストが高く、大容量化には向いていない。
Assume that the second memory is a
第3のメモリは不揮発性半導体メモリ10であるとする。不揮発性半導体メモリ10としては、例えば、MLCタイプのNAND型フラッシュメモリが用いられる。MLCは、SLCと比較して、読み出し及び書き込みが低速であり、信頼性が低い。しかしながら、MLCは、SLCと比較して、ビットコストが低く、大容量化に向いている。
Assume that the third memory is a
なお、本実施形態では、不揮発性半導体メモリ9がSLCタイプのNAND型フラッシュメモリであり、不揮発性半導体メモリ10がMLCタイプのNAND型フラッシュメモリであるが、例えば、不揮発性半導体メモリ9が2bit/CellのMLCタイプのNAND型フラッシュメモリであり、不揮発性半導体メモリ10が3bit/CellのMLCタイプのNAND型フラッシュメモリであってもよい。
In the present embodiment, the
信頼性とは、記憶装置からデータを読み出す場合におけるデータの欠損の起こりにくさの程度(耐久性)を意味する。SLCの耐久性は、MLCの耐久性よりも高い。ここで、耐久性が高いとは、アクセス可能上限回数が多く、耐久性が低いとは、アクセス可能上限回数が少ないことを意味する。 Reliability means the degree of difficulty (durability) of data loss when reading data from a storage device. The durability of SLC is higher than that of MLC. Here, high durability means that the accessible upper limit number is large, and low durability means that the accessible upper limit number is small.
SLCは1つのメモリセルに1ビットの情報を記憶可能である。一方、MLCは1つのメモリセルに2ビット以上の情報を記憶可能である。すなわち、本実施形態に係る混成メインメモリ2は、第1に、揮発性メモリ8、第2に、不揮発性半導体メモリ9、第3に、不揮発性半導体メモリ10、の順で耐久性が高い。
The SLC can store 1-bit information in one memory cell. On the other hand, the MLC can store information of 2 bits or more in one memory cell. That is, the hybrid
NAND型フラッシュメモリなどの不揮発性半導体メモリ9,10は、揮発性半導体メモリ8と比較して、安価で大容量化が可能である。不揮発性半導体メモリ9,10としては、NAND型フラッシュメモリに代えて、例えばNOR型フラッシュメモリなどのような他の種類のフラッシュメモリ、PRAM(Phase change memory)、ReRAM(Resistive Random access memory)を用いることもできる。
Compared with the
なお、第3のメモリとしてMLCを採用し、第2のメモリとして、MLCの下位ページのみを使用してデータ書き込みを行う擬似SLCモードが利用可能なMLCを採用してもよい。この場合、第2のメモリと第3のメモリとを共通のチップのみで構成することが可能であり、製造コスト面で有利となる。 Note that MLC may be employed as the third memory, and MLC capable of using a pseudo SLC mode in which data writing is performed using only the lower page of the MLC may be employed as the second memory. In this case, the second memory and the third memory can be configured by only a common chip, which is advantageous in terms of manufacturing cost.
メインメモリとして不揮発性半導体メモリ9,10を利用する場合と、2次記憶装置として不揮発性半導体メモリ9,10を利用する場合とを比較すると、メインメモリとして不揮発性半導体メモリ9,10を使用した場合にはこの不揮発性半導体メモリ9,10へのアクセス頻度が高くなる。本実施形態においては、揮発性半導体メモリ8とSLCの不揮発性半導体メモリ9とMLCの不揮発性半導体メモリ10とを混成してメインメモリとする混成メインメモリ2を備えた情報処理装置を実現している。混成メインメモリ2は、異機種混在型の主記憶装置であり、メモリ管理装置1によってデータの配置が管理される。
When the case where the
不揮発性半導体メモリ9,10の所定の領域には、メモリ使用情報11、メモリ固有情報12、アドレス変換情報13、カラーリングテーブル14が記憶されている。
メモリ使用情報11は、不揮発性半導体メモリ9,10の各ページ領域の書き込み発生回数及び読み出し発生回数と、各ブロック領域の消去回数と、使用中領域サイズを含む。
The
メモリ固有情報12は、揮発性半導体メモリ8のメモリサイズと、不揮発性半導体9、10のメモリサイズと、不揮発性半導体メモリ9,10のページサイズ及びブロックサイズと、各領域のアクセス可能上限回数(書き込み可能上限回数、読み出し可能上限回数、消去可能上限回数)と、を含む。ここで、ページサイズとは、不揮発性半導体メモリ9,10の書き込み、読み出しのデータサイズの単位である。ブロックサイズとは、不揮発性半導体メモリ9,10のデータ消去サイズの単位である。不揮発性半導体メモリ9,10において、ブロックサイズはページサイズよりも大きい。
The memory
アドレス変換情報13は、プロセッサ3a,3b,3cから与えられる論理アドレスを、論理アドレスに対応する物理アドレスに変換する情報である。アドレス変換情報13の詳細については後述する。
The address conversion information 13 is information for converting a logical address given from the
カラーリングテーブル14は、データ毎のカラーリング情報が保持するテーブルである。カラーリング情報は、静的カラー情報と動的カラー情報を含む。詳細は後述する。 The coloring table 14 is a table that holds coloring information for each data. The coloring information includes static color information and dynamic color information. Details will be described later.
次に、図2を参照して、本実施形態に係るメモリ管理装置とオペレーティングシステムとについてさらに説明する。図2は、本実施形態に係るメモリ管理装置1及び情報処理装置100の構成の一例を示すブロック図である。図2では、図1のプロセッサ3a,3b,3cのうちプロセッサ3bを代表として説明するが、他のプロセッサ3a,3cについても同様である。
Next, the memory management device and the operating system according to the present embodiment will be further described with reference to FIG. FIG. 2 is a block diagram illustrating an example of the configuration of the
オペレーティングシステム27は、プロセッサ3bにより実行される。オペレーティングシステム27は、プロセッサ3bで実行され、情報記憶部17に格納されているカラーリングテーブル14にアクセスする権限を有する。
The
メモリ管理装置1の処理部15は、アドレス管理部18、読み出し管理部19、書き込み管理部20、カラーリング情報管理部21、メモリ使用情報管理部22、再配置部23を備える。さらに、カラーリング情報管理部21は、アクセス頻度算出部24、動的カラー情報管理部25を備える。
The
処理部15は、情報記憶部17に記憶されている情報に基づいて、作業メモリ16を使用しつつ各種処理を実行する。
The
作業メモリ16は、例えばバッファとして利用され、各種のデータ変換などの作業領域として使用される。
The
処理部15に備えられている上記機能ブロックは、ハードウェア及びソフトウェア(例えばオペレーティングシステム27、ファームウェア等)のいずれか一方、又は両者の組み合わせとして実現することができる。これらの機能ブロックが、ハードウェアとして実現されるか、又はソフトウェアとして実現されるかは、具体的な実施形態、又は情報処理装置100全体に課せられた設計制約に依存する。当業者は、具体的な実施形態毎に、様々な方法でこれらの機能を実現し得るが、そのような実現を決定することは本発明の範疇に含まれるものである。なお、以下の説明において用いられる機能ブロックについても同様である。
The functional block provided in the
アドレス管理部18は、論理アドレスに対して物理アドレスを割り当て、アドレス変換情報13に記憶する。これにより、処理部15は、アドレス変換情報13を参照することにより、論理アドレスに対応する物理アドレスを取得することができる。
The
読み出し管理部19は、プロセッサ3a,3b,3cが読み出し要求を発生した場合に、混成メインメモリ2に対して読み出し対象データの読み出し処理を管理する。
When the
書き込み管理部20は、プロセッサ3a,3b,3cが書き込み要求を発生した場合に、混成メインメモリ2に対して書き込み対象データを書き込む処理を管理する。
The
カラーリング情報管理部21は、カラーリングテーブル14を管理する。 The coloring information management unit 21 manages the coloring table 14.
メモリ使用情報管理部22は、混成メインメモリ2のメモリ使用情報11を管理する。
The memory usage
再配置部23は、プロセッサ3a,3b,3cの動作と非同期に、カラーリングテーブル14に含まれているカラーリング情報に基づき、任意の論理アドレスに対応する物理アドレスに配置されているデータの再配置を行う。再配置部23は、例えば、後述する動的カラー情報に基づき、不揮発性半導体メモリ10に含まれるデータのうち、読み出し頻度、書き込み頻度が高いデータを、定期的に、不揮発性半導体メモリ9に再配置する。また、再配置部23は、例えば、動的カラー情報に基づき、不揮発性半導体メモリ9に含まれるデータのうち、読み出し頻度、書き込み頻度が低いデータを、定期的に、不揮発性半導体メモリ10に再配置する。同様に、再配置部23は、揮発性半導体メモリ8、不揮発性半導体メモリ9,10の間でもデータの再配置を行うことが可能である。後述する書き込み管理部20による書き込み処理は、データの更新が発生するたびに、書き込み先メモリ領域の判断処理と書き込み先ブロック領域の判断処理を行うことで再配置を行う。これに対し、再配置部23はデータの再配置を定期的に行う。再配置部23がデータの再配置を行う場合、書き込み管理部20及び読み出し管理部19は再配置が終了するまで動作しない。再配置部23の動作開始のトリガは、開発者によって設定された周期や、ユーザインターフェースにて設定可能な周期としてもよい。また、情報処理装置100が休止状態になる時に再配置部23が動作してもよい。
The
アクセス頻度算出部24は、カラーリングテーブル14に含まれているカラーリング情報に基づき、データのアクセス頻度情報(動的書き込み頻度DW_color、動的読み出し頻度DR_color)を算出する。
The access
動的カラー情報管理部25は、カラーリングテーブル14に含まれている動的カラー情報を管理する。 The dynamic color information management unit 25 manages the dynamic color information included in the coloring table 14.
次に、図3を参照して、本実施形態に係る混成メインメモリについて説明する。図3は、本実施形態に係る混成メインメモリ2のメモリマップの一例を示す図である。
Next, the hybrid main memory according to the present embodiment will be described with reference to FIG. FIG. 3 is a diagram showing an example of a memory map of the hybrid
混成メインメモリ2は、揮発性半導体メモリ8(DRAM領域)と、不揮発性半導体メモリ9(SLC領域)と、不揮発性半導体メモリ10(2bit/Cell領域、3bit/Cell領域、4bit/Cell領域)とを備える。DRAM領域、SLC領域、2bit/Cell領域、3bit/Cell領域、4bit/Cell領域を総称して、メモリ領域と称する。
The hybrid
揮発性半導体メモリ8は、例えば、128MByteのDRAM領域から構成される。
The
不揮発性半導体メモリ9は、例えば、2GByteのB領域と128MByteのB冗長ブロック領域と、2GByteのC領域と128MByteのC冗長ブロック領域から構成される。不揮発性半導体メモリ9の各メモリ領域は、SLCタイプのNAND型フラッシュメモリである。
The
不揮発性半導体メモリ10は、例えば、4GByteのA領域と128MByteのA冗長ブロック領域から構成される2bit/Cell領域と、4GByteのD領域と128MByteのD冗長ブロック領域から構成される3bit/Cellと、4GByteのE領域と128MByteのE冗長ブロック領域から構成される4bit/Cell領域とにより構成される。不揮発性半導体メモリ10の各メモリ領域は、MLCタイプのNAND型フラッシュメモリである。図3に示すように、メモリ領域には、物理アドレスが割り付けられる。
The
混成メインメモリ2が上記構成である場合には、メモリ固有情報12は、1)混成メインメモリ2のメモリ空間内の揮発性半導体メモリ8(DRAM領域)のメモリサイズ、2)混成メインメモリ2のメモリ空間内の不揮発性半導体メモリ9,10のメモリサイズ、3)混成メインメモリ2のメモリ空間を構成するNAND型フラッシュメモリのブロックサイズ、ページサイズ、4)不揮発性半導体メモリ9内のSLC領域(2値領域)として割り付けられたメモリ空間情報(消去可能上限回数、読み出し可能上限回数、書き込み可能上限回数を含む)、5)2bit/Cell領域に割り付けられたメモリ空間情報(消去可能上限回数、読み出し可能上限回数、書き込み可能上限回数を含む)、6)3bit/Cell領域に割り付けられたメモリ空間情報(消去可能上限回数、読み出し可能上限回数、書き込み可能上限回数を含む)、7)4bit/Cell領域に割り付けられたメモリ空間情報(消去可能上限回数、読み出し可能上限回数を含む)を含む。
When the hybrid
次に、図4を参照して、本実施形態に係るアドレス変換情報(アドレス変換テーブル)13について説明する。図4は、本実施形態に係るアドレス変換情報13の一例を示す図である。 Next, the address conversion information (address conversion table) 13 according to the present embodiment will be described with reference to FIG. FIG. 4 is a diagram illustrating an example of the address translation information 13 according to the present embodiment.
アドレス変換情報13では、論理アドレス、揮発性半導体メモリ8の物理アドレス、不揮発性半導体メモリ9,10の物理アドレス、有効/無効フラグが、テーブル形式で管理される。
In the address conversion information 13, a logical address, a physical address of the
アドレス変換情報13の各エントリには、論理アドレス、この論理アドレスに対応する揮発性半導体メモリ8の物理アドレスと不揮発性半導体メモリ9,10の物理アドレスとのうちの少なくとも一つ、有効/無効フラグが登録される。
Each entry of the address translation information 13 includes a logical address, at least one of a physical address of the
有効/無効フラグは、各エントリが有効であるか否かを示す情報である。有効/無効フラグは、1のときに有効、0のときに無効を表す。エントリの有効/無効フラグの初期値は0である。有効/無効フラグが0のエントリは、論理アドレスのマッピングされていないエントリ、又は、論理アドレスがマッピングされたが消去されたエントリである。有効/無効フラグが1のエントリには、論理アドレスがマッピングされており、揮発性半導体メモリ8と不揮発性半導体メモリ9,10とのうちの少なくとも一方に、論理アドレスに対応する物理アドレスが存在する。
The valid / invalid flag is information indicating whether each entry is valid. The valid / invalid flag indicates valid when 1 and invalid when 0. The initial value of the valid / invalid flag of the entry is 0. An entry whose valid / invalid flag is 0 is an entry in which a logical address is not mapped, or an entry in which a logical address is mapped but deleted. A logical address is mapped to an entry whose valid / invalid flag is 1, and a physical address corresponding to the logical address exists in at least one of the
なお、図4に示すアドレス変換情報13の例では、アドレス変換情報13の1エントリで論理アドレス、揮発性半導体メモリ8の物理アドレス、不揮発性半導体メモリ9,10の物理アドレスを管理しているが、例えば、アドレス変換情報13では論理アドレスと不揮発性半導体メモリ8の物理アドレスを管理し、論理アドレスと揮発性半導体メモリ9,10の物理アドレスは、別のタグRAMで管理してもよい。この場合、論理アドレスから物理アドレスへ変換する際には、まず、タグRAMが参照され、タグRAMに当該論理アドレスに対応する物理アドレスがない場合に、アドレス変換情報13が参照される。
In the example of the address translation information 13 shown in FIG. 4, the logical address, the physical address of the
次に、図5を参照して、本実施形態に係るカラーリングテーブル14について説明する。図5は、本実施形態に係るカラーリングテーブル14の一例を示す図である。 Next, the coloring table 14 according to the present embodiment will be described with reference to FIG. FIG. 5 is a diagram illustrating an example of the coloring table 14 according to the present embodiment.
本実施形態では、データ毎にカラーリング情報が付与される。カラーリング情報が付与されるデータのデータサイズ単位は、例えば、読み出し、書き込みの最小の単位である。例えば、読み出し、書き込みの最小の単位は、NAND型フラッシュメモリのページサイズである。カラーリングテーブル14は、データ毎にカラーリング情報を対応付け、エントリ単位でカラーリング情報を格納する。カラーリングテーブル14の各エントリには、インデックスが付されている。インデックスとは、論理アドレスを基に生成される値である。メモリ管理装置1の読み出し管理部19、書き込み管理部20、カラーリング情報管理部21、再配置部23などは、データを指定する論理アドレスが与えられると、論理アドレスに対応するインデックスにより管理されているエントリを参照し、データのカラーリング情報を取得する。
In the present embodiment, coloring information is assigned to each data. The data size unit of the data to which the coloring information is added is, for example, the minimum unit for reading and writing. For example, the minimum unit for reading and writing is the page size of the NAND flash memory. The coloring table 14 associates coloring information for each data, and stores the coloring information for each entry. Each entry in the coloring table 14 is indexed. An index is a value generated based on a logical address. The
カラーリング情報は、静的カラー情報と、動的カラー情報とを含む。静的カラー情報は、カラーリング情報が付与される当該データの特性に基づいて生成される情報であり、当該データの混成メインメモリ2上の配置(書き込み)領域を決定するヒントとなる情報である。動的カラー情報は、データの読み出しと書き込みの回数と頻度の少なくとも一方を含む情報である。
The coloring information includes static color information and dynamic color information. The static color information is information generated based on the characteristics of the data to which coloring information is added, and is information that serves as a hint for determining the arrangement (writing) area of the data on the mixed
次に、図6を参照して、静的カラー情報について説明する。図6は、本実施形態に係る静的カラー情報の一例を説明するための図である。 Next, static color information will be described with reference to FIG. FIG. 6 is a diagram for explaining an example of static color information according to the present embodiment.
静的カラー情報は、当該データの「重要度」、「読み出し頻度、書き込み頻度」、「データ寿命」のうち少なくとも一つの情報を含む。図6において説明する、読み出し頻度は、後述する、静的読み出し頻度に対応し、書き込み頻度は、静的書き込み頻度に対応する。 The static color information includes at least one information of “importance”, “reading frequency, writing frequency”, and “data life” of the data. The read frequency described in FIG. 6 corresponds to a static read frequency, which will be described later, and the write frequency corresponds to the static write frequency.
「重要度」とは、データの種類等に基づいて、当該データの重要性を推測して設定される値である。 The “importance” is a value set by estimating the importance of the data based on the type of data.
「読み出し頻度、書き込み頻度」とは、データの種類等に基づいて、当該データが読み出し、又は書き込みされる頻度を推測して設定される値である。 The “reading frequency and writing frequency” are values set by estimating the frequency of reading or writing the data based on the type of data.
「データ寿命」とは、データの種類等に基づいて、当該データが消去されずにデータとして使用される期間(データの寿命)を推測して設定される値である。 The “data lifetime” is a value set by estimating the period (data lifetime) in which the data is used without being erased based on the type of data.
「重要度」、「読み出し頻度、書き込み頻度(読み書き頻度)」、「データ寿命」は、例えば、ファイルシステムに保持されるファイルの特性、又はプログラムに一次的に使用される領域の特性により推測される。 The “importance”, “read frequency, write frequency (read / write frequency)”, and “data lifetime” are estimated based on, for example, the characteristics of the file held in the file system or the characteristics of the area primarily used in the program. The
ファイルシステムに保持されるファイルの特性とは、カラーリング情報が付与される当該データが含まれるファイルデータのファイルに付加されたデータ属性により判断される特性である。ファイルに付加されたデータ属性には、ファイルのヘッダ情報、ファイル名、ファイルの位置、ファイル管理データ(inoddに保持される情報)等が含まれる。例えば、ファイルの位置としては、ファイルがファイルシステムのゴミ箱に位置している場合には、当該ファイルに含まれるデータの特性は、重要性が低い、読み出しの頻度、書き込みの頻度が低い、データの寿命が短い、と予測できる。この特性に基づき、当該データのカラーリング情報は、書き込み頻度は低、読み出し頻度は低、データの寿命は短、と推測される。 The characteristic of the file held in the file system is a characteristic determined by the data attribute added to the file of the file data including the data to which the coloring information is added. The data attributes added to the file include file header information, file name, file position, file management data (information held in inodd), and the like. For example, if the file is located in the trash of the file system, the characteristics of the data contained in the file are less important, the frequency of reading, the frequency of writing, It can be predicted that the lifetime is short. Based on this characteristic, it is presumed that the coloring information of the data has a low writing frequency, a low reading frequency, and a short data life.
プログラムに一時的に使用される領域の特性には、カラーリング情報が付与される当該データが扱われるプログラムのプログラム実行時のデータ種別に基づき判断される特性と、プログラムファイル生成時のデータ種別に基づき判断される特性とが含まれる。 The characteristics of the area temporarily used in the program include the characteristics determined based on the data type at the time of program execution of the program that handles the data to which coloring information is assigned, and the data type at the time of program file generation. And characteristics determined based on this.
プログラム実行時のデータ種別とは、例えば、プログラム実行時に、当該データがスタック領域、ヒープ領域、テキスト領域のいずれの領域にマッピングされたかに基づいて分類されるデータ種別である。例えば、スタック領域、ヒープ領域にマッピングされたデータの特性は、書き込みの頻度は高く、読み出しの頻度は高く、重要性は高く、データ寿命は短い、と予測される。この特性に基づき、当該データの静的カラーリング情報は、書き込み頻度は高、読み出し頻度は高、重要度は高、データ寿命は短、と推測される。例えば、テキスト領域にマッピングされたデータの特性は、リード・オンリーのデータであるので、書き込みの頻度は低く、読み出しの頻度は高く、重要性は高く、データの寿命は長いと予測される。この特性に基づき、当該データの静的カラーリング情報は、書き込み頻度は高、読み出し頻度は高、重要度は高、データ寿命は長、と推測される。 The data type at the time of program execution is, for example, a data type classified based on whether the data is mapped to a stack area, a heap area, or a text area at the time of program execution. For example, the characteristics of data mapped to the stack area and the heap area are predicted to be high in write frequency, high in read frequency, high in importance, and short in data life. Based on this characteristic, it is presumed that the static coloring information of the data has a high writing frequency, a high reading frequency, a high importance level, and a short data life. For example, since the data mapped to the text area is read-only data, the frequency of writing is low, the frequency of reading is high, the importance is high, and the life of the data is predicted to be long. Based on this characteristic, it is presumed that the static coloring information of the data has high writing frequency, high read frequency, high importance, and long data life.
プログラムファイル生成時のデータ種別予測とは、プログラム生成時に、当該プログラムで扱われるデータの重要度、読み書き頻度、データ寿命を推測することである。 Data type prediction when generating a program file means estimating the importance, read / write frequency, and data life of data handled by the program at the time of program generation.
また、静的カラー情報は、ユーザインターフェースにより、ユーザが直接設定してもよい。 The static color information may be set directly by the user through the user interface.
次に、図7を参照して、カラーリング情報に基づく、データの書き込み処理の一例を示す。図7は、データ配置の処理の一例を示すフローチャートである。 Next, an example of a data writing process based on the coloring information will be described with reference to FIG. FIG. 7 is a flowchart illustrating an example of data arrangement processing.
前述のように、本実施形態では、混成メインメモリ2は、揮発性半導体メモリ8、不揮発性半導体メモリ9,10を備える。データを混成メインメモリ2に配置する場合、カラーリング情報に基づいて、揮発性半導体メモリ8、不揮発性半導体メモリ9,10のいずれかのメモリ領域が配置先として決定される。
As described above, in the present embodiment, the hybrid
まず、データ(書き込み対象データ)の書き込み要求が発生した場合、書き込み管理部20は、書き込み対象データに付与されているカラーリング情報を参照する(ステップS1)。
First, when a write request for data (write target data) occurs, the
次に、書き込み管理部20は、カラーリング情報の「データ寿命」を参照し、書き込み対象データのデータ寿命の判断を行う(ステップS2)。
Next, the
書き込み対象データのデータ寿命が短いと判断された場合(ステップS3)には、書き込み管理部20は、書き込み対象データが配置されるメモリ領域として揮発性半導体メモリ8を選択し(ステップS4)、書き込み対象データが配置されるメモリ領域を、揮発性半導体メモリ8に決定する(ステップS12)
書き込み対象データのデータ寿命が長いと判断された場合(ステップS3)には、書き込み管理部20は、書き込み対象データのカラーリング情報の「重要度」を参照し、書き込み対象データの重要度の判断を行う(ステップS5)。
When it is determined that the data life of the write target data is short (step S3), the
When it is determined that the data life of the write target data is long (step S3), the
書き込み対象データの重要度が高いと判断された場合(ステップS6)には、書き込み管理部20は、書き込み対象データが配置されるメモリ領域として耐久性(信頼性)の高い不揮発性メインメモリ9を選択する(ステップS7)。さらに、書き込み管理部20は、書き込み対象データのカラーリング情報に基づき、書き込み対象データを揮発性半導体メモリ8にキャッシュするか否か(カラーリング情報によるキャッシュ方式)の判断を行い(ステップS8)、書き込み対象データが配置されるメモリ領域を、不揮発性半導体メモリ9に決定する(ステップS12)。
When it is determined that the importance of the write target data is high (step S6), the
書き込み対象データの重要度が低いと判断された場合(ステップS6)には、書き込み管理部20は、書き込み対象データが配置されるメモリ領域として耐久性の低い不揮発性半導体メモリ10を選択する(ステップS9)。さらに、書き込み管理部20は、書き込み対象データのカラーリング情報(動的カラー情報、静的カラー情報)により、書き込み対象データの読み出し頻度、書き込み頻度の判断を行う(ステップS10)。
When it is determined that the importance of the write target data is low (step S6), the
書き込み対象データの読み出し頻度、書き込み頻度が高いと判断された場合(ステップS11)には、書き込み管理部20は、書き込み対象データが配置されるメモリ領域として不揮発性半導体メモリ9を選択する(ステップS7)。さらに、書き込み管理部20は、書き込み対象データのカラーリング情報に基づき、書き込み対象データを揮発性半導体メモリ8にキャッシュするか否か(カラーリング情報によるキャッシュ方式)の判断を行い(ステップS8)、書き込み対象データが配置されるメモリ領域を不揮発性半導体メモリ9に決定する(ステップS12)。
When it is determined that the read frequency and the write frequency of the write target data are high (step S11), the
書き込み対象データの読み出し頻度、書き込み頻度が低いと判断された場合(ステップS11)には、書き込み管理部20は、書き込み対象データのカラーリング情報に基づき、書き込み対象データを不揮発性メインメモリ8にキャッシュするか否か(カラーリング情報によるキャッシュ方式)の判断を行い(ステップS8)、書き込み対象データが配置されるメモリ領域を不揮発性半導体メモリ10に決定する(ステップS12)。
When it is determined that the read frequency and the write frequency of the write target data are low (step S11), the
次に、図8を参照して、本実施形態に係るカラーリングテーブル14の構成例について説明する。図8は、本実施形態に係るカラーリングテーブル14の構成の一例を示す図である。図8に示すカラーリングテーブル14では、図5、図6に示すカラーリング情報のうち、特に、読み出し頻度、書き込み頻度、データ寿命をカラーリング情報として用いる場合について説明する。 Next, a configuration example of the coloring table 14 according to the present embodiment will be described with reference to FIG. FIG. 8 is a diagram showing an example of the configuration of the coloring table 14 according to the present embodiment. In the coloring table 14 shown in FIG. 8, the case where the reading frequency, the writing frequency, and the data lifetime are used as the coloring information among the coloring information shown in FIGS. 5 and 6 will be described.
なお、カラーリング情報としては、「重要度」、「読み出し頻度、書き込み頻度」、「データ寿命」のいずれか1つを用いてもよいし、または任意の2つを組み合わせて用いてもよいし、または全てを組み合わせて用いてもよい。さらに、図6で示していない他のカラーリング情報を別途定義して用いることも可能である。 As coloring information, any one of “importance”, “reading frequency, writing frequency”, and “data lifetime” may be used, or any two may be used in combination. , Or all may be used in combination. Furthermore, other coloring information not shown in FIG. 6 can be separately defined and used.
カラーリングテーブル14は、データ毎にカラーリング情報を対応付け、エントリ単位で保持するテーブルである。カラーリングテーブル14によりカラーリング情報が対応付けられるデータのデータサイズは、例えば、読み出し、書き込まれる最小のデータサイズである。例えば、読み出し、書き込まれる最小のデータサイズは、NAND型フラッシュメモリのページサイズである。以下において、カラーリングテーブル14によりカラーリング情報が対応付けられるデータのデータサイズがページサイズであるとして説明するが、これに限定されるものではない。 The coloring table 14 is a table that associates coloring information for each data and holds them in units of entries. The data size of the data associated with the coloring information by the coloring table 14 is, for example, the minimum data size to be read and written. For example, the minimum data size to be read and written is the page size of the NAND flash memory. In the following description, it is assumed that the data size of the data associated with the coloring information by the coloring table 14 is the page size, but the present invention is not limited to this.
カラーリングテーブル14の各エントリには、インデックスが付されている。 Each entry in the coloring table 14 is indexed.
カラーリングテーブル14に保持されるカラーリング情報には、静的カラー情報と、動的カラー情報とが含まれる。 The coloring information held in the coloring table 14 includes static color information and dynamic color information.
インデックスとは、論理アドレスを基に生成される値である。メモリ管理装置1の読み出し管理部19、書き込み管理部20、カラーリング情報管理部21、再配置部23などは、データを指定する論理アドレスが与えられると、論理アドレスに対応するインデックスにより管理されているエントリを参照することで、データのカラーリング情報を取得する。
An index is a value generated based on a logical address. The
静的カラー情報は、静的書き込み頻度を示す値SW_color、静的読み出し頻度を示すSR_color、データ寿命SL_color、データの生成された時刻ST_colorを含む。 The static color information includes a value SW_color indicating a static writing frequency, SR_color indicating a static reading frequency, a data life SL_color, and a data generation time ST_color.
ここで、静的書き込み頻度SW_colorとは、データの種類等に基づいて、当該データが書き込まれる頻度を推測して設定される値である。静的読み出し頻度SR_colorとは、データの種類等に基づいて、当該データが読み出される頻度を推測して設定される値である。例えば、静的書き込み頻度SW_colorは、書き込み頻度が高いと推測されるデータほど、高い値が設定される。例えば、静的読み出し頻度SR_colorは、読み出し頻度が高いと推測されるデータほど、高い値が設定される。 Here, the static writing frequency SW_color is a value set by estimating the frequency of writing the data based on the type of data. The static reading frequency SR_color is a value set by estimating the frequency of reading the data based on the type of data. For example, the static writing frequency SW_color is set to a higher value for data estimated to have a higher writing frequency. For example, the static reading frequency SR_color is set to a higher value for data estimated to have a higher reading frequency.
データ寿命SL_colorとは、データの種類等に基づいて、当該データが消去されずにデータとして使用される期間(データの寿命)を推測して設定される値である。 The data life SL_color is a value set by estimating a period (data life) in which the data is used as data without being erased based on the type of data.
静的カラー情報は、データを生成するプログラム(プロセス)により、静的に、予め決められた値である。また、情報処理装置100に実行されるオペレーティングシステム27が、データのファイル拡張子又はファイルヘッダ等に基づいて、静的カラー情報を予測してもよい。
The static color information is a value that is statically predetermined by a program (process) that generates data. Further, the
動的カラー情報は、データの書き込み回数DWC_color、データの読み出し回数DRC_colorを含む。ここで、データの書き込み回数DWC_colorとは、当該データが混成メインメモリ2に書き込まれた回数である。データの読み出し回数DRC_colorとは、当該データが混成メインメモリ2から読み出された回数である。動的カラー情報管理部25は、データの書き込み回数DWC_colorにより、データ毎に、当該データが混成メインメモリ2に書き込まれた回数を管理する。動的カラー情報管理部25は、データ読み出し回数DRC_colorにより、データ毎に、当該データが混成メインメモリ2から読み出された回数を管理する。前述のように、混成メインメモリ2は、メインメモリとして用いられる。このため、プロセッサ3a,3b,3cで処理されるデータは、混成メインメモリ2に書き込まれ、混成メインメモリ2から読み出される。動的カラー情報管理部25は、データが書き込まれる度に、当該データの書き込み回数DWC_colorをインクリメントする。また、動的カラー情報管理部25は、データが読み出される度に、当該データの読み出し回数DRC_colorをインクリメントする。
The dynamic color information includes a data write count DWC_color and a data read count DRC_color. Here, the data write count DWC_color is the number of times the data is written to the hybrid
後述するように、アクセス頻度算出部24は、データの書き込み回数DWC_colorから、動的書き込み頻度DW_colorを算出する。アクセス頻度算出部24は、データの読み出し回数DRC_colorから、動的読み出し頻度DR_colorを算出する。
As will be described later, the access
動的書き込み頻度DW_colorとは、当該データが混成メインメモリ2に書き込まれた頻度を示す値である。動的読み出し頻度DR_colorとは、当該データが混成メインメモリ2から読み出された頻度を示す値である。動的書き込み頻度DW_colorと動的読み出し頻度DR_colorの算出方法については、後述する。
The dynamic writing frequency DW_color is a value indicating the frequency at which the data is written to the hybrid
後述するように、プロセッサ3a,3b,3cから混成メインメモリ2に対して書き込み要求、読み出し要求が発生すると、メモリ管理装置1は、カラーリング情報を参照することにより、書き込み領域、読み出し方式等を決定する。
As will be described later, when a write request or a read request is generated from the
次に、図9、図10を参照して、本実施形態に係る静的カラー情報について説明する。図9は、各種データに対する静的カラー情報(静的書き込み頻度SW_color、静的読み出し頻度SR_color、データ寿命SL_color)の設定の第1の例を示す図である。図10は、各種データに対する静的カラー情報(静的書き込み頻度SW_color、静的読み出し頻度SR_color、データ寿命SL_color)の設定の第2の例を示す図である。 Next, static color information according to the present embodiment will be described with reference to FIGS. 9 and 10. FIG. 9 is a diagram showing a first example of setting static color information (static writing frequency SW_color, static reading frequency SR_color, data life SL_color) for various data. FIG. 10 is a diagram illustrating a second example of setting static color information (static writing frequency SW_color, static reading frequency SR_color, data lifetime SL_color) for various data.
カーネルのテキスト領域は、通常、読み出しの頻度は高く、書き込みの頻度は低い。オペレーティングシステム27は自身が動作するテキスト領域の静的読み出し頻度SR_colorを5、静的書き込み頻度SW_colorを1と設定する。また、オペレーティングシステム27は、カーネルのテキスト領域のデータ寿命SL_colorは長い(LONG)と予測する。
The text area of the kernel is usually read frequently and written frequently. The
一方、カーネルのデータ領域は、通常、読み出しの頻度、書き込みの頻度がともに高い。よって、オペレーティングシステム27は、カーネルのデータ領域について、静的読み出し頻度SR_colorを5、静的書き込み頻度SW_colorを5に設定する。
On the other hand, in the kernel data area, both reading frequency and writing frequency are usually high. Therefore, the
カーネルに動的に確保されるデータ領域は、データが不要になると削除されるためデータ寿命SL_colorは短い(SHORT)とする。 Since the data area dynamically secured in the kernel is deleted when data is no longer needed, the data life SL_color is short (SHORT).
ユーザプログラムのテキスト領域は、通常、すべてのプロセスからリエントラントに呼び出されるカーネルと比べて、読み出しの頻度は低い。ただし、プロセスがアクティブになっている状態ではカーネル同様読み出しの頻度が高くなる。このため、ユーザプログラムのテキスト領域においては、静的書き込み頻度SW_colorが1、静的読み出し頻度SR_colorが4に設定される。ユーザプログラムのテキスト領域について、データ寿命SL_colorは、そのプログラムがアンインストールされるまでの期間であるため、一般的には長くなる。よって、ユーザプログラムのテキスト領域について、データ寿命SL_colorは長い(LONG)と設定される。 The text area of the user program is usually read less frequently than the kernel that is reentrantly called from all processes. However, when the process is active, the frequency of reading is high as in the kernel. For this reason, the static writing frequency SW_color is set to 1 and the static reading frequency SR_color is set to 4 in the text area of the user program. For the text area of the user program, the data life SL_color is generally a period until the program is uninstalled, and thus generally increases. Therefore, the data life SL_color is set to be long (LONG) for the text area of the user program.
プログラムに動的に確保される領域は、大きく分けて2種類ある。まず1つはプログラムの実行終了とともに廃棄されるデータ(スタック領域を含む)である。これらのデータはデータ寿命SL_colorが短く、読み出しの頻度と書き込みの頻度は高い。したがって、プログラムの実行終了とともに廃棄されるデータについて、静的読み出し頻度SR_colorが4に設定され、静的書き込み頻度SW_colorが4に設定される。もう1つのプログラムに動的に確保される領域は、プログラムが新たなファイルのために生成した領域である。プログラムによって生成されたデータはデータ寿命SL_colorが長く、読み出しと書き込みの頻度は生成されるファイルの種別に依存する。 There are roughly two types of areas that are dynamically secured in the program. One is data (including the stack area) that is discarded when the execution of the program ends. These data have a short data life SL_color, and are frequently read and written. Therefore, the static read frequency SR_color is set to 4 and the static write frequency SW_color is set to 4 for the data to be discarded upon completion of the program execution. The area dynamically reserved for another program is an area generated by the program for a new file. Data generated by the program has a long data life SL_color, and the frequency of reading and writing depends on the type of file to be generated.
プロセスによって参照されるファイルとして扱われるデータについて、ファイルのデータ寿命SL_colorは長いと設定される。 For data handled as a file referenced by a process, the data life SL_color of the file is set to be long.
例えばファイルの拡張子がSYS,dll,DRVなどで示されるようなシステムファイルが読み込まれる場合について説明する。このような拡張子を持つデータは、オペレーティングシステム27が様々な処理を実行する場合に読み出されるファイルである。このような拡張子を持つデータは、混成メインメモリ2上にオペレーティングシステム27がインストールされる場合に、1度書き込まれるとその後更新されることはほとんどない。これらの拡張子を持つファイルは、ファイルのなかでも比較的アクセスの頻度は高いが、プログラム(カーネル)のテキスト領域と比較してアクセスの頻度は低いと予測される。したがって、オペレーティングシステム27は、これらの拡張子を持つデータの静的書き込み頻度SW_colorを1に設定し、静的読み出し頻度SR_colorを3に設定する。この設定は、データから予測される書き込みの頻度は極めて低く、予測される読み出しの頻度は高いことを示している。すなわち、これらの拡張子を持つデータは、オペレーティングシステム27のアップデートや他のプログラムをインストールする場合に数度書き換わる程度であり、ほとんどリード・オンリーとして扱われると予測される。
For example, a case where a system file whose file extension is indicated by SYS, dll, DRV or the like is read will be described. Data having such an extension is a file that is read when the
音声ファイルを編集するプログラムを使用するユーザは少ない。したがって、例えば、MP3などによって圧縮されている音楽データの書き込みの頻度は低いと考えられる。音楽データの読み出しの頻度は、書き込みの頻度よりは高いと考えられる。したがって、MP3などによって圧縮されている音楽データの静的書き込み頻度SW_colorは1、静的読み出し頻度SW_colorは2に設定される。 Few users use programs that edit audio files. Therefore, for example, it is considered that the frequency of writing music data compressed by MP3 or the like is low. It is considered that the frequency of reading music data is higher than the frequency of writing. Therefore, the static writing frequency SW_color of music data compressed by MP3 or the like is set to 1, and the static reading frequency SW_color is set to 2.
動画編集プログラムを使用するユーザは少ない。このため、例えば、MPEGなどによって圧縮されている動画データの書き込みの頻度は低いと考えられる。動画データの読み出しの頻度は、書き込みの頻度よりは高いと考えられる。したがって、MP3などによって圧縮されている動画データの静的書き込み頻度SW_colorは1、静的読み出し頻度SW_colorは2に設定される。 Few users use video editing programs. For this reason, for example, it is considered that the frequency of writing moving image data compressed by MPEG or the like is low. It is considered that the frequency of reading moving image data is higher than the frequency of writing. Therefore, the static writing frequency SW_color of moving image data compressed by MP3 or the like is set to 1 and the static reading frequency SW_color is set to 2.
テキストデータの編集プログラムを使用するユーザは多い。このため、例えば、テキストファイルの書き込みの頻度及び読み出しの頻度は、高いと考えられる。したがって、テキストファイルの静的書き込み頻度SW_colorは3、静的読み出し頻度SW_colorは3に設定される。 Many users use text data editing programs. For this reason, for example, the writing frequency and reading frequency of the text file are considered to be high. Accordingly, the static writing frequency SW_color of the text file is set to 3, and the static reading frequency SW_color is set to 3.
ウェブブラウザを使用するユーザは多い。このため、ブラウザキャッシュファイルの読み出しの頻度及び書き込みの頻度は、音楽データや動画データなどのメディアファイル以上であると考えられる。したがって、ブラウザキャッシュファイルの静的書き込み頻度SW_colorは1、静的読み出し頻度SW_colorは3に設定される。 Many users use web browsers. For this reason, it is considered that the browser cache file is read and written more frequently than media files such as music data and moving image data. Therefore, the static writing frequency SW_color of the browser cache file is set to 1, and the static reading frequency SW_color is set to 3.
例えば、ごみ箱などのようなアクセスの頻度の低いディレクトリに配置されているファイルの静的書き込み頻度SW_colorは1、静的読み出し頻度SW_colorは1に設定される。 For example, the static writing frequency SW_color of a file arranged in a directory with low access frequency such as a trash box is set to 1, and the static reading frequency SW_color is set to 1.
拡張子がJPEGで代表されるような写真データ、及び拡張子がMOVで代表されるようなムービーデータは、一度書き込まれると再度度書き込みが行なわれることは少ない。このような写真データ及びムービーデータはプログラムからアクセスされる頻度が少ないと予測される。したがって、オペレーティングシステム27は、写真データ及びムービーデータの静的書き込み頻度SW_color及び静的読み出し頻度SR_colorに対して小さい値を設定する。
Photo data whose extension is represented by JPEG and movie data whose extension is represented by MOV are rarely written again once written. Such photo data and movie data are expected to be accessed less frequently from the program. Accordingly, the
次に、図11を参照して、本実施形態に係るカラーリングテーブル14の生成処理について説明する。図11は、カラーリングテーブル14の生成処理の一例を示すフローチャートである。カラーリングテーブル14は、システムの初期起動時に生成される。カラーリングテーブル14は、不揮発性半導体メモリ9,10上の任意の領域に配置される。カラーリングテーブル14の配置されている番地は、メモリ管理装置1の実装により決定されるとしてもよい。
Next, the generation process of the coloring table 14 according to the present embodiment will be described with reference to FIG. FIG. 11 is a flowchart illustrating an example of the generation process of the coloring table 14. The coloring table 14 is generated at the initial startup of the system. The coloring table 14 is arranged in an arbitrary area on the
ステップT1において、情報処理装置100は、電源が投入され、起動する。
In step T1, the
ステップT2において、カラーリング情報管理部21は、カラーリングテーブル14のベースアドレスを論理アドレスに変換し、各データについてのインデックスを生成する。 In step T2, the coloring information management unit 21 converts the base address of the coloring table 14 into a logical address, and generates an index for each data.
ステップT3において、カラーリング情報管理部21は、情報記憶部17に、カラーリングテーブル14のベースアドレスをセットする。情報記憶部17は、例えばレジスタで構成される。カラーリングテーブル14のベースアドレスは、例えばカラーリングテーブルレジスタにセットされる。
In step T <b> 3, the coloring information management unit 21 sets the base address of the coloring table 14 in the
次に、図12を参照して、本実施形態に係るカラーリングテーブル14のエントリの生成処理について説明する。図12は、カラーリングテーブル14のエントリの生成処理の一例を示すフローチャートである。 Next, an entry generation process of the coloring table 14 according to the present embodiment will be described with reference to FIG. FIG. 12 is a flowchart illustrating an example of an entry generation process of the coloring table 14.
プロセッサ3a,3b,3cはプロセス6a,6b,6cを実行するために用いる論理アドレス空間上の領域を確保する。論理アドレス空間上の領域を確保した段階では、確保した論理アドレスのアドレス変換情報13の有効/無効フラグには0が設定されている。論理アドレスに対する物理アドレスの割り当ては、確保された論理アドレス空間の範囲内の論理アドレスに対して、プロセス6a,6b,6cがアクセス(読み出し、書き込み)した段階で行われる。論理アドレスに対する物理アドレスの割り当てが行われると、当該論理アドレスに対応するデータに対する静的カラー情報をカラーリングテーブル14に登録するとともに、当該論理アドレスのアドレス変換情報13の有効/無効フラグには1が設定される。
The
まず、プロセッサ3a,3b,3cにより実行されるプロセス6a,6b,6cは、新たなデータを配置するための論理アドレス空間上の領域の確保要求を出す(ステップU1)。論理アドレス空間上の未使用領域は、オペレーティングシステム27が管理しており、論理アドレスはオペレーティングシステム27により決定される。(ステップU2)
次に、プロセス6a,6b,6cにより新たなデータが生成されると、オペレーティングシステム27は、新たに生成されたデータの種類等に基づいて、静的カラー情報を生成する(ステップU3)。静的カラー情報は、生成されたデータのページサイズ毎に生成される。例えば、生成されたデータのデータサイズがページサイズより大きい場合には、データをページサイズに分割し、分割後のページサイズ毎に静的カラー情報が生成される。以下において、書き込み対象データのデータサイズがページサイズである場合を想定し説明するが、これに限定されない。
First, the
Next, when new data is generated by the
次に、オペレーティングシステム27が、情報記憶部17にセットされたベースアドレスに基づき、カラーリングテーブル14を参照する(ステップU4)。
Next, the
次に、オペレーティングシステム27が、生成された静的カラー情報を、確保された論理アドレスに対応するインデックスが付されたカラーリングテーブル14のエントリに登録する(ステップU5)。
Next, the
プロセッサ3a,3b,3cにより実行されるプロセス6a,6b,6cは、オペレーティングシステム27による論理アドレス空間の確保が成功した後、確保された論理アドレス空間に対し、読み出し要求、又は、書き込み要求を出す。このとき、アドレス管理部18は、書き込みが生じた論理アドレスに対する物理アドレスを決定するが、この処理は後に説明する。
The
以上の処理により、プロセッサ3a,3b,3cがプロセス6a,6b,6cを実行することにより、新たなデータが生成され、新たなデータが混成メインメモリ2に書き込まれる場合に、新たに生成されたデータに対してカラーリング情報が生成され、カラーリングテーブル14の新たなエントリに登録される。これにより、新たなデータを混成メインメモリ2に書き込むことが可能となる。
Through the above processing, when the
次に、図13、図14を参照して、カラーリングテーブル14のエントリのアライメントについて説明する。図13は、カラーリングテーブル14のエントリのアライメントの第1の例を示す図である。図14は、カラーリングテーブル14のエントリのアライメントの第2の例を示す図である。 Next, the alignment of entries in the coloring table 14 will be described with reference to FIGS. FIG. 13 is a diagram illustrating a first example of the alignment of entries in the coloring table 14. FIG. 14 is a diagram illustrating a second example of the alignment of entries in the coloring table 14.
カラーリングテーブル14のエントリは、データの最少の読み書きサイズ(例えばNAND型フラッシュメモリのページサイズ)に対応しているが、プロセス6a,6b,6cは、論理アドレス空間にデータをマップする際、データの最少の読み書きサイズにアライメントしてマップすることを義務づけられていない。このため、カラーリングテーブル14の1エントリに対して複数のデータが対応する可能性がある。
The entry of the coloring table 14 corresponds to the minimum read / write size of data (for example, the page size of the NAND flash memory). However, when the
このような場合、オペレーティングシステム27は、図13に示すように、1エントリに対応する複数のデータのうちで、最も読み出し頻度及び書き込み頻度が高いと予測されるデータを代表とする。
In such a case, as shown in FIG. 13, the
あるいは、オペレーティングシステム27は、図14に示すように、1エントリを占めるデータのサイズを重みとし、各データの静的書き込み頻度SW_color、静的読み出し頻度SR_colorの加重平均値を設定する。
Alternatively, as shown in FIG. 14, the
カラーリングテーブル14によって示されている静的書き込み頻度SW_colorと静的読み出し頻度SR_colorとは、プログラム開発者によりオペレーティングシステム27などのソースコードに埋め込まれるか、オペレーティングシステム27によって予測される。しかしながら、プログラム開発者が意図した場合と別の用途でファイルや写真データが使われる場合もある。一般的に、写真データなどのようなデータのアクセスはほとんどが読み出しであり、写真データの内容が書き換えられることは少ない。しかしながら、写真データを加工するプログラムが特定の写真データを扱う場合、加工中の写真データが頻繁に書き換えられることがある。このような場合、カラーリングテーブル14の静的書き込み頻度SW_colorと静的読み出し頻度SR_colorをユーザが書き換え可能であれば、特定のファイルを、より高速で書き換え回数に余裕のある領域に移動することが可能になる。
The static writing frequency SW_color and the static reading frequency SR_color shown by the coloring table 14 are embedded in the source code such as the
このような動作を実現させるため、各データのカラーリング情報は、オペレーティングシステム27のソフトウェア上で書き換えられるように、オペレーティングシステム27のファイルシステムを設計することが好ましい。たとえば一般的なブラウザでファイルのプロパティを開けば、カラーリングテーブル14に相当する属性がGUI画面上で見ることができるように情報処理装置100が設計されており、その初期データをユーザがGUI上で変更できるようオペレーティングシステム27を設計することが好ましい。
In order to realize such an operation, it is preferable to design the file system of the
次に、図15を参照して、動的カラー情報と静的カラー情報に基づいて動的書き込み頻度DW_colorと動的読み出し頻度DR_colorを算出する方法について説明する。図15は、動的カラー情報と静的カラー情報に基づいて動的書き込み頻度DW_colorと動的読み出し頻度DR_colorを算出する方法の一例を示す図である。図15において、横軸は時間であり、縦軸はアクセス回数(読み出し回数DWC_color、又は書き込み回数DRC_color)である。 Next, a method for calculating the dynamic writing frequency DW_color and the dynamic reading frequency DR_color based on the dynamic color information and the static color information will be described with reference to FIG. FIG. 15 is a diagram illustrating an example of a method for calculating the dynamic writing frequency DW_color and the dynamic reading frequency DR_color based on the dynamic color information and the static color information. In FIG. 15, the horizontal axis represents time, and the vertical axis represents the number of accesses (reading number DWC_color or writing number DRC_color).
新たなデータがデータ生成時刻において生成されると、新たに生成されたデータに対してカラーリング情報(データ生成時刻を含む)が生成され、カラーリングテーブル14の新たなエントリに登録された上で、データは混成メインメモリ12に書き込まれる。データ生成時刻以降、このデータに対するアクセス(読み出し、書き込み)が発生することにより、時間の経過とともに、アクセス回数(書き込み回数DWC_color、読み出し回数DRC_color)が増加する。このアクセス回数の増加は、動的カラー情報管理部25によって行われる。メモリ管理装置1のアクセス頻度算出部24は、アクセス回数から動的書き込み頻度DW_color、動的読み出し頻度DR_colorを算出する。
When new data is generated at the data generation time, coloring information (including the data generation time) is generated for the newly generated data and registered in a new entry in the coloring table 14. The data is written into the hybrid
現在時刻における、当該データの書き込み回数DWC_color、データの読み出し回数DRC_colorは、カラーリングテーブル14を参照することにより求めることができる。現在時刻における、当該動的書き込み頻度DW_colorは、データ生成時刻ST_colorから現在時刻までの書き込み回数DWC_colorの時間平均(平均変化率α)により求める。また、現在時刻における、当該動的読み出し頻度DR_colorは、データ生成時刻ST_colorから現在時刻までの読み出し回数DRC_colorの時間平均(平均変化率α)により求める。これにより、動的カラー情報(書き込み回数DWC_color、読み出し回数DRC_color)から、当該データの動的書き込み頻度DW_colorと、動的読み出し頻度DR_colorとが算出される。 The data write count DWC_color and data read count DRC_color at the current time can be obtained by referring to the coloring table 14. The dynamic writing frequency DW_color at the current time is obtained from the time average (average change rate α) of the number of writings DWC_color from the data generation time ST_color to the current time. Further, the dynamic read frequency DR_color at the current time is obtained from the time average (average change rate α) of the read count DRC_color from the data generation time ST_color to the current time. As a result, the dynamic writing frequency DW_color and the dynamic reading frequency DR_color of the data are calculated from the dynamic color information (the writing count DWC_color and the reading count DRC_color).
次に、算出された動的書き込み頻度DW_colorと、動的読み出し頻度DR_colorとに基づいて、当該データに対するアクセスの頻度の高低が判断される。アクセス頻度の高低の判断は、例えば、当該データが書き込まれている混成メインメモリ2のメモリ固有情報11、算出された動的書き込み頻度DW_color及び動的読み出し頻度DR_colorに基づいて行われる。
Next, based on the calculated dynamic writing frequency DW_color and the dynamic reading frequency DR_color, it is determined whether the frequency of access to the data is high or low. The determination of whether the access frequency is high or low is made based on, for example, the memory
図15においては、まず、式Aの傾きとして「アクセス可能上限回数×重み1/データ寿命」を設定し、式Bの傾きとして「アクセス可能上限回数×重み2/データ寿命」を設定する。ここで、重み1>重み2である。重み1、重み2は、動的書き込み頻度DW_color、動的読み出し頻度DR_colorを算出する当該データを書き込む混成メインメモリ2に応じて、任意に設定することができる。
In FIG. 15, first, “accessible upper limit number ×
平均変化率α<式Aの傾き、が成り立つ場合、このデータの動的アクセス頻度は、高いと判断される。 When the average rate of change α <the slope of Expression A holds, it is determined that the dynamic access frequency of this data is high.
式Bの傾き<平均変化率α≦式Aの傾き、が成り立つ場合、このデータの動的アクセス頻度は、中と判断される。 If the slope of formula B <average change rate α ≦ the slope of formula A holds, the dynamic access frequency of this data is determined to be medium.
平均変化率α≦式Bの傾き、が成り立つ場合、このデータの動的アクセス頻度は、低いと判断される。 If the average rate of change α ≦ the slope of formula B holds, it is determined that the dynamic access frequency of this data is low.
次に、図16を参照して、混成メインメモリ2からデータを読み出す処理について説明する。図16は、データの読み出し処理の一例を示すフローチャートである。
Next, a process of reading data from the hybrid
まず、プロセッサ3a,3b,3cにより実行されるプロセス6a,6b,6cが、データ(読み出し対象データ)の読み出し要求を発生させる(ステップW1)。
First, the
次に、プロセッサ3a,3b,3cに備えられているページテーブル(図示せず)により、読み出し対象データを指定する仮想アドレスが論理アドレスに変換される(ステップW2)。
Next, a virtual address designating read target data is converted into a logical address by a page table (not shown) provided in the
次に、読み出し管理部19は、アドレス変換情報13の読み出し対象データに対応する論理アドレスのエントリの有効/無効フラグを参照する(ステップW3)。
Next, the
アドレス変換情報13の有効/無効フラグが0のとき(ステップW3a)、論理アドレスに対する書き込みが一度も発生していないのでデータは不定である。この場合、読み出し管理部19は読み出し要求サイズ分の0データを読み出したようにふるまい(ステップW8)、ステップW10の処理に移る。
When the valid / invalid flag of the address conversion information 13 is 0 (step W3a), data is undefined because writing to the logical address has never occurred. In this case, the
アドレス変換情報13の有効/無効フラグが1のとき(ステップW3a)、論理アドレスに対するデータの書き込みが少なくとも一度発生している。この場合、読み出し管理部19は、アドレス変換情報13を参照し、論理アドレスに対応するデータが揮発性半導体メモリ8に記憶されているか判断する(ステップW4)。
When the valid / invalid flag of the address translation information 13 is 1 (step W3a), data writing to the logical address has occurred at least once. In this case, the
読み出し管理部19は、論理アドレスに対応するデータが揮発性半導体メモリ8に記憶されていると判断された場合(ステップW4a)、揮発性半導体メモリ8から読み出しを行うため、処理はステップW10に移る。
When it is determined that the data corresponding to the logical address is stored in the volatile semiconductor memory 8 (step W4a), the
読み出し管理部19は、論理アドレスに対応するデータが揮発性半導体メモリ8に記憶されていないと判断された場合(ステップW4a)、カラーリングテーブル14を参照して、不揮発性半導体メモリ9,10からの読み出し対象データの読み出し方式を決定する(ステップW5)。読み出し方式の決定処理については後述する。
When it is determined that the data corresponding to the logical address is not stored in the volatile semiconductor memory 8 (Step W4a), the
次に、読み出し管理部19は、読み出し対象データが記憶されている不揮発性半導体メモリ9,10のメモリ固有情報11と、メモリ使用情報12を参照し、読み出し対象データの移動(再書き込み)の要否を判断する(ステップW6)。
Next, the
読み出し管理部19は、読み出し対象データの移動が不要であると判断された場合(ステップW6a)には、ステップW9に移る。
If it is determined that the data to be read does not need to be moved (step W6a), the
読み出し管理部19は、読み出し対象データの移動が必要であると判断された場合(ステップW6a)には、読み出し対象データを不揮発性半導体メモリ9,10の別の領域への移動を行い(ステップW7)、その後、処理はステップW9に移る。
When it is determined that the read target data needs to be moved (step W6a), the
ステップW9において、メモリ使用情報管理部22は、不揮発性メモリ領域から読み出しを行った際に、メモリ使用情報11の読み出し回数をインクリメントする。ステップW10において、動的カラー情報管理部25は、データの読み出しを行った際に、カラーリングテーブル14のデータの読み出し回数DRC_colorをインクリメントする。ステップW11において、読み出し管理部19は、論理アドレスとアドレス変換情報13とから得られる物理アドレスに基づいてデータの読み出しを行う。
In step W9, the memory usage
次に、図17を参照して、データの読み出し方式の決定処理について説明する。図17は、データの読み出し方式の決定処理の一例を示すフローチャートである。読み出し方式の決定処理は不揮発性半導体メモリ9、10のメモリ領域からデータを読み出す時に、揮発性半導体メモリ8のメモリ領域をキャッシュとして使用するか否かを判断する処理である。本処理は図16のステップW5に該当する。
Next, with reference to FIG. 17, the data read method determination process will be described. FIG. 17 is a flowchart illustrating an example of a data read method determination process. The reading method determination process is a process for determining whether or not to use the memory area of the
前述のように、混成メインメモリ2は、揮発性半導体メモリ8と、不揮発性半導体メモリ9,10とを具備する。本実施形態では、揮発性半導体メモリ8の一部を、キャッシュメモリとして用いることも可能である。混成メインメモリ2の不揮発性半導体メモリ9,10からデータを読み出す場合には、読み出される頻度が高いデータは、揮発性半導体メモリ8にキャッシュされた上で、読み出される。一方、読み出される頻度が低いデータは、揮発性半導体メモリ8にキャッシュされずに、不揮発性半導体メモリ9,10から直接読み出される。
As described above, the hybrid
まず、読み出し管理部19は、カラーリングテーブル14を参照することにより、読み出し対象データの静的読み出し頻度SR_colorを参照する(ステップV1)。静的読み出し頻度SR_colorが大きい(例えば、SR_color=5)場合には(ステップV1a)、読み出し対象データを揮発性半導体メモリ9,10から揮発性メインメモリ8(DRAM領域)にキャッシュするため、処理はステップV4に移る。
First, the
読み出し管理部19は、読み出し対象データの静的読み出し頻度SR_colorが小さい(例えば、SR_color<=4)場合には(ステップV1a)、アドレス変換情報13を参照することにより、読み出し対象データが書き込まれている領域を確認し(ステップV2)、さらに、アクセス頻度算出部24は、読み出し対象データの動的読み出し頻度DR_colorを算出する(ステップV3)。
When the static read frequency SR_color of the read target data is small (for example, SR_color <= 4) (step V1a), the
読み出し管理部19は、読み出し対象データの静的読み出し頻度SR_colorと動的読み出し頻度DR_colorとに対して「SR_color≧3又はDR_colorが高い」が成り立つ場合には(ステップV3a)、揮発性半導体メモリ8(DRAM領域)に読み出し対象データを書き込む空き領域があるか否か確認する(ステップV4)。読み出し管理部19は、揮発性半導体メモリ8に、空き領域がある場合には(ステップV4a)、読み出し対象データを揮発性半導体メモリ9,10から揮発性半導体メモリ8(DRAM領域)にキャッシュする(ステップV5)。読み出し管理部19は、揮発性メモリ8に、空き領域がない場合には(ステップV4a)、揮発性半導体メモリ8に記憶されているデータを不揮発性半導体メモリ9,10にライトバックし、揮発性半導体メモリ8に記憶されているデータを消去することにより、空き領域を確保する(ステップV6)。ライトバック処理の後、読み出し管理部19は、揮発性半導体メモリ8の空き領域を再度確認する(ステップV7)。揮発性半導体メモリ8に空き領域が存在する場合(ステップV7a)、処理はステップV5に移り、存在しない場合(ステップV7a)、処理はステップV8に移る。
When “SR_color ≧ 3 or DR_color is high” holds for the static read frequency SR_color and the dynamic read frequency DR_color of the read target data (step V3a), the
読み出し管理部19は、読み出し対象データの静的読み出し頻度SR_colorと動的読み出し頻度DR_colorとに対して「SR_color≧3又はDR_colorが高い」が成り立たない場合には(ステップV3a)、読み出し対象データを、揮発性半導体メモリ8にキャッシュせずに、不揮発性半導体メモリ9,10から直接読み出す(ステップV8)。
In the case where “SR_color ≧ 3 or DR_color is high” does not hold for the static read frequency SR_color and the dynamic read frequency DR_color of the read target data (Step V3a), the
以上のように、静的読み出し頻度SR_color、動的読み出し頻度DR_colorを参照することで、読み出し方式が決定される。 As described above, the reading method is determined by referring to the static reading frequency SR_color and the dynamic reading frequency DR_color.
この図17においては、データ寿命SL_colorの判断は行われていない。この理由について説明する。後述するように、書き込み時においては、データ寿命SL_colorの短いデータは揮発性半導体メモリ8に配置される。このため、有効/無効フラグが1であり、データ寿命SL_colorが短いことを示すデータは、揮発性半導体メモリ8に記憶されることになる。この結果、図17において、データ寿命SL_colorに基づく判断は不要となる。
In FIG. 17, the data lifetime SL_color is not determined. The reason for this will be described. As will be described later, data having a short data life SL_color is arranged in the
次に、データの図9、図10に示すデータについての読み出し方式について具体的に説明する。図9、図10に示すデータは、図17で説明したデータの読み出し方式の決定処理のフローチャートに従うことにより、以下のように読み出し方式が決定される。 Next, a method for reading out data shown in FIGS. 9 and 10 will be described in detail. The data shown in FIG. 9 and FIG. 10 is determined as follows by following the flowchart of the data read method determination process described in FIG.
まず、静的読み出し頻度SR_colorに5、静的書き込み頻度SW_colorに1が設定されているカーネルのテキスト領域は、読み出しの頻度が高く、書き込みの頻度は低いと推測される。このカーネルのテキスト領域における第1のデータは、オペレーティングシステム27が様々な処理をする際に読み出されるため、読み出し回数は多くなり、さらに高速に読み出される必要がある。
First, it is presumed that the kernel text area in which the static read frequency SR_color is set to 5 and the static write frequency SW_color is set to 1 has a high read frequency and a low write frequency. Since the first data in the text area of the kernel is read when the
メモリ管理装置1は、不揮発性半導体メモリ9,10から読み出された第1のデータを、プロセッサ3bの2次キャッシュメモリ5b又は1次キャッシュメモリ4bに対して書き込むとともに、並行して、混成メインメモリ2内の揮発性半導体メモリ8のメモリ領域にも読み出された第1のデータを転送する。
The
再度同じ第1のデータが読み出される場合には、プロセッサ3bの2次キャッシュメモリ5b又は1次キャッシュメモリ4b上から、又はキャッシュヒットしない場合は混成メインメモリ2の揮発性半導体メモリ8のメモリ領域から、第1のデータの読み出しが行なわれる。混成メインメモリ2上の揮発性半導体メモリ8のメモリ領域に記憶された第1のデータは、揮発性半導体メモリ8のメモリ領域が枯渇しない限り、電源がオフされるまで揮発性半導体メモリ8上に保持される。
When the same first data is read again, from the secondary cache memory 5b or the primary cache memory 4b of the
次に、静的読み出し頻度SR_colorに5、静的書き込み頻度SW_colorに5が設定指定されているカーネルのデータ領域は、システム(情報処理装置100)が起動するたびに新たに生成、初期化される領域である。このため、カーネルのデータ領域における第2のデータ寿命SL_colorは短いと推測される。メモリ管理装置1は、最初に第2のデータの寿命SL_colorを参照する。第2のデータは、揮発性半導体メモリ8のメモリ領域が枯渇しない限り、揮発性半導体メモリ8上に存在し、電源がオフされるとともに揮発性半導体メモリ8から消去される。
Next, the kernel data area in which the static read frequency SR_color is set to 5 and the static write frequency SW_color is set to 5 is newly generated and initialized every time the system (information processing apparatus 100) is started. It is an area. For this reason, it is presumed that the second data life SL_color in the kernel data area is short. The
次に、静的読み出し頻度SR_colorに4、静的書き込み頻度SW_colorに1が設定されているユーザプログラムの領域は、すべてのプロセスからリエントラントに呼び出されるカーネルと比べて、読み出しの頻度は低い。ユーザプログラムの領域における第3のデータは揮発性半導体メモリ8のメモリ領域に配置されるが、混成メインメモリ2の揮発性半導体メモリ8のメモリ領域がFULLに埋まった場合、揮発性半導体メモリ8上から不揮発性半導体メモリ9,10のメモリ領域へのライトバック対象となる。ライトバックされる第3のデータの順番は、カラーリングテーブル14の情報に基づいて決定される。ライトバックされる場合には、読み出し回数が少ない順に、第3のデータが揮発性半導体メモリ8上から不揮発性半導体メモリ9,10上に移される。
Next, the user program area in which the static read frequency SR_color is set to 4 and the static write frequency SW_color is set to 1 has a lower read frequency than the kernel that is reentrantly called from all processes. The third data in the user program area is arranged in the memory area of the
静的書き込み頻度SR_colorに4、静的読み出し頻度SW_colorに4が設定されている、プログラムによって動的に確保される領域における第4のデータのうち、データ寿命SL_colorが短いと指定された第4のデータは、カーネルのデータ領域と同様に、揮発性半導体メモリ8のメモリ領域が枯渇しない限り、揮発性半導体メモリ8上に存在し、電源がオフされるとともに揮発性半導体メモリ8から消去される。
Of the fourth data in the area dynamically reserved by the program, in which the static writing frequency SR_color is 4 and the static reading frequency SW_color is 4, the fourth data life SL_color is designated as short Similar to the kernel data area, data exists on the
一方、データ寿命SL_colorが長いと設定されている第4のデータは、揮発性半導体メモリ8のメモリ領域に配置されるが、混成メインメモリ2の揮発性半導体メモリ8のメモリ領域がFULLに埋まった場合、揮発性半導体メモリ8上から不揮発性半導体メモリ9,10のメモリ領域へのライトバック対象となる。
On the other hand, the fourth data set with a long data life SL_color is arranged in the memory area of the
次に、プロセスに参照されるファイルとして扱われるデータについて説明する。上記図10において、プロセスに参照されるファイルとして扱われるデータのデータ寿命SL_colorはすべて長いと設定されている。 Next, data handled as a file referenced by the process will be described. In FIG. 10, the data life SL_color of data handled as a file referred to by the process is set to be long.
静的書き込み頻度SW_colorに1、静的読み出し頻度SR_colorに3が設定されているファイル類に含まれる第5のデータは、書き込みの頻度が極めて低く、予測される読み出しの頻度が高いことがオペレーティングシステム27によって推測される。このとき、メモリ管理装置1は、第5のデータを揮発性半導体メモリ8のメモリ領域に配置するが、混成メインメモリ2の揮発性半導体メモリ8のメモリ領域がFULLに埋まった場合、揮発性半導体メモリ8上から不揮発性半導体メモリ9,10のメモリ領域へのライトバック対象となる。
The fifth data included in the files whose static write frequency SW_color is set to 1 and static read frequency SR_color is set to 3 has a very low write frequency and a high expected read frequency. 27. At this time, the
静的書き込み頻度SW_colorに1、静的読み出し頻度SR_colorに2が設定されているファイル類に含まれる第6のデータは、静的書き込み頻度SW_colorが極めて低く、予測される静的読み出し頻度SR_colorも低いことがオペレーティングシステム27によって推測される。このように、メモリ管理装置1は、静的読み出し頻度SR_colorが高いと判断されていない場合、読み出し時に揮発性半導体メモリ8のキャッシュを介さず、不揮発性半導体メモリ9,10に直接アクセスする。
The sixth data included in the files with the static writing frequency SW_color set to 1 and the static reading frequency SR_color set to 2 has a very low static writing frequency SW_color and a low predicted static reading frequency SR_color. Is presumed by the
静的書き込み頻度SW_colorに1、静的読み出し頻度SR_colorに1が設定されているファイル類に含まれる第7のデータは、静的書き込み頻度SW_colorが極めて低く、予測される静的読み出し頻度SR_colorも極めて低いことがオペレーティングシステム27によって推測される。このように、メモリ管理装置1は、静的読み出し頻度が高いと判断されていない場合、読み出し時に揮発性半導体メモリ8のキャッシュを介さず、不揮発性半導体メモリ9,10に直接アクセスする。
The seventh data included in the files with the static writing frequency SW_color set to 1 and the static reading frequency SR_color set to 1 has a very low static writing frequency SW_color and a very high predicted static reading frequency SR_color. Low is speculated by the
以上のように、読み出し対象データの読み出し方式は、読み出し対象データのカラーリング情報に基づき決定される。これにより、読み出し対象データの特性(静的読み出し頻度SR_color、静的書き込み頻度SW_color、データ寿命SL_color)に合った読み出し方式を用いることが可能となり、データの読み出し効率の向上が図られる。 As described above, the reading method of the read target data is determined based on the coloring information of the read target data. As a result, it is possible to use a reading method that matches the characteristics of the data to be read (static reading frequency SR_color, static writing frequency SW_color, data life SL_color), and the data reading efficiency can be improved.
次に、図18を参照して、混成メインメモリ2へのデータの書き込み処理について説明する。図18は、データの書き込み処理の一例を示すフローチャートである。
Next, a data writing process to the hybrid
まず、プロセッサ3a,3b,3cにより実行されるプロセス6a,6b,6cが、データ(書き込み対象データ)の書き込み要求を発生させる(ステップX1)。
First, the
次に、プロセッサ3a,3b,3cに備えられているページテーブル(図示せず)により、書き込み対象データを指定する仮想アドレスが論理アドレスに変換される(ステップX2)。
Next, a virtual address designating data to be written is converted into a logical address by a page table (not shown) provided in the
次に、書き込み管理部20は、カラーリングテーブル14を参照することにより、混成メインメモリ2のうちの書き込み対象のメモリ領域を決定する(ステップX3)。書き込み対象メモリ領域の選定については後述する。
Next, the
書き込み管理部20は、ステップX3により選択された書き込み対象メモリが揮発性半導体メモリ8か否か判断する(ステップX4)。判断の結果、選択された書き込み対象メモリが揮発性半導体メモリ8の場合(ステップX4a)、ステップX7の処理が実行され、書き込み対象メモリが不揮発性メモリの場合(ステップX4a)、ステップX5の処理が実行される。
The
ステップX5において、書き込み管理部20は、メモリ使用情報11とカラーリングテーブル14を参照し、不揮発性半導体メモリ9,10のメモリ領域中の書き込み対象ブロック領域を決定する。ステップX6において、アドレス管理部18は、書き込み対象ブロック中のページの物理アドレスに基づきアドレス変換情報13を更新する。不揮発性半導体メモリ9,10がNAND型フラッシュメモリの場合、同一物理アドレスに対する上書きは行われないため、書き込みに伴う物理アドレスの更新が必要となる。
In step X <b> 5, the
書き込み管理部20は、書き込み先物理アドレスが決定した後、データの書き込み処理を行う(ステップX7)。続いて、アドレス管理部18は、アドレス変換情報13の有効/無効フラグを1にセットする(ステップX8)。動的カラー情報管理部25はカラーリングテーブル14の書き込み回数DWC_colorをインクリメントし(ステップX9)、メモリ使用情報管理部22は、メモリ使用情報11の書き込み回数をインクリメントする(ステップX10)。
After the write destination physical address is determined, the
次に、図19を参照して、データの書き込み対象メモリ領域の決定処理について説明する。図19は、データの書き込み先領域の決定処理の一例を示すフローチャートである。 Next, with reference to FIG. 19, a process for determining a memory area into which data is to be written will be described. FIG. 19 is a flowchart illustrating an example of a data write destination area determination process.
ステップY1において、書き込み管理部20は、書き込み対象データのデータ寿命SL_colorを参照する。
In step Y1, the
ステップY2において、書き込み管理部20は、データ寿命SL_colorが所定の値より長いか、短いか判断する。データ寿命SL_colorが所定の値以上の場合、処理は、ステップY9に移る。
In step Y2, the
データ寿命が所定の値より短い場合、ステップY3において、書き込み管理部20は、DRAM領域の空き領域を確認し、ステップY4において、書き込み管理部20は、DRAM領域に空き領域があるか否か判断する。
If the data life is shorter than the predetermined value, in step Y3, the
DRAM領域に空き領域がある場合、ステップY5において、書き込み管理部20は、書き込み対象データをDRAM領域に書き込む。
If there is an empty area in the DRAM area, in step Y5, the
DRAM領域に空き領域がない場合、ステップY6において、書き込み管理部20は、DRAM領域から他の不揮発性半導体メモリへのライトバック処理を実行する。そして、ステップY7において、書き込み管理部20は、DRAM領域の空き領域を確認し、ステップY8において、書き込み管理部20は、DRAM領域に空き領域があるか否か判断する。
If there is no free space in the DRAM area, in step Y6, the
DRAM領域に空き領域がある場合、処理は、ステップY5に移り、書き込み管理部20は、書き込み対象データをDRAM領域に書き込む。
If there is an empty area in the DRAM area, the process proceeds to step Y5, and the
DRAM領域に空き領域がない場合、処理はステップY9に移る。 If there is no empty area in the DRAM area, the process proceeds to step Y9.
ステップY9において、書き込み管理部20は、カラーリングテーブル14で管理されている書き込み対象データの静的書き込み頻度SW_colorを参照する。
In step Y9, the
ステップY10において、書き込み管理部20は、静的書き込み頻度SW_colorに5が設定されているか否か(書き込み対象データの静的書き込み頻度SW_colorが高いか否か)、判断する。
In step Y10, the
静的書き込み頻度SW_colorに5が設定されている場合、処理はY13に移り、書き込み管理部20は、書き込み対象データの書き込み先としてB領域を選択する。
If 5 is set in the static writing frequency SW_color, the process proceeds to Y13, and the
静的書き込み頻度SW_colorに5ではない値(5未満の値)が設定されている場合、ステップY11において、メモリ管理装置1は、カラーリングテーブル14で管理されている書き込み対象データの静的読み出し頻度SR_colorを参照する。
When a value other than 5 (a value less than 5) is set in the static writing frequency SW_color, in step Y11, the
ステップY12において、書き込み管理部20は、静的読み出し頻度SR_colorに1〜5のどの値が設定されているか判断する。
In step Y12, the
このステップY12において静的読み出し頻度SR_colorに5が設定されている場合、ステップY13において、書き込み管理部20は、書き込み対象データの書き込み先として、B領域を選択する。
When 5 is set to the static read frequency SR_color in step Y12, in step Y13, the
ステップY12において静的読み出し頻度SR_colorに4が設定されている場合、ステップY14において、書き込み管理部20は、書き込み対象データの書き込み先として、A領域を選択する。
If the static read frequency SR_color is set to 4 in step Y12, in step Y14, the
このステップY12において静的読み出し頻度SR_colorに3が設定されている場合、ステップY15において、書き込み管理部20は、データのカラーリング情報に基づいて、データの動的書き込み頻度DW_colorを算出する。次に、ステップY16において、書き込み管理部20は、カラーリングテーブル14で管理されている書き込み対象データの静的書き込み頻度SW_colorを参照する。
If the static read frequency SR_color is set to 3 in step Y12, the
ステップY17において、書き込み管理部20は、「静的書き込み頻度SW_colorが3以上であるか、又は、データの動的書き込み頻度DW_colorが高レベルである」ことが成り立つか否か判断する。
In step Y <b> 17, the
このステップY17において「SW_colorが3以上であるか、又は、データの動的書き込み頻度DW_colorが高レベルである」が成り立たない場合、処理はステップY14に移り、書き込み管理部20は、A領域を選択する。
If “SW_color is 3 or higher, or the data dynamic writing frequency DW_color is high” does not hold in step Y17, the process proceeds to step Y14, and the
ステップY17において「SW_colorが3以上であるか、又は、データの動的書き込み頻度DW_colorが高レベルである」が成り立つ場合、処理はステップY18に移り、書き込み管理部20は、C領域を選択する。
If “SW_color is 3 or more or the data dynamic writing frequency DW_color is at a high level” holds in step Y17, the process proceeds to step Y18, and the
上記ステップY12において静的読み出し頻度SR_colorに2が設定されている場合、ステップY19において、書き込み管理部20は、データのカラーリング情報に基づいて、データの動的書き込み頻度DW_colorを算出する。
If the static read frequency SR_color is set to 2 in step Y12, in step Y19, the
ステップY20において、書き込み管理部20は、カラーリングテーブル14で管理されている書き込み対象データの静的書き込み頻度SW_colorを参照する。
In step Y20, the
ステップY21において、書き込み管理部20は、「SW_colorが3以上であるか、又は、算出された動的書き込み頻度DW_colorが高レベルである」ことが成り立つか否か判断する。
In step Y21, the
このステップY21において「SW_colorが3以上であるか、又は、算出された動的書き込み頻度DW_colorが高レベルである」が成り立つ場合、処理はステップY18に移り、書き込み管理部20は、C領域を選択する。
If “SW_color is 3 or more or the calculated dynamic writing frequency DW_color is at a high level” holds in this step Y21, the process moves to step Y18, and the
ステップY21において「SW_colorが3以上であるか、又は、算出された動的書き込み頻度DW_colorが高レベルである」が成り立たない場合、処理はステップY22に移る。 If “SW_color is 3 or more or the calculated dynamic writing frequency DW_color is at a high level” does not hold in step Y21, the process proceeds to step Y22.
ステップY22において、書き込み管理部20は、「SW_colorが2以上であるか、又は、算出された動的書き込み頻度DW_colorが中レベルである」ことが成り立つか否か判断する。
In step Y22, the
このステップY22において「SW_colorが2以上であるか、又は、算出された動的書き込み頻度DW_colorが中レベルである」が成り立つ場合、処理はステップY23に移り、書き込み管理部20は、D領域を選択する。
If “SW_color is 2 or more or the calculated dynamic writing frequency DW_color is at a medium level” holds in step Y22, the process proceeds to step Y23, and the
ステップY22において「SW_colorが2以上であるか、又は、算出された動的書き込み頻度DW_colorが中レベルである」が成り立たない場合、処理はステップY24に移り、書き込み管理部20は、E領域を選択する。
If “SW_color is 2 or more or the calculated dynamic writing frequency DW_color is at a medium level” does not hold in step Y22, the process moves to step Y24, and the
上記ステップY12において静的読み出し頻度SR_colorに1が設定されている場合、ステップY25において、書き込み管理部20は、データのカラーリング情報に基づいて、データの動的書き込み頻度DW_colorを算出する。
When the static read frequency SR_color is set to 1 in step Y12, in step Y25, the
ステップY26において、書き込み管理部20は、カラーリングテーブル14で管理されている書き込み対象データの静的読み出し頻度SW_colorを参照する。その後、処理はステップY21に移る。
In step Y <b> 26, the
例えば、オペレーティングシステム27の開発者は、読み出し管理部19のデータ読み出し方式と書き込み管理部20データ書き込み方式の実装に対して、上記図9及び図10に示すような設定を行う。
For example, the developer of the
例えば、SR_colorに5、SW_colorに1が設定されているカーネルのテキスト領域における第1のデータは読み出される回数が多く、書き込まれる回数は少ないと推測される。第1のデータは、上記図17に示されている読み出し方式の決定動作に基づいて、システム稼働中に揮発性半導体メモリ8に移され読み書きされる。このため、第1のデータが実際に不揮発性半導体メモリ9,10に書き込まれる頻度は低い。しかし、第1のデータの重要性は高いため、この図19において、書き込み管理部20は、第1のデータを、SLCである不揮発性半導体メモリ9のB領域に書き込む。
For example, it is presumed that the first data in the text area of the kernel in which SR_color is set to 5 and SW_color is set to 1 is read many times and written. The first data is transferred to and read from the
次に、SR_colorに5、SW_colorに5が設定されているカーネルのデータ領域は、情報処理装置100が起動するたびに新たに生成、初期化される領域なので、カーネルのデータ領域における第2のデータのデータ寿命は短いと推測される。書き込み管理部20は、最初に第2のデータのデータ寿命SL_colorを参照する。第2のデータは、情報処理装置100の稼働中に必ず揮発性半導体メモリ8上に存在し、電源がオフされるとともに揮発性半導体メモリ8から消去される。したがって、第2のデータは、不揮発性半導体メモリ9,10のメモリ領域に書き込まれない。
Next, since the kernel data area in which SR_color is set to 5 and SW_color is set to 5 is newly created and initialized every time the
次に、SR_colorに4、SW_colorに1が設定されているユーザプログラムの領域は、すべてのプロセスからリエントラントに呼び出されるカーネルと比べて、読み出し頻度は低い。ユーザプログラムの領域における第3のデータは、上記図16に示した読み出し方式によって長期にわたりアクセスされない場合にのみ不揮発性半導体メモリ9,10のメモリ領域に書き込まれる。したがって、第3のデータが不揮発性半導体メモリ9,10に書き込まれる頻度は低い。第3のデータは、カーネルのテキスト領域におけるデータと比較して重要度は低いため、図19ではMLC領域であるA領域に書き込まれる。
Next, the user program area in which SR_color is set to 4 and SW_color is set to 1 has a lower read frequency than the kernel called reentrant from all processes. The third data in the user program area is written into the memory area of the
SR_colorに4、SW_colorに4が設定されているプログラムに動的に確保される領域における第4のデータのうち、データ寿命SL_colorが短いと設定されている第4のデータは、カーネルのデータ領域と同様に、情報処理装置100稼働中に必ず揮発性半導体メモリ8上に存在する。書き込み管理部20は、最初にデータ寿命SL_colorを参照する。第4のデータは、システム稼働中に必ず揮発性半導体メモリ8上に存在し、電源がオフされるとともに揮発性半導体メモリ8から消去されるので不揮発性半導体メモリ9,10のメモリ領域に書き込まれない。
Of the fourth data in the area dynamically secured in the program in which SR_color is set to 4 and SW_color is set to 4, the fourth data set with a short data life SL_color is the kernel data area. Similarly, it always exists on the
一方、データ寿命SL_colorが長いと設定されている第4のデータは、揮発性半導体メモリ8のメモリ領域に配置されるが、混成メインメモリ2の揮発性半導体メモリ8のメモリ領域がFULLに埋まった場合、揮発性半導体メモリ8上から不揮発性半導体メモリ9,10のメモリ領域へのライトバック対象となる。プログラムのテキスト領域はデータの重要度が高いため、プログラムのテキスト領域におけるデータは、SLCであるC領域に書き込まれる。
On the other hand, the fourth data set with a long data life SL_color is arranged in the memory area of the
次にプロセスによって参照されるファイルとして扱われるデータについて説明する。図10では、プロセスによって参照されるファイルのデータ寿命SL_colorはすべて長いと設定されている。 Next, data handled as a file referred to by the process will be described. In FIG. 10, the data life SL_color of the files referred to by the process is all set to be long.
SW_colorに1、SR_colorに3が設定されているシステムファイル類における第5のデータは、書き込み頻度が極めて低く、予測される読み出し頻度が高いことがオペレーティングシステム27によって推測される。このとき、書き込み管理部20は、第5のデータを揮発性半導体メモリ8のメモリ領域に配置するが、混成メインメモリ2の揮発性半導体メモリ8のメモリ領域がFULLに埋まった場合、第5のデータは揮発性半導体メモリ8上から不揮発性半導体メモリ9,10のメモリ領域へのライトバック対象となる。第5のデータの書き込み頻度は低いと判断されるので書き込み管理部20は第5のデータをMLC領域へ配置する。
It is estimated by the
SW_colorに3、SR_colorに3が設定されているファイル類は、書き込み頻度が極めて高く、予測される読み出し頻度も高いことがオペレーティングシステム27によって推測される。したがって、書き込み管理部20は、SW_colorに3、SR_colorに3が設定されているファイル類におけるデータをSLC領域へ配置する。
It is estimated by the
SW_colorに1、SR_colorに2が設定されているファイル類に含まれる第6のデータは、書き込み頻度が極めて低く、予測される読み出し頻度も低いことがオペレーティングシステム27によって推測される。第6のデータは、ファイルとしての重要度も低いと判断されるため、書き込み管理部20は、第6のデータをMLC領域へ配置する。
It is presumed by the
SW_colorに1、SR_colorに1が設定されているファイル類に含まれる第7のデータは、書き込み頻度が極めて低く、予測される読み出し頻度も極めて低いことがオペレーティングシステム27によって推測される。第7のデータについては、ファイルとしての重要度も低いと判断されるため、書き込み管理部20は、第7のデータをMLC領域へ配置する。
It is estimated by the
上記の処理により書き込み対象のメモリ領域が決定された場合、書き込み管理部20は、書き込み先の物理アドレスを決定する。この場合、書き込み管理部20は、カラーリングテーブル14を参照し、書き込み先の物理アドレスを適切に選択することでウェアレベリングの発生を抑え、不要な消去処理を低減する。
When the write target memory area is determined by the above processing, the
ここでウェアレベリングとは、例えば、消去回数が最大のブロックと、消去回数が最小のブロックとの消去回数の差が、所定のしきい値以内に収まるように、ブロック間でデータの入れ替え(交換)を行うことを意味する。例えば、NAND型フラッシュメモリは消去処理なしでのデータ上書きができないため、データ移動先は未使用のブロックである必要があり、元々データを記憶していたブロックの消去処理が発生することになる。 Here, wear leveling means, for example, that data is exchanged (exchanged) between blocks so that the difference in the number of erases between the block with the largest number of erases and the block with the smallest number of erases falls within a predetermined threshold. ). For example, since data can not be overwritten without erasure processing in a NAND flash memory, the data movement destination needs to be an unused block, and erasure processing of a block that originally stored data occurs.
次に、図20を参照して、データに対する書き込み対象ブロックの決定処理について説明する。図20は、データに対する書き込み対象ブロックの決定処理について説明するための図である。 Next, with reference to FIG. 20, a process for determining a write target block for data will be described. FIG. 20 is a diagram for explaining a process of determining a write target block for data.
不揮発性半導体メモリ9,10は、ブロック単位でデータの消去が行われる。不揮発性半導体メモリ9,10のブロック領域毎の消去回数ECは、メモリ使用情報11を参照することにより取得することができる。ブロック領域の消去回数の上限値(消去可能上限回数)に対する消去回数ECの割合を消耗率とする。
The
ブロック領域の消去回数ECが、当該ブロック領域の消去可能上限回数に達している場合には、消耗率は100%である。消耗率が100%の場合には、当該ブロック領域へのデータの書き込みは行われない。 When the erase count EC of a block area reaches the maximum erasable count of the block area, the consumption rate is 100%. When the consumption rate is 100%, data is not written to the block area.
ブロック領域の消去回数ECが、当該ブロック領域の消去回数の上限値に近い場合(例えば、90%)には、当該ブロック領域に対するデータの書き込みを少なくする。書き込み管理部20は、カラーリングテーブル14を参照することにより、書き込み頻度(静的書き込み頻度SW_color、動的書き込み頻度DW_color)の低い書き込み対象データ(例えば、SW_colorが1、DW_colorが「中」)を、消耗率の高いブロック領域(例えば、消耗率90%未満)に書き込む。
When the erase count EC of the block area is close to the upper limit value of the erase count of the block area (for example, 90%), data writing to the block area is reduced. The
一方、ブロック領域の消去回数ECが、当該ブロック領域の消去回数の上限値より低い場合(例えば、消耗率10%)には、当該ブロック領域に対するデータの書き込みは、多くてもよい。書き込み管理部20は、カラーリングテーブル14を参照することにより、書き込み頻度(静的書き込み頻度SW_color、動的書き込み頻度DW_color)の高い書き込み対象データ(例えば、SW_colorが5、DW_colorが「高」)を、消耗率の低いブロック領域(例えば、消耗率10未満)に書き込む。
On the other hand, when the erase count EC of the block area is lower than the upper limit value of the erase count of the block area (for example, the consumption rate is 10%), the data write to the block area may be large. The
以上のように、書き込み対象データを書き込むブロック領域は、書き込み対象データのカラーリング情報と、ブロック領域の消耗率に基づいて決定する。これにより、書き込み対象データの特性(書き込み頻度)に合った書き込み対象ブロック領域を選択することができ、データの信頼性の向上が図れる。また、以下において説明するように、混成メインメモリの寿命の伸ばすことが可能となる。 As described above, the block area into which the write target data is written is determined based on the coloring information of the write target data and the consumption rate of the block area. As a result, it is possible to select a write target block area that matches the characteristics (write frequency) of the write target data, and to improve data reliability. Further, as will be described below, it is possible to extend the life of the hybrid main memory.
次に、図21乃至図25を参照して、書き込み対象データを書き込むブロック領域を、書き込み対象データのカラーリング情報、メモリ使用情報11、メモリ固有情報12に基づいて決定する処理についての詳細と効果について説明する。
Next, referring to FIG. 21 to FIG. 25, details and effects of processing for determining a block area into which write target data is written based on coloring information,
図21は、不揮発性半導体メモリ9,10の任意のブロック領域における消去回数の推移の一例を示すグラフである。この図21において、縦軸は消去回数、横軸は時間を表す。
FIG. 21 is a graph showing an example of the transition of the number of erasures in an arbitrary block area of the
時間の経過により各ブロック領域における理想的な消去回数は変化する。例えばNAND型フラッシュメモリなどの不揮発性半導体メモリ9,10を使用する情報処理装置1では、将来的に不揮発性半導体メモリ9,10が劣化し、不揮発性半導体メモリ9,10を交換する必要が生じる。メモリ交換期までに不揮発性半導体メモリ9,10の多数のブロック領域を使用するためには、ウェアレベリングによる消去回数の平準化が必要である。図21では、不揮発性半導体メモリ9,10の任意のブロック領域における消去回数の推移を示している。ブロック領域に対して期待されている寿命に達した時点で、ブロック領域の消去回数が消去可能上限回数に達することが好ましい。
The ideal number of erasures in each block area varies with time. For example, in the
例えば、すべてのブロック領域が図21で示した消去回数の推移に従うためには、ウェアレベリングにおいて各ブロック領域の消去回数の差に対するしきい値を小さく設定することも可能である。 For example, in order for all block areas to follow the transition of the erase count shown in FIG. 21, it is possible to set a small threshold for the difference in the erase count of each block area in wear leveling.
図22は、ウェアレベリングにおいて消去回数の差に対するしきい値を小さく設定した場合の変化の一例を示すグラフである。 FIG. 22 is a graph showing an example of a change when the threshold for the difference in the number of erasures is set small in wear leveling.
図22における破線は各ブロック領域の消去回数のばらつきの範囲を示している。図22に示すように、しきい値を小さくすることにより、各ブロック領域の消去回数のばらつきは小さくなるが、ウェアレベリングのための消去処理の発生回数が増加し、この結果、不揮発性半導体メモリ9,10全体の寿命が短くなる可能性がある。 The broken lines in FIG. 22 indicate the range of variation in the number of erases in each block area. As shown in FIG. 22, by reducing the threshold value, the variation in the number of erases in each block area is reduced, but the number of times of erasure processing for wear leveling is increased. As a result, the nonvolatile semiconductor memory There is a possibility that the lifetime of the entire 9,10 may be shortened.
書き込み管理部20は、消去回数の分散を低減させ、ウェアレベリングによる消去処理の発生回数を抑えるために、データを書き込む際に、メモリ使用情報11、メモリ固有情報12、カラーリングテーブル14に基づいた消去ブロック領域の選択を行う。
The
図23は、消去回数に応じたブロック領域のグループ分けの一例を示すグラフである。 FIG. 23 is a graph showing an example of grouping block areas according to the number of erasures.
図24は、消去回数に応じたブロック領域のグループ分けの判断基準を表す図である。 FIG. 24 is a diagram showing a criterion for grouping block areas according to the number of erasures.
本実施形態においては、ブロック領域毎に消去回数によるグループ分けが行われる。ブロック領域のグループ分けの結果を示す情報は、メモリ使用情報11として保存される。なお、ブロック領域のグループ分けの結果を示す情報は、メモリ固有情報12として保存されるとしてもよい。
In the present embodiment, grouping by the number of erasures is performed for each block area. Information indicating the result of grouping the block areas is stored as
図23の太線は、最小の消去回数の推移を示しており、破線はウェアレベリングのしきい値を表している。図23に示すように、各ブロック領域はウェアレベリングのしきい値の範囲内(ばらつきの範囲内)でそれぞれの消去回数のグループに分類される。 The thick line in FIG. 23 shows the transition of the minimum number of erasures, and the broken line represents the wear leveling threshold. As shown in FIG. 23, each block area is classified into a group of the number of times of erasing within the range of the wear leveling threshold (within the range of variation).
メモリ使用情報管理部22は、あるブロック領域のデータが消去され、再度書き込み可能になったとき、図24に示すような判断表に基づいて、このブロック領域がどのグループに属するか判断し、メモリ使用情報11に記憶する。
When the data in a certain block area is erased and becomes writable again, the memory usage
この図24の判断表では、全てのブロック領域の消去回数のうちの最小の消去回数と、この最小の消去回数とウェアレベリングを行うか否かを判断するためのしきい値とを加算した値との間が、グループの数で分割されている。グループは、分割された範囲の下から上に向けて、h,g,f,e,d,c,b,aと設定されている。そして、判断表には、各グループに対する上限の消去回数と下限の消去回数とが設定されている。 In the determination table of FIG. 24, a value obtained by adding the minimum number of times of erasing of all block areas and the minimum number of times of erasing and a threshold value for determining whether or not wear leveling is performed. Is divided by the number of groups. The groups are set as h, g, f, e, d, c, b, a from the bottom to the top of the divided range. In the determination table, an upper limit erase count and a lower limit erase count for each group are set.
図25は、ウェアレベリングにおけるブロック領域の検索の一例を示す図である。 FIG. 25 is a diagram illustrating an example of a block area search in wear leveling.
書き込み管理部20は、カラーリングテーブル14の情報に基づいて、書き込み対象データのブロック領域を検索する基準となるグループを決定する。例えば、書き込み対象データのアクセス頻度が高い場合には、消去回数の少ないグループが決定され、書き込み対象データのアクセス頻度が低い場合には、消去回数の多いグループが決定される。以下においては、書き込み対象データに対して、グループcが決定されたとして説明を行う。
Based on the information in the coloring table 14, the
検索基準となる書き込み対象データのグループcが決定されると、図25に示すように、書き込み管理部20は、メモリ使用情報11に基づいて、決定された書き込み対象データのグループcに属するブロック領域を検索する。
When the group c of the write target data serving as the search criterion is determined, as shown in FIG. 25, the
決定された書き込み対象データのグループcに属するブロック領域が存在する場合、このブロック領域が書き込み対象データの書き込み先として決定される。 When there is a block area belonging to the determined group c of the write target data, this block area is determined as a write destination of the write target data.
これに対して、決定された書き込み対象データのグループcに属するブロック領域が存在しない場合、書き込み管理部20は、決定された書き込み対象データのグループcの近傍のグループbに属するブロック領域を検索する。
On the other hand, when there is no block area belonging to the group c of the determined write target data, the
決定された書き込み対象データの近傍グループbに属するブロック領域が存在する場合、この近傍グループbに属するブロック領域が書き込み対象データの書き込み先として選択される。 When there is a block area belonging to the neighboring group b of the determined write target data, the block area belonging to the neighboring group b is selected as a write destination of the write target data.
決定された書き込み対象データの近傍グループbに属するブロック領域が存在しない場合、以下同様に、ブロック領域が決定されるまで、さらに書き込み対象データのグループcに対する他の近傍グループdに対する検索が実行される。このような検索処理によってデータを書き込むブロック領域の物理アドレスが決定されると、書き込み管理部20は、データの書き込みを行い、アドレス管理部18はアドレス変換情報13を更新する。
If there is no block area belonging to the neighborhood group b of the determined write target data, similarly, until the block area is determined, further search for another neighborhood group d for the group c of the write target data is executed. . When the physical address of the block area to which data is written is determined by such search processing, the
なお、書き込み管理部20は、他のブロック領域の検索方法を用いて書き込み先のアドレスを決定するとしてもよい。例えば、書き込み管理部20は、消去回数をキーとし、消去ブロック領域をノードとする木構造(B-Tree B+Tree RB-Tree等)で書き込み可能なブロック領域(消去処理済み)を管理し、メモリ固有情報12又はメモリ使用情報11に保存する。書き込み管理部20は、基準となる消去回数をキーにツリーを検索し、最も近い消去回数をもつブロック領域を抽出する。
Note that the
任意のプロセス3bによってデータが消去されると、オペレーティングシステム27はこのデータについてのカラーリングテーブル14の内容を消去する。アドレス管理部18は、カラーリングテーブル14の内容が消去されたとき、アドレス変換情報13における消去対象データの論理アドレスに対応する物理アドレスを消去する。
When data is erased by any
データが揮発性半導体メモリ8上に存在する場合は、揮発性半導体メモリ8上のデータが消去される。
When the data exists on the
次に、図26を参照して、本実施形態に係るメモリ管理装置1にキャッシュメモリを備えた構成について説明する。図26は、本実施形態に係るメモリ管理装置1にさらにキャッシュメモリを備えたメモリ管理装置の一例を示すブロック図である。なお、この図26においては、プロセッサ3a,3b,3cのうちプロセッサ3bを代表として説明するが、他のプロセッサ3a,3cについても同様である。
Next, a configuration in which the
メモリ管理装置1は、さらに、キャッシュメモリ28を備えている。
The
プロセッサ3bは、1次キャッシュメモリ4b、2次キャッシュメモリ5bに加えて、キャッシュメモリ28を直接アクセス可能である。
The
メモリ管理装置28は、1次キャッシュメモリ4b、2次キャッシュメモリ5b、キャッシュメモリ28のいずれかにおいて、ページイン又はページアウトが発生した場合に、混成メインメモリ2をアクセスする。
The
メモリ管理装置1、混成メインメモリ2、プロセッサ3aの実装例を、図27の例に基づいて説明する。
An implementation example of the
図27(A)は、メモリ管理装置1、混成メインメモリ2、プロセッサ3aの第1の実装例を示すブロック図である。図27(A)では、揮発性半導体メモリ8が、DRAMであり、不揮発性半導体メモリ9,10がNAND型フラッシュメモリである場合について説明するが、これに限定されない。
FIG. 27A is a block diagram illustrating a first implementation example of the
プロセッサ3aは、メモリコントローラ(MMU)3maと、1次キャッシュメモリ4aと、2次キャッシュメモリ4bとを備える。メモリ管理装置1は、DRAMコントローラを備える。プロセッサ3aとメモリ管理装置1は同一基板(例えば、SoC)上に形成される。
The
揮発性半導体メモリ8は、メモリ管理装置1が備えるDRAMコントローラにより制御される。不揮発性半導体メモリ9,10は、メモリ管理装置1により制御される。図27(A)の実装例では、揮発性半導体メモリ8が搭載されるメモリモジュールと、不揮発性半導体メモリ9,10が搭載されるメモリモジュールとは、別モジュールである。
The
図27(B)は、メモリ管理装置1、混成メインメモリ2、プロセッサ3aの第1の実装例を示すブロック図である。図27(B)では、揮発性半導体メモリ8が、DRAMであり、不揮発性半導体メモリ9,10がNAND型フラッシュメモリである場合について説明するが、これに限定されない。図27(A)と同様の構成については、説明を省略する。
FIG. 27B is a block diagram illustrating a first implementation example of the
図27(B)の例では、プロセッサ3aが搭載されたチップに、メモリ管理装置1が外部から電気的に接続される構成となっている。また、メモリ管理装置1に、揮発性半導体メモリ8が接続される構成となっている。メモリ管理装置1は、DRAMコントローラ(図示省略)を備える。
In the example of FIG. 27B, the
次に、図28を参照して、本実施形態に係るメモリ管理装置1と情報処理装置100の別構成態様について説明する。図1に示したメモリ管理装置1と情報処理装置100では、データについての書き込み回数DWC_color、読み出し回数RWC_colorのカウント(インクリメント)は、メモリ管理装置1の動的カラー情報管理部22で管理する。これに対し、図28に示すメモリ管理装置1と情報処理装置100では、データについての書き込み回数DWC_color、読み出し回数RWC_colorのカウントは、プロセッサ3a,3b,3cが備えるメモリコントローラ(MMU)3ma,3mb,3mcで行う。以下の説明において、メモリコントローラ3ma,3mb,3mcのうちメモリコントローラ3maを代表として説明するが、他のメモリコントローラ3mb,3mcについても同様である。
Next, another configuration aspect of the
プロセッサ3aに備えられているメモリコントローラ3maは、データについての書き込み回数DWC_color、読み出し回数DRC_colorのカウントを行うカウンタctaを備える。さらに、メモリコントローラ3maは、データについての書き込み回数DWC_color、読み出し回数DRC_colorを管理するカウント情報ciaを含む。
The memory controller 3ma provided in the
カウンタctaは、例えば、プロセッサ3aがデータに対してロード命令を発生させた場合、当該データに対する読み出し回数DRC_colorをカウント(インクリメント)し、カウント情報ciaを更新する。また、カウンタctaは、例えば、プロセッサ3aがデータに対してストア命令を発生させた場合、当該データに対する書き込み回数DWC_colorをカウント(インクリメント)し、カウント情報ciaを更新する。
For example, when the
カウント情報ciaにより管理される、データについての書き込み回数DWC_color、読み出し回数DRC_colorは、定期的に、当該データについてのメモリ管理装置1のカラーリングテーブル14の書き込み回数DWC_color、読み出し回数DRC_colorに反映される。
The write count DWC_color and read count DRC_color for data managed by the count information cia are periodically reflected in the write count DWC_color and read count DRC_color of the coloring table 14 of the
この図28の構成態様においては、次の効果が得られる。すなわち、プロセッサ3aの動作周波数はGHzオーダーであるのに対し、メモリ管理装置1の動作周波数はMHzオーダーである場合に、メモリ管理装置1では、プロセッサ3aで発生する書き込み、読み出しをカウントすることが困難な場合が考えられる。これに対し、図28の構成態様の場合には、プロセッサ3aのカウンタctaで、書き込み、読み出しをカウントするため、高い動作周波数での読み出し回数、書き込み回数をカウントすることが可能となる。
In the configuration mode of FIG. 28, the following effects are obtained. That is, when the operating frequency of the
次に、図29を参照して、複数のメモリ管理装置1により、複数の不揮発性半導体メモリを管理する構成について説明する。図29は、複数の不揮発性半導体メモリを管理する複数のメモリ管理装置の一例を示す斜視図である。
Next, a configuration for managing a plurality of nonvolatile semiconductor memories by a plurality of
図29においては、一つのメモリ管理装置1と、複数のNAND型フラッシュメモリ29とで、一つのメモリモジュール30が形成される。図29の例では、3つのメモリモジュール30が形成されている。
In FIG. 29, one
複数の不揮発性半導体メモリ29は、例えばNAND型フラッシュメモリであり、上記の不揮発性半導体メモリ9,10として用いられる。
The plurality of
メモリ管理装置1は、同じメモリモジュール30に属する複数の不揮発性半導体メモリ29に対するアクセスを管理する。
The
さらに、複数のメモリモジュール30内に備えられている複数のメモリ管理装置1は、互いに連携して一つのメモリ管理装置にように動作する。
Further, the plurality of
メモリモジュール30のメモリ管理装置1は、メモリモジュール30内の複数の不揮発性半導体メモリ29に対するECC機能及びRAID機能を備え、ミラーリング及びストライピングを行う。
The
それぞれの不揮発性半導体メモリ29は、メモリモジュール30が通電中(動作中)であっても、ホットスワップ(交換)可能である。複数の不揮発性半導体メモリ29のそれぞれには、ボタン31が対応付けられている。
Each
ボタン31は、警告出力部(例えばLEDなど)を備える。例えば、警告出力部が第1の色(緑)の場合は、正常状態を表し、第2の色(赤)の場合には交換必要な状態を表す。
The
ボタン31が押されると、プロセス6a,6b,6c及びオペレーティングシステム27に通知が送信され、アクセスなどが発生していない取り外し安全なときに、ボタン31は、第3の色(青)になり、このボタン31に対応する不揮発性半導体メモリ29は、ホットスワップ可能となる。
When the
ホットスワップ実行時には、ホットスワップを要求するボタン31が押された後、ライトバックが完了した時点で、交換可能であることを示すランプが点灯し、不揮発性半導体メモリ29の交換が行われる。
When the hot swap is executed, after the
メモリ管理装置1の処理部15は、情報記憶部17に記憶されているメモリ使用情報11とメモリ固有情報12とを参照し、各不揮発性半導体メモリ29の書き換え回数又は読み出し回数が、メモリ固有情報12に記述されているアクセス可能上限回数の所定割合に達したか否か判断する。そして、処理部15は、書き込み回数又は読み出し回数が、書き込み可能上限回数又は読み出し可能上限回数の所定割合に達している場合、メモリ交換を通知又は警告する。
The
本実施形態において、不揮発性半導体メモリ29のページサイズ又はブロックサイズが大きい場合、プリロードが有効である。
In the present embodiment, when the page size or block size of the
プリロードが行われる場合、メモリ管理装置1の処理部15は、不揮発性半導体メモリ29に記憶されているデータに対応するカラーリング情報を参照し、頻繁にアクセスされる可能性の高いデータを、予めキャッシュメモリ28にプリロードしておく。
When preloading is performed, the
あるいは、処理部15は、周期性のあるデータであって、所定の時間にアクセスされる可能性の高いデータを、その所定時間の前にプリロードしておく。
Alternatively, the
本実施形態においては、混成メインメモリ2の各メモリの耐久性に基づいてデータの配置が決定され、混成メインメモリ2の寿命を延ばすことができる。また、混成メインメモリ2に対する高速なアクセスを実現できる。
In the present embodiment, the data arrangement is determined based on the durability of each memory of the hybrid
本実施形態においては、混成メインメモリ2の各メモリの耐久性に基づいてデータが配置されるため、混成メインメモリ2における致命的なデータ欠損を防止することができる。
In the present embodiment, since data is arranged based on the durability of each memory of the hybrid
本実施形態に係るメモリ管理装置1及び混成メインメモリ2を用いることにより、スワップをなくすことができる。
By using the
本実施形態においては、不揮発半導体メモリ9,10がメインメモリとして用いられる。これにより、メインメモリの記憶容量を大容量化することができ、ハードディスク又はSSD(Solid State Disk)を用いた2次記憶装置を使用しなくてもよい。
In the present embodiment, the
本実施形態においては、不揮発性半導体メモリ9,10をメインメモリとして用いるため、インスタント・オンを高速化できる。
In this embodiment, since the
(第2の実施形態)
前述したように、本実施形態は、不揮発性半導体メモリ9、10をメインメモリとして用い、揮発性半導体メインメモリ8の一部をキャッシュメモリとして用いる。本実施形態では、キャッシュメモリとして用いられる揮発性半導体メモリ8について説明する。
(Second Embodiment)
As described above, in the present embodiment, the
図30は、揮発性半導体メモリ(以下、単にキャッシュメモリとも言う)8の物理アドレス空間を示している。 FIG. 30 shows a physical address space of a volatile semiconductor memory (hereinafter also simply referred to as a cache memory) 8.
本実施形態において、キャッシュメモリ8の物理アドレス空間は、複数の領域(エリア)L0〜L5に分けられている。各エリアは、物理アドレス空間上連続である必要はない。各エリアのサイズは、例えば上位のエリア程、物理アドレス空間が大きく設定されている。さらに、上位のエリアは、隣接する下位のエリアにエリアが拡張可能とされている。各エリアの最大拡張サイズは、エリアリミットELMにより管理されている。
In the present embodiment, the physical address space of the
上位エリアはエリアサイズが大きいため、このエリア内のデータは長期間保持される可能性が高い。一方、下位エリアはエリアサイズが小さいため、このエリア内のデータは短期間しか保持されない可能性が高い。 Since the upper area has a large area size, the data in this area is likely to be retained for a long period of time. On the other hand, since the area size of the lower area is small, there is a high possibility that the data in this area is held only for a short period.
本実施形態においては、上位エリアには、書き出し優先度の低いデータを配置し、下位エリアには、書き出し優先度の高いデータを配置する。この配置の処理は、例えば、図1の書き込み管理部20が行う。書き出し優先度は、カラーリング情報を用いて判断する。なお、「書き出し」とは、揮発性半導体メモリ8から不揮発性半導体メモリ9、10へのデータの移動を意味する。
In the present embodiment, data having a low write priority is arranged in the upper area, and data having a high write priority is arranged in the lower area. For example, the
キャッシュメモリ8は、キャッシュヘッダCHDを有している。キャッシュヘッダCHDは各エリアの管理情報を格納している。すなわち、キャッシュヘッダCHDには、各エリアのエリアリミットELM、フリーキャッシュラインリストFCL、及びエリアキャッシュラインリストECLが記憶されている。
The
フリーキャッシュラインリストFCLは、キャッシュメモリ8の空き領域を管理するデータ構造であり、どのエリアにも属していないキャッシュラインに対応する管理情報としての複数のノードを格納している。
The free cache line list FCL is a data structure for managing the free area of the
エリアキャッシュラインリストECLは、キャッシュメモリ8の使用領域を管理するデータ構造であり、エリア毎に、フリーキャッシュラインリストFCLから取得したノードを格納する。
The area cache line list ECL is a data structure for managing the used area of the
キャッシュヘッダCHDの内容は、情報処理装置100の起動時に不揮発性半導体メモリから読み込むことにより初期化される。また、情報処理装置100の終了時、キャッシュヘッダCHDの内容は、不揮発性半導体メモリ領域に退避される。
The contents of the cache header CHD are initialized by reading from the nonvolatile semiconductor memory when the
情報処理装置100の起動時(コールドブート時)は、オペレーションシステムが設定した内容がキャッシュヘッダCHDに記録され、各エリアの基本情報が生成される。
When the
尚、エリアリミットELMは、ユーザが各自のシステムの使用形態に合わせて設定すること可能であり、これを可能とするためのインターフェースを設けてもよい。 Note that the area limit ELM can be set by the user in accordance with the usage pattern of the respective system, and an interface for enabling this may be provided.
フリーキャッシュラインリストFCL、エリアキャッシュラインリストECL、及びノードの詳細については後述する。 Details of the free cache line list FCL, the area cache line list ECL, and the nodes will be described later.
上記のように、混成メインメモリ2に書き込まれるデータは、混成メインメモリ2上の配置(書き込み)領域を決定するヒント情報としてのカラーリング情報を有している。このため、このカラーリング情報を用いてキャッシュメモリ8の各エリアに対するデータの書き込みを制御することにより、キャッシュのヒット率を向上することが可能となる。これにより、不揮発性半導体メモリ9、10への読み出しの頻度の低減が図れ、不揮発性半導体メモリ9、10を保護することが可能である。
As described above, the data written to the hybrid
図31(a)(b)、図32(a)(b)は、上記カラーリングテーブル14のカラーリング情報と、図30に示すキャッシュメモリ8の各エリアとの対応関係を示すテーブル(CET)の例を示している。
FIGS. 31A, 31B and 32A, 32B are tables (CET) showing the correspondence between the coloring information of the coloring table 14 and each area of the
図31(a)は、読み出しアクセスを優先したものであり、読み出しのヒット率を向上可能とするものである。具体的には、図31(a)は、カラーリング情報としてのデータ寿命SL_color、静的読み出し頻度情報SR_colorと、動的読み出し頻度DR_color、及び揮発性半導体メモリ8のエリアの対応関係を示している。図31(a)に示すように、静的読み出し頻度情報SR_colorの値が大きく、読み出し頻度が高いデータ程、揮発性半導体メモリ8の上位のエリアに配置される。つまり、読み出しアクセスを優先する場合には、静的読み出し頻度情報SR_colorと動的読み出し頻度DR_colorを参照し、静的読み出し頻度情報SR_colorと動的読み出し頻度DW_colorをエリアのサイズが大きい上位エリアに配置する。上位エリアはエリアサイズが大きいため、このエリア内のデータは長期間保持される可能性が高い。このため、読み出しアクセスのキャッシュヒット率を向上することが可能である。
FIG. 31A prioritizes read access, and can improve the read hit rate. Specifically, FIG. 31A shows a correspondence relationship between data life SL_color as coloring information, static readout frequency information SR_color, dynamic readout frequency DR_color, and areas of the
また、データ寿命が“S”であるデータは、他のカラーリング情報に係らずエリアL5に配置される。例えば演算途中のデータなどは、データの寿命が短いため、不揮発性半導体メモリ9、10に書き込む必要が低い。しかし、このようなデータは数多く存在する。このため、このようなデータはキャッシュメモリ8において、最も大きなサイズのエリアL5に配置される。
Data with a data life of “S” is arranged in the area L5 regardless of other coloring information. For example, data in the middle of computation has a short data life, and therefore it is not necessary to write it in the
図31(b)は、書き込みアクセスを優先したものであり、書き込みのヒット率を向上可能とするものである。具体的には、図31(b)は、カラーリング情報としてのデータ寿命SL_color、静的書き込み頻度情報SW_colorと、動的書き込み頻度情報DW_color、及び揮発性半導体メモリ8のエリアの対応関係を示している。つまり、書き込みアクセスを優先する場合には、静的書き込み頻度情報SW_colorと動的書き込み頻度DW_colorを参照し、静的書き込み頻度情報SR_colorと動的書き込み頻度SW_colorをエリアのサイズが大きい上位エリアに配置する。これにより、書き込みアクセスのキャッシュヒット率を向上することが可能である。
FIG. 31B gives priority to write access, and can improve the write hit rate. Specifically, FIG. 31B shows a correspondence relationship between data life SL_color as coloring information, static writing frequency information SW_color, dynamic writing frequency information DW_color, and areas of the
また、データ寿命が“S”のデータは、図31(a)と同様に、エリアL5に配置される。 Further, data having a data life of “S” is arranged in the area L5 as in FIG.
図32(a)は、読み出し頻度と書き込み頻度の両方を考慮したものであり、読み出し頻度と書き込み頻度の少なくとも一方が高ければヒット率を向上可能とするものである。具体的には、カラーリング情報としてのデータ寿命SL_colorと、静的読み出し頻度情報SR_colorの値と静的書き込み頻度情報SW_colorの値の和と、揮発性半導体メモリ8のエリアの対応関係を示している。
FIG. 32A considers both the read frequency and the write frequency. If at least one of the read frequency and the write frequency is high, the hit rate can be improved. Specifically, the data lifetime SL_color as coloring information, the sum of the values of the static read frequency information SR_color and the static write frequency information SW_color, and the correspondence relationship between the areas of the
図32(b)は、図32(a)の変形であり、読み出し頻度と書き込み頻度に重み付けしたものであり、読み出し頻度と書き込み頻度に任意に重みを設定し、ヒット率を向上可能とするものである。図32(a)と異なり、SR_color * W + SW_color * (1-W) の値に対して揮発性半導体メモリ8のエリアが対応付けられている。
FIG. 32 (b) is a modification of FIG. 32 (a), in which the read frequency and write frequency are weighted, and the read rate and write frequency can be arbitrarily set to improve the hit rate. It is. Unlike FIG. 32A, the area of the
図32(a)(b)において、データ寿命が“S”のデータは、図31(a)(b)と同様に、エリアL5に配置される。 32 (a) and 32 (b), data having a data life of “S” is arranged in the area L5 as in FIGS. 31 (a) and 31 (b).
図31(a)(b)、図32(a)(b)に示すカラーリング情報とエリアの関係を示すテーブルCETは、これらのうちの1つが、例えば情報記憶部17に記憶される。
In the table CET showing the relationship between the coloring information and the areas shown in FIGS. 31A and 31B and FIGS. 32A and 32B, one of these is stored in the
また、カラーリング情報とエリアの関係は、図31(a)(b)、図32(a)(b)に示す例に限定されるものではなく、ユーザの要求に応じて変化し得るものである。このため、拡張性を有するように、キャッシュメモリ8のエリアが上記にように拡張可能に設定されている。
Further, the relationship between the coloring information and the area is not limited to the examples shown in FIGS. 31A, 31B, 32A, and 32B, and can change according to the user's request. is there. For this reason, the area of the
次に、図33を参照して、キャッシュエリアの管理方法の一例を説明する。図33は、キャッシュメモリ8のキャッシュヘッダCHDに記憶されたフリーキャッシュラインリストFCL、エリアキャッシュラインリストECLの一例を示している。
Next, an example of a cache area management method will be described with reference to FIG. FIG. 33 shows an example of the free cache line list FCL and the area cache line list ECL stored in the cache header CHD of the
フリーキャッシュラインリストFCLは、前述したように、キャッシュメモリ8の空き領域を示すデータ構造であり、キャッシュラインに対応した複数のノードNDにより構成されている。各ノードNDは、キャッシュラインの物理アドレス、所属エリア、更新フラグにより構成されている。
As described above, the free cache line list FCL has a data structure indicating a free area of the
キャッシュラインは、不揮発性半導体メモリ9、10のページサイズ(I/Oサイズ)に対応している。各ノードNDは、キャッシュラインの物理アドレスを記憶している。
The cache line corresponds to the page size (I / O size) of the
所属エリアは、キャッシュメモリに設定されたエリアL0〜L5のいずれかである。 The affiliation area is one of the areas L0 to L5 set in the cache memory.
更新フラグは、キャッシュラインのデータに更新等が発生したかどうかを示すフラグである。この更新フラグが“0”である場合、データが消去されたこと、又は、データが揮発性半導体メモリ8に書き込まれ、この書き込まれたデータが更新されていないことを示している。
The update flag is a flag indicating whether an update or the like has occurred in the data of the cache line. When the update flag is “0”, this indicates that the data has been erased or that the data has been written to the
また、更新フラグが“1”である場合、キャッシュラインのデータが更新され、このデータの更新が不揮発性半導体メモリ9、10に反映されていないことを示している。
Further, when the update flag is “1”, it indicates that the data of the cache line is updated and the update of the data is not reflected in the
この更新フラグは、例えば処理部15により制御される。処理部15は、不揮発性半導体メモリ9、10からキャッシュメモリ8にデータを書き込む際、対応する更新フラグを“0”にセットし、この書き込まれたデータがキャッシュメモリ8において更新された場合、更新フラグを“1”にセットする。また、処理部15は、キャッシュメモリ8のデータが消去された際、対応する更新フラグを“0”にセットし、さらに、キャッシュメモリ8のデータの更新を不揮発性半導体メモリ9、10に反映した場合、対応する更新フラグを“0”にセットする。
This update flag is controlled by the
尚、更新フラグは、各ノードに配置せず、例えば情報処理部17に記憶されているダーティビットを示すフィールドの内容を参照してもよい。
Note that the update flag may not be arranged in each node, but may refer to the content of a field indicating a dirty bit stored in the
一方、エリアキャッシュラインリストECLは、前述したように、キャッシュメモリ8の使用領域を管理するデータ構造であり、各エリアに含まれるキャッシュラインに対応してノードを格納している。すなわち、不揮発性半導体メモリ9、10から読み出されたデータをキャッシュメモリ8に書き込む場合、データに付されたカラーリング情報に基づきフリーキャッシュラインリストFCLの各ノードの所属エリアがサーチされ、空きエリアがある場合、そのノードが取得され、エリアキャッシュラインリストECLの対応するエリアに配置される。例えば書き込みデータがエリアL5に書き込むべきデータである場合、フリーキャッシュラインリストFCLの各ノードがサーチされ、エリアL5又は拡張領域としての下位のエリアL4〜L0のうちの1つのノードが取得される。この取得されたノードは、エリアL5に対応するエリアキャッシュラインリストECLに接続される。
On the other hand, the area cache line list ECL is a data structure for managing the used area of the
また、取得されたノードのキャッシュライン物理アドレスに従って、キャッシュメモリ8にデータが書き込まれる。さらに、ノードNDの更新フラグが“0”に設定される。
Further, data is written into the
エリアキャッシュラインリストECLは、例えばFIFO(First-in/First-out)や、LRU(Least Recently Used)等のアルゴリズムに基づき管理される。このため、例えば各エリアに対応してフリーキャッシュラインリストFCLからノードが取得された場合、取得されたノードは、設定されたアルゴリズムに基づきソートされる。 The area cache line list ECL is managed based on an algorithm such as FIFO (First-in / First-out) or LRU (Least Recently Used). Therefore, for example, when nodes are acquired from the free cache line list FCL corresponding to each area, the acquired nodes are sorted based on the set algorithm.
エリアキャッシュラインリストECLの例えば先頭に位置するノードに対応するキャッシュラインが常にそのエリアの書き出し対象となる。 For example, the cache line corresponding to the node located at the head of the area cache line list ECL is always the target of the area writing.
また、エリアキャッシュラインリストECLにおいて、各エリアに対応して配置されるノードの数は、エリアリミットELMにより管理され、各エリアのリストの長さがエリアリミットELMを越えないように管理されている。 Further, in the area cache line list ECL, the number of nodes arranged corresponding to each area is managed by the area limit ELM, and is managed so that the length of the list of each area does not exceed the area limit ELM. .
なお、図33では、キャッシュエリアの管理方法として、キャッシュヘッダを用いた、ソフトウェア処理による管理について説明したが、キャッシュラインをキャッシュタグで管理する構成を用いた、ハードウェアによる管理であってもよい。 In FIG. 33, management by software processing using a cache header has been described as a cache area management method. However, management by hardware using a configuration in which a cache line is managed by a cache tag may be used. .
図34は、例えば処理部15によるデータの書き込み処理を示している。すなわち、図34は、不揮発性半導体メモリ9、10から新たにデータが読み出され、キャッシュメモリ8に配置されることが決定された場合の処理の流れを示している。本実施形態は、各エリアのサイズを可変長にしているため、エリアが拡張可能かどうかにより、データ書き込みまでのプロセスが異なる。
FIG. 34 shows a data writing process by the
図34において、キャッシュメモリ8にデータを配置する場合、先ず、キャッシュメモリ8のデータ配置エリアが決定される(ステップS31)。すなわち、図31(a)(b)、図32(a)(b)に示す対応関係に基づき、読み出されたデータをキャッシュメモリ8のどのエリアに配置するかが決定される。
In FIG. 34, when data is arranged in the
具体的には、不揮発性半導体メモリ9、10から読み出されたデータに付されたカラーリング情報に基づき、例えば図31(a)に示すテーブルCETが参照される。データに付されたカラーリング情報のうち、データ寿命が“L”で、静的読み出し頻度情報SR_colorの値が“1”、読み出し頻度が“高”である場合、このデータは、エリアL0に配置される。また、データに付されたカラーリング情報のうち、データ寿命が“L”で、SR_colorの値が“4”、読み出し頻度が“高”である場合、このデータは、エリアL4に配置される。
Specifically, for example, the table CET shown in FIG. 31A is referred to based on the coloring information attached to the data read from the
次に、エリアの拡張が可能かどうか判別される(ステップS32)。例えばエリアキャッシュラインリストのノードの数から、そのエリアの現在のサイズを認識できる。このため、この現在のサイズと、キャッシュヘッダCHDに記載されたエリアリミットELMの値が比較される。この結果、現在のサイズがエリアリミットELMの値より小さい場合、エリアが拡張可能であると判定される。 Next, it is determined whether or not the area can be expanded (step S32). For example, the current size of the area can be recognized from the number of nodes in the area cache line list. Therefore, the current size is compared with the value of the area limit ELM described in the cache header CHD. As a result, when the current size is smaller than the value of the area limit ELM, it is determined that the area can be expanded.
エリアが拡張可能である場合、フリーキャッシュラインリストFCLに、そのエリアに対応するノードNDが存在するかどうかが判定される(ステップS33)。すなわち、フリーキャッシュラインリストFCL内のノードの所属エリアがサーチされ、対応するエリアが存在するかどうかが判別される。この場合、データがエリアL4に書き込むべきデータである場合、エリアL4はエリアL3の一部まで拡張可能であるため、エリアL4とエリアL3がサーチされる。 If the area can be expanded, it is determined whether or not the node ND corresponding to the area exists in the free cache line list FCL (step S33). That is, the node affiliation area in the free cache line list FCL is searched to determine whether or not the corresponding area exists. In this case, when the data is data to be written in the area L4, the area L4 can be expanded to a part of the area L3, and therefore the areas L4 and L3 are searched.
この結果、対応するノードNDが存在する場合、そのノードNDがフリーキャッシュラインリストから取得される(ステップS34)。 As a result, when the corresponding node ND exists, the node ND is acquired from the free cache line list (step S34).
この取得したノードNDからキャッシュラインの物理アドレスが取得され、この物理アドレスに基づき、不揮発性半導体メモリ9、10から読み出されたデータがキャッシュメモリ8に書き込まれる(ステップS35)。
The physical address of the cache line is acquired from the acquired node ND, and the data read from the
この後、キャッシュヘッダCHDが更新される(ステップS36)。すなわち、フリーキャッシュラインリストFCLから取得されたノードNDがエリアキャッシュラインリストECLに移動され、更新フラグがデータ“0”に設定される。 Thereafter, the cache header CHD is updated (step S36). That is, the node ND acquired from the free cache line list FCL is moved to the area cache line list ECL, and the update flag is set to data “0”.
次いで、アドレス変換テーブルが更新される(ステップS37)。すなわち、キャッシュメモリ8に書き込まれたデータに対応する不揮発性半導体メモリ9、10の物理アドレスがアドレス変換テーブルに書き込まれる。
Next, the address conversion table is updated (step S37). That is, the physical addresses of the
一方、ステップS33において、フリーキャッシュラインリストFCLに対応するノードNDが存在しないと判定された場合、エリアキャッシュラインリストECLが最下位エリアからサーチされる(ステップS38)。すなわち、新たなノードNDを生成するため、キャッシュメモリ8内のいずれかのデータを不揮発性半導体メモリ9、10へ転送してフリーエリアを生成する必要がある。このため、図33に示すエリアキャッシュラインリストECLの最下位エリアL0からエリアL5の全エリアがサーチされる。
On the other hand, if it is determined in step S33 that there is no node ND corresponding to the free cache line list FCL, the area cache line list ECL is searched from the lowest area (step S38). That is, in order to generate a new node ND, it is necessary to transfer any data in the
例えば不揮発性半導体メモリ9、10から読み出されたデータがエリアL4に書き込むべきデータである場合において、エリアL4は下位エリアの一部に拡張可能とされている。このため、エリアキャッシュラインリストECLの下位エリアのノードNDが取得される。
For example, when the data read from the
次いで、ノードNDが取得できたかどうかが判定される(ステップS39)。この結果、ノードNDを取得できた場合、この取得したノードNDからキャッシュラインの物理アドレスが取得され、この物理アドレスに基づき、キャッシュメモリ8内のデータが不揮発性半導体メモリ9、10に書き込まれる(ステップS40)。
Next, it is determined whether or not the node ND has been acquired (step S39). As a result, when the node ND can be acquired, the physical address of the cache line is acquired from the acquired node ND, and the data in the
この後、キャッシュヘッダCHDが更新される(ステップS41)。すなわち、エリアキャッシュラインリストECLのノードNDに対応するデータが不揮発性半導体メモリ9、10に書き込まれたことにより、フリーのノードNDが生成されたことなる。このノードNDがフリーキャッシュラインリストFCLに移動され、更新フラグがデータ“0”に設定される。
Thereafter, the cache header CHD is updated (step S41). In other words, the data corresponding to the node ND of the area cache line list ECL is written in the
次いで、制御が前記ステップS33に移行される。この場合、フリーキャッシュラインリストFCLにフリーなノードNDが存在するため、このノードが取得され、このノードで指定された物理アドレスにデータが書き込まれる(ステップS33〜S35)。次いで、キャッシュヘッダCHD及びアドレス変換テーブルが更新される(ステップS36、S37)。 Next, control is transferred to step S33. In this case, since a free node ND exists in the free cache line list FCL, this node is acquired, and data is written to the physical address designated by this node (steps S33 to S35). Next, the cache header CHD and the address conversion table are updated (steps S36 and S37).
また、ステップS32において、エリアの拡張が困難と判別された場合、エリアキャッシュラインリストELCのそのエリアのノードNDがサーチされ、先頭ノードNDが取得される(ステップS42)。この取得されたノードNDは、優先度の低いエリアのノードである。 If it is determined in step S32 that it is difficult to expand the area, the node ND of that area in the area cache line list ELC is searched, and the head node ND is obtained (step S42). The acquired node ND is a node in an area with low priority.
この後、前述した動作と同様に、取得したノードからキャッシュラインの物理アドレスが取得され、この物理アドレスに基づき、揮発性半導体メモリ8のデータが不揮発性半導体メモリ9、10に書き込まれる(ステップS40)。この後、キャッシュヘッダが更新される(ステップS41)。
Thereafter, similarly to the above-described operation, the physical address of the cache line is acquired from the acquired node, and the data of the
さらに、前記ステップS39において、エリアキャッシュラインリストECLをサーチした結果、ノードNDを取得できなかった場合、キャッシュメモリ8を使用することができないため、不揮発性半導体メモリ9、10にデータが書き込まれる(ステップS43)。この後、アドレス変換テーブルが更新される(ステップS37)。
Furthermore, if the node ND cannot be acquired as a result of searching the area cache line list ECL in the step S39, the
(キャッシュメモリの消去)
図35は、キャッシュメモリ8の消去動作の一例を示している。キャッシュメモリ8は、ソフトウェアにより消去可能とされている。
(Clear cache memory)
FIG. 35 shows an example of the erasing operation of the
図35に示すように、キャッシュメモリ8に記憶されたデータの消去要求が発行された場合(ステップS51)、各ノードNDの更新フラグがサーチされ、不揮発性半導体メモリ9、10に更新されていないデータが検出される(ステップS52)。すなわち、例えばエリアキャッシュラインリストECLの更新フラグがデータ“1”であるノードが検出される。この結果、データ“1”である更新フラグがない場合、処理が終了される。
As shown in FIG. 35, when a request for erasing data stored in the
また、データ“1”である更新フラグがある場合、そのノードNDのキャッシュラインの物理アドレスに基づき、キャッシュメモリ8内のデータが不揮発性半導体メモリ9、10に書き込まれる(ステップS53)。
If there is an update flag that is data “1”, the data in the
この後、キャッシュヘッダCHDが更新される(ステップS54)。すなわち、エリアキャッシュラインリストECLのノードが、フリーキャッシュラインリストFCLに移行され、更新フラグがデータ“0”に設定される。次いで、制御がステップS52に移行される。このような動作が、データ“1”である更新フラグが無くなるまで繰り返される。 Thereafter, the cache header CHD is updated (step S54). That is, the node of the area cache line list ECL is transferred to the free cache line list FCL, and the update flag is set to data “0”. Subsequently, control is transferred to step S52. Such an operation is repeated until there is no update flag that is data “1”.
上記第2の実施形態によれば、データに付されたカラーリング情報とキャッシュメモリ8のエリアとの関係に基づき、重要度の高いデータは揮発性半導体メモリ8の上位のエリアに記憶している。したがって、キャッシュメモリ8のヒット率を向上させることが可能である。
According to the second embodiment, highly important data is stored in the upper area of the
また、キャッシュメモリ8のヒット率が高いため、不揮発性半導体メモリ9、10に対するアクセス回数を低減することが可能であり、不揮発性半導体メモリ9、10を保護することが可能である。
Further, since the hit rate of the
しかも、上位のエリアは拡張領域があるため、拡張領域が満杯となるまでデータを書き込むことができる。エリアが小さい場合、重要度が高くとも、アクセスが暫くないデータは、例えばLRUのアルゴリズムに基づき、キャッシュメモリ8からライトバックされてしまう可能性が高い。しかし、上位エリアを下位エリアまで拡張可能とし、拡張領域を含めて広いエリア確保することにより、アクセスが少ないデータもキャッシュメモリ内に残すことが可能である。したがって、キャッシュメモリ8のヒット率を向上することが可能である。
In addition, since the upper area has an extended area, data can be written until the extended area is full. When the area is small, even if the degree of importance is high, there is a high possibility that data that has not been accessed for a while will be written back from the
また、キャッシュメモリ8は、カラーリング情報毎にエリアがL0〜L5に分けられている。上位のエリアとしての例えばエリアL5は、規定のサイズ以上のデータを記憶する場合、それより下位のエリアL4の一部までエリアを拡張可能とされている。また、拡張領域までデータが書き込まれ、エリアを拡張できなくなった場合、FIFOや、LRU等のアルゴリズムに基づき、キャッシュメモリ8のデータが不揮発性半導体メモリ9、10へライトバックされる。最下位のエリアL0は、拡張領域を持たないため、エリアが満杯となった場合、FIFOやLRU等のアルゴリズムに基づきライトバックが行われる。このため、書き込み頻度が高いデータをキャッシュメモリ8に長期間保存することが可能である。したがって、消去回数に制限がある不揮発性半導体メモリ9、10を保護することが可能である。
The
尚、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。 In addition, this invention is not limited to the said embodiment, Of course, various deformation | transformation implementation is possible in the range which does not change the summary of invention.
1…メモリ管理装置、2…混成メインメモリ、3a〜3b…プロセッサ、4a〜4c…1次キャッシュメモリ、5a〜5c…2次キャッシュメモリ、6a〜6c…プロセス、7…バス、8…揮発性半導体メモリ(キャッシュメモリ)、9,10,29…不揮発性半導体メモリ、11…メモリ使用情報、12…メモリ固有情報、13…アドレス変換情報、14…カラーリングテーブル、15…処理部、16…作業メモリ、17…情報記憶部、18…アドレス管理部、19…読み出し管理部、20…書き込み管理部、21…カラーリング情報管理部、22…メモリ使用情報管理部、23…再配置部、24…アクセス頻度算出部、25…動的カラー情報管理部、27…オペレーティングシステム、28…キャッシュメモリ、3ma〜3mc…メモリ管理ユニット、cta〜ctc…カウンタ、cia〜cic…カウント情報、30…メモリモジュール、31…ボタン、L0〜L5…エリア、CET…テーブル、CHD…キャッシュヘッダ、ELM…エリアリミット、FCL…フリーキャッシュラインリスト、ECL…エリアキャッシュラインリスト、ND…ノード。
DESCRIPTION OF
Claims (11)
複数の領域を含み、少なくとも一部が前記不揮発性半導体メモリのキャッシュメモリとして用いられる揮発性半導体メモリと、
前記不揮発性半導体メモリ又は前記揮発性半導体メモリに書き込まれるデータの特性に基づいて生成され、データの前記不揮発性半導体メモリ又は前記揮発性半導体メモリ上の配置領域を決定するヒントとなる配置ヒント情報に基づき、前記揮発性半導体メモリの前記複数の領域からデータの配置領域を決定する制御部と、
を具備することを特徴とするメモリ管理装置。 A nonvolatile semiconductor memory for storing data;
A volatile semiconductor memory including a plurality of regions, at least a part of which is used as a cache memory of the nonvolatile semiconductor memory;
Placement hint information generated based on characteristics of data written to the nonvolatile semiconductor memory or the volatile semiconductor memory and serving as a hint for determining the placement area of the data on the nonvolatile semiconductor memory or the volatile semiconductor memory A control unit for determining a data placement region from the plurality of regions of the volatile semiconductor memory, and
A memory management device comprising:
前記揮発性半導体メモリに記憶され、前記揮発性半導体メモリの前記複数の領域の1つにデータが記憶されるとき、その領域に対応して前記第1のデータ構造から取得された前記管理情報に基づき、前記揮発性半導体メモリの使用領域を管理する第2のデータ構造と、
をさらにすることを特徴とする請求項1記載のメモリ管理装置。 First data stored in the volatile semiconductor memory, provided corresponding to the plurality of areas of the volatile semiconductor memory, and configured by a plurality of management information for managing empty areas among the plurality of areas Structure and
When the data is stored in one of the plurality of areas of the volatile semiconductor memory and stored in the volatile semiconductor memory, the management information acquired from the first data structure corresponding to the area is stored in the management information. A second data structure for managing a use area of the volatile semiconductor memory,
The memory management device according to claim 1, further comprising:
前記不揮発性半導体メモリ又は前記揮発性半導体メモリに書き込まれるデータの特性に基づいて生成され、データの前記不揮発性半導体メモリ又は前記揮発性半導体メモリ上の配置領域を決定するヒントとなる配置ヒント情報に基づき、前記揮発性半導体メモリの前記複数の領域からデータの配置領域を決定する制御部、
を具備することを特徴とするメモリ管理装置。 Externally, a nonvolatile semiconductor memory and a volatile semiconductor memory including a plurality of regions and at least a part of which is used as a cache memory of the nonvolatile semiconductor memory are electrically connected,
Placement hint information generated based on characteristics of data written to the nonvolatile semiconductor memory or the volatile semiconductor memory and serving as a hint for determining the placement area of the data on the nonvolatile semiconductor memory or the volatile semiconductor memory A control unit for determining a data placement region from the plurality of regions of the volatile semiconductor memory,
A memory management device comprising:
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048335A JP2011186559A (en) | 2010-03-04 | 2010-03-04 | Memory management device |
EP10799661.3A EP2455865B1 (en) | 2009-07-17 | 2010-03-08 | Memory management device |
TW099106706A TWI460588B (en) | 2009-07-17 | 2010-03-08 | Memory management device and memory information processing device |
KR1020117029315A KR20120068765A (en) | 2009-07-17 | 2010-03-08 | Memory management device |
PCT/JP2010/053817 WO2011007599A1 (en) | 2009-07-17 | 2010-03-08 | Memory management device |
CN201080031863.5A CN102473140B (en) | 2009-07-17 | 2010-03-08 | Memory management device |
US13/351,582 US20120191900A1 (en) | 2009-07-17 | 2012-01-17 | Memory management device |
US14/938,589 US10776007B2 (en) | 2009-07-17 | 2015-11-11 | Memory management device predicting an erase count |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048335A JP2011186559A (en) | 2010-03-04 | 2010-03-04 | Memory management device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011186559A true JP2011186559A (en) | 2011-09-22 |
Family
ID=44792776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010048335A Pending JP2011186559A (en) | 2009-07-17 | 2010-03-04 | Memory management device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011186559A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019008418A (en) * | 2017-06-21 | 2019-01-17 | 日本電気株式会社 | Data transfer apparatus and data transfer method |
US10255182B2 (en) | 2015-02-11 | 2019-04-09 | Samsung Electronics Co., Ltd. | Computing apparatus and method for cache management |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816482A (en) * | 1994-06-29 | 1996-01-19 | Hitachi Ltd | Storage device using flash memory, and its storage control method |
JPH11353219A (en) * | 1998-06-08 | 1999-12-24 | Matsushita Graphic Communication Systems Inc | Data storing device |
JP2003330792A (en) * | 2002-05-10 | 2003-11-21 | Hitachi Ltd | Disc system and cache control method |
JP2007305210A (en) * | 2006-05-10 | 2007-11-22 | Toshiba Corp | Semiconductor storage device |
JP2008242944A (en) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | Integrated memory management device and method |
JP2009048613A (en) * | 2007-08-14 | 2009-03-05 | Samsung Electronics Co Ltd | Solid state memory, computer system including the same, and its operation method |
WO2009067138A1 (en) * | 2007-11-19 | 2009-05-28 | Sandforce, Inc. | Writing data to different storage devices based on write frequency |
JP2010009500A (en) * | 2008-06-30 | 2010-01-14 | Canon Finetech Inc | Nonvolatile memory controller and control method, and inkjet recorder |
-
2010
- 2010-03-04 JP JP2010048335A patent/JP2011186559A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816482A (en) * | 1994-06-29 | 1996-01-19 | Hitachi Ltd | Storage device using flash memory, and its storage control method |
JPH11353219A (en) * | 1998-06-08 | 1999-12-24 | Matsushita Graphic Communication Systems Inc | Data storing device |
JP2003330792A (en) * | 2002-05-10 | 2003-11-21 | Hitachi Ltd | Disc system and cache control method |
JP2007305210A (en) * | 2006-05-10 | 2007-11-22 | Toshiba Corp | Semiconductor storage device |
JP2008242944A (en) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | Integrated memory management device and method |
JP2009048613A (en) * | 2007-08-14 | 2009-03-05 | Samsung Electronics Co Ltd | Solid state memory, computer system including the same, and its operation method |
WO2009067138A1 (en) * | 2007-11-19 | 2009-05-28 | Sandforce, Inc. | Writing data to different storage devices based on write frequency |
JP2010009500A (en) * | 2008-06-30 | 2010-01-14 | Canon Finetech Inc | Nonvolatile memory controller and control method, and inkjet recorder |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10255182B2 (en) | 2015-02-11 | 2019-04-09 | Samsung Electronics Co., Ltd. | Computing apparatus and method for cache management |
JP2019008418A (en) * | 2017-06-21 | 2019-01-17 | 日本電気株式会社 | Data transfer apparatus and data transfer method |
JP7000712B2 (en) | 2017-06-21 | 2022-01-19 | 日本電気株式会社 | Data transfer device and data transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2455865B1 (en) | Memory management device | |
US20210406173A1 (en) | Computing system and method for controlling storage device | |
US20210248065A1 (en) | Memory system and method for controlling nonvolatile memory | |
CN109726139B (en) | Memory system and control method | |
Kang et al. | Performance trade-offs in using NVRAM write buffer for flash memory-based storage devices | |
US9256527B2 (en) | Logical to physical address mapping in storage systems comprising solid state memory devices | |
JP5607943B2 (en) | Memory system and wear level management method thereof | |
KR101038167B1 (en) | Information processing device including memory management device managing access from processor to memory and memory management method | |
US8612666B2 (en) | Method and system for managing a NAND flash memory by paging segments of a logical to physical address map to a non-volatile memory | |
US11797436B2 (en) | Memory system and method for controlling nonvolatile memory | |
US20100312955A1 (en) | Memory system and method of managing the same | |
JP2011186562A (en) | Memory management device and method | |
JP2011186555A (en) | Memory management device and method | |
JP2011186561A (en) | Memory management device | |
JP2005115910A (en) | Priority-based flash memory control apparatus for xip in serial flash memory, memory management method using the same, and flash memory chip based on the same | |
KR20130096881A (en) | Flash memory device | |
CN102483719A (en) | Block-based non-transparent cache | |
JP2011022933A (en) | Information processing apparatus including memory management device, and memory management method | |
JP2011145838A (en) | Storage device management device and method for managing storage device | |
JP2009122733A (en) | Power control method, computer system, and program | |
JP2011186553A (en) | Memory management device | |
JP2013097416A (en) | Storage device and computer | |
JP2011186563A (en) | Device and method for managing memory | |
JP2018160189A (en) | Memory system | |
JP2011186558A (en) | Memory management device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |