JP2011119374A - Nitride semiconductor element and method of manufacturing the same, and semiconductor device - Google Patents

Nitride semiconductor element and method of manufacturing the same, and semiconductor device Download PDF

Info

Publication number
JP2011119374A
JP2011119374A JP2009274088A JP2009274088A JP2011119374A JP 2011119374 A JP2011119374 A JP 2011119374A JP 2009274088 A JP2009274088 A JP 2009274088A JP 2009274088 A JP2009274088 A JP 2009274088A JP 2011119374 A JP2011119374 A JP 2011119374A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
growth
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009274088A
Other languages
Japanese (ja)
Inventor
Masataka Ota
征孝 太田
Takeshi Kamikawa
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009274088A priority Critical patent/JP2011119374A/en
Publication of JP2011119374A publication Critical patent/JP2011119374A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor element that improves the efficiency of light emission. <P>SOLUTION: A nitride semiconductor laser element 100 (nitride semiconductor element) includes a GaN substrate 10 in which a plane having an off angle in an a-axis direction with regard to an m plane is made a major growth plane 10a, and nitride semiconductor layers 11-18 formed on the major growth plane 10a of the GaN substrate 10. A semiconductor layer contacting with the major growth plane 10a is an InGaN layer 11 (nitride semiconductor layer containing In). Moreover, on the InGaN layer 11, a lower clad layer 12 (nitride semiconductor layer containing Al) composed of AlGaN is formed so as to contact with the upper plane of the InGaN layer 11. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、窒化物半導体素子及びその製造方法、並びに、半導体装置に関し、特に、窒化物半導体基板を備えた窒化物半導体素子及びその製造方法、並びに、この窒化物半導体素子を搭載した半導体装置に関する。   The present invention relates to a nitride semiconductor element, a manufacturing method thereof, and a semiconductor device, and more particularly, to a nitride semiconductor element including a nitride semiconductor substrate, a manufacturing method thereof, and a semiconductor device including the nitride semiconductor element. .

GaN、AlN、InNおよびそれらの混晶に代表される窒化物半導体は、AlGaInAs系半導体やAlGaInP系半導体に比べてバンドギャップEgが大きく、かつ直接遷移型の半導体材料であるという特徴を有している。このため、これらの窒化物半導体は、紫外線から緑色に及ぶ波長領域における発光が可能な半導体レーザ素子や、紫外線から赤色までの広い発光波長範囲をカバーできる発光ダイオード素子などの半導体発光素子を構成する材料として注目されており、プロジェクターやフルカラーディスプレー、さらには環境・医療分野など、広く応用が考えられている。   Nitride semiconductors typified by GaN, AlN, InN, and mixed crystals thereof have characteristics that they have a large band gap Eg and are direct transition type semiconductor materials compared to AlGaInAs semiconductors and AlGaInP semiconductors. Yes. For this reason, these nitride semiconductors constitute semiconductor light emitting devices such as a semiconductor laser device capable of emitting light in a wavelength range from ultraviolet to green and a light emitting diode device capable of covering a wide light emission wavelength range from ultraviolet to red. It is attracting attention as a material, and is widely considered for applications such as projectors, full-color displays, and environmental and medical fields.

また、近年、窒化物半導体を用いた半導体発光素子において、その発光波長を長波長化することにより、緑色領域で発光する半導体発光素子(緑色半導体レーザ)を実現しようとする試みが各研究機関で精力的に行われている。   In recent years, research institutions have attempted to realize semiconductor light emitting devices (green semiconductor lasers) that emit light in the green region by increasing the emission wavelength of semiconductor light emitting devices using nitride semiconductors. It is done vigorously.

窒化物半導体を用いた半導体発光素子では、一般的に、基板として、六方晶系のGaN基板(窒化物半導体基板)が用いられており、そのc面((0001)面)が成長主面とされている。そして、このc面上に活性層を含む窒化物半導体層が積層されることによって窒化物半導体発光素子が形成されている。また、窒化物半導体基板を用いて窒化物半導体発光素子を形成する場合には、一般的に、Inを含む活性層が用いられ、そのIn組成比を増加させることにより、発光波長の長波長化が図られる。   In a semiconductor light emitting device using a nitride semiconductor, a hexagonal GaN substrate (nitride semiconductor substrate) is generally used as a substrate, and its c-plane ((0001) plane) is the growth main surface. Has been. A nitride semiconductor light emitting device is formed by laminating a nitride semiconductor layer including an active layer on the c-plane. In addition, when forming a nitride semiconductor light emitting device using a nitride semiconductor substrate, an active layer containing In is generally used, and by increasing the In composition ratio, the emission wavelength is increased. Is planned.

しかしながら、GaN基板のc面は、c軸方向に極性を有する極性面であるため、c面上に活性層を含む窒化物半導体層を積層した場合、活性層内に自発分極が生じるという不都合がある。また、c面上に活性層を含む窒化物半導体層を積層した場合、In組成比の増加に伴い、活性層の格子歪みが増大し、活性層に、ピエゾ分極による強い内部電場が誘起されるという不都合もある。そして、この内部電場により、電子と正孔との波動関数の重なりが減少し、再結合して発光する割合が低下する。このため、緑色領域の発光を実現するために、In組成比を増加させた場合には、発光波長の長波長化に伴い、発光効率が著しく低下するという問題が生じていた。   However, since the c-plane of the GaN substrate is a polar plane having a polarity in the c-axis direction, when a nitride semiconductor layer including an active layer is stacked on the c-plane, there is a disadvantage that spontaneous polarization occurs in the active layer. is there. In addition, when a nitride semiconductor layer including an active layer is stacked on the c-plane, the lattice strain of the active layer increases as the In composition ratio increases, and a strong internal electric field is induced in the active layer due to piezoelectric polarization. There is also an inconvenience. This internal electric field reduces the overlap of wave functions of electrons and holes, reducing the rate of recombination and light emission. For this reason, when the In composition ratio is increased in order to realize light emission in the green region, there has been a problem that the light emission efficiency is remarkably lowered as the light emission wavelength becomes longer.

そこで、近年では、自発分極およびピエゾ分極の影響を回避するために、一般的なc面ではなく、無極性面であるm面({1−100}面)上に窒化物半導体層を積層した窒化物半導体発光素子が提案されている。このような窒化物半導体発光素子は、たとえば、特許文献1に記載されている。   Therefore, in recent years, in order to avoid the influence of spontaneous polarization and piezoelectric polarization, a nitride semiconductor layer is laminated on the non-polar m-plane ({1-100} plane) instead of the general c-plane. Nitride semiconductor light emitting devices have been proposed. Such a nitride semiconductor light emitting device is described in, for example, Patent Document 1.

特開2008−187044号公報JP 2008-187044 A

しかしながら、m面を成長主面とする窒化物半導体基板を用いて窒化物半導体発光素子を形成した場合でも、その発光効率は十分高いとはいえず、依然として、発光効率改善の余地が残されていた。   However, even when a nitride semiconductor light-emitting element is formed using a nitride semiconductor substrate having an m-plane as a main growth surface, the light emission efficiency is not sufficiently high, and there is still room for improvement of the light emission efficiency. It was.

また、m面を成長主面とする窒化物半導体基板を用いた窒化物半導体発光素子について、その発光効率(電流注入による発光:EL(Electro−Luminescence))を測定したところ、活性層のIn組成比の増加に伴い、発光効率が急激に低下してしまう現象が確認された。そこで、本願発明者らが、その原因を解明すべく、鋭意研究を重ねた結果、発光効率の低下の原因が、EL発光パターン(電流注入によって発光させたときの面内光分布)の輝点状化にあることを突き止めた。すなわち、活性層のIn組成比が高くなるにしたがい、図29に示すように、EL発光パターンが輝点状に変化していくことを見出した。また、この輝点状のEL発光パターンは、活性層のIn組成比が増加すればするほど顕著になり、特に、緑色領域の近傍(活性層(井戸層)のIn組成比が0.15以上)から輝点状のEL発光パターンが顕著に現れる傾向が認められた。また、面内で電流注入密度の違いなどによるものと考えられる波長ムラも観察された。そして、さらにIn組成比を増加させると、発光する輝点の数(発光面積)が減少していく。このように、輝点状のEL発光パターンとIn組成比との間に強い相関性が認められ、EL発光パターンが輝点状化する現象が、活性層のIn組成比を増加させたときに発光効率が低下する原因であることを見出した。なお、上記した輝点状のEL発光パターンは、無極性面、特にm面を成長主面とする窒化物半導体基板を用いた窒化物半導体発光素子で顕著に現れる現象である。   In addition, when the light emission efficiency (light emission by current injection: EL (Electro-Luminescence)) of a nitride semiconductor light emitting device using a nitride semiconductor substrate having an m-plane as a main growth surface was measured, the In composition of the active layer As the ratio increased, a phenomenon was observed in which the light emission efficiency rapidly decreased. Therefore, as a result of intensive research conducted by the inventors of the present invention to elucidate the cause, the cause of the decrease in luminous efficiency is the bright spot of the EL light emission pattern (in-plane light distribution when light is emitted by current injection). I found out that it was in the state. That is, it has been found that as the In composition ratio of the active layer increases, the EL light emission pattern changes to a bright spot shape as shown in FIG. Further, the bright spot-like EL light emission pattern becomes more prominent as the In composition ratio of the active layer increases. In particular, the vicinity of the green region (the In composition ratio of the active layer (well layer) is 0.15 or more). ) Showed a tendency for a bright spot-like EL emission pattern to appear remarkably. In addition, wavelength unevenness that is considered to be caused by the difference in current injection density within the surface was also observed. When the In composition ratio is further increased, the number of luminescent spots that emit light (light emission area) decreases. Thus, a strong correlation is observed between the bright spot-like EL emission pattern and the In composition ratio, and the phenomenon that the EL emission pattern becomes bright spot-like is caused when the In composition ratio of the active layer is increased. It has been found that this is a cause of a decrease in luminous efficiency. Note that the bright spot-like EL light emission pattern described above is a phenomenon that appears prominently in a nitride semiconductor light emitting device using a nitride semiconductor substrate having a nonpolar plane, particularly an m plane as a main growth surface.

このように、m面を成長主面とする窒化物半導体基板を用いた窒化物半導体発光素子では、c面を用いた窒化物半導体発光素子とは異なり、自発分極やピエゾ分極に起因する発光効率の低下は抑制されるものの、EL発光パターンの輝点状化に起因して、発光効率が低下するという問題があることを見出した。このようなEL発光パターンの輝点状化は、m面を用いた窒化物半導体発光素子において、発光波長の長波長化を図る際の妨げとなるため、非常に問題となる。特に、半導体レーザ素子においては、発光効率の低下はゲインの低下を引き起こすため、問題が大きい。   Thus, unlike a nitride semiconductor light emitting device using a c-plane, a nitride semiconductor light emitting device using a nitride semiconductor substrate having an m-plane as a growth main surface differs from the luminous efficiency due to spontaneous polarization or piezoelectric polarization. However, it has been found that there is a problem that the light emission efficiency is lowered due to the brightening of the EL light emission pattern. Such brightening of the EL light emission pattern is a serious problem because it prevents the light emission wavelength from being increased in the nitride semiconductor light emitting device using the m-plane. In particular, in a semiconductor laser element, a decrease in light emission efficiency causes a decrease in gain, which is a serious problem.

さらに、窒化物半導体基板のm面上に窒化物半導体層を成長させる場合、c面上に窒化物半導体層を成長させる場合に比べて、窒化物半導体層の成長が不安定になり易い。このため、m面を成長主面とする窒化物半導体基板を用いた窒化物半導体発光素子(窒化物半導体素子)では、窒化物半導体層の表面モフォロジーが悪化し易いという問題点もある。   Further, when the nitride semiconductor layer is grown on the m-plane of the nitride semiconductor substrate, the growth of the nitride semiconductor layer is likely to be unstable compared to the case where the nitride semiconductor layer is grown on the c-plane. For this reason, in the nitride semiconductor light emitting device (nitride semiconductor device) using the nitride semiconductor substrate having the m-plane as the main growth surface, there is a problem that the surface morphology of the nitride semiconductor layer is likely to deteriorate.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、発光効率を向上させることが可能な窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nitride semiconductor device capable of improving the light emission efficiency, a method for manufacturing the same, and a method for nitriding the nitride semiconductor device. A semiconductor device including a physical semiconductor element is provided.

この発明のもう1つの目的は、良好な表面モフォロジーを有する半導体層が形成された窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を提供することである。   Another object of the present invention is to provide a nitride semiconductor device in which a semiconductor layer having a good surface morphology is formed, a method for manufacturing the nitride semiconductor device, and a semiconductor device including the nitride semiconductor device.

この発明のさらにもう1つの目的は、素子特性、信頼性および歩留まりを向上させることが可能な窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を提供することである。   Still another object of the present invention is to provide a nitride semiconductor element capable of improving element characteristics, reliability, and yield, a method for manufacturing the same, and a semiconductor device including the nitride semiconductor element. is there.

本願発明者らが、上記の問題に着目して種々の実験を行うとともに、鋭意検討した結果、m面に対してオフ角度を有する面を、窒化物半導体基板の成長主面とすることにより、EL発光パターンの輝点状化を抑制することが可能となることを見出した。   The inventors of the present application conducted various experiments paying attention to the above-mentioned problem, and as a result of intensive studies, by setting a surface having an off angle with respect to the m-plane as a growth main surface of the nitride semiconductor substrate, It has been found that it is possible to suppress the formation of bright spots in the EL emission pattern.

すなわち、この発明の第1の局面による窒化物半導体素子は、成長主面を有する窒化物半導体基板と、窒化物半導体基板の成長主面上に形成された第1窒化物半導体層とを備えている。そして、上記成長主面は、m面に対して、a軸方向にオフ角度を有する面からなり、第1窒化物半導体層は、Inを含むとともに、成長主面と接して形成されている。   That is, the nitride semiconductor device according to the first aspect of the present invention includes a nitride semiconductor substrate having a growth main surface, and a first nitride semiconductor layer formed on the growth main surface of the nitride semiconductor substrate. Yes. The main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane, and the first nitride semiconductor layer contains In and is in contact with the main growth surface.

この第1の局面による窒化物半導体素子では、上記のように、m面に対してa軸方向にオフ角度を有する面を、窒化物半導体基板の成長主面とすることによって、EL発光パターンの輝点状化を抑制することができる。すなわち、このように構成することによって、窒化物半導体素子のEL発光パターンを改善(輝点状発光や面内の波長ムラなどを抑制)することができる。これにより、窒化物半導体素子の発光効率を向上させることができる。また、発光効率を向上させることによって、輝度の高い窒化物半導体素子を得ることができる。なお、上記のような輝点状発光の抑制効果が得られる理由として、一つには、窒化物半導体基板の成長主面がm面に対してa軸方向のオフ角度を持つことで、成長主面上に活性層を含む窒化物半導体層を成長させる際に、原子のマイグレーションの方向が変化するためであると考えられる。   In the nitride semiconductor device according to the first aspect, as described above, a surface having an off-angle in the a-axis direction with respect to the m-plane is used as a growth main surface of the nitride semiconductor substrate, so that Bright spot formation can be suppressed. That is, with this configuration, the EL light emission pattern of the nitride semiconductor element can be improved (bright spot light emission, in-plane wavelength unevenness, etc. can be suppressed). Thereby, the luminous efficiency of the nitride semiconductor device can be improved. In addition, a nitride semiconductor element with high luminance can be obtained by improving luminous efficiency. One of the reasons why the bright spot-like light emission suppression effect as described above can be obtained is that the growth main surface of the nitride semiconductor substrate has an off-angle in the a-axis direction with respect to the m-plane. This is presumably because the direction of atomic migration changes when a nitride semiconductor layer including an active layer is grown on the main surface.

また、第1の局面では、EL発光パターンの輝点状化を抑制することによって、EL発光パターンを均一化することができるので、駆動電圧を低減することもできる。なお、輝点状発光を抑制することによって、均一発光のEL発光パターンを得ることができるので、窒化物半導体レーザ素子を形成した際に、ゲインを高めることができる。   In the first aspect, the EL light emission pattern can be made uniform by suppressing the brightening of the EL light emission pattern, so that the drive voltage can also be reduced. In addition, by suppressing the bright spot light emission, an EL light emission pattern with uniform light emission can be obtained, so that the gain can be increased when the nitride semiconductor laser element is formed.

また、第1の局面では、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いるとともに、その成長主面上に、成長主面と接するようにInを含む第1窒化物半導体層を形成することによって、第1窒化物半導体層の面内層厚分布を均一化することができるとともに、この第1窒化物半導体層上に積層される半導体層においても、面内層厚分布を均一化することができる。これにより、良好な表面モフォロジーを得ることができる。なお、表面モフォロジーを良好にすることによって、素子特性のバラツキを低減することができるので、製造歩留まりを向上させることができる。これにより、規格の範囲内の特性を有する素子を容易に得ることができる。また、表面モフォロジーを良好にすることによって、素子特性および信頼性を向上させることもできる。   In the first aspect, a nitride semiconductor substrate having a growth main surface that has an off-angle in the a-axis direction with respect to the m plane is used, and the growth main surface is in contact with the growth main surface. By forming the first nitride semiconductor layer containing In, the in-plane layer thickness distribution of the first nitride semiconductor layer can be made uniform, and in the semiconductor layer stacked on the first nitride semiconductor layer, Also, the in-plane layer thickness distribution can be made uniform. Thereby, a favorable surface morphology can be obtained. Note that, by improving the surface morphology, variation in element characteristics can be reduced, so that the manufacturing yield can be improved. Thereby, an element having characteristics within the standard range can be easily obtained. In addition, by improving the surface morphology, device characteristics and reliability can be improved.

また、第1の局面では、窒化物半導体基板上に、成長主面と接するようにInを含む第1窒化物半導体層を形成することによって、この第1窒化物半導体層が、基板からの転位などの悪影響を低減するバッファ層として機能する。このため、これによっても、発光効率を向上させることができるとともに、素子特性および信頼性を向上させることができる。   In the first aspect, by forming a first nitride semiconductor layer containing In on the nitride semiconductor substrate so as to be in contact with the main growth surface, the first nitride semiconductor layer is dislocated from the substrate. It functions as a buffer layer that reduces adverse effects such as. For this reason, it is possible to improve the light emission efficiency and improve the element characteristics and reliability.

さらに、第1の局面では、Inを含む第1窒化物半導体層を成長主面と接するように窒化物半導体基板上に形成することによって、クラックが発生するのを抑制する効果を得ることもできる。   Furthermore, in the first aspect, by forming the first nitride semiconductor layer containing In on the nitride semiconductor substrate so as to be in contact with the growth main surface, an effect of suppressing the occurrence of cracks can also be obtained. .

上記第1の局面による窒化物半導体素子において、好ましくは、第1窒化物半導体層上に接して形成された、Alを含む第2窒化物半導体層をさらに備えている。このように構成すれば、Inを含む第1窒化物半導体層とAlを含む第2窒化物半導体層との界面を非常に良好にすることができる。すなわち、界面の急峻性を向上させることができる。したがって、このように構成することにより、表面モフォロジーを容易に良好にすることができる。加えて、発光効率をより向上させることができる。   The nitride semiconductor device according to the first aspect preferably further includes a second nitride semiconductor layer containing Al formed on and in contact with the first nitride semiconductor layer. If comprised in this way, the interface of the 1st nitride semiconductor layer containing In and the 2nd nitride semiconductor layer containing Al can be made very favorable. That is, the steepness of the interface can be improved. Therefore, by configuring in this way, the surface morphology can be easily improved. In addition, the luminous efficiency can be further improved.

上記第1の局面による窒化物半導体素子において、第1窒化物半導体層は、InとGaとを含む窒化物半導体から構成されていればより好ましい。このように構成すれば、容易に、良好な表面モフォロジーを得ることができるとともに、容易に、発光効率を向上させることができる。また、このように構成すれば、素子特性および信頼性を容易に向上させることができる。さらに、このように構成すれば、クラックの発生を容易に抑制することができる。   In the nitride semiconductor device according to the first aspect, it is more preferable that the first nitride semiconductor layer is made of a nitride semiconductor containing In and Ga. If comprised in this way, while being able to obtain a favorable surface morphology easily, luminous efficiency can be improved easily. Moreover, if comprised in this way, an element characteristic and reliability can be improved easily. Furthermore, if comprised in this way, generation | occurrence | production of a crack can be suppressed easily.

上記第1の局面による窒化物半導体素子において、窒化物半導体基板を、GaNから構成することができる。この場合、第1窒化物半導体層は、InGaNから構成されているのが好ましい。   In the nitride semiconductor device according to the first aspect, the nitride semiconductor substrate can be made of GaN. In this case, the first nitride semiconductor layer is preferably composed of InGaN.

上記第1の局面による窒化物半導体素子において、窒化物半導体基板をGaNから構成し、第1窒化物半導体層を、AlInGaNから構成することもできる。   In the nitride semiconductor device according to the first aspect, the nitride semiconductor substrate can be made of GaN, and the first nitride semiconductor layer can be made of AlInGaN.

上記第1の局面による窒化物半導体素子において、第1窒化物半導体層上に接して形成された第2窒化物半導体層を備えているのが好ましい。この場合、第2窒化物半導体層は、AlとGaとを含む窒化物半導体から構成されているのが好ましい。このように構成すれば、さらに良好な表面モフォロジーを得ることができる。また、発光効率をさらに向上させることができる。   The nitride semiconductor device according to the first aspect preferably includes a second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer. In this case, the second nitride semiconductor layer is preferably composed of a nitride semiconductor containing Al and Ga. If constituted in this way, an even better surface morphology can be obtained. In addition, the luminous efficiency can be further improved.

上記第1の局面による窒化物半導体素子において、第1窒化物半導体層上に接して形成された第2窒化物半導体層を備えており、窒化物半導体基板が、GaNから構成されており、第2窒化物半導体層が、AlGaNから構成されているのが好ましい。このように構成すれば、より容易に、発光効率を向上させることができるとともに、より容易に、表面モフォロジーを良好にすることができる。   The nitride semiconductor device according to the first aspect includes a second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer, the nitride semiconductor substrate is made of GaN, The dinitride semiconductor layer is preferably made of AlGaN. If comprised in this way, while being able to improve luminous efficiency more easily, surface morphology can be made easier more easily.

上記第1の局面による窒化物半導体素子において、好ましくは、第1窒化物半導体層上に接して形成された第2窒化物半導体層を備えており、窒化物半導体基板は、GaNから構成されており、第2窒化物半導体層は、AlInGaNから構成されていてもよい。このように構成した場合でも、より容易に、発光効率を向上させることができるとともに、より容易に、表面モフォロジーを良好にすることができる。   The nitride semiconductor device according to the first aspect preferably includes a second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer, and the nitride semiconductor substrate is made of GaN. The second nitride semiconductor layer may be made of AlInGaN. Even when configured in this manner, the light emission efficiency can be improved more easily, and the surface morphology can be improved more easily.

上記第1の局面による窒化物半導体素子において、好ましくは、a軸方向のオフ角度の絶対値が、0.1度より大きい。このように構成すれば、EL発光パターンの輝点状化および面内の波長ムラを容易に抑制することができる。   In the nitride semiconductor device according to the first aspect, the absolute value of the off angle in the a-axis direction is preferably greater than 0.1 degree. With this configuration, it is possible to easily suppress the brightening of the EL emission pattern and the in-plane wavelength unevenness.

上記第1の局面による窒化物半導体素子において、好ましくは、窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、上記活性層は、2層の井戸層を含む。このように構成すれば、輝点状発光の抑制効果を得ることができ、かつ、駆動電圧を容易に低減することができる。このため、これによっても、発光効率および素子特性を向上させることができる。   In the nitride semiconductor device according to the first aspect, preferably, an active layer having a quantum well structure is formed on the main growth surface of the nitride semiconductor substrate, and the active layer includes two well layers. including. If comprised in this way, the inhibitory effect of luminescent spot light emission can be acquired, and a drive voltage can be reduced easily. For this reason, the light emission efficiency and device characteristics can be improved also by this.

上記第1の局面による窒化物半導体素子において、好ましくは、窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、上記活性層は、1層の井戸層を含む。このように構成した場合でも、輝点状発光の抑制効果を容易に得ることができ、かつ、駆動電圧を容易に低減することができる。   In the nitride semiconductor device according to the first aspect, an active layer having a quantum well structure is preferably formed on the main growth surface of the nitride semiconductor substrate, and the active layer is a single well layer. including. Even in such a configuration, the effect of suppressing bright spot light emission can be easily obtained, and the drive voltage can be easily reduced.

上記第1の局面による窒化物半導体素子において、好ましくは、窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、活性層は、Inを含む窒化物半導体からなる井戸層を含み、井戸層のIn組成比が、0.15以上0.45以下である。第1の局面による窒化物半導体素子では、このように、輝点状のEL発光パターンが顕著に現れる条件である井戸層のIn組成比が0.15以上の場合でも、EL発光パターンの輝点状化を効果的に抑制することができるので、輝点状発光の抑制効果を顕著に得ることができる。また、井戸層のIn組成比を0.45以下にすることによって、井戸層のIn組成比が0.45より大きくなることに起因して、格子不整合などの歪みにより活性層に転位が多数入るという不都合が生じるのを抑制することもできる。   In the nitride semiconductor device according to the first aspect, preferably, an active layer having a quantum well structure is formed on a main growth surface of the nitride semiconductor substrate, and the active layer includes a nitride semiconductor containing In. The In composition ratio of the well layer is 0.15 or more and 0.45 or less. In the nitride semiconductor device according to the first aspect, even when the In composition ratio of the well layer is 0.15 or more, which is a condition in which a bright spot-like EL light emission pattern appears remarkably, the bright spot of the EL light emission pattern. Therefore, the effect of suppressing bright spot light emission can be remarkably obtained. Further, when the In composition ratio of the well layer is set to 0.45 or less, the In composition ratio of the well layer becomes larger than 0.45, so that many dislocations are generated in the active layer due to strain such as lattice mismatch. It is also possible to suppress the inconvenience of entering.

上記第1の局面による窒化物半導体素子において、好ましくは、窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、この活性層が、Alを含む窒化物半導体からなる障壁層を有している。このように構成すれば、発光パターンにダークラインが発生するのをほぼ完全に抑制することができる。これにより、ダークラインの発生に起因する発光効率の低下を抑制することができるので、さらに発光効率を向上させることができる。なお、障壁層が、Alを含む窒化物半導体から構成されている場合には、井戸層は、InGaNから構成されているのが好ましい。   In the nitride semiconductor device according to the first aspect, an active layer having a quantum well structure is preferably formed on the main growth surface of the nitride semiconductor substrate, and the active layer includes a nitride containing Al. It has a barrier layer made of a semiconductor. If comprised in this way, it can suppress almost completely that a dark line generate | occur | produces in a light emission pattern. Thereby, since the fall of the luminous efficiency resulting from generation | occurrence | production of a dark line can be suppressed, luminous efficiency can be improved further. In the case where the barrier layer is made of a nitride semiconductor containing Al, the well layer is preferably made of InGaN.

上記Alを含む窒化物半導体からなる障壁層を備えた構成において、上記障壁層は、AlInGaNから構成されているのが好ましい。このように構成すれば、さらに容易に、発光効率をより向上させることができる。   In the configuration including the barrier layer made of a nitride semiconductor containing Al, the barrier layer is preferably made of AlInGaN. If comprised in this way, luminous efficiency can be improved more easily.

上記Alを含む窒化物半導体からなる障壁層を備えた構成において、障壁層は、AlGaNから構成されていてもよい。このように、障壁層をAlGaNから構成した場合でも、障壁層をAlInGaNから構成した場合と同様の効果を得ることができる。   In the configuration including the barrier layer made of a nitride semiconductor containing Al, the barrier layer may be made of AlGaN. Thus, even when the barrier layer is made of AlGaN, the same effect as when the barrier layer is made of AlInGaN can be obtained.

上記第1の局面による窒化物半導体素子において、窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、活性層は、複数の障壁層を含むように構成されているのが好ましい。この場合、複数の障壁層の少なくとも一部は、AlInGaNから構成されているのが好ましい。   In the nitride semiconductor device according to the first aspect, an active layer having a quantum well structure is formed on the main growth surface of the nitride semiconductor substrate, and the active layer includes a plurality of barrier layers. It is preferable. In this case, at least a part of the plurality of barrier layers is preferably made of AlInGaN.

上記第1の局面による窒化物半導体素子において、窒化物半導体基板の成長主面は、a軸方向に加えて、c軸方向にもオフ角度を有していてもよい。この場合、a軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されているのが好ましい。このように構成すれば、EL発光パターンの輝点状化および面内の波長ムラなどを効果的に抑制することができる。   In the nitride semiconductor device according to the first aspect, the growth main surface of the nitride semiconductor substrate may have an off-angle in the c-axis direction in addition to the a-axis direction. In this case, it is preferable that the off angle in the a-axis direction is larger than the off angle in the c-axis direction. With this configuration, it is possible to effectively suppress the formation of bright spots in the EL light emission pattern, in-plane wavelength unevenness, and the like.

この発明の第2の局面による窒化物半導体素子の製造方法は、m面に対してa軸方向にオフ角度を有する面からなる成長主面を含む窒化物半導体基板を準備する工程と、窒化物半導体基板の成長主面上に、エピタキシャル成長法を用いて、窒化物半導体層を形成する工程とを備えている。そして、窒化物半導体層を形成する工程は、Inを含む第1窒化物半導体層を成長主面と接するように形成する工程を含む。   According to a second aspect of the present invention, there is provided a method for manufacturing a nitride semiconductor device comprising: preparing a nitride semiconductor substrate including a growth main surface comprising a surface having an off angle in the a-axis direction with respect to an m plane; Forming a nitride semiconductor layer on the main growth surface of the semiconductor substrate using an epitaxial growth method. The step of forming the nitride semiconductor layer includes a step of forming the first nitride semiconductor layer containing In so as to be in contact with the growth main surface.

この第2の局面による窒化物半導体素子の製造方法では、上記のように、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いることによって、EL発光パターンの輝点状化が抑制された窒化物半導体素子を得ることができる。すなわち、このように構成することによって、EL発光パターンが改善(輝点状発光や面内の波長ムラなどが抑制)された窒化物半導体素子を得ることができる。これにより、発光効率が向上された輝度の高い窒化物半導体素子を得ることができる。   In the nitride semiconductor device manufacturing method according to the second aspect, as described above, by using a nitride semiconductor substrate whose growth main surface is a surface having an off-angle in the a-axis direction with respect to the m-plane, the EL It is possible to obtain a nitride semiconductor device in which the luminous pattern of the light emission pattern is suppressed. That is, with this configuration, it is possible to obtain a nitride semiconductor element in which the EL light emission pattern is improved (bright spot light emission and in-plane wavelength unevenness are suppressed). Thereby, a nitride semiconductor device with high luminance and improved luminous efficiency can be obtained.

また、第2の局面では、EL発光パターンの輝点状化を抑制することによって、EL発光パターンを均一化することができるので、窒化物半導体素子の駆動電圧を低減することもできる。なお、輝点状発光を抑制することによって、均一発光のEL発光パターンを得ることができるので、窒化物半導体レーザ素子を形成した際に、ゲインを高めることができる。また、上記のように構成することによって、EL発光パターンの輝点状化を抑制することができるとともに、平坦性の高い窒化物半導体各層を形成することができるので、発光効率を向上させることができ、これによって、素子特性および信頼性を向上させることができる。すなわち、素子特性の優れた、信頼性の高い窒化物半導体素子を歩留まりよく得ることができる。   Further, in the second aspect, since the EL light emission pattern can be made uniform by suppressing the brightening of the EL light emission pattern, the driving voltage of the nitride semiconductor element can also be reduced. In addition, by suppressing the bright spot light emission, an EL light emission pattern with uniform light emission can be obtained, so that the gain can be increased when the nitride semiconductor laser element is formed. Further, with the above-described configuration, it is possible to suppress the formation of bright spots in the EL light emission pattern and to form nitride semiconductor layers with high flatness, so that the light emission efficiency can be improved. Thus, device characteristics and reliability can be improved. That is, a highly reliable nitride semiconductor device having excellent device characteristics can be obtained with a high yield.

また、第2の局面では、上記のように、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板上に、その成長主面と接するようにInを含む第1窒化物半導体層を形成することによって、表面モフォロジーを良好にすることができる。このため、これによっても、素子特性および信頼性を向上させることができる。また、表面モフォロジーを良好にすることによって、素子特性のバラツキを低減することができるので、規格の範囲内の特性を有する素子の数を増加させることができる。これにより、容易に、歩留まりを向上させることができる。   Further, in the second aspect, as described above, on the nitride semiconductor substrate whose growth main surface is a surface having an off angle in the a-axis direction with respect to the m-plane, In is in contact with the growth main surface. The surface morphology can be improved by forming the first nitride semiconductor layer including the first nitride semiconductor layer. For this reason, the device characteristics and reliability can be improved also by this. Further, by improving the surface morphology, variation in element characteristics can be reduced, so that the number of elements having characteristics within a standard range can be increased. Thereby, a yield can be improved easily.

また、第2の局面では、上記窒化物半導体基板上に、成長主面と接するようにInを含む第1窒化物半導体層を形成することによって、この第1窒化物半導体層が、基板からの転位などの悪影響を低減するバッファ層として機能する。これにより、容易に、発光効率を向上させることができるとともに、容易に、素子特性および信頼性を向上させることができる。   In the second aspect, by forming a first nitride semiconductor layer containing In on the nitride semiconductor substrate so as to be in contact with the main growth surface, the first nitride semiconductor layer is separated from the substrate. It functions as a buffer layer that reduces adverse effects such as dislocations. Thereby, the luminous efficiency can be easily improved, and the element characteristics and reliability can be easily improved.

さらに、第2の局面では、Inを含む第1窒化物半導体層を成長主面と接するように窒化物半導体基板上に形成することによって、クラックが発生を抑制する効果を得ることができる。   Furthermore, in the second aspect, an effect of suppressing generation of cracks can be obtained by forming the first nitride semiconductor layer containing In on the nitride semiconductor substrate so as to be in contact with the main growth surface.

上記第2の局面による窒化物半導体素子の製造方法において、好ましくは、窒化物半導体層を形成する工程は、第1窒化物半導体層上に、Alを含む第2窒化物半導体層を第1窒化物半導体層と接するように形成する工程を含む。このように構成すれば、Inを含む第1窒化物半導体層とAlを含む第2窒化物半導体層との界面を非常に良好にすることができる。すなわち、界面の急峻性を向上させることができる。したがって、このように構成することにより、表面モフォロジーをより良好にすることができる。   In the method for manufacturing a nitride semiconductor device according to the second aspect, preferably, in the step of forming the nitride semiconductor layer, the second nitride semiconductor layer containing Al is first nitrided on the first nitride semiconductor layer. Forming a contact with the physical semiconductor layer. If comprised in this way, the interface of the 1st nitride semiconductor layer containing In and the 2nd nitride semiconductor layer containing Al can be made very favorable. That is, the steepness of the interface can be improved. Therefore, by configuring in this way, the surface morphology can be improved.

上記第2の局面による窒化物半導体素子の製造方法において、窒化物半導体基板の成長主面上に、n型半導体層、活性層、およびp型半導体層を順次積層する工程を備えているのが好ましい。この場合、p型半導体層は、700℃以上であって、1100℃より低い成長温度で形成するのが好ましい。このように、p型半導体層を1000℃以上の高温で形成した場合でも、活性層の障壁層を、Alを含む窒化物半導体から構成することにより、活性層(井戸層)の黒色化の発生を抑制することができる。このため、p型半導体層を1000℃以上の高温で形成することができるので、p型半導体層を高温で形成することによって、駆動電圧の低減効果を効果的に得ることができる。また、p型半導体層を、700℃以上の成長温度で形成することによって、700℃より低い成長温度で形成されることに起因して、p型半導体層が高抵抗化するという不都合が生じるのを抑制することができる。このため、これによっても、素子特性および信頼性を向上させることができる。なお、m面に対してオフ角度が設けられた成長主面を有する窒化物半導体基板を用いることによって、900℃より低い成長温度でp型半導体層を形成した場合でも、p型伝導を得ることができる。   The method for manufacturing a nitride semiconductor device according to the second aspect includes a step of sequentially stacking an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a growth main surface of the nitride semiconductor substrate. preferable. In this case, the p-type semiconductor layer is preferably formed at a growth temperature of 700 ° C. or higher and lower than 1100 ° C. As described above, even when the p-type semiconductor layer is formed at a high temperature of 1000 ° C. or higher, blackening of the active layer (well layer) occurs by forming the barrier layer of the active layer from a nitride semiconductor containing Al. Can be suppressed. For this reason, since the p-type semiconductor layer can be formed at a high temperature of 1000 ° C. or more, the effect of reducing the driving voltage can be effectively obtained by forming the p-type semiconductor layer at a high temperature. Further, when the p-type semiconductor layer is formed at a growth temperature of 700 ° C. or higher, the p-type semiconductor layer is disadvantageously increased in resistance due to being formed at a growth temperature lower than 700 ° C. Can be suppressed. For this reason, the device characteristics and reliability can be improved also by this. Note that by using a nitride semiconductor substrate having a growth main surface provided with an off-angle with respect to the m-plane, p-type conduction can be obtained even when a p-type semiconductor layer is formed at a growth temperature lower than 900 ° C. Can do.

また、この場合、n型半導体層は、900℃以上であって、1300℃より低い成長温度で形成するのが好ましい。このように、n型半導体層を、900℃以上の高温で形成することにより、n型半導体層の層表面を平坦化することができる。このため、平坦化されたn型半導体層上に活性層およびp型半導体層を形成することにより、活性層およびp型半導体層における結晶性の低下を抑制することができる。これにより、高品質な結晶を形成することができる。また、n型半導体層を、1300℃より低い成長温度で形成することによって、1300℃以上の成長温度で形成されることに起因して、昇温時に窒化物半導体基板の表面が再蒸発し、表面荒れが引き起こされるという不都合が生じるのを抑制することができる。したがって、このように構成することにより、素子特性の優れた、信頼性の高い窒化物半導体素子を容易に歩留まりよく得ることができる。   In this case, the n-type semiconductor layer is preferably formed at a growth temperature of 900 ° C. or higher and lower than 1300 ° C. Thus, the layer surface of the n-type semiconductor layer can be planarized by forming the n-type semiconductor layer at a high temperature of 900 ° C. or higher. For this reason, by forming the active layer and the p-type semiconductor layer over the planarized n-type semiconductor layer, it is possible to suppress a decrease in crystallinity in the active layer and the p-type semiconductor layer. Thereby, a high quality crystal can be formed. Further, by forming the n-type semiconductor layer at a growth temperature lower than 1300 ° C., the surface of the nitride semiconductor substrate is re-evaporated at the time of temperature rise due to being formed at a growth temperature of 1300 ° C. or higher. It is possible to suppress the inconvenience of causing surface roughness. Therefore, with this configuration, it is possible to easily obtain a highly reliable nitride semiconductor element having excellent element characteristics and high yield.

さらに、この場合、活性層は、600℃以上800℃以下の成長温度で形成するのが好ましい。このように、活性層を、800℃以下の成長温度で形成することによって、800℃より高い成長温度(たとえば、830℃以上)で活性層が形成されることに起因して、熱ダメージによって活性層が黒色化されるという不都合が生じるのを抑制することができる。また、活性層を600℃以上の成長温度で形成することによって、600℃より低い成長温度で形成されることに起因して、原子の拡散長が短くなり結晶性が悪化するという不都合が生じるのを抑制することができる。したがって、このように構成することにより、素子特性の優れた、信頼性の高い窒化物半導体素子をより容易に歩留まりよく得ることができる。   Furthermore, in this case, the active layer is preferably formed at a growth temperature of 600 ° C. or higher and 800 ° C. or lower. As described above, when the active layer is formed at a growth temperature of 800 ° C. or lower, the active layer is formed at a growth temperature higher than 800 ° C. (for example, 830 ° C. or higher). It is possible to suppress the disadvantage that the layer is blackened. In addition, when the active layer is formed at a growth temperature of 600 ° C. or higher, the atomic diffusion length is shortened and the crystallinity is deteriorated due to the formation at a growth temperature lower than 600 ° C. Can be suppressed. Therefore, with this configuration, a highly reliable nitride semiconductor device with excellent device characteristics can be obtained more easily and with a high yield.

この発明の第3の局面による半導体装置は、上記第1の局面による窒化物体素子を備えた半導体装置である。   A semiconductor device according to a third aspect of the present invention is a semiconductor device provided with the nitride object element according to the first aspect.

以上のように、本発明によれば、発光効率を向上させることが可能な窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を容易に得ることができる。   As described above, according to the present invention, it is possible to easily obtain a nitride semiconductor element capable of improving the light emission efficiency, a manufacturing method thereof, and a semiconductor device including the nitride semiconductor element.

また、本発明によれば、良好な表面モフォロジーを有する半導体層が形成された窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を容易に得ることができる。   Furthermore, according to the present invention, a nitride semiconductor element having a semiconductor layer having a good surface morphology, a method for manufacturing the nitride semiconductor element, and a semiconductor device including the nitride semiconductor element can be easily obtained.

さらに、本発明によれば、素子特性および信頼性を向上させることが可能な窒化物半導体素子及びその製造方法、並びに、その窒化物半導体素子を備えた半導体装置を容易に得ることができる。   Furthermore, according to the present invention, a nitride semiconductor element capable of improving element characteristics and reliability, a method for manufacturing the nitride semiconductor element, and a semiconductor device including the nitride semiconductor element can be easily obtained.

窒化物半導体の結晶構造を説明するための模式図(ユニットセルを表した図)である。It is a schematic diagram (a figure showing a unit cell) for explaining a crystal structure of a nitride semiconductor. 本発明の第1実施形態による窒化物半導体レーザ素子の構造を示した断面図(図6のA−A線に沿った断面に対応する図)である。FIG. 7 is a cross-sectional view showing the structure of the nitride semiconductor laser device according to the first embodiment of the present invention (a view corresponding to a cross section taken along the line AA in FIG. 6). 本発明の第1実施形態による窒化物半導体レーザ素子の全体斜視図である。1 is an overall perspective view of a nitride semiconductor laser device according to a first embodiment of the present invention. 基板のオフ角度を説明するための模式図である。It is a schematic diagram for demonstrating the off angle of a board | substrate. 本発明の第1実施形態による窒化物半導体レーザ素子の活性層の構造を示した断面図である。FIG. 3 is a cross-sectional view showing the structure of the active layer of the nitride semiconductor laser device according to the first embodiment of the present invention. 本発明の第1実施形態による窒化物半導体レーザ素子の平面図(窒化物半導体レーザ素子を上側から見た図)である。1 is a plan view of a nitride semiconductor laser device according to a first embodiment of the present invention (a view of a nitride semiconductor laser device viewed from above). FIG. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための斜視図(基板の製造方法を説明するための図)である。1 is a perspective view for explaining a method of manufacturing a nitride semiconductor laser device according to a first embodiment of the present invention (a diagram for explaining a method of manufacturing a substrate). 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための斜視図(基板の製造方法を説明するための図)である。1 is a perspective view for explaining a method of manufacturing a nitride semiconductor laser device according to a first embodiment of the present invention (a diagram for explaining a method of manufacturing a substrate). 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための斜視図(基板の製造方法を説明するための図)である。1 is a perspective view for explaining a method of manufacturing a nitride semiconductor laser device according to a first embodiment of the present invention (a diagram for explaining a method of manufacturing a substrate). 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための平面図(基板の製造方法を説明するための図)である。FIG. 6 is a plan view for explaining the method for producing the nitride semiconductor laser device according to the first embodiment of the present invention (the drawing for explaining the method for producing the substrate). 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図(基板の製造方法を説明するための図)である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention (figure for demonstrating the manufacturing method of a board | substrate). 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物半導体レーザ素子を備えた半導体レーザ装置の斜視図である。1 is a perspective view of a semiconductor laser device including a nitride semiconductor laser element according to a first embodiment of the present invention. 本発明の第1実施形態による窒化物半導体レーザ素子の効果を確認するために作製した発光ダイオード素子の斜視図である。It is a perspective view of the light emitting diode element produced in order to confirm the effect of the nitride semiconductor laser element by 1st Embodiment of this invention. 本発明の第2実施形態による窒化物半導体レーザ素子を説明するための平面図である。It is a top view for demonstrating the nitride semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態による窒化物半導体レーザ素子を説明するための断面図である。It is sectional drawing for demonstrating the nitride semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態による窒化物半導体レーザ素子を説明するための断面図である。It is sectional drawing for demonstrating the nitride semiconductor laser element by 2nd Embodiment of this invention. 本発明の第3実施形態による発光ダイオード素子の断面図である。It is sectional drawing of the light emitting diode element by 3rd Embodiment of this invention. 第1〜第3実施形態における活性層の他の構造の例を説明するための断面図(SQW構造の活性層の一例を示した断面図)である。It is sectional drawing for demonstrating the example of the other structure of the active layer in 1st-3rd embodiment (sectional drawing which showed an example of the active layer of a SQW structure). m面に対してa軸方向にオフ角度を有する面を成長主面とするGaN基板を用いて、その成長主面上にGaN層を1μm程度の厚みで形成したときの表面モフォロジーを、光学顕微鏡を用いて観察した顕微鏡写真である。The surface morphology when a GaN layer is formed on the growth main surface with a thickness of about 1 μm using a GaN substrate whose main surface is an off-angle in the a-axis direction with respect to the m-plane is an optical microscope. It is the microscope picture observed using. m面に対してc軸方向に+0.5度のオフ角度を有する面を成長主面とするGaN基板を用いて、その成長主面上にGaN層を1μm程度の厚みで形成したときの表面モフォロジーを、光学顕微鏡を用いて観察した顕微鏡写真である。The surface when a GaN substrate having a growth principal surface with a surface having an off angle of +0.5 degrees in the c-axis direction with respect to the m-plane is used, and a GaN layer is formed on the growth principal surface with a thickness of about 1 μm. It is the microscope picture which observed the morphology using the optical microscope. 輝点状のEL発光パターンを示す顕微鏡写真である。It is a microscope picture which shows a bright spot-like EL light emission pattern.

本発明の具体的な実施形態を説明する前に、本願発明者らが種々検討を行うことによって得た知見について説明する。   Prior to describing specific embodiments of the present invention, knowledge obtained by various studies by the inventors will be described.

上述したように、本願発明者らは、m面に対してa軸方向にオフ角度を有する面を、窒化物半導体基板の成長主面とすることにより、EL発光パターンの輝点状化を抑制することが可能であることを見出した。   As described above, the inventors suppress the formation of bright spots in the EL light emission pattern by setting the surface having an off-angle in the a-axis direction with respect to the m-plane as the growth main surface of the nitride semiconductor substrate. Found that it is possible to do.

一方、本願発明者らが、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板(GaN基板)を用いて、その成長主面上に、GaN層(故意にドーピングしないノンドープGaN層、または、n型不純物を故意にドーピングしたn型GaN層)を1μm程度の厚みで形成したところ、面内の層厚分布が非常に悪化することが分かった。このときの層厚分布は、a軸方向にオフ角度を有さないm面GaN基板上にGaN層を1μm程度の厚みで形成した場合の層厚分布と比べても、非常に悪いものであった。このように、基板と同じ組成のGaN層を、MOCVD(Metal Organic Chemical Vapor Deposition)法などのエピタキシャル成長法を用いて、基板上に形成した場合に、面内で大きな層厚分布を引き起こすという現象は、非常に特異な現象であると考えられる。   On the other hand, the inventors of the present application use a nitride semiconductor substrate (GaN substrate) whose main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane, and a GaN layer ( It was found that when a non-doped GaN layer not intentionally doped or an n-type GaN layer intentionally doped with an n-type impurity is formed with a thickness of about 1 μm, the in-plane layer thickness distribution is greatly deteriorated. The layer thickness distribution at this time is very poor compared to the layer thickness distribution when a GaN layer is formed with a thickness of about 1 μm on an m-plane GaN substrate having no off-angle in the a-axis direction. It was. As described above, when a GaN layer having the same composition as the substrate is formed on the substrate by using an epitaxial growth method such as MOCVD (Metal Organic Chemical Deposition), the phenomenon of causing a large layer thickness distribution in the plane is It is considered to be a very unique phenomenon.

図27は、m面に対してa軸方向にオフ角度を有する面を成長主面とするGaN基板を用いて、その成長主面上にGaN層を1μm程度の厚みで形成したときの表面モフォロジーを、光学顕微鏡を用いて観察した顕微鏡写真である。なお、図27は、成長主面上に、GaN層始まりで窒化物半導体各層を積層した状態の表面モフォロジーを示している。図27に示すように、半導体層の層表面には、a軸方向と平行方向に、非常に強い波状の凹凸が見られる。また、図27の窒化物半導体層には、200nm〜400nm程度の層厚の分布があり、このような層厚分布の均一性が損なわれた半導体層では、素子を形成することは非常に困難となる。   FIG. 27 shows a surface morphology when a GaN substrate having a growth principal surface with a surface having an off-angle in the a-axis direction with respect to the m-plane is used and a GaN layer is formed on the growth principal surface with a thickness of about 1 μm. It is the microscope picture observed using the optical microscope. FIG. 27 shows the surface morphology in a state where each nitride semiconductor layer is stacked on the main growth surface starting from the GaN layer. As shown in FIG. 27, very strong wavy irregularities are seen on the surface of the semiconductor layer in the direction parallel to the a-axis direction. Further, the nitride semiconductor layer of FIG. 27 has a layer thickness distribution of about 200 nm to 400 nm, and it is very difficult to form an element in the semiconductor layer in which the uniformity of the layer thickness distribution is impaired. It becomes.

これまで、一般的には、基板と同じ組成の半導体層を、基板表面(成長主面)に接するように形成することで、層表面の平坦性および半導体層の結晶性を向上させ、その上に素子を形成することが行われている。たとえば、基板がGaN基板であれば、まず、GaN層が基板上に形成される。これにより、基板の組成と、基板表面(成長主面)に形成される半導体層(GaN層)の組成とが同じになるために、格子定数差や熱膨張係数差などがなく、歪みの発生が抑制される。そして、このようにすることによって、GaN層がバッファ層として機能し、平坦性が高く、結晶性の良い半導体層を形成できることが知られている。実際に、c面を成長主面とする窒化物半導体基板(たとえば、c面GaN基板)を用いて、その成長主面上に結晶成長を行う場合には、通常、上記のようなことが行われている。そして、この場合(c面GaN基板上にGaN層を形成する場合)には、非常に綺麗な表面モフォロジーが得られる。これが通常の現象であると考えられる。   Until now, in general, a semiconductor layer having the same composition as the substrate is formed so as to be in contact with the substrate surface (main growth surface), thereby improving the flatness of the layer surface and the crystallinity of the semiconductor layer. An element is formed on the substrate. For example, if the substrate is a GaN substrate, first, a GaN layer is formed on the substrate. As a result, the composition of the substrate and the composition of the semiconductor layer (GaN layer) formed on the substrate surface (growth main surface) are the same, so there is no difference in lattice constant or thermal expansion coefficient, and distortion occurs. Is suppressed. By doing so, it is known that the GaN layer functions as a buffer layer, and a semiconductor layer having high flatness and good crystallinity can be formed. In fact, when a nitride semiconductor substrate (for example, a c-plane GaN substrate) having a c-plane as a growth main surface is used and crystal growth is performed on the growth main surface, the above-mentioned is usually performed. It has been broken. In this case (when a GaN layer is formed on a c-plane GaN substrate), a very clean surface morphology is obtained. This is considered to be a normal phenomenon.

参考のために、m面に対してc軸方向に+0.5度のオフ角度を有する面を成長主面とするGaN基板を用いて、その成長主面上にGaN層を1μm程度の厚みで形成したときの表面モフォロジーを、光学顕微鏡を用いて観察した顕微鏡写真を図28に示す。なお、図28は、成長主面上にGaN層始まりで窒化物半導体各層を積層した状態の表面モフォロジーを示している。   For reference, a GaN substrate having a growth main surface that has a +0.5 degree off-angle in the c-axis direction with respect to the m-plane is used, and a GaN layer is formed on the growth main surface with a thickness of about 1 μm. FIG. 28 shows a micrograph obtained by observing the surface morphology when formed using an optical microscope. FIG. 28 shows the surface morphology in a state where each nitride semiconductor layer is stacked on the main growth surface starting from the GaN layer.

図28に示すように、m面に対してc軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板上に、その成長主面と接するようにGaN層を形成した場合、表面モフォロジーは若干悪化するものの、顕著に悪化することはない。   As shown in FIG. 28, when a GaN layer is formed on a nitride semiconductor substrate whose main growth surface is a surface having an off-angle in the c-axis direction with respect to the m-plane, the surface is in contact with the main growth surface. Morphology is slightly worse, but not significantly worse.

しかしながら、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板に関しては、上述のように、上記構成を適用することによって、表面モフォロジーが顕著に悪化する。このため、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板は、上記のような特異な現象を示すことが分かった。   However, as described above, the surface morphology of the nitride semiconductor substrate whose main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane is significantly deteriorated. For this reason, it has been found that a nitride semiconductor substrate whose main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane exhibits such a unique phenomenon as described above.

そこで、本願発明者らが鋭意検討を行った結果、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板の場合には、Inを含む窒化物半導体層を基板の成長主面と接するように形成することにより、層表面の平坦性を向上させることが可能となることを見出した。すなわち、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板に関しては、窒化物半導体基板の成長主面と接する半導体層を、GaN層ではなく、Inを含む窒化物半導体層とすることで、良好な表面モフォロジーが得られることを見出した。Inを含む窒化物半導体層としては、InGaN層、AlInGaN層、AlInN層またはInN層などである。   Therefore, as a result of intensive studies by the inventors of the present application, in the case of a nitride semiconductor substrate whose growth main surface is a surface having an off angle in the a-axis direction with respect to the m-plane, a nitride semiconductor layer containing In It has been found that the flatness of the layer surface can be improved by forming the layer so as to be in contact with the main growth surface of the substrate. That is, with respect to a nitride semiconductor substrate having a growth principal surface that has an off-angle in the a-axis direction with respect to the m-plane, the semiconductor layer in contact with the growth principal surface of the nitride semiconductor substrate is not a GaN layer, but In. It has been found that a good surface morphology can be obtained by using a nitride semiconductor layer containing the semiconductor layer. The nitride semiconductor layer containing In is an InGaN layer, an AlInGaN layer, an AlInN layer, an InN layer, or the like.

また、本願発明者らの検討によって、窒化物半導体基板上に成長主面と接して形成されたInを含む上記窒化物半導体層を、発光層に対して、基板からの転位などの悪影響を低減するバッファ層として機能させることが可能であることを見出した。そして、Inを含む上記窒化物半導体層をバッファ層として機能させることにより、発光効率がより向上し、素子特性および信頼性がさらに向上することが分かった。   Further, the inventors of the present application have reduced the adverse effects such as dislocation from the substrate on the light emitting layer by reducing the nitride semiconductor layer containing In formed on the nitride semiconductor substrate in contact with the main growth surface. It was found that it can function as a buffer layer. Then, it was found that by making the nitride semiconductor layer containing In function as a buffer layer, light emission efficiency is further improved, and device characteristics and reliability are further improved.

特に、活性層の井戸層のIn組成比が0.15以上0.45以下に設定されている場合(長波長領域の光を発光可能に構成されている場合)には、発光層が、基板や、活性層と基板との間に積層された窒化物半導体層の影響を受けやすいため、基板からの悪影響を低減するためのバッファ効果も、より重要となる。同様に、活性層と基板との間に積層された窒化物半導体層も重要となる。   In particular, when the In composition ratio of the well layer of the active layer is set to 0.15 or more and 0.45 or less (when configured to emit light in a long wavelength region), the light emitting layer is formed on the substrate. In addition, since it is easily affected by the nitride semiconductor layer laminated between the active layer and the substrate, the buffer effect for reducing the adverse effect from the substrate is also more important. Similarly, the nitride semiconductor layer stacked between the active layer and the substrate is also important.

また、本願発明者らによる上記検討において、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板では、Inを含む窒化物半導体層を成長主面と接するように形成した後、Inを含む窒化物半導体層上に、この窒化物半導体層の上面と接するようにAlを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層、AlN層など)を形成することで、Inを含む窒化物半導体層とAlを含む窒化物半導体層との界面の急峻性が向上し、非常に良好な界面が得られることが分かった。これにより、表面モフォロジーの悪化が抑制されて層表面の平坦性が向上する。すなわち、平坦に積層されたInを含む窒化物半導体層上に、非常に平坦なAlを含む窒化物半導体層を積層することが可能となり、活性層と基板との間に介在する下地層として、非常に平坦で良好な半導体層を実現することが可能となる。   In the above examination by the inventors of the present application, in a nitride semiconductor substrate having a growth main surface that has an off-angle in the a-axis direction with respect to the m-plane, the nitride semiconductor layer containing In is in contact with the growth main surface. Then, a nitride semiconductor layer containing Al (for example, an AlGaN layer, an AlInGaN layer, an AlN layer, etc.) is formed on the nitride semiconductor layer containing In so as to be in contact with the upper surface of the nitride semiconductor layer. Thus, it was found that the steepness of the interface between the nitride semiconductor layer containing In and the nitride semiconductor layer containing Al was improved, and a very good interface was obtained. Thereby, the deterioration of the surface morphology is suppressed and the flatness of the layer surface is improved. That is, it becomes possible to laminate a very flat Al-containing nitride semiconductor layer on a flatly laminated In-containing nitride semiconductor layer, and as an underlying layer interposed between the active layer and the substrate, A very flat and good semiconductor layer can be realized.

なお、a軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板の場合には、Inを含む窒化物半導体層を成長主面と接するように形成することにより、クラック防止の効果も得られる。   In the case of a nitride semiconductor substrate having a growth main surface that has an off-angle in the a-axis direction, the effect of preventing cracks can be obtained by forming a nitride semiconductor layer containing In so as to be in contact with the growth main surface. Can also be obtained.

上記のように、基板表面(成長主面)に接する半導体層を、GaN層に代えて、Inを含む窒化物半導体層(たとえば、InGaN層、AlInGaN層、AlInN層、InN層など)にすることで、表面モフォロジーが顕著に向上する。このような現象は、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いた場合の特徴的な現象であり、これまで全く報告がなく、今回の検討で初めて得られた知見である。   As described above, the semiconductor layer in contact with the substrate surface (growth main surface) is replaced with a nitride semiconductor layer containing In (for example, an InGaN layer, an AlInGaN layer, an AlInN layer, an InN layer, etc.) instead of the GaN layer. Thus, the surface morphology is remarkably improved. Such a phenomenon is a characteristic phenomenon in the case of using a nitride semiconductor substrate whose growth main surface is a surface having an off-angle in the a-axis direction with respect to the m-plane. This is the first knowledge obtained from the examination of

また、本願発明者らは、基板上に積層される層構造の中に、できるだけGaN層を含まないようにすることで、表面モフォロジーの悪化を抑制することが可能であることも見出した。また、層構造の中にGaN層を含む場合でも、そのGaN層のトータル層厚を小さくすることにより、表面モフォロジーの悪化を抑制することが可能であることも見出した。GaN層のトータル層厚としては、基板表面からInを含む窒化物半導体層である井戸層(井戸層が複数形成されている場合には、好ましくは、最も基板側の井戸層)までの間に形成されるGaN層のトータル層厚が0.7μm以下であるのが好ましく、0.5μm以下であればより好ましい。また、基板表面からInを含む窒化物半導体層である井戸層までの間に形成されるGaN層のトータル層厚が0.3μm以下であれば、さらに好ましい。なお、上記トータル層厚とは、GaN層が1層の場合は、そのGaN層の層厚を意味し、GaN層が複数層の場合には、複数のGaN層の層厚を累積した(合計した)層厚を意味する。   The inventors of the present application have also found that the deterioration of the surface morphology can be suppressed by preventing the GaN layer from being included in the layer structure laminated on the substrate as much as possible. It has also been found that even when a GaN layer is included in the layer structure, it is possible to suppress the deterioration of the surface morphology by reducing the total thickness of the GaN layer. The total thickness of the GaN layer is preferably between the surface of the substrate and the well layer that is a nitride semiconductor layer containing In (when multiple well layers are formed, preferably the well layer on the most substrate side). The total layer thickness of the formed GaN layer is preferably 0.7 μm or less, more preferably 0.5 μm or less. Further, it is more preferable that the total thickness of the GaN layer formed between the substrate surface and the well layer which is a nitride semiconductor layer containing In is 0.3 μm or less. The total layer thickness means the thickness of the GaN layer when there is one GaN layer, and when there are a plurality of GaN layers, the total thickness of the GaN layers is accumulated (total Means the layer thickness.

また、この場合においても、Inを含む窒化物半導体層が基板の成長主面と接するように形成されているのが好ましい。さらに、Inを含む窒化物半導体層上に、この窒化物半導体層と接してAlを含む窒化物半導体層が形成されていればより好ましい。活性層を形成する時点で表面モフォロジーが悪化していると、井戸層に含まれるInが悪化した表面モフォロジーの影響を受けて、面内で組成分布が大きくなるためである。   Also in this case, it is preferable that the nitride semiconductor layer containing In is formed so as to be in contact with the growth main surface of the substrate. Furthermore, it is more preferable that a nitride semiconductor layer containing Al is formed on the nitride semiconductor layer containing In in contact with the nitride semiconductor layer. This is because if the surface morphology is deteriorated at the time of forming the active layer, the composition distribution becomes larger in the plane due to the influence of the surface morphology deteriorated by In contained in the well layer.

なお、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いる場合には、上記のように、基板上に積層される層構造(発光素子の素子構造)の中にできるだけGaN層を含まないように構成するのが好ましいが、光閉じ込めなどを行うために、光ガイド層としてGaN層を用いることも可能である。また、非常に薄いGaN層をAlGaNや、AlInGaN、InGaNとの超格子状(AlGaN/GaN/AlGaN/GaN・・・・、AlInGaN/GaN/AlInGaN/GaN・・・・、InGaN/GaN/InGaN/GaN・・・・など)に形成することで、表面モフォロジーの悪化を抑制しながら、GaNのトータル層厚を厚くすることができる。そして、上記超格子構造を、光ガイド層、光クラッド層として用いることができる。上記構造を用いることで、薄膜のGaN層を用いて、比較的良好な層を形成することもできる。この場合の超格子構造に用いられる薄膜のGaN層の層厚は、1nm以上50nm以下が特に好ましい。   In the case of using a nitride semiconductor substrate whose main growth surface is a plane having an off-angle in the a-axis direction with respect to the m plane, as described above, the layer structure (element of the light emitting element) stacked on the substrate is used. The structure is preferably configured so as not to include a GaN layer as much as possible. However, a GaN layer can be used as a light guide layer in order to perform optical confinement. In addition, a very thin GaN layer is formed into a superlattice with AlGaN, AlInGaN, or InGaN (AlGaN / GaN / AlGaN / GaN..., AlInGaN / GaN / AlInGaN / GaN..., InGaN / GaN / InGaN / GaN, etc.), the total layer thickness of GaN can be increased while suppressing deterioration of the surface morphology. The superlattice structure can be used as a light guide layer and a light cladding layer. By using the above structure, a relatively good layer can be formed using a thin GaN layer. In this case, the thickness of the thin GaN layer used in the superlattice structure is particularly preferably 1 nm or more and 50 nm or less.

また、特性の優れた発光素子または電子デバイスを得るためには、上述したように、基板上に積層される層構造にGaN層を含まず、これらの層構造を、InGaN、AlGaN、InAlGaN、InAlNなどのGaNとは異なる組成の半導体層で構成するのが好ましい。   Further, in order to obtain a light emitting element or an electronic device having excellent characteristics, as described above, the layer structure laminated on the substrate does not include a GaN layer, and these layer structures are converted into InGaN, AlGaN, InAlGaN, InAlN. It is preferable to use a semiconductor layer having a composition different from that of GaN.

また、本願発明者らがさらに検討を重ねた結果、m面に対してa軸方向にオフ角度を有する窒化物半導体基板では、劈開による端面形成を行う場合に、比較的良好な端面形成が可能という特徴があることを見出した。このため、m面に対してa軸方向にオフ角度を有する窒化物半導体基板を用いることによって、半導体レーザ素子を形成する際の端面形成が容易となる。また、m面に対してa軸方向にオフ角度を有する窒化物半導体基板上に、Inを含む窒化物半導体層を、成長主面と接するように形成することにより、このInを含む窒化物半導体層が緩衝層となり、たとえば、c面で劈開した場合に、より良好な端面形成が可能となることが分かった。   In addition, as a result of further studies by the inventors of the present application, a nitride semiconductor substrate having an off angle in the a-axis direction with respect to the m-plane can be formed with a relatively good end face when cleaved. I found that there is a feature. For this reason, by using a nitride semiconductor substrate having an off-angle in the a-axis direction with respect to the m-plane, it is easy to form an end face when forming a semiconductor laser element. In addition, a nitride semiconductor layer containing In is formed on a nitride semiconductor substrate having an off-angle in the a-axis direction with respect to the m-plane so as to be in contact with the main growth surface. It has been found that when the layer becomes a buffer layer, for example, when the c-plane is cleaved, better end face formation is possible.

さらに、上記検討において、本願発明者らは、活性層の障壁層にGaN層やInGaN層を用いた際に、発光パターンにダークラインが発生する場合があることを突き止めた。そして、このようなダークラインの発生を抑制するためには、障壁層を、Alを含む窒化物半導体(たとえば、AlGaN、AlInGaN、AlNなど)から構成することが非常に有効であることを見出した。   Furthermore, in the above examination, the inventors of the present application have found that when a GaN layer or an InGaN layer is used for the barrier layer of the active layer, a dark line may be generated in the light emission pattern. And in order to suppress generation | occurrence | production of such a dark line, it discovered that it was very effective to comprise a barrier layer from the nitride semiconductor (For example, AlGaN, AlInGaN, AlN, etc.) containing Al. .

無極性面の窒化物半導体基板を用いた場合、活性層の障壁層にAlを含む窒化物半導体層、もしくはAlとInとを含む窒化物半導体層を用いる場合は、活性層の歪を緩和する、ダークラインの発生を抑制するなどの目的から、光クラッド層として、AlInGaN層、AlInN層などの、AlとInとを含む窒化物半導体層を用いることが好ましい。また、光ガイド層として、InGaN層、AlInGaN層、AlInN層などのInを含む窒化物半導体層、もしくはAlとInを含む窒化物半導体層を用いることが好ましい。もちろん、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いた場合においても上記と同様のことが言える。   When a nitride semiconductor substrate having a non-polar surface is used, when the nitride semiconductor layer containing Al or the nitride semiconductor layer containing Al and In is used for the barrier layer of the active layer, the strain of the active layer is reduced. For the purpose of suppressing the generation of dark lines, a nitride semiconductor layer containing Al and In, such as an AlInGaN layer or an AlInN layer, is preferably used as the optical cladding layer. Further, as the light guide layer, a nitride semiconductor layer containing In, such as an InGaN layer, an AlInGaN layer, or an AlInN layer, or a nitride semiconductor layer containing Al and In is preferably used. Of course, the same can be said for the case where a nitride semiconductor substrate whose growth main surface is a surface having an off-angle in the a-axis direction with respect to the m-plane is used.

また、m面に対してa軸方向にオフ角度を有する窒化物半導体基板は、平坦性および結晶性の良好な、Alを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層、AlInN層など)を成膜するのに非常に適した無極性基板であることが、本願発明者らの検討によって明らかとなった。そして、このような特徴を有する上記基板を用いて、活性層の障壁層を、Alを含む窒化物半導体層(たとえば、AlGaN、AlInGaN、AlInNなど)で形成することにより、上記したダークラインの発生抑制効果に加えて、障壁層の平坦性および結晶性を向上させる効果も得られ、発光効率を大幅に向上させることが可能となることも見出した。特に、活性層の井戸層のIn組成比が0.15以上0.45以下に設定されている場合(長波長領域の光を発光可能に構成されている場合)には、発光効率の向上効果が顕著に得られる。   A nitride semiconductor substrate having an off angle in the a-axis direction with respect to the m-plane is a nitride semiconductor layer containing Al that has good flatness and crystallinity (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc.) The inventors of the present application have revealed that this is a nonpolar substrate that is very suitable for film formation. Then, using the substrate having such characteristics, the barrier layer of the active layer is formed of a nitride semiconductor layer containing Al (for example, AlGaN, AlInGaN, AlInN, etc.), thereby generating the above-described dark line. In addition to the suppression effect, it has also been found that the effect of improving the flatness and crystallinity of the barrier layer can be obtained, and the luminous efficiency can be greatly improved. In particular, when the In composition ratio of the well layer of the active layer is set to 0.15 or more and 0.45 or less (when configured to emit light in a long wavelength region), the effect of improving the light emission efficiency Is remarkably obtained.

また、m面に対してa軸方向にオフ角度を有する窒化物半導体基板を用いる際に、積層される窒化物半導体層に、Alを含む窒化物半導体層を多く含むように構成することにより、活性層の下地層をより平坦に形成することが可能となる。   Further, when a nitride semiconductor substrate having an off angle in the a-axis direction with respect to the m-plane is used, the nitride semiconductor layer to be stacked is configured to include many nitride semiconductor layers containing Al, It becomes possible to form the base layer of the active layer more flatly.

なお、Alを含む窒化物半導体層を基板上に形成した場合には、基板などとの格子定数差などに起因して歪みが発生し易くなるという不都合が生じる一方、Inを含む窒化物半導体層を基板の成長主面と接するように形成することによって、Alを含む窒化物半導体層の歪みが緩和される。これにより、Alを含む窒化物半導体層を基板上に形成した場合でも、クラックの発生が抑制される。すなわち、a軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板上に、この成長主面と接するように、Inを含む窒化物半導体層を形成することにより、a軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いる際に、クラック抑制という観点から、特別に有利な効果が期待できる。また、基板に溝加工を施す技術と組み合わせることで、さらに効果的にクラック抑制効果が得られる。   In addition, when a nitride semiconductor layer containing Al is formed on a substrate, there is a disadvantage that distortion is likely to occur due to a difference in lattice constant from the substrate or the like, while a nitride semiconductor layer containing In Is formed so as to be in contact with the main growth surface of the substrate, strain of the nitride semiconductor layer containing Al is alleviated. Thereby, even when the nitride semiconductor layer containing Al is formed on the substrate, generation of cracks is suppressed. That is, by forming a nitride semiconductor layer containing In on a nitride semiconductor substrate whose main surface is an off-angle in the a-axis direction so as to be in contact with the main growth surface, When using a nitride semiconductor substrate having a surface having an off-angle as a growth main surface, a particularly advantageous effect can be expected from the viewpoint of crack suppression. In addition, a crack suppressing effect can be obtained more effectively by combining with a technique for performing groove processing on the substrate.

以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、以下の第1および第2実施形態では、窒化物半導体素子の一例である窒化物半導体レーザ素子に本発明を適用した例について説明する。また、以下の第3実施形態では、窒化物半導体素子の一例である発光ダイオード素子に本発明を適用した例について説明する。また、以下の実施形態において、「窒化物半導体」とは、AlxGayInzN(0≦x≦1;0≦y≦1;0≦z≦1;x+y+z=1)からなる半導体を意味する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings. In the following first and second embodiments, an example in which the present invention is applied to a nitride semiconductor laser element which is an example of a nitride semiconductor element will be described. In the following third embodiment, an example in which the present invention is applied to a light-emitting diode element which is an example of a nitride semiconductor element will be described. In the following embodiments, “nitride semiconductor” refers to a semiconductor composed of Al x Ga y In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1). means.

(第1実施形態)
図1は、窒化物半導体の結晶構造を説明するための模式図である。図2は、本発明の第1実施形態による窒化物半導体レーザ素子の構造を示した断面図である。図3は、本発明の第1実施形態による窒化物半導体レーザ素子の全体斜視図である。図4〜図6は、本発明の第1実施形態による窒化物半導体レーザ素子の構造を説明するための図である。まず、図1〜図6を参照して、本発明の第1実施形態による窒化物半導体レーザ素子100の構造について説明する。
(First embodiment)
FIG. 1 is a schematic diagram for explaining a crystal structure of a nitride semiconductor. FIG. 2 is a cross-sectional view showing the structure of the nitride semiconductor laser device according to the first embodiment of the present invention. FIG. 3 is an overall perspective view of the nitride semiconductor laser device according to the first embodiment of the present invention. 4 to 6 are views for explaining the structure of the nitride semiconductor laser device according to the first embodiment of the present invention. First, the structure of the nitride semiconductor laser element 100 according to the first embodiment of the present invention will be described with reference to FIGS.

第1実施形態による窒化物半導体レーザ素子100を構成する窒化物半導体は、図1に示すように、六方晶系の結晶構造を有している。この結晶構造において、六角柱とみなせる六方晶のc軸[0001]を法線とする面(六角柱の上面)をc面(0001)と呼び、六角柱の側壁面の各々をm面{1−100}と呼ぶ。窒化物半導体では、c軸方向に対称面が存在しないため、分極方向がc軸方向に沿っている。このため、c面は、+c軸側と−c軸側とで異なる性質を示す。すなわち、+c面((0001)面)と−c面((000−1)面)とは等価な面ではなく、化学的な性質も異なる。一方、m面は、c面に対して直角な結晶面であるため、m面の法線は、分極方向に対して直交している。このため、m面は、極性のない無極性面である。なお、上述のように、六角柱の側壁面の各々がm面となるため、m面は、6種類の面方位((1−100)、(10−10)、(01−10)、(−1100)、(−1010)、(0−110))で示されるが、これらの面方位は、結晶幾何学的に等価な面方位であるため、これらを総称して{1−100}と示す。   The nitride semiconductor constituting the nitride semiconductor laser device 100 according to the first embodiment has a hexagonal crystal structure as shown in FIG. In this crystal structure, a plane (upper surface of the hexagonal column) whose normal is the c-axis [0001] of the hexagonal crystal that can be regarded as a hexagonal column is called a c-plane (0001), and each side wall surface of the hexagonal column is an m-plane {1 -100}. In the nitride semiconductor, since there is no symmetry plane in the c-axis direction, the polarization direction is along the c-axis direction. For this reason, the c-plane exhibits different properties on the + c axis side and the −c axis side. That is, the + c plane ((0001) plane) and the −c plane ((000-1) plane) are not equivalent planes, and have different chemical properties. On the other hand, since the m-plane is a crystal plane perpendicular to the c-plane, the normal of the m-plane is orthogonal to the polarization direction. For this reason, the m-plane is a nonpolar plane with no polarity. As described above, since each of the side wall surfaces of the hexagonal column is an m-plane, the m-plane has six types of plane orientations ((1-100), (10-10), (01-10), ( −1100), (−1010), and (0−110)), these plane orientations are plane orientations equivalent to crystal geometry, and hence are collectively referred to as {1-100}. Show.

また、第1実施形態による窒化物半導体レーザ素子100は、図2および図3に示すように、窒化物半導体基板としてのGaN基板10を備えている。このGaN基板10の成長主面10aは、m面に対してオフ角度を有する面からなる。具体的には、窒化物半導体レーザ素子100のGaN基板10は、m面に対して、a軸方向([11−20]方向)にオフ角度を有している。上記GaN基板10は、a軸方向のオフ角度に加えて、c軸方向([0001]方向)にもオフ角度を有していてもよい。   In addition, the nitride semiconductor laser device 100 according to the first embodiment includes a GaN substrate 10 as a nitride semiconductor substrate, as shown in FIGS. The main growth surface 10a of the GaN substrate 10 is a surface having an off angle with respect to the m-plane. Specifically, the GaN substrate 10 of the nitride semiconductor laser element 100 has an off-angle in the a-axis direction ([11-20] direction) with respect to the m plane. In addition to the off-angle in the a-axis direction, the GaN substrate 10 may have an off-angle in the c-axis direction ([0001] direction).

ここで、図4を参照して、GaN基板10のオフ角度についてより詳細に説明する。まず、m面に対して、a軸[11−20]方向およびc軸[0001]方向の2つの結晶軸方向を定義する。これらa軸およびc軸は、互いに垂直な関係となっているとともに、m軸に対しても互いに垂直な関係となっている。また、GaN基板10の結晶軸ベクトルが基板表面(成長主面)の法線ベクトルと一致する場合(全ての方向に対してオフ角度が0になった場合)に、a軸方向、c軸方向、m軸方向と平行となる方向をそれぞれX方向、Y方向、Z方向とする。次に、Y方向の法線を持つ第1面、および、X方向の法線を持つ第2面を考える。そして、結晶軸ベクトルを第1面および第2面に投影したときに現れる結晶軸ベクトルを、それぞれ、第1投影ベクトルおよび第2投影ベクトルとする。このときの第1投影ベクトルと法線ベクトルとのなす角θaがa軸方向のオフ角度であり、第2投影ベクトルと法線ベクトルとのなす角θcがc軸方向のオフ角度である。なお、a軸方向のオフ角度は、+方向と−方向とで、結晶的にみて同じ表面状態になるため、+方向と−方向とで同じ特性を有する。このため、絶対値で記載することができる。一方、c軸方向は、+方向と−方向とで、Ga極性面が強くなる場合と、N極性面が強くなる場合とがあり、方向により特性が異なるため、+方向と−方向とを区別して記載する。   Here, the off angle of the GaN substrate 10 will be described in more detail with reference to FIG. First, two crystal axis directions of an a-axis [11-20] direction and a c-axis [0001] direction are defined with respect to the m-plane. These a-axis and c-axis are perpendicular to each other, and are also perpendicular to the m-axis. Further, when the crystal axis vector of the GaN substrate 10 matches the normal vector of the substrate surface (growth principal surface) (when the off-angle becomes 0 with respect to all directions), the a-axis direction and the c-axis direction The directions parallel to the m-axis direction are defined as an X direction, a Y direction, and a Z direction, respectively. Next, consider a first surface having a normal in the Y direction and a second surface having a normal in the X direction. The crystal axis vectors that appear when the crystal axis vector is projected onto the first surface and the second surface are defined as a first projection vector and a second projection vector, respectively. At this time, an angle θa formed by the first projection vector and the normal vector is an off angle in the a-axis direction, and an angle θc formed by the second projection vector and the normal vector is an off-angle in the c-axis direction. The off-angle in the a-axis direction has the same characteristics in the + direction and the − direction because the + direction and the − direction have the same surface state in terms of crystal. For this reason, it can describe with an absolute value. On the other hand, the c-axis direction is a + direction and a − direction, and there are cases where the Ga polar surface becomes stronger and the N polarity surface becomes stronger, and the characteristics differ depending on the direction. Separately described.

このように、第1実施形態によるGaN基板10は、その成長主面10aが、m面{1−100}に対してa軸方向に傾斜した面となっている。   Thus, the growth main surface 10a of the GaN substrate 10 according to the first embodiment is a surface inclined in the a-axis direction with respect to the m-plane {1-100}.

また、上記GaN基板10は、m面に対するa軸方向のオフ角度の絶対値が、それぞれ、0.1度より大きい角度に調整されている。ただし、a軸方向のオフ角度が大きくなるに従い、活性層(井戸層などのInGaN層)に取り込まれるInの量が減少する傾向があるため、原料効率などの点から、a軸方向のオフ角度の絶対値は、10度以下であるのが好ましい。なお、a軸方向のオフ角度が10度以上の角度であっても、成膜は可能である。また、c軸方向にもオフ角度を有している場合には、c軸方向のオフ角度は、±0.1度より大きい角度に調整されているのが好ましい。c軸方向のオフ角度は、a軸方向のオフ角度より小さい角度に調整されているのが好ましい。   In the GaN substrate 10, the absolute value of the off angle in the a-axis direction with respect to the m-plane is adjusted to an angle larger than 0.1 degree. However, since the amount of In taken into the active layer (InGaN layer such as a well layer) tends to decrease as the off-angle in the a-axis direction increases, the off-angle in the a-axis direction from the viewpoint of raw material efficiency. The absolute value of is preferably 10 degrees or less. Note that film formation is possible even when the off angle in the a-axis direction is an angle of 10 degrees or more. When the c-axis direction also has an off-angle, the off-angle in the c-axis direction is preferably adjusted to an angle greater than ± 0.1 degrees. The off angle in the c-axis direction is preferably adjusted to be smaller than the off angle in the a-axis direction.

また、上記の場合において、a軸方向のオフ角度は、1度より大きく、かつ、10度以下の角度に調整されているのが好ましい。a軸方向のオフ角度が、このような範囲となるように調整されていれば、駆動電圧の低減効果が大きくなることに加えて、表面モフォロジーの改善効果も得られるためより好ましい。   In the above case, it is preferable that the off angle in the a-axis direction is adjusted to an angle greater than 1 degree and 10 degrees or less. It is more preferable that the off-angle in the a-axis direction is adjusted to be in such a range because the effect of reducing the driving voltage is increased and the effect of improving the surface morphology is obtained.

また、第1実施形態による窒化物半導体レーザ素子100は、上記したGaN基板10の成長主面10a上に、複数の窒化物半導体層が積層されることによって形成されている。   The nitride semiconductor laser device 100 according to the first embodiment is formed by laminating a plurality of nitride semiconductor layers on the growth main surface 10a of the GaN substrate 10 described above.

ここで、第1実施形態では、GaN基板10の成長主面10aと接する半導体層が、Inを含む窒化物半導体層(第1窒化物半導体層)から構成されている。また、Inを含む窒化物半導体層の上面と接する半導体層が、Alを含む窒化物半導体層(第2窒化物半導体層)から構成されている。   Here, in the first embodiment, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 is composed of a nitride semiconductor layer (first nitride semiconductor layer) containing In. The semiconductor layer in contact with the upper surface of the nitride semiconductor layer containing In is composed of a nitride semiconductor layer containing Al (second nitride semiconductor layer).

具体的には、第1実施形態による窒化物半導体レーザ素子100は、図2および図3に示すように、GaN基板10の成長主面10a上に、その成長主面10aと接するように、約0.1μmの厚みを有するInGaN層11が形成されている。このInGaN層11は、n型InyGa1-yN(0<y<1)から構成されており、そのIn組成比yが、たとえば、0.02に設定されている。また、InGaN層11上には、約2.2μmの厚みを有するn型Al0.06Ga0.94Nからなる下部クラッド層12が形成されている。下部クラッド層12上には、約0.1μmの厚みを有するn型GaNからなる下部ガイド層13が形成されている。下部ガイド層13上には、活性層14が形成されている。なお、InGaN層11は、本発明の「Inを含む第1窒化物半導体層」の一例であり、下部クラッド層12は、本発明の「Alを含む第2窒化物半導体層」の一例である。また、上記GaN基板10は、n型に構成されている。また、InGaN層11および下部ガイド層13は、ノンドープであってもよい。 Specifically, as shown in FIGS. 2 and 3, the nitride semiconductor laser device 100 according to the first embodiment is approximately on the growth main surface 10a of the GaN substrate 10 so as to be in contact with the growth main surface 10a. An InGaN layer 11 having a thickness of 0.1 μm is formed. The InGaN layer 11 is composed of n-type In y Ga 1-y N (0 <y <1), and the In composition ratio y is set to 0.02, for example. On the InGaN layer 11, a lower cladding layer 12 made of n-type Al 0.06 Ga 0.94 N having a thickness of about 2.2 μm is formed. A lower guide layer 13 made of n-type GaN having a thickness of about 0.1 μm is formed on the lower cladding layer 12. An active layer 14 is formed on the lower guide layer 13. The InGaN layer 11 is an example of the “first nitride semiconductor layer containing In” of the present invention, and the lower cladding layer 12 is an example of the “second nitride semiconductor layer containing Al” of the present invention. . The GaN substrate 10 is configured as an n-type. Further, the InGaN layer 11 and the lower guide layer 13 may be non-doped.

また、第1実施形態では、GaN基板10の成長主面10aと接する半導体層をInGaN層11とすることによって、層表面の表面モフォロジーが改善されて、表面モフォロジーが非常に良好な状態となっている。   In the first embodiment, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 is the InGaN layer 11, so that the surface morphology of the layer surface is improved and the surface morphology is very good. Yes.

なお、GaN基板10の成長主面10aと接する半導体層は、InGaN層11以外に、InN層であってもよい。すなわち、GaN基板10の成長主面10aと接する半導体層は、InyGa1-yN(0<y≦1)からなる窒化物半導体層から構成されていればよい。この場合のIn組成比yは、0<y≦0.1であるのがより好ましく、その時の窒化物半導体層の厚みは、0.7μm以下であるのがより好ましい。また、In組成比yが0<y≦0.5の場合には、GaN基板10の成長主面10aと接する半導体層(Inを含む窒化物半導体層)の厚みは、0.1μmより大きく、かつ、0.7μm以下であるのが好ましい。また、In組成比yが0.5<y≦1.0の場合には、GaN基板10の成長主面10aと接する半導体層(Inを含む窒化物半導体層)の厚みは、0.05μmより大きく、かつ、0.5μm以下であるのが好ましい。 In addition to the InGaN layer 11, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 may be an InN layer. That is, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 only needs to be composed of a nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1). In this case, the In composition ratio y is more preferably 0 <y ≦ 0.1, and the thickness of the nitride semiconductor layer at that time is more preferably 0.7 μm or less. When the In composition ratio y is 0 <y ≦ 0.5, the thickness of the semiconductor layer (the nitride semiconductor layer containing In) in contact with the growth main surface 10a of the GaN substrate 10 is greater than 0.1 μm, And it is preferable that it is 0.7 micrometer or less. Further, when the In composition ratio y is 0.5 <y ≦ 1.0, the thickness of the semiconductor layer (nitride semiconductor layer containing In) in contact with the growth main surface 10a of the GaN substrate 10 is from 0.05 μm. It is preferably large and 0.5 μm or less.

また、GaN基板10の成長主面10aと接する半導体層には、InyGa1-yN(0<y≦1)からなる窒化物半導体層に代えて、AlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層を用いてもよい。この場合においても、成長主面10aと接する半導体層の厚みは、0.7μm以下であるのがより好ましく、0.1μmより大きく0.5μm以下であればさらに好ましい。また、Al組成比aが0<a≦0.1、かつ、In組成比bが0<b≦0.1であれば表面モフォロジーの観点からより好ましい。このように、AlとInとを含む窒化物半導体層を、成長主面10aと接して形成することにより、低温の成長において、平坦性の高い層を形成し易くなる。 Further, instead of the nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1), Al a In b Ga c N (a + b + c) is used as the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10. = 1, 0 <a ≦ 1, 0 <b ≦ 1, 0 ≦ c <1) may be used. Also in this case, the thickness of the semiconductor layer in contact with the growth principal surface 10a is more preferably 0.7 μm or less, and further preferably more than 0.1 μm and 0.5 μm or less. Further, if the Al composition ratio a is 0 <a ≦ 0.1 and the In composition ratio b is 0 <b ≦ 0.1, it is more preferable from the viewpoint of surface morphology. Thus, by forming the nitride semiconductor layer containing Al and In in contact with the growth main surface 10a, it becomes easy to form a layer with high flatness at low temperature growth.

さらに、上記下部クラッド層12は、AlGaN以外のたとえばAlInGaNなどから構成することもできる。すなわち、上記下部クラッド層12は、AlpInqGarN(p+q+r=1、0<p≦1、0<q≦1、0≦r<1)からなる窒化物半導体から構成することができる。 Further, the lower cladding layer 12 can be made of AlInGaN other than AlGaN, for example. That is, the lower cladding layer 12 can be made of a nitride semiconductor made of Al p In q Gar r N (p + q + r = 1, 0 <p ≦ 1, 0 <q ≦ 1, 0 ≦ r <1). .

上記活性層14は、図5に示すように、井戸層14aと障壁層14bとが交互に積層された量子井戸構造を有している。   As shown in FIG. 5, the active layer 14 has a quantum well structure in which well layers 14a and barrier layers 14b are alternately stacked.

また、第1実施形態では、上記活性層14は、その障壁層14bがAlを含む窒化物半導体であるAlGaNから構成されている。具体的には、上記活性層14は、Inx1Ga1-x1Nからなる2つの井戸層14aと、Alx2Ga1-x2Nからなる3つの障壁層14bとが交互に積層された量子井戸(DQW;Double Quantum Well)構造を有している。より具体的には、活性層14は、下部ガイド層13側から、第1障壁層141b、第1井戸層141a、第2障壁層142b、第2井戸層142aおよび第3障壁層143bが順次積層されることによって形成されている。上記した2つの井戸層14a(第1井戸層141a、第2井戸層142a)は、それぞれ、約1.5nm〜約4nmの厚みに形成されている。また、第1障壁層141bは、約30nmの厚みに形成されており、第2障壁層142bは、約16nmの厚みに形成されており、第3障壁層143bは、約60nmの厚みに形成されている。すなわち、3つの障壁層14bは、それぞれ、異なる厚みに形成されている。このように構成することにより、ダークラインの発生を効果的に抑制することが可能となる。 In the first embodiment, the active layer 14 is made of AlGaN whose barrier layer 14b is a nitride semiconductor containing Al. Specifically, the active layer 14 includes a quantum well in which two well layers 14a made of In x1 Ga 1-x1 N and three barrier layers 14b made of Al x2 Ga 1-x2 N are alternately stacked. (DQW; Double Quantum Well) structure. More specifically, in the active layer 14, the first barrier layer 141b, the first well layer 141a, the second barrier layer 142b, the second well layer 142a, and the third barrier layer 143b are sequentially stacked from the lower guide layer 13 side. It is formed by being. Each of the two well layers 14a (the first well layer 141a and the second well layer 142a) is formed to a thickness of about 1.5 nm to about 4 nm. The first barrier layer 141b is formed to a thickness of about 30 nm, the second barrier layer 142b is formed to a thickness of about 16 nm, and the third barrier layer 143b is formed to a thickness of about 60 nm. ing. That is, the three barrier layers 14b are formed to have different thicknesses. With this configuration, it is possible to effectively suppress the occurrence of dark lines.

上記第1障壁層141bは、8nm以上50nm以下の厚みに形成されているのが好ましく、10nm以上40nm以下の厚みに形成されていればより好ましい。このように、第1障壁層141bを、少なくとも8nm以上の厚みに形成すれば、下部ガイド層13の成長後に成膜される第1障壁層141bの平坦性を、容易に、より良好にすることが可能となる。また、第1障壁層141bを、50nm以下の厚みに形成すれば、キャリアを効率的に注入することが可能となる。また、上記第2障壁層142bは、8nm以上30nm以下の厚みに形成されているのが好ましく、10nm以上20nm以下の厚みに形成されていればより好ましい。このように、第2障壁層142bを、少なくとも8nm以上の厚みに形成すれば、高いIn組成比を有する第1井戸層141aの成長後に成膜される第2障壁層142bの平坦性を、容易に、より良好にすることが可能となる。また、第2障壁層142bを、30nm以下の厚みに形成すれば、キャリアを効率的に注入することが可能となる。さらに、上記第3障壁層143bは、8nm以上100nm以下の厚みに形成されているのが好ましく、10nm以上80nm以下の厚みに形成されていればより好ましい。このように、第3障壁層143bを、少なくとも8nm以上の厚みに形成すれば、高いIn組成比を有する第2井戸層142aの成長後であって、後述するキャリアブロック層15の成長前に成膜される第3障壁層143bの平坦性を、容易に、より良好にすることが可能となる。また、第3障壁層143bを、100nm以下の厚みに形成すれば、キャリアを効率的に注入することが可能となる。   The first barrier layer 141b is preferably formed with a thickness of 8 nm or more and 50 nm or less, and more preferably formed with a thickness of 10 nm or more and 40 nm or less. As described above, if the first barrier layer 141b is formed to a thickness of at least 8 nm, the flatness of the first barrier layer 141b formed after the growth of the lower guide layer 13 can be easily improved. Is possible. Further, if the first barrier layer 141b is formed to a thickness of 50 nm or less, carriers can be efficiently injected. The second barrier layer 142b is preferably formed with a thickness of 8 nm or more and 30 nm or less, and more preferably formed with a thickness of 10 nm or more and 20 nm or less. As described above, when the second barrier layer 142b is formed to a thickness of at least 8 nm or more, the flatness of the second barrier layer 142b formed after the growth of the first well layer 141a having a high In composition ratio can be easily achieved. Furthermore, it becomes possible to make it better. In addition, if the second barrier layer 142b is formed to a thickness of 30 nm or less, carriers can be efficiently injected. Furthermore, the third barrier layer 143b is preferably formed to a thickness of 8 nm to 100 nm, and more preferably 10 nm to 80 nm. In this way, if the third barrier layer 143b is formed to a thickness of at least 8 nm or more, it is formed after the growth of the second well layer 142a having a high In composition ratio and before the growth of the carrier block layer 15 described later. The flatness of the third barrier layer 143b to be formed can be easily improved. Further, if the third barrier layer 143b is formed to a thickness of 100 nm or less, carriers can be efficiently injected.

なお、第1実施形態では、井戸層の層数は2層であるが、井戸層の層数が2層より多くなった場合(たとえば、3層または4層となった場合)、第1障壁層とは、基板に最も近い井戸層の下層側(基板側)に形成される初めの障壁層と定義することができる。また、第2障壁層とは、井戸層間に挟まれた障壁層と定義することができる。さらに、第3障壁層とは、基板から最も離れた井戸層(最終井戸層)上に形成される障壁層と定義することができる。第1障壁層、第2障壁層および第3障壁層を、このように定義することで、井戸層が2層以上形成されている場合でも、上記した障壁層の好ましい層厚条件を適用することが可能となる。そして、このような条件を満たしていれば、上記のような効果が得られるため、好ましい。   In the first embodiment, the number of well layers is two. However, when the number of well layers is greater than two (for example, three or four layers), the first barrier is provided. The layer can be defined as an initial barrier layer formed on the lower layer side (substrate side) of the well layer closest to the substrate. The second barrier layer can be defined as a barrier layer sandwiched between well layers. Furthermore, the third barrier layer can be defined as a barrier layer formed on a well layer (final well layer) farthest from the substrate. By defining the first barrier layer, the second barrier layer, and the third barrier layer in this way, even when two or more well layers are formed, the preferable layer thickness conditions of the barrier layer described above are applied. Is possible. And if such conditions are satisfied, the above effects are obtained, which is preferable.

また、上記障壁層は、AlGaN以外にAlInGaNから構成されていてもよい。AlとInを含む障壁層の場合は、低温において平坦性の高い膜を形成しやすいという利点がある。また、井戸層の数が2層以上の場合、井戸層の間に挟まれた障壁層(第1実施形態では第2障壁層)にGaN層を用いなければ、障壁層をAlGaN/AlInGaNや、AlInGaN/AlGaNなどの2層構造、AlInGaN/AlGaN/AlInGaN、AlInGaN/InGaN/AlInGaN、および、AlGaN/InGaN/AlGaNなどの多層構造としてもよい。さらに、井戸層が1層の場合には、井戸層に接する上部の層(基板と反対側、第二障壁層)がAlInGaN層であると好ましい。このように障壁層を形成することで、ダークラインの発生を効果的に抑制することが可能となる。   The barrier layer may be made of AlInGaN in addition to AlGaN. In the case of a barrier layer containing Al and In, there is an advantage that a film having high flatness can be easily formed at a low temperature. Further, when the number of well layers is two or more, if the GaN layer is not used for the barrier layer sandwiched between the well layers (the second barrier layer in the first embodiment), the barrier layer may be AlGaN / AlInGaN, A two-layer structure such as AlInGaN / AlGaN, or a multilayer structure such as AlInGaN / AlGaN / AlInGaN, AlInGaN / InGaN / AlInGaN, and AlGaN / InGaN / AlGaN may be used. Furthermore, when the number of well layers is one, it is preferable that the upper layer in contact with the well layers (the side opposite to the substrate, the second barrier layer) is an AlInGaN layer. By forming the barrier layer in this way, it is possible to effectively suppress the generation of dark lines.

また、第1実施形態では、活性層14を構成する井戸層14aのIn組成比x1は、0.15以上0.45以下(たとえば、0.2〜0.25)に構成されている。活性層14の障壁層14bは、AlGaN(Alx2Ga1-x2N)から構成されており、そのAl組成比x2が、たとえば、0<x2≦0.08とされている。このように、AlGaN(Alx2Ga1-x2N)からなる障壁層14bのAl組成比x2を0.08以下にすることで、光閉じ込めを効率よく行うことが可能となる。また、上記障壁層14bをAlGaNから構成することにより、従来のように、障壁層をGaNやInGaNから構成する場合に比べて、発光効率を向上させることが可能となる。特に、井戸層14aのIn組成比x1が0.15以上0.45以下の条件において、発光効率の改善傾向が高い。 Moreover, in 1st Embodiment, In composition ratio x1 of the well layer 14a which comprises the active layer 14 is comprised 0.15 or more and 0.45 or less (for example, 0.2-0.25). The barrier layer 14b of the active layer 14 is made of AlGaN (Al x2 Ga 1-x2 N), and the Al composition ratio x2 is, for example, 0 <x2 ≦ 0.08. Thus, by making the Al composition ratio x2 of the barrier layer 14b made of AlGaN (Al x2 Ga 1 -x2 N) 0.08 or less, light confinement can be performed efficiently. In addition, by forming the barrier layer 14b from AlGaN, it is possible to improve the light emission efficiency as compared with the conventional case where the barrier layer is formed from GaN or InGaN. In particular, when the In composition ratio x1 of the well layer 14a is not less than 0.15 and not more than 0.45, the tendency to improve the light emission efficiency is high.

これは、井戸層のIn組成比が高い場合、障壁層にAlを含む窒化物半導体層(たとえば、AlGaN層やAlInGaN層など)を用いることで、m面を成長主面とする窒化物半導体基板を用いた発光素子で特異に観察されるダークラインを抑制することが可能となり、発光効率が向上したものと考えられる。   This is because, when the In composition ratio of the well layer is high, a nitride semiconductor layer containing Al as a barrier layer (for example, an AlGaN layer, an AlInGaN layer, etc.) is used to form a nitride semiconductor substrate having an m-plane as a growth main surface. It is possible to suppress dark lines that are specifically observed with a light-emitting element using the light-emitting element, which is considered to improve luminous efficiency.

ここで、通常、井戸層としては、In組成比が大きな領域(x1≧0.15)では、3nm程度の厚みに設定されることが多い。しかしながら、m面に対してa軸方向にオフ角度を有するGaN基板10上に、Alを含む窒化物半導体(たとえば、AlGaNなど)からなる障壁層を形成した場合、井戸層の厚みを4.0nm以上に設定することも可能である。この理由としては、ダークラインの発生抑制効果や活性層を保護する効果などが得られるためであると考えられる。さらに、上記GaN基板10を用いることによって、層表面の平坦性が向上し、面内においてIn組成が非常に均一になる。このため、井戸層の厚みが大きい場合でも、In組成の高い局所領域が形成され難くなる。そのため、これによっても、井戸層の厚膜化が可能になると考えられる。   Here, in general, the well layer is often set to a thickness of about 3 nm in a region where the In composition ratio is large (x1 ≧ 0.15). However, when a barrier layer made of a nitride semiconductor containing Al (for example, AlGaN) is formed on the GaN substrate 10 having an off angle in the a-axis direction with respect to the m-plane, the thickness of the well layer is 4.0 nm. It is also possible to set as described above. The reason is considered to be that the effect of suppressing the generation of dark lines and the effect of protecting the active layer are obtained. Furthermore, the use of the GaN substrate 10 improves the flatness of the layer surface and makes the In composition very uniform in the plane. For this reason, even when the thickness of the well layer is large, it is difficult to form a local region having a high In composition. For this reason, it is considered that the well layer can be made thicker.

また、井戸層の厚みが、8nmより大きくなるとミスフィット転位が多数発生する場合がある。このため、井戸層の厚みは、8nm以下であるのが好ましい。さらには、2.5nm程度〜4.0nm程度の範囲に設定されているのが好ましい。   Moreover, when the thickness of the well layer is larger than 8 nm, many misfit dislocations may occur. For this reason, the thickness of the well layer is preferably 8 nm or less. Further, it is preferably set in the range of about 2.5 nm to about 4.0 nm.

また、同様の理由により、井戸層の厚みを1.5nm程度〜4.0nm程度の範囲に設定した場合、Alを含む窒化物半導体(たとえば、AlGaNなど)から障壁層を構成することで、井戸層の層数を増やすことができる。たとえば、窒化物半導体レーザ素子において、従来の活性層構造を採用した場合、3層以上の井戸層を形成することによって、発光効率が大幅に劣化する。その一方、Alを含む窒化物半導体から障壁層を構成することによって、井戸層を5層形成した場合でも、発光効率の劣化が抑制される。また、発光ダイオード素子(LED)では、Alを含む窒化物半導体から障壁層を構成することによって、井戸層を8層形成した場合でも、発光効率の劣化が抑制される。発光ダイオード素子は、半導体レーザ素子に比べて、p型半導体層の層厚が薄いことや、p型半導体層の成膜時に活性層に与える熱ダメージが小さいことなどの理由により、半導体レーザ素子よりも活性層(井戸層)の多層化が容易である。   For the same reason, when the thickness of the well layer is set in the range of about 1.5 nm to about 4.0 nm, the well layer is formed by forming the barrier layer from a nitride semiconductor containing Al (for example, AlGaN). The number of layers can be increased. For example, when a conventional active layer structure is employed in a nitride semiconductor laser element, the light emission efficiency is significantly deteriorated by forming three or more well layers. On the other hand, by forming the barrier layer from a nitride semiconductor containing Al, even when five well layers are formed, deterioration of light emission efficiency is suppressed. Further, in the light emitting diode element (LED), by forming the barrier layer from a nitride semiconductor containing Al, deterioration of the light emission efficiency is suppressed even when eight well layers are formed. The light-emitting diode element has a thickness smaller than that of the semiconductor laser element, and the thermal damage given to the active layer during the formation of the p-type semiconductor layer is smaller than that of the semiconductor laser element. However, the active layer (well layer) can be easily multi-layered.

なお、活性層の井戸層は、量子井戸を意図して作製されるものであり、結果として、層厚が数nm以下の範囲で揺らいでいる場合や、局所的に、ドット化している場合も含む。   Note that the well layer of the active layer is intended to be a quantum well, and as a result, the layer thickness may fluctuate within a range of several nm or less, or may be locally doted. Including.

また、上記障壁層14bをAlGaNやAlInGaNなどのAlを含む窒化物半導体から構成した場合に発光効率が向上する理由としては、以下のように考えられる。すなわち、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板では、Alを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層、AlInN層など)を形成すると、表面モフォロジーが良化する。このため、m面に対してa軸方向にオフ角度を有する窒化物半導体基板は、平坦性および結晶性の良好な、Alを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層、AlInN層など)を成膜するのに非常に適した無極性基板であるといえる。そのため、活性層の障壁層を、Alを含む窒化物半導体(たとえば、AlGaN層、AlInGaN層、AlInN層など)から構成することによって、障壁層の平坦性が向上し、高い平坦性を有する障壁層上に井戸層を形成することで、井戸層の結晶性が向上するためであると考えられる。また、このように障壁層を形成することで、ダークラインの発生を効果的に抑制することが可能となる。   The reason why the light emission efficiency is improved when the barrier layer 14b is made of a nitride semiconductor containing Al, such as AlGaN or AlInGaN, is considered as follows. That is, in a nitride semiconductor substrate whose main growth surface is a plane having an off-angle in the a-axis direction with respect to the m plane, a nitride semiconductor layer containing Al (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc.) is formed. Then, the surface morphology is improved. For this reason, a nitride semiconductor substrate having an off-angle in the a-axis direction with respect to the m-plane is a nitride semiconductor layer containing Al having good flatness and crystallinity (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc. It can be said that this is a non-polar substrate that is very suitable for film formation. Therefore, the barrier layer of the active layer is made of a nitride semiconductor containing Al (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc.), thereby improving the flatness of the barrier layer and having a high flatness. It is considered that the crystallinity of the well layer is improved by forming the well layer thereon. In addition, by forming the barrier layer in this way, it is possible to effectively suppress the generation of dark lines.

活性層の障壁層を、Alを含む窒化物半導体(たとえば、AlGaN層、AlInGaN層、AlInN層など)から構成する場合、上記のように、井戸層はInGaNから構成されているのが好ましい。   When the barrier layer of the active layer is composed of a nitride semiconductor containing Al (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc.), the well layer is preferably composed of InGaN as described above.

上記活性層14上には、図2および図3に示すように、40nm以下(たとえば、約12nm)の厚みを有するp型AlyGa1-yN(0<y<1)からなるキャリアブロック層15が形成されている。このキャリアブロック層15は、そのAl組成比yが0.08以上0.35以下(たとえば、約0.15)となるように構成されている。また、キャリアブロック層15上には、凸部と、凸部以外の平坦部とを有するp型Al0.01Ga0.99Nからなる上部ガイド層16が形成されている。この上部ガイド層16は、クラッド層よりもAl組成比が小さくなるように構成されている。また、上部ガイド層16の凸部上には、約0.5μmの厚みを有するp型Al0.06Ga0.94Nからなる上部クラッド層17が形成されている。上部クラッド層17上には、約0.1μmの厚みを有するp型Al0.01Ga0.99Nからなるコンタクト層18が形成されている。そして、コンタクト層18と上部クラッド層17と上部ガイド層16の凸部とによって、約1μm〜約10μm(たとえば約1.5μm)の幅を有するストライプ状(細長状)のリッジ部19が構成されている。このリッジ部19は、図6に示すように、Y方向(略c軸[0001]方向)に延びるように形成されている。なお、p型半導体層(キャリアブロック層15、上部ガイド層16、上部クラッド層17およびコンタクト層18)には、p型不純物としてMgがドープされている。 As shown in FIGS. 2 and 3, a carrier block made of p-type Al y Ga 1-y N (0 <y <1) having a thickness of 40 nm or less (for example, about 12 nm) is formed on the active layer 14. Layer 15 is formed. The carrier block layer 15 is configured such that the Al composition ratio y is 0.08 or more and 0.35 or less (for example, about 0.15). An upper guide layer 16 made of p-type Al 0.01 Ga 0.99 N having a convex portion and a flat portion other than the convex portion is formed on the carrier block layer 15. The upper guide layer 16 is configured so that the Al composition ratio is smaller than that of the cladding layer. An upper cladding layer 17 made of p-type Al 0.06 Ga 0.94 N having a thickness of about 0.5 μm is formed on the convex portion of the upper guide layer 16. A contact layer 18 made of p-type Al 0.01 Ga 0.99 N having a thickness of about 0.1 μm is formed on the upper cladding layer 17. The contact layer 18, the upper cladding layer 17, and the convex portions of the upper guide layer 16 form a striped (elongated) ridge portion 19 having a width of about 1 μm to about 10 μm (for example, about 1.5 μm). ing. As shown in FIG. 6, the ridge portion 19 is formed to extend in the Y direction (substantially c-axis [0001] direction). The p-type semiconductor layer (carrier block layer 15, upper guide layer 16, upper clad layer 17 and contact layer 18) is doped with Mg as a p-type impurity.

ここで、上記コンタクト層18は、GaNから構成することも十分可能であるが、Alを含む窒化物半導体層(たとえば、AlGaN、AlInGaN、AlInN)から構成することで、表面モフォロジーが良化し、層厚の面内分布が改善する。このため、上記のように、コンタクト層18は、Alを含む窒化物半導体層から構成されているのが好ましい。   Here, the contact layer 18 can be sufficiently composed of GaN, but by being composed of a nitride semiconductor layer containing Al (for example, AlGaN, AlInGaN, AlInN), the surface morphology is improved, and the layer The in-plane distribution of thickness is improved. Therefore, as described above, the contact layer 18 is preferably composed of a nitride semiconductor layer containing Al.

また、図5に示すように、キャリアブロック層15と井戸層14a(最もキャリアブロック層15側の井戸層14a(142a))との間の距離hは、キャリアの井戸層14aへの注入効率を向上させるために、約60nmに設定されている。第1実施形態では、上記距離hは、第3障壁層143bの厚みと同じになっている。   In addition, as shown in FIG. 5, the distance h between the carrier block layer 15 and the well layer 14a (the well layer 14a (142a) closest to the carrier block layer 15) is the efficiency of carrier injection into the well layer 14a. In order to improve, it is set to about 60 nm. In the first embodiment, the distance h is the same as the thickness of the third barrier layer 143b.

なお、キャリアブロック層15と井戸層14aとの間の距離hを200nm以上とすれば、キャリアブロック層15から活性層14までキャリアが拡散していくときに電流が広がるため、輝点状発光が若干抑制される。その一方、m面に対してa軸方向にオフ角度が設けられた成長主面10aを有する上記GaN基板10を用いれば、キャリアブロック層15と井戸層14aとの間の距離hを、200nm以上としなくても、輝点状発光を効果的に抑制することができる。たとえば、キャリアブロック層15と井戸層14aとの間の距離hを、120nmよりも短くした場合でも、輝点状発光を効果的に抑制することができる。キャリアブロック層15と井戸層14aとの間の距離hは、短い方がキャリアの井戸層14aへの注入効率が向上するため好ましい。このため、キャリアブロック層15と井戸層14aとの間の距離hを、120nmより短くすることにより、キャリアの井戸層14aへの注入効率を向上させることができる。   Note that if the distance h between the carrier block layer 15 and the well layer 14a is 200 nm or more, the current spreads when carriers diffuse from the carrier block layer 15 to the active layer 14, so that bright spot light emission occurs. Slightly suppressed. On the other hand, if the GaN substrate 10 having the growth main surface 10a having an off-angle in the a-axis direction with respect to the m-plane is used, the distance h between the carrier block layer 15 and the well layer 14a is 200 nm or more. Even if not, bright spot light emission can be effectively suppressed. For example, even when the distance h between the carrier block layer 15 and the well layer 14a is shorter than 120 nm, bright spot light emission can be effectively suppressed. A shorter distance h between the carrier block layer 15 and the well layer 14a is preferable because the injection efficiency of carriers into the well layer 14a is improved. Therefore, the efficiency of carrier injection into the well layer 14a can be improved by making the distance h between the carrier block layer 15 and the well layer 14a shorter than 120 nm.

また、第1実施形態による窒化物半導体レーザ素子100では、図2および図3に示すように、リッジ部19の両脇に、電流狭窄を行うための絶縁層20が形成されている。具体的には、上部ガイド層16上、上部クラッド層17の側面上およびコンタクト層18の側面上に、約0.1μm〜約0.3μm(たとえば約0.15μm)の厚みを有するSiO2からなる絶縁層20が形成されている。 In the nitride semiconductor laser device 100 according to the first embodiment, as shown in FIGS. 2 and 3, insulating layers 20 for current confinement are formed on both sides of the ridge portion 19. Specifically, from SiO 2 having a thickness of about 0.1 μm to about 0.3 μm (for example, about 0.15 μm) on the upper guide layer 16, the side surface of the upper cladding layer 17, and the side surface of the contact layer 18. An insulating layer 20 is formed.

絶縁層20およびコンタクト層18の上面上には、コンタクト層18の一部を覆うように、p側電極21が形成されている。このp側電極21は、コンタクト層18を覆っている部分において、コンタクト層18と直接接触している。また、p側電極21は、絶縁層20(コンタクト層18)側から約15nmの厚みを有するPd層(図示せず)、約15nmの厚みを有するPt層(図示せず)および約200nmの厚みを有するAu層(図示せず)が順次積層された多層構造からなる。   A p-side electrode 21 is formed on the upper surfaces of the insulating layer 20 and the contact layer 18 so as to cover a part of the contact layer 18. The p-side electrode 21 is in direct contact with the contact layer 18 in a portion covering the contact layer 18. The p-side electrode 21 includes a Pd layer (not shown) having a thickness of about 15 nm, a Pt layer (not shown) having a thickness of about 15 nm, and a thickness of about 200 nm from the insulating layer 20 (contact layer 18) side. It has a multi-layer structure in which Au layers (not shown) having layers are sequentially stacked.

また、GaN基板10の裏面上には、GaN基板10の裏面側から順に、約5nmの厚みを有するHf層(図示せず)および約150nmの厚みを有するAl層(図示せず)が順次積層された多層構造からなるn側電極22が形成されている。また、n側電極22上には、n側電極22側から順に、約36nmの厚みを有するMo層(図示せず)、約18nmの厚みを有するPt層(図示せず)および約200nmの厚みを有するAu層(図示せず)が順次積層された多層構造からなるメタライズ層23が形成されている。   On the back surface of the GaN substrate 10, an Hf layer (not shown) having a thickness of about 5 nm and an Al layer (not shown) having a thickness of about 150 nm are sequentially stacked from the back side of the GaN substrate 10. An n-side electrode 22 having a multilayered structure is formed. On the n-side electrode 22, a Mo layer (not shown) having a thickness of about 36 nm, a Pt layer (not shown) having a thickness of about 18 nm, and a thickness of about 200 nm are sequentially formed from the n-side electrode 22 side. There is formed a metallized layer 23 having a multilayer structure in which Au layers (not shown) having layers are sequentially stacked.

さらに、第1実施形態による窒化物半導体レーザ素子100は、図3および図6に示すように、レーザ光が出射される光出射面30aと、光出射面30aと対向する光反射面30bとを含む一対の共振器面30を有している。上記光出射面30aには、たとえば、反射率5%〜80%の出射側コーティング膜(図示せず)が形成されている。一方、上記光反射面30bには、たとえば、反射率95%の反射側コーティング膜(図示せず)が形成されている。なお、出射側コーティング膜の反射率は、発振出力により所望の値に調整されている。また、出射側コーティング膜は、たとえば、半導体の出射面から順に、アルミニウムの酸窒化膜または窒化膜であるAlOx1-x(0≦x≦1):膜厚30nm/Al23(膜厚:215nm)で構成されており、反射側コーティング膜は、たとえば、SiO2、TiO2などの多層膜から構成されている。上記以外の材料として、たとえば、SiN、ZrO2、Ta25、MgF2などの誘電体膜を用いてもよい。また、光出射面側の膜構成として、AlOx1-x(0≦x≦1):膜厚12nm/シリコンの窒化膜であるSiN(膜厚:100nm)を用いても良い。 Furthermore, as shown in FIGS. 3 and 6, the nitride semiconductor laser device 100 according to the first embodiment includes a light emitting surface 30a from which laser light is emitted and a light reflecting surface 30b facing the light emitting surface 30a. A pair of resonator surfaces 30 is included. On the light exit surface 30a, for example, an exit side coating film (not shown) having a reflectance of 5% to 80% is formed. On the other hand, for example, a reflection side coating film (not shown) having a reflectance of 95% is formed on the light reflecting surface 30b. The reflectance of the exit side coating film is adjusted to a desired value by the oscillation output. In addition, the emission side coating film is, for example, aluminum oxynitride film or nitride film of AlO x N 1-x (0 ≦ x ≦ 1): film thickness 30 nm / Al 2 O 3 (in order from the semiconductor emission surface. The reflection side coating film is composed of a multilayer film such as SiO 2 or TiO 2 . For example, a dielectric film such as SiN, ZrO 2 , Ta 2 O 5 , or MgF 2 may be used as a material other than the above. As the film configuration on the light emitting surface side, AlO x N 1-x (0 ≦ x ≦ 1): film thickness 12 nm / SiN which is a silicon nitride film (film thickness: 100 nm) may be used.

上記のように、m面の窒化物半導体基板の劈開端面(第1実施形態ではc面)、もしくは気相エッチング、液相エッチングによりエッチングされたエッチング端面に、アルミニウムの酸窒化膜または窒化膜であるAlOx1-x(0≦x≦1)を形成することで、半導体、出射側コーティング膜の界面での非発光再結合の割合を大幅に低減でき、COD(Catastrophic Optical Damage)レベルを格段に向上させることができる。さらにアルミニウムの酸窒化膜または窒化膜であるAlOx1-x(0≦x≦1)は、窒化物半導体と同じ六方晶の結晶であると、より好ましい。さらには、窒化物半導体と結晶軸が揃った状態で結晶化していると、非発光再結合の割合がさらに低減し、CODレベルがさらに向上するため、より好ましい。また、光出射面側の反射率を大きくするために、上記コーティング膜の上にシリコンの酸化膜、アルミニウムの酸化膜、チタニウムの酸化膜、タンタルの酸化膜、ジルコニウムの酸化膜、シリコン窒化膜、などを積層した積層膜を形成してもよい。 As described above, the cleaved end face (c face in the first embodiment) of the m-plane nitride semiconductor substrate, or the etched end face etched by vapor phase etching or liquid phase etching is made of an aluminum oxynitride film or nitride film. By forming a certain AlO x N 1-x (0 ≦ x ≦ 1), the ratio of non-radiative recombination at the interface between the semiconductor and the emission side coating film can be greatly reduced, and the level of COD (catalytic optical damage) is increased. It can be improved significantly. Further, AlO x N 1-x (0 ≦ x ≦ 1) which is an aluminum oxynitride film or nitride film is more preferably the same hexagonal crystal as the nitride semiconductor. Furthermore, it is more preferable to crystallize with the nitride semiconductor aligned with the crystal axis because the ratio of non-radiative recombination is further reduced and the COD level is further improved. In order to increase the reflectance on the light emitting surface side, a silicon oxide film, an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a zirconium oxide film, a silicon nitride film, A laminated film in which these are laminated may be formed.

また、第1実施形態による窒化物半導体レーザ素子100は、図6に示すように、共振器面30と直交する方向(Y方向(略c軸[0001]方向))に、約300μm〜約1800μm(たとえば、約600μm)の長さL(チップ長L(共振器長L))を有するとともに、共振器面30に沿った方向(X方向(略a軸[11−20]方向))に、約150μm〜約600μm(たとえば、約400μm)の幅W(チップ幅W)を有している。   In addition, as shown in FIG. 6, the nitride semiconductor laser device 100 according to the first embodiment is about 300 μm to about 1800 μm in a direction orthogonal to the resonator plane 30 (Y direction (substantially c-axis [0001] direction)). (For example, about 600 μm) and a length L (chip length L (resonator length L)) in a direction along the resonator surface 30 (X direction (approximately a-axis [11-20] direction)), It has a width W (chip width W) of about 150 μm to about 600 μm (for example, about 400 μm).

なお、第1実施形態では、m面に対してa軸方向にオフ角度を有する面を成長主面10aとするGaN基板10を用いることによって、比較的良好な端面形成が可能となっている。このため、上記一対の共振器面30は、比較的良好な端面に形成されている。   In the first embodiment, a relatively good end face can be formed by using the GaN substrate 10 in which the growth main surface 10a is a surface having an off angle in the a-axis direction with respect to the m-plane. For this reason, the pair of resonator surfaces 30 are formed on relatively good end surfaces.

第1実施形態では、上記のように、m面に対してa軸方向にオフ角度を有する面を、GaN基板10の成長主面10aとすることによって、EL発光パターンの輝点状化、面内の波長ムラを抑制することができる。すなわち、このように構成することによって、EL発光パターンを改善することができる。これにより、窒化物半導体レーザ素子の発光効率を向上させることができる。また、発光効率を向上させることによって、窒化物半導体レーザ素子100の輝度を高めることができる。なお、上記のような輝点状発光の抑制効果が得られる理由として、GaN基板10の成長主面10aがm面に対してa軸方向のオフ角度を持つことで、成長主面10a上に活性層14(井戸層14a)を成長させる際に、In原子のマイグレーションの方向が変化し、In組成比の高い(In供給量が多い)条件でもInの凝集が抑制されたためであると考えられる。また、活性層14上に形成されるp型半導体層の成長モードも変化するため、p型不純物であるMgの活性化率も向上し、p型半導体層が低抵抗化することも理由の一つと考えられる。なお、p型半導体層が低抵抗化することにより、電流を均一に注入し易くなるので、これによりEL発光パターンが均一化する。   In the first embodiment, as described above, the surface having an off-angle in the a-axis direction with respect to the m-plane is the growth main surface 10a of the GaN substrate 10, thereby making the EL light emission pattern a bright spot-like surface. The wavelength unevenness inside can be suppressed. That is, with this configuration, the EL light emission pattern can be improved. Thereby, the light emission efficiency of the nitride semiconductor laser element can be improved. In addition, the luminance of the nitride semiconductor laser device 100 can be increased by improving the light emission efficiency. The reason why the bright spot-like light emission suppression effect is obtained is that the growth main surface 10a of the GaN substrate 10 has an off-angle in the a-axis direction with respect to the m-plane, so that the growth main surface 10a is on the growth main surface 10a. It is considered that when the active layer 14 (well layer 14a) is grown, the direction of migration of In atoms changes, and aggregation of In is suppressed even under conditions where the In composition ratio is high (In supply amount is large). . In addition, since the growth mode of the p-type semiconductor layer formed on the active layer 14 also changes, the activation rate of Mg, which is a p-type impurity, is improved, and the resistance of the p-type semiconductor layer is reduced. It is thought that. In addition, since the p-type semiconductor layer has a low resistance, it becomes easy to inject a current uniformly, thereby making the EL light emission pattern uniform.

また、第1実施形態では、EL発光パターンの輝点状化を抑制することによって、EL発光パターンを均一化することができるので、駆動電圧を低減することもできる。なお、輝点状発光を抑制することによって、均一発光のEL発光パターンを得ることができるので、窒化物半導体レーザ素子の形成において、ゲインを高めることができる。   In the first embodiment, since the EL light emission pattern can be made uniform by suppressing the brightening of the EL light emission pattern, the driving voltage can also be reduced. It should be noted that by suppressing the bright spot light emission, an EL light emission pattern with uniform light emission can be obtained, so that the gain can be increased in the formation of the nitride semiconductor laser element.

また、第1実施形態では、m面に対してa軸方向にオフ角度を有する面を成長主面10aとするGaN基板10を用いるとともに、その成長主面10a上に、成長主面10aと接するようにInGaN層11を形成することによって、InGaN層11の面内層厚分布を均一化することができる。加えて、InGaN層11上に積層される窒化物半導体層においても、面内層厚分布を均一化することができる。これにより、良好な表面モフォロジーを得ることができる。なお、表面モフォロジーを良好にすることによって、素子特性のバラツキを低減することができるので、製造歩留まりを向上させることができる。これにより、規格の範囲内の特性を有する素子を容易に得ることができる。また、表面モフォロジーを良好にすることによって、素子特性および信頼性を向上させることもできる。   In the first embodiment, the GaN substrate 10 having the growth main surface 10a as a surface having an off angle in the a-axis direction with respect to the m-plane is used, and the growth main surface 10a is in contact with the growth main surface 10a. By forming the InGaN layer 11 as described above, the in-plane layer thickness distribution of the InGaN layer 11 can be made uniform. In addition, even in the nitride semiconductor layer stacked on the InGaN layer 11, the in-plane layer thickness distribution can be made uniform. Thereby, a favorable surface morphology can be obtained. Note that, by improving the surface morphology, variation in element characteristics can be reduced, so that the manufacturing yield can be improved. Thereby, an element having characteristics within the standard range can be easily obtained. In addition, by improving the surface morphology, device characteristics and reliability can be improved.

また、第1実施形態では、GaN基板10上に、成長主面10aと接するようにInGaN層11を形成することによって、このInGaN層11が、GaN基板10からの転位などの悪影響を低減するバッファ層として機能する。このため、これによっても、発光効率を向上させることができるとともに、素子特性および信頼性を向上させることができる。   In the first embodiment, the InGaN layer 11 is formed on the GaN substrate 10 so as to be in contact with the main growth surface 10a, so that the InGaN layer 11 can reduce the adverse effects such as dislocation from the GaN substrate 10. Acts as a layer. For this reason, it is possible to improve the light emission efficiency and improve the element characteristics and reliability.

さらに、第1実施形態では、InGaN層11を成長主面10aと接するようにGaN基板10上に形成することによって、このInGaN層11により、InGaN層11上に積層される窒化物半導体層の歪みを緩和することができる。これにより、InGaN層11上に積層される窒化物半導体層が、Alを含む窒化物半導体層を有する場合でも、クラックが発生するのを抑制することができる。   Furthermore, in the first embodiment, the InGaN layer 11 is formed on the GaN substrate 10 so as to be in contact with the growth main surface 10 a, so that the strain of the nitride semiconductor layer stacked on the InGaN layer 11 is formed by the InGaN layer 11. Can be relaxed. Thereby, even when the nitride semiconductor layer laminated | stacked on the InGaN layer 11 has the nitride semiconductor layer containing Al, it can suppress that a crack generate | occur | produces.

また、第1実施形態では、InGaN層11上に、このInGaN層11の上面と接するように、AlGaNからなる下部クラッド層12を形成することによって、InGaN層11と下部クラッド層12との界面を非常に良好にすることができる。すなわち、界面の急峻性を向上させることができる。これにより、平坦に積層されたInGaN層11上に、非常に平坦な下部クラッド層12を積層することができるので、活性層14とGaN基板10との間に介在する下地層として、非常に平坦で良好な半導体層を形成することができる。   In the first embodiment, the lower cladding layer 12 made of AlGaN is formed on the InGaN layer 11 so as to be in contact with the upper surface of the InGaN layer 11, so that the interface between the InGaN layer 11 and the lower cladding layer 12 is formed. Can be very good. That is, the steepness of the interface can be improved. As a result, a very flat lower cladding layer 12 can be stacked on the flatly stacked InGaN layer 11, so that the underlying layer interposed between the active layer 14 and the GaN substrate 10 is very flat. A good semiconductor layer can be formed.

なお、上記第1実施形態において、GaN基板10の成長主面10aと接する半導体層を、InyGa1-yN(0<y≦1)からなる窒化物半導体層、または、AlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層とした場合でも、InGaN層11を形成した場合と同様の効果を得ることができる。 In the first embodiment, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 is a nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1) or Al a In b. Even when the nitride semiconductor layer is made of Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <b ≦ 1, 0 ≦ c <1), the same effect as that obtained when the InGaN layer 11 is formed is obtained. be able to.

また、GaN基板10の成長主面10aと接する半導体層が、InyGa1-yN(0<y≦1)からなる窒化物半導体層の場合でも、この窒化物半導体層を、基板からの悪影響を低減するバッファ層として機能させることができる。バッファ層としての効果のみを考慮した場合、InyGa1-yN(0<y≦1)からなる窒化物半導体層の厚みが1.0μm程度まで、上記効果が得られるが、平坦性をも考慮すると、InyGa1-yN(0<y≦1)からなる窒化物半導体層の厚みは、0.7μm以下に設定されているのが好ましい。 Even when the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 is a nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1), the nitride semiconductor layer is separated from the substrate. It can function as a buffer layer that reduces adverse effects. Considering only the effect as the buffer layer, the above effect can be obtained until the thickness of the nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1) is about 1.0 μm. In view of this, the thickness of the nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1) is preferably set to 0.7 μm or less.

さらに、GaN基板10の成長主面10aと接する半導体層に、InyGa1-yN(0<y≦1)からなる窒化物半導体層を用いた場合、活性層14を構成する井戸層14aのIn組成比x1が0.10以上0.45以下の範囲でも発光効率の改善効果を得ることができる。また、井戸層14aのIn組成比x1が0.15以上0.45以下の範囲で、発光効率の改善効果を効果的に得ることができる。これは、活性層14のIn組成比x1が高い場合には、GaN基板10からの影響を抑制したり、活性層14とGaN基板10との間に形成される窒化物半導体層の影響を抑制したりすることが、より良質な活性層14を形成する上で重要となるためである。 Further, when a nitride semiconductor layer made of In y Ga 1-y N (0 <y ≦ 1) is used as the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10, the well layer 14a constituting the active layer 14 Even if the In composition ratio x1 is in the range of 0.10 or more and 0.45 or less, the effect of improving the luminous efficiency can be obtained. In addition, when the In composition ratio x1 of the well layer 14a is in the range of 0.15 to 0.45, the effect of improving the light emission efficiency can be effectively obtained. This is because when the In composition ratio x1 of the active layer 14 is high, the influence from the GaN substrate 10 is suppressed, or the influence of the nitride semiconductor layer formed between the active layer 14 and the GaN substrate 10 is suppressed. This is because it becomes important to form a higher quality active layer 14.

また、上記第1実施形態において、GaN基板10の成長主面10aと接する半導体層(Inを含む窒化物半導体層)を、AlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層とするとともに、その層上に接して形成される半導体層(Alを含む窒化物半導体層)を、AlpInqGarN(p+q+r=1、0<p≦1、0<q≦1、0≦r<1)からなる窒化物半導体層とした場合に、GaN基板10の成長主面10aと接する半導体層(AlaInbGacN層)のIn組成比bは、0<b≦0.1、かつ、b>qの関係を満たすように構成されているのが好ましい。加えて、GaN基板10の成長主面10aと接する半導体層(AlaInbGacN層)のAl組成比aが、0<a≦0.1、かつ、a<pの関係を満たすように構成されていればより好ましい。 In the first embodiment, a semiconductor layer (a nitride semiconductor layer containing In) in contact with the growth main surface 10a of the GaN substrate 10 is formed of Al a In b Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <with a b ≦ 1,0 ≦ c <1) made of a nitride semiconductor layer, a semiconductor layer formed in contact with the layer on the (nitride semiconductor layer containing Al), Al p in q Ga r When the nitride semiconductor layer is made of N (p + q + r = 1, 0 <p ≦ 1, 0 <q ≦ 1, 0 ≦ r <1), the semiconductor layer (Al a The In composition ratio b of the (In b Ga c N layer) is preferably configured to satisfy the relationship of 0 <b ≦ 0.1 and b> q. In addition, the Al composition ratio a of the semiconductor layer (Al a In b Ga c N layer) in contact with the growth main surface 10a of the GaN substrate 10 satisfies the relationship of 0 <a ≦ 0.1 and a <p. If it is comprised, it is more preferable.

このように、第1実施形態では、上記のように構成することによって、発光効率を大幅に向上させることができる。また、発光効率を向上させることによって、素子特性および信頼性を向上させることができるので、素子特性の優れた、信頼性の高い窒化物半導体レーザ素子100を得ることができる。   Thus, in 1st Embodiment, luminous efficiency can be improved significantly by comprising as mentioned above. Moreover, since the device characteristics and reliability can be improved by improving the light emission efficiency, the highly reliable nitride semiconductor laser device 100 having excellent device characteristics can be obtained.

また、第1実施形態では、a軸方向のオフ角度の絶対値を0.1度より大きくすることによって、EL発光パターンの輝点状化を容易に抑制することができる。   Further, in the first embodiment, by making the absolute value of the off angle in the a-axis direction larger than 0.1 degree, it is possible to easily suppress the brightening of the EL light emission pattern.

なお、GaN基板10の成長主面10aが、m面に対してc軸方向にもオフ角度を有する場合には、a軸方向のオフ角度をc軸方向のオフ角度より大きくすることによって、EL発光パターンの輝点状化を効果的に抑制することができる。すなわち、このように構成することによって、c軸方向のオフ角度が大きくなり過ぎることに起因して、輝点状発光の抑制効果が低減されるという不都合が生じるのを抑制することができる。これにより、容易に、発光効率を向上させることができる。   When the growth main surface 10a of the GaN substrate 10 also has an off-angle in the c-axis direction with respect to the m-plane, the off-angle in the a-axis direction is set larger than the off-angle in the c-axis direction, so that the EL It is possible to effectively suppress the formation of bright spots in the light emission pattern. That is, by configuring in this way, it is possible to suppress the inconvenience that the effect of suppressing bright spot light emission is reduced due to an excessively large off angle in the c-axis direction. Thereby, luminous efficiency can be improved easily.

また、第1実施形態では、窒化物半導体レーザ素子100の活性層14を、DQW構造に構成することによって、駆動電圧を容易に低減することができる。このため、これによっても、素子特性および信頼性を向上させることができる。なお、活性層14をDQW構造に構成した場合でも、EL発光パターンの輝点状発光を抑制することができる。   In the first embodiment, the drive voltage can be easily reduced by configuring the active layer 14 of the nitride semiconductor laser device 100 in the DQW structure. For this reason, the device characteristics and reliability can be improved also by this. Even when the active layer 14 has a DQW structure, it is possible to suppress bright spot light emission of the EL light emission pattern.

また、第1実施形態では、p型AlyGa1-yNからなるキャリアブロック層15のAl組成比yを0.08以上0.35以下に構成することによって、キャリア(電子)に対して十分に高いエネルギー障壁を形成することができるので、活性層14に注入されたキャリアがp型半導体層へ流入するのをより効果的に防ぐことができる。これにより、EL発光パターンの輝点状化を効果的に抑制することができる。また、キャリアブロック層15のAl組成比yを0.35以下とすることによって、Al組成比yが大きくなり過ぎることに起因するキャリアブロック層15の高抵抗化を抑制することができる。なお、井戸層14aのIn組成比x1が大きな領域(x1≧0.15)では、活性層14上に形成されるキャリアブロック層15のAl組成比yが0.08以上になると、キャリアブロック層15を良好に成長させることが非常に難しくなる。それは、井戸層14aのIn濃度が増大するにしたがい、活性層14の表面の平坦性が悪化し、Al組成比yの高い層を結晶性よく成膜するのが困難になるためである。しかしながら、m面に対してa軸方向にオフ角度を有する面を成長主面10aとするGaN基板10を用いれば、活性層14(井戸層14a)のIn組成比x1が0.15以上0.45以下の場合でも、その活性層14上に、Al組成比yが0.08以上0.35以下であるキャリアブロック層15を結晶性よく形成することができる。これにより、EL発光パターンの輝点状化を効果的に抑制して、EL発光パターンを均一化することができる。 In the first embodiment, the Al composition ratio y of the carrier block layer 15 made of p-type Al y Ga 1-y N is configured to be 0.08 or more and 0.35 or less, so that the carrier (electrons) is reduced. Since a sufficiently high energy barrier can be formed, it is possible to more effectively prevent carriers injected into the active layer 14 from flowing into the p-type semiconductor layer. Thereby, it is possible to effectively suppress the formation of bright spots in the EL light emission pattern. Further, by setting the Al composition ratio y of the carrier block layer 15 to 0.35 or less, it is possible to suppress the increase in resistance of the carrier block layer 15 caused by the Al composition ratio y becoming too large. In the region where the In composition ratio x1 of the well layer 14a is large (x1 ≧ 0.15), when the Al composition ratio y of the carrier block layer 15 formed on the active layer 14 is 0.08 or more, the carrier block layer It becomes very difficult to grow 15 well. This is because as the In concentration of the well layer 14a increases, the surface flatness of the active layer 14 deteriorates, and it becomes difficult to form a layer having a high Al composition ratio y with good crystallinity. However, when the GaN substrate 10 having the growth main surface 10a as a surface having an off-angle in the a-axis direction with respect to the m-plane is used, the In composition ratio x1 of the active layer 14 (well layer 14a) is 0.15 or more and 0.00. Even in the case of 45 or less, the carrier block layer 15 having an Al composition ratio y of 0.08 or more and 0.35 or less can be formed on the active layer 14 with good crystallinity. Thereby, it is possible to effectively suppress brightening of the EL light emission pattern and make the EL light emission pattern uniform.

また、第1実施形態では、活性層14の障壁層14bに、Alを含む窒化物半導体層を用いることによって、発光パターンにダークラインが発生するのをほぼ完全に抑制することができる。これにより、ダークラインの発生に起因する発光効率の低下を抑制することができるので、さらに発光効率を向上させることができる。   In the first embodiment, the use of a nitride semiconductor layer containing Al for the barrier layer 14b of the active layer 14 can almost completely suppress the occurrence of dark lines in the light emission pattern. Thereby, since the fall of the luminous efficiency resulting from generation | occurrence | production of a dark line can be suppressed, luminous efficiency can be improved further.

また、第1実施形態では、障壁層14bを、Alを含む窒化物半導体から構成することによって、障壁層14bの平坦性を向上させることができる。このため、平坦性の高い障壁層14bの上に井戸層14aを形成することによって、井戸層14aにおけるIn組成の面内分布が不均一になるのを抑制することができる。加えて、活性層14の結晶性を向上させることもできる。これにより、発光効率をより向上させることができる。   In the first embodiment, the barrier layer 14b is made of a nitride semiconductor containing Al, so that the flatness of the barrier layer 14b can be improved. For this reason, by forming the well layer 14a on the highly flat barrier layer 14b, the in-plane distribution of the In composition in the well layer 14a can be suppressed from becoming non-uniform. In addition, the crystallinity of the active layer 14 can be improved. Thereby, luminous efficiency can be improved more.

なお、キャリアブロック層15と井戸層14aとの間の障壁層(たとえば第1実施形態では第3障壁層)はAlとInとを含む窒化物半導体層であればより好ましい。キャリアブロック層は、障壁層より大きなAl組成比で形成されるため、キャリアブロック層からの応力が井戸層にかかる。このため、キャリアブロック層15と井戸層14aとの間の障壁層を、Inを含むように構成することで、応力を緩和することができる。また、キャリアブロック層15と井戸層14aとの間の障壁層は、AlInGaNを一部に含むように構成することもできる。さらに、キャリアブロック層15と井戸層14aとの間の障壁層は、AlGaN/AlInGaN、AlInGaN/AlGaN、AlInGaN/InGaNの2層構造、AlInGaN/AlGaN/AlInGaN、AlInGaN/InGaN/AlInGaN、AlGaN/InGaN/AlGaNなどの多層構造としてもよい。また、キャリアブロック層15と井戸層14aとの間の障壁層は、上記応力緩和の観点から、InGaNであってもよい。このように障壁層を形成することで、ダークラインの発生を効果的に抑制することができる。   It is more preferable that the barrier layer (for example, the third barrier layer in the first embodiment) between the carrier block layer 15 and the well layer 14a is a nitride semiconductor layer containing Al and In. Since the carrier block layer is formed with an Al composition ratio larger than that of the barrier layer, the stress from the carrier block layer is applied to the well layer. For this reason, stress can be relieved by configuring the barrier layer between the carrier block layer 15 and the well layer 14a to contain In. Further, the barrier layer between the carrier block layer 15 and the well layer 14a may be configured to include AlInGaN in part. Further, the barrier layer between the carrier block layer 15 and the well layer 14a has a two-layer structure of AlGaN / AlInGaN, AlInGaN / AlGaN, AlInGaN / InGaN, AlInGaN / AlGaN / AlInGaN, AlInGaN / InGaN / AlInGaN, AlGaN / InGaN / A multilayer structure such as AlGaN may be used. Further, the barrier layer between the carrier block layer 15 and the well layer 14a may be InGaN from the viewpoint of stress relaxation. By forming the barrier layer in this way, the generation of dark lines can be effectively suppressed.

また、m面に対してa軸方向にオフ角度が設けられた成長主面10aを有する上記GaN基板10を用いることによって、輝点状のEL発光パターンが顕著に現れる条件である井戸層14aのIn組成比x1が0.15以上の場合でも、EL発光パターンの輝点状化を効果的に抑制することができる。このため、活性層14の井戸層14aのIn組成比x1を0.15以上とすることによって、輝点状発光の抑制効果を顕著に得ることができる。また、井戸層14aのIn組成比x1を0.45以下とすることによって、井戸層14aのIn組成比x1が0.45より大きくなることに起因して、格子不整合などの歪みにより活性層14に転位が多数入るという不都合が生じるのを抑制することができる。   Further, by using the GaN substrate 10 having the growth main surface 10a provided with an off-angle in the a-axis direction with respect to the m-plane, the well layer 14a is a condition under which a bright spot-like EL light emission pattern appears remarkably. Even when the In composition ratio x1 is 0.15 or more, the formation of bright spots in the EL emission pattern can be effectively suppressed. For this reason, when the In composition ratio x1 of the well layer 14a of the active layer 14 is set to 0.15 or more, the effect of suppressing bright spot light emission can be remarkably obtained. Further, when the In composition ratio x1 of the well layer 14a is set to 0.45 or less, the In composition ratio x1 of the well layer 14a becomes larger than 0.45, so that the active layer is caused by strain such as lattice mismatch. It is possible to suppress the inconvenience that a large number of dislocations enter 14.

さらに、障壁層14bにAlInGaNを用いた場合には、障壁層14bにAlGaNを用いた場合と同様、発光効率を向上させることが可能である。加えて、半導体レーザ素子の観点からは、光閉じ込めが向上するという利点が得られる。また、AlInGaNからなる障壁層14b上に井戸層14aを形成することによって、井戸層14aに取り込まれるInの効率を非常に良好にすることができる。このため、Inのガス流量を少なくした場合でも、高いIn組成比を維持することができる。これにより、Inの取り込み効率を向上させることができる。その結果、より有効に長波長化を図ることができる。また、原料ガス(たとえば、TMI)の消費量を削減することができるため、コスト的にもメリットがある。   Further, when AlInGaN is used for the barrier layer 14b, the light emission efficiency can be improved as in the case where AlGaN is used for the barrier layer 14b. In addition, from the viewpoint of the semiconductor laser element, there is an advantage that light confinement is improved. Also, by forming the well layer 14a on the barrier layer 14b made of AlInGaN, the efficiency of In taken into the well layer 14a can be made very good. For this reason, even when the gas flow rate of In is reduced, a high In composition ratio can be maintained. As a result, the In incorporation efficiency can be improved. As a result, it is possible to increase the wavelength more effectively. Further, since the consumption of the source gas (for example, TMI) can be reduced, there is an advantage in terms of cost.

なお、障壁層14bに、AlInGaN(AlsIntGauN(s+t+u=1))を用いる場合、Al組成比sは、0<s≦0.08の範囲で設定されるのが好ましい。この場合、In組成比tは、0<t≦0.10の範囲で設定されるのが好ましく、0<t≦0.03の範囲で設定されていればより好ましい。このような範囲に設定することで、AlInGaN障壁層をより平坦に形成することが可能となる。平坦な障壁層上に、高いIn組成比x1(たとえば、x1が0.15以上0.45以下)を有する、Inx1Ga1-x1Nからなる井戸層14aを形成した場合でも、より効果的に、ダークラインの発生を抑制することが可能となる。障壁層14bをAlInGaNから構成した場合の好適な厚みは、障壁層14bをAlGaNから構成した場合の好適な厚みと同様である。 When AlInGaN (AlsIntGauN (s + t + u = 1)) is used for the barrier layer 14b, the Al composition ratio s is preferably set in the range of 0 <s ≦ 0.08. In this case, the In composition ratio t is preferably set in a range of 0 <t ≦ 0.10, and more preferably set in a range of 0 <t ≦ 0.03. By setting in such a range, the AlInGaN barrier layer can be formed more flatly. Even when the well layer 14a made of In x1 Ga 1 -x1 N having a high In composition ratio x1 (for example, x1 is 0.15 or more and 0.45 or less) is formed on the flat barrier layer, it is more effective. In addition, the occurrence of dark lines can be suppressed. The preferred thickness when the barrier layer 14b is made of AlInGaN is the same as the preferred thickness when the barrier layer 14b is made of AlGaN.

ここで、障壁層14bを、Alを含む窒化物半導体層から構成することによって得られるダークライン発生抑制効果と、m面に対してa軸方向にオフ角度を設けた面を成長主面とする窒化物半導体基板を用いることで得られる輝点状発光抑制効果とは、まったく異なる効果である。すなわち、障壁層14bにAlを含む窒化物半導体層を用いる場合、m面などの無極性面であれば効果がある。一方、InGaNからなる障壁層を用いた場合でも、オフ角度をa軸方向に設けることで、発光パターンの輝点状化を抑制することが可能となる。   Here, the growth main surface is a dark line generation suppressing effect obtained by forming the barrier layer 14b from a nitride semiconductor layer containing Al, and a surface having an off-angle in the a-axis direction with respect to the m-plane. This effect is completely different from the bright spot-like light emission suppression effect obtained by using the nitride semiconductor substrate. That is, when a nitride semiconductor layer containing Al is used for the barrier layer 14b, a nonpolar surface such as an m-plane is effective. On the other hand, even when a barrier layer made of InGaN is used, it is possible to suppress the formation of luminescent spots in the light emission pattern by providing the off angle in the a-axis direction.

しかしながら、a軸方向にオフ角度を有する窒化物半導体基板上にAlを含む窒化物半導体層を成膜すると結晶性などが向上するという効果が得られるため、a軸方向にオフ角度を有する窒化物半導体基板を用い、障壁層14bにAlを含む窒化物半導体層を用いた場合、障壁層14bの結晶性が向上する。このように、両方を組み合わせれば、相乗効果が得られるため、より好ましい。もちろん、a軸方向にオフ角度を有する窒化物半導体基板を用い、障壁層にAlを含む窒化物半導体層を用いれば、ダークラインの発生を抑制することができることに加えて、輝点状発光の抑制も可能となる。   However, when a nitride semiconductor layer containing Al is formed on a nitride semiconductor substrate having an off-angle in the a-axis direction, an effect of improving crystallinity and the like can be obtained. Therefore, a nitride having an off-angle in the a-axis direction When a semiconductor substrate is used and a nitride semiconductor layer containing Al is used for the barrier layer 14b, the crystallinity of the barrier layer 14b is improved. Thus, it is more preferable to combine both because a synergistic effect is obtained. Of course, if a nitride semiconductor substrate having an off angle in the a-axis direction is used and a nitride semiconductor layer containing Al is used for the barrier layer, the generation of dark lines can be suppressed, in addition to the generation of bright spot-like light emission. Suppression is also possible.

図7〜図19は、本発明の第1実施形態による窒化物半導体レーザ素子の製造方法を説明するための図である。次に、図2、図3および図5〜図19を参照して、本発明の第1実施形態による窒化物半導体レーザ素子100の製造方法について説明する。   7 to 19 are views for explaining a method of manufacturing the nitride semiconductor laser element according to the first embodiment of the present invention. A method for manufacturing the nitride semiconductor laser device 100 according to the first embodiment of the present invention is now described with reference to FIGS.

まず、m面に対してオフ角度を有する面を成長主面10aとするGaN基板10を準備する。このGaN基板10は、たとえば、c面(0001)を主面とするGaNバルク結晶から切り出した基板を種基板とし、この種基板上にGaN結晶を成長させることによって作製される。具体的には、図7に示すように、下地基板300上にSiO2からなる保護膜(図示せず)を部分的に形成した後、MOCVD法などのエピタキシャル成長法を用いて、下地基板300上に保護膜の上からGaNバルク結晶を成長させる。これにより、保護膜が形成されていない部分から成長が開始し、保護膜上部でGaN結晶の横方向の成長が生じる。そして、横方向に成長したGaN結晶同士が保護膜上で接合して成長を続け、下地基板300上にGaN結晶層400aが形成される。このGaN結晶層400aは、下地基板300を除去した後にも自立して取り扱いが可能なように、十分に厚く形成する。次に、形成されたGaN結晶層400aから、たとえば、エッチングなどによって、下地基板300を除去する。これにより、図8に示すように、c面(0001)を主面とするGaNバルク結晶400が得られる。なお、下地基板300としては、たとえば、GaAs基板、サファイア基板、ZnO基板、SiC基板、GaN基板などを用いることが可能である。また、GaNバルク結晶400の厚みSは、たとえば、約3mmとすることができる。 First, a GaN substrate 10 having a growth main surface 10a as a surface having an off angle with respect to the m-plane is prepared. The GaN substrate 10 is produced, for example, by growing a GaN crystal on a seed substrate that is a substrate cut from a GaN bulk crystal having a c-plane (0001) as a main surface. Specifically, as shown in FIG. 7, after a protective film (not shown) made of SiO 2 is partially formed on the base substrate 300, the base substrate 300 is formed using an epitaxial growth method such as MOCVD. A GaN bulk crystal is grown on the protective film. As a result, growth starts from a portion where the protective film is not formed, and lateral growth of the GaN crystal occurs on the protective film. Then, the GaN crystals grown in the lateral direction are joined together on the protective film and continue to grow, and the GaN crystal layer 400 a is formed on the base substrate 300. The GaN crystal layer 400a is formed to be sufficiently thick so that it can be handled independently even after the base substrate 300 is removed. Next, the base substrate 300 is removed from the formed GaN crystal layer 400a by, for example, etching. Thereby, as shown in FIG. 8, a GaN bulk crystal 400 having a c-plane (0001) as a main surface is obtained. As the base substrate 300, for example, a GaAs substrate, sapphire substrate, ZnO substrate, SiC substrate, GaN substrate, or the like can be used. The thickness S of the GaN bulk crystal 400 can be set to about 3 mm, for example.

次に、得られたGaNバルク結晶400の両主面である(0001)面および(000−1)面を、研削および研磨加工することにより、両主面の平均粗さRaを5nmとする。この平均粗さRaは、JIS B 0601に規定する算術平均粗さRaであり、AFM(原子間力顕微鏡)によって測定することができる。   Next, by grinding and polishing the (0001) plane and the (000-1) plane, which are both main surfaces of the obtained GaN bulk crystal 400, the average roughness Ra of both main surfaces is set to 5 nm. This average roughness Ra is an arithmetic average roughness Ra specified in JIS B 0601, and can be measured by an AFM (atomic force microscope).

次に、GaNバルク結晶400を、[1−100]方向と垂直な複数の面でスライスすることにより、m面{1−100}を主面とする複数のGaN結晶基板410を厚みT(たとえば、1mm)(幅S:3mm)で切り出す。そして、切り出したGaN結晶基板410の研削および研磨加工が施されていない4面を研削および研磨加工することにより、これら4面の平均粗さRaを5nmとする。その後、図9および図10に示すように、複数のGaN結晶基板410において、その主面が互いに平行となるようにするとともに、それらGaN結晶基板410の[0001]方向が同一となるようして、互いに隣接させて配置する。   Next, by slicing the GaN bulk crystal 400 with a plurality of planes perpendicular to the [1-100] direction, a plurality of GaN crystal substrates 410 having the m-plane {1-100} as the main surface are formed with a thickness T (for example, 1 mm) (width S: 3 mm). Then, by grinding and polishing the four surfaces of the cut GaN crystal substrate 410 that have not been ground and polished, the average roughness Ra of these four surfaces is set to 5 nm. Thereafter, as shown in FIGS. 9 and 10, in the plurality of GaN crystal substrates 410, the principal surfaces are made parallel to each other, and the [0001] directions of the GaN crystal substrates 410 are made the same. , Arranged adjacent to each other.

続いて、図11に示すように、互いに隣接させて配置した複数のGaN結晶基板410を種基板として、これらGaN結晶基板410のm面{1−100}上に、HVPE法などのエピタキシャル成長法を用いて、GaN結晶を成長させる。これにより、m面を成長主面とするGaN基板1が得られる。次に、得られたGaN基板1の主面を化学的機械的研磨処理によって研磨することにより、a軸方向のオフ角度およびc軸方向のオフ角度を独立して制御し、m面に対するa軸方向のオフ角度およびc軸方向のオフ角度を所望のオフ角度とする。このオフ角度は、X線回折法により測定することができる。これにより、m面に対してa軸方向およびc軸方向の各方向にオフ角度を有する面を成長主面とするGaN基板10が得られる。   Subsequently, as shown in FIG. 11, a plurality of GaN crystal substrates 410 arranged adjacent to each other are used as seed substrates, and an epitaxial growth method such as an HVPE method is performed on the m-plane {1-100} of these GaN crystal substrates 410. Use to grow GaN crystals. Thereby, the GaN substrate 1 having the m-plane as the growth main surface is obtained. Next, by polishing the main surface of the obtained GaN substrate 1 by a chemical mechanical polishing process, the off-angle in the a-axis direction and the off-angle in the c-axis direction are independently controlled, and the a-axis with respect to the m-plane The off angle in the direction and the off angle in the c-axis direction are set as desired off angles. This off angle can be measured by an X-ray diffraction method. Thereby, the GaN substrate 10 is obtained in which the growth main surface is a surface having an off angle in each of the a-axis direction and the c-axis direction with respect to the m-plane.

なお、上記GaN基板10の作製において、オフ角度が大きい基板を作製する場合には、GaNバルク結晶400から複数のGaN結晶基板410を切り出す際に、GaN結晶基板410の主面がm面{1−100}面に対して所望のオフ角度を有するように、[1−100]方向に対して所定の切り出し角度で切り出してもよい。このようにすれば、GaN結晶基板410の主面がm面{1−100}面に対して所望のオフ角度を有する面となるため、その主面上に形成されるGaN基板1(10)の主面(成長主面)もm面{1−100}面に対して所望のオフ角度を有する面となる。   In the production of the GaN substrate 10, when producing a substrate with a large off-angle, when the plurality of GaN crystal substrates 410 are cut out from the GaN bulk crystal 400, the main surface of the GaN crystal substrate 410 is m-plane {1 You may cut out with a predetermined cut-off angle with respect to the [1-100] direction so that it may have a desired off angle with respect to the −100} plane. By doing so, the main surface of the GaN crystal substrate 410 becomes a surface having a desired off angle with respect to the m-plane {1-100} plane, and thus the GaN substrate 1 (10) formed on the main surface. The main surface (growth main surface) is also a surface having a desired off angle with respect to the m-plane {1-100} plane.

また、GaNバルク結晶400(図8参照)から切り出したGaN結晶基板410の主面を化学的機械的研磨処理によって研磨することにより、このGaN結晶基板410を、GaN基板10として用いることもできる。この場合、GaN結晶基板410の幅Sは、3mm以上とすることもできる。   Further, the GaN crystal substrate 410 can be used as the GaN substrate 10 by polishing the main surface of the GaN crystal substrate 410 cut out from the GaN bulk crystal 400 (see FIG. 8) by chemical mechanical polishing. In this case, the width S of the GaN crystal substrate 410 may be 3 mm or more.

ここで、第1実施形態では、上記GaN基板10におけるa軸方向のオフ角度を、0.1度より大きい角度となるように調整する。なお、c軸方向にもオフ角度を設ける場合には、c軸方向のオフ角度は、±0.1度より大きい角度に調整するのが好ましい。また、c軸方向のオフ角度は、a軸方向のオフ角度より小さい角度に調整するのが好ましい。   Here, in the first embodiment, the off angle in the a-axis direction of the GaN substrate 10 is adjusted to be an angle larger than 0.1 degree. In addition, when providing an off angle also in the c-axis direction, it is preferable to adjust the off-angle in the c-axis direction to an angle larger than ± 0.1 degrees. Further, the off angle in the c-axis direction is preferably adjusted to be smaller than the off-angle in the a-axis direction.

続いて、図12に示すように、得られたGaN基板10の成長主面10a上に、MOCVD法を用いて、窒化物半導体各層11〜18を成長させる。   Subsequently, as illustrated in FIG. 12, nitride semiconductor layers 11 to 18 are grown on the main growth surface 10 a of the obtained GaN substrate 10 by using the MOCVD method.

具体的には、GaN基板10の成長主面10a上に、約0.1μmの厚みを有するn型InGaN層11、約2.2μmの厚みを有するn型Al0.06Ga0.94Nからなる下部クラッド層12、約0.1μmの厚みを有するn型GaNからなる下部ガイド層13、および活性層14を順次成長させる。 Specifically, on the growth main surface 10a of the GaN substrate 10, an n-type InGaN layer 11 having a thickness of about 0.1 μm and a lower cladding layer made of n-type Al 0.06 Ga 0.94 N having a thickness of about 2.2 μm. 12. A lower guide layer 13 made of n-type GaN having a thickness of about 0.1 μm and an active layer 14 are sequentially grown.

なお、上記InGaN層11に代えて、InyGa1-yN(0<y≦1)またはAlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層を形成してもよい。また、上記下部クラッド層12は、AlGaN以外に、たとえば、AlInGaN、AlInN、AlNなどから構成してもよい。 In place of the InGaN layer 11, In y Ga 1-y N (0 <y ≦ 1) or Al a In b Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <b ≦ 1, 0 A nitride semiconductor layer composed of ≦ c <1) may be formed. Further, the lower clad layer 12 may be made of, for example, AlInGaN, AlInN, AlN, etc. in addition to AlGaN.

また、活性層14を成長させる際には、図5に示したように、Inx1Ga1-x1Nからなる2つの井戸層14aと、Alx2Ga1-x2Nからなる3つの障壁層14bとを交互に成長させる。具体的には、たとえば、下部ガイド層13上に、下層から上層に向かって、約30nmの厚みを有する第1障壁層141b、約1.5nm〜約4nmの厚みを有する第1井戸層141a、約16nmの厚みを有する第2障壁層142b、約1.5nm〜約4nmの厚みを有する第2井戸層142aおよび約60nmの厚みを有する第3障壁層143bを順次成長させる。これにより、下部ガイド層13上に、2つの井戸層14aと3つの障壁層14bとからなるDQW構造を有する活性層14が形成される。このとき、井戸層14aは、そのIn組成比x1が0.15以上0.45以下(たとえば、0.2〜0.25)となるように形成する。一方、障壁層14bは、そのAl組成比x2が、たとえば、0<x2≦0.08となるように形成する。 When the active layer 14 is grown, as shown in FIG. 5, two well layers 14a made of In x1 Ga 1-x1 N and three barrier layers 14b made of Al x2 Ga 1-x2 N are used. And grow alternately. Specifically, for example, on the lower guide layer 13, from the lower layer to the upper layer, a first barrier layer 141b having a thickness of about 30 nm, a first well layer 141a having a thickness of about 1.5 nm to about 4 nm, A second barrier layer 142b having a thickness of about 16 nm, a second well layer 142a having a thickness of about 1.5 nm to about 4 nm, and a third barrier layer 143b having a thickness of about 60 nm are sequentially grown. As a result, an active layer 14 having a DQW structure composed of two well layers 14 a and three barrier layers 14 b is formed on the lower guide layer 13. At this time, the well layer 14a is formed so that the In composition ratio x1 is 0.15 or more and 0.45 or less (for example, 0.2 to 0.25). On the other hand, the barrier layer 14b is formed such that the Al composition ratio x2 is, for example, 0 <x2 ≦ 0.08.

次に、図12に示すように、活性層14上に、p型AlyGa1-yNからなるキャリアブロック層15、約0.05μmの厚みを有するp型Al0.01Ga0.99Nからなる上部ガイド層16、約0.5μmの厚みを有するp型Al0.06Ga0.94Nからなる上部クラッド層17および約0.1μmの厚みを有するp型Al0.01Ga0.99Nからなるコンタクト層18を順次成長させる。この際、キャリアブロック層15は、その厚みが40nm以下(たとえば、約12nm)となるように形成するのが好ましい。また、キャリアブロック層15は、そのAl組成比yが0.08以上0.35以下(たとえば、約0.15)となるように形成する。なお、n型半導体層(n型GaN層11、下部クラッド層12および下部ガイド層13)には、n型不純物として、たとえば、Siをドープし、p型半導体層(キャリアブロック層15、上部ガイド層16、上部クラッド層17およびコンタクト層18)には、p型不純物として、Mgをドープする。 Next, as shown in FIG. 12, a carrier block layer 15 made of p-type Al y Ga 1-y N and an upper part made of p-type Al 0.01 Ga 0.99 N having a thickness of about 0.05 μm are formed on the active layer 14. A guide layer 16, an upper cladding layer 17 made of p-type Al 0.06 Ga 0.94 N having a thickness of about 0.5 μm, and a contact layer 18 made of p-type Al 0.01 Ga 0.99 N having a thickness of about 0.1 μm are sequentially grown. . At this time, the carrier block layer 15 is preferably formed so as to have a thickness of 40 nm or less (for example, about 12 nm). The carrier block layer 15 is formed so that the Al composition ratio y is 0.08 or more and 0.35 or less (for example, about 0.15). The n-type semiconductor layer (n-type GaN layer 11, lower cladding layer 12 and lower guide layer 13) is doped with, for example, Si as an n-type impurity, and a p-type semiconductor layer (carrier block layer 15, upper guide layer). Layer 16, upper cladding layer 17 and contact layer 18) are doped with Mg as a p-type impurity.

また、第1実施形態では、GaN基板10の成長主面10aと接する半導体層であるInGaN層11は、その成長温度が700℃以上1100℃以下の低温で成膜するのが好ましい。700℃以上900℃以下の温度で成膜すればより好ましい。m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いる場合には、成膜前の基板温度の昇温で、1100℃程度を超えるような温度に上げた場合、炉内の雰囲気(ガス流量、圧力などの条件)により、成長前に基板表面からN(窒素)やGa(ガリウム)が蒸発して、基板の表面荒れを起こすことがある。この表面荒れは、1100℃以下で低減され、さらには、900℃以下の基板温度では、起こらないことが分かった。したがって、上記のように、InGaN層11は、成長温度が700℃以上1100℃以下の温度で成膜することが好ましい。700℃以上900℃以下の温度でInGaN層11を成膜すればより好ましい。なお、InGaNは低温(700℃以上900℃以下程度の低温)で成膜することができるため、基板表面の表面荒れを効果的に抑制することが可能となる。また、InGaN層11に代えて、InGaN層以外のInを含む窒化物半導体層(たとえば、AlInGaN層、AlInN層、InN層など)を、成長主面10aと接するようにGaN基板10上に形成する場合、成長温度は、上記したInGaN層11の成長温度と同様の成長温度で、これらの窒化物半導体層を成膜するのが好ましい。   In the first embodiment, the InGaN layer 11 that is a semiconductor layer in contact with the growth main surface 10 a of the GaN substrate 10 is preferably formed at a low temperature of 700 ° C. to 1100 ° C. More preferably, the film is formed at a temperature of 700 ° C. or higher and 900 ° C. or lower. In the case of using a nitride semiconductor substrate whose main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane, the substrate temperature before film formation is increased to a temperature exceeding about 1100 ° C. When it is raised, N (nitrogen) or Ga (gallium) may evaporate from the substrate surface before growth due to the atmosphere in the furnace (conditions such as gas flow rate and pressure), which may cause surface roughness of the substrate. It has been found that this surface roughness is reduced at 1100 ° C. or lower and does not occur at a substrate temperature of 900 ° C. or lower. Therefore, as described above, the InGaN layer 11 is preferably formed at a growth temperature of 700 ° C. or higher and 1100 ° C. or lower. More preferably, the InGaN layer 11 is formed at a temperature of 700 ° C. or higher and 900 ° C. or lower. Note that since InGaN can be formed at a low temperature (low temperature of about 700 ° C. to 900 ° C.), surface roughness of the substrate surface can be effectively suppressed. Further, instead of the InGaN layer 11, a nitride semiconductor layer containing In other than the InGaN layer (for example, an AlInGaN layer, an AlInN layer, an InN layer, etc.) is formed on the GaN substrate 10 so as to be in contact with the growth main surface 10a. In this case, the nitride semiconductor layer is preferably formed at a growth temperature similar to the growth temperature of the InGaN layer 11 described above.

また、InGaN層11上に積層されるn型半導体層は、たとえば、900℃以上であって、1300℃より低い成長温度(たとえば、1075℃)で形成する。また、活性層14の井戸層14aは、たとえば、600℃以上800℃以下の成長温度(たとえば、700℃)で形成する。井戸層14aに接する障壁層14bは、たとえば、井戸層14aと同じ成長温度(たとえば、700℃)で形成する。さらに、p型半導体層は、たとえば、700℃以上であって、900℃より低い成長温度(たとえば、880℃)で形成する。なお、n型半導体層の成長温度は、900℃以上1300℃未満が好ましく、1000℃以上1300℃未満であればより好ましい。また、活性層14の井戸層14aの成長温度は、600℃以上830℃以下が好ましく、井戸層14aのIn組成比x1が0.15以上の場合には、600℃以上770℃以下が好ましい。630℃以上740℃以下であればより好ましい。また、活性層14の障壁層14bの成長温度は、井戸層14aと同じ温度か、井戸層14aより高い温度が好ましい。さらに、p型半導体層の成長温度は、700℃以上900℃未満が好ましく、700℃以上880℃以下であればより好ましい。もちろん、900℃以上の温度でp型半導体層を形成してもp型伝導が得られるため、p型半導体層を900℃以上の温度で形成してもよい。   The n-type semiconductor layer stacked on the InGaN layer 11 is formed at a growth temperature (for example, 1075 ° C.) that is 900 ° C. or higher and lower than 1300 ° C., for example. The well layer 14a of the active layer 14 is formed at a growth temperature (for example, 700 ° C.) of 600 ° C. or more and 800 ° C. or less, for example. The barrier layer 14b in contact with the well layer 14a is formed, for example, at the same growth temperature (for example, 700 ° C.) as the well layer 14a. Furthermore, the p-type semiconductor layer is formed at a growth temperature (for example, 880 ° C.) that is 700 ° C. or higher and lower than 900 ° C., for example. The growth temperature of the n-type semiconductor layer is preferably 900 ° C. or higher and lower than 1300 ° C., more preferably 1000 ° C. or higher and lower than 1300 ° C. The growth temperature of the well layer 14a of the active layer 14 is preferably 600 ° C. or higher and 830 ° C. or lower. When the In composition ratio x1 of the well layer 14a is 0.15 or higher, 600 ° C. or higher and 770 ° C. or lower is preferable. It is more preferable if it is 630 ° C. or higher and 740 ° C. or lower. The growth temperature of the barrier layer 14b of the active layer 14 is preferably the same temperature as the well layer 14a or higher than the well layer 14a. Furthermore, the growth temperature of the p-type semiconductor layer is preferably 700 ° C. or higher and lower than 900 ° C., more preferably 700 ° C. or higher and 880 ° C. or lower. Of course, even if the p-type semiconductor layer is formed at a temperature of 900 ° C. or higher, p-type conduction can be obtained. Therefore, the p-type semiconductor layer may be formed at a temperature of 900 ° C. or higher.

また、井戸層のIn組成比が高い場合には、井戸層成長後に井戸層の成長温度よりも高い温度で半導体層を成膜すると、井戸層への熱ダメージがみられ、非発光である黒色斑点が発生する。この黒色斑点は、In原子の凝集により発生するものと考えられる。このため、In原子の凝集を抑制することが、熱ダメージからの活性層の保護につながる。井戸層を成長させた後に、井戸層成長温度よりも高い成長温度でp型半導体層を積層する必要がある発光素子(たとえば、半導体レーザ素子など)では、活性層の熱耐性が求められる。本願発明者らによるこれまでの検討よると、m面基板を用いた場合、従来のc面基板を用いた場合に比べて、低温度で、p型伝導を示すp型窒化物半導体層(たとえば、p型AlGaN層やp型GaN層など)の成膜が可能である。この知見を用いると、障壁層にGaNやInGaNを用いることも可能であるものの、障壁層にAlを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層など)を用いることによって、熱の影響をより抑制できるとともに、ダークラインの発生を抑制することもできる。したがって、上記のように、障壁層を、Alを含む窒化物半導体層から構成することにより、発光効率をより向上させることが可能となる。また、m面に対してa軸方向にオフ角度を有する窒化物半導体基板では、a軸オフ基板特有の平坦性向上の効果もある。このため、このような窒化物半導体基板(m面a軸オフ基板)を用いて、その成長主面上に、Alを含む窒化物半導体からなる障壁層を形成することで、発光効率がさらに改善される。   In addition, when the In composition ratio of the well layer is high, if the semiconductor layer is formed at a temperature higher than the growth temperature of the well layer after the well layer is grown, thermal damage to the well layer is observed and black light is not emitted. Spots appear. This black spot is considered to be generated by aggregation of In atoms. For this reason, suppressing aggregation of In atoms leads to protection of the active layer from thermal damage. In a light emitting device (for example, a semiconductor laser device) in which a p-type semiconductor layer needs to be stacked at a growth temperature higher than the well layer growth temperature after the well layer is grown, the heat resistance of the active layer is required. According to previous studies by the present inventors, when an m-plane substrate is used, a p-type nitride semiconductor layer exhibiting p-type conduction at a lower temperature (for example, compared to a conventional c-plane substrate) (for example, , P-type AlGaN layer, p-type GaN layer, etc.) can be formed. Using this knowledge, although it is possible to use GaN or InGaN for the barrier layer, the effect of heat is reduced by using a nitride semiconductor layer containing Al (for example, an AlGaN layer, an AlInGaN layer, etc.) for the barrier layer. In addition to being able to suppress more, the occurrence of dark lines can also be suppressed. Therefore, as described above, the light emission efficiency can be further improved by forming the barrier layer from a nitride semiconductor layer containing Al. Further, a nitride semiconductor substrate having an off angle in the a-axis direction with respect to the m-plane also has an effect of improving flatness unique to the a-axis off-substrate. For this reason, by using such a nitride semiconductor substrate (m-plane a-axis off-substrate) and forming a barrier layer made of a nitride semiconductor containing Al on the main growth surface, the luminous efficiency is further improved. Is done.

なお、これらの窒化物半導体の成長原料としては、III族の原料ガスとして、たとえば、トリメチルガリウム((CH33Ga;TMG)、トリメチルアルミニウム((CH33Al;TMA)、および、トリメチルインジウム((CH33In;TMI)を用いることができる。また、V族の原料ガスとして、たとえば、アンモニアガス(NH3)を用いることができる。ドーパントについては、n型ドーパント(n型不純物)として、たとえば、モノシラン(SiH4)を用いることができ、p型ドーパント(p型不純物)として、たとえば、シクロペンタジエニルマグネシウム(CP2Mg)を用いることができる。 In addition, as a growth raw material of these nitride semiconductors, as a group III source gas, for example, trimethylgallium ((CH 3 ) 3 Ga; TMG), trimethylaluminum ((CH 3 ) 3 Al; TMA), and Trimethylindium ((CH 3 ) 3 In; TMI) can be used. Further, for example, ammonia gas (NH 3 ) can be used as the group V source gas. As for the dopant, for example, monosilane (SiH 4 ) can be used as the n-type dopant (n-type impurity), and for example, cyclopentadienyl magnesium (CP 2 Mg) is used as the p-type dopant (p-type impurity). Can be used.

また、井戸層を、600℃以上770℃以下の低成長温度で成長させる場合(特に、650℃以上740℃以下の低成長温度で成長させる場合)、井戸層の成長速度は、0.05Å/秒以上0.7Å/秒以下であるのが好ましく、0.05Å/秒以上0.2Å/秒以下であればより好ましい。   When the well layer is grown at a low growth temperature of 600 ° C. or higher and 770 ° C. or lower (particularly when grown at a low growth temperature of 650 ° C. or higher and 740 ° C. or lower), the growth rate of the well layer is It is preferably at least 0.7 second / second and more preferably at least 0.05 second / second and not more than 0.2 second / second.

上記のように、井戸層の成長速度を低く設定した場合、原子のマイグレーションが抑制される一方、成長速度を上記のように遅くすることによって、マイグレーションの抑制が緩和され、適切な原子の動きが確保される。これにより、結晶性が改善し、発光効率が向上する。なお、井戸層の成長速度が0.05Å/秒より遅くなると、結晶表面に供給される原子数よりも、結晶表面から離脱する原子数の方が多くなる。このため、エッチング効果によって結晶表面に荒れが生じ易くなるので、平坦性が悪化し易くなる。そのため、井戸層の成長速度は、上記のように、0.05Å/秒以上であるのが好ましい。もちろん、井戸層の成長方法(成長条件)は、上記に限定されることはないが、上記のように形成することで、より発光効率が向上する。   As described above, when the growth rate of the well layer is set low, the migration of atoms is suppressed, while the slowing of the growth rate as described above alleviates the suppression of migration, and the proper movement of atoms. Secured. Thereby, crystallinity improves and luminous efficiency improves. When the growth rate of the well layer is slower than 0.05 Å / sec, the number of atoms leaving from the crystal surface is larger than the number of atoms supplied to the crystal surface. For this reason, since the crystal surface is likely to be roughened by the etching effect, the flatness is likely to deteriorate. Therefore, the growth rate of the well layer is preferably 0.05 kg / sec or more as described above. Of course, the growth method (growth conditions) of the well layer is not limited to the above, but the light emission efficiency is further improved by forming the well layer as described above.

さらに、井戸層の成長温度が600℃以上720℃以下の場合、井戸層の成長時に、キャリアガスとして水素(H2)を導入してもよい。 Furthermore, when the growth temperature of the well layer is 600 ° C. or higher and 720 ° C. or lower, hydrogen (H 2 ) may be introduced as a carrier gas during the growth of the well layer.

キャリアガスとして水素を導入する場合、そのガス流量は、0.005L/分以上0.100L/分以下であるのが好ましく、0.010L/分以上0.050L/分以下であればより好ましい。ガス流量が0.005L/分未満の場合、井戸層の成長時に水素を導入する効果が得難くなる。また、キャリアガスとしての水素を、0.100L/分より大きいガス流量で導入すると、井戸層の成長温度が600℃以上720℃以下の場合であっても、In原子の取り込みが低減し易くなり、長波長化を図り難くなる。   When hydrogen is introduced as a carrier gas, the gas flow rate is preferably 0.005 L / min or more and 0.100 L / min or less, more preferably 0.010 L / min or more and 0.050 L / min or less. When the gas flow rate is less than 0.005 L / min, it is difficult to obtain the effect of introducing hydrogen during the growth of the well layer. In addition, when hydrogen as a carrier gas is introduced at a gas flow rate higher than 0.100 L / min, the incorporation of In atoms can be easily reduced even when the well layer growth temperature is 600 ° C. or higher and 720 ° C. or lower. This makes it difficult to increase the wavelength.

上記のように、井戸層の成長時に水素を導入した場合、X線回折像のサテライトピークが明瞭になる。また、電流注入時の発光パターンが良化するなどの改善効果が得られ、発光効率の向上につながる場合もある。なお、井戸層のいずれかの層または全ての層にSiまたはMgを添加することもできる。井戸層は、InGaNに限らず、AlInGaNから構成されていてもよい。その際の形成方法は、InGaN井戸層と同じである。   As described above, when hydrogen is introduced during the growth of the well layer, the satellite peak of the X-ray diffraction image becomes clear. In addition, an improvement effect such as improvement of the light emission pattern at the time of current injection can be obtained, leading to an improvement in light emission efficiency. Si or Mg can also be added to any or all of the well layers. The well layer is not limited to InGaN, and may be composed of AlInGaN. The formation method at that time is the same as that of the InGaN well layer.

また、井戸層と障壁層とは、成長を中断せずに連続的に成長を行ってもよいし、成長中断を施してもよい。   Further, the well layer and the barrier layer may be continuously grown without being interrupted, or may be interrupted.

また、障壁層を形成する際は、キャリアガスは窒素のみでもよいが、水素が含まれている状態がより好ましい。キャリアガスに水素を用いる場合、水素の流量は、1.0L/分未満であるのが好ましく、0.500L/分以下であればより好ましい。水素の流量が0L/分の場合、キャリアガスが窒素のみであるのと同意であるが、水素を上記の流量で導入することで、界面の急峻性が改善される。これにより、X線回折像のサテライトピークが明瞭になる。なお、水素の流量が1.0L/分以上の場合、エッチング効果によって結晶表面に荒れが生じ易くなるので、平坦性が悪化し易くなる。また、障壁層がInを含む窒化物半導体から構成される場合、In原子が取り込まれ難くなる。   Further, when forming the barrier layer, the carrier gas may be only nitrogen, but a state containing hydrogen is more preferable. When hydrogen is used as the carrier gas, the hydrogen flow rate is preferably less than 1.0 L / min, more preferably 0.500 L / min or less. When the flow rate of hydrogen is 0 L / min, it is agreed that the carrier gas is only nitrogen, but by introducing hydrogen at the above flow rate, the steepness of the interface is improved. Thereby, the satellite peak of the X-ray diffraction image becomes clear. When the flow rate of hydrogen is 1.0 L / min or more, the crystal surface is likely to be rough due to the etching effect, and the flatness is likely to deteriorate. Further, when the barrier layer is made of a nitride semiconductor containing In, In atoms are difficult to be taken in.

さらに、障壁層を成膜する際の成長速度は、0.05Å/秒以上1.2Å/秒以下であるのが好ましく、0.05Å/秒以上0.8Å/秒以下であればより好ましい。障壁層の成長速度が0.05Å/秒より遅くなると、結晶表面に供給される原子数よりも、結晶表面から離脱する原子数の方が多くなる。このため、エッチング効果によって結晶表面に荒れが生じ易くなるので、平坦性が悪化する場合がある。また、成長速度が1.2Å/秒より速くなると、結晶性および平坦性が劣化する場合がある。このため、障壁層の成長速度は、上記範囲が好ましい。もちろん、障壁層の成長方法(成長条件)は、上記に限定されることはないが、上記のように形成することで、より発光効率が向上する。   Further, the growth rate when the barrier layer is formed is preferably 0.05 to 1.2 liters / second, more preferably 0.05 to 0.8 liters / second. When the growth rate of the barrier layer is slower than 0.05 Å / sec, the number of atoms leaving the crystal surface is larger than the number of atoms supplied to the crystal surface. For this reason, the crystal surface is likely to be roughened by the etching effect, and the flatness may be deteriorated. Further, when the growth rate is higher than 1.2 Å / sec, the crystallinity and flatness may be deteriorated. For this reason, the growth rate of the barrier layer is preferably in the above range. Of course, the growth method (growth conditions) of the barrier layer is not limited to the above, but the light emission efficiency is further improved by forming the barrier layer as described above.

このような傾向は、障壁層が、GaN、InGaN、AlGaNのいずれの場合でも適合するが、障壁層が、Alを含む窒化物半導体から構成される場合、より効果的である。最も好ましいのは、障壁層が、AlGaN層またはAlInGaN層から構成される場合である。   Such a tendency is applicable to the case where the barrier layer is any one of GaN, InGaN, and AlGaN, but is more effective when the barrier layer is made of a nitride semiconductor containing Al. Most preferably, the barrier layer is composed of an AlGaN layer or an AlInGaN layer.

なお、障壁層をAlInGaNとする場合、III族の原料ガスとして、たとえば、TMG、TMIおよびTMAを同時に供給し、V族原料ガスとして、たとえば、アンモニアガスを同時供給して形成する方法がある。   When the barrier layer is made of AlInGaN, there is a method in which, for example, TMG, TMI and TMA are simultaneously supplied as group III source gases and ammonia gas is simultaneously supplied as group V source gases.

また、別の方法として、障壁層を形成する際は、III族の原料ガスとして、TMIを供給せずに、TMGとTMAとを同時に供給し(すなわち、障壁層としてまずAlGaN層を形成する)、井戸層成長時の残留TMIガスや、Inの拡散、偏析効果を利用して、自動的にInの取り込みを行うことでAlInGaN障壁層を形成する方法がある。具体的には、井戸層の成長温度を700℃とし、所望の波長を得るための気相比を実現するためのTMG、TMIおよびアンモニアガスを供給する。その後、TMG、TMIの供給を止め、数秒の成長中断の後、成長温度を700℃に保持した状態で、TMG、TMAおよびアンモニアガスを供給し、障壁層を形成する。この方法を用いて、障壁層の組成比をAES(オージェ分析)測定により解析したところ、障壁層には、Al組成比1.0%、In組成比2.0%が検出された。すなわち、上記の方法では、Inが自動的に取り込まれたことになる。このような方法を用いてAlInGaNからなる障壁層を形成してもよい。なお、成長中断を施さずに、原料の切り替えのみでも同様の効果が得られる。また、この方法を用いた場合、In原子の取り込みを制御する方法として、障壁層の成長温度を、井戸層の成長温度よりも30℃以上高い成長温度(たとえば、井戸層の成長温度が700℃の場合、障壁層の成長温度は730℃)で成膜することで、Inが蒸発するために、AlGaN成膜が可能となる。また、障壁層を形成する際の水素キャリアガスの流量を増量することで、In取り込みを抑制することが可能となり、AlGaN成膜が可能となる。いずれの場合も、AES測定により、障壁層からIn原子が検出されなかった。   As another method, when forming the barrier layer, TMG and TMA are simultaneously supplied as the group III source gas without supplying TMI (that is, the AlGaN layer is first formed as the barrier layer). There is a method in which an AlInGaN barrier layer is formed by automatically taking in In utilizing the residual TMI gas at the time of well layer growth, In diffusion and segregation effects. Specifically, the growth temperature of the well layer is set to 700 ° C., and TMG, TMI and ammonia gas for realizing a gas phase ratio for obtaining a desired wavelength are supplied. Thereafter, the supply of TMG and TMI is stopped, and after the growth is interrupted for several seconds, TMG, TMA and ammonia gas are supplied with the growth temperature maintained at 700 ° C. to form a barrier layer. Using this method, the composition ratio of the barrier layer was analyzed by AES (Auger analysis) measurement. As a result, an Al composition ratio of 1.0% and an In composition ratio of 2.0% were detected in the barrier layer. That is, In is automatically taken in by the above method. A barrier layer made of AlInGaN may be formed using such a method. It should be noted that the same effect can be obtained only by changing the raw material without interrupting the growth. When this method is used, as a method for controlling the incorporation of In atoms, the growth temperature of the barrier layer is 30 ° C. higher than the growth temperature of the well layer (for example, the growth temperature of the well layer is 700 ° C. In this case, since the In is evaporated by forming the film at a growth temperature of the barrier layer of 730 ° C., the AlGaN film can be formed. In addition, by increasing the flow rate of the hydrogen carrier gas when forming the barrier layer, it is possible to suppress In incorporation and AlGaN film formation is possible. In any case, In atoms were not detected from the barrier layer by AES measurement.

続いて、図13に示すように、フォトリソグラフィ技術を用いて、コンタクト層18上に、約1μm〜約10μm(たとえば約1.5μm)の幅を有するとともに、Y方向(略c軸[0001]方向)に平行に延びるストライプ状(細長状)のレジスト450を形成する。そして、図14に示すように、SiCl4、Cl2などの塩素系ガスや、ArガスなどによるRIE(反応性イオンエッチング)法を用いて、レジスト450をマスクとして上部ガイド層16の途中の深さまでエッチングを行う。これにより、上部ガイド層16の凸部と上部クラッド層17とコンタクト層18とによって構成されるとともに、Y方向(略c軸[0001]方向)に互いに平行に延びるストライプ状(細長状)のリッジ部19(図3および図6参照)が形成される。 Subsequently, as shown in FIG. 13, the contact layer 18 has a width of about 1 μm to about 10 μm (for example, about 1.5 μm), and is formed in the Y direction (substantially c-axis [0001]). A striped (elongated) resist 450 extending in parallel with the direction is formed. Then, as shown in FIG. 14, using the RIE (reactive ion etching) method using a chlorine-based gas such as SiCl 4 or Cl 2 or Ar gas, the depth in the middle of the upper guide layer 16 using the resist 450 as a mask. Etching is performed. Thus, a striped (elongated) ridge is formed by the convex portion of the upper guide layer 16, the upper cladding layer 17, and the contact layer 18, and extends in parallel to each other in the Y direction (substantially c-axis [0001] direction). A portion 19 (see FIGS. 3 and 6) is formed.

次に、図15に示すように、リッジ部19上にレジスト450を残した状態で、スパッタ法などにより、約0.1μm〜約0.3μm(たとえば約0.15μm)の厚みを有するSiO2からなる絶縁層20を形成し、リッジ部19を埋め込む。そして、リフトオフによりレジスト450を除去することによって、リッジ部19の上部のコンタクト層18を露出させる。これにより、リッジ部19の両脇に、図16に示すような絶縁層20が形成される。 Next, as shown in FIG. 15, SiO 2 having a thickness of about 0.1 μm to about 0.3 μm (for example, about 0.15 μm) by sputtering or the like with the resist 450 left on the ridge portion 19. An insulating layer 20 made of is formed, and the ridge portion 19 is embedded. Then, by removing the resist 450 by lift-off, the contact layer 18 above the ridge portion 19 is exposed. As a result, insulating layers 20 as shown in FIG. 16 are formed on both sides of the ridge portion 19.

次に、図17に示すように、真空蒸着法などを用いて、基板側(絶縁層20側)から、約15μmの厚みを有するPd層(図示せず)および約200nmの厚みを有するAu層(図示せず)を順次形成することにより、絶縁層20(コンタクト層18)上に、多層構造からなるp側電極21を形成する。   Next, as shown in FIG. 17, a Pd layer (not shown) having a thickness of about 15 μm and an Au layer having a thickness of about 200 nm are formed from the substrate side (insulating layer 20 side) using a vacuum deposition method or the like. By sequentially forming (not shown), a p-side electrode 21 having a multilayer structure is formed on the insulating layer 20 (contact layer 18).

その後、基板を分割し易くするために、GaN基板10の裏面を研削または研磨することにより、GaN基板10を100μm程度の厚みまで薄くする。その後、図2に示したように、GaN基板10の裏面上に、真空蒸着法などを用いて、GaN基板10の裏面側から約5nmの厚みを有するHf層(図示せず)および約150nmの厚みを有するAl層(図示せず)を順次形成することにより、多層構造からなるn側電極22を形成する。そして、n側電極22上に、n側電極22側から約36nmの厚みを有するMo層(図示せず)、約18nmの厚みを有するPt層(図示せず)および約200nmの厚みを有するAu層(図示せず)を順次形成することにより、多層構造からなるメタライズ層23を形成する。なお、n側電極22の形成前に、n側の電気特性の調整などの目的でドライエッチングやウェットエッチングを行ってもよい。   Then, in order to make it easy to divide the substrate, the back surface of the GaN substrate 10 is ground or polished to reduce the thickness of the GaN substrate 10 to about 100 μm. Thereafter, as shown in FIG. 2, an Hf layer (not shown) having a thickness of about 5 nm from the back side of the GaN substrate 10 and a thickness of about 150 nm are formed on the back side of the GaN substrate 10 using a vacuum deposition method or the like. An n-side electrode 22 having a multilayer structure is formed by sequentially forming an Al layer (not shown) having a thickness. An Mo layer (not shown) having a thickness of about 36 nm, a Pt layer (not shown) having a thickness of about 18 nm, and an Au having a thickness of about 200 nm are formed on the n-side electrode 22 from the n-side electrode 22 side. By sequentially forming layers (not shown), a metallized layer 23 having a multilayer structure is formed. Note that before the n-side electrode 22 is formed, dry etching or wet etching may be performed for the purpose of adjusting the electrical characteristics of the n-side.

続いて、図18に示すように、スクライブ/ブレーク法やレーザスクライブなどの手法を用いて、基板をバー状に分割する。これにより、その端面を共振器面30とするバー状の素子が得られる。次に、蒸着法やスパッタ法などの手法を用いて、バー状の素子の端面(共振器面30)にコーティングを施す。具体的には、光出射面となる片側の端面に、たとえば、アルミニウムの酸窒化膜などからなる出射側コーティング膜(図示せず)を形成する。また、光反射面となるその反対側の端面に、たとえば、SiO2、TiO2などの多層膜からなる反射側コーティング膜(図示せず)を形成する。 Subsequently, as shown in FIG. 18, the substrate is divided into bars by using a scribing / breaking method or a laser scribing method. As a result, a bar-shaped element whose end face is the resonator face 30 is obtained. Next, a coating is applied to the end face (resonator face 30) of the bar-like element using a technique such as vapor deposition or sputtering. Specifically, an emission side coating film (not shown) made of, for example, an aluminum oxynitride film or the like is formed on one end face serving as a light emission surface. In addition, a reflection-side coating film (not shown) made of a multilayer film such as SiO 2 or TiO 2 is formed on the opposite end face serving as the light reflection surface.

最後に、Y方向(略c軸[0001]方向)に沿った分割予定線Pに沿ってバー状の素子を分割することにより、図19に示すように、個々の窒化物半導体レーザ素子に個片化する。このようにして、本発明の第1実施形態による窒化物半導体レーザ素子100が製造される。   Finally, by dividing the bar-shaped element along the planned dividing line P along the Y direction (substantially c-axis [0001] direction), the individual nitride semiconductor laser elements are separated as shown in FIG. Tidy up. Thus, the nitride semiconductor laser device 100 according to the first embodiment of the present invention is manufactured.

このようにして製造された第1実施形態による窒化物半導体レーザ素子100は、図20に示すように、サブマウント110を介してステム120上にマウントされ、ワイヤ130によってリードピンと電気的に接続される。そして、キャップ135がステム120上に溶接されることにより、キャンパッケージ型の半導体レーザ装置(半導体装置)150に組み立てられる。   The nitride semiconductor laser device 100 according to the first embodiment manufactured as described above is mounted on a stem 120 via a submount 110 and electrically connected to a lead pin by a wire 130 as shown in FIG. The Then, the cap 135 is welded onto the stem 120 to assemble the can package type semiconductor laser device (semiconductor device) 150.

第1実施形態による窒化物半導体レーザ素子100の製造方法では、上記のように、m面に対してa軸方向にオフ角度を有する面を成長主面10aとするGaN基板10上に、その成長主面10aと接するようにInGaN層11を形成することによって、GaN基板10上に積層される窒化物半導体層の表面モフォロジーを良好にすることができる。これにより、良好な表面モフォロジーを得ることができるので、素子特性および信頼性を向上させることができる。また、表面モフォロジーを良好にすることによって、規格の範囲内の特性を有する素子の数を増加させることができるので、容易に、歩留まりを向上させることができる。   In the method of manufacturing the nitride semiconductor laser device 100 according to the first embodiment, as described above, the growth is performed on the GaN substrate 10 having the growth main surface 10a as a surface having an off angle in the a-axis direction with respect to the m-plane. By forming the InGaN layer 11 in contact with the main surface 10a, the surface morphology of the nitride semiconductor layer stacked on the GaN substrate 10 can be improved. Thereby, since a favorable surface morphology can be obtained, element characteristics and reliability can be improved. Further, by improving the surface morphology, the number of elements having characteristics within the standard range can be increased, so that the yield can be easily improved.

また、第1実施形態では、GaN基板10上に、成長主面10aと接するようにInGaN層11を形成することによって、このInGaN層11が、GaN基板10からの転位などの悪影響を低減するバッファ層として機能する。このため、これによっても、発光効率を向上させることができるとともに、素子特性および信頼性を向上させることができる。   In the first embodiment, the InGaN layer 11 is formed on the GaN substrate 10 so as to be in contact with the main growth surface 10a, so that the InGaN layer 11 can reduce the adverse effects such as dislocation from the GaN substrate 10. Acts as a layer. For this reason, it is possible to improve the light emission efficiency and improve the element characteristics and reliability.

さらに、第1実施形態では、InGaN層11を成長主面10aと接するようにGaN基板10上に形成することによって、このInGaN層11により、InGaN層11上に積層される窒化物半導体層の歪みを緩和することができる。これにより、InGaN層11上に積層される窒化物半導体層が、Alを含む窒化物半導体層を有する場合でも、クラックが発生するのを抑制することができる。   Furthermore, in the first embodiment, the InGaN layer 11 is formed on the GaN substrate 10 so as to be in contact with the growth main surface 10 a, so that the strain of the nitride semiconductor layer stacked on the InGaN layer 11 is formed by the InGaN layer 11. Can be relaxed. Thereby, even when the nitride semiconductor layer laminated | stacked on the InGaN layer 11 has the nitride semiconductor layer containing Al, it can suppress that a crack generate | occur | produces.

また、第1実施形態では、m面に対してa軸方向にオフ角を有する面を成長主面10aとするGaN基板10を用いることによって、m面GaN基板に比べて、劈開性を向上させることができる。このため、劈開により端面形成(共振器面30の形成)を行う際に、比較的良好な端面形成を行うことができる。さらに、上記GaN基板10上に、成長主面10aと接するようにInを含む窒化物半導体層(たとえばInGaN層11)を形成することによって、この層が緩衝層となり、より良好な端面形成を行うことができる。これにより、良好な共振器面30を得ることができるので、素子特性を向上させることができる。また、素子特性のバラツキを低減することができるとともに、劈開不良を低減することができるので、これによっても、歩留まりを向上させることができる。   In the first embodiment, the cleaving property is improved as compared with the m-plane GaN substrate by using the GaN substrate 10 in which the growth main surface 10a is a plane having an off angle in the a-axis direction with respect to the m-plane. be able to. For this reason, when performing end face formation (formation of the resonator surface 30) by cleavage, relatively good end face formation can be performed. Further, by forming a nitride semiconductor layer containing In (for example, InGaN layer 11) on the GaN substrate 10 so as to be in contact with the growth main surface 10a, this layer becomes a buffer layer, and a better end face is formed. be able to. Thereby, since the favorable resonator surface 30 can be obtained, element characteristics can be improved. In addition, variation in element characteristics can be reduced, and cleavage defects can be reduced, so that the yield can also be improved.

また、第1実施形態では、InGaN層11上に、このInGaN層11の上面と接するように、AlGaNからなる下部クラッド層12を形成することによって、InGaN層11と下部クラッド層12との界面を非常に良好にすることができる。すなわち、界面の急峻性を向上させることができる。これにより、平坦に積層されたInGaN層11上に、非常に平坦な下部クラッド層12を積層することができるので、活性層14とGaN基板10との間に介在する下地層として、非常に平坦で良好な半導体層を形成することができる。したがって、非常に平坦で良好な半導体層(下地層)上に、活性層14を形成することによって、結晶性の良好な活性層14を形成することができる。その結果、発光効率を向上させることができる。   In the first embodiment, the lower cladding layer 12 made of AlGaN is formed on the InGaN layer 11 so as to be in contact with the upper surface of the InGaN layer 11, so that the interface between the InGaN layer 11 and the lower cladding layer 12 is formed. Can be very good. That is, the steepness of the interface can be improved. As a result, a very flat lower cladding layer 12 can be stacked on the flatly stacked InGaN layer 11, so that the underlying layer interposed between the active layer 14 and the GaN substrate 10 is very flat. A good semiconductor layer can be formed. Therefore, by forming the active layer 14 on a very flat and good semiconductor layer (underlayer), the active layer 14 with good crystallinity can be formed. As a result, luminous efficiency can be improved.

なお、上記第1実施形態による窒化物半導体レーザ素子100の製造方法において、GaN基板10の成長主面10aと接する半導体層を、InyGa1-yN(0<y≦1)、または、AlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層とした場合でも、InGaN層11を形成した場合と同様の効果を得ることができる。また、下部クラッド層12を、AlpInqGarN(p+q+r=1、0<p≦1、0<q≦1、0≦r<1)からなる窒化物半導体層とした場合でも、上記と同様の効果を得ることができる。 In the method of manufacturing the nitride semiconductor laser device 100 according to the first embodiment, the semiconductor layer in contact with the growth main surface 10a of the GaN substrate 10 is made of In y Ga 1-y N (0 <y ≦ 1), or Even when the nitride semiconductor layer is made of Al a In b Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <b ≦ 1, 0 ≦ c <1), it is the same as when the InGaN layer 11 is formed. The effect of can be obtained. Further, the lower clad layer 12, even when the Al p In q Ga r N ( p + q + r = 1,0 <p ≦ 1,0 <q ≦ 1,0 ≦ r <1) made of a nitride semiconductor layer, the The same effect can be obtained.

次に、上記第1実施形態による窒化物半導体レーザ素子100の効果を確認するために行った実験について説明する。この実験では、まず、確認用素子1として、図21に示すような発光ダイオード素子200を作製し、EL発光パターンの観察を行った。なお、EL発光パターンの観察に発光ダイオード素子を用いたのは、窒化物半導体レーザ素子では、リッジ部の形成によって電流注入される領域が狭められているため、EL発光パターンの観察が困難になるからである。   Next, an experiment conducted for confirming the effect of the nitride semiconductor laser element 100 according to the first embodiment will be described. In this experiment, first, a light emitting diode element 200 as shown in FIG. 21 was manufactured as the confirmation element 1, and an EL light emission pattern was observed. The reason why the light emitting diode element is used for the observation of the EL light emission pattern is that it is difficult to observe the EL light emission pattern in the nitride semiconductor laser element because the region where current is injected is narrowed by the formation of the ridge portion. Because.

この確認用素子1(発光ダイオード素子200)は、上記第1実施形態と同様のGaN基板10上に、同様の窒化物半導体層を形成することによって作製した。窒化物半導体層の形成は、上記第1実施形態と同様の方法を用いて行った。具体的には、図21に示すように、m面に対してオフ角度を有する面を成長主面10aとするGaN基板10を用いて、その成長主面10a上に、InGaN層11、下部クラッド層12、下部ガイド層13、活性層14、キャリアブロック層15、上部ガイド層16、上部クラッド層17およびコンタクト層18を順次形成した。すなわち、この確認用素子1では、GaN基板10の成長主面10aと接する半導体層をInGaN層11とした。次に、コンタクト層18上に、p側電極221を形成した。このp側電極221は、EL発光パターンを確認するために透明電極とした。また、GaN基板10の裏面上には、n側電極22およびメタライズ層23を形成した。確認用素子1におけるGaN基板10のオフ角度は、a軸方向のオフ角が1.7度、c軸方向のオフ角度が+0.1度であった。また、確認用素子1における井戸層のIn組成比は、0.25であり、障壁層のAl組成比は、2%であった。なお、確認用素子1の障壁層は、AlGaNである。このようにして作製した確認用素子1(発光ダイオード素子200)に電流注入を行うことによって、確認用素子1(発光ダイオード素子200)を発光させ、発光特性を調べた。   This confirmation element 1 (light-emitting diode element 200) was produced by forming a similar nitride semiconductor layer on the same GaN substrate 10 as in the first embodiment. The nitride semiconductor layer was formed using the same method as in the first embodiment. Specifically, as shown in FIG. 21, using a GaN substrate 10 having a growth main surface 10a as a surface having an off-angle with respect to the m-plane, an InGaN layer 11 and a lower cladding are formed on the growth main surface 10a. Layer 12, lower guide layer 13, active layer 14, carrier block layer 15, upper guide layer 16, upper cladding layer 17 and contact layer 18 were sequentially formed. That is, in the confirmation element 1, the semiconductor layer in contact with the growth main surface 10 a of the GaN substrate 10 is the InGaN layer 11. Next, the p-side electrode 221 was formed on the contact layer 18. The p-side electrode 221 was a transparent electrode in order to confirm the EL emission pattern. An n-side electrode 22 and a metallized layer 23 were formed on the back surface of the GaN substrate 10. Regarding the off-angle of the GaN substrate 10 in the confirmation element 1, the off-angle in the a-axis direction was 1.7 degrees, and the off-angle in the c-axis direction was +0.1 degrees. In the confirmation element 1, the In composition ratio of the well layer was 0.25, and the Al composition ratio of the barrier layer was 2%. Note that the barrier layer of the confirmation element 1 is AlGaN. By injecting current into the confirmation element 1 (light-emitting diode element 200) thus produced, the confirmation element 1 (light-emitting diode element 200) was caused to emit light, and the light emission characteristics were examined.

また、比較用素子1として、成長主面と接する半導体層をGaN層とした発光ダイオード素子を作製した。この比較用素子1は、成長主面と接する半導体層がGaN層である点のみが上記確認用素子1と異なる。なお、比較用素子1のGaN層は、確認用素子1のInGaN層11と同じ厚みに形成した。そして、確認用素子1と同様に、発光特性を調べた。   Further, as the comparative element 1, a light emitting diode element in which the semiconductor layer in contact with the growth main surface was a GaN layer was produced. This comparison element 1 differs from the above-described confirmation element 1 only in that the semiconductor layer in contact with the growth main surface is a GaN layer. The GaN layer of the comparative element 1 was formed to have the same thickness as the InGaN layer 11 of the confirmation element 1. Then, the emission characteristics were examined in the same manner as in the confirmation element 1.

確認用素子1および比較用素子1のそれぞれについて発光効率を測定したところ、確認用素子1の発光効率は、比較用素子1の発光効率に対して2倍程度向上していることが確認された。これは、確認用素子1では、GaN基板10の成長主面10aと接する半導体層をInGaN層11とすることで平坦性が向上し、InGaN層11上に積層される窒化物半導体層の結晶品質が向上したためであると考えられる。また、InGaN層11がバッファ層として機能することで、基板からの影響を抑制するバッファ効果が得られたことも、発光効率が向上した理由の一つと考えられる。   When the luminous efficiency of each of the confirmation element 1 and the comparative element 1 was measured, it was confirmed that the luminous efficiency of the confirmation element 1 was improved about twice as much as the luminous efficiency of the comparative element 1. . This is because, in the confirmation element 1, the semiconductor layer in contact with the growth main surface 10 a of the GaN substrate 10 is the InGaN layer 11 so that the flatness is improved, and the crystal quality of the nitride semiconductor layer stacked on the InGaN layer 11 is improved. This is thought to be due to the improvement. In addition, the fact that the InGaN layer 11 functions as a buffer layer to obtain a buffer effect that suppresses the influence from the substrate is considered to be one of the reasons why the light emission efficiency is improved.

なお、確認用素子1および比較用素子1のいずれも、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いているために、いずれの素子においても、EL発光パターンの輝点状化が抑制されて、均一発光のEL発光パターンとなっていた。   Note that since both the confirmation element 1 and the comparison element 1 use a nitride semiconductor substrate whose main growth surface is a surface having an off-angle in the a-axis direction with respect to the m-plane, in any element Also, the brightening of the EL light emission pattern was suppressed, and the EL light emission pattern of uniform light emission was obtained.

次に、比較用素子2および比較用素子3として、m面を成長主面とするGaN基板(ほぼm面ジャスト基板:a軸方向のオフ角度が0度、c軸方向のオフ角度が+0.05度)を用いた発光ダイオード素子を上記確認用素子1と同一方法でそれぞれ作製した。なお、比較用素子2は、GaN基板の成長主面と接する半導体層を上記確認用素子1と同様のInGaN層とした。一方、比較用素子3は、GaN基板の成長主面と接する半導体層を上記比較用素子2と同様のGaN層とした。比較用素子2および3のその他の構成は、上記確認用素子1と同様である。   Next, as the comparative element 2 and the comparative element 3, a GaN substrate having an m-plane as a growth main surface (almost m-plane just substrate: the off angle in the a-axis direction is 0 degree, and the off angle in the c-axis direction is +0. The light emitting diode element using (05 degrees) was produced by the same method as that for the confirmation element 1 described above. In the comparative element 2, the semiconductor layer in contact with the growth main surface of the GaN substrate was an InGaN layer similar to the confirmation element 1. On the other hand, in the comparative element 3, the semiconductor layer in contact with the main growth surface of the GaN substrate was a GaN layer similar to the comparative element 2. Other configurations of the comparison elements 2 and 3 are the same as those of the confirmation element 1.

比較用素子2および比較用素子3のそれぞれについて発光効率を測定したところ、GaN基板の成長主面と接する半導体層をInGaN層とした比較用素子2の発光効率は、GaN基板の成長主面と接する半導体層をGaN層とした比較用素子3の発光効率とほぼ同等であった。すなわち、m面を成長主面とするGaN基板を用いた場合には、m面に対してa軸方向にオフ角度を有する面を成長主面とするGaN基板を用いた場合と異なり、GaN基板の成長主面と接する半導体層をInGaN層とした場合でも、発光効率の向上効果が明瞭に見られなかった。   When the luminous efficiency of each of the comparative element 2 and the comparative element 3 was measured, the luminous efficiency of the comparative element 2 in which the semiconductor layer in contact with the growth main surface of the GaN substrate was an InGaN layer was the same as that of the growth main surface of the GaN substrate. The luminous efficiency of the comparative element 3 in which the semiconductor layer in contact was a GaN layer was almost the same. That is, when a GaN substrate having an m-plane as a growth principal surface is used, the GaN substrate is different from a GaN substrate having a growth principal surface that has an off-angle in the a-axis direction with respect to the m-plane. Even when the semiconductor layer in contact with the main growth surface was an InGaN layer, the effect of improving the light emission efficiency was not clearly seen.

また、比較用素子2および比較用素子3では、いずれも、m面を成長主面とするGaN基板を用いているため、いずれの素子においても、EL発光パターンの輝点状化が観察された。   Moreover, since the comparative element 2 and the comparative element 3 both use a GaN substrate having an m-plane as the growth main surface, the EL emission pattern is observed to have a bright spot shape in any of the elements. .

次に、発光波長が480nm〜530nmとなるように井戸層のIn組成比を変えた複数の確認用素子2および比較用素子4をそれぞれ作製した。なお、確認用素子2は、井戸層のIn組成比を種々変えた点以外は上記確認用素子1と同じである。また、比較用素子4は、井戸層のIn組成比を種々変えた点以外は上記比較用素子1と同じである。そして、上記と同様に、これらの素子についても発光効率の測定を行った。   Next, a plurality of confirmation elements 2 and comparison elements 4 in which the In composition ratio of the well layer was changed so that the emission wavelength was 480 nm to 530 nm were produced. The confirmation element 2 is the same as the confirmation element 1 except that the In composition ratio of the well layer is variously changed. The comparative element 4 is the same as the comparative element 1 except that the In composition ratio of the well layer is variously changed. In the same manner as described above, the luminous efficiency of these elements was measured.

その結果、発光波長が480nm〜500nmの範囲では、確認用素子2の発光効率が、比較用素子4の発光効率に比べて1.5倍程度向上したのに対し、発光波長が510nm以上の範囲では、確認用素子2の発光効率が、比較用素子4の発光効率に比べて2倍程度向上した。すなわち、活性層(井戸層)のIn組成比が高く、発光波長が長波長になるほど、発光効率の向上効果が大きくなる傾向が認められた。これより、GaN基板の成長主面と接する半導体層をInGaN層とすることによる発光効率の向上効果は、長波長で発光可能な素子ほど大きくなることが確認された。   As a result, when the emission wavelength is in the range of 480 nm to 500 nm, the emission efficiency of the confirmation element 2 is improved by about 1.5 times compared to the emission efficiency of the comparison element 4, whereas the emission wavelength is in the range of 510 nm or more. Then, the luminous efficiency of the confirmation element 2 was improved about twice as much as the luminous efficiency of the comparative element 4. That is, it was recognized that the higher the In composition ratio of the active layer (well layer) and the longer the emission wavelength, the greater the effect of improving the light emission efficiency. From this, it was confirmed that the effect of improving the light emission efficiency by using the InGaN layer as the semiconductor layer in contact with the main growth surface of the GaN substrate becomes larger as the device can emit light at a long wavelength.

続いて、a軸方向のオフ角度およびc軸方向のオフ角度が異なる複数のGaN基板を用いて、図21に示した発光ダイオード素子200と同様の素子を複数作製し、EL発光パターンの観察等の実験を行った。   Subsequently, using a plurality of GaN substrates having different off angles in the a-axis direction and off-angles in the c-axis direction, a plurality of elements similar to the light-emitting diode element 200 shown in FIG. The experiment was conducted.

その結果、m面に対してa軸方向にオフ角度を設けることによって、EL発光パターンの輝点状化の抑制効果が得られることが明らかとなった。また、a軸方向のオフ角度が0.1度以下の範囲では、輝点状発光の抑制効果が小さく、a軸方向のオフ角度が0.1度以上になると、EL発光パターンの輝点状化の抑制効果が顕著に現れることが判明した。これより、m面に対してa軸方向にオフ角度を有する面を、GaN基板の成長主面とすることにより、EL発光パターンの輝点状化を抑制可能であることが確認された。また、a軸方向のオフ角度をc軸方向のオフ角度より大きくすることにより、EL発光パターンの輝点状化がより効果的に抑制されることが確認された。   As a result, it has been clarified that by providing an off-angle in the a-axis direction with respect to the m-plane, the effect of suppressing the brightening of the EL emission pattern can be obtained. Further, when the off angle in the a-axis direction is 0.1 degrees or less, the effect of suppressing bright spot light emission is small, and when the off angle in the a-axis direction is 0.1 degrees or more, the bright spot shape of the EL light emission pattern. It became clear that the inhibitory effect of crystallization appeared. From this, it was confirmed that the formation of a bright spot in the EL light emission pattern can be suppressed by using a surface having an off-angle in the a-axis direction with respect to the m-plane as the growth main surface of the GaN substrate. It was also confirmed that the bright spot shape of the EL light emission pattern was more effectively suppressed by making the off angle in the a-axis direction larger than the off angle in the c-axis direction.

実施例1による窒化物半導体レーザ素子として、m面{1−100}に対するa軸方向のオフ角度が1.9度、c軸方向のオフ角度が+0.4度であるGaN基板を用いて、上記第1実施形態による窒化物半導体レーザ素子と同様の窒化物半導体レーザ素子を作製した。   As a nitride semiconductor laser device according to Example 1, a GaN substrate having an a-axis direction off angle of 1.9 degrees and a c-axis direction off angle of +0.4 degrees with respect to the m-plane {1-100} is used. A nitride semiconductor laser element similar to the nitride semiconductor laser element according to the first embodiment was manufactured.

また、GaN基板の成長主面と接するInを含む窒化物半導体層(InyGa1-yN(0<y≦1))のIn組成比yを0.05とし、その層厚を0.12μmとした。すなわち、実施例1では、GaN基板の成長主面上に、この成長主面と接するように、0.12μmの厚みを有するn型In0.05Ga0.95N層を形成した。また、井戸層のIn組成比は、0.25とし、障壁層のAl組成比は、2%とした。この実施例1のその他の構成は、上記第1実施形態と同様である。 Further, the In composition ratio y of the nitride semiconductor layer containing In in contact with the growth main surface of the GaN substrate (In y Ga 1-y N (0 <y ≦ 1)) is set to 0.05, and the layer thickness is set to 0. The thickness was 12 μm. That is, in Example 1, an n-type In 0.05 Ga 0.95 N layer having a thickness of 0.12 μm was formed on the growth main surface of the GaN substrate so as to be in contact with the growth main surface. The In composition ratio of the well layer was 0.25, and the Al composition ratio of the barrier layer was 2%. Other configurations of Example 1 are the same as those of the first embodiment.

なお、n型In0.05Ga0.95N層に代えて、0.12μmの厚みを有するn型GaN層を形成した窒化物半導体レーザ素子を比較例とした。比較例による窒化物半導体レーザ素子のその他の構成は、実施例1と同じである。 A nitride semiconductor laser element in which an n-type GaN layer having a thickness of 0.12 μm was formed instead of the n-type In 0.05 Ga 0.95 N layer was used as a comparative example. Other configurations of the nitride semiconductor laser device according to the comparative example are the same as those in the first embodiment.

実施例1および比較例について、閾値電流を測定したところ、比較例による窒化物半導体レーザ素子では閾値電流の値が90mA程度であったのに対し、実施例1による窒化物半導体レーザ素子では閾値電流の値が75mAであり、実施例1による窒化物半導体レーザ素子では、比較例に比べて、閾値電流が小さくなることが確認された。これは、実施例1では、バッファ効果や平坦性向上の効果が得られ、これにより、活性層のゲインが大きくなったためであると考えられる。   When the threshold current was measured for Example 1 and the comparative example, the threshold current value was about 90 mA in the nitride semiconductor laser element according to the comparative example, whereas the threshold current was measured in the nitride semiconductor laser element according to Example 1. Was 75 mA, and it was confirmed that the threshold current of the nitride semiconductor laser device of Example 1 was smaller than that of the comparative example. This is probably because the buffer effect and the effect of improving the flatness were obtained in Example 1, and the gain of the active layer was thereby increased.

さらに、駆動電圧に関しても、実施例1による窒化物半導体レーザ素子では、比較例に比べて、50mA電流注入時の駆動電圧が、0.5V程度小さくなることが確認された。このような結果が得られた理由として、n型In0.05Ga0.95N層を基板の成長主面と接して形成するとともに、そのn型In0.05Ga0.95N層上に接してAlを含む窒化物半導体層であるAlGaN層(下部クラッド層)を形成することにより、n型In0.05Ga0.95N層とAlGaN層(下部クラッド層)との界面の急峻性が向上したためであると推測される。また、n型In0.05Ga0.95N層を形成することにより、層表面の平坦性が向上したことで、窒化物半導体各層(素子構造全体)の平坦性も向上し、層厚揺らぎの抑制による電流注入の均一化効果が得られたためであるとも考えられる。なお、実施例1による窒化物半導体レーザ素子の発光波長は、505nmであった。 Further, with respect to the driving voltage, it was confirmed that in the nitride semiconductor laser element according to Example 1, the driving voltage at the time of 50 mA current injection was reduced by about 0.5 V compared to the comparative example. The reason why such a result is obtained is that an n-type In 0.05 Ga 0.95 N layer is formed in contact with the main growth surface of the substrate, and the nitride containing Al is in contact with the n-type In 0.05 Ga 0.95 N layer. This is presumably because the steepness of the interface between the n-type In 0.05 Ga 0.95 N layer and the AlGaN layer (lower clad layer) was improved by forming the AlGaN layer (lower clad layer) which is a semiconductor layer. Further, by forming the n-type In 0.05 Ga 0.95 N layer, the flatness of the layer surface is improved, so that the flatness of each layer of the nitride semiconductor (the entire device structure) is also improved, and the current due to the suppression of the layer thickness fluctuations It is also considered that this is because a uniform injection effect was obtained. The emission wavelength of the nitride semiconductor laser element according to Example 1 was 505 nm.

ここで、障壁層を、Alを含む窒化物半導体から構成した場合には、GaNに対する引張歪みが大きくなるため、クラックが発生する場合がある。また、障壁層を、Alを含む窒化物半導体から構成することによって、活性層にかかる歪みが大きくなる傾向があるため、できるだけ歪み(応力)を緩和しておくのが好ましい。さらに、光閉じ込めを良好にするために、クラッド層のAl組成比を上げる場合があり、この場合にも、クラックが発生し易くなる。しかしながら、基板の成長主面と接する半導体層を、Inを含む窒化物半導体層(InyGa1-yN(0<y≦1))とすることで、クラックの発生を抑制することができた。このため、障壁層を、Alを含む窒化物半導体から構成した場合には、基板の成長主面と接する半導体層を、Inを含む窒化物半導体層とすることが特に有用な手法であるといえる。 Here, when the barrier layer is made of a nitride semiconductor containing Al, a tensile strain with respect to GaN increases, and thus cracks may occur. Moreover, since the strain applied to the active layer tends to increase by forming the barrier layer from a nitride semiconductor containing Al, it is preferable to reduce the strain (stress) as much as possible. Furthermore, in order to improve optical confinement, the Al composition ratio of the cladding layer may be increased, and in this case as well, cracks are likely to occur. However, the generation of cracks can be suppressed by making the semiconductor layer in contact with the main growth surface of the substrate a nitride semiconductor layer containing In (In y Ga 1-y N (0 <y ≦ 1)). It was. For this reason, when the barrier layer is made of a nitride semiconductor containing Al, it can be said that it is a particularly useful technique to make the semiconductor layer in contact with the growth main surface of the substrate a nitride semiconductor layer containing In. .

この実施例2では、実施例1と同様の基板を用いて、実施例1とほぼ同じ構造の窒化物半導体レーザ素子を作製した。ただし、実施例2では、基板の成長主面と接する半導体層に、n型AlInyGa1-yN(0<y≦1)からなる窒化物半導体層を用いている。具体的には、この実施例2では、基板の成長主面と接する半導体層に、n型Al0.08In0.04Ga0.88N層を用いている。この場合も、上記と同様の効果が得られた。 In Example 2, a nitride semiconductor laser device having substantially the same structure as that of Example 1 was manufactured using the same substrate as that of Example 1. However, in Example 2, a nitride semiconductor layer made of n-type AlIn y Ga 1-y N (0 <y ≦ 1) is used for the semiconductor layer in contact with the main growth surface of the substrate. Specifically, in Example 2, an n-type Al 0.08 In 0.04 Ga 0.88 N layer is used as the semiconductor layer in contact with the main growth surface of the substrate. In this case, the same effect as described above was obtained.

実施例3による窒化物半導体レーザ素子として、m面{1−100}に対するa軸方向のオフ角度が4度、c軸方向のオフ角度が+1度であるGaN基板を用いて、実施例1とほぼ同様の窒化物半導体レーザ素子を作製した。ただし、実施例3では、基板の成長主面と接する半導体層は、約0.1μmの厚みを有するn型In0.02Ga0.98N層となっている。すなわち、実施例3では、基板の成長主面上に、この成長主面と接するように、約0.1μmの厚みを有するn型In0.02Ga0.98Nからなる窒化物半導体層が積層されている。その上に、約1.5μmの厚みを有するn型Al0.12Ga0.88N(層厚:4nm)/GaN(層厚:2nm)の1周期の構造を持つ250周期の超格子構造からなる下部クラッド層が形成されている。なお、この場合も同様の効果が得られた。 As a nitride semiconductor laser element according to Example 3, a GaN substrate having an off angle in the a-axis direction of 4 degrees and an off angle in the c-axis direction of +1 degree with respect to the m-plane {1-100} is used. Almost the same nitride semiconductor laser device was fabricated. However, in Example 3, the semiconductor layer in contact with the growth main surface of the substrate is an n-type In 0.02 Ga 0.98 N layer having a thickness of about 0.1 μm. That is, in Example 3, a nitride semiconductor layer made of n-type In 0.02 Ga 0.98 N having a thickness of about 0.1 μm is stacked on the growth main surface of the substrate so as to be in contact with the growth main surface. . On top of that, a lower clad composed of a superlattice structure of 250 periods having a structure of 1 period of n-type Al 0.12 Ga 0.88 N (layer thickness: 4 nm) / GaN (layer thickness: 2 nm) having a thickness of about 1.5 μm A layer is formed. In this case, the same effect was obtained.

(第2実施形態)
図22〜図24は、本発明の第2実施形態による窒化物半導体レーザ素子を説明するための図である。なお、図22は、第2実施形態による窒化物半導体レーザ素子の製造に用いられる窒化物半導体基板(半導体ウェハ)の平面図を示しており、図23は、窒化物半導体基板(半導体ウェハ)の一部を拡大して示した断面図を示している。また、図24は、窒化物半導体層が形成された窒化物半導体基板(半導体ウェハ)の断面図を示している。次に、図22〜図24を参照して、本発明の第2実施形態による窒化物半導体レーザ素子について説明する。
(Second Embodiment)
22 to 24 are views for explaining the nitride semiconductor laser device according to the second embodiment of the present invention. FIG. 22 is a plan view of a nitride semiconductor substrate (semiconductor wafer) used for manufacturing the nitride semiconductor laser device according to the second embodiment. FIG. 23 is a plan view of the nitride semiconductor substrate (semiconductor wafer). A cross-sectional view showing a part thereof in an enlarged manner is shown. FIG. 24 is a cross-sectional view of a nitride semiconductor substrate (semiconductor wafer) on which a nitride semiconductor layer is formed. Next, a nitride semiconductor laser device according to a second embodiment of the present invention will be described with reference to FIGS.

この第2実施形態による窒化物半導体レーザ素子では、上記第1実施形態の構成において、GaN基板10の成長主面10aに掘り込み領域が形成されている。具体的には、図22に示すように、GaN基板10(半導体ウェハ)は、成長主面10aから厚み方向に掘り込まれることによって形成された複数の凹部2を有している。これらの凹部2は、平面的に見て、それぞれ、c軸[0001]方向と平行方向に延びるように形成されている。また、上記凹部2は、c軸[0001]方向と直交するa軸[11−20]方向に約150μm〜約600μm(たとえば、約400μm)の周期Rで等間隔に配列されている。すなわち、上記複数の凹部2は、GaN基板10の成長主面10aにストライプ状に形成されている。また、上記GaN基板10において、凹部2が形成されている領域(掘り込まれている領域)が掘り込み領域3となっている。一方、成長主面10aにおける凹部2が形成されていない領域(掘り込まれていない領域)が非掘り込み領域4となっている。   In the nitride semiconductor laser device according to the second embodiment, a digging region is formed in the main growth surface 10a of the GaN substrate 10 in the configuration of the first embodiment. Specifically, as shown in FIG. 22, the GaN substrate 10 (semiconductor wafer) has a plurality of recesses 2 formed by being dug in the thickness direction from the growth main surface 10a. These recesses 2 are formed so as to extend in a direction parallel to the c-axis [0001] direction, respectively, in plan view. The recesses 2 are arranged at regular intervals with a period R of about 150 μm to about 600 μm (for example, about 400 μm) in the a-axis [11-20] direction orthogonal to the c-axis [0001] direction. That is, the plurality of recesses 2 are formed in a stripe shape on the main growth surface 10 a of the GaN substrate 10. Further, in the GaN substrate 10, a region where the concave portion 2 is formed (a region where the recess is formed) is a recess region 3. On the other hand, a region where the recess 2 is not formed in the growth main surface 10a (a region not dug) is a non-digging region 4.

また、図23に示すように、上記複数の凹部2は、それぞれ、底面部2aと一対の側面部2bとを含んで構成されている。一対の側面部2bは、その傾斜角γが90度より大きい所定の角度となるように設定されている。このため、凹部2の側面部2bは、傾斜面となっている。これにより、開口幅が上方に向かって徐々に大きくなるように、凹部2が形成されている。さらに、上記凹部2は、[11−20]方向に約5μmの開口幅g(開口端の幅)を有しているとともに、GaN基板10の厚み方向に約5μmの深さfを有している。   As shown in FIG. 23, each of the plurality of recesses 2 includes a bottom surface portion 2a and a pair of side surface portions 2b. The pair of side surface portions 2b is set so that the inclination angle γ is a predetermined angle larger than 90 degrees. For this reason, the side part 2b of the recessed part 2 is an inclined surface. Thereby, the recessed part 2 is formed so that opening width may become large gradually toward upper direction. Further, the recess 2 has an opening width g (opening end width) of about 5 μm in the [11-20] direction and a depth f of about 5 μm in the thickness direction of the GaN substrate 10. Yes.

また、第2実施形態では、図24に示すように、GaN基板10の成長主面10aに凹部2(掘り込み領域3)が形成されていることにより、凹部2(掘り込み領域3)上の窒化物半導体層50(窒化物半導体各層11〜18)の表面に窪み35が形成された状態となっている。そして、この窪み35によって、GaN基板10との格子不整合などに起因して生じる窒化物半導体層50(11〜18)の歪みが緩和されている。なお、第2実施形態では、GaN基板10の成長主面10aが、m面に対してa軸方向にオフ角度を有する面から構成されているため、凹部2内が窒化物半導体層50(11〜18)で埋め込まれにくくなっている。   Moreover, in 2nd Embodiment, as shown in FIG. 24, since the recessed part 2 (digging area | region 3) is formed in the growth main surface 10a of the GaN substrate 10, it is on the recessed part 2 (digging area | region 3). A recess 35 is formed on the surface of the nitride semiconductor layer 50 (the nitride semiconductor layers 11 to 18). The recesses 35 alleviate distortion of the nitride semiconductor layer 50 (11 to 18) caused by lattice mismatch with the GaN substrate 10 and the like. In the second embodiment, since the main growth surface 10a of the GaN substrate 10 is formed of a surface having an off-angle in the a-axis direction with respect to the m-plane, the inside of the recess 2 is in the nitride semiconductor layer 50 (11 To 18), it is difficult to be embedded.

また、第2実施形態では、a軸方向にオフ角度を有するGaN基板10を用いることによって、非掘り込み領域4上の窒化物半導体層50(11〜18)に、凹部2(掘り込み領域3)に近づくにしたがって層厚が傾斜的に(徐々に)減少する層厚傾斜領域5が形成される。この層厚傾斜領域5は、凹部2(掘り込み領域3)の片側(たとえば、右側)の近傍領域に、凹部2(掘り込み領域3)と平行方向に延びる略帯状に形成される。そして、この層厚傾斜領域5によっても、GaN基板10との格子不整合などに起因して生じる窒化物半導体層50(11〜18)の歪みが緩和される。   Further, in the second embodiment, by using the GaN substrate 10 having an off-angle in the a-axis direction, the recess 2 (digging region 3) is formed in the nitride semiconductor layer 50 (11-18) on the non-digging region 4. The layer thickness gradient region 5 is formed in which the layer thickness is gradually (gradually) decreased as the value approaches (). The layer thickness inclined region 5 is formed in a substantially strip shape extending in a direction parallel to the concave portion 2 (digging region 3) in a region near one side (for example, the right side) of the concave portion 2 (digging region 3). The layer thickness gradient region 5 also relieves distortion of the nitride semiconductor layer 50 (11 to 18) caused by lattice mismatch with the GaN substrate 10 and the like.

なお、上記層厚傾斜領域5が凹部2(掘り込み領域3)の片側の領域に形成される理由は、GaN基板10の成長主面10aが、m面に対してa軸方向にオフ角度を持つことで、原料原子の流れる方向がa軸に沿った方向に変化するとともに、この原料原子の流れが凹部2(掘り込み領域3)によって分断されることにより、非掘り込み領域4における凹部2(掘り込み領域3)の片側の近傍領域において、原料原子の供給が少なくなるためであるとも考えられる。また、層厚傾斜領域5は、a軸方向のオフ角度が正(+)か負(−)かによって、凹部2(掘り込み領域3)の一方側(たとえば、右側)にできるか、凹部2(掘り込み領域3)の他方側(たとえば、左側)にできるかが決まる。これは、a軸方向のオフ角度が正(+)か負(−)かによって、原料原子の流れる向きが変わるためであると考えられる。a軸方向のオフ角度は、結晶学的に見て、正(+)であっても負(−)であっても同じであるため、絶対値で議論してもかまわない。   The reason why the layer thickness gradient region 5 is formed in one region of the recess 2 (digging region 3) is that the growth main surface 10a of the GaN substrate 10 has an off-angle in the a-axis direction with respect to the m-plane. As a result, the flow direction of the raw material atoms changes in the direction along the a-axis, and the flow of the raw material atoms is divided by the concave portion 2 (digging region 3), whereby the concave portion 2 in the non-digging region 4 is obtained. It is also considered that this is because the supply of source atoms is reduced in the vicinity region on one side of (digging region 3). Further, the layer thickness inclined region 5 can be formed on one side (for example, the right side) of the recess 2 (digging region 3) depending on whether the off angle in the a-axis direction is positive (+) or negative (−), or the recess 2 It is determined whether it can be made on the other side (for example, the left side) of (digging area 3). This is considered to be because the flow direction of the source atoms changes depending on whether the off angle in the a-axis direction is positive (+) or negative (−). The off angle in the a-axis direction is the same regardless of whether it is positive (+) or negative (−) in crystallographic terms, and may be discussed in terms of absolute values.

また、非掘り込み領域4上の窒化物半導体層50(11〜18)には、層厚傾斜領域5に比べて層厚変動が非常に小さい、リッジ部の形成に適した発光部形成領域6が形成されている。そして、この発光部形成領域6にリッジ部が形成されている。   Further, in the nitride semiconductor layer 50 (11 to 18) on the non-dig region 4, the light emitting portion forming region 6 suitable for forming the ridge portion has a very small layer thickness variation compared to the layer thickness inclined region 5. Is formed. A ridge portion is formed in the light emitting portion forming region 6.

第2実施形態のGaN基板10以外の構成は、上記第1実施形態と同様である。また、第2実施形態による窒化物半導体レーザ素子は、上記凹部2の少なくとも一部を含むように、個々の素子に分割されていてもよいし、上記凹部2を含まないように、個々の素子に分割されていてもよい。   The configuration other than the GaN substrate 10 of the second embodiment is the same as that of the first embodiment. Further, the nitride semiconductor laser device according to the second embodiment may be divided into individual elements so as to include at least a part of the concave portion 2, or individual elements so as not to include the concave portion 2. It may be divided into.

また、上記凹部2は、フォトリソグラフィ技術およびエッチング技術などを用いて形成することができる。   Moreover, the said recessed part 2 can be formed using a photolithographic technique and an etching technique.

第2実施形態では、上記のように、GaN基板10の成長主面10a側に凹部2(掘り込み領域3)を形成することによって、凹部2(掘り込み領域3)上の窒化物半導体層(窒化物半導体層50の凹部2上の部分)の表面に窪み35を形成することができる。このため、GaN基板10とその成長主面10a上に形成される窒化物半導体層との間の格子定数差や熱膨張係数差などが大きくなり、窒化物半導体層に歪みが生じた場合でも、非掘り込み領域4上に形成される窒化物半導体層の歪みを、凹部2(掘り込み領域3)上の窒化物半導体層の表面に形成された上記窪み部分で緩和することができる。これにより、窒化物半導体層にクラックが発生するのを効果的に抑制することができる。   In the second embodiment, as described above, the recess 2 (digging region 3) is formed on the growth main surface 10a side of the GaN substrate 10 to thereby form the nitride semiconductor layer (on the depression 2 (digging region 3)) ( A recess 35 can be formed on the surface of the nitride semiconductor layer 50 on the recess 2. For this reason, the lattice constant difference or the thermal expansion coefficient difference between the GaN substrate 10 and the nitride semiconductor layer formed on the growth principal surface 10a is increased, and even when the nitride semiconductor layer is distorted, The distortion of the nitride semiconductor layer formed on the non-dig region 4 can be alleviated by the above-described depression portion formed on the surface of the nitride semiconductor layer on the recess 2 (dig region 3). Thereby, it is possible to effectively suppress the occurrence of cracks in the nitride semiconductor layer.

このように、第2実施形態では、GaN基板10に凹部2を形成することによって、非常に高い歪み緩和効果およびクラック抑制効果を得ることができるので、障壁層を、Alを含む窒化物半導体から構成した場合でも、障壁層の歪みを緩和して、クラックの発生を抑制することができる。また、光閉じ込めを良好にするために、クラッド層のAl組成比を上げた場合でも、クラックの発生を抑制することができる。   As described above, in the second embodiment, by forming the recess 2 in the GaN substrate 10, a very high strain relaxation effect and crack suppression effect can be obtained. Therefore, the barrier layer is made of a nitride semiconductor containing Al. Even when configured, the strain of the barrier layer can be relaxed and the generation of cracks can be suppressed. Moreover, even when the Al composition ratio of the cladding layer is increased in order to improve the light confinement, the generation of cracks can be suppressed.

また、凹部2(掘り込み領域3)が形成されたGaN基板10を用いて、その成長主面10aと接するように、Inを含む窒化物半導体層(たとえばInGaN層など)を形成することにより、さらに効果的にクラックの発生を抑制することができる。すなわち、Inを含む窒化物半導体層をGaN基板10の成長主面10aと接するように形成することにより、クラック抑制効果が得られるが、上記のように、凹部2が形成されたGaN基板10を用いることで、さらに有効にクラック抑制効果を得ることができる。   Further, by using the GaN substrate 10 in which the recess 2 (digging region 3) is formed, a nitride semiconductor layer containing In (for example, an InGaN layer) is formed so as to be in contact with the main growth surface 10a. Furthermore, the generation of cracks can be effectively suppressed. That is, by forming the nitride semiconductor layer containing In so as to be in contact with the growth main surface 10a of the GaN substrate 10, a crack suppressing effect can be obtained. As described above, the GaN substrate 10 in which the recess 2 is formed is obtained. By using it, the crack suppression effect can be obtained more effectively.

第2実施形態のその他の効果は、上記第1実施形態と同様である。   Other effects of the second embodiment are the same as those of the first embodiment.

(第3実施形態)
図25は、本発明の第3実施形態による発光ダイオード素子の断面図である。次に、図2および図25を参照して、本発明の第3実施形態による発光ダイオード素子(LED;Light Emitting Diode)について説明する。
(Third embodiment)
FIG. 25 is a cross-sectional view of a light emitting diode device according to a third embodiment of the present invention. Next, with reference to FIG. 2 and FIG. 25, the light emitting diode element (LED; Light Emitting Diode) by 3rd Embodiment of this invention is demonstrated.

この第3実施形態による発光ダイオード素子は、上記第1実施形態と同様のGaN基板10上に、同様の窒化物半導体各層が形成されることによって構成されている。ただし、第3実施形態では、上記第1実施形態とは異なり、下部ガイド層13(図2参照)および上部ガイド層16(図2参照)が形成されない構成となっている。   The light emitting diode device according to the third embodiment is configured by forming the same nitride semiconductor layers on the GaN substrate 10 similar to that of the first embodiment. However, in the third embodiment, unlike the first embodiment, the lower guide layer 13 (see FIG. 2) and the upper guide layer 16 (see FIG. 2) are not formed.

具体的には、図25に示すように、GaN基板10の成長主面10a上に、n型InyGa1-yN(0<y<1)からなるInGaN層11、下部クラッド層12、活性層14、キャリアブロック層15、上部クラッド層17およびコンタクト層18が順次形成されている。コンタクト層18上には、ITO(Indium Tin Oxide)などの酸化物系透明導電膜からなるp側電極221が形成されている。また、GaN基板10の裏面上には、n側電極22およびメタライズ層23が形成されている。 Specifically, as shown in FIG. 25, an InGaN layer 11 made of n-type In y Ga 1-y N (0 <y <1), a lower cladding layer 12, and a growth main surface 10a of the GaN substrate 10; An active layer 14, a carrier block layer 15, an upper clad layer 17 and a contact layer 18 are formed in this order. A p-side electrode 221 made of an oxide-based transparent conductive film such as ITO (Indium Tin Oxide) is formed on the contact layer 18. An n-side electrode 22 and a metallized layer 23 are formed on the back surface of the GaN substrate 10.

また、第3実施形態では、活性層14の障壁層は、上記第1および第2実施形態と同様、Alを含む窒化物半導体(たとえば、AlGaN、AlInGaN、AlInNなど)から構成されている。   In the third embodiment, the barrier layer of the active layer 14 is made of a nitride semiconductor containing Al (for example, AlGaN, AlInGaN, AlInN, etc.), as in the first and second embodiments.

なお、上記InGaN層11に代えて、InyGa1-yN(0<y≦1)またはAlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1)からなる窒化物半導体層を用いてもよい。 In place of the InGaN layer 11, In y Ga 1-y N (0 <y ≦ 1) or Al a In b Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <b ≦ 1, 0 A nitride semiconductor layer composed of ≦ c <1) may be used.

第3実施形態では、上記のように、GaN基板10と下部クラッド層12との間に、Inを含む窒化物半導体層(たとえばInGaN層11)を挿入することによって(GaN基板10の成長主面10aと接する半導体層を、Inを含む窒化物半導体層とすることによって)、発光効率を向上させることができる。   In the third embodiment, as described above, a nitride semiconductor layer containing In (for example, an InGaN layer 11) is inserted between the GaN substrate 10 and the lower cladding layer 12 (growth main surface of the GaN substrate 10). By making the semiconductor layer in contact with 10a a nitride semiconductor layer containing In), the light emission efficiency can be improved.

また、第3実施形態では、上記のように構成することによって、層表面の平坦性および結晶性を向上させることができる。このため、これによっても、発光効率を向上させることができる。   Moreover, in 3rd Embodiment, the flatness and crystallinity of a layer surface can be improved by comprising as mentioned above. For this reason, the luminous efficiency can be improved also by this.

この実施例4では、m面{1−100}に対するa軸方向のオフ角度が3度、c軸方向のオフ角度が+0.5度であるGaN基板を用いて、LEDを作製した。また、実施例4では、基板の成長主面上に、n型In0.02Ga0.98NからなるInを含む窒化物半導体層を約0.5μmの層厚で成膜した後、Al0.01Ga0.99N(層厚:約15nm)/In0.25Ga0.75N(層厚:約3nm)の4QW活性層を成膜した。次に、4QW活性層上に、p型Al0.2Ga0.8Nキャリアブロック層を約20nmの層厚で成膜した。そして、p型Al0.2Ga0.8Nキャリアブロック層上に、約0.2μmの層厚でp型GaNコンタクト層を成膜した。その後、p型GaNコンタクト層上に、酸化物系透明導電膜であるITOをEB(Electron Beam)蒸着機により約50nmの層厚で成膜することにより、ITOからなるp側電極を形成した。このように構成された実施例4においても、発光効率の改善効果および輝点状発光の抑制効果が得られた。 In Example 4, an LED was manufactured using a GaN substrate having an off angle in the a-axis direction of 3 degrees and an off angle in the c-axis direction of +0.5 degrees with respect to the m-plane {1-100}. In Example 4, a nitride semiconductor layer containing n-type In 0.02 Ga 0.98 N and having a layer thickness of about 0.5 μm is formed on the main growth surface of the substrate, and then Al 0.01 Ga 0.99 N A 4QW active layer (layer thickness: about 15 nm) / In 0.25 Ga 0.75 N (layer thickness: about 3 nm) was formed. Next, a p-type Al 0.2 Ga 0.8 N carrier blocking layer was formed on the 4QW active layer with a layer thickness of about 20 nm. Then, a p-type GaN contact layer having a thickness of about 0.2 μm was formed on the p-type Al 0.2 Ga 0.8 N carrier block layer. Thereafter, ITO, which is an oxide-based transparent conductive film, was formed on the p-type GaN contact layer with an EB (Electron Beam) vapor deposition apparatus with a layer thickness of about 50 nm, thereby forming a p-side electrode made of ITO. Also in Example 4 configured as described above, an effect of improving the light emission efficiency and an effect of suppressing the bright spot light emission were obtained.

なお、上記酸化物系透明導電膜として、酸化インジウム系のITO透明導電膜以外に、In23−ZnO系透明導電膜、酸化亜鉛が主原料のZnO系透明導電膜、酸化スズ系のSnO2系透明導電膜などを用いてもよい。これらの透明導電膜を用いることで、光取り出し効率を格段に向上させることができる。また、m面に対してa軸方向にオフ角度を有する窒化物半導体基板を用いることで、表面モフォロジーの改善したp型層上にp側電極を形成することができるので、低いコンタクト抵抗を得ることができる。さらに、輝点状発光が抑制されて均一発光、均一注入ができることで、発光効率の向上が可能となり、上記基板上に形成した窒化物半導体層のコンタクト電極に、上記透明導電膜を用いることは、非常にメリットが大きく好ましい。電極アニール温度が低温で可能な、ITO電極は、活性層に熱ダメージを与えにくいという観点で特に好ましい。実施例4では、アニール処理を600℃で行っている。 As the oxide-based transparent conductive film, in addition to the indium oxide-based ITO transparent conductive film, In 2 O 3 —ZnO-based transparent conductive film, zinc oxide-based ZnO-based transparent conductive film, tin oxide-based SnO are used. A 2- type transparent conductive film or the like may be used. By using these transparent conductive films, light extraction efficiency can be significantly improved. In addition, by using a nitride semiconductor substrate having an off-angle in the a-axis direction with respect to the m-plane, a p-side electrode can be formed on a p-type layer with improved surface morphology, thereby obtaining a low contact resistance. be able to. Furthermore, the luminous efficiency can be improved by suppressing luminous spot-like light emission and uniform light emission and uniform injection, and the use of the transparent conductive film for the contact electrode of the nitride semiconductor layer formed on the substrate It is very preferable because of its great merit. An ITO electrode, which can be annealed at a low temperature, is particularly preferable from the viewpoint that the active layer is hardly damaged by heat. In Example 4, the annealing process is performed at 600 ° C.

酸化物系透明導電膜は、EB蒸着装置や、スパッタ装置などにより、非晶質(アモルファス)状態でコンタクト層上に形成し、その後、400℃〜700℃程度の熱アニールによって結晶化させることで膜の抵抗を低下させることにより、さらなる低電圧化を行うことがより好ましい。このとき、a軸方向にオフ角度を有する窒化物半導体基板を用いることにより、非常に平坦性の高いコンタクト層を形成できるため、酸化物系透明導電膜とコンタクト層との間のコンタクト抵抗を下げることができる。   The oxide-based transparent conductive film is formed on the contact layer in an amorphous state by an EB vapor deposition apparatus or a sputtering apparatus, and then crystallized by thermal annealing at about 400 ° C. to 700 ° C. It is more preferable to further reduce the voltage by reducing the resistance of the film. At this time, a contact layer having a very high flatness can be formed by using a nitride semiconductor substrate having an off-angle in the a-axis direction, so that the contact resistance between the oxide-based transparent conductive film and the contact layer is lowered. be able to.

この実施例5では、実施例4と同様の基板を用いて、実施例4とほぼ同じ構造のLEDを作製した。ただし、実施例5では、基板の成長主面と接する半導体層に、n型AlInyGa1-yN(0<y≦1)からなる窒化物半導体層を用いている。具体的には、この実施例5では、基板の成長主面と接する半導体層に、n型Al0.02In0.02Ga0.96N層を用いている。この場合も、上記と同様の効果が得られた。 In Example 5, an LED having substantially the same structure as that of Example 4 was manufactured using the same substrate as that of Example 4. However, in Example 5, a nitride semiconductor layer made of n-type AlIn y Ga 1-y N (0 <y ≦ 1) is used for the semiconductor layer in contact with the main growth surface of the substrate. Specifically, in Example 5, an n-type Al 0.02 In 0.02 Ga 0.96 N layer is used as the semiconductor layer in contact with the main growth surface of the substrate. In this case, the same effect as described above was obtained.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1〜第3実施形態では、窒化物半導体素子の一例である窒化物半導体レーザ素子および発光ダイオード素子などの発光素子に本発明を適用した例を示したが、本発明はこれに限らず、電子デバイスなどの窒化物半導体を用いたデバイス(たとえば、パワートランジスタやIC(Integrated Circuit)、LSI(Large Scale Integration)など)全般に本発明を適用することもできる。   For example, in the first to third embodiments, examples in which the present invention is applied to light-emitting elements such as nitride semiconductor laser elements and light-emitting diode elements, which are examples of nitride semiconductor elements, have been described. The present invention can be applied not only to devices using nitride semiconductors such as electronic devices (for example, power transistors, ICs (Integrated Circuits), LSIs (Large Scale Integrations), etc.) in general.

また、上記第1〜第3実施形態では、GaN基板の成長主面と接する半導体層をInGaN層とした例を示したが、本発明はこれに限らず、GaN基板の成長主面と接する半導体層をInGaN層以外のInを含む窒化物半導体層(InyGa1-yN(0<y≦1)またはAlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1))としてもよい。たとえば、GaN基板の成長主面と接する半導体層を、AlInGaN層、AlInN層またはInN層としてもよい。 In the first to third embodiments, the semiconductor layer in contact with the growth main surface of the GaN substrate is an InGaN layer. However, the present invention is not limited to this, and the semiconductor in contact with the growth main surface of the GaN substrate is used. nitride containing in non InGaN layer a layer semiconductor layer (in y Ga 1-y N (0 <y ≦ 1) or Al a in b Ga c N ( a + b + c = 1,0 <a ≦ 1,0 <b ≦ 1, 0 ≦ c <1)). For example, the semiconductor layer in contact with the main growth surface of the GaN substrate may be an AlInGaN layer, an AlInN layer, or an InN layer.

また、上記第1〜第3実施形態では、基板の成長主面と接するようにInを含む窒化物半導体層を形成するとともに、このInを含む窒化物半導体層上に、この層の上面と接するように、AlGaNからなる下部クラッド層を形成した例を示したが、Inを含む窒化物半導体層と接して形成される半導体層は、AlGaN以外の窒化物半導体材料から構成されていてもよい。なお、Inを含む窒化物半導体層と接して形成される半導体層は、上記のように、Alを含む窒化物半導体(AlaInbGacN(a+b+c=1、0<a≦1、0<b≦1、0≦c<1))から構成されているのが好ましい。 In the first to third embodiments, the nitride semiconductor layer containing In is formed so as to be in contact with the main growth surface of the substrate, and the upper surface of this layer is in contact with the nitride semiconductor layer containing In. As described above, the lower clad layer made of AlGaN is formed. However, the semiconductor layer formed in contact with the nitride semiconductor layer containing In may be made of a nitride semiconductor material other than AlGaN. Note that the semiconductor layer formed in contact with the nitride semiconductor layer containing In is a nitride semiconductor containing Al (Al a In b Ga c N (a + b + c = 1, 0 <a ≦ 1, 0 <B ≦ 1, 0 ≦ c <1)).

また、上記第1〜第3実施形態では、a軸方向のオフ角度を0.1度より大きい角度に構成した例を示したが、本発明はこれに限らず、a軸方向のオフ角度は0.1度以下の角度であってもよい。ただし、輝点状発光の抑制効果や表面モフォロジーなどを考慮すると、a軸方向のオフ角度は、±0.1度より大きい角度であることが好ましい。   In the first to third embodiments, the example in which the off angle in the a-axis direction is configured to be larger than 0.1 degrees has been described. However, the present invention is not limited thereto, and the off angle in the a-axis direction is The angle may be 0.1 degrees or less. However, considering the effect of suppressing bright spot light emission, surface morphology, and the like, the off angle in the a-axis direction is preferably an angle larger than ± 0.1 degrees.

また、上記第1〜第3実施形態では、活性層の量子井戸構造を、DQW構造に構成した例を示したが、本発明はこれに限らず、DQW構造以外の量子井戸構造に活性層を構成してもよい。たとえば、活性層の量子井戸構造を、SQW(Single Quantum Well)構造に構成してもよい。具体的には、たとえば、図26に示すように、下部ガイド層13(第3実施形態では、下部クラッド層)上に、InGaNからなる1つの井戸層54aと、Al0.005Ga0.995Nからなる2つの障壁層54bとが交互に積層されたSQW構造を有する活性層54を形成することができる。なお、井戸層54aの厚みは、約3nm〜約4nm、障壁層54bの厚みは、約70nmに構成することができる。また、上記第1〜第3実施形態の構成において、活性層をSQW構造に構成することにより、活性層をDQW構造に構成した場合に比べて、駆動電圧を低減することが可能となる。具体的には、SQW構造の活性層では、DQW構造の活性層に比べて、50mA電流注入時の駆動電圧が0.1V〜0.25V程度低減する。これは、DQW構造の場合、二つの井戸層に挟まれた障壁層のキャリアが空乏化するために、障壁層で大きな電界がかかってしまうために引き起こされているのではないかと考えられる。また、上記活性層は、SQW構造以外に、MQW(Multiple Quantum Well)構造に構成してもよい。活性層をSQW構造またはMQW構造にした場合でも、輝点状発光の抑制効果および発光効率の向上効果を得ることができる。なお、井戸層が3層以上の多重量子井戸構造の場合には、光閉じ込めを有効に行うことができるため、ゲインを高めることができる。さらに、LEDなどで用いられる、井戸層の層数が比較的多いMQW構造では、障壁層をAlのみならず、Inをも含む窒化物半導体から構成することで、井戸層との格子歪みを低減できるため、より好ましい。 In the first to third embodiments, the example in which the quantum well structure of the active layer is configured as the DQW structure has been described. However, the present invention is not limited thereto, and the active layer is provided in the quantum well structure other than the DQW structure. It may be configured. For example, the quantum well structure of the active layer may be configured as an SQW (Single Quantum Well) structure. Specifically, for example, as shown in FIG. 26, one well layer 54a made of InGaN and 2 made of Al 0.005 Ga 0.995 N are formed on the lower guide layer 13 (lower cladding layer in the third embodiment). An active layer 54 having an SQW structure in which two barrier layers 54b are alternately stacked can be formed. The well layer 54a can be configured to have a thickness of about 3 nm to about 4 nm, and the barrier layer 54b can be configured to have a thickness of about 70 nm. In the configurations of the first to third embodiments, the drive voltage can be reduced by configuring the active layer in the SQW structure as compared to the case where the active layer is configured in the DQW structure. Specifically, in the active layer of the SQW structure, the driving voltage at the time of 50 mA current injection is reduced by about 0.1 V to 0.25 V compared to the active layer of the DQW structure. In the case of the DQW structure, this is considered to be caused by the fact that carriers in the barrier layer sandwiched between two well layers are depleted and a large electric field is applied to the barrier layer. In addition to the SQW structure, the active layer may have an MQW (Multiple Quantum Well) structure. Even when the active layer has the SQW structure or the MQW structure, the effect of suppressing bright spot light emission and the effect of improving the light emission efficiency can be obtained. Note that in the case of a multiple quantum well structure having three or more well layers, optical confinement can be effectively performed, so that the gain can be increased. Furthermore, in the MQW structure with a relatively large number of well layers used in LEDs and the like, the barrier layer is made of a nitride semiconductor containing not only Al but also In, thereby reducing lattice distortion with the well layer. Since it can do, it is more preferable.

また、活性層を多重量子井戸構造に構成した場合には、第1量子井戸、第2量子井戸・・・それぞれの層厚や組成が全く同一のものである必要はなく、それぞれが異なっていてもよい。その場合、それぞれの量子井戸からの発光波長が異なるが、第1量子井戸と第2量子井戸との関係において、基板に最も近い第1量子井戸の発光波長が最も短く、第2量子井戸の発光波長は、第1量子井戸の発光波長よりも長くなるように構成されているのが好ましい。   In addition, when the active layer is configured in a multiple quantum well structure, the first quantum well, the second quantum well,... Need not have the same layer thickness and composition, and are different from each other. Also good. In that case, the emission wavelengths from the respective quantum wells are different, but in the relationship between the first quantum well and the second quantum well, the emission wavelength of the first quantum well closest to the substrate is the shortest, and the emission of the second quantum well. The wavelength is preferably configured to be longer than the emission wavelength of the first quantum well.

また、上記第1〜第3実施形態では、窒化物半導体基板としてGaN基板を用いた例を示したが、本発明はこれに限らず、GaN基板以外の窒化物半導体基板を用いてもよい。たとえば、InGaN、AlGaN、および、AlGaInNなどからなる窒化物半導体基板を用いてもよい。また、基板上に結晶成長される窒化物半導体各層については、その厚みや組成等は、所望の特性に合うものに適宜組み合わせたり、変更したりすることが可能である。たとえば、半導体層を追加または削除したり、半導体層の順序を一部入れ替えたりしてもよい。また、導電型を一部の半導体層について変更してもよい。すなわち、窒化物半導体素子(窒化物半導体レーザ素子および発光ダイオード素子を含む)としての基本特性が得られる限り自由に変更可能である。   In the first to third embodiments, the example in which the GaN substrate is used as the nitride semiconductor substrate has been described. However, the present invention is not limited to this, and a nitride semiconductor substrate other than the GaN substrate may be used. For example, a nitride semiconductor substrate made of InGaN, AlGaN, AlGaInN, or the like may be used. In addition, the thickness, composition, and the like of each nitride semiconductor layer that is crystal-grown on the substrate can be appropriately combined or changed so as to meet the desired characteristics. For example, the semiconductor layers may be added or deleted, or the order of the semiconductor layers may be partially changed. Further, the conductivity type may be changed for some semiconductor layers. That is, it can be freely changed as long as basic characteristics as a nitride semiconductor element (including a nitride semiconductor laser element and a light emitting diode element) are obtained.

また、上記第1〜第3実施形態では、井戸層のIn組成比を、0.2〜0.25に構成した例を示したが、本発明はこれに限らず、井戸層のIn組成比は、0.15以上0.45以下の範囲内で適宜変更することができる。また、井戸層のIn組成比は、0.15より小さい値にしてもよい。また、井戸層には、5%以内であればAlが含まれていてもよい。また、キャリアブロック層には、7%以内程度であればInが含まれていても良い。Inを含むことで、低温にて結晶性の良い膜を形成しやすくなるため好ましく、さらに、Alを含む、または、AlとInとを含む窒化物半導体層で形成された障壁層を含んで構成される活性層への歪を軽減することができるため、好ましい。   In the first to third embodiments, the example in which the In composition ratio of the well layer is configured to be 0.2 to 0.25 is shown. However, the present invention is not limited to this, and the In composition ratio of the well layer is used. Can be appropriately changed within the range of 0.15 to 0.45. Further, the In composition ratio of the well layer may be a value smaller than 0.15. Further, the well layer may contain Al as long as it is within 5%. The carrier block layer may contain In as long as it is within 7%. It is preferable to include In because it is easy to form a film having good crystallinity at a low temperature, and further includes a barrier layer that includes Al or a nitride semiconductor layer that includes Al and In. This is preferable because distortion to the active layer can be reduced.

また、上記第1〜第3実施形態において、障壁層のAl組成比x2は、0<x2≦0.08の範囲内で適宜変更することができる。なお、障壁層をAlGaNから構成することによって、井戸層のIn組成比を増加したときに活性層に発生する、c軸方向に対して平行方向に入る転位(EL発光パターンを見るとダークラインのように見える)を抑制することができる。また、上記第1および第2実施形態において、障壁層をAlGaNから構成した場合には、光閉じ込めをより有効にするために、ガイド層などの窒化物半導体層のIn組成比を増加するなどすればよい。   In the first to third embodiments, the Al composition ratio x2 of the barrier layer can be appropriately changed within the range of 0 <x2 ≦ 0.08. When the barrier layer is made of AlGaN, dislocations that occur in the active layer when the In composition ratio of the well layer is increased and enter the direction parallel to the c-axis direction (when the EL emission pattern is seen, the dark line Can be suppressed). In the first and second embodiments, when the barrier layer is made of AlGaN, the In composition ratio of the nitride semiconductor layer such as the guide layer is increased in order to make the optical confinement more effective. That's fine.

また、上記第1〜第3実施形態では、活性層の障壁層をAlGaNから構成した例を示したが、本発明はこれに限らず、AlGaN以外の、たとえば、AlInGaN層、AlInN層などから障壁層を構成することもできる。そして、このように構成することによっても、発光効率および信頼性を向上させることができる。   In the first to third embodiments, an example in which the barrier layer of the active layer is made of AlGaN is shown. However, the present invention is not limited to this, and barriers other than AlGaN, such as an AlInGaN layer, an AlInN layer, etc. Layers can also be constructed. And also by comprising in this way, luminous efficiency and reliability can be improved.

また、上記第1〜第3実施形態では、キャリアブロック層と井戸層との間の距離を第3障壁層の厚みと同じにしたが、キャリアブロック層と井戸層(最もキャリアブロック層側の井戸層)との間に組成の異なる複数の窒化物半導体層を形成してもよい。また、キャリアブロック層と井戸層(最もキャリアブロック層側の井戸層)の間の一部にMgなどのp型不純物をドーピングし、p型化することも好ましい。なお、上記第1〜第3実施形態では、ノンドープとしている。   In the first to third embodiments, the distance between the carrier block layer and the well layer is the same as the thickness of the third barrier layer. However, the carrier block layer and the well layer (the well on the most carrier block layer side) A plurality of nitride semiconductor layers having different compositions may be formed between the two layers. Further, it is also preferable that a part between the carrier block layer and the well layer (most well layer on the carrier block layer side) is doped with a p-type impurity such as Mg to make it p-type. In the first to third embodiments, non-doping is performed.

また、上記第1〜第3実施形態では、活性層上にキャリアブロック層を形成した構成について説明したが、本発明はこれに限らず、キャリアブロック層が形成されていない構成にしてもよい。ただし、キャリアブロック層が形成されていることで、Alを含む窒化物半導体層(たとえば、AlGaN層やAlInGaN層など)から構成された障壁層が、活性層の保護機能があるのと同様に、活性層成長後の活性層劣化を抑制する効果が得られる。このため、井戸層のIn組成比が大きな領域(たとえば、In組成比x1≧0.15)では、キャリアブロック層が形成されている方が好ましい。ここで、オフ角度を有さないm面を成長主面とする窒化物半導体基板(m面ジャスト基板)を用いた窒化物半導体発光素子では、上述したように、そのEL発光パターンが輝点状発光となる。これは、比較的高いAl組成比を有するキャリアブロック層が悪影響をおよぼしている可能性がある。その一方、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いた場合には、上述のように、発光パターンの均一化が可能である。これより、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板は、Alを含む窒化物半導体層(たとえば、AlGaN層やAlInGaN層など)を結晶性よく成膜するのに非常に適した無極性基板であるといえる。このため、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用いることによって、キャリアブロック層をよりよい状態で機能させることができる。   Moreover, although the said 1st-3rd embodiment demonstrated the structure which formed the carrier block layer on the active layer, this invention is not restricted to this, You may make it the structure by which the carrier block layer is not formed. However, since the carrier block layer is formed, the barrier layer composed of a nitride semiconductor layer containing Al (for example, an AlGaN layer or an AlInGaN layer) has a protective function for the active layer, An effect of suppressing deterioration of the active layer after the growth of the active layer is obtained. For this reason, it is preferable that a carrier block layer is formed in a region where the In composition ratio of the well layer is large (for example, In composition ratio x1 ≧ 0.15). Here, as described above, in the nitride semiconductor light emitting device using the nitride semiconductor substrate (m-plane just substrate) having the m-plane having no off-angle as the growth main surface, the EL emission pattern has a bright spot shape. Light is emitted. This is because the carrier block layer having a relatively high Al composition ratio may have an adverse effect. On the other hand, when a nitride semiconductor substrate having a growth main surface that has an off-angle in the a-axis direction with respect to the m-plane is used, the light emission pattern can be made uniform as described above. As a result, a nitride semiconductor substrate whose main growth surface is a plane having an off-angle in the a-axis direction with respect to the m plane is a nitride semiconductor layer containing Al (for example, an AlGaN layer or an AlInGaN layer) with good crystallinity. It can be said that this is a nonpolar substrate that is very suitable for film formation. For this reason, the carrier block layer can be made to function in a better state by using a nitride semiconductor substrate having a growth main surface that has an off-angle in the a-axis direction with respect to the m-plane.

また、上記第1〜第3実施形態では、障壁層を、Alを含む窒化物半導体層単層から構成した例を示したが、本発明はこれに限らず、障壁層は、Alを含む窒化物半導体層を少なくとも1層含む多層構造(たとえば、InGaNとAlGaNとの超格子構造)であってもよい。その場合、井戸層と隣接する層がAlを含む窒化物半導体から構成されているのが好ましい。また、多層構造の場合、井戸層に隣接する、Alを含む窒化物半導体により構成される層は、1.0nm以上の厚みに形成されているのが好ましく、3.0nm以上の厚みに形成されていればより好ましい。このような構成は、ダークラインの発生抑制効果や、活性層の熱耐性を向上させるなどの効果、平坦性を向上させる効果をより機能させるために有効である。また、窒化物半導体レーザ素子においては、障壁層に、Alを含む窒化物半導体層であるAlGaNなどを用いても、ガイド層にInGaNを用いる手法や、クラッド層のAl組成比を上げる手法などを用いることにより、十分光閉じ込めが可能である。なお、Al組成比を上げた場合、引っ張り歪みによるクラックの発生が危惧されるが、上記第1実施形態で示したように、基板の成長主面と接する半導体層を、Inを含む窒化物半導体層とすることで、クラックの発生を抑制することが可能である。さらに、上記第2実施形態で示したように、GaN基板に溝加工を施す(凹部を形成する)ことで、クラックの発生がより効果的に抑制される。   In the first to third embodiments, the barrier layer is composed of a single layer of nitride semiconductor layer containing Al. However, the present invention is not limited to this, and the barrier layer is nitrided containing Al. A multilayer structure including at least one physical semiconductor layer (for example, a superlattice structure of InGaN and AlGaN) may be used. In that case, the layer adjacent to the well layer is preferably made of a nitride semiconductor containing Al. In the case of a multilayer structure, the layer composed of a nitride semiconductor containing Al adjacent to the well layer is preferably formed to a thickness of 1.0 nm or more, and is formed to a thickness of 3.0 nm or more. It is more preferable. Such a configuration is effective for further functioning the effect of suppressing the occurrence of dark lines, the effect of improving the heat resistance of the active layer, and the effect of improving the flatness. In nitride semiconductor laser elements, even if AlGaN, which is a nitride semiconductor layer containing Al, is used for the barrier layer, a method using InGaN for the guide layer, a method for increasing the Al composition ratio of the cladding layer, etc. By using it, it is possible to sufficiently confine light. When the Al composition ratio is increased, the occurrence of cracks due to tensile strain is feared. However, as shown in the first embodiment, the semiconductor layer in contact with the growth main surface of the substrate is a nitride semiconductor layer containing In. By doing so, it is possible to suppress the occurrence of cracks. Furthermore, as shown in the second embodiment, the generation of cracks is more effectively suppressed by performing groove processing (forming recesses) on the GaN substrate.

また、上記第1〜第3実施形態では、3層の障壁層の全てをAlGaN層とした例を示したが、本発明はこれに限らず、3層の障壁層の一部の層を、AlGaN層としてもよい。複数の障壁層のうち、井戸層と接する少なくとも1層がAlを含む窒化物半導体層(たとえば、AlGaN層、AlInGaN層、AlInN層など)から構成されていれば、発光効率向上の効果は得られる。なお、活性層の井戸層の層数が異なると障壁層の層数も異なるが、この場合でも、少なくとも1層の障壁層を、Alを含む窒化物半導体層から構成することで、上記効果が得られる。上記第1実施形態を例にすると、たとえば、井戸層を形成する前の下地の平坦性を向上させるためには、井戸層を形成する前の下地層である第1障壁層と第2障壁層とをAlを含む窒化物半導体層とするのが好ましい。また、AlGaN層は、InGaN層の蒸発防止層としての役割(活性層を保護する役割)も果たすため、蒸発防止の観点(活性層保護の観点)から、井戸層上に形成される第2障壁層と第3障壁層とをAlを含む窒化物半導体層とすることもできる。さらに、第2障壁層を、第1井戸層と接する側と、第2井戸層と接する側との2層構造として、第2障壁層の第1井戸層と接する側を下部第2障壁層、第2障壁層の第2井戸層と接する側を上部第2障壁層としてもよい。下地の平坦性を向上させるためには、上部第2障壁層を、Alを含む窒化物半導体層とするのが好ましい。一方、蒸発防止の観点から、下部第2障壁層を、Alを含む窒化物半導体層とするのが好ましい。また、全ての障壁層を、Alを含む窒化物半導体層としてもよい。   In the first to third embodiments, an example in which all of the three barrier layers are AlGaN layers is shown. However, the present invention is not limited to this, and a part of the three barrier layers may be It may be an AlGaN layer. If at least one layer in contact with the well layer among the plurality of barrier layers is composed of a nitride semiconductor layer containing Al (for example, an AlGaN layer, an AlInGaN layer, an AlInN layer, etc.), the effect of improving the light emission efficiency can be obtained. . Note that the number of barrier layers differs when the number of well layers in the active layer is different, but even in this case, the above effect can be obtained by forming at least one barrier layer from a nitride semiconductor layer containing Al. can get. Taking the first embodiment as an example, for example, in order to improve the flatness of the base before forming the well layer, the first barrier layer and the second barrier layer which are the base layers before forming the well layer Are preferably nitride semiconductor layers containing Al. Further, since the AlGaN layer also serves as an evaporation preventing layer for the InGaN layer (a role for protecting the active layer), the second barrier formed on the well layer from the viewpoint of preventing evaporation (from the viewpoint of protecting the active layer). The layer and the third barrier layer may be a nitride semiconductor layer containing Al. Further, the second barrier layer has a two-layer structure of a side in contact with the first well layer and a side in contact with the second well layer, and the side of the second barrier layer in contact with the first well layer is a lower second barrier layer, The side of the second barrier layer in contact with the second well layer may be the upper second barrier layer. In order to improve the flatness of the base, the upper second barrier layer is preferably a nitride semiconductor layer containing Al. On the other hand, from the viewpoint of preventing evaporation, the lower second barrier layer is preferably a nitride semiconductor layer containing Al. All the barrier layers may be nitride semiconductor layers containing Al.

なお、上記第1〜第3実施形態において、窒化物半導体基板(GaN基板)と接して形成される半導体層は、n型の導電型であってもよいし、p型の導電型であってもよい。また、アンドープであってもよい。p型の導電型であった場合、活性層上に形成される一部のp型層、および活性層をエッチングなどで取り除き、露出させたn型層に、n電極を形成することで通電を行ってもよい。   In the first to third embodiments, the semiconductor layer formed in contact with the nitride semiconductor substrate (GaN substrate) may be an n-type conductivity type or a p-type conductivity type. Also good. Further, it may be undoped. In the case of the p-type conductivity type, a part of the p-type layer formed on the active layer and the active layer are removed by etching or the like, and an n-electrode is formed on the exposed n-type layer to supply current. You may go.

また、上記第1〜第3実施形態では、複数の障壁層を異なる厚みに形成した例を示したが、本発明はこれに限らず、複数の障壁層を同じ厚みに形成してもよい。   Moreover, in the said 1st-3rd embodiment, although the example which formed the several barrier layer in different thickness was shown, this invention is not restricted to this, You may form a several barrier layer in the same thickness.

また、上記第1〜第3実施形態では、キャリアブロック層を40nm以下の厚みに形成した例を示したが、本発明はこれに限らず、キャリアブロック層の厚みは40nmより大きくてもよい。また、キャリアブロック層に、3%程度のInが含まれていても、本発明の効果は得られる。また、キャリアブロック層のAl組成比は、駆動電圧低減の目的から、上部クラッド層のAl組成比より高いことが好ましい。   Moreover, although the example which formed the carrier block layer in the thickness of 40 nm or less was shown in the said 1st-3rd embodiment, this invention is not limited to this, The thickness of a carrier block layer may be larger than 40 nm. The effect of the present invention can be obtained even if the carrier block layer contains about 3% In. Further, the Al composition ratio of the carrier block layer is preferably higher than the Al composition ratio of the upper cladding layer for the purpose of reducing the driving voltage.

また、上記第1〜第3実施形態では、n型半導体層のn型不純物としてSiを用いた例を示したが、本発明はこれに限らず、n型不純物として、Si以外に、たとえば、O、S、Cなどを用いてもよい。なお、n型不純物としては、Si、Oが特に好ましい。   Moreover, in the said 1st-3rd embodiment, although the example which used Si as an n-type impurity of an n-type semiconductor layer was shown, this invention is not restricted to this, In addition to Si, for example, O, S, C, etc. may be used. As the n-type impurity, Si and O are particularly preferable.

また、上記第1〜第3実施形態では、絶縁層をSiO2から構成した例を示したが、本発明はこれに限らず、SiO2以外の絶縁性材料から構成してもよい。たとえば、SiN、Al23やZrO2などから絶縁層を構成してもよい。 In the above-mentioned first to third embodiments show an example in which the insulating layer from SiO 2, the present invention is not limited thereto, may be formed of an insulating material other than SiO 2. For example, the insulating layer may be made of SiN, Al 2 O 3 , ZrO 2 or the like.

また、上記第1〜第3実施形態において、結晶軸方向([1−100]方向、[11−20]方向および[0001]方向)は、結晶学的に等価な方向であればよい。   In the first to third embodiments, the crystal axis directions ([1-100] direction, [11-20] direction, and [0001] direction) may be crystallographically equivalent directions.

また、上記第1〜第3実施形態では、MOCVD法を用いて、窒化物半導体各層を結晶成長させた例を示したが、本発明はこれに限らず、MOCVD法以外のエピタキシャル成長法を用いて、窒化物半導体各層を結晶成長させてもよい。MOCVD法以外の方法としては、たとえば、HVPE法(Hydride Vapor Phase Epitaxy)、および、MBE法(Molecular Beam Epitaxy)などが挙げられる。   In the first to third embodiments, the example in which each nitride semiconductor layer is crystal-grown using the MOCVD method has been shown. However, the present invention is not limited to this, and an epitaxial growth method other than the MOCVD method is used. Alternatively, each nitride semiconductor layer may be crystal-grown. Examples of methods other than the MOCVD method include the HVPE method (Hydride Vapor Phase Epitaxy) and the MBE method (Molecular Beam Epitaxy).

また、上記第1および第2実施形態では、下部ガイド層をn型GaNから構成した例を示したが、本発明はこれに限らず、上記下部ガイド層は、GaN以外に、AlGaN、AlInGaNやInGaNなどから構成してもよいし、これらを適宜組み合わせた超格子構造にしてもよい。また、上記下部ガイド層は、光閉じ込めの観点から、Inを含む窒化物半導体から構成されていればより好ましい。さらに、下部ガイド層に、InGaN、AlGaNおよびAlInGaNを用いる場合には、故意に不純物をドープしないノンドープにしてもよいし、n型不純物として、たとえば、Siをドープしてもよい。   In the first and second embodiments, the lower guide layer is made of n-type GaN. However, the present invention is not limited to this, and the lower guide layer may be AlGaN, AlInGaN, It may be composed of InGaN or the like, or a superlattice structure in which these are appropriately combined. The lower guide layer is more preferably made of a nitride semiconductor containing In from the viewpoint of optical confinement. Furthermore, when InGaN, AlGaN, and AlInGaN are used for the lower guide layer, they may be intentionally non-doped without doping impurities, or may be doped with, for example, Si as an n-type impurity.

下部ガイド層にInGaNを用いる場合、そのIn組成比は、井戸層のIn組成比よりも小さい範囲で設定される。好ましくは、In組成比は0よりも大きく、0.05以下である。In組成比が0で、GaN層になると、平坦性が劣化する可能性が生じる。一方、In組成比が0.05より大きくなると、高い歪みが発生するため、結晶品質の劣化が危惧される。また、InGaNからなる下部ガイド層は、0.05μm以上0.5μm以下の厚みに形成されているのが好ましく、0.08μm以上0.3μm以下の厚みに形成されていればより好ましい。下部ガイド層の厚みが0.05μmより小さくなると、光閉じ込めの効果が不十分になり易くなる。一方、下部ガイド層の厚みが0.4μmより大きくなると、光の電界強度分布が層方向で広がるため、光閉じ込め係数が低減する。   When InGaN is used for the lower guide layer, the In composition ratio is set in a range smaller than the In composition ratio of the well layer. Preferably, the In composition ratio is larger than 0 and 0.05 or less. If the In composition ratio is 0 and the GaN layer is formed, the flatness may be deteriorated. On the other hand, when the In composition ratio is larger than 0.05, high strain is generated, and there is a concern about deterioration of crystal quality. The lower guide layer made of InGaN is preferably formed to a thickness of 0.05 μm to 0.5 μm, and more preferably 0.08 μm to 0.3 μm. If the thickness of the lower guide layer is smaller than 0.05 μm, the light confinement effect tends to be insufficient. On the other hand, when the thickness of the lower guide layer is larger than 0.4 μm, the light field confinement coefficient is reduced because the electric field intensity distribution of light spreads in the layer direction.

また、下部ガイド層にAlInGaNを用いる場合、そのIn組成比は、0より大きく、0.10以下に設定されているのが好ましい。また、Al組成比は、0より大きく、0.08以下に設定されているのが好ましい。さらに、AlInGaNからなる下部ガイド層は、0.05μm以上0.5μm以下の厚みに形成されているのが好ましく、0.07μm以上0.3μm以下の厚みに形成されていればより好ましい。下部ガイド層をAlInGaNから構成した場合に、上記の範囲(組成および厚みの少なくとも一方の上限値)を超えると、結晶品質の劣化を招く可能性がある。一方、上記した組成比の範囲以下の場合および上記した厚みの範囲の下限値より小さい場合の少なくとも一方の場合には、光閉じ込めの効果や平坦性向上の効果が不十分となる。   When AlInGaN is used for the lower guide layer, the In composition ratio is preferably set to be larger than 0 and equal to or less than 0.10. The Al composition ratio is preferably set to be larger than 0 and 0.08 or less. Furthermore, the lower guide layer made of AlInGaN is preferably formed to a thickness of 0.05 μm to 0.5 μm, and more preferably 0.07 μm to 0.3 μm. When the lower guide layer is made of AlInGaN and exceeds the above range (upper limit value of at least one of composition and thickness), the crystal quality may be deteriorated. On the other hand, in the case of at least one of the case where the composition ratio is not more than the above range and the case where the thickness is smaller than the lower limit value of the above thickness range, the light confinement effect and the flatness improvement effect are insufficient.

また、上記第1および第2実施形態では、上部ガイド層を、p型Al0.01Ga0.99Nから構成した例を示したが、本発明はこれに限らず、上部ガイド層を、GaN、AlGaNまたはAlInGaNから構成してもよいし、これらを組み合わせた超格子構造に構成してもよい。また、光閉じ込めや、遠視野像の観点から、問題がない場合は、p側のガイド層(上部ガイド層)を形成せずに、キャリアブロック層上に直接p型クラッド層を積層する構成も可能である。 In the first and second embodiments, the upper guide layer is made of p-type Al 0.01 Ga 0.99 N. However, the present invention is not limited to this, and the upper guide layer is made of GaN, AlGaN or You may comprise from AlInGaN and may comprise the superlattice structure which combined these. If there is no problem from the viewpoint of optical confinement and far-field images, a p-type cladding layer may be directly stacked on the carrier block layer without forming the p-side guide layer (upper guide layer). Is possible.

上部ガイド層を形成する場合、上部ガイド層が、不純物をドーピングしない、ノンドープのGaN層であって、p型不純物ドーピングを施したp型GaN層がさらに形成されている場合には、発光素子が有する層厚のうち、p型GaN層の層厚(トータル層厚)Lpganとp型不純物ドーピングが施されていないGaN層(故意にn型不純物ドーピングを施したn型GaN層、故意に不純物ドーピングが施されていないノンドープGaN層)の層厚(トータル層厚)Lganとの関係が、Lgan<Lpganを満たす構成が好ましい。さらには、p型GaN層の層厚は、0.3μm以下であるのが好ましい。0.3μmよりも大きくなると、光分布が広がり、光閉じ込め効率が減少する可能性がある。また、平坦性の劣化を招く可能性もある。 When the upper guide layer is formed, when the upper guide layer is a non-doped GaN layer that is not doped with impurities, and a p-type GaN layer that is doped with p-type impurities is further formed, Among the layer thicknesses, the p-type GaN layer thickness (total layer thickness) L pgan and the p-type impurity-doped GaN layer (the n-type GaN layer intentionally n-type impurity doped, the deliberate impurity It is preferable that the relationship with the layer thickness (total layer thickness) L gan of the non-doped GaN layer not doped) satisfies L gan <L pgan . Furthermore, the layer thickness of the p-type GaN layer is preferably 0.3 μm or less. If it is larger than 0.3 μm, the light distribution is widened and the light confinement efficiency may be reduced. In addition, the flatness may be deteriorated.

一方、上部ガイド層が、p型不純物ドーピングが施されたp型GaN層の場合、平坦性は劣化しないため、光閉じ込めの観点から設計すればよく、0.3μm程度以下の厚みに設定すればよい。   On the other hand, when the upper guide layer is a p-type GaN layer to which p-type impurity doping is applied, the flatness does not deteriorate. Therefore, the upper guide layer may be designed from the viewpoint of optical confinement. Good.

上部ガイド層に、InGaN、AlGaNまたはAlInGaNを用いる場合には、故意に不純物をドーピングしないノンドープにしてもよいし、p型不純物として、たとえば、Mgをドープしてもよい。上部ガイド層をAlGaNから構成する場合、ノンドープAlGaN層の場合には、そのAl組成比が0.0より大きく、0.03以下の範囲で設定されるのが好ましい。p型不純物ドーピングを施したp型AlGaN層の場合には、そのAl組成比が、0.0より大きく、0.03以下の範囲で設定されるのが好ましい。上部ガイド層をAlGaNから構成した場合、平坦性向上の効果が得られる。なお、ノンドープAlGaN層の場合、Al組成比が0のGaN層では、十分な平坦性向上の効果が得られにくくなる。一方、Al組成比が0.03より大きくなると、光閉じ込めが不十分になる。AlGaNからなる上部ガイド層は、0.05μm以上0.4μm以下の厚みに形成されているのが好ましく、0.08μm以上0.25μm以下の厚みに形成されていればより好ましい。AlGaNからなる上部ガイド層の厚みが0.05μmより小さくなると、平坦性向上の効果が不十分になり易い。一方、0.4μmより大きくなると、光の電界強度分布が層方向で広がるため、光閉じ込め係数が低減する。上部ガイド層をAlGaNから構成した場合は、クラッド層のAl組成比を上げることで、光閉じ込めを向上させることは可能である。また、上部ガイド層は、光閉じ込めの観点から、Inを含む窒化物半導体から構成されていればより好ましい。   When InGaN, AlGaN or AlInGaN is used for the upper guide layer, it may be intentionally non-doped without doping impurities, or may be doped with Mg as a p-type impurity, for example. When the upper guide layer is made of AlGaN, in the case of a non-doped AlGaN layer, the Al composition ratio is preferably set in the range of 0.0 to 0.03. In the case of a p-type AlGaN layer subjected to p-type impurity doping, the Al composition ratio is preferably set in the range of 0.0 to 0.03. When the upper guide layer is made of AlGaN, the effect of improving the flatness can be obtained. In the case of a non-doped AlGaN layer, a GaN layer having an Al composition ratio of 0 makes it difficult to obtain a sufficient flatness improvement effect. On the other hand, when the Al composition ratio is greater than 0.03, light confinement becomes insufficient. The upper guide layer made of AlGaN is preferably formed to a thickness of 0.05 μm to 0.4 μm, and more preferably 0.08 μm to 0.25 μm. If the thickness of the upper guide layer made of AlGaN is smaller than 0.05 μm, the effect of improving flatness tends to be insufficient. On the other hand, when the thickness is larger than 0.4 μm, the electric field strength distribution of light spreads in the layer direction, so that the optical confinement factor is reduced. When the upper guide layer is made of AlGaN, the optical confinement can be improved by increasing the Al composition ratio of the cladding layer. The upper guide layer is more preferably made of a nitride semiconductor containing In from the viewpoint of light confinement.

上部ガイド層をInGaNから構成する場合、In組成比は井戸層のIn組成比よりも小さい範囲で設定される。また、上部ガイド層がノンドープInGaN層の場合、In組成比は0よりも大きく、0.05以下に設定されているのが好ましい。上部ガイド層がp型不純物ドーピングを施したp型層の場合、MgをドープすることでGaNでも平坦性が確保されるため、InGaN層のIn組成比が、0.0以上0.05以下の範囲に設定することが可能である。上部ガイド層がノンドープInGaN層の場合は、In組成比が0のGaN層の場合、十分な平坦性向上の効果が得られにくくなる。一方、In組成比が0.05より大きくなると、高い歪みを有するために、結晶品質の低下が危惧される。InGaNからなる上部ガイド層は、0.05μm以上0.5μm以下の厚みに形成されているのが好ましく、0.08μm以上0.3μm以下の厚みに形成されていればより好ましい。InGaNからなる上部ガイド層の厚みが0.05μmより小さくなると、光閉じ込めの効果が不十分となる。一方、0.5μmより大きくなると、光の電界強度分布が層方向で広がるため、光閉じ込め係数が低減する。   When the upper guide layer is made of InGaN, the In composition ratio is set in a range smaller than the In composition ratio of the well layer. When the upper guide layer is a non-doped InGaN layer, the In composition ratio is preferably set to be larger than 0 and 0.05 or less. In the case where the upper guide layer is a p-type layer doped with p-type impurities, doping with Mg ensures flatness even with GaN, so that the In composition ratio of the InGaN layer is 0.0 or more and 0.05 or less. It is possible to set the range. When the upper guide layer is a non-doped InGaN layer, when the GaN layer has an In composition ratio of 0, it is difficult to obtain a sufficient flatness improvement effect. On the other hand, when the In composition ratio is larger than 0.05, the crystal quality is likely to be deteriorated due to high strain. The upper guide layer made of InGaN is preferably formed with a thickness of 0.05 μm or more and 0.5 μm or less, and more preferably formed with a thickness of 0.08 μm or more and 0.3 μm or less. When the thickness of the upper guide layer made of InGaN is smaller than 0.05 μm, the light confinement effect becomes insufficient. On the other hand, if the thickness is larger than 0.5 μm, the electric field strength distribution of light spreads in the layer direction, so that the optical confinement factor is reduced.

上部ガイド層をAlInGaNから構成する場合、ノンドープAlInGaN層の場合には、In組成比は0.002より大きく、0.05以下の範囲で設定されているのが好ましい。また、Al組成比は、0.005より大きく、0.05以下の範囲で設定されているのが好ましい。p型不純物ドーピングを施したp型AlInGaN層の場合には、In組成比は、0.0より大きく、0.05以下の範囲で設定されているのが好ましい。また、Al組成比は、0.0より大きく、0.05以下の範囲で設定されているのが好ましい。また、AlInGaNからなる上部ガイド層は、0.05μm以上0.5μm以下の厚みに形成されているのが好ましく、0.07μm以上0.3μm以下の厚みに形成されていればより好ましい。上記の範囲(組成および厚みの少なくとも一方の上限値)を超えると、結晶品質の劣化を招く可能性がある。一方、上記した組成比の範囲以下の場合および上記した厚みの範囲の下限値より小さい場合の少なくとも一方の場合には、光閉じ込めの効果や平坦性向上の効果が不十分となる。   When the upper guide layer is made of AlInGaN, in the case of a non-doped AlInGaN layer, the In composition ratio is preferably set in the range of 0.002 or more and 0.05 or less. Further, the Al composition ratio is preferably set in a range of greater than 0.005 and 0.05 or less. In the case of a p-type AlInGaN layer subjected to p-type impurity doping, the In composition ratio is preferably set in the range of 0.0 to 0.05. Further, the Al composition ratio is preferably set in a range of greater than 0.0 and less than or equal to 0.05. The upper guide layer made of AlInGaN is preferably formed to a thickness of 0.05 μm to 0.5 μm, and more preferably 0.07 μm to 0.3 μm. If the above range (the upper limit of at least one of the composition and thickness) is exceeded, the crystal quality may be deteriorated. On the other hand, in the case of at least one of the case where the composition ratio is not more than the above range and the case where the thickness is smaller than the lower limit value of the above thickness range, the light confinement effect and the flatness improvement effect are insufficient.

また、上記第1実施形態では、GaN基板上に形成される窒化物半導体各層において、活性層上に形成される窒化物半導体層に、GaN層を含まないように構成した例を示したが、本発明はこれに限らず、活性層上に形成される窒化物半導体層に、GaN層を含むように構成してもよい。たとえば、コンタクト層をGaN層から構成してもよい。p型不純物ドーピングを施したp型GaN層が形成されている場合、p型GaN層の層厚(トータル層厚)Lpganと、p型不純物ドーピングが施されていないGaN層(故意にn型不純物ドーピングを施したn型GaN層、故意に不純物ドーピングが施されていないノンドープGaN層)の層厚(トータル層厚)Lganとの関係が、Lgan<Lpganを満たす構成が好ましい。 In the first embodiment, each nitride semiconductor layer formed on the GaN substrate has an example in which the nitride semiconductor layer formed on the active layer is configured not to include the GaN layer. The present invention is not limited to this, and the nitride semiconductor layer formed on the active layer may be configured to include a GaN layer. For example, the contact layer may be composed of a GaN layer. When a p-type GaN layer with p-type impurity doping is formed, the p-type GaN layer thickness (total layer thickness) L pgan and a GaN layer without p-type impurity doping (intentionally n-type) It is preferable that the relationship between the layer thickness (total layer thickness) L gan of the n-type GaN layer doped with impurities and the non-doped GaN layer not intentionally doped with impurities satisfies L gan <L pgan .

また、上記第2実施形態において、基板に形成される凹部の開口幅および凹部の深さは、適宜変更することができる。なお、凹部の開口幅は、1μm以上50μm以下であるのが好ましい。また、凹部の断面形状は、適宜変更することができる。凹部の断面形状は、△状や台形形状であってもよく、凹凸の段差を生じさせるものであればよい。なお、凹部の開口幅と凹部の深さとの関係については、開口幅が深さより大きく形成されているのが好ましい。また、クラックの発生を抑制するために、窒化物半導体基板の成長主面に凹部(掘り込み領域)を形成する場合、m面に対してa軸方向にオフ角度を有する面を成長主面とする窒化物半導体基板を用い、かつ、その成長主面と接するようにInを含む窒化物半導体層を形成することで、より効果的にクラックの発生を抑制することが可能となる。   Moreover, in the said 2nd Embodiment, the opening width of the recessed part formed in a board | substrate and the depth of a recessed part can be changed suitably. In addition, it is preferable that the opening width of a recessed part is 1 micrometer or more and 50 micrometers or less. Moreover, the cross-sectional shape of a recessed part can be changed suitably. The cross-sectional shape of the concave portion may be a Δ shape or a trapezoidal shape as long as it causes uneven steps. In addition, about the relationship between the opening width of a recessed part and the depth of a recessed part, it is preferable that the opening width is formed larger than the depth. In addition, in order to suppress the occurrence of cracks, when forming a recess (digging region) on the growth main surface of the nitride semiconductor substrate, a surface having an off angle in the a-axis direction with respect to the m plane is defined as the growth main surface. By using the nitride semiconductor substrate to be formed and forming the nitride semiconductor layer containing In so as to be in contact with the main growth surface, generation of cracks can be suppressed more effectively.

また、上記第2実施形態では、c軸方向に延びるように掘り込み領域を形成した例を示したが、本発明はこれに限らず、c軸方向と交差する方向に延びるように掘り込み領域を形成してもよい。また、ストライプ状以外に、たとえば、格子状に掘り込み領域を形成してもよい。   Moreover, although the example which formed the digging area | region so that it might extend in a c-axis direction was shown in the said 2nd Embodiment, this invention is not limited to this, and a digging area | region extends in the direction which cross | intersects a c-axis direction. May be formed. In addition to the stripe shape, for example, the digging region may be formed in a lattice shape.

また、上記第2実施形態では、凹部の周期を約400μmに設定した例を示したが、凹部の周期は、窒化物半導体レーザ素子のチップ幅(素子幅)によって決めることができ、チップ幅(素子幅)を、たとえば、約200μmとする場合には、凹部の周期は、約200μmとすることができる。なお、凹部(掘り込み領域)の周期(間隔)は、1mm以下が好ましく、400μm以下であればより好ましい。このように構成すれば、ウェハ(基板)の一部に異常箇所があって、それが原因となり層厚変動が生じたとしても、凹部上の半導体素子層表面の窪みによって横方向の成長が分断され、異常箇所に起因する層厚変動の拡散が抑制される。また、凹部(掘り込み領域)の周期(間隔)が5μm以下となると、リッジ部の形成が困難になるため、凹部(掘り込み領域)の周期(間隔)は、5μmより大きくするのが好ましい。   In the second embodiment, the example in which the period of the recesses is set to about 400 μm is shown. However, the period of the recesses can be determined by the chip width (element width) of the nitride semiconductor laser element, and the chip width ( For example, when the element width is about 200 μm, the period of the recesses can be about 200 μm. The period (interval) of the recesses (digging area) is preferably 1 mm or less, and more preferably 400 μm or less. With this configuration, even if there is an abnormal portion on a part of the wafer (substrate) and the layer thickness fluctuates due to this, the lateral growth is divided by the depression on the surface of the semiconductor element layer on the recess. Thus, the diffusion of the layer thickness fluctuation caused by the abnormal part is suppressed. Further, when the period (interval) of the recesses (digging regions) is 5 μm or less, it becomes difficult to form the ridge portion. Therefore, the period (interval) of the recesses (digging regions) is preferably larger than 5 μm.

また、上記第2実施形態では、一定の開口幅を有する凹部を直線状に形成することによって、基板に掘り込み領域を形成した例を示したが、本発明はこれに限らず、上記以外の形状に凹部を形成することによって基板に掘り込み領域を形成してもよい。たとえば、ジグザグ状の凹部や、波状の凹部を形成することによって、基板に掘り込み領域を形成してもよいし、開口幅が変動している凹部を形成することによって、基板に掘り込み領域を形成してもよい。また、一つの基板に異なる形状の掘り込み領域、および、深さや幅が異なる掘り込み領域が存在していてもよい。このような掘り込み領域を形成した場合でも、本発明の効果を得ることができる。   Moreover, in the said 2nd Embodiment, although the example which formed the dug area | region in the board | substrate was shown by forming the recessed part which has a fixed opening width | variety linearly, this invention is not limited to this, Other than the above You may form a dug area | region in a board | substrate by forming a recessed part in a shape. For example, a digging region may be formed in the substrate by forming a zigzag-shaped concave portion or a wavy concave portion, or a digging region may be formed in the substrate by forming a concave portion having a variable opening width. It may be formed. In addition, digging regions having different shapes and digging regions having different depths and widths may exist on one substrate. Even when such a dug region is formed, the effect of the present invention can be obtained.

また、上記第3実施形態において、基板に、上記第2実施形態と同様の掘り込み領域(凹部)を形成してもよい。   In the third embodiment, a digging region (concave portion) similar to that in the second embodiment may be formed on the substrate.

2 凹部
3 掘り込み領域
4 非掘り込み領域
5 層厚傾斜領域
6 発光部形成領域
10 GaN基板(窒化物半導体基板)
10a 成長主面
11 InGaN層(Inを含む第1窒化物半導体層)
12 下部クラッド層(Alを含む第2窒化物半導体層)
13 下部ガイド層
14 活性層
14a 井戸層
14b 障壁層
15 キャリアブロック層
16 上部ガイド層
17 上部クラッド層
18 コンタクト層
19 リッジ部
20 絶縁層
21 p側電極
22 n側電極
23 メタライズ層
30 共振器面
30a 光出射面
30b 光反射面
35 窪み
100 窒化物半導体レーザ素子(窒化物半導体素子)
110 サブマウント
120 ステム
130 ワイヤ
135 キャップ
150 半導体レーザ装置(半導体装置)
2 recessed portion 3 digging region 4 non-digging region 5 layer thickness inclined region 6 light emitting portion forming region 10 GaN substrate (nitride semiconductor substrate)
10a Main growth surface 11 InGaN layer (first nitride semiconductor layer containing In)
12 Lower cladding layer (second nitride semiconductor layer containing Al)
DESCRIPTION OF SYMBOLS 13 Lower guide layer 14 Active layer 14a Well layer 14b Barrier layer 15 Carrier block layer 16 Upper guide layer 17 Upper clad layer 18 Contact layer 19 Ridge part 20 Insulating layer 21 P side electrode 22 N side electrode 23 Metallized layer 30 Resonator surface 30a Light exit surface 30b Light reflection surface 35 Depression 100 Nitride semiconductor laser element (nitride semiconductor element)
110 Submount 120 Stem 130 Wire 135 Cap 150 Semiconductor Laser Device (Semiconductor Device)

Claims (20)

成長主面を有する窒化物半導体基板と、
前記窒化物半導体基板の成長主面上に形成された第1窒化物半導体層とを備え、
前記成長主面は、m面に対して、a軸方向にオフ角度を有する面からなり、
前記第1窒化物半導体層は、Inを含むとともに、前記成長主面と接して形成されていることを特徴とする、窒化物半導体素子。
A nitride semiconductor substrate having a main growth surface;
A first nitride semiconductor layer formed on a main growth surface of the nitride semiconductor substrate,
The growth main surface is a surface having an off angle in the a-axis direction with respect to the m-plane,
The first nitride semiconductor layer includes In and is formed in contact with the main growth surface.
前記第1窒化物半導体層上に接して形成された、Alを含む第2窒化物半導体層をさらに備えることを特徴とする、請求項1に記載の窒化物半導体素子。   2. The nitride semiconductor device according to claim 1, further comprising: a second nitride semiconductor layer containing Al formed on and in contact with the first nitride semiconductor layer. 前記第1窒化物半導体層は、InとGaとを含む窒化物半導体からなることを特徴とする、請求項1または2に記載の窒化物半導体素子。   3. The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is made of a nitride semiconductor containing In and Ga. 4. 前記窒化物半導体基板は、GaNからなり、
前記第1窒化物半導体層は、InGaNからなることを特徴とする、請求項1〜3のいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor substrate is made of GaN,
The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is made of InGaN.
前記窒化物半導体基板は、GaNからなり、
前記第1窒化物半導体層は、AlInGaNからなることを特徴とする、請求項1〜3のいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor substrate is made of GaN,
The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is made of AlInGaN.
前記第1窒化物半導体層上に接して形成された第2窒化物半導体層を備え、
前記第2窒化物半導体層は、AlとGaとを含む窒化物半導体からなることを特徴とする、請求項1〜5のいずれか1項に記載の窒化物半導体素子。
A second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer;
The nitride semiconductor element according to claim 1, wherein the second nitride semiconductor layer is made of a nitride semiconductor containing Al and Ga.
前記第1窒化物半導体層上に接して形成された第2窒化物半導体層を備え、
前記窒化物半導体基板は、GaNからなり、
前記第2窒化物半導体層は、AlGaNからなることを特徴とする、請求項1〜6のいずれか1項に記載の窒化物半導体素子。
A second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer;
The nitride semiconductor substrate is made of GaN,
The nitride semiconductor device according to claim 1, wherein the second nitride semiconductor layer is made of AlGaN.
前記第1窒化物半導体層上に接して形成された第2窒化物半導体層を備え、
前記窒化物半導体基板は、GaNからなり、
前記第2窒化物半導体層は、AlInGaNからなることを特徴とする、請求項1〜6のいずれか1項に記載の窒化物半導体素子。
A second nitride semiconductor layer formed on and in contact with the first nitride semiconductor layer;
The nitride semiconductor substrate is made of GaN,
The nitride semiconductor device according to claim 1, wherein the second nitride semiconductor layer is made of AlInGaN.
前記a軸方向のオフ角度の絶対値が、0.1度より大きいことを特徴とする、請求項1〜8のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein an absolute value of an off angle in the a-axis direction is greater than 0.1 degree. 前記窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、
前記活性層は、2層の井戸層を含むことを特徴とする、請求項1〜9のいずれか1項に記載の窒化物半導体素子。
On the growth main surface of the nitride semiconductor substrate, an active layer having a quantum well structure is formed,
The nitride semiconductor device according to claim 1, wherein the active layer includes two well layers.
前記窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、
前記活性層は、1層の井戸層を含むことを特徴とする、請求項1〜9のいずれか1項に記載の窒化物半導体素子。
On the growth main surface of the nitride semiconductor substrate, an active layer having a quantum well structure is formed,
The nitride semiconductor device according to claim 1, wherein the active layer includes one well layer.
前記窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、
前記活性層は、Inを含む窒化物半導体からなる井戸層を含み、
前記井戸層のIn組成比が、0.15以上0.45以下であることを特徴とする、請求項1〜11のいずれか1項に記載の窒化物半導体素子。
On the growth main surface of the nitride semiconductor substrate, an active layer having a quantum well structure is formed,
The active layer includes a well layer made of a nitride semiconductor containing In,
12. The nitride semiconductor device according to claim 1, wherein an In composition ratio of the well layer is 0.15 or more and 0.45 or less.
前記窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、
前記活性層は、Alを含む窒化物半導体からなる障壁層を有することを特徴とする、請求項1〜12のいずれか1項に記載の窒化物半導体素子。
On the growth main surface of the nitride semiconductor substrate, an active layer having a quantum well structure is formed,
The nitride semiconductor device according to claim 1, wherein the active layer has a barrier layer made of a nitride semiconductor containing Al.
前記障壁層は、AlInGaNからなることを特徴とする、請求項13に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 13, wherein the barrier layer is made of AlInGaN. 前記障壁層は、AlGaNからなることを特徴とする、請求項13に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 13, wherein the barrier layer is made of AlGaN. 前記窒化物半導体基板の成長主面上には、量子井戸構造を有する活性層が形成されており、
前記活性層は、複数の障壁層を含み、
前記複数の障壁層の少なくとも一部は、AlInGaNからなることを特徴とする、請求項1〜15のいずれか1項に記載の窒化物半導体素子。
On the growth main surface of the nitride semiconductor substrate, an active layer having a quantum well structure is formed,
The active layer includes a plurality of barrier layers;
The nitride semiconductor device according to claim 1, wherein at least a part of the plurality of barrier layers is made of AlInGaN.
前記窒化物半導体基板の成長主面は、a軸方向に加えて、c軸方向にもオフ角度を有しており、
前記a軸方向のオフ角度が、前記c軸方向のオフ角度より大きいことを特徴とする、請求項1〜16のいずれか1項に記載の窒化物半導体素子。
The growth main surface of the nitride semiconductor substrate has an off-angle in the c-axis direction in addition to the a-axis direction,
The nitride semiconductor device according to any one of claims 1 to 16, wherein an off angle in the a-axis direction is larger than an off angle in the c-axis direction.
m面に対してa軸方向にオフ角度を有する面からなる成長主面を含む窒化物半導体基板を準備する工程と、
前記窒化物半導体基板の成長主面上に、エピタキシャル成長法を用いて、窒化物半導体層を形成する工程とを備え、
前記窒化物半導体層を形成する工程は、Inを含む第1窒化物半導体層を前記成長主面と接するように形成する工程を含むことを特徴とする、窒化物半導体素子の製造方法。
preparing a nitride semiconductor substrate including a growth main surface composed of a surface having an off-angle in the a-axis direction with respect to the m-plane;
Forming a nitride semiconductor layer on the growth main surface of the nitride semiconductor substrate using an epitaxial growth method,
The method of forming a nitride semiconductor layer includes a step of forming a first nitride semiconductor layer containing In so as to be in contact with the main growth surface.
前記窒化物半導体層を形成する工程は、
前記第1窒化物半導体層上に、Alを含む第2窒化物半導体層を前記第1窒化物半導体層と接するように形成する工程を含むことを特徴とする、請求項18に記載の窒化物半導体素子の製造方法。
The step of forming the nitride semiconductor layer includes
19. The nitride according to claim 18, comprising: forming a second nitride semiconductor layer containing Al on the first nitride semiconductor layer so as to be in contact with the first nitride semiconductor layer. A method for manufacturing a semiconductor device.
請求項1〜17のいずれか1項に記載の窒化物半導体素子を備えることを特徴とする、半導体装置。   A semiconductor device comprising the nitride semiconductor element according to claim 1.
JP2009274088A 2009-12-02 2009-12-02 Nitride semiconductor element and method of manufacturing the same, and semiconductor device Pending JP2011119374A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009274088A JP2011119374A (en) 2009-12-02 2009-12-02 Nitride semiconductor element and method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009274088A JP2011119374A (en) 2009-12-02 2009-12-02 Nitride semiconductor element and method of manufacturing the same, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2011119374A true JP2011119374A (en) 2011-06-16

Family

ID=44284381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009274088A Pending JP2011119374A (en) 2009-12-02 2009-12-02 Nitride semiconductor element and method of manufacturing the same, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2011119374A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038913A (en) * 2012-08-13 2014-02-27 Toshiba Corp Method of manufacturing nitride semiconductor layer and method of manufacturing semiconductor light-emitting element
JP2014154840A (en) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp Manufacturing method of m-diagonal nitride-based light-emitting diode
US8866127B2 (en) 2012-03-05 2014-10-21 Panasonic Corporation Nitride semiconductor light-emitting element including Si-doped layer, and light source
JP2020035964A (en) * 2018-08-31 2020-03-05 住友電気工業株式会社 Vertical resonance type surface emitting laser and method of manufacturing the same
JPWO2019035274A1 (en) * 2017-08-14 2020-10-01 ソニー株式会社 Template substrate, electronic device, light emitting device, template substrate manufacturing method and electronic device manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135576A (en) * 1996-02-23 1998-05-22 Fujitsu Ltd Semiconductor light-emitting element, optical semiconductor element, light-emitting diode, and display
JP2007088270A (en) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd Semiconductor light emitting element, lighting device using the same and manufacturing method of semiconductor light emitting element
JP2008311640A (en) * 2007-05-16 2008-12-25 Rohm Co Ltd Semiconductor laser diode
JP2009239084A (en) * 2008-03-27 2009-10-15 Rohm Co Ltd Semiconductor laser element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135576A (en) * 1996-02-23 1998-05-22 Fujitsu Ltd Semiconductor light-emitting element, optical semiconductor element, light-emitting diode, and display
JP2007088270A (en) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd Semiconductor light emitting element, lighting device using the same and manufacturing method of semiconductor light emitting element
JP2008311640A (en) * 2007-05-16 2008-12-25 Rohm Co Ltd Semiconductor laser diode
JP2009239084A (en) * 2008-03-27 2009-10-15 Rohm Co Ltd Semiconductor laser element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866127B2 (en) 2012-03-05 2014-10-21 Panasonic Corporation Nitride semiconductor light-emitting element including Si-doped layer, and light source
JP2014038913A (en) * 2012-08-13 2014-02-27 Toshiba Corp Method of manufacturing nitride semiconductor layer and method of manufacturing semiconductor light-emitting element
US9130069B2 (en) 2012-08-13 2015-09-08 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor layer and method for manufacturing semiconductor light emitting device
JP2014154840A (en) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp Manufacturing method of m-diagonal nitride-based light-emitting diode
JPWO2019035274A1 (en) * 2017-08-14 2020-10-01 ソニー株式会社 Template substrate, electronic device, light emitting device, template substrate manufacturing method and electronic device manufacturing method
JP7205474B2 (en) 2017-08-14 2023-01-17 ソニーグループ株式会社 Template substrate, electronic device, light-emitting device, template substrate manufacturing method, and electronic device manufacturing method
JP2020035964A (en) * 2018-08-31 2020-03-05 住友電気工業株式会社 Vertical resonance type surface emitting laser and method of manufacturing the same
JP7095498B2 (en) 2018-08-31 2022-07-05 住友電気工業株式会社 Method for manufacturing a vertical resonance type surface emitting laser and a vertical resonance type surface emitting laser

Similar Documents

Publication Publication Date Title
JP5004989B2 (en) Nitride semiconductor light emitting device, method for manufacturing the same, and semiconductor optical device
JP4927121B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP3770014B2 (en) Nitride semiconductor device
JP5003527B2 (en) Group III nitride light emitting device and method for fabricating group III nitride semiconductor light emitting device
US20110042646A1 (en) Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
US20110001126A1 (en) Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
JP4924185B2 (en) Nitride semiconductor light emitting device
WO2008041521A1 (en) Light-emitting device
KR100874077B1 (en) Nitride semiconductor laser device and method of manufacturing the same
JP2009081374A (en) Semiconductor light-emitting device
JP2010192865A (en) Nitride-semiconductor light emitting element, epitaxial substrate, and nitride-semiconductor light emitting element manufacturing method
US8748868B2 (en) Nitride semiconductor light emitting device and epitaxial substrate
JP2010205835A (en) Gallium nitride-based semiconductor optical device, method of fabricating gallium nitride-based semiconductor optical device, and epitaxial wafer
KR20130141709A (en) Group iii nitride semiconductor element and method for manufacturing group iii nitride semiconductor element
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP3446660B2 (en) Nitride semiconductor light emitting device
JP2011119374A (en) Nitride semiconductor element and method of manufacturing the same, and semiconductor device
WO2013065381A1 (en) Nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor light emitting element
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP5261313B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP5198390B2 (en) Nitride semiconductor element, manufacturing method thereof, and semiconductor device
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP5319431B2 (en) Nitride semiconductor element, manufacturing method thereof, and semiconductor device
JP4970517B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method of manufacturing nitride semiconductor device
JP2009212343A (en) Nitride semiconductor element, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130618