JP2011054620A - Method of manufacturing multilayer wiring board - Google Patents
Method of manufacturing multilayer wiring board Download PDFInfo
- Publication number
- JP2011054620A JP2011054620A JP2009199853A JP2009199853A JP2011054620A JP 2011054620 A JP2011054620 A JP 2011054620A JP 2009199853 A JP2009199853 A JP 2009199853A JP 2009199853 A JP2009199853 A JP 2009199853A JP 2011054620 A JP2011054620 A JP 2011054620A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- interlayer insulating
- region
- precursor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層配線基板の製造方法に関し、特に層間絶縁層が短時間で容易に形成できる多層配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board in which an interlayer insulating layer can be easily formed in a short time.
多層配線基板は、たとえばフィルタ、チップアンテナ、各種パッケージ部品、複合デバイス等の電子部品を構成するために広く用いられている。 Multilayer wiring boards are widely used to configure electronic components such as filters, chip antennas, various package components, and composite devices.
図５は、従来の多層配線基板の製造方法の一例を示す断面図である。 FIG. 5 is a cross-sectional view showing an example of a conventional method for manufacturing a multilayer wiring board.
まず、図５（ａ）に示すとおり、絶縁層５０２の表面に、インクジェット方式などにより第１の層間絶縁層の前駆体を塗布し、乾燥することにより、第１の層間絶縁層５０５を形成する。 First, as shown in FIG. 5A, a first interlayer insulating layer 505 is formed by applying a precursor of the first interlayer insulating layer to the surface of the insulating layer 502 by an inkjet method or the like and drying it. .
次に、図５（ｂ）に示すとおり、第１の層間絶縁層５０５の表面から側面にかけて、インクジェット方式などにより、配線導体５０３ａを形成する。 Next, as shown in FIG. 5B, a wiring conductor 503a is formed from the surface to the side surface of the first interlayer insulating layer 505 by an inkjet method or the like.
次に、図５（ｃ）に示すとおり、絶縁体層５０２の表面のなかで前記第１の層間絶縁層５０５および前記配線導体５０３ａが形成されていない領域に、インクジェット方式などにより第２の層間絶縁層の前駆体を前記第１の層間絶縁層５０５および前記配線導体５０３ａと接するように塗布し、乾燥することにより、第２の層間絶縁層５０７を形成する。 Next, as shown in FIG. 5C, a second interlayer is formed on the surface of the insulator layer 502 in a region where the first interlayer insulating layer 505 and the wiring conductor 503a are not formed by an inkjet method or the like. A second interlayer insulating layer 507 is formed by applying an insulating layer precursor so as to be in contact with the first interlayer insulating layer 505 and the wiring conductor 503a and drying.
次に、図５（ｄ）に示すとおり、第２の層間絶縁層５０７の表面に、インクジェット方式などにより、配線導体５０３ｂを、配線導体５０３ａと電気的接続が取れるように形成する。このような製造過程を経ることによって、多層配線基板５０１を作製する。このような多層配線基板は、例えば特許文献１に開示されている。 Next, as illustrated in FIG. 5D, the wiring conductor 503b is formed on the surface of the second interlayer insulating layer 507 by an inkjet method or the like so as to be electrically connected to the wiring conductor 503a. The multilayer wiring board 501 is manufactured through such a manufacturing process. Such a multilayer wiring board is disclosed in Patent Document 1, for example.
ところで、上記に示した多層配線基板の製造方法の場合、絶縁層の領域ごとに層間絶縁層を形成するため、製造時間が長くなったり、また、第１の層間絶縁層５０５と第２の層間絶縁層５０７の厚みを揃える際の難易度が高くなるという問題がある。 By the way, in the case of the method for manufacturing a multilayer wiring board described above, an interlayer insulating layer is formed for each region of the insulating layer, so that the manufacturing time becomes long, or the first interlayer insulating layer 505 and the second interlayer insulating layer are formed. There is a problem in that the difficulty in aligning the thickness of the insulating layer 507 increases.
そこで、本発明の目的は、層間絶縁層が短時間で容易に形成できる多層配線基板の製造方法を提供しようとすることである。 Accordingly, an object of the present invention is to provide a method for manufacturing a multilayer wiring board in which an interlayer insulating layer can be easily formed in a short time.
上記問題点を解決するために、本発明に係る多層配線基板の製造方法は、第１の領域と第２の領域を有し、該第２の領域にインクジェット方式或いはスクリーン印刷方式により配線導体が形成された絶縁層を準備する工程と、前記絶縁層の第１の領域に、インクジェット方式或いはスクリーン印刷方式により、層間絶縁層の前駆体を塗布し、乾燥することにより第１の層間絶縁層を形成する工程と、前記第１の層間絶縁層の表面および側面に、前記絶縁層の第２の領域に形成された配線導体と電気的接続が取れるように、インクジェット方式或いはスクリーン印刷方式により、配線導体を形成する工程と、前記第１の層間絶縁層および前記配線導体を形成した後に、前記第２の領域に、インクジェット方式或いはスクリーン印刷方式により、層間絶縁層の前駆体を塗布し、乾燥することにより第２の層間絶縁層を形成する工程を有する多層配線基板の製造方法において、前記絶縁層の第２の領域に塗布する前記第２の層間絶縁層の前駆体の粘度が、前記絶縁層の第１の領域に塗布する第１の層間絶縁層の前駆体の粘度に対し低いことを特徴としている。 In order to solve the above problems, a manufacturing method of a multilayer wiring board according to the present invention has a first region and a second region, and a wiring conductor is formed in the second region by an ink jet method or a screen printing method. A step of preparing the formed insulating layer, and applying a precursor of the interlayer insulating layer to the first region of the insulating layer by an ink jet method or a screen printing method, and drying the first interlayer insulating layer Wiring is performed by an ink jet method or a screen printing method so that electrical connection can be made to the wiring conductor formed in the second region of the insulating layer on the surface and side surfaces of the first interlayer insulating layer. After forming the conductor, and forming the first interlayer insulating layer and the wiring conductor, in the second region, by an inkjet method or a screen printing method, In the method of manufacturing a multilayer wiring board, which includes a step of forming a second interlayer insulating layer by applying a precursor of an interlayer insulating layer and drying, the second interlayer applied to the second region of the insulating layer The viscosity of the precursor of the insulating layer is lower than the viscosity of the precursor of the first interlayer insulating layer applied to the first region of the insulating layer.
また、本発明に係る多層配線基板の製造方法は、好ましくは前記絶縁層の第２の領域に形成する配線導体が複数である。 In the method for manufacturing a multilayer wiring board according to the present invention, a plurality of wiring conductors are preferably formed in the second region of the insulating layer.
また、本発明に係る多層配線基板の製造方法は、好ましくは前記第２の層間絶縁層の表面に、インクジェット方式或いはスクリーン印刷方式により、配線導体を形成する工程と、前記配線導体が形成された第２の層間絶縁層上にインクジェット方式或いはスクリーン印刷方式により第３の層間絶縁層を形成する工程と、前記第３の層間絶縁層の表面にインクジェット方式或いはスクリーン印刷方式により、配線導体を形成する工程を有する。このようにすることで高密度配線が可能となる。 In the method for manufacturing a multilayer wiring board according to the present invention, preferably, a step of forming a wiring conductor by an ink jet method or a screen printing method on the surface of the second interlayer insulating layer, and the wiring conductor is formed. Forming a third interlayer insulating layer on the second interlayer insulating layer by an ink jet method or a screen printing method; and forming a wiring conductor on the surface of the third interlayer insulating layer by an ink jet method or a screen printing method. Process. By doing so, high-density wiring is possible.
本発明に係る多層配線基板の製造方法により、層間絶縁層が短時間で容易に形成できる。 With the method for manufacturing a multilayer wiring board according to the present invention, an interlayer insulating layer can be easily formed in a short time.
以下に本発明に係る多層配線基板の製造方法の実施形態について図１に基づき詳細に説明する。
（第１の実施形態）
図１は本発明の一実施形態に係る多層配線基板の製造を方法を示す断面図である。
Hereinafter, an embodiment of a method for producing a multilayer wiring board according to the present invention will be described in detail with reference to FIG.
(First embodiment)
FIG. 1 is a cross-sectional view showing a method for manufacturing a multilayer wiring board according to an embodiment of the present invention.
まず、図１（ａ）に示すとおり、二つの領域ＡとＢに分けられた絶縁層２の領域Ｂの表面に、インクジェット方式により
導電性インク(Ａｕ，Ａｇ，Ｃｕなど)からなる配線導体３ａを形成する。
First, as shown in FIG. 1A, a wiring conductor 3a made of conductive ink (Au, Ag, Cu, etc.) is formed on the surface of the region B of the insulating layer 2 divided into two regions A and B by an ink jet method. Form.
次に、図１（ｂ）に示すとおり、絶縁層２の領域Ａの表面に、インクジェット方式により樹脂インク(エポキシ系、アクリル系、シリコーン系など)からなり、粘度が１０００ｍＰａ・ｓである第１の層間絶縁層の前駆体４を塗布する。そして前駆体４塗布後に乾燥することにより、図１（ｃ）に示すとおり、絶縁層２の領域Ａの表面に前記配線導体３ａと接するように第１の層間絶縁層５を形成する。 Next, as shown in FIG. 1B, the surface of the region A of the insulating layer 2 is made of resin ink (epoxy, acrylic, silicone, etc.) by an ink jet method and has a viscosity of 1000 mPa · s. The precursor 4 of the interlayer insulating layer is applied. Then, by drying after applying the precursor 4, a first interlayer insulating layer 5 is formed on the surface of the region A of the insulating layer 2 so as to be in contact with the wiring conductor 3a as shown in FIG.
次に、図１（ｄ）に示すとおり、第１の層間絶縁層５の表面から領域Ｂ側の側面にかけて、インクジェット方式により、導電性インク(Ａｕ，Ａｇ，Ｃｕなど)からなる配線導体３ｂを、配線導体３ａと電気的接続が取れるように形成する。 Next, as shown in FIG. 1D, a wiring conductor 3b made of conductive ink (Au, Ag, Cu, etc.) is formed from the surface of the first interlayer insulating layer 5 to the side surface on the region B side by an ink jet method. The wiring conductor 3a is formed so as to be electrically connected.
次に、図１（ｅ）に示すとおり、配線導体３ａが形成された絶縁層２の領域Ｂに、インクジェット方式により、前記第１の層間絶縁層の前駆体４に対し低粘度である、樹脂インク(エポキシ系、アクリル系、シリコーン系など)からなり、粘度が１０００ｍＰａ・ｓ以下である第２の層間絶縁層の前駆体６を塗布する。そして前駆体６塗布後に乾燥することにより、図１（ｆ）に示すとおり、絶縁層２の領域Ｂの表面に第２の層間絶縁層７を形成する。 Next, as shown in FIG. 1E, a resin having a low viscosity with respect to the first interlayer insulating layer precursor 4 in the region B of the insulating layer 2 in which the wiring conductor 3a is formed by an inkjet method. A second interlayer insulating layer precursor 6 made of ink (epoxy, acrylic, silicone, etc.) and having a viscosity of 1000 mPa · s or less is applied. Then, by drying after applying the precursor 6, a second interlayer insulating layer 7 is formed on the surface of the region B of the insulating layer 2 as shown in FIG.
このとき、前駆体６の粘度を低くすることにより、前駆体６が絶縁層２に対し濡れ広がりやすくなるため、絶縁層２の領域Ｂにおける層形成速度が速くなり、層間絶縁層を短時間で形成できるようになる。また、前駆体６の粘度が低い場合、絶縁層２の塗布面の垂直方向への流動が起こりにくくなるため、層間絶縁層を形成した際に、層表面にて凹凸が発生にくくなる。これにより、絶縁層２の領域Ａと領域Ｂの層間絶縁層の高さを揃えることが容易になる。 At this time, by reducing the viscosity of the precursor 6, the precursor 6 is easily wetted and spread with respect to the insulating layer 2. Therefore, the layer formation speed in the region B of the insulating layer 2 is increased, and the interlayer insulating layer can be formed in a short time. It becomes possible to form. In addition, when the viscosity of the precursor 6 is low, the flow in the direction perpendicular to the coated surface of the insulating layer 2 does not easily occur. Therefore, when the interlayer insulating layer is formed, unevenness is hardly generated on the layer surface. This makes it easy to align the heights of the interlayer insulating layers in the region A and the region B of the insulating layer 2.
次に、図１（ｇ）に示すとおり、第２の層間絶縁層７の表面に、インクジェット方式により、配線導体３ｃを、配線導体３ｂと電気的接続が取れるように形成する。このような製造過程を経ることによって、多層配線基板１を作製する。
（第２の実施形態）
図２は、本発明の別の実施形態の一例を示す上面図である。
Next, as shown in FIG. 1G, the wiring conductor 3c is formed on the surface of the second interlayer insulating layer 7 by an ink jet method so as to be electrically connected to the wiring conductor 3b. The multilayer wiring board 1 is manufactured through such a manufacturing process.
(Second Embodiment)
FIG. 2 is a top view showing an example of another embodiment of the present invention.
まず図２（ａ）に示すとおり、二つの領域ＡとＢに分けられた絶縁層２０２の表面に、インクジェット方式により４本の配線導体２０３ａ〜２０３ｄを形成する。 First, as shown in FIG. 2A, four wiring conductors 203a to 203d are formed on the surface of the insulating layer 202 divided into two regions A and B by an ink jet method.
次に図２（ｂ）に示すとおり、絶縁層２０２の領域Ａの表面に、インクジェット方式により第１の層間絶縁層の前駆体を塗布し、乾燥することにより第１の層間絶縁層２０５を形成する。この時点で、第１の層間絶縁層２０５を形成した後の開口部、つまり領域Ｂには、４本の配線導体２０３ａ〜２０３ｄが露出した状態になっている。このとき、４本の配線導体が個々に露出するように層間絶縁層を形成しようとすると、開口部の面積が小さくなり、層間絶縁層の形成精度が厳しくなる。一方、本実施形態のように、一つの開口部に複数の配線導体が露出するように層間絶縁層を形成することにより、開口部の面積が大きくでき、層間絶縁層の開口精度を緩和することができる。 Next, as shown in FIG. 2B, a first interlayer insulating layer 205 is formed by applying a precursor of the first interlayer insulating layer to the surface of the region A of the insulating layer 202 by an ink jet method and drying. To do. At this time, the four wiring conductors 203a to 203d are exposed in the opening, that is, the region B after the first interlayer insulating layer 205 is formed. At this time, if the interlayer insulating layer is formed so that the four wiring conductors are individually exposed, the area of the opening is reduced and the formation accuracy of the interlayer insulating layer becomes severe. On the other hand, as in this embodiment, by forming an interlayer insulating layer so that a plurality of wiring conductors are exposed in one opening, the area of the opening can be increased, and the opening accuracy of the interlayer insulating layer can be reduced. Can do.
次に、図２（ｃ）に示すとおり、第１の層間絶縁層２０５の表面から領域Ｂ側の側面にかけて、インクジェット方式により配線導体２０３ｅ〜２０３ｈを、配線導体２０３ａ〜２０３ｄと電気的接続が取れるように形成する。 Next, as shown in FIG. 2C, the wiring conductors 203e to 203h can be electrically connected to the wiring conductors 203a to 203d by the inkjet method from the surface of the first interlayer insulating layer 205 to the side surface on the region B side. To form.
次に、図２（ｄ）に示すとおり、配線導体２０３ａ〜２０３ｄが形成された絶縁層２０２の領域Ｂに、インクジェット方式により第２の層間絶縁層の前駆体を塗布し、乾燥することにより第２の絶縁層２０７を形成する。このような製造過程を経ることによって、多層配線基板２０１を作製する。
（第３の実施形態）
図３は、本発明のさらに別の実施形態の一例を示す断面図である。
Next, as shown in FIG. 2 (d), the second interlayer insulating layer precursor is applied to the region B of the insulating layer 202 where the wiring conductors 203a to 203d are formed by an ink jet method and dried. Two insulating layers 207 are formed. The multilayer wiring board 201 is manufactured through such a manufacturing process.
(Third embodiment)
FIG. 3 is a cross-sectional view showing an example of still another embodiment of the present invention.
本実施形態は、図１にて示した第１の実施形態と、図１（ａ）〜図１（ｄ）までの工程は共通であるため、それ以降の工程について図３を用いて詳細に説明する。 This embodiment is common to the first embodiment shown in FIG. 1 and the steps from FIG. 1A to FIG. 1D, and therefore the subsequent steps will be described in detail with reference to FIG. explain.
図３（ａ）に示すとおり、絶縁層３０２は二つの領域ＡとＢに分けられている。領域Ｂの表面には配線導体３０３ａが形成されており、領域Ａの表面には第１の層間絶縁層３０５が配線導体３０３ａと接するように形成されており、さらに層間絶縁層３０５の表面から領域Ｂ側の側面にかけて導体配線３０３ｂが形成されている。 As shown in FIG. 3A, the insulating layer 302 is divided into two regions A and B. A wiring conductor 303a is formed on the surface of the region B, and a first interlayer insulating layer 305 is formed on the surface of the region A so as to be in contact with the wiring conductor 303a. A conductor wiring 303b is formed over the side surface on the B side.
配線導体３０３ａが形成された絶縁層３０２の領域Ｂに、インクジェット方式により第１の層間絶縁層３０５より厚みが薄い、第２の層間絶縁層の前駆体を塗布し、乾燥することにより、第２の層間絶縁層３０７を形成する。 A second interlayer insulating layer precursor having a thickness smaller than that of the first interlayer insulating layer 305 is applied to the region B of the insulating layer 302 where the wiring conductor 303a is formed by an ink jet method, and dried to thereby form the second layer. The interlayer insulating layer 307 is formed.
次に、図３（ｂ）に示すとおり、第２の層間絶縁層３０７の表面に、インクジェット方式により配線導体３０３ｃを形成する。 Next, as shown in FIG. 3B, a wiring conductor 303c is formed on the surface of the second interlayer insulating layer 307 by an inkjet method.
次に、図３（ｃ）に示すとおり、配線導体３０３ｃが形成された第２の層間絶縁層３０７上に、インクジェット方式により、第２の層間絶縁層３０７の前駆体と同等の粘度を持つ、第３の層間絶縁層の前駆体を塗布し、乾燥することにより、第３の層間絶縁層３０９を形成する。 Next, as shown in FIG. 3C, the second interlayer insulating layer 307 on which the wiring conductor 303c is formed has the same viscosity as the precursor of the second interlayer insulating layer 307 by an inkjet method. A third interlayer insulating layer 309 is formed by applying a precursor of the third interlayer insulating layer and drying.
次に、図３（ｄ）に示すとおり、第３の層間絶縁層３０９の表面に、インクジェット方式により配線導体３０３ｄを形成する。 Next, as shown in FIG. 3D, a wiring conductor 303d is formed on the surface of the third interlayer insulating layer 309 by an inkjet method.
このような製造工程を経て多層配線基板３０１を製造することにより、領域Ａに対し、領域Ｂを高密度配線にすることができる。
（第４の実施形態）
図４は、本発明の別の実施形態の一例を示す上面図である。
By manufacturing the multilayer wiring board 301 through such a manufacturing process, the region B can be formed with high-density wiring with respect to the region A.
(Fourth embodiment)
FIG. 4 is a top view showing an example of another embodiment of the present invention.
まず図４（ａ）に示すとおり、二つの領域ＡとＢに分けられた絶縁層４０２の表面に、インクジェット方式により領域ＡとＢの境界線を跨ぐように４本の配線導体４０３ａ〜４０３ｄを形成する。このとき、前記４本の配線導体４０３ａ〜４０３ｄは、領域ＡとＢの境界線と垂直関係にならないように形成されている。 First, as shown in FIG. 4A, four wiring conductors 403a to 403d are formed on the surface of the insulating layer 402 divided into two regions A and B so as to straddle the boundary line between the regions A and B by an ink jet method. Form. At this time, the four wiring conductors 403a to 403d are formed so as not to be perpendicular to the boundary line between the regions A and B.
次に図４（ｂ）に示すとおり、絶縁層４０２の領域Ａの表面に、インクジェット方式により第１の層間絶縁層の前駆体を塗布し、乾燥することにより第１の層間絶縁層４０５を形成する。 Next, as shown in FIG. 4B, a first interlayer insulating layer 405 is formed by applying a precursor of the first interlayer insulating layer to the surface of the region A of the insulating layer 402 by an ink jet method and drying. To do.
次に、図４（ｃ）に示すとおり、第１の層間絶縁層４０５の表面および領域Ｂ側の側面に、インクジェット方式により配線導体４０３ｅ〜４０３ｈを、配線導体４０３ａ〜４０３ｄと電気的接続が取れるように、かつ領域ＡとＢの境界線と垂直関係になるように形成する。このようにすることで、層間絶縁層４０５の表面および側面に形成された配線導体４０３ｅ〜４０３ｈの端部Ｔ４０３ｅ〜Ｔ４０３ｈが、絶縁層の表面に形成された配線導体４０３ａ〜４０３ｄの延長線上に位置していない場合においても、端部Ｔ４０３ｅ〜Ｔ４０３ｈと配線導体４０３ａ〜４０３ｄを最短距離で接続することができる。このように、配線同士の接続を短距離化することは配線導体の低抵抗化に繋がる。 Next, as shown in FIG. 4C, the wiring conductors 403e to 403h can be electrically connected to the wiring conductors 403a to 403d on the surface of the first interlayer insulating layer 405 and the side surface on the region B side by an ink jet method. And so as to be perpendicular to the boundary line between the regions A and B. By doing so, the end portions T403e to T403h of the wiring conductors 403e to 403h formed on the surface and side surfaces of the interlayer insulating layer 405 are positioned on the extended lines of the wiring conductors 403a to 403d formed on the surface of the insulating layer. Even if not, the end portions T403e to T403h and the wiring conductors 403a to 403d can be connected at the shortest distance. Thus, shortening the connection between the wirings leads to a reduction in resistance of the wiring conductor.
次に、図４（ｄ）に示すとおり、配線導体４０３ａ〜４０３ｄが形成された絶縁層４０２の領域Ｂの表面に、インクジェット方式により第２の層間絶縁層の前駆体を塗布し、乾燥することにより第２の絶縁層４０７を形成する。このような製造過程を経ることによって、多層配線基板４０１を作製する。 Next, as shown in FIG. 4D, the precursor of the second interlayer insulating layer is applied to the surface of the region B of the insulating layer 402 where the wiring conductors 403a to 403d are formed by an ink jet method, and dried. Thus, the second insulating layer 407 is formed. The multilayer wiring substrate 401 is manufactured through such a manufacturing process.
なお、この実施形態に示した多層配線基板の製造方法は一例であって、これ以外にもこの発明内容の範囲内であれば種々の変形を行なうことは差し支えない。 It should be noted that the method for manufacturing a multilayer wiring board shown in this embodiment is merely an example, and other various modifications may be made within the scope of the present invention.
上記実施形態では、層間絶縁層と配線導体をインクジェット方式で形成するようにしたが、例えばスクリーン印刷方式で形成しても良い。 In the above embodiment, the interlayer insulating layer and the wiring conductor are formed by the ink jet method, but may be formed by, for example, a screen printing method.
また、第１の実施形態における第２の層間絶縁層７の表面に形成された配線導体３ｃや、第３の実施形態における第３の層間絶縁層３０９の表面に形成された配線導体３０３ｄは、多層配線基板のパターンによっては、形成しないようにしても差し支えない。 Further, the wiring conductor 3c formed on the surface of the second interlayer insulating layer 7 in the first embodiment and the wiring conductor 303d formed on the surface of the third interlayer insulating layer 309 in the third embodiment are: Depending on the pattern of the multilayer wiring board, it may not be formed.
また第３の実施形態では、層間絶縁層を２層積み重ねるようにしたが、３層以上積み重ねるようにしても差し支えない。 In the third embodiment, two interlayer insulating layers are stacked, but three or more layers may be stacked.
また、絶縁層や層間絶縁層上に電子部品を実装するようにすれば、本発明を用いて電子部品を内蔵した多層配線基板を製造することもできる。 In addition, if an electronic component is mounted on an insulating layer or an interlayer insulating layer, a multilayer wiring board incorporating the electronic component can be manufactured using the present invention.
また、第２ないし第４の実施形態における、配線導体や層間絶縁層の材料および層間絶縁層の粘度は、第１の実施形態と同じように設定すれば良い。 In the second to fourth embodiments, the material of the wiring conductor and the interlayer insulating layer and the viscosity of the interlayer insulating layer may be set in the same manner as in the first embodiment.
１、２０１、３０１、４０１、５０１ 多層配線基板
２、２０２、３０２、４０２、５０２ 絶縁層
３ａ、２０３ａ〜２０３ｄ、３０３ａ、４０３ａ〜４０３ｄ、絶縁層の表面に形成された配線導体
３ｂ、２０３ｅ〜２０３ｈ、３０３ｂ、４０３ｅ〜４０３ｈ、５０３ａ 第１の層間絶縁層の表面および側面に形成された配線導体
Ｔ４０３ｅ〜Ｔ４０３ｈ 配線導体４０３ｅ〜４０３ｈの端部
３ｃ、３０３ｃ、５０３ｂ 第２の層間絶縁層の表面に形成された配線導体
３０３ｄ 第３の層間絶縁層の表面に形成された配線導体
４ 第１の層間絶縁層の前駆体
５、２０５、３０５、４０５、５０５ 第１の層間絶縁層
６ 第２の層間絶縁層の前駆体
７、２０７、３０７、４０７、５０７ 第２の層間絶縁層
３０９ 第３の層間絶縁層
1, 201, 301, 401, 501 Multilayer wiring board 2, 202, 302, 402, 502 Insulating layer 3a, 203a to 203d, 303a, 403a to 403d, wiring conductors 3b, 203e to 203h formed on the surface of the insulating layer 303b, 403e to 403h, 503a Wiring conductors T403e to T403h formed on the surface and side surfaces of the first interlayer insulating layer End portions 3c, 303c and 503b of the wiring conductors 403e to 403h are formed on the surface of the second interlayer insulating layer Wiring conductor 303d Wiring conductor 4 formed on the surface of the third interlayer insulating layer 4 First interlayer insulating layer precursor 5, 205, 305, 405, 505 First interlayer insulating layer 6 Second interlayer insulating Layer precursors 7, 207, 307, 407, 507 Second interlayer insulating layer 309 Third interlayer insulating layer
Claims (3)
前記絶縁層の第１の領域に、インクジェット方式或いはスクリーン印刷方式により、層間絶縁層の前駆体を塗布し、乾燥することにより第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層の表面および側面に、前記絶縁層の第２の領域に形成された配線導体と電気的接続が取れるように、インクジェット方式或いはスクリーン印刷方式により、配線導体を形成する工程と、
前記第１の層間絶縁層および前記配線導体を形成した後に、前記第２の領域に、インクジェット方式或いはスクリーン印刷方式により、層間絶縁層の前駆体を塗布し、乾燥することにより第２の層間絶縁層を形成する工程を有する多層配線基板の製造方法において、
前記絶縁層の第２の領域に塗布する前記第２の層間絶縁層の前駆体の粘度が、前記絶縁層の第１の領域に塗布する第１の層間絶縁層の前駆体の粘度に対し低いことを特徴とする多層配線基板の製造方法。 Preparing an insulating layer having a first region and a second region, and having a wiring conductor formed in the second region by an ink jet method or a screen printing method;
Applying a precursor of an interlayer insulating layer to the first region of the insulating layer by an ink jet method or a screen printing method, and drying to form a first interlayer insulating layer;
Forming a wiring conductor on the surface and side surfaces of the first interlayer insulating layer by an ink jet method or a screen printing method so as to be electrically connected to the wiring conductor formed in the second region of the insulating layer; When,
After forming the first interlayer insulating layer and the wiring conductor, a precursor of the interlayer insulating layer is applied to the second region by an ink jet method or a screen printing method, and dried to form a second interlayer insulating material. In a method for manufacturing a multilayer wiring board having a step of forming a layer,
The viscosity of the precursor of the second interlayer insulating layer applied to the second region of the insulating layer is lower than the viscosity of the precursor of the first interlayer insulating layer applied to the first region of the insulating layer. A method for producing a multilayer wiring board, comprising:
前記配線導体が形成された第２の層間絶縁層上にインクジェット方式或いはスクリーン印刷方式により第３の層間絶縁層を形成する工程と、
前記第３の層間絶縁層の表面にインクジェット方式或いはスクリーン印刷方式により、配線導体を形成する工程を有することを特徴とする請求項１または２に記載の多層配線基板の製造方法。 Forming a wiring conductor on the surface of the second interlayer insulating layer by an ink jet method or a screen printing method;
Forming a third interlayer insulating layer on the second interlayer insulating layer on which the wiring conductor is formed by an inkjet method or a screen printing method;
3. The method of manufacturing a multilayer wiring board according to claim 1, further comprising a step of forming a wiring conductor on the surface of the third interlayer insulating layer by an ink jet method or a screen printing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009199853A JP2011054620A (en) | 2009-08-31 | 2009-08-31 | Method of manufacturing multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009199853A JP2011054620A (en) | 2009-08-31 | 2009-08-31 | Method of manufacturing multilayer wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011054620A true JP2011054620A (en) | 2011-03-17 |
Family
ID=43943369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009199853A Pending JP2011054620A (en) | 2009-08-31 | 2009-08-31 | Method of manufacturing multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011054620A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122838A (en) * | 2014-12-12 | 2016-07-07 | テザト−スペースコム・ゲーエムベーハー・ウント・コー・カーゲー | Method of generating high-voltage insulation of electrical component |
| JP2017516295A (en) * | 2014-03-25 | 2017-06-15 | ストラタシス リミテッド | Method and system for producing a layer crossing pattern |
| JP2018139292A (en) * | 2011-04-17 | 2018-09-06 | ストラタシス リミテッド | System and method for laminating shaped article |
| WO2019198190A1 (en) * | 2018-04-12 | 2019-10-17 | 株式会社Ｆｕｊｉ | Printed substrate forming method, and printed substrate forming device |
| US11191167B2 (en) | 2015-03-25 | 2021-11-30 | Stratasys Ltd. | Method and system for in situ sintering of conductive ink |
-
2009
- 2009-08-31 JP JP2009199853A patent/JP2011054620A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11254057B2 (en) | 2011-04-17 | 2022-02-22 | Stratasys Ltd. | System and method for additive manufacturing of an object |
| JP2018139292A (en) * | 2011-04-17 | 2018-09-06 | ストラタシス リミテッド | System and method for laminating shaped article |
| US10406752B2 (en) | 2011-04-17 | 2019-09-10 | Stratasys Ltd. | System and method for additive manufacturing of an object |
| US11872766B2 (en) | 2011-04-17 | 2024-01-16 | Stratasys Ltd. | System and method for additive manufacturing of an object |
| US11090858B2 (en) | 2014-03-25 | 2021-08-17 | Stratasys Ltd. | Method and system for fabricating cross-layer pattern |
| US11904525B2 (en) | 2014-03-25 | 2024-02-20 | Stratasys Ltd. | Method and system for fabricating cross-layer pattern |
| JP2017516295A (en) * | 2014-03-25 | 2017-06-15 | ストラタシス リミテッド | Method and system for producing a layer crossing pattern |
| JP2016122838A (en) * | 2014-12-12 | 2016-07-07 | テザト−スペースコム・ゲーエムベーハー・ウント・コー・カーゲー | Method of generating high-voltage insulation of electrical component |
| US11191167B2 (en) | 2015-03-25 | 2021-11-30 | Stratasys Ltd. | Method and system for in situ sintering of conductive ink |
| WO2019198190A1 (en) * | 2018-04-12 | 2019-10-17 | 株式会社Ｆｕｊｉ | Printed substrate forming method, and printed substrate forming device |
| JP7075481B2 (en) | 2018-04-12 | 2022-05-25 | 株式会社Fuji | Printed circuit board forming method and printed circuit board forming device |
| CN111972052A (en) * | 2018-04-12 | 2020-11-20 | 株式会社富士 | Printed circuit board forming method and printed circuit board forming apparatus |
| CN111972052B (en) * | 2018-04-12 | 2024-02-06 | 株式会社富士 | Printed board forming method and printed board forming apparatus |
| JPWO2019198190A1 (en) * | 2018-04-12 | 2020-10-22 | 株式会社Ｆｕｊｉ | Printed circuit board forming method and printed circuit board forming device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9775237B2 (en) | Wiring substrate and method for manufacturing the same | |
| US20090017613A1 (en) | Method of manufacturing interconnect substrate and semiconductor device | |
| JP2008085089A (en) | Resin wiring board and semiconductor device | |
| KR20110073314A (en) | Solder in cavity interconnection technology | |
| KR20120092050A (en) | Wiring board and method of manufacturing the same | |
| JP2011054620A (en) | Method of manufacturing multilayer wiring board | |
| US8415781B2 (en) | Electronic component and method for manufacturing the same | |
| CN106548985A (en) | Package carrier and method for manufacturing the same | |
| TWI397358B (en) | Wire bonding substrate and fabrication thereof | |
| JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| WO2013031822A1 (en) | Thin-film wiring substrate and substrate for probe card | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| JP2010123592A (en) | Semiconductor package and method of manufacturing the same | |
| JP2007266197A (en) | Wiring board | |
| TWI536879B (en) | Flexible printed circuit board and a manufacture method thereof | |
| JP2008294351A (en) | Wiring circuit board | |
| CN102244972A (en) | Circuit board and application thereof | |
| US9707706B2 (en) | Flexible substrate embedded with wires and method for fabricating the same | |
| TWI566330B (en) | Method of fabricating an electronic package structure | |
| TWM568017U (en) | Circuit board structure having caulking layer | |
| JP5956185B2 (en) | Multiple wiring board | |
| CN108156754B (en) | Vertical connection interface structure, circuit board with the structure and manufacturing method thereof | |
| TW201703601A (en) | Flexible circuit board and manufacturing method for same | |
| US8125074B2 (en) | Laminated substrate for an integrated circuit BGA package and printed circuit boards | |
| TWI827099B (en) | Printed circuit board and manufacturing method thereof |