JP2011014223A - リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法 - Google Patents

Abstract

【課題】ストレージ・メディアから引き出されたユーザー・データを処理するシステム、方法、およびメディア・フォーマットを提供する。
【解決手段】本発明のシステムは、一連のデータを含むストレージ・メディアを備える。この一連のデータは、サーボ・データとユーザー・データ領域を含む。ユーザー・データ領域は、第１の同期パターン、および第１の同期パターンから一定の距離のところに配置された第２の同期パターンを含む。この一連のデータの少なくとも一部を受け取るように動作可能なストレージ・バッファが提供される。リタイミング回路は、第１の同期パターンの第１のロケーションおよび第２の同期パターンの第２のロケーションを使用してストレージ・バッファ内の定義されたビットに関する初期位相オフセットおよび周波数オフセットを算出する。エラー訂正ループ回路は、初期位相オフセットと周波数オフセットとに少なくとも一部は基づきストレージ・バッファからの一連のデータの再サンプリングを行う。
【選択図】図２

Description

本発明は、ストレージ・メディアに関するものであり、より具体的には、リード・オペレーションを同期させるシステムおよび方法に関する。

典型的なストレージ・メディアは、データの格納先となる多数のストレージ・ロケーションを備えている。データは、リード／ライト・ヘッド・アセンブリをストレージ・メディア上の選択されたロケーションに配置し、その後、変調電流をヘッド・アセンブリに通して対応する磁束パターンをストレージ・メディア内に誘起させることにより、ユーザー・データ用に指定された、メディアの領域内に書き込まれる。格納されているデータを取り出すために、ヘッド・アセンブリは、目的の情報を収めたトラック上に位置決めされ、目的のデータの上に来るまで前進する。すでに格納されている磁束パターンは、ヘッド・アセンブリ内に電流を誘起する働きをし、次いで、誘起電流は、最初に記録されたデータを表す電気信号に変換されうる。

ストレージ・メディア上のユーザー・データ領域は、サーボ・データを含むウェッジによって分離される。サーボ・データは、アドレスおよび他のロケーション情報を含む。目的のロケーションが識別されると、サーボ・データの後にあるユーザー・データが読み取られうる。ユーザー・データは、必ずしも、サーボ・データに同期されず、そのようなものとして、サーボ・データのすぐ後に続くユーザー・データ領域内に同期パターンが含まれうる。典型的な筋書きでは、同期パターンは、正確な位相および周波数調整を行えるように非常に多くのビットを含みうる。同期パターン専用に割り当てられたビットの数を増やすと、位相および周波数調整の精度が上がり、したがってストレージ・メディアからのデータの読み取りの精度も高くなる。しかし、同期パターン専用に割り当てられるビットの数を増やすと、ユーザー・データ領域内に格納されうる実際のユーザー・データの量が減ることにもなる。

したがって、少なくとも前述の理由から、当業ではリード・オペレーションの精度を高め、および／またはユーザー・データ領域のフォーマット効率を上げるための高度なシステムおよび方法が必要である。

国際特許出願番号ＰＣＴ／ＵＳ０８／７８０４７

本発明は、ストレージ・メディアに関するものであり、より具体的には、リード・オペレーションを同期させるためのシステムおよび方法に関するものである。

本発明のさまざまな実施形態は、ストレージ・メディアから引き出されたユーザー・データを正確に処理するためのビット密度効率の高いシステムを提供する。これらのシステムは、一連のデータを含むストレージ・メディアを備える。この一連のデータは、サーボ・データとユーザー・データ領域を含む。ユーザー・データ領域は、第１の同期パターン、および第１の同期パターンから一定の距離のところに配置された第２の同期パターンを含む。この一連のデータの少なくとも一部を受け取るように動作可能なストレージ・バッファが提供される。リタイミング回路は、第１の同期パターンの第１のロケーションおよび第２の同期パターンの第２のロケーションを使用してストレージ・バッファ内の定義済みビットに関する初期位相オフセットおよび周波数オフセットを算出する。エラー訂正ループ回路は、初期位相オフセットおよび周波数オフセットに少なくとも一部は基づきストレージ・バッファからの一連のデータの再サンプリングを行う。

上述の実施形態のいくつかの例において、リタイミング回路は、第１の同期パターンに対応する第１のロケーションを決定するように動作可能な第１のロケーション算出回路と、第２の同期パターンに対応する第２のロケーションを決定するように動作可能な第２のロケーション算出回路とを備える。それに加えて、リタイミング回路は、第１のロケーションおよび第２のロケーションに少なくとも一部は基づき周波数オフセットを算出するように動作可能な周波数オフセット算出回路と、この周波数オフセットに少なくとも一部は基づき初期位相オフセットを算出するように動作可能な初期位相オフセット回路とを備える。場合によっては、第１のロケーション算出回路は、第１の同期パターンを検出するように動作可能な同期検出器回路と、その同期検出器回路によって第１の同期パターンが検出された場所のロケーションを算出するロケーション算出回路とを備える。いくつかの特定の場合には、第１のロケーション算出回路は、さらに、第１の同期パターンが検出されたロケーションが見つかる少なくとも１つの追加ポイントを出力するＴ／２補間回路を備える。このような場合、第１の同期パターンが検出されたロケーションは、第１の同期パターンの実際のロケーションの１／４のサンプリング周期内にある。上述の実施形態のさまざまな例において、リタイミング回路は、第１の同期パターンが一連のデータ内で予測される第１のウィンドウを識別し、また第２の同期パターンが一連のデータ内で予測される第２のウィンドウを識別するように動作可能なウィンドウ信号回路を備える。

上述の実施形態のいくつかの例では、エラー訂正ループ回路は、初期位相オフセットおよび周波数オフセットを受け取り、ビット周期毎に更新される位相シフト出力を提供するデジタル位相ロック・ループ回路と、ストレージ・バッファからアクセスされる一連のデータを補間する補間器回路とを備える。いくつかのこのような場合には、補間器回路によって補間される前に、ストレージ・バッファからアクセスされる一連のデータに利得補正係数が乗算される。さまざまなこのような場合において、エラー訂正ループ回路は、さらに、補間器回路から得られた出力に検出アルゴリズムを適用するデータ検出器回路を備える。デジタル位相ロック・ループ回路によって提供されるビット周期毎に更新される位相シフト出力は、少なくとも一部はデータ出力に基づく。

本発明の他の実施形態は、ストレージ・メディアから引き出されたユーザー・データを処理するための方法を提供する。該当方法は、一連のデータを格納するストレージ・メディアを備えることを含む。この一連のデータは、サーボ・データおよびユーザー・データ領域を含み、そのユーザー・データ領域は、第１の同期パターン、および第１の同期パターンから一定の距離のところに配置された第２の同期パターンを含む。これらの方法は、さらに、ストレージ・メディアからデータをサンプリングし、その結果得られた一連のデータ・サンプルをストレージ・バッファに格納することと、第１の同期パターンの第１のロケーションを決定することと、第２の同期パターンの第２のロケーションを決定することと、第１のロケーションおよび第２のロケーションに少なくとも一部は基づき周波数オフセットおよび初期位相オフセットを算出することと、周波数オフセットおよび初期位相オフセットに少なくとも一部は基づきストレージ・バッファからの一連のデータの少なくとも一部を補間することとを含む。

上述の実施形態のいくつかの例では、第１の同期パターンの第１のロケーションを決定することは、一連のデータ内で第１の同期パターンを検出し、第１の同期パターン発見信号をアサートすることと、定義済みのポイントから第１の同期パターン発見信号のアサートまでに多数のビット周期を決定することとを含む。いくつかのこのような例では、データは、周期ＴでサンプリングされてＴ個のサンプルを生成し、第１の同期パターンの第１のロケーションを決定することは、Ｔ／２補間器回路を使用して一連のデータを補間しＴ／２のサンプルを生成することと、ＴサンプルまたはＴ／２サンプルのどちらが、第１の同期パターン・ウィンドウ内の最大値を示すかを決定することと、決定されたＴサンプルまたはＴ／２サンプルのロケーションを第１のロケーションとして割り当てることとを含む。

本発明のさらに他の実施形態は、ストレージ・メディアと、リード／ライト・ヘッド・アセンブリと、リード・チャネル回路とを備えるストレージ・システムを実現する。ストレージ・メディアは、サーボ・データおよびユーザー・データ領域とともに一連のデータを格納する。ユーザー・データ領域は、第１の同期パターン、および第１の同期パターンから一定の距離のところに配置された第２の同期パターンを含む。リード／ライト・ヘッド・アセンブリは、ストレージ・メディアに関して配置されている。リード・チャネル回路は、一連のデータに対応するリード／ライト・ヘッド・アセンブリから得られたアナログ入力を受け取るように動作可能であり、また一連のデータの少なくとも一部を受け取るように動作可能なストレージ・バッファと、第１の同期パターンの第１のロケーションおよび第２の同期パターンの第２のロケーションを使用してストレージ・バッファ内の定義済みビットに関する初期位相および周波数オフセットを算出するように動作可能なリタイミング回路と、初期位相オフセットおよび周波数オフセットに少なくとも一部は基づきストレージ・バッファからの一連のデータの再サンプリングを行うエラー訂正ループ回路とを備える。

この発明の概要では、本発明のいくつかの実施形態の概要のみを述べる。本発明の多くの他の目的、特徴、利点、および他の実施形態は、以下の詳細な説明、付属の請求項、および付属の図面を参照することでより完全に理解されるであろう。

本発明のさまざまな実施形態は、本明細書の残りの部分において説明されている図を参照することによりさらによく理解できる。図中、類似の参照番号は複数の図面全体を通して類似のコンポーネントを指し示すために使用されている。いくつかの実施例において、英語の小文字からなるサブラベルは、複数の類似のコンポーネントのうちの１つを表す参照番号と関連付けられている。既存のサブラベルを指定せずに参照番号への参照がなされている場合、すべてのそのような複数の類似のコンポーネントを指し示すことが意図されている。

比較的長いユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した本発明の１つまたは複数の実施形態による領域フォーマットを示す図である。 中程度の長さのユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した本発明のさまざまな実施形態による領域フォーマットを示す図である。 比較的短いユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した本発明のいくつかの実施形態による領域フォーマットを示す図である。 本発明のいくつかの実施形態による、機能強化されたユーザー・データ同期パターンを処理するための回路のブロック図である。 本発明のいくつかの実施形態による、ユーザー・データ同期パターンを処理して周波数オフセットおよび位相オフセットを出力するためのシステムのブロック図である。 本発明の異なる実施形態により使用されうる同期パターン・ロケーションを決定するためのプロセスを例示するタイミング図である。 本発明のいくつかの実施形態により使用されうるバッファリングされたユーザー・データ・サンプルを補間するプロセスを例示するタイミング図である。 本発明のさまざまな実施形態によりユーザー・データ同期パターンを処理して周波数オフセットおよび位相オフセットを出力するための本発明の１つまたは複数の実施形態による方法の流れ図である。 本発明のさまざまな実施形態による二重同期パターン・ユーザー・データ処理回路を有するリード・チャネルを備えるストレージ・システムを示す図である。

本発明は、ストレージ・メディアに関するものであり、より具体的には、リード・オペレーションを同期させるためのシステムおよび方法に関するものである。

本発明のさまざまな実施形態では、ユーザー・データ領域内において定められた距離だけ相隔てて並ぶ２つの同期パターンを含むデータ・フォーマットを利用する。入力データをサンプリングするために、サンプリング・クロックが使用される。第１の同期パターンは、そのロケーション、およびサンプル・クロックと第１の同期パターンとの間の位相オフセットを決定するために処理される。第１の同期パターンの後のユーザー・データの暫定的部分は、サンプリング・クロックを使用してサンプリングされ、その結果得られたサンプルは、メモリに格納される。ユーザー・データの暫定的部分は、定義された長さを有し、その後に第２の同期パターンが続く。第１の同期パターンと同様に、第２の同期パターンも、そのロケーションを決定するために処理される。第１の同期パターンのロケーションが第２の同期パターンのロケーションから差し引かれ、その差が間に入るユーザー・データの長さで除算され、これにより周波数オフセットが求められる。この周波数オフセットは、第１の同期パターンに対応する位相オフセットと組み合わされ、これにより、メモリ内に格納されている初期データ・サンプルの位相オフセットが求められる。位相オフセットおよび周波数オフセットは、格納されているサンプルを補間するエラー訂正ループに初期値として渡される。より正確な初期位相オフセットおよび周波数オフセットを与えることにより、メモリ内に格納されているデータを適切に補間するエラー訂正ループの能力が大幅に高められる。

本明細書で述べた説明の一部で、２つの連続するサーボ・データ・パターンの間に配置された単一のユーザー・データ・フィールドを取りあげているが、２つの連続するサーボ・データ・パターンの間に配置された複数の再同期ユーザー・データ・セクションを処理することが可能であることに留意されたい。単一のユーザー・データ・パターンが、連続するサーボ・パターンの間に配置されている場合、サーボ・パターンは、処理を開始する信号として働きうる。それとは別に、複数のユーザー・データ・パターンが、サーボ・データ・パターンの間に配置されている場合、処理の開始を合図するためにユーザー・データ・パターンの完了を示す信号を使用してもよい。このような信号の１つは、連続するユーザー・データ・パターンの処理をトグル方式で切り替えるある種のハード・ディスク・ドライブに見られるリード・ゲート信号としてもよい。当業者であれば、本明細書で述べた開示に基づき、ユーザー・データ・パターン間の遷移を合図するために使用できるさまざまな信号のあることを理解するであろう。

図１ａを参照すると、本発明の１つまたは複数の実施形態による、比較的長いユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した領域フォーマット１０１が示されている。領域フォーマット１０１は、ユーザー・データ領域１０２を含み、その後にサーボ・データ１０４が続く。サーボ・データ１０４は、当業で知られている任意のサーボ・データ・パターンとしてよい。一実施例として、サーボ・データ１０４は、限定はしないが、プリアンブル・パターン、セクタ・アドレス・マーク、グレー・コード、およびバーストを含むことができる。他の実施例として、サーボ・データ１０４は、プリアンブル、第１のセクタ・アドレス・マーク、グレー・コード、第１のバースト、第２のセクタ・アドレス・マーク、および第２のバーストを含むことができる。このようなサーボ・データ・パターンは、Ｒａｔｎａｋａｒ Ａｒａｖｉｎｄにより２００８年９月２９日に出願された「Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｉｍｐｒｏｖｅｄ Ｓｅｒｖｏ Ｄａｔａ Ｏｐｅｒａｔｉｏｎ」という表題の国際公開ＰＣＴ／ＵＳ０８／７８０４７において説明されている。上述の出願は全体が、すべての目的に関して参照により本明細書に組み込まれる。当業者であれば、本明細書で述べた開示に基づき、本発明の異なる実施形態に関して使用されうるさまざまなサーボ・データ・パターンのあることを理解するであろう。

サーボ・データ１０４の後に、ユーザー・データ領域１０７が続く。ユーザー・データ領域１０７は、未使用の空き領域１９３から始まる。未使用の空き領域１９３は、典型的には非常に短く、サーボ・データ１０４を書き込むために使用されるクロックとユーザー・データ領域１０７に書き込むために使用されるクロックのミスマッチを考慮して設計されている。空き領域１９３は、長さが１ビット周期よりも短い場合もあれば、長さが数ビット周期である場合もある。空き領域１９３の後に、プリアンブル・パターン１９５が書き込まれる。プリアンブル・パターン１９５は、ユーザー・データ領域１０７の始まりが検出されたことを示し、ユーザー・データ領域１０７に対するサンプリング・クロックへの同期処理を開始するために使用されうる。プリアンブル・パターン１９５の後に、ユーザー・データ領域１０７に書き込まれた第１の同期パターン１０６（Ｓｙｎｃ Ａ）が続く。同期パターン１０６は、短いパターンが書き込まれる少数のビット周期を含む。本発明のいくつかの実施形態では、同期パターン１０６は、長さが１０から５０までのビット周期となっている。同期パターン１０６の長さを短く保つことにより、ユーザー・データ領域１０７への書き込みのオーバーヘッドを低減するだけでなく、同期パターン１０６が補正されていない周波数オフセットの影響を実質的に受けないようにできる。

ユーザー・データ１０８の一部は、ユーザー・データ領域１０７内の同期パターン１０６の後に書き込まれる。ユーザー・データ１０８の後に、第２の同期パターン１１０（Ｓｙｎｃ Ｂ）が続く。同期パターン１１０は、限られた数のビット周期にわたって広がる識別可能なパターンを含むという点で同期パターン１０６と類似している。いくつかの場合において、同期パターン１１０は、同期パターン１０６と同一である。他の場合には、同期パターン１１０は、同期パターン１０８と異なるパターンおよび／または異なる長さを含む。同期パターン１０６と同期パターン１１０との間の距離（つまり、ユーザー・データ１０８専用に割り当てられたビット周期の数）は、知られている。周波数オフセット推定の精度を高めるために、同期パターン１０６と同期パターン１１０との間の距離は、比較的大きくなるように選択される。しかし、図２に関して以下でさらに詳しく説明されるように、同期パターン１０６と同期パターン１１０との間の距離は、ユーザー・データの処理を実行する際に使用されるメモリ・バッファのサイズに対応する。したがって、この距離は、精度の向上と処理に使用されるメモリのサイズの制限との間のトレードオフの関係として選択される。本発明の特定の一実施形態では、この距離は、５００から２５００ビット周期までの長さとなるように選択される。当業者であれば、本明細書で述べた開示に基づき、特定の設計制約条件に応じて同期データ１０６と同期データ１１０との間でさまざまな距離（つまり、ユーザー・データ１０８の量）のあることを理解するであろう。同期データ１１０の後に、ユーザー・データ１０８が、ユーザー・データ領域１０７の一部としてユーザー・データ１１２内で続く。後続のサーボ・データ１１４は、ユーザー・データ領域１０７の後に続き、ユーザー・データ領域１１６内でユーザー・データ内に散らばる二重同期パターンに従う。本発明の特定の一実施形態では、比較的長いユーザー・データ領域は、２５００ビット周期より長い領域である。

使用時に、データ処理システムは、ユーザー・データ領域１０７に対応する一連のサンプルを受け取る。これらのサンプルから、同期パターン１０６のロケーションが、そのロケーションに示される位相オフセットとともに識別される。データ処理システムは、その後同期パターン１１０のサンプルを受け取ることになる予測時間までユーザー・データ１０８のサンプルを受け取り続ける。同期パターン１１０のロケーションを識別するために、同期パターン１１０のサンプルが使用される。同期パターン１０６、１１０の識別されたロケーションの比較が行われ、これにより、サンプリング・クロックと同期パターン１０６および同期パターン１１０で表される実際のビット周期との間の位相オフセットおよび周波数オフセットを決定する。周波数オフセットおよび位相オフセットは、ユーザー・データ領域１０７の初期ビット周期について示される位相および周波数オフセットを算出するために使用されうる。算出された初期周波数オフセットおよび位相オフセットは、ユーザー・データ領域１０７からデータを再サンプリングする（例えば、補間する）ことを行うデジタル位相ロック・ルーフ回路を含むエラー訂正ループに供給されうる。

図１ｂを参照すると、本発明のさまざまな実施形態による、長さが中程度のユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した領域フォーマット１０３が示されている。領域フォーマット１０３は、ユーザー・データ領域１０２を含み、その後にサーボ・データ１０４が続く。サーボ・データ１０４の後に、ユーザー・データ領域１０９が続く。ユーザー・データ領域１０９は、未使用の空き領域１９３から始まる。空き領域１９３の後に、プリアンブル・パターン１９５が書き込まれる。プリアンブル・パターン１９５の後に、ユーザー・データ領域１０９に書き込まれた第１の同期パターン１０６（Ｓｙｎｃ Ａ）が続く。ユーザー・データ１０８は、ユーザー・データ領域１０９内の同期パターン１０６の後に書き込まれる。ユーザー・データ１０８の後に、同期パターン１１０（Ｓｙｎｃ Ｂ）が続く。この場合、比較的少ない量のユーザー・データのみが、ユーザー・データ領域１０９内に書き込まれるので、同期パターン１１０は、ユーザー・データ領域１０９の末尾に書き込まれ、その後に後続のサーボ・データ１１４が続く。同期パターン１０６と同期パターン１１０との間の距離は、ユーザー・データ１０８内に格納されているデータの全量に対応する。後続のサーボ・データ１１４は、ユーザー・データ領域１０９の後に続き、ユーザー・データ領域１１６内でユーザー・データ内に散らばる二重同期パターンに従う。本発明の特定の一実施形態では、長さが中程度のユーザー・データ領域は、長さが５００ビット周期から２５００ビット周期までの範囲である。

使用時に、データ処理システムは、プリアンブル同期パターン１０６に対応する一連のサンプルを受け取る。これらのサンプルから、同期パターン１０６のロケーションが、そのロケーションに示される位相オフセットとともに識別される。データ処理システムは、その後同期パターン１１０のサンプルを受け取ることになる予測時間までユーザー・データ１０８のサンプルを受け取り続ける。同期パターン１１０のロケーションを識別するために、同期パターン１１０のサンプルが使用される。同期パターン１０６、１１０の識別されたロケーションの比較が行われ、これにより、サンプリング・クロックと同期パターン１０６および同期パターン１１０で表される実際のビット周期との間の位相オフセットおよび周波数オフセットを決定する。周波数オフセットおよび位相オフセットは、ユーザー・データ領域１０９の初期ビット周期について示される位相および周波数オフセットを算出するために使用されうる。算出された初期周波数オフセットおよび位相オフセットは、ユーザー・データ領域１０９からデータを再サンプリングする（例えば、補間する）ことを行うデジタル位相ロック・ルーフ回路を含むエラー訂正ループに供給されうる。

図１ｃを参照すると、本発明のさまざまな実施形態による、比較的短いユーザー・データ領域がサーボ・データ領域の間に配置される機能強化された同期に適した領域フォーマット１０５が示されている。領域フォーマット１０５は、ユーザー・データ領域１０２を含み、その後にサーボ・データ１０４が続く。サーボ・データ１０４の後に、ユーザー・データ領域１１１が続く。ユーザー・データ領域１０９は、未使用の空き領域１９３から始まる。空き領域１９３の後に、プリアンブル・パターン１９５が書き込まれる。プリアンブル・パターン１９５の後に、ユーザー・データ領域１０９に書き込まれた第１の同期パターン１０６（Ｓｙｎｃ Ａ）が続く。この場合、ユーザー・データ領域１１１の全長は短いので、２つの同期パターンを使用すると結果としてオーバーヘッドが許容できないレベルに達し、および／または２つの同期パターンの間の距離が、あまり精度を出せないほど接近してしまうことになる。このような場合、後にユーザー・データ１０８が続く単一の同期パターンのみが使用される。ユーザー・データ１０８の後に、後続のサーボ・データ１１４、およびユーザー・データ領域１１６内に散らばる同期パターンが続く。本発明の特定の一実施形態では、比較的短いユーザー・データ領域は、長さが５００ビット周期未満の領域である。

図２を参照すると、本発明のいくつかの実施形態による、機能強化されたユーザー・データ同期パターンを処理するためのデータ処理回路２００のブロック図が示されている。とりわけ、データ処理回路２００は、同期ベースのリタイミング回路２３０によって算出された初期位相および周波数オフセット２３２によって初期化されるエラー訂正ループ２９９を備える。同期ベースのリタイミング回路２３０の一実施形態は、図３に関して以下で説明される。データ処理回路２００は、ストレージ・メディア（図に示されていない）に保持されている磁界２０５を感知し、感知された情報を電気信号２１２に変換するリード／ライト・ヘッド・アセンブリ２１０を備える。電気信号２１２は、当業で知られているようにアナログ処理ブロック２１３に送られ、アナログ処理ブロック２１３の出力は、信号を増幅し、対応する増幅された信号２１７を供給するプリアンプ２１５に渡される。アナログ／デジタル・コンバータ２２０は、増幅された信号２１７を受け取り、それを、サンプル・クロック２２４によって決定される時刻にそれぞれ対応する一連のデジタル・サンプル２２０に変換する。デジタル・サンプル２２２は、同期パターン１０６および同期パターン１１０を検出する働きをする同期ベースのリタイミング回路２３０に渡され、これに基づき、デジタル位相ロック・ループ回路２３５に渡される初期位相および周波数オフセット２３２を算出する。

それに加えて、デジタル・サンプル２２２は、ユーザー・データ・バッファ２４０に格納される。ユーザー・データ・バッファ２４０は、デジタル・サンプル２２２を格納し、後からデジタル・サンプル２２２にアクセスすることができる任意のメモリとしてよい。本発明のいくつかの実施形態では、ユーザー・データ・バッファ２４０は、当業で知られているように先入れ／先出しメモリである。ユーザー・データ・バッファ２４０は、同期パターン１１０の終わりまでのユーザー・データ領域内に予測されるデータの量をわずかに超える量を格納できるようにサイズ設定できる。これにより、ユーザー・データ領域からのすでに格納されているサンプルの再サンプリングまたは補間が開始する前に、同期パターン１０６と同期パターン１１０の処理を行うことができる。シリアル・データ２２２が、ユーザー・データ・バッファ２４０から引き出され、エラー訂正ループ２９９の一部である乗算回路２４５に送られ、そこで、利得係数２４９を乗算して、出力２４７が求められる。利得係数２４９は、アナログ入力回路内の利得誤差を補正するために適用される可変利得補正である。出力２４７は、デジタル位相ロック・ループ回路２３５からの位相シフト出力２３７に基づき出力２４７を補間する補間器回路２５０に送られる。

補間器回路２５０は、補間出力２５２を、フィルタ処理された出力２５７を送り出すデジタル有限インパルス応答フィルタ２５５に渡す。デジタル有限インパルス応答フィルタ２５５は、当業で知られている任意のデジタル有限応答フィルタであるとしてよい。この場合において、デジタル有限インパルス応答フィルタ２５５は、当業で知られているような適応フィルタである。基準線補正値２５９は、出力２６２を生成するために加算器回路２６０によってフィルタ処理された出力２５７に加えられる。基準線補正値２５９は、ＤＣオフセットを取り除くか、または他の必要な基準線補正を実行するように動作可能である。出力２６２は、データ出力２７０を生成する検出器回路２６５に渡される。検出器２６５は、限定はしないが、当業で知られているようなビタビ・アルゴリズム検出器または低密度パリティ検査デコーダを含む、当業で知られている任意の検出器回路としてよい。データ出力２７０は、ターゲット出力２８２をもたらすターゲット・フィルタ２８０に、またテーブル値２９２をもたらすデジタル位相ロック・ループ・ルックアップ・テーブル２９０に渡される。ターゲット・フィルタ２８０は、入力をターゲットに適合させることができる当業で知られている任意のフィルタとしてよい。この場合において、ターゲット・フィルタ２８０は、当業で知られているような３タップのデジタル有限インパルス応答フィルタである。表の値２９２は、データ出力２７０の後に基づきデジタル位相ロック・ループ回路２３５を適応調節するように設計された多数の値のうちの１つである。

それに加えて、出力２６２は、遅延出力２７７を生成する遅延回路２７５に渡される。遅延出力２７７は、検出器回路２６５およびターゲット・フィルタ２８０を通じて出力２６２を処理するのに要する時間に対応する量だけ遅延される出力２６２である。前記他の方法では、遅延出力２７７およびターゲット出力１８２は、遅延回路２７５によって時間合わせが行われる。ターゲット出力２８２は、加算器回路２８５を使用して遅延出力２７７から差し引かれ、誤差値２８７が求められる。誤差値２８７は、デジタル位相ロック・ループ回路２３５に渡され、そこで、補間器回路２５０に渡される位相シフト出力２３７を調節するために表の値２９２とともに使用される。出力２４７から位相シフト出力２３７へのエラー訂正ループ２９９は、初期位相および周波数オフセット２３２を受け取り、受け取ったオフセットに基づいてオペレーションを開始することができる当業で知られている他のエラー訂正ループを使用して実行されうることに留意されたい。いくつかの場合に、エラー訂正ループ２９９は、単一の同期パターンに依存するシステム内の同じエラー訂正ループであってもよい。

動作時に、データ出力２０５は、磁気ストレージ・メディアから感知され、デジタル・サンプル２２２に処理される。デジタル・サンプル２２２は、同期パターン１０６および同期パターン１１０を識別するために順次クエリが実行される。同期パターン１１０が、検出された後、２つの間の予測される距離および実際の距離が、図３に関して以下でさらに詳しく説明されているように、初期位相および周波数オフセット２３２を算出するために使用される。

同期パターン１１０が検出されるのを待っている間、デジタル・サンプルは、ユーザー・データ・バッファ２４０内に格納される。同期パターン１１０を受け取り、初期位相および周波数オフセット２３２が利用可能になると、初期位相および周波数オフセット２３２は、デジタル位相ロック・ループ回路２３５に送られる。初期位相および周波数オフセット２３２は、処理が開始することになる場合にユーザー・データ・バッファ２４０内に格納されているものの中の任意のビットへの位相および周波数オフセットを与えることができる。いくつかの場合に、これは、同期パターン１０６および同期パターン１１０の導出元となるユーザー・データ領域内の初期ビットである。この時点で、ユーザー・データ領域を表すデータ・サンプルは、補間器回路２５０によってユーザー・データ・バッファ２４０から順次引き出され、利得調節され、補間される。補間されたデータは、検出器回路２６５を通じて処理される。処理されたそれぞれのビットについて、誤差値２８７が生成され、デジタル位相ロック・ループ回路２３５に送られる。デジタル位相ロック・ループ回路２３５は、ビット毎に更新された位相オフセットを生成する。更新された位相オフセットは、デジタル位相ロック・ループ回路２３５によって補間器回路２５０に渡され、そこで、ユーザー・データ・バッファ２４０から引き出されて次のデータ・サンプルを補間するために使用される。このプロセスは、ユーザー・データ１０８のビット毎に繰り返され、利用可能であれば、ユーザー・データ１１２が処理される。

２つの同期パターン（つまり、同期パターン１０６および同期パターン１１０）を使用して初期位相および周波数オフセットを算出することにより、デジタル位相ロック・ループ回路２３５を含むエラー訂正ループが、ユーザー・データ・バッファ２４０引き出されたデータ・サンプルの位相および周波数を正確にロックし、追跡する能力を高められる。特に、単一の同期パターンを使用すると、同期パターンに近いデータに対応する位相オフセットをいくぶん正確に決定できるようになる。しかし、位相シフトは、周波数オフセットのせいでユーザー・データの処理過程にわたって変化し続ける。エラー訂正ループ２９９では、周波数オフセットと時間が経過したときの位相オフセットに対する影響を考慮して補間器２５０によって実行される補間を変えることで周波数オフセットを補正しようと試みる。周波数オフセットがかなり大きい場合、エラー訂正ループ２９９は、十分な速度で回復できず、その結果データ・エラーが生じる可能性がある。第２の同期パターンを使用することにより、初期周波数オフセットを正確に算出できる。この周波数オフセットは、位相オフセットを正確に調節するだけでなく、初期周波数を正確に調節するためにも使用され、これにより、デジタル位相ロック・ループ回路を含むエラー訂正ループがデータの位相および周波数にロックする速度が向上しうる。

図３を参照すると、本発明のいくつかの実施形態による、ユーザー・データ同期パターンを処理して周波数オフセットおよび位相オフセットを出力する処理システム３００のブロック図が示されている。処理システム３００は、データ入力ストリーム３０５を受け取り、フィルタ処理された出力３１２を生成するデジタル有限インパルス応答フィルタ３１０を備える。デジタル有限インパルス応答フィルタ３１０は、デジタル有限インパルス応答フィルタ２５５のレプリカであり、前のセクタについて得られた適応型タップを使用する。デジタル有限インパルス応答フィルタ３１０は、当業で知られている任意のデジタル有限応答フィルタであるとしてよい。フィルタ処理された出力３１２は、同期Ａ検出器回路３１５と同期Ｂ検出器回路３２５の両方に送られる。同期Ａ検出器回路３１５は、受け取った入力と知られているパターンとを比較して、同期パターン１０６と一致しているかどうかを判定する。同期パターン１０６が検出されると、同期Ａ発見出力３１７がアサートされる。いくつかの場合において、同期Ａ検出器回路３１５では、同期パターン１０６が発見されると予測される定義されているウィンドウ内で（つまり、同期Ａウィンドウ信号３９６のアサート時に）同期Ａ発見出力３１７をアサートすることのみができる。例えば、同期Ａ検出器回路３１５では、ウィンドウ信号回路３９０によって決定されるようなサーボ・データ１０４の終わりのＮおよびＭビット周期内で同期Ａ発見出力３１７のみをアサートできる。ウィンドウ信号回路３９０は、同期Ａ発見信号３５２、プリアンブル発見信号３９２、およびサンプリング・クロック３９４を受け取ることができる。この場合、Ｎは、同期パターン１０６の長さから少数のビット周期を差し引いた長さとしてよく、またＭは、同期パターン１０６の長さに少数のビット周期を加えた長さとしてよい。この方法でウィンドウを制限することにより、同期Ａ発見出力３１７における偽陽性を低減または排除することができる。同様に、同期Ｂ検出器回路３２５は、受け取った入力と知られているパターンとを比較して、同期パターン１１０と一致しているかどうかを判定する。同期パターン１１０が検出されると、同期Ｂ発見出力３２７がアサートされる。いくつかの場合において、同期Ｂ検出器回路３２５では、同期パターン１１０が発見されると予測される定義されているウィンドウ内で（つまり、同期Ｂウィンドウ信号３９８のアサート時に）同期Ｂ発見出力３２７をアサートすることのみができる。例えば、同期Ｂ検出器回路３２５は、同期Ａ発見出力３１７をアサートした後ＸおよびＹビット周期以内に同期Ｂ発見出力３２７をアサートすることのみできる。この場合、Ｘは、同期パターン１０６と同期パターン１１０との間の予測される距離（つまり、ユーザー・データ１０８の長さ）から少数のビット周期を差し引いた長さとしてよく、Ｙは、同期パターン１０６と同期パターン１１０との間の予測される距離に少数のビット周期を加えた長さとしてよい。この方法でウィンドウを制限することにより、同期Ｂ発見出力３２７における偽陽性を低減または排除することができる。

同期Ａ発見出力３１７は、同期Ａロケーションおよび位相検出器回路３４０に直接送られ、またハーフレートの周波数に基づき同期Ａ出力３１７を補間し、補間された出力３３２を同期Ａロケーションおよび位相検出回路３４０に送るＴ／２補間回路３３０に送られる。同期Ａロケーションおよび位相検出器回路３４０は、同期Ａ発見出力３１７の大きさと補間された出力３３２の大きさとを比較する。大きさが最大である入力は、同期パターン１０６の実際のロケーションに最も近くなるように識別され、このロケーションは、同期パターン１０６のロケーションとして格納される。同期Ａ発見出力３１７のみを使用することにより、Ｔ／２以内にロケーションを発見することができるが、それに加えて補間された出力３３２を使用することにより、Ｔ／４以内にロケーションを発見することができる。同期パターン１０６のロケーションをより正確に識別できるように、より精密な補間を使用できることに留意されたい。同期Ａロケーションおよび位相検出器回路３４０は、そのロケーションをロケーション出力３４２として与える。また、同期パターン１０６が識別された後、同期Ａ発見宣言回路３５０は、同期Ａ発見出力３５２をアサートする。

同様に、同期Ｂ発見出力３２７は、同期Ｂロケーションおよび位相検出器回路３４５に直接送られ、またハーフレートの周波数に基づき同期Ｂ出力３２７を補間し、補間された出力３３７を同期Ｂロケーションおよび位相検出回路３４５に送るＴ／２補間回路３３５に送られる。同期Ｂロケーションおよび位相検出器回路３４５は、同期Ｂ発見出力３２７の大きさと補間された出力３３７の大きさとを比較する。大きさが最大である入力は、同期パターン１１０の実際のロケーションに最も近くなるように識別され、このロケーションは、同期パターン１１０のロケーションとして格納される。ここでもまた、同期Ｂ発見出力３２７のみを使用することにより、Ｔ／２以内にロケーションを発見することができるが、それに加えて補間された出力３３７を使用することにより、Ｔ／４以内にロケーションを発見することができる。同期パターン１１０のロケーションをより正確に識別できるように、より精密な補間を使用できることに留意されたい。同期Ｂロケーションおよび位相検出器回路３４５は、そのロケーションをロケーション出力３４７として与える。同期パターン１０６および同期パターン１１０について最大補正ロケーションを選ぶことにより、このプロセスは利得変動の影響をかなり受けにくくなる。

ロケーション出力３４２およびロケーション出力３４７は、周波数オフセット算出回路３６０に渡される。周波数オフセット算出回路３６０は、ロケーション出力３４２の値をロケーション出力３４７の値から減算し、その結果を同期パターン１０６と同期パターン１１０との間の予測される距離で除算すると、周波数オフセット３６２が求められる。式

周波数オフセット３６２＝
（（ロケーション出力３４７−ロケーション出力３４２）／予測される距離）−１

は、このプロセスを記述するものである。一実施例として、ロケーション出力の間の差が、２５７．１であり、予測される距離が２５６である場合、算出される周波数オフセットは、０．００４２９である。この周波数オフセットにより、位相オフセットは、受け取ったユーザー・データのサンプル毎にわずかに変化する。

周波数オフセット３６２は、ロケーション出力３４２とともに初期位相オフセット推定回路３７０に渡される。ロケーション出力３４２は、Ｔ／４以内で正確な同期パターン１０６のロケーションを与える。周波数オフセット３６２がゼロである場合、ユーザー・データ１０８のサンプリングは、１Ｔをロケーション出力３４２から始まるそれぞれの連続するサンプルに単純に加えることにより実行されうる。しかし、上述のように、周波数オフセット３６２は、多くの場合、ゼロ以外の値であり、サンプリングの精度は、時間の経過とともに低下し、エラー訂正ループで有意な初期位相オフセットおよび／または周波数オフセットの調節を行うことができないためデータ・エラーが生じる。これを補正するために、初期位相推定回路３７０で周波数オフセット３６２を使用して、ユーザー・データ１０８の第１のサンプルに対応する正確な位相オフセット３７２を算出する。位相オフセットは、式

位相オフセット３７２
＝ロケーション出力３４２−（ビット周期）周波数オフセット３６２

により算出されうるが、ただし、式中、「ビット周期」は、ロケーション出力３４２とユーザー・データ１０８との間のビット周期の数である。

図４を参照すると、タイミング図４００には、本発明の異なる実施形態により使用されうる同期パターン１０６、１１０のロケーションを決定するためのプロセスがグラフで示されている。特に、同期パターンに対応するパターンを受け取る前の周期４１０において、同期Ａ検出器回路３１５または同期Ｂ検出器回路３２５のいずれかにより与えられる信号レベルは、比較的低い。ユーザー・データ同期パターン周期４２０のときに同期パターンが検出されると、同期Ａ検出器回路３１５または同期Ｂ検出器回路３２５のいずれかによって与えられる信号レベルが増大する。ユーザー・データ同期パターン周期４２０において、同期Ａ検出器回路３１５または同期Ｂ検出器回路３２５のいずれかが、同期Ａ出力３１７または同期Ｂ出力３２７としてサンプル周期４４２、４４４、４４６に対応する複数のレベルを生成する。これらのレベルは、それぞれ、ロケーションｔ（ｘ−１）、ｔ（ｘ）、およびｔ（ｘ＋１）に対応する。それに加えて、Ｔ／２補間回路３３０またはＴ／２補間回路３３５は、Ｔ／２ロケーション４５２、４５４、４５６を補間し、補間された出力３３２または補間された出力３３７としてサンプル・ロケーションに対応するレベルを生成する。この場合、最大値は、Ｔ／２ロケーション４５４に対応する。そのようなものとして、Ｔ／２ロケーション４５４は、処理される同期パターンのロケーション（つまり、ｔ（ｘ）とｔ（ｘ＋１）との中間）として識別される。これから理解されるように、図４にグラフで示されているプロセスは、同期パターン１０６については同期Ａ検出器回路３１５で、同期パターン１１０については同期Ｂ検出器回路３２５で繰り返される。

いくつかの場合において、細かい位相オフセット推定が利用される。推定は、先行するサンプル（つまり、１Ｔだけ前のサンプル）から最大値を示すサンプルに続くサンプル（つまり、１Ｔだけ後のサンプル）に対応する値を減算することを含む。この差を、式

位相オフセット
＝Ｋ（先行するサンプル−後続のサンプル）／（２×最大サンプル）

のように、最大値の２倍で乗算する。この実施例では、先行するサンプルは、Ｔ／２ロケーション４５２に対応し、後続のサンプルは、Ｔ／２ロケーション４５６に対応し、最大サンプルは、Ｔ／２ロケーション４５４に対応する。Ｋは、ターゲットに依存する正規化倍率であり、検出器回路（つまり、同期Ａ検出器回路３１５および同期Ｂ検出器回路３２５）は、ターゲット情報を使用して同期検出器回路内で使用される特定の係数を決定するように実装される。ターゲット情報は、回路（例えば、ビタビ・アルゴリズム検出器または低密度パリティ検査デコーダ）内のデータ検出器で使用される検出ターゲットに対応する。一実施例として、検出器回路が２タップのターゲット・フィルタである場合、０．９９９４のＫ値を使用することができ、その場合、２つのタップは、それぞれ、８および１４である。

図５を参照すると、タイミング図５００は、本発明の異なる実施形態に関して使用されうるバッファリングされたユーザー・データ・サンプルを補間するプロセスを例示している。特に、それぞれがそれぞれのサンプル点（ｔ（０）、ｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）、ｔ（５）、およびｔ（６））に対応する多数のデータ・サンプルが図に示されている。これらのサンプルはそれぞれ、エラー訂正ループ２９９の制御の下でそのサンプルに対する特定の位相オフセットに対応するデルタ値によって補間される。

図６を参照すると、流れ図６００は、本発明のさまざまな実施形態によりユーザー・データ同期パターンを処理して周波数オフセットおよび位相オフセットを出力するための本発明の１つまたは複数の実施形態による方法を示している。流れ図６００によると、一連のデジタル・サンプルを受け取って、これに対し連続的クエリを実行し、新しいリード・プロセスが開始したかどうかを判定する（ブロック６０５）。特に、同期パターンが配置されるユーザー・データ・フィールドが開始されているかどうかが判定される。いくつかの場合において、リード・ゲート信号のトグル切り替えで、ユーザー・データ・フィールドの変化を示す。リード・プロセスが開始した場合（ブロック６０５）、入力データ・ストリームに対しクエリを実行して、第１のユーザー・データ同期（例えば、同期パターン１０６）が発見されたかどうかを判定する（ブロック６１５）。第１のデータ同期について入力ストリームにクエリが実行されるのと同時に、受け取ったデータ・サンプルがユーザー・データ・バッファに格納される（ブロック６３５）。

同期パターン１０６が検出された後（ブロック６１５）、同期パターンのロケーションが算出され、格納される（ブロック６２０）。これは、上の図４にグラフで示され、上の図３に関して説明されているアプローチを使用して実行されうる。それとは別に、ロケーションは、信号のロケーションを識別するために当業で知られている他のアプローチを使用して決定されうる。同期パターン１０６が検出され、そのロケーションが格納された後（ブロック６１５およびブロック６２０）、同期パターン１１０について一連のデジタル・サンプルにクエリが実行される（ブロック６２５）。同期パターン１１０が検出された後（ブロック６２５）、同期パターンのロケーションが算出され、格納される（ブロック６３０）。これは、上の図４にグラフで示され、上の図３に関して説明されているアプローチを使用して実行されうる。

同期パターン１０６および同期パターン１１０のロケーションが確定されると、周波数オフセットが算出される（ブロック６４０）。この周波数オフセットは、式

周波数オフセット
＝（（パターン１１０のロケーション−パターン１０６のロケーション）／予測される距離）−１

に従って算出されうる。次いで、初期に位相オフセットを算出するために、算出された周波数をオフセットが使用されうる（ブロック６４５）。位相オフセットは、式

位相オフセット＝パターン１０６のロケーション−（ビット周期）周波数オフセット

に従って算出されうるが、ただし、式中、「ビット周期」は、パターン１１０のロケーションとパターン１０６のロケーションとの間のビット周期の数である。次いで、算出された位相オフセットおよび周波数オフセットは、以前に格納されたサンプルを補間するためにエラー訂正ループによって使用されうる（ブロック６５０）。

図７を参照すると、本発明のさまざまな実施形態による二重同期パターン・ユーザー・データ処理回路を有するリード・チャネル・モジュール７１０を備えるストレージ・システム７００が示されている。ストレージ・システム７００は、例えば、ハード・ディスク・ドライブであってよい。ストレージ・システム７００は、さらに、プリアンプ７７０、インターフェース・コントローラ７２０、ハード・ディスク・コントローラ７６６、モーター・コントローラ７６８、スピンドル・モーター７７２、ディスク・プラッタ７７４、およびディスク・プラッタに関して配置されているリード／ライト・ヘッド７７６を備える。インターフェース・コントローラ７２０は、ディスク・プラッタ７７４との間でやり取りされるデータのアドレッシングおよびタイミングを制御する。ディスク・プラッタ７７４上のデータは、リード／ライト・ヘッド・アセンブリ７７６がディスク・プラッタ７７４上の適切な位置に来たときにリード／ライト・ヘッド・アセンブリ７７６によって検出されうる磁気信号の群からなる。一実施形態では、ディスク・プラッタ７７４は、長手記録方式または垂直磁気記録方式のいずれかにより記録された、サーボ・データによって区切られたユーザー・データ領域を含む、磁気信号を含む。ユーザー・データ領域は、図１ａ〜１ｂに関して上で説明されているのと似た２つの同期パターンを含みうる。

典型的なリード・オペレーションでは、リード／ライト・ヘッド・アセンブリ７７６は、ディスク・プラッタ７７４上の目的のデータ・トラックの上にモーター・コントローラ７６８によって正確に位置決めされる。モーター・コントローラ７６８は、ディスク・プラッタ７７４に関してリード／ライト・ヘッド・アセンブリ７７６を位置決めするとともに、ハード・ディスク・コントローラ７６６の指令の下でディスク・プラッタ７７４上の適切なデータ・トラックにリード／ライト・ヘッド・アセンブリを移動することによりスピンドル・モーター７７２を駆動する。スピンドル・モーター７７２は、決定されたスピン速度（ＲＰＭ）でディスク・プラッタ７７４をスピンさせる。リード／ライト・ヘッド・アセンブリ７７４が適切なデータ・トラックに隣接する位置に置かれると、ディスク・プラッタ７７４がスピンドル・モーター７７２によって回転されたときにディスク・プラッタ７７４上のデータを表す磁気信号がリード／ライト・ヘッド・アセンブリ７７６によって感知される。感知された磁気信号は、ディスク・プラッタ７７４上の磁気データを表す連続する微小アナログ信号として送られる。この微小アナログ信号は、プリアンプ７７０を介して、リード／ライト・ヘッド・アセンブリ７７６からリード・チャネル・モジュール７１０に転送される。プリアンプ７７０は、ディスク・プラッタ７７４からアクセスされた微小アナログ信号を増幅するように動作可能である。次に、リード・チャネル・モジュール７１０が、受け取ったアナログ信号を復号化して２値化し、ディスク・プラッタ７７４に最初に書き込まれた情報を再生成する。このデータは、リード・データ７０３として受信回路に送られる。受け取った情報を復号化する一環として、リード・チャネル・モジュール７１０は、図１〜６に関して上で説明されているものと似た第１の同期パターンおよび第２の同期パターンのロケーションに基づきエラー訂正を実行する。ライト・オペレーションは、書き込みデータ７０１がリード・チャネル・モジュール７１０に渡される先行するリード・オペレーションとは実質的に反対のオペレーションである。次いで、このデータは、符号化され、ディスク・プラッタ７７４に書き込まれる。

結論として、本発明は、ストレージ・メディアにアクセスするための新規性のあるシステム、デバイス、方法、および配置を実現するものである。本発明の１つまたは複数の実施形態の詳細な説明が上で述べられているが、本発明の精神から逸脱することなく、さまざまな代替え形態、修正形態、および等価形態が当業者にとって明らかであろう。例えば、本発明の１つまたは複数の実施形態が、例えば、テープ記録システム、光ディスク・ドライブ、無線システム、およびデジタル加入者回線システムなどのさまざまなデータ・ストレージ・システムおよびデジタル通信システムに応用されうる。したがって、上記の説明は、付属の請求項で定められる、本発明の範囲を制限するものと解釈すべきではない。

Claims (15)

1. ストレージ・メディアから引き出されたユーザー・データを正確に処理するためのビット密度効率の高いシステムであって、
   一連のデータを格納するストレージ・メディアを含み、前記一連のデータはユーザー・データ領域を含み、前記ユーザー・データ領域は、第１の同期パターンと、前記第１の同期パターンから一定の距離に配置された第２の同期パターンとを含み、さらに、
   前記一連のデータの少なくとも一部を受け取るように動作可能なストレージ・バッファと、
   前記第１の同期パターンの第１のロケーションと前記第２の同期パターンの第２のロケーションとを使用して前記ストレージ・バッファ内の定義されたビットについての初期位相オフセットと周波数オフセットとを算出するように動作可能なリタイミング回路と、
   前記初期位相オフセットと前記周波数オフセットとに少なくとも一部は基づいて、前記ストレージ・バッファからの前記一連のデータの再サンプリングを行うエラー訂正ループ回路とを含む、ビット密度効率の高いシステム。
2. 前記リタイミング回路は、
   前記第１の同期パターンに対応する第１のロケーションを決定するように動作可能な第１のロケーション算出回路と、
   前記第２の同期パターンに対応する第２のロケーションを決定するように動作可能な第２のロケーション算出回路と、
   前記第１のロケーションと前記第２のロケーションとに少なくとも一部は基づいて周波数オフセットを算出するように動作可能な周波数オフセット算出回路と、
   前記周波数オフセットに少なくとも一部は基づいて初期位相オフセットを算出するように動作可能な初期位相オフセット回路とを含む、請求項１に記載のシステム。
3. 前記周波数オフセットを算出することは、式
   周波数オフセット＝（（第２のロケーション−第１のロケーション）／距離）−１
   に従って実行される、請求項２に記載のシステム。
4. 前記位相オフセットを算出することは、式
   初期位相オフセット＝第１のロケーション−（ビット周期）周波数オフセット
   に従って実行され、前記ビット周期は、前記初期位相オフセットが対応する前記第１のロケーションからのビット周期の数に対応する、請求項３に記載のシステム。
5. 前記第１のロケーション算出回路は、
   前記第１の同期パターンを検出するように動作可能な同期検出器回路と、
   前記同期検出器回路によって前記第１の同期パターンが検出された場所のロケーションを算出するロケーション算出回路とを含む請求項２に記載のシステム。
6. 前記リタイミング回路は、
   前記第１の同期パターンが前記一連のデータ内で予測される第１のウィンドウを識別するように動作可能であり、そして、前記第２の同期パターンが前記一連のデータ内で予測される第２のウィンドウを識別するように動作可能であるウィンドウ信号回路を含む請求項１に記載のシステム。
7. 前記エラー訂正ループ回路は、
   前記初期位相オフセットと前記周波数オフセットとを受け取り、ビット周期毎に更新される位相シフト出力を提供するデジタル位相ロック・ループ回路と、
   前記ストレージ・バッファからアクセスされる前記一連のデータを補間する補間器回路とを含む請求項１に記載のシステム。
8. 前記補間器回路によって補間される前に、前記ストレージ・バッファからアクセスされる前記一連のデータに利得補正係数が乗算される請求項７に記載のシステム。
9. 前記エラー訂正ループ回路は、さらに、
   前記補間器回路から得られた出力に検出アルゴリズムを適用してデータ出力を生成するデータ検出器回路を含み、前記デジタル位相ロック・ループ回路によってもたらされるビット周期毎に更新される位相シフト出力は、少なくとも一部は前記データ出力に基づいている、請求項７に記載のシステム。
10. ストレージ・メディアから引き出されたユーザー・データを処理する方法であって、
    一連のデータを格納するストレージ・メディアを提供することを含み、前記一連のデータはユーザー・データ領域を含み、前記ユーザー・データ領域は、第１の同期パターンと、前記第１の同期パターンから一定の距離に配置された第２の同期パターンとを含み、さらに、
    前記ストレージ・メディアからデータをサンプリングし、その結果得られた前記一連のデータ・サンプルをストレージ・バッファに格納し、
    前記第１の同期パターンの第１のロケーションを決定し、
    前記第２の同期パターンの第２のロケーションを決定し、
    前記第１のロケーションと前記第２のロケーションとに少なくとも一部は基づいて、周波数オフセットと初期位相オフセットとを算出し、そして、
    前記周波数オフセットと前記初期位相オフセットとに少なくとも一部は基づいて、前記ストレージ・バッファからの前記一連のデータの少なくとも一部を補間する、ことを含む方法。
11. 前記第１の同期パターンの前記第１のロケーションを決定することは、
    前記一連のデータ内で前記第１の同期パターンを検出し、第１同期パターン発見信号をアサートし、そして、
    定義済みのポイントから前記第１の同期パターン発見信号のアサートまでに多数のビット周期を決定する、ことを含む請求項１０に記載の方法。
12. 前記データは、周期ＴでサンプリングされてＴ個のサンプルを生成し、前記第１の同期パターンの前記第１のロケーションを決定することは、
    Ｔ／２補間器回路を使用して前記一連のデータを補間しＴ／２のサンプルを生成し、
    ＴサンプルまたはＴ／２サンプルのどちらが、第１の同期パターン・ウィンドウ内の最大値を示すかを決定し、
    前記決定されたＴサンプルまたはＴ／２サンプルのロケーションを前記第１のロケーションとして割り当てる、ことを含む請求項１０に記載の方法。
13. 前記第２の同期パターンの前記第２のロケーションを決定することは、
    前記一連のデータ内で前記第２の同期パターンを検出し、第２の同期パターン発見信号をアサートし、
    前記定義済みのポイントから前記第２の同期パターン発見信号のアサートまでに多数のビット周期を決定する、ことを含む請求項１２に記載の方法。
14. 前記第２の同期パターンの前記第２のロケーションを決定することは、さらに、
    Ｔ／２補間器回路を使用して前記一連のデータを補間しＴ／２のサンプルを生成し、
    ＴサンプルまたはＴ／２サンプルのどちらが、第２の同期パターン・ウィンドウ内の最大値を示すかを決定し、
    前記決定されたＴサンプルまたはＴ／２サンプルのロケーションを前記第２のロケーションとして割り当てる、ことを含む請求項１３に記載の方法。
15. ストレージ・システムであって、
    一連のデータを格納するストレージ・メディアを含み、前記一連のデータはユーザー・データ領域を含み、前記ユーザー・データ領域は、第１の同期パターンと、前記第１の同期パターンから一定の距離に配置された第２の同期パターンとを含む、さらに、
    前記ストレージ・メディアに関して配置されるリード／ライト・ヘッド・アセンブリと、
    前記一連のデータに対応する前記リード／ライト・ヘッド・アセンブリから得られたアナログ入力を受け取るように動作可能であるリード・チャネル回路とを含み、
    前記リード・チャネル回路は、
    前記一連のデータの少なくとも一部を受け取るように動作可能なストレージ・バッファと、
    前記第１の同期パターンの第１のロケーションと前記第２の同期パターンの第２のロケーションとを使用して前記ストレージ・バッファ内の定義されたビットに関する初期位相と周波数オフセットとを算出するように動作可能なリタイミング回路と、
    前記初期位相オフセットと前記周波数オフセットとに少なくとも一部は基づいて前記ストレージ・バッファからの前記一連のデータの再サンプリングを行うエラー訂正ループ回路とを含む、ストレージ・システム。

Images