JP2010251365A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2010251365A
JP2010251365A JP2009095977A JP2009095977A JP2010251365A JP 2010251365 A JP2010251365 A JP 2010251365A JP 2009095977 A JP2009095977 A JP 2009095977A JP 2009095977 A JP2009095977 A JP 2009095977A JP 2010251365 A JP2010251365 A JP 2010251365A
Authority
JP
Japan
Prior art keywords
physical quantity
wafer
quantity sensor
mold resin
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009095977A
Other languages
Japanese (ja)
Other versions
JP5343678B2 (en
Inventor
Keisuke Goto
敬介 五藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009095977A priority Critical patent/JP5343678B2/en
Publication of JP2010251365A publication Critical patent/JP2010251365A/en
Application granted granted Critical
Publication of JP5343678B2 publication Critical patent/JP5343678B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To perform a sealing process implemented during manufacture of a semiconductor device simultaneously for respective semiconductor devices. <P>SOLUTION: A wafer 50 for circuit chips is prepared which has a plurality of signal processing circuit parts 23 formed, and physical quantity sensors 10 are also prepared. Then, the plurality of physical quantity sensors 10 are mounted on a surface 51 of the wafer 50 for the circuit chips (Fig.4(a)) so that the physical quantity sensors 10 are electrically connected to the signal processing circuit parts 23. Then, a mold resin 30 is formed on a surface 51 of the wafer 50 for the circuit chips to seal each of the physical quantity sensors 10 with the mold resin 30 on a wafer level (Fig.4(c)). Further, the wafer 50 for the circuit chips and the mold resin 30 are dicing-cut for each of the circuit chips 20 (Fig.4(d)). Consequently, the mold resin can be formed simultaneously for the plurality of physical quantity sensors 10. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、変位部に物理量が印加されたときに該変位部の変位量に基づいて物理量を検出する物理量センサを備えた半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device including a physical quantity sensor that detects a physical quantity based on a displacement amount of a displacement portion when a physical amount is applied to the displacement portion, and a method for manufacturing the same.

従来より、樹脂で構成されたシート状接着体により半導体部材を封止した半導体複合装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、回路基板に半導体部材が搭載され、シート状接着体が回路基板に貼り付けられることにより、半導体部材がシート状接着体に封止された構造が示されている。   Conventionally, for example, Patent Document 1 has proposed a semiconductor composite device in which a semiconductor member is sealed with a sheet-like adhesive body made of a resin. Specifically, Patent Document 1 shows a structure in which a semiconductor member is mounted on a circuit board, and the semiconductor member is sealed by the sheet-like adhesive body by attaching the sheet-like adhesive body to the circuit board. .

このような半導体複合装置は、ウェハレベルで半導体部材を製造して個々に分割することにより半導体部材を用意し、これとは別に所定のサイズの回路基板を用意し、半導体部材を回路基板に実装した後、回路基板にシート状接着体を貼り付けることにより半導体部材を封止することで得られる。   Such a semiconductor composite device prepares semiconductor members by manufacturing semiconductor members at the wafer level and dividing them individually, and separately prepares a circuit board of a predetermined size and mounts the semiconductor members on the circuit board. Then, it is obtained by sealing the semiconductor member by attaching a sheet-like adhesive to the circuit board.

特開２００６−１１７９１９号公報JP 2006-117919 A

しかしながら、上記従来の技術では、回路基板ごとにシート状接着体を貼り付けて半導体部材を封止しているので、各回路基板に対してシート状接着体を貼り付ける封止工程を同時に行うバッチ処理ができないという問題がある。   However, in the above conventional technique, since the semiconductor member is sealed by attaching the sheet-like adhesive to each circuit board, the batch for simultaneously performing the sealing step of attaching the sheet-like adhesive to each circuit board. There is a problem that it cannot be processed.

本発明は上記点に鑑み、半導体装置を製造する際に行う封止工程を各半導体装置に対して同時に行えるようにする製造方法を提供する。また、その製造方法により得られる半導体装置を提供することを目的とする。   In view of the above points, the present invention provides a manufacturing method in which a sealing process performed when manufacturing a semiconductor device can be performed simultaneously on each semiconductor device. Moreover, it aims at providing the semiconductor device obtained by the manufacturing method.

上記目的を達成するため、請求項１に記載の発明では、信号処理回路部（２３）が複数形成された第１ウェハ（５０）を用意する工程と、物理量センサ（１０）を用意する工程と、物理量センサ（１０）と信号処理回路部（２３）とが電気的に接続されるように、第１ウェハ（５０）の表面（５１）に物理量センサ（１０）を複数実装する実装工程と、実装工程後、第１ウェハ（５０）の表面（５１）にモールド樹脂（３０）を形成することにより、物理量センサ（１０）それぞれを回路チップ（２０）のウェハレベルでモールド樹脂（３０）により封止する封止工程と、封止工程後、第１ウェハ（５０）およびモールド樹脂（３０）を回路チップ（２０）ごとにダイシングカットするカット工程とを含んでいることを特徴とする。   In order to achieve the above object, in the first aspect of the present invention, a step of preparing a first wafer (50) on which a plurality of signal processing circuit portions (23) are formed, and a step of preparing a physical quantity sensor (10), Mounting a plurality of physical quantity sensors (10) on the surface (51) of the first wafer (50) so that the physical quantity sensor (10) and the signal processing circuit section (23) are electrically connected; After the mounting process, by forming a mold resin (30) on the surface (51) of the first wafer (50), each physical quantity sensor (10) is sealed with the mold resin (30) at the wafer level of the circuit chip (20). A sealing step for stopping, and a cutting step for dicing cutting the first wafer (50) and the mold resin (30) for each circuit chip (20) after the sealing step.

これによると、モールド樹脂（３０）による物理量センサ（１０）の封止を回路チップ（２０）のウェハレベルで行っているので、複数の物理量センサ（１０）に対してモールド樹脂（３０）の形成を同時に行うことができる。また、物理量センサ（１０）ごとにモールド樹脂（３０）を形成しなくて済むため、半導体装置の製造の低コスト化を図ることができる。   According to this, since the physical quantity sensor (10) is sealed with the mold resin (30) at the wafer level of the circuit chip (20), the molding resin (30) is formed on the plurality of physical quantity sensors (10). Can be performed simultaneously. Further, since it is not necessary to form the mold resin (30) for each physical quantity sensor (10), it is possible to reduce the manufacturing cost of the semiconductor device.

請求項２に記載の発明では、実装工程では、第１ウェハ（５０）のダイシングライン（５３）に沿って第１ウェハ（５０）に溝（２６）を形成し、封止工程では、第１ウェハ（５０）の表面（５１）および溝（２６）内にモールド樹脂（３０）を形成し、カット工程では、溝（２６）の壁面にモールド樹脂（３０）が残されるようにダイシングライン（５３）に沿って第１ウェハ（５０）およびモールド樹脂（３０）をダイシングカットすることを特徴とする。   According to the second aspect of the present invention, the groove (26) is formed in the first wafer (50) along the dicing line (53) of the first wafer (50) in the mounting process, and the first process is performed in the sealing process. A mold resin (30) is formed in the surface (51) and the groove (26) of the wafer (50), and in the cutting step, a dicing line (53) is left so that the mold resin (30) is left on the wall surface of the groove (26). ) Along the first wafer (50) and the mold resin (30).

これによると、半導体装置の側面に露出する回路チップ（２０）の一面（２１）とモールド樹脂（３０）との境界部をモールド樹脂（３０）により覆うので、該境界部をモールド樹脂（３０）により保護することができる。   According to this, since the boundary portion between the one surface (21) of the circuit chip (20) exposed on the side surface of the semiconductor device and the mold resin (30) is covered with the mold resin (30), the boundary portion is covered with the mold resin (30). Can be protected.

請求項３に記載の発明では、回路チップ（２０）の一面（２１）とは反対側の他面（２２）には、信号処理回路部（２３）に電気的に接続された配線部を有する下部チップ（７０）が積層されており、実装工程は、配線部が複数形成された第２ウェハを用意する工程と、第２ウェハを第１ウェハ（５０）の裏面（５２）に積層することにより、信号処理回路部（２３）と配線部とをそれぞれ電気的に接続する工程とを含んでおり、カット工程では、第２ウェハ、第１ウェハ（５０）、およびモールド樹脂（３０）を回路チップ（２０）および下部チップ（７０）ごとにダイシングカットすることを特徴とする。   In the invention according to claim 3, the other surface (22) opposite to the one surface (21) of the circuit chip (20) has a wiring portion electrically connected to the signal processing circuit portion (23). The lower chip (70) is stacked, and the mounting step includes a step of preparing a second wafer on which a plurality of wiring portions are formed, and a step of stacking the second wafer on the back surface (52) of the first wafer (50). The signal processing circuit part (23) and the wiring part are electrically connected to each other. In the cutting process, the second wafer, the first wafer (50), and the mold resin (30) are circuitized. The chip (20) and the lower chip (70) are diced and cut.

これによると、回路チップ（２０）を物理量センサ（１０）と下部チップ（７０）とのインターポーザとすることができ、外部に対する半導体装置の接続信頼性を向上させることができる。   According to this, the circuit chip (20) can be an interposer of the physical quantity sensor (10) and the lower chip (70), and the connection reliability of the semiconductor device to the outside can be improved.

請求項４に記載の発明では、物理量センサ（１０）が複数形成された第１ウェハを用意する工程と、回路チップ（２０）を用意する工程と、物理量センサ（１０）と信号処理回路部（２３）とが電気的に接続されるように、第１ウェハの表面に回路チップ（２０）を複数実装する実装工程と、実装工程後、第１ウェハの表面にモールド樹脂（３０）を形成することにより、回路チップ（２０）それぞれを物理量センサ（１０）のウェハレベルでモールド樹脂（３０）により封止する封止工程と、封止工程後、第１ウェハおよびモールド樹脂（３０）を物理量センサ（１０）ごとにダイシングカットするカット工程とを含んでいることを特徴とする。   In the invention according to claim 4, a step of preparing a first wafer on which a plurality of physical quantity sensors (10) are formed, a step of preparing a circuit chip (20), a physical quantity sensor (10) and a signal processing circuit section ( 23) and a mounting step of mounting a plurality of circuit chips (20) on the surface of the first wafer, and after the mounting step, a mold resin (30) is formed on the surface of the first wafer. Thus, a sealing step of sealing each circuit chip (20) with the mold resin (30) at the wafer level of the physical quantity sensor (10), and after the sealing step, the first wafer and the mold resin (30) are connected to the physical quantity sensor. And (10) including a cutting step for dicing cutting.

これによると、モールド樹脂（３０）による回路チップ（２０）の封止を物理量センサ（１０）のウェハレベルで行っているので、複数の回路チップ（２０）に対してモールド樹脂（３０）の形成を同時に行うことができる。また、回路チップ（２０）ごとにモールド樹脂（３０）を形成しなくて済むため、半導体装置の製造の低コスト化を図ることができる。   According to this, since the circuit chip (20) is sealed with the mold resin (30) at the wafer level of the physical quantity sensor (10), the molding resin (30) is formed on the plurality of circuit chips (20). Can be performed simultaneously. Further, since it is not necessary to form the mold resin (30) for each circuit chip (20), it is possible to reduce the manufacturing cost of the semiconductor device.

請求項５に記載の発明では、実装工程では、第１ウェハのダイシングラインに沿って第１ウェハに溝（１８）を形成し、封止工程では、第１ウェハの表面および溝（１８）内にモールド樹脂（３０）を形成し、カット工程では、溝（１８）の壁面にモールド樹脂（３０）が残されるようにダイシングラインに沿って第１ウェハおよびモールド樹脂（３０）をダイシングカットすることを特徴とする。   According to the fifth aspect of the present invention, in the mounting process, the groove (18) is formed in the first wafer along the dicing line of the first wafer, and in the sealing process, the surface of the first wafer and the inside of the groove (18) are formed. The mold resin (30) is formed on the first wafer, and in the cutting step, the first wafer and the mold resin (30) are diced and cut along the dicing line so that the mold resin (30) is left on the wall surface of the groove (18). It is characterized by.

これによると、半導体装置の側面に露出する物理量センサ（１０）とモールド樹脂（３０）との境界部をモールド樹脂（３０）により覆うので、該境界部をモールド樹脂（３０）により保護することができる。   According to this, since the boundary part between the physical quantity sensor (10) exposed to the side surface of the semiconductor device and the mold resin (30) is covered with the mold resin (30), the boundary part can be protected by the mold resin (30). it can.

請求項６に記載の発明では、物理量センサ（１０）の一面（１０ａ）とは反対側の他面（１０ｂ）には、物理量センサ（１０）に電気的に接続された配線部を有する下部チップ（７０）が積層されており、実装工程は、配線部が複数形成された第２ウェハを用意する工程と、第２ウェハを第１ウェハの裏面に積層することにより、物理量センサ（１０）と配線部とをそれぞれ電気的に接続する工程とを含んでおり、カット工程では、第２ウェハ、第１ウェハ、およびモールド樹脂（３０）を物理量センサ（１０）および下部チップ（７０）ごとにダイシングカットすることを特徴とする。   In the invention according to claim 6, the lower chip having a wiring portion electrically connected to the physical quantity sensor (10) on the other face (10 b) opposite to the one face (10 a) of the physical quantity sensor (10). (70) are stacked, and the mounting step includes a step of preparing a second wafer on which a plurality of wiring portions are formed, and a physical quantity sensor (10) by stacking the second wafer on the back surface of the first wafer. A step of electrically connecting each of the wiring portions, and in the cutting step, the second wafer, the first wafer, and the mold resin (30) are diced for each physical quantity sensor (10) and lower chip (70). It is characterized by cutting.

これによると、物理量センサ（１０）を回路チップ（２０）と下部チップ（７０）とのインターポーザとすることができ、外部に対する半導体装置の接続信頼性を向上させることができる。   According to this, the physical quantity sensor (10) can be an interposer of the circuit chip (20) and the lower chip (70), and the connection reliability of the semiconductor device to the outside can be improved.

請求項７に記載の発明では、信号処理回路部（２３）が複数形成された第１ウェハ（５０）を用意し、物理量センサ（１０）を用意し、物理量センサ（１０）と信号処理回路部（２３）とが電気的に接続されるように第１ウェハ（５０）の表面（５１）に物理量センサ（１０）を複数実装し、この後、第１ウェハ（５０）の表面（５１）にモールド樹脂（３０）を形成することにより、物理量センサ（１０）それぞれを回路チップ（２０）のウェハレベルでモールド樹脂（３０）により封止し、さらに、第１ウェハ（５０）およびモールド樹脂（３０）を回路チップ（２０）ごとにダイシングカットしたことにより得られたものであることを特徴とする。   In the seventh aspect of the present invention, a first wafer (50) on which a plurality of signal processing circuit units (23) are formed is prepared, a physical quantity sensor (10) is prepared, and the physical quantity sensor (10) and the signal processing circuit unit are prepared. A plurality of physical quantity sensors (10) are mounted on the surface (51) of the first wafer (50) so as to be electrically connected to (23), and then the surface (51) of the first wafer (50) is mounted. By forming the mold resin (30), each of the physical quantity sensors (10) is sealed with the mold resin (30) at the wafer level of the circuit chip (20), and further, the first wafer (50) and the mold resin (30 ) Obtained by dicing and cutting each circuit chip (20).

これによると、モールド樹脂（３０）による物理量センサ（１０）の封止が回路チップ（２０）のウェハレベルで行われているため、物理量センサ（１０）ごとにモールド樹脂（３０）の形成を行わなくても良い。したがって、半導体装置の低コスト化を図ることができる。   According to this, since the physical quantity sensor (10) is sealed with the mold resin (30) at the wafer level of the circuit chip (20), the molding resin (30) is formed for each physical quantity sensor (10). It is not necessary. Therefore, cost reduction of the semiconductor device can be achieved.

請求項８に記載の発明では、物理量センサ（１０）が複数形成された第１ウェハを用意し、回路チップ（２０）を用意し、物理量センサ（１０）と信号処理回路部（２３）とが電気的に接続されるように、第１ウェハの表面に回路チップ（２０）を複数実装し、この後、第１ウェハの表面にモールド樹脂（３０）を形成することにより、回路チップ（２０）それぞれを物理量センサ（１０）のウェハレベルでモールド樹脂（３０）により封止し、さらに、第１ウェハおよびモールド樹脂（３０）を物理量センサ（１０）ごとにダイシングカットしたことにより得られたものであることを特徴とする。   In the invention according to claim 8, a first wafer on which a plurality of physical quantity sensors (10) are formed is prepared, a circuit chip (20) is prepared, and the physical quantity sensor (10) and the signal processing circuit section (23) are provided. A plurality of circuit chips (20) are mounted on the surface of the first wafer so as to be electrically connected, and then a molding resin (30) is formed on the surface of the first wafer, thereby forming the circuit chip (20). Each is obtained by sealing with a mold resin (30) at the wafer level of the physical quantity sensor (10), and further dicing cutting the first wafer and the mold resin (30) for each physical quantity sensor (10). It is characterized by being.

これによると、モールド樹脂（３０）による回路チップ（２０）の封止が物理量センサ（１０）のウェハレベルで行われているため、回路チップ（２０）ごとにモールド樹脂（３０）の形成を行わなくても良い。したがって、半導体装置の低コスト化を図ることができる。   According to this, since the sealing of the circuit chip (20) with the mold resin (30) is performed at the wafer level of the physical quantity sensor (10), the molding resin (30) is formed for each circuit chip (20). It is not necessary. Therefore, cost reduction of the semiconductor device can be achieved.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態に係る半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. （ａ）はセンサ部の平面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）のＢ−Ｂ断面図である。(A) is a top view of a sensor part, (b) is AA sectional drawing of (a), (c) is BB sectional drawing of (a). 加速度センサの等価回路を示した図である。It is the figure which showed the equivalent circuit of the acceleration sensor. 半導体装置の製造工程を示した図である。It is the figure which showed the manufacturing process of the semiconductor device. 本発明の第２実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 4th Embodiment of this invention. 他の実施形態における半導体装置の断面図である。It is sectional drawing of the semiconductor device in other embodiment. 他の実施形態における半導体装置の断面図である。It is sectional drawing of the semiconductor device in other embodiment. 他の実施形態における半導体装置の断面図である。It is sectional drawing of the semiconductor device in other embodiment. 他の実施形態における半導体装置の断面図である。It is sectional drawing of the semiconductor device in other embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置は、物理量センサ１０と、回路チップ２０と、モールド樹脂３０とを備えて構成されている。 (First Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device includes a physical quantity sensor 10, a circuit chip 20, and a mold resin 30.

物理量センサ１０は、物理量を検出するセンサであり、例えばＭＥＭＳ技術によって形成されたものである。本実施形態では、物理量センサ１０は、加速度を検出するように構成されている。   The physical quantity sensor 10 is a sensor that detects a physical quantity, and is formed by, for example, MEMS technology. In the present embodiment, the physical quantity sensor 10 is configured to detect acceleration.

具体的に、物理量センサ１０は、センサ部１１とキャップ部１２とが積層されて構成されている。センサ部１１は、加速度を検出するセンシング部を備えたものであり、支持基板１３ａと半導体層１３ｂとにより犠牲層１３ｃが挟み込まれたＳＯＩ基板１３により構成されたものである。また、キャップ部１２は、シリコン基板１２ａと絶縁膜１２ｂとにより構成されている。そして、キャップ部１２の絶縁膜１２ｂがセンサ部１１の半導体層１３ｂに接合され、センサ部１１とキャップ部１２とが一体化されている。   Specifically, the physical quantity sensor 10 is configured by stacking a sensor unit 11 and a cap unit 12. The sensor unit 11 includes a sensing unit that detects acceleration, and is configured by an SOI substrate 13 in which a sacrificial layer 13c is sandwiched between a support substrate 13a and a semiconductor layer 13b. The cap portion 12 is composed of a silicon substrate 12a and an insulating film 12b. And the insulating film 12b of the cap part 12 is joined to the semiconductor layer 13b of the sensor part 11, and the sensor part 11 and the cap part 12 are integrated.

支持基板１３ａおよび半導体層１３ｂとして、例えばＮ型の単結晶シリコンが採用される。また、犠牲層１３ｃとして例えばＳｉＯ２が採用される。 For example, N-type single crystal silicon is employed as the support substrate 13a and the semiconductor layer 13b. For example, SiO 2 is used as the sacrificial layer 13c.

図２（ａ）はセンサ部１１の平面図、図２（ｂ）は図２（ａ）のＡ−Ａ断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ断面図である。以下、図２を参照して、センサ部１１の構造について説明する。   2A is a plan view of the sensor unit 11, FIG. 2B is a cross-sectional view taken along the line AA in FIG. 2A, and FIG. 2C is a cross-sectional view taken along the line BB in FIG. . Hereinafter, the structure of the sensor unit 11 will be described with reference to FIG.

半導体層１３ｂは、可動部１４と、固定部１５と、および周辺部１６とを有するものである。これら可動部１４、固定部１５、および周辺部１６は、半導体層１３ｂを貫通した開口部１７により構成されている。つまり、半導体層１３ｂは開口部１７が形成されていることにより、可動部１４、固定部１５、および周辺部１６にそれぞれ画定されている。そして、可動部１４および固定部１５により加速度を検出するためのセンシング部が構成されている。   The semiconductor layer 13 b has a movable part 14, a fixed part 15, and a peripheral part 16. The movable part 14, the fixed part 15, and the peripheral part 16 are constituted by an opening 17 penetrating the semiconductor layer 13b. That is, the semiconductor layer 13 b is defined by the movable portion 14, the fixed portion 15, and the peripheral portion 16 by forming the opening 17. The movable unit 14 and the fixed unit 15 constitute a sensing unit for detecting acceleration.

可動部１４は、アンカー部１４ａ、錘部１４ｂ、可動電極１４ｃ、および梁部１４ｄを備えて構成されている。   The movable part 14 includes an anchor part 14a, a weight part 14b, a movable electrode 14c, and a beam part 14d.

アンカー部１４ａは、支持基板１３ａに対して錘部１４ｂを浮かせて支持するためのものである。このアンカー部１４ａはブロック状をなしており、犠牲層１３ｃの上に２箇所設けられている。   The anchor part 14a is for floating and supporting the weight part 14b with respect to the support substrate 13a. The anchor portion 14a has a block shape and is provided at two places on the sacrificial layer 13c.

錘部１４ｂは、半導体装置に加速度が印加されたときに各アンカー部１４ａに対して可動電極１４ｃを移動させる錘として機能するものであり、細長状をなしている。   The weight portion 14b functions as a weight that moves the movable electrode 14c with respect to each anchor portion 14a when acceleration is applied to the semiconductor device, and has an elongated shape.

可動電極１４ｃは、錘部１４ｂの長手方向に対して直角方向に延設され、複数本が設けられることで櫛歯状に配置されている。各可動電極１４ｃの間隔は、一定間隔とされており、各可動電極１４ｃの幅、長さも一定とされている。   The movable electrode 14c extends in a direction perpendicular to the longitudinal direction of the weight portion 14b and is arranged in a comb shape by providing a plurality. The intervals between the movable electrodes 14c are fixed, and the widths and lengths of the movable electrodes 14c are also fixed.

梁部１４ｄは、アンカー部１４ａと錘部１４ｂとを連結するものである。この梁部１４ｄは、平行な２本の梁がその両端で連結された矩形枠状をなしており、２本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。このような梁部１４ｄにより、錘部１４ｂがアンカー部１４ａに一体に連結されて支持されている。本実施形態では、２つの梁部１４ｄがアンカー部１４ａと錘部１４ｂとをそれぞれ連結している。   The beam portion 14d connects the anchor portion 14a and the weight portion 14b. The beam portion 14d has a rectangular frame shape in which two parallel beams are connected at both ends thereof, and has a spring function of displacing in a direction perpendicular to the longitudinal direction of the two beams. The weight portion 14b is integrally connected to the anchor portion 14a and supported by the beam portion 14d. In the present embodiment, the two beam portions 14d connect the anchor portion 14a and the weight portion 14b, respectively.

そして、梁部１４ｄ、錘部１４ｂ、および可動電極１４ｃの下部の犠牲層１３ｃ、すなわち図２（ａ）に示される破線で囲まれた領域１４ｅの犠牲層１３ｃが部分的に除去され、梁部１４ｄ、錘部１４ｂ、および可動電極１４ｃは支持基板１３ａの上に一定の間隔で浮遊した状態になっている。   Then, the sacrificial layer 13c under the beam portion 14d, the weight portion 14b, and the movable electrode 14c, that is, the sacrificial layer 13c in the region 14e surrounded by the broken line shown in FIG. 14d, the weight part 14b, and the movable electrode 14c are floating on the support substrate 13a at regular intervals.

一方、固定部１５は、可動部１４を構成する細長状の錘部１４ｂの長辺と対向するように配置されている。したがって、２つの固定部１５が錘部１４ｂを挟むように配置されている。このような固定部１５は、配線部１５ａと固定電極１５ｂとを備えて構成されている。   On the other hand, the fixed portion 15 is disposed so as to face the long side of the elongated weight portion 14 b constituting the movable portion 14. Accordingly, the two fixing portions 15 are arranged so as to sandwich the weight portion 14b. Such a fixing portion 15 includes a wiring portion 15a and a fixed electrode 15b.

配線部１５ａは、固定電極１５ｂと外部とを電気的に接続するための配線として機能する部位である。また、固定電極１５ｂは、配線部１５ａのうちの錘部１４ｂと対向する辺から直角方向に延設され、配線部１５ａに複数本ずつ備えられることで櫛歯状に配置されている。各固定電極１５ｂの間隔は、一定間隔とされており、各固定電極１５ｂの幅、長さも一定とされている。   The wiring part 15a is a part that functions as a wiring for electrically connecting the fixed electrode 15b and the outside. The fixed electrode 15b extends in a right-angle direction from the side of the wiring portion 15a facing the weight portion 14b, and is arranged in a comb shape by being provided with a plurality of wiring portions 15a. The intervals between the fixed electrodes 15b are constant, and the widths and lengths of the fixed electrodes 15b are also constant.

上述のように、図２（ａ）に示された領域１４ｅの犠牲層１３ｃが取り除かれているので、配線部１５ａは犠牲層１３ｃを介して支持基板１３ａに固定されている一方、固定電極１５ｂは支持基板１３ａに対して浮いた状態になっている。   As described above, since the sacrificial layer 13c in the region 14e shown in FIG. 2A is removed, the wiring portion 15a is fixed to the support substrate 13a via the sacrificial layer 13c, while the fixed electrode 15b. Is floating with respect to the support substrate 13a.

そして、各固定電極１５ｂが各可動電極１４ｃに対向配置され、各固定電極１５ｂと各可動電極１４ｃとの間にコンデンサが形成されている。つまり、可動部１４および固定部１５は、可動電極１４ｃと固定電極１５ｂとの間に形成される容量に基づいて物理量を検出するように構成されている。このため、支持基板１３ａの平面方向であって錘部１４ｂの長手方向に加速度が印加されたときに、該コンデンサの容量値の変化に基づいてその加速度を検出することが可能になっている。   Each fixed electrode 15b is disposed opposite to each movable electrode 14c, and a capacitor is formed between each fixed electrode 15b and each movable electrode 14c. That is, the movable part 14 and the fixed part 15 are configured to detect a physical quantity based on the capacitance formed between the movable electrode 14c and the fixed electrode 15b. Therefore, when acceleration is applied in the plane direction of the support substrate 13a and in the longitudinal direction of the weight portion 14b, the acceleration can be detected based on the change in the capacitance value of the capacitor.

周辺部１６は、可動部１４や固定部１５の周囲に配置されたものである。本実施形態では、可動部１４および固定部１５を一周して囲むように形成されている。   The peripheral portion 16 is disposed around the movable portion 14 and the fixed portion 15. In the present embodiment, the movable portion 14 and the fixed portion 15 are formed so as to surround the circumference.

上記の半導体装置の構成において、２つのアンカー部１４ａのうちの一方には可動部用パッド１４ｆが設けられている。また、各固定部１５の各配線部１５ａには固定部用パッド１５ｃがそれぞれ設けられている。例えば、アンカー部１４ａや配線部１５ａには所定電位が印加される。このようなパッド１４ｆ、１５ｃとしては、例えばＡｌが採用される。   In the configuration of the semiconductor device, one of the two anchor portions 14a is provided with a movable portion pad 14f. Each wiring portion 15a of each fixing portion 15 is provided with a fixing portion pad 15c. For example, a predetermined potential is applied to the anchor part 14a and the wiring part 15a. For example, Al is adopted as the pads 14f and 15c.

次に、キャップ部１２について説明する。キャップ部１２は、開口部１７への水や異物の混入等を防止するものである。また、キャップ部１２は、センサ部１１との間に密閉した空間を形成する役割も果たす。   Next, the cap part 12 will be described. The cap unit 12 prevents water or foreign matter from entering the opening 17. Further, the cap portion 12 also serves to form a sealed space between the sensor portion 11 and the cap portion 12.

このため、シリコン基板１２ａは、図１に示されるように、該シリコン基板１２ａのうちセンサ部１１の可動電極１４ｃや固定電極１５ｂ等と対向する位置に凹部１２ｃを有している。この凹部１２ｃは、キャップ部１２がセンサ部１１に貼り合わされたときに、可動電極１４ｃや固定電極１５ｂ等がキャップ部１２に接触しないようにするためのものである。   Therefore, as shown in FIG. 1, the silicon substrate 12a has a recess 12c in a position facing the movable electrode 14c, the fixed electrode 15b, and the like of the sensor unit 11 in the silicon substrate 12a. The recess 12c is for preventing the movable electrode 14c, the fixed electrode 15b, and the like from coming into contact with the cap unit 12 when the cap unit 12 is bonded to the sensor unit 11.

絶縁膜１２ｂは、シリコン基板１２ａにおいてセンサ部１１と対向する面に形成されている。この絶縁膜１２ｂはセンサ部１１とシリコン基板１２ａとを絶縁するためのものである。   The insulating film 12b is formed on the surface facing the sensor unit 11 in the silicon substrate 12a. The insulating film 12b is for insulating the sensor unit 11 and the silicon substrate 12a.

また、キャップ部１２は、該キャップ部１２をセンサ部１１とキャップ部１２との積層方向に貫通する複数の貫通電極部１２ｄを有している。各貫通電極部１２ｄは、シリコン基板１２ａおよび絶縁膜１２ｂを貫通する孔部と、この孔部の壁面に形成された絶縁膜と、この絶縁膜の上に埋め込まれた貫通電極とにより構成されている。各貫通電極部１２ｄはキャップ部１２においてセンサ部１１の各パッド１４ｆ、１５ｃの位置に対応して設けられている。   The cap portion 12 has a plurality of through-electrode portions 12 d that penetrate the cap portion 12 in the stacking direction of the sensor portion 11 and the cap portion 12. Each through-electrode portion 12d is constituted by a hole portion penetrating the silicon substrate 12a and the insulating film 12b, an insulating film formed on the wall surface of the hole portion, and a through-electrode embedded on the insulating film. Yes. Each through electrode portion 12d is provided in the cap portion 12 corresponding to the position of each pad 14f, 15c of the sensor portion 11.

そして、シリコン基板１２ａのうち絶縁膜１２ｂが形成された面とは反対側の面に位置する貫通電極部１２ｄの上にバンプ１２ｅがそれぞれ形成されている。このバンプ１２ｅを介して物理量センサ１０と外部とが電気的に接続される。なお、図１では物理量センサ１０を模式的に示しているが、実際にはシリコン基板１２ａのうち絶縁膜１２ｂが形成された面とは反対側の面にも図示しない絶縁膜が形成されており、バンプ１２ｅはこの絶縁膜から露出した貫通電極部１２ｄの上に形成されている。   Bumps 12e are formed on the through-electrode portions 12d located on the surface of the silicon substrate 12a opposite to the surface on which the insulating film 12b is formed. The physical quantity sensor 10 and the outside are electrically connected via the bump 12e. Although the physical quantity sensor 10 is schematically shown in FIG. 1, an insulating film (not shown) is actually formed on the surface of the silicon substrate 12a opposite to the surface on which the insulating film 12b is formed. The bump 12e is formed on the through electrode portion 12d exposed from the insulating film.

回路チップ２０は、物理量センサ１０から入力した信号を処理する板状のであり、物理量センサ１０よりも大きい一面２１とこの一面２１の反対側の他面２２を有している。このような回路チップ２０の材料として、シリコン基板、ＳｉＣ基板、化合物半導体により構成された基板等が用いられる。   The circuit chip 20 has a plate shape for processing a signal input from the physical quantity sensor 10, and has one surface 21 larger than the physical quantity sensor 10 and another surface 22 opposite to the one surface 21. As a material for such a circuit chip 20, a silicon substrate, a SiC substrate, a substrate made of a compound semiconductor, or the like is used.

また、回路チップ２０は、物理量センサ１０に電気的に接続された信号処理回路部２３を備えている。信号処理回路部２３は、出力補正回路、スイッチドキャパシタ回路、通信回路、ＥＥＰＲＯＭ等の回路により構成された信号処理回路群である。これら各回路等により、加速度に相当する信号が処理される。   The circuit chip 20 includes a signal processing circuit unit 23 that is electrically connected to the physical quantity sensor 10. The signal processing circuit unit 23 is a signal processing circuit group configured by circuits such as an output correction circuit, a switched capacitor circuit, a communication circuit, and an EEPROM. A signal corresponding to the acceleration is processed by these circuits.

さらに、回路チップ２０は、該回路チップ２０の一面２１と他面２２とを貫通する貫通電極部２４を複数備えている。各貫通電極部２４は、回路チップ２０を貫通する孔部と、孔部の壁面に形成された絶縁膜と、この絶縁膜の上に埋め込まれた貫通電極とにより構成されている。回路チップ２０に形成された貫通電極部１２ｄは、回路チップ２０の内部で信号処理回路部２３に電気的に接続されている。   Further, the circuit chip 20 includes a plurality of through-electrode portions 24 that penetrate the one surface 21 and the other surface 22 of the circuit chip 20. Each through-electrode portion 24 includes a hole that penetrates the circuit chip 20, an insulating film formed on the wall surface of the hole, and a through-electrode embedded on the insulating film. The through electrode portion 12 d formed in the circuit chip 20 is electrically connected to the signal processing circuit portion 23 inside the circuit chip 20.

回路チップ２０の一面２１には図示しない配線パターンやパッドが形成されている。そして、回路チップ２０の一面２１の図示しないパッドに物理量センサ１０が実装されている。つまり、物理量センサ１０のバンプ１２ｅが回路チップ２０の一面２１の図示しないパッドに接合されている。これにより、物理量センサ１０が図示しない配線パターンや貫通電極部２４を介して信号処理回路部２３に電気的に接続されている。   A wiring pattern and pads (not shown) are formed on one surface 21 of the circuit chip 20. The physical quantity sensor 10 is mounted on a pad (not shown) on the one surface 21 of the circuit chip 20. That is, the bump 12e of the physical quantity sensor 10 is bonded to a pad (not shown) on the one surface 21 of the circuit chip 20. Thereby, the physical quantity sensor 10 is electrically connected to the signal processing circuit unit 23 via the wiring pattern and the through electrode unit 24 (not shown).

回路チップ２０の他面２２に位置する各貫通電極部２４の上にバンプ２５がそれぞれ形成されている。このバンプ２５を介して信号処理回路部２３と外部とが電気的に接続される。   Bumps 25 are formed on the respective through electrode portions 24 located on the other surface 22 of the circuit chip 20. The signal processing circuit unit 23 and the outside are electrically connected via the bumps 25.

また、センサ部１１とキャップ部１２とが積層されたことにより、凹部１２ｃとセンサ部１１との間にキャビティが構成されている。このキャビティに可動部１４等のセンシング部が気密封止されている。キャビティは、例えば真空または所定の気圧に設定されている。   Further, since the sensor unit 11 and the cap unit 12 are stacked, a cavity is formed between the recess 12 c and the sensor unit 11. A sensing part such as the movable part 14 is hermetically sealed in this cavity. The cavity is set to, for example, a vacuum or a predetermined atmospheric pressure.

上記のように物理量センサ１０と回路チップ２０とが電気的に接続されたことにより、加速度センサの回路が構成される。図３は、加速度センサの等価回路を示した図である。   As described above, the physical quantity sensor 10 and the circuit chip 20 are electrically connected to form an acceleration sensor circuit. FIG. 3 is a diagram showing an equivalent circuit of the acceleration sensor.

図３に示されるように、可動電極１４ｃと固定電極１５ｂとが対向配置された第１コンデンサ４０および第２コンデンサ４１が直列に接続され、各コンデンサ４０、４１における差動容量の変化が出力されるようになっている。ここで、第１コンデンサ４０の容量をＣＳ１、第２コンデンサ４１の容量をＣＳ２とすると、各コンデンサ４０、４１の差動容量の変化（ＣＳ１−ＣＳ２）が、スイッチドキャパシタ回路４２に入力される。   As shown in FIG. 3, a first capacitor 40 and a second capacitor 41 in which the movable electrode 14c and the fixed electrode 15b are arranged to face each other are connected in series, and a change in differential capacitance in each capacitor 40, 41 is output. It has become so. Here, assuming that the capacitance of the first capacitor 40 is CS1 and the capacitance of the second capacitor 41 is CS2, the change in the differential capacitance of each capacitor 40, 41 (CS1-CS2) is input to the switched capacitor circuit 42. .

スイッチドキャパシタ回路４２は、上述のように信号処理回路部２３に備えられた回路であり、各コンデンサ４０、４１の出力、すなわち差動容量の変化を電圧に変換するものである。このようなスイッチドキャパシタ回路４２は、オペアンプ４３と、容量がＣｆであるコンデンサ４４と、スイッチ４５とを有している。   The switched capacitor circuit 42 is a circuit provided in the signal processing circuit unit 23 as described above, and converts the output of each capacitor 40, 41, that is, a change in differential capacitance into a voltage. Such a switched capacitor circuit 42 includes an operational amplifier 43, a capacitor 44 having a capacitance Cf, and a switch 45.

オペアンプ４３の反転入力端子には各コンデンサ４０、４１に共通の可動電極１４ｃが接続されており、オペアンプ４３の反転入力端子と出力端子との間にコンデンサ４４およびスイッチ４５が並列に接続されている。   A common movable electrode 14c is connected to the capacitors 40 and 41 at the inverting input terminal of the operational amplifier 43, and a capacitor 44 and a switch 45 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 43. .

各コンデンサ４０、４１の各固定電極１５ｂに位相差が１８０°の矩形波電圧Ｖｃｃがそれぞれ周期的に印加され、スイッチドキャパシタ回路４２の非反転入力端子に基準電圧（Ｖｃｃ／２）が入力され、スイッチ４５が所定のタイミングで開閉される。そして、物理量センサ１０において錘部１４ｂの長手方向に加速度が加わり、各コンデンサ４０、４１の可動電極１４ｃの変位に応じた差動容量変化ＣＳ１−ＣＳ２がスイッチドキャパシタ回路４２に入力されると、スイッチドキャパシタ回路４２から（ＣＳ１−ＣＳ２）・Ｖｃｃ／Ｃｆに相当する信号が出力される。   A rectangular wave voltage Vcc having a phase difference of 180 ° is periodically applied to each fixed electrode 15b of each capacitor 40, 41, and a reference voltage (Vcc / 2) is input to the non-inverting input terminal of the switched capacitor circuit 42. The switch 45 is opened and closed at a predetermined timing. Then, when acceleration is applied in the longitudinal direction of the weight portion 14b in the physical quantity sensor 10, and the differential capacitance change CS1-CS2 corresponding to the displacement of the movable electrode 14c of each capacitor 40, 41 is input to the switched capacitor circuit 42, A signal corresponding to (CS1-CS2) · Vcc / Cf is output from the switched capacitor circuit 42.

なお、図３では、信号処理回路部２３のうちのスイッチドキャパシタ回路４２のみを示している。したがって、スイッチドキャパシタ回路４２の出力は他の回路にて処理されるようになっている。   In FIG. 3, only the switched capacitor circuit 42 in the signal processing circuit unit 23 is shown. Therefore, the output of the switched capacitor circuit 42 is processed by another circuit.

図１に示されるモールド樹脂３０は、回路チップ２０の一面２１に実装された物理量センサ１０を封止するものである。本実施形態では、モールド樹脂３０は、物理量センサ１０全体を包み込むように回路チップ２０の一面２１に形成されている。モールド樹脂３０の材料として、例えばエポキシ系樹脂が用いられる。   The mold resin 30 shown in FIG. 1 seals the physical quantity sensor 10 mounted on the one surface 21 of the circuit chip 20. In the present embodiment, the mold resin 30 is formed on the one surface 21 of the circuit chip 20 so as to wrap the entire physical quantity sensor 10. As a material of the mold resin 30, for example, an epoxy resin is used.

また、上記の回路チップ２０には、該回路チップ２０の一面２１と側面とにより構成された角部が他面２２側に凹んだ溝２６が形成されている。したがって、この溝２６内にもモールド樹脂３０が埋められている。   Further, the circuit chip 20 is provided with a groove 26 in which a corner portion constituted by one surface 21 and a side surface of the circuit chip 20 is recessed on the other surface 22 side. Therefore, the mold resin 30 is also buried in the groove 26.

これにより、半導体装置の側面に露出する回路チップ２０の一面２１とモールド樹脂３０との境界部がモールド樹脂３０により覆われるので、該境界部がモールド樹脂３０により保護される。以上が、本実施形態に係る半導体装置の全体構成である。   As a result, the boundary between the one surface 21 of the circuit chip 20 exposed on the side surface of the semiconductor device and the mold resin 30 is covered with the mold resin 30, so that the boundary is protected by the mold resin 30. The above is the overall configuration of the semiconductor device according to the present embodiment.

次に、図１に示される半導体装置の製造方法について、図４を参照して説明する。図４は、半導体装置の製造工程図を示したものである。   Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIG. FIG. 4 shows a manufacturing process diagram of the semiconductor device.

半導体装置を製造するべく、まず、物理量センサ１０を用意する。具体的には、まず、支持基板１３ａと半導体層１３ｂとで犠牲層１３ｃを挟み込んだウェハ状のＳＯＩ基板１３を用意する。そして、半導体層１３ｂの上にマスクを形成し、該マスクのうち可動部１４等の構造に対応させてマスクをパターニングする。この後、マスクから露出した半導体層１３ｂを例えばＲＩＥ方式によりエッチングし、マスクを除去する。これにより、半導体層１３ｂに各センシング部に対応した複数の開口部１７を形成する。   In order to manufacture a semiconductor device, first, a physical quantity sensor 10 is prepared. Specifically, first, a wafer-like SOI substrate 13 in which a sacrificial layer 13c is sandwiched between a support substrate 13a and a semiconductor layer 13b is prepared. Then, a mask is formed on the semiconductor layer 13b, and the mask is patterned so as to correspond to the structure of the movable portion 14 and the like in the mask. Thereafter, the semiconductor layer 13b exposed from the mask is etched by, for example, the RIE method, and the mask is removed. Thereby, a plurality of openings 17 corresponding to the respective sensing units are formed in the semiconductor layer 13b.

続いて、開口部１７を介して所定の領域１４ｅ内の犠牲層１３ｃを犠牲層エッチング等により除去する。これにより、支持基板１３ａから錘部１４ｂ等をリリースし、センシング部を形成する。このようして、ＳＯＩ基板１３に複数のセンサ部１１を形成する。   Subsequently, the sacrificial layer 13 c in the predetermined region 14 e is removed through the opening 17 by sacrificial layer etching or the like. Thereby, the weight part 14b etc. are released from the support substrate 13a, and a sensing part is formed. In this way, a plurality of sensor units 11 are formed on the SOI substrate 13.

一方、ウェハ状のシリコン基板１２ａを用意し、シリコン基板１２ａのうちセンサ部１１と対向する面にキャビティ形成用のマスクを形成する。そして、ドライエッチングやウェットエッチングにより、シリコン基板１２ａに複数の凹部１２ｃを形成する。この後、シリコン基板１２ａのうちセンサ部１１に接合される面にＣＶＤ法等により絶縁膜１２ｂを形成する。   On the other hand, a wafer-like silicon substrate 12a is prepared, and a cavity forming mask is formed on the surface of the silicon substrate 12a facing the sensor unit 11. Then, a plurality of recesses 12c are formed in the silicon substrate 12a by dry etching or wet etching. Thereafter, an insulating film 12b is formed on the surface of the silicon substrate 12a bonded to the sensor unit 11 by a CVD method or the like.

そして、ウェハ状のＳＯＩ基板１３と、絶縁膜１２ｂが形成されたシリコン基板１２ａとを接合した積層体を形成し、各センシング部をキャビティにそれぞれ気密封止する。この後、シリコン基板１２ａおよび絶縁膜１２ｂにこれらを貫通する孔部を設け、該孔部の壁面に絶縁膜を形成し、該絶縁膜の上に貫通電極を埋め込むことにより貫通電極部１２ｄを形成する。また、貫通電極部１２ｄの上にバンプ１２ｅを形成する。そして、積層体を物理量センサ１０ごとに切断する。こうして、物理量センサ１０が完成する。   Then, a laminated body is formed by joining the wafer-like SOI substrate 13 and the silicon substrate 12a on which the insulating film 12b is formed, and each sensing unit is hermetically sealed in the cavity. Thereafter, a through-hole is formed in the silicon substrate 12a and the insulating film 12b, an insulating film is formed on the wall surface of the hole, and a through-electrode is embedded on the insulating film to form a through-electrode portion 12d. To do. A bump 12e is formed on the through electrode portion 12d. Then, the laminate is cut for each physical quantity sensor 10. Thus, the physical quantity sensor 10 is completed.

また、例えばシリコンで形成された回路チップ用ウェハ５０を用意し、半導体プロセスにより回路チップ用ウェハ５０の表面５１側に複数の信号処理回路部２３を形成する。さらに、回路チップ用ウェハ５０の表面５１と裏面５２とを貫通する孔部を設け、この孔部の壁面に絶縁膜を形成し、さらに絶縁膜の上に貫通電極を形成することにより各信号処理回路部２３に電気的に接続される貫通電極部２４を形成する。そして、回路チップ用ウェハ５０の表面５１に貫通電極部２４に接続される配線パターンやパッドを形成し、回路チップ用ウェハ５０の裏面５２において貫通電極部２４の上にバンプ２５を形成する。   Further, for example, a circuit chip wafer 50 made of silicon is prepared, and a plurality of signal processing circuit portions 23 are formed on the surface 51 side of the circuit chip wafer 50 by a semiconductor process. Further, each signal processing is performed by providing a hole penetrating the front surface 51 and the back surface 52 of the circuit chip wafer 50, forming an insulating film on the wall surface of the hole, and further forming a through electrode on the insulating film. A through electrode portion 24 electrically connected to the circuit portion 23 is formed. Then, wiring patterns and pads connected to the through electrode portions 24 are formed on the front surface 51 of the circuit chip wafer 50, and bumps 25 are formed on the through electrode portions 24 on the back surface 52 of the circuit chip wafer 50.

続いて、図４（ａ）に示す工程では、実装工程を行う。具体的には、物理量センサ１０と信号処理回路部２３とが電気的に接続されるように、回路チップ用ウェハ５０の表面５１に物理量センサ１０を複数実装する。この場合、物理量センサ１０のバンプ１２ｅを回路チップ用ウェハ５０の表面５１のパッドに接合することにより、物理量センサ１０と信号処理回路部２３とを電気的に接続する。   Subsequently, in the process shown in FIG. 4A, a mounting process is performed. Specifically, a plurality of physical quantity sensors 10 are mounted on the surface 51 of the circuit chip wafer 50 so that the physical quantity sensor 10 and the signal processing circuit unit 23 are electrically connected. In this case, the physical quantity sensor 10 and the signal processing circuit unit 23 are electrically connected by bonding the bumps 12 e of the physical quantity sensor 10 to the pads on the surface 51 of the circuit chip wafer 50.

図４（ｂ）に示す工程では、回路チップ用ウェハ５０に対して、太めのダイシングブレード６０を用いて回路チップ用ウェハ５０のダイシングライン５３に沿って回路チップ用ウェハ５０に溝２６を形成する。   In the step shown in FIG. 4B, the groove 26 is formed in the circuit chip wafer 50 along the dicing line 53 of the circuit chip wafer 50 using the thick dicing blade 60 with respect to the circuit chip wafer 50. .

図４（ｃ）に示す工程では、封止工程を行う。すなわち、回路チップ用ウェハ５０の表面５１にモールド樹脂３０を形成することにより、物理量センサ１０それぞれを回路チップ２０のウェハレベルでモールド樹脂３０により封止する。本工程では、回路チップ用ウェハ５０の表面５１および溝２６内にモールド樹脂３０を形成する。この場合、溝２６内に空間が残されるように溝２６の壁面のみにモールド樹脂３０を形成しても良いし、モールド樹脂３０で溝２６を埋めても良い。   In the step shown in FIG. 4C, a sealing step is performed. That is, the physical quantity sensor 10 is sealed with the mold resin 30 at the wafer level of the circuit chip 20 by forming the mold resin 30 on the surface 51 of the circuit chip wafer 50. In this step, the mold resin 30 is formed in the surface 51 and the groove 26 of the circuit chip wafer 50. In this case, the mold resin 30 may be formed only on the wall surface of the groove 26 so that a space is left in the groove 26, or the groove 26 may be filled with the mold resin 30.

図４（ｄ）に示す工程では、カット工程を行う。図４（ｃ）に示す工程で用いられたダイシングブレード６０よりも細いダイシングブレード６１を用いて、回路チップ用ウェハ５０のダイシングライン５３に沿って回路チップ用ウェハ５０およびモールド樹脂３０を回路チップ２０ごとにダイシングカットする。ここで、溝２６の壁面にモールド樹脂３０が残されるようにダイシングライン５３に沿って回路チップ用ウェハ５０およびモールド樹脂３０をダイシングカットする。こうして、図１に示される半導体装置が完成する。   In the step shown in FIG. 4D, a cutting step is performed. Using the dicing blade 61 thinner than the dicing blade 60 used in the step shown in FIG. 4C, the circuit chip wafer 50 and the mold resin 30 are moved along the dicing line 53 of the circuit chip wafer 50. Cut every dicing. Here, the circuit chip wafer 50 and the mold resin 30 are diced and cut along the dicing line 53 so that the mold resin 30 remains on the wall surface of the groove 26. Thus, the semiconductor device shown in FIG. 1 is completed.

以上説明したように、本実施形態では、信号処理回路部２３が複数形成された回路チップ用ウェハ５０に複数の物理量センサ１０を実装し、回路チップ２０のウェハレベルで各物理量センサ１０をモールド樹脂３０で封止することが特徴となっている。   As described above, in this embodiment, a plurality of physical quantity sensors 10 are mounted on a circuit chip wafer 50 on which a plurality of signal processing circuit units 23 are formed, and each physical quantity sensor 10 is molded resin at the wafer level of the circuit chip 20. It is characterized by sealing at 30.

このように、モールド樹脂３０による物理量センサ１０の封止を回路チップ２０のウェハレベルで行っているので、回路チップ用ウェハ５０をダイシングカットした後に、個々の回路チップ２０ごとにモールド樹脂３０の成形を行う必要が無くなる。つまり、複数の物理量センサ１０に対してモールド樹脂３０の形成を同時に行うことができる。   Thus, since the physical quantity sensor 10 is sealed with the mold resin 30 at the wafer level of the circuit chip 20, the molding resin 30 is molded for each individual circuit chip 20 after the circuit chip wafer 50 is diced. Need not be performed. That is, the molding resin 30 can be simultaneously formed on the plurality of physical quantity sensors 10.

また、１枚の回路チップ用ウェハ５０でまとめて封止工程を行うことができ、物理量センサ１０ごとにモールド樹脂３０を形成しなくて済むため、半導体装置を製造するための工程数が減る。したがって、半導体装置の製造の低コスト化を図ることができる。   Further, the sealing process can be performed collectively with one circuit chip wafer 50, and it is not necessary to form the mold resin 30 for each physical quantity sensor 10. Therefore, the number of processes for manufacturing a semiconductor device is reduced. Therefore, the manufacturing cost of the semiconductor device can be reduced.

そして、物理量センサ１０が実装された回路チップ２０を１つ１つ成形型に設置してモールド樹脂３０を形成するという方法では無くなるので、成形型に設置する際に必要な回路チップ２０のサイズよりも回路チップ２０のサイズを小さくすることができる。したがって、半導体装置の平面サイズを小さくすることができ、半導体装置の小型化を図ることができる。   Then, the circuit chip 20 on which the physical quantity sensor 10 is mounted is not placed on the mold and the mold resin 30 is formed. Therefore, the size of the circuit chip 20 required for the placement on the mold is eliminated. Also, the size of the circuit chip 20 can be reduced. Therefore, the planar size of the semiconductor device can be reduced, and the semiconductor device can be reduced in size.

さらに、本実施形態では、回路チップ用ウェハ５０に溝２６を形成し、この溝２６内にもモールド樹脂３０を形成していることが特徴となっている。これにより、半導体装置の側面に露出する回路チップ２０の一面２１とモールド樹脂３０との境界部がモールド樹脂３０により覆われる。このように、該境界部をモールド樹脂３０により保護することができるので、モールド樹脂３０が回路チップ２０の一面２１から剥がれにくくなるようにすることができる。   Further, the present embodiment is characterized in that the groove 26 is formed in the circuit chip wafer 50 and the mold resin 30 is also formed in the groove 26. Thus, the boundary portion between the one surface 21 of the circuit chip 20 exposed on the side surface of the semiconductor device and the mold resin 30 is covered with the mold resin 30. As described above, since the boundary portion can be protected by the mold resin 30, the mold resin 30 can be hardly separated from the one surface 21 of the circuit chip 20.

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、可動部１４が特許請求の範囲の変位部に対応し、回路チップ用ウェハ５０が特許請求の範囲の第１ウェハに対応する。   As for the correspondence between the description of the present embodiment and the description of the claims, the movable portion 14 corresponds to the displacement portion of the claims, and the circuit chip wafer 50 is the first wafer of the claims. Corresponding to

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図５は、本実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置は、回路チップ２０の他面２２側に積層された下部チップ７０を備えている。 (Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 5 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device includes a lower chip 70 stacked on the other surface 22 side of the circuit chip 20.

下部チップ７０は、内部に図示しない配線部を備えている。この配線部は、回路チップ２０のバンプ２５を介して信号処理回路部２３に電気的に接続されている。また、下部チップ７０は、回路チップ２０に接合された面とは反対側の面にバンプ７１を有している。このバンプ７１を介して半導体装置と外部とが電気的に接続される。下部チップ７０の材料としては、例えばセラミック基板やシリコン基板等が採用される。   The lower chip 70 includes a wiring portion (not shown) inside. The wiring part is electrically connected to the signal processing circuit part 23 via the bumps 25 of the circuit chip 20. The lower chip 70 has bumps 71 on the surface opposite to the surface bonded to the circuit chip 20. The semiconductor device and the outside are electrically connected via the bump 71. As a material of the lower chip 70, for example, a ceramic substrate or a silicon substrate is employed.

このように回路チップ２０の他面２２に下部チップ７０を積層したことにより、回路チップ２０をインターポーザとする構造とすることができる。したがって、外部に対する半導体装置の接続信頼性を向上させることができる。特に、下部チップ７０としてセラミック基板を用いた場合には、回路チップ２０よりも下部チップ７０の線膨張係数が小さいため、外部に対する電気接続の信頼性がさらに向上する。   Thus, by laminating the lower chip 70 on the other surface 22 of the circuit chip 20, the circuit chip 20 can be structured as an interposer. Therefore, the connection reliability of the semiconductor device to the outside can be improved. In particular, when a ceramic substrate is used as the lower chip 70, since the linear expansion coefficient of the lower chip 70 is smaller than that of the circuit chip 20, the reliability of electrical connection to the outside is further improved.

上記の構造は、図４（ａ）に示す実装工程において、配線部およびバンプ７１が複数形成された下部チップ用ウェハを用意し、この下部チップ用ウェハを回路チップ用ウェハ５０の裏面５２に積層することにより、信号処理回路部２３と配線部とをそれぞれ電気的に接続する。なお、回路チップ用ウェハ５０に下部チップ用ウェハを積層する工程は、物理量センサ１０を回路チップ用ウェハ５０に実装する前でも後でもどちらも良い。   4A, a lower chip wafer in which a plurality of wiring portions and bumps 71 are formed is prepared in the mounting step shown in FIG. 4A, and this lower chip wafer is laminated on the back surface 52 of the circuit chip wafer 50. By doing so, the signal processing circuit unit 23 and the wiring unit are electrically connected to each other. The step of laminating the lower chip wafer on the circuit chip wafer 50 may be performed either before or after the physical quantity sensor 10 is mounted on the circuit chip wafer 50.

また、図４（ｄ）に示すカット工程において、下部チップ用ウェハ、回路チップ用ウェハ５０、およびモールド樹脂３０を回路チップ２０および下部チップ７０ごとにダイシングカットする。これにより、図５に示された半導体装置が得られる。   Further, in the cutting step shown in FIG. 4D, the lower chip wafer, the circuit chip wafer 50, and the mold resin 30 are diced and cut for each circuit chip 20 and lower chip 70. Thereby, the semiconductor device shown in FIG. 5 is obtained.

以上のように、回路チップ２０に下部チップ７０を積層した構造を得る場合にも、回路チップ用ウェハ５０に下部チップ用ウェハを積層し、回路チップ２０および下部チップ７０のウェハレベルで物理量センサ１０を封止することができる。   As described above, when obtaining a structure in which the lower chip 70 is laminated on the circuit chip 20, the lower chip wafer is laminated on the circuit chip wafer 50, and the physical quantity sensor 10 is obtained at the wafer level of the circuit chip 20 and the lower chip 70. Can be sealed.

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、下部チップ用ウェハが特許請求の範囲の第２ウェハに対応する。   Regarding the correspondence between the description of the present embodiment and the description of the scope of claims, the lower chip wafer corresponds to the second wafer of the scope of claims.

（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。上記各実施形態では、回路チップ２０の平面サイズが物理量センサ１０の平面サイズよりも大きいものについて説明したが、本実施形態では回路チップ２０の平面サイズが物理量センサ１０の平面サイズよりも小さい構造になっていることが特徴となっている。 (Third embodiment)
In the present embodiment, only parts different from the first and second embodiments will be described. In the above embodiments, the planar size of the circuit chip 20 is larger than the planar size of the physical quantity sensor 10, but in this embodiment, the planar size of the circuit chip 20 is smaller than the planar size of the physical quantity sensor 10. It is characterized by becoming.

図６は、本実施形態に係る半導体装置の断面図である。この図に示されるように、物理量センサ１０の平面サイズが回路チップ２０の平面サイズよりも大きくなっている。   FIG. 6 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the planar size of the physical quantity sensor 10 is larger than the planar size of the circuit chip 20.

物理量センサ１０の構成および回路チップ２０の構成は第１実施形態で示されたものと同じである。なお、本実施形態では回路チップ２０に溝２６は形成されていない。   The configuration of the physical quantity sensor 10 and the configuration of the circuit chip 20 are the same as those shown in the first embodiment. In the present embodiment, the groove 26 is not formed in the circuit chip 20.

物理量センサ１０において、支持基板１３ａのうちキャップ部１２側の面とは反対側の面を物理量センサ１０の一面１０ａとすると、該一面１０ａには図示しない配線パターンやパッドが形成されている。そして、回路チップ２０が物理量センサ１０の一面１０ａに実装されている。すなわち、回路チップ２０のバンプ２５が物理量センサ１０の一面１０ａのパッドに接合されている。   In the physical quantity sensor 10, if the surface of the support substrate 13a opposite to the face on the cap part 12 side is defined as one surface 10a of the physical quantity sensor 10, wiring patterns and pads (not shown) are formed on the one surface 10a. The circuit chip 20 is mounted on the one surface 10 a of the physical quantity sensor 10. That is, the bumps 25 of the circuit chip 20 are bonded to the pads on the one surface 10 a of the physical quantity sensor 10.

なお、物理量センサ１０には支持基板１３ａおよび犠牲層１３ｃを貫通した図示しない貫通電極が設けられており、該貫通電極を介して物理量センサ１０と信号処理回路部２３とが電気的に接続されている。   The physical quantity sensor 10 is provided with a through electrode (not shown) penetrating the support substrate 13a and the sacrificial layer 13c, and the physical quantity sensor 10 and the signal processing circuit unit 23 are electrically connected through the through electrode. Yes.

また、モールド樹脂３０が回路チップ２０を封止するように物理量センサ１０の一面１０ａに形成されている。そして、支持基板１３ａには、該支持基板１３ａのうち犠牲層１３ｃが形成された面とは反対側の面が犠牲層１３ｃ側に凹んだ溝１８が形成されており、この溝２６内にもモールド樹脂３０が埋められている。これにより、半導体装置の側面に露出する物理量センサ１０とモールド樹脂３０との境界部がモールド樹脂３０により覆われ、該境界部がモールド樹脂３０により保護されている。   Further, the mold resin 30 is formed on the one surface 10 a of the physical quantity sensor 10 so as to seal the circuit chip 20. The support substrate 13a is provided with a groove 18 in which the surface of the support substrate 13a opposite to the surface on which the sacrificial layer 13c is formed is recessed on the sacrificial layer 13c side. The mold resin 30 is buried. As a result, the boundary between the physical quantity sensor 10 exposed on the side surface of the semiconductor device and the mold resin 30 is covered with the mold resin 30, and the boundary is protected by the mold resin 30.

上記構造を有する半導体装置は、以下のように製造することができる。まず、物理量センサ１０が複数形成されたセンサ用ウェハを用意する。すなわち、第１実施形態では積層体を切断して個々の物理量センサ１０を用意したが、本実施形態ではセンサ用ウェハの状態としておく。   The semiconductor device having the above structure can be manufactured as follows. First, a sensor wafer on which a plurality of physical quantity sensors 10 are formed is prepared. That is, in the first embodiment, the stacked body is cut and individual physical quantity sensors 10 are prepared. However, in this embodiment, the sensor wafer is in a state.

一方、第１実施形態と同様に回路チップ用ウェハ５０に複数の信号処理回路部２３を形成し、この回路チップ用ウェハ５０を切断することにより個々の回路チップ２０を用意する。   On the other hand, as in the first embodiment, a plurality of signal processing circuit portions 23 are formed on the circuit chip wafer 50 and the circuit chip wafer 50 is cut to prepare individual circuit chips 20.

次に、図４（ａ）に示す工程と同様に、実装工程を行う。すなわち、物理量センサ１０と回路チップ２０の信号処理回路部２３とが電気的に接続されるように、センサ用ウェハの表面つまり物理量センサ１０の一面１０ａに回路チップ２０を複数実装する。   Next, a mounting process is performed in the same manner as the process shown in FIG. That is, a plurality of circuit chips 20 are mounted on the surface of the sensor wafer, that is, one surface 10a of the physical quantity sensor 10 so that the physical quantity sensor 10 and the signal processing circuit unit 23 of the circuit chip 20 are electrically connected.

続いて、図４（ｂ）に示す工程と同様に、センサ用ウェハに対して、ダイシングブレード６０を用いてセンサ用ウェハのダイシングラインに沿ってセンサ用ウェハに溝１８を形成する。   Subsequently, as in the step shown in FIG. 4B, the groove 18 is formed in the sensor wafer along the dicing line of the sensor wafer using the dicing blade 60 with respect to the sensor wafer.

この後、図４（ｃ）に示す工程と同様に、センサ用ウェハの表面にモールド樹脂３０を形成することにより、回路チップ２０それぞれを物理量センサ１０のウェハレベルでモールド樹脂３０により封止する封止工程を行う。この場合、溝１８内にもモールド樹脂３０を形成する。   Thereafter, as in the step shown in FIG. 4C, a mold resin 30 is formed on the surface of the sensor wafer to seal each circuit chip 20 with the mold resin 30 at the wafer level of the physical quantity sensor 10. Stop process. In this case, the mold resin 30 is also formed in the groove 18.

そして、図４（ｄ）に示す工程と同様に、ダイシングブレード６１を用いて、センサ用ウェハのダイシングラインに沿ってセンサ用ウェハおよびモールド樹脂３０を物理量センサ１０ごとにダイシングカットするカット工程を行う。この場合、溝１８の壁面にモールド樹脂３０が残されるようにダイシングカットする。こうして、図６に示される半導体装置が完成する。   Then, similarly to the process shown in FIG. 4D, a cutting process for dicing cutting the sensor wafer and the mold resin 30 for each physical quantity sensor 10 is performed along the dicing line of the sensor wafer using the dicing blade 61. . In this case, dicing cutting is performed so that the mold resin 30 remains on the wall surface of the groove 18. Thus, the semiconductor device shown in FIG. 6 is completed.

以上説明したように、物理量センサ１０と回路チップ２０との平面サイズの大小関係が第１実施形態の場合と逆転していても、物理量センサ１０のウェハレベルでモールド樹脂３０による回路チップ２０の封止を行うことができる。これにより、複数の回路チップ２０に対してモールド樹脂３０の形成を同時に行うことができる。   As described above, even when the size relationship between the physical quantity sensor 10 and the circuit chip 20 is reversed from that in the first embodiment, the circuit chip 20 is sealed by the mold resin 30 at the wafer level of the physical quantity sensor 10. Can be stopped. Thereby, the molding resin 30 can be simultaneously formed on the plurality of circuit chips 20.

また、回路チップ２０ごとにモールド樹脂３０を形成しなくて済むため、半導体装置を製造するための工程数が減るので、半導体装置の製造の低コスト化を図ることができる。   In addition, since it is not necessary to form the mold resin 30 for each circuit chip 20, the number of steps for manufacturing the semiconductor device is reduced, so that the manufacturing cost of the semiconductor device can be reduced.

さらに、回路チップ２０が実装された物理量センサ１０を１つ１つ成形型に設置する必要がなくなるので、成形型に設置する際に必要な物理量センサ１０の平面サイズよりも物理量センサ１０の平面サイズを小さくすることができ、ひいては半導体装置の小型化を図ることができる。   Further, since it is not necessary to install each physical quantity sensor 10 on which the circuit chip 20 is mounted on the molding die, the planar size of the physical quantity sensor 10 is larger than the planar size of the physical quantity sensor 10 required when installing the physical quantity sensor 10 on the molding die. As a result, the semiconductor device can be downsized.

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、センサ用ウェハが特許請求の範囲の第１ウェハに対応する。   As for the correspondence between the description of the present embodiment and the description of the claims, the sensor wafer corresponds to the first wafer of the claims.

（第４実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。図７は、本実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置は、物理量センサ１０の一面１０ａとは反対側の他面１０ｂに積層された下部チップ７０を備えている。下部チップ７０は、第２実施形態で示されたものと同じものである。 (Fourth embodiment)
In the present embodiment, only different parts from the third embodiment will be described. FIG. 7 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device includes a lower chip 70 stacked on the other surface 10b opposite to the one surface 10a of the physical quantity sensor 10. The lower chip 70 is the same as that shown in the second embodiment.

本実施形態では、物理量センサ１０のバンプ１２ｅが下部チップ７０に接合されている。これにより、物理量センサ１０や信号処理回路部２３が下部チップ７０の配線部およびバンプ７１を介して外部と電気的に接続される。   In the present embodiment, the bumps 12 e of the physical quantity sensor 10 are bonded to the lower chip 70. Thereby, the physical quantity sensor 10 and the signal processing circuit unit 23 are electrically connected to the outside through the wiring unit and the bump 71 of the lower chip 70.

上記の構造は、実装工程において下部チップ用ウェハを用意し、この下部チップ用ウェハをセンサ用ウェハの裏面に積層することにより、物理量センサ１０と配線部とをそれぞれ電気的に接続する。   In the above structure, a lower chip wafer is prepared in the mounting process, and the lower chip wafer is laminated on the back surface of the sensor wafer, thereby electrically connecting the physical quantity sensor 10 and the wiring portion.

また、図４（ｄ）に示すカット工程において、下部チップ用ウェハ、センサ用ウェハ、およびモールド樹脂３０を物理量センサ１０および下部チップ７０ごとにダイシングカットする。これにより、図７に示された半導体装置が得られる。   Further, in the cutting step shown in FIG. 4D, the lower chip wafer, the sensor wafer, and the mold resin 30 are diced and cut for each physical quantity sensor 10 and lower chip 70. Thereby, the semiconductor device shown in FIG. 7 is obtained.

以上説明したように、物理量センサ１０の他面２２に下部チップ７０を積層した構造とすることもできる。これにより、物理量センサ１０をインターポーザとした構造を実現できると共に、下部チップ７０による外部に対する半導体装置の接続信頼性を向上させることができる。   As described above, the lower chip 70 may be stacked on the other surface 22 of the physical quantity sensor 10. As a result, a structure in which the physical quantity sensor 10 is an interposer can be realized, and the connection reliability of the semiconductor device to the outside by the lower chip 70 can be improved.

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、下部チップ用ウェハが特許請求の範囲の第２ウェハに対応する。   Regarding the correspondence between the description of the present embodiment and the description of the claims, the lower chip wafer corresponds to the second wafer of the claims.

（他の実施形態）
上記各実施形態で示された物理量センサ１０や回路チップ２０の構成は一例であり、他の構成であっても良い。 (Other embodiments)
The configurations of the physical quantity sensor 10 and the circuit chip 20 shown in the above embodiments are examples, and other configurations may be used.

上記各実施形態では、回路チップ用ウェハ５０やセンサ用ウェハに対して溝１８、２６を形成し、この後、カット工程で切断するという２段階の切断を行っていた。しかしながら、回路チップ用ウェハ５０やセンサ用ウェハに溝１８、２６を形成せずに、１回の切断により半導体装置を製造する方法でも良い。   In each of the above embodiments, the grooves 18 and 26 are formed in the circuit chip wafer 50 and the sensor wafer, and then the two-stage cutting is performed in the cutting process. However, a method of manufacturing a semiconductor device by one cutting without forming the grooves 18 and 26 in the circuit chip wafer 50 or the sensor wafer may be used.

このように、回路チップ用ウェハ５０やセンサ用ウェハに溝１８、２６を形成しない場合には、例えば図８に示された断面構造となる。図８（ａ）は回路チップ２０よりも物理量センサ１０の平面サイズが小さい構造を示しており、図８（ｂ）は物理量センサ１０よりも回路チップ２０の平面サイズが小さい構造を示している。   Thus, when the grooves 18 and 26 are not formed in the circuit chip wafer 50 or the sensor wafer, the cross-sectional structure shown in FIG. 8 is obtained, for example. 8A shows a structure in which the planar size of the physical quantity sensor 10 is smaller than that of the circuit chip 20, and FIG. 8B shows a structure in which the planar size of the circuit chip 20 is smaller than that of the physical quantity sensor 10.

また、図９に示されるように、複数の回路チップ２０を積層することもできる。この場合、積層する回路チップ２０の数は図９に示されるように２つに限定されるわけではなく、３つ以上が積層されていても良い。もちろん、物理量センサ１０の平面サイズが回路チップ２０よりも小さい場合には、物理量センサ１０を複数積層した構造とすることもできる。なお、図９では物理量センサ１０に溝１８が形成されていない構造が示されているが、該溝１８が形成された構造においても回路チップ２０を複数積層することができる。このことは、物理量センサ１０の平面サイズが回路チップ２０よりも小さい構造についても言える。   Further, as shown in FIG. 9, a plurality of circuit chips 20 can be stacked. In this case, the number of circuit chips 20 to be stacked is not limited to two as shown in FIG. 9, but three or more may be stacked. Of course, when the planar size of the physical quantity sensor 10 is smaller than the circuit chip 20, a structure in which a plurality of physical quantity sensors 10 are stacked may be employed. Although FIG. 9 shows a structure in which the groove 18 is not formed in the physical quantity sensor 10, a plurality of circuit chips 20 can be stacked even in the structure in which the groove 18 is formed. This also applies to a structure in which the planar size of the physical quantity sensor 10 is smaller than that of the circuit chip 20.

上記各実施形態で示された物理量センサ１０や回路チップ２０の構造は一例を示すものであって、他の構造でも構わない。例えば、図１０（ａ）に示されるように、回路チップ２０に貫通電極部２４を設けずに図示しない配線構造およびバンプ２５を介して信号処理回路部２３と物理量センサ１０とを電気的に接続する構造でも良い。   The structures of the physical quantity sensor 10 and the circuit chip 20 shown in the above embodiments are merely examples, and other structures may be used. For example, as illustrated in FIG. 10A, the signal processing circuit unit 23 and the physical quantity sensor 10 are electrically connected via the wiring structure and the bump 25 (not illustrated) without providing the through electrode unit 24 in the circuit chip 20. The structure to do may be sufficient.

また、図１０（ｂ）に示されるように、回路チップ２０の一面２１が露出するように回路チップ２０をモールド樹脂３０で封止しても良い。この場合、物理量センサ１０には支持基板１３ａ側に貫通電極部１２ｄを設け、この貫通電極部１２ｄを物理量センサ１０の一面１０ａに形成した図示しない配線パターンを介して回路チップ２０の貫通電極部２４や信号処理回路部２３に電気的に接続することもできる。さらに、半導体装置において回路チップ２０の一面２１が露出した面に図示しない配線パターンおよびバンプ２７を形成し、このバンプ２７を介して物理量センサ１０と外部とを電気的に接続することもできる。なお、図１０では物理量センサ１０に溝１８が形成されていない構造が示されているが、図１０に示された構造は物理量センサ１０に溝１８が形成された構造にも適用することができる。   In addition, as shown in FIG. 10B, the circuit chip 20 may be sealed with a mold resin 30 so that the one surface 21 of the circuit chip 20 is exposed. In this case, the physical quantity sensor 10 is provided with a through electrode portion 12d on the support substrate 13a side, and the through electrode portion 24 of the circuit chip 20 is formed through a wiring pattern (not shown) in which the through electrode portion 12d is formed on the one surface 10a of the physical quantity sensor 10. It can also be electrically connected to the signal processing circuit unit 23. Furthermore, a wiring pattern and a bump 27 (not shown) can be formed on the surface of the semiconductor device where the one surface 21 of the circuit chip 20 is exposed, and the physical quantity sensor 10 and the outside can be electrically connected via the bump 27. Although FIG. 10 shows a structure in which the groove 18 is not formed in the physical quantity sensor 10, the structure shown in FIG. 10 can be applied to a structure in which the groove 18 is formed in the physical quantity sensor 10. .

上記各実施形態では、物理量センサ１０は、該物理量センサ１０の平面方向（Ｘ軸方向）に平行な方向の加速度を検出するように構成されているが、該平面方向に垂直な方向（Ｚ軸方向）の加速度を検出するように構成されていても良い。   In each of the above embodiments, the physical quantity sensor 10 is configured to detect acceleration in a direction parallel to the plane direction (X-axis direction) of the physical quantity sensor 10, but the direction perpendicular to the plane direction (Z-axis) (Direction) acceleration may be detected.

また、物理量センサ１０は加速度の他、角速度や圧力等の異なる物理量を検出するものでも良い。   Further, the physical quantity sensor 10 may detect different physical quantities such as angular velocity and pressure in addition to acceleration.

図１１は、物理量センサ１０を圧力センサとして構成したものを備えた半導体装置の断面図である。物理量センサ１０はダイヤフラム１９ａを有し、該ダイヤフラム１９ａが凹部１９ｂを有する支持基板１９ｃに接合されている。凹部１９ｂによって形成された空間１９ｄは例えば真空室になっている。ダイヤフラム１９ａは、圧力印加に応じて抵抗値が変化するゲージ１９ｅを備えている。また、支持基板１９ｃにはゲージ１９ｅに電気的に接続された貫通電極部１９ｆが形成されている。貫通電極部１９ｆはバンプ１９ｇを介して回路チップ２０の一面２１に接合されている。そして、ダイヤフラム１９ａのうち圧力受圧面がモールド樹脂３０から露出するようにモールド樹脂３０により封止されている。このような構造により、物理量センサ１０により圧力媒体の圧力を検出することができる。なお、ダイヤフラム１９ａが特許請求の範囲の変位部に対応する。すなわち、物理量センサ１０はダイヤフラム１９ａに物理量である圧力が印加されたとき、ダイヤフラム１９ａの変位量に基づいて圧力を検出する構成となっている。   FIG. 11 is a cross-sectional view of a semiconductor device including the physical quantity sensor 10 configured as a pressure sensor. The physical quantity sensor 10 includes a diaphragm 19a, and the diaphragm 19a is bonded to a support substrate 19c having a recess 19b. A space 19d formed by the recess 19b is, for example, a vacuum chamber. The diaphragm 19a includes a gauge 19e whose resistance value changes in response to pressure application. The support substrate 19c has a through electrode portion 19f electrically connected to the gauge 19e. The through electrode portion 19f is joined to the one surface 21 of the circuit chip 20 via the bump 19g. The diaphragm 19 a is sealed with the mold resin 30 so that the pressure receiving surface is exposed from the mold resin 30. With such a structure, the pressure of the pressure medium can be detected by the physical quantity sensor 10. The diaphragm 19a corresponds to the displacement portion in the claims. That is, the physical quantity sensor 10 is configured to detect the pressure based on the displacement amount of the diaphragm 19a when a pressure that is a physical quantity is applied to the diaphragm 19a.

また、物理量センサ１０としてＣＭＯＳイメージセンサ等の光学デバイスを備えた構造とすることもできる。この場合、モールド樹脂３０として、光学デバイスで用いられる所定の波長を透過するものを用いる。したがって、エポキシ系樹脂等の透明なモールド樹脂３０が用いられることもある。   Further, the physical quantity sensor 10 may have a structure including an optical device such as a CMOS image sensor. In this case, as the mold resin 30, a resin that transmits a predetermined wavelength used in the optical device is used. Therefore, a transparent mold resin 30 such as an epoxy resin may be used.

上記各実施形態では、回路チップ２０に形成された信号処理回路部２３は物理量センサ１０から入力した信号を処理するように構成されたものであるが、信号処理回路部２３は単なる配線構造でも良い。   In each of the above embodiments, the signal processing circuit unit 23 formed on the circuit chip 20 is configured to process a signal input from the physical quantity sensor 10, but the signal processing circuit unit 23 may have a simple wiring structure. .

１０ 物理量センサ
１０ａ 物理量センサの一面
１０ｂ 物理量センサの他面
１４ 可動部
１８ 物理量センサの溝
１９ａ ダイヤフラム
２０ 回路チップ
２１ 回路チップの一面
２２ 回路チップの他面
２３ 信号処理回路部
２６ 回路チップの溝
３０ モールド樹脂
５０ 回路チップ用ウェハ
５１ 回路チップ用ウェハの表面
５２ 回路チップ用ウェハの裏面
５３ ダイシングライン
７０ 下部チップ DESCRIPTION OF SYMBOLS 10 Physical quantity sensor 10a One side of physical quantity sensor 10b Other side of physical quantity sensor 14 Movable part 18 Groove of physical quantity sensor 19a Diaphragm 20 Circuit chip 21 One side of circuit chip 22 Other side of circuit chip 23 Signal processing circuit part 26 Groove of circuit chip 30 Mold Resin 50 Wafer for circuit chip 51 Front surface of wafer for circuit chip 52 Back surface of wafer for circuit chip 53 Dicing line 70 Lower chip

Claims (8)

変位部（１４、１９ａ）を有し、この変位部（１４、１９ａ）に物理量が印加されたとき、前記変位部（１４、１９ａ）の変位量に基づいて前記物理量を検出する物理量センサ（１０）と、
前記物理量センサ（１０）よりもサイズが大きいと共に前記物理量センサ（１０）が実装された一面（２１）を有し、前記物理量センサ（１０）に電気的に接続された信号処理回路部（２３）を備えた回路チップ（２０）と、
前記物理量センサ（１０）を封止するように前記回路チップ（２０）の一面（２１）に形成されたモールド樹脂（３０）とを備えた半導体装置の製造方法であって、
前記信号処理回路部（２３）が複数形成された第１ウェハ（５０）を用意する工程と、
前記物理量センサ（１０）を用意する工程と、
前記物理量センサ（１０）と前記信号処理回路部（２３）とが電気的に接続されるように、前記第１ウェハ（５０）の表面（５１）に前記物理量センサ（１０）を複数実装する実装工程と、
前記実装工程後、前記第１ウェハ（５０）の表面（５１）に前記モールド樹脂（３０）を形成することにより、前記物理量センサ（１０）それぞれを前記回路チップ（２０）のウェハレベルで前記モールド樹脂（３０）により封止する封止工程と、
前記封止工程後、前記第１ウェハ（５０）および前記モールド樹脂（３０）を前記回路チップ（２０）ごとにダイシングカットするカット工程とを含んでいることを特徴とする半導体装置の製造方法。 A physical quantity sensor (10) having a displacement part (14, 19a) and detecting the physical quantity based on the displacement amount of the displacement part (14, 19a) when a physical quantity is applied to the displacement part (14, 19a). )When,
A signal processing circuit unit (23) having a size larger than the physical quantity sensor (10) and having one surface (21) on which the physical quantity sensor (10) is mounted, and electrically connected to the physical quantity sensor (10). A circuit chip (20) comprising:
A method of manufacturing a semiconductor device comprising: a mold resin (30) formed on one surface (21) of the circuit chip (20) so as to seal the physical quantity sensor (10),
Preparing a first wafer (50) on which a plurality of the signal processing circuit sections (23) are formed;
Preparing the physical quantity sensor (10);
Mounting in which a plurality of physical quantity sensors (10) are mounted on the surface (51) of the first wafer (50) so that the physical quantity sensor (10) and the signal processing circuit section (23) are electrically connected. Process,
After the mounting step, the mold resin (30) is formed on the surface (51) of the first wafer (50), whereby each of the physical quantity sensors (10) is molded at the wafer level of the circuit chip (20). A sealing step of sealing with a resin (30);
A method of manufacturing a semiconductor device, comprising: a cutting step of dicing and cutting the first wafer (50) and the mold resin (30) for each of the circuit chips (20) after the sealing step. 前記実装工程では、前記第１ウェハ（５０）のダイシングライン（５３）に沿って前記第１ウェハ（５０）に溝（２６）を形成し、
前記封止工程では、前記第１ウェハ（５０）の表面（５１）および前記溝（２６）内に前記モールド樹脂（３０）を形成し、
前記カット工程では、前記溝（２６）の壁面に前記モールド樹脂（３０）が残されるように前記ダイシングライン（５３）に沿って前記第１ウェハ（５０）および前記モールド樹脂（３０）をダイシングカットすることを特徴とする請求項１に記載の半導体装置の製造方法。 In the mounting step, a groove (26) is formed in the first wafer (50) along a dicing line (53) of the first wafer (50),
In the sealing step, the mold resin (30) is formed in the surface (51) and the groove (26) of the first wafer (50),
In the cutting step, the first wafer (50) and the mold resin (30) are diced and cut along the dicing line (53) so that the mold resin (30) remains on the wall surface of the groove (26). The method of manufacturing a semiconductor device according to claim 1. 前記回路チップ（２０）の一面（２１）とは反対側の他面（２２）には、前記信号処理回路部（２３）に電気的に接続された配線部を有する下部チップ（７０）が積層されており、
前記実装工程は、
前記配線部が複数形成された第２ウェハを用意する工程と、
前記第２ウェハを前記第１ウェハ（５０）の裏面（５２）に積層することにより、前記信号処理回路部（２３）と前記配線部とをそれぞれ電気的に接続する工程とを含んでおり、
前記カット工程では、前記第２ウェハ、前記第１ウェハ（５０）、および前記モールド樹脂（３０）を前記回路チップ（２０）および前記下部チップ（７０）ごとにダイシングカットすることを特徴とする請求項１または２に記載の半導体装置の製造方法。 On the other surface (22) opposite to the one surface (21) of the circuit chip (20), a lower chip (70) having a wiring portion electrically connected to the signal processing circuit portion (23) is laminated. Has been
The mounting process includes
Preparing a second wafer on which a plurality of wiring portions are formed;
Electrically connecting the signal processing circuit part (23) and the wiring part by laminating the second wafer on the back surface (52) of the first wafer (50),
In the cutting step, the second wafer, the first wafer (50), and the mold resin (30) are diced and cut for each of the circuit chip (20) and the lower chip (70). Item 3. A method for manufacturing a semiconductor device according to Item 1 or 2. 一面（１０ａ）および変位部（１４、１９ａ）を有し、前記変位部（１４、１９ａ）に物理量が印加されたとき、前記変位部（１４、１９ａ）の変位量に基づいて前記物理量を検出する物理量センサ（１０）と、
前記物理量センサ（１０）よりもサイズが小さいと共に前記物理量センサ（１０）の一面（１０ａ）に実装され、前記物理量センサ（１０）に電気的に接続された信号処理回路部（２３）を備えた回路チップ（２０）と、
前記回路チップ（２０）を封止するように前記物理量センサ（１０）の一面（１０ａ）に形成されたモールド樹脂（３０）とを備えた半導体装置の製造方法であって、
前記物理量センサ（１０）が複数形成された第１ウェハを用意する工程と、
前記回路チップ（２０）を用意する工程と、
前記物理量センサ（１０）と前記信号処理回路部（２３）とが電気的に接続されるように、前記第１ウェハの表面に前記回路チップ（２０）を複数実装する実装工程と、
前記実装工程後、前記第１ウェハの表面に前記モールド樹脂（３０）を形成することにより、前記回路チップ（２０）それぞれを前記物理量センサ（１０）のウェハレベルで前記モールド樹脂（３０）により封止する封止工程と、
前記封止工程後、前記第１ウェハおよび前記モールド樹脂（３０）を前記物理量センサ（１０）ごとにダイシングカットするカット工程とを含んでいることを特徴とする半導体装置の製造方法。 It has a surface (10a) and a displacement part (14, 19a), and when the physical quantity is applied to the displacement part (14, 19a), the physical quantity is detected based on the displacement amount of the displacement part (14, 19a) A physical quantity sensor (10) to perform,
A signal processing circuit unit (23) having a size smaller than that of the physical quantity sensor (10) and mounted on one surface (10a) of the physical quantity sensor (10) and electrically connected to the physical quantity sensor (10) is provided. A circuit chip (20);
A method of manufacturing a semiconductor device comprising: a mold resin (30) formed on one surface (10a) of the physical quantity sensor (10) so as to seal the circuit chip (20),
Preparing a first wafer on which a plurality of the physical quantity sensors (10) are formed;
Preparing the circuit chip (20);
A mounting step of mounting a plurality of the circuit chips (20) on the surface of the first wafer so that the physical quantity sensor (10) and the signal processing circuit unit (23) are electrically connected;
After the mounting step, the circuit chip (20) is sealed with the mold resin (30) at the wafer level of the physical quantity sensor (10) by forming the mold resin (30) on the surface of the first wafer. Sealing process to stop;
A manufacturing method of a semiconductor device, comprising: a cutting step of dicing cutting the first wafer and the mold resin (30) for each of the physical quantity sensors (10) after the sealing step. 前記実装工程では、前記第１ウェハのダイシングラインに沿って前記第１ウェハに溝（１８）を形成し、
前記封止工程では、前記第１ウェハの表面および前記溝（１８）内に前記モールド樹脂（３０）を形成し、
前記カット工程では、前記溝（１８）の壁面に前記モールド樹脂（３０）が残されるように前記ダイシングラインに沿って前記第１ウェハおよび前記モールド樹脂（３０）をダイシングカットすることを特徴とする請求項４に記載の半導体装置の製造方法。 In the mounting step, a groove (18) is formed in the first wafer along a dicing line of the first wafer,
In the sealing step, the mold resin (30) is formed in the surface of the first wafer and in the groove (18),
In the cutting step, the first wafer and the mold resin (30) are diced and cut along the dicing line so that the mold resin (30) remains on the wall surface of the groove (18). A method for manufacturing a semiconductor device according to claim 4. 前記物理量センサ（１０）の一面（１０ａ）とは反対側の他面（１０ｂ）には、前記物理量センサ（１０）に電気的に接続された配線部を有する下部チップ（７０）が積層されており、
前記実装工程は、
前記配線部が複数形成された第２ウェハを用意する工程と、
前記第２ウェハを前記第１ウェハの裏面に積層することにより、前記物理量センサ（１０）と前記配線部とをそれぞれ電気的に接続する工程とを含んでおり、
前記カット工程では、前記第２ウェハ、前記第１ウェハ、および前記モールド樹脂（３０）を前記物理量センサ（１０）および前記下部チップ（７０）ごとにダイシングカットすることを特徴とする請求項４または５に記載の半導体装置の製造方法。 On the other surface (10b) opposite to the one surface (10a) of the physical quantity sensor (10), a lower chip (70) having a wiring portion electrically connected to the physical quantity sensor (10) is laminated. And
The mounting process includes
Preparing a second wafer on which a plurality of wiring portions are formed;
Electrically connecting the physical quantity sensor (10) and the wiring part by laminating the second wafer on the back surface of the first wafer,
5. The dicing cut of the second wafer, the first wafer, and the mold resin (30) for each of the physical quantity sensor (10) and the lower chip (70) in the cutting step. 6. A method for manufacturing a semiconductor device according to 5. 変位部（１４、１９ａ）を有し、この変位部（１４、１９ａ）に物理量が印加されたとき、前記変位部（１４、１９ａ）の変位量に基づいて前記物理量を検出する物理量センサ（１０）と、
前記物理量センサ（１０）よりもサイズが大きいと共に前記物理量センサ（１０）が実装された一面（２１）を有し、前記物理量センサ（１０）に電気的に接続された信号処理回路部（２３）を備えた回路チップ（２０）と、
前記物理量センサ（１０）を封止するように前記回路チップ（２０）の一面（２１）に形成されたモールド樹脂（３０）とを備えた半導体装置であって、
前記信号処理回路部（２３）が複数形成された第１ウェハ（５０）を用意し、前記物理量センサ（１０）を用意し、前記物理量センサ（１０）と前記信号処理回路部（２３）とが電気的に接続されるように前記第１ウェハ（５０）の表面（５１）に前記物理量センサ（１０）を複数実装し、この後、前記第１ウェハ（５０）の表面（５１）に前記モールド樹脂（３０）を形成することにより、前記物理量センサ（１０）それぞれを前記回路チップ（２０）のウェハレベルで前記モールド樹脂（３０）により封止し、さらに、前記第１ウェハ（５０）および前記モールド樹脂（３０）を前記回路チップ（２０）ごとにダイシングカットしたことにより得られたものであることを特徴とする半導体装置。 A physical quantity sensor (10) having a displacement part (14, 19a) and detecting the physical quantity based on the displacement amount of the displacement part (14, 19a) when a physical quantity is applied to the displacement part (14, 19a). )When,
A signal processing circuit unit (23) having a size larger than the physical quantity sensor (10) and having one surface (21) on which the physical quantity sensor (10) is mounted, and electrically connected to the physical quantity sensor (10). A circuit chip (20) comprising:
A semiconductor device comprising a mold resin (30) formed on one surface (21) of the circuit chip (20) so as to seal the physical quantity sensor (10),
A first wafer (50) having a plurality of signal processing circuit sections (23) is prepared, the physical quantity sensor (10) is prepared, and the physical quantity sensor (10) and the signal processing circuit section (23) are provided. A plurality of physical quantity sensors (10) are mounted on the surface (51) of the first wafer (50) so as to be electrically connected, and then the mold is formed on the surface (51) of the first wafer (50). By forming the resin (30), each of the physical quantity sensors (10) is sealed with the mold resin (30) at the wafer level of the circuit chip (20), and further, the first wafer (50) and the A semiconductor device obtained by dicing and cutting a mold resin (30) for each circuit chip (20). 一面（１０ａ）および変位部（１４、１９ａ）を有し、前記変位部（１４、１９ａ）に物理量が印加されたとき、前記変位部（１４、１９ａ）の変位量に基づいて前記物理量を検出する物理量センサ（１０）と、
前記物理量センサ（１０）よりもサイズが小さいと共に前記物理量センサ（１０）の一面（１０ａ）に実装され、前記物理量センサ（１０）に電気的に接続された信号処理回路部（２３）を備えた回路チップ（２０）と、
前記回路チップ（２０）を封止するように前記物理量センサ（１０）の一面（１０ａ）に形成されたモールド樹脂（３０）とを備えた半導体装置であって、
前記物理量センサ（１０）が複数形成された第１ウェハを用意し、前記回路チップ（２０）を用意し、前記物理量センサ（１０）と前記信号処理回路部（２３）とが電気的に接続されるように、前記第１ウェハの表面に前記回路チップ（２０）を複数実装し、この後、前記第１ウェハの表面に前記モールド樹脂（３０）を形成することにより、前記回路チップ（２０）それぞれを前記物理量センサ（１０）のウェハレベルで前記モールド樹脂（３０）により封止し、さらに、前記第１ウェハおよび前記モールド樹脂（３０）を前記物理量センサ（１０）ごとにダイシングカットしたことにより得られたものであることを特徴とする半導体装置。 It has a surface (10a) and a displacement part (14, 19a), and when the physical quantity is applied to the displacement part (14, 19a), the physical quantity is detected based on the displacement amount of the displacement part (14, 19a) A physical quantity sensor (10) to perform,
A signal processing circuit unit (23) having a size smaller than that of the physical quantity sensor (10) and mounted on one surface (10a) of the physical quantity sensor (10) and electrically connected to the physical quantity sensor (10) is provided. A circuit chip (20);
A semiconductor device comprising: a mold resin (30) formed on one surface (10a) of the physical quantity sensor (10) so as to seal the circuit chip (20),
A first wafer on which a plurality of physical quantity sensors (10) are formed is prepared, the circuit chip (20) is prepared, and the physical quantity sensor (10) and the signal processing circuit unit (23) are electrically connected. As described above, by mounting a plurality of the circuit chips (20) on the surface of the first wafer and then forming the mold resin (30) on the surface of the first wafer, the circuit chip (20) Each is sealed with the mold resin (30) at the wafer level of the physical quantity sensor (10), and the first wafer and the mold resin (30) are diced and cut for each physical quantity sensor (10). A semiconductor device obtained.
JP2009095977A 2009-04-10 2009-04-10 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5343678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009095977A JP5343678B2 (en) 2009-04-10 2009-04-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095977A JP5343678B2 (en) 2009-04-10 2009-04-10 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010251365A true JP2010251365A (en) 2010-11-04
JP5343678B2 JP5343678B2 (en) 2013-11-13

Family

ID=43313421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095977A Expired - Fee Related JP5343678B2 (en) 2009-04-10 2009-04-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5343678B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013096872A (en) * 2011-11-01 2013-05-20 Denso Corp Sensor device
JP2015015198A (en) * 2013-07-05 2015-01-22 富士通株式会社 Mems module and method of manufacturing mems module
JP2018520893A (en) * 2015-07-02 2018-08-02 キオニクス，インコーポレイテッド Electronic system with through-substrate interconnect and MEMS device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (en) * 1996-07-12 1998-03-24 Fujitsu Ltd Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof
JP2006119042A (en) * 2004-10-22 2006-05-11 Oki Electric Ind Co Ltd Acceleration sensor chip package and its manufacturing method
JP2009072848A (en) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd Sensor package and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (en) * 1996-07-12 1998-03-24 Fujitsu Ltd Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof
JP2006119042A (en) * 2004-10-22 2006-05-11 Oki Electric Ind Co Ltd Acceleration sensor chip package and its manufacturing method
JP2009072848A (en) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd Sensor package and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013096872A (en) * 2011-11-01 2013-05-20 Denso Corp Sensor device
JP2015015198A (en) * 2013-07-05 2015-01-22 富士通株式会社 Mems module and method of manufacturing mems module
JP2018520893A (en) * 2015-07-02 2018-08-02 キオニクス，インコーポレイテッド Electronic system with through-substrate interconnect and MEMS device
US10829366B2 (en) 2015-07-02 2020-11-10 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device

Also Published As

Publication number Publication date
JP5343678B2 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5092462B2 (en) Mechanical quantity sensor
US9046546B2 (en) Sensor device and related fabrication methods
JP4165360B2 (en) Mechanical quantity sensor
JP2019105647A (en) Mems pressure sensor and mems inertial sensor integration structure
US9321628B2 (en) MEMS device incorporating a fluidic path, and manufacturing process thereof
US9643837B1 (en) Sensor device and method for making thereof
JP2009074979A (en) Semiconductor device
CN106517079B (en) Microelectromechanical sensor device with reduced stress sensitivity and corresponding manufacturing process
EP2816005A2 (en) Packaging method for MEMS devices for reducing thermal stress
JP4933934B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9073750B2 (en) Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby
JP5343678B2 (en) Semiconductor device and manufacturing method thereof
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
US10131535B2 (en) Monolithic fabrication of thermally isolated microelectromechanical system (MEMS) devices
KR101753087B1 (en) A microelectromechanical device and a method of manufacturing
JP5859133B2 (en) Semiconductor device
JP2009265012A (en) Semiconductor sensor
JP2008122304A (en) Electrostatic capacitance type acceleration sensor
JP5541208B2 (en) Mechanical quantity sensor
JP5606696B2 (en) Mechanical quantity sensor and manufacturing method thereof
JP3354459B2 (en) Semiconductor type composite sensor
JP4706634B2 (en) Semiconductor sensor and manufacturing method thereof
JP6032046B2 (en) Semiconductor device and manufacturing method thereof
JP3140804U (en) 3-axis acceleration sensor
JPH09196966A (en) Semiconductor accelerometer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R151 Written notification of patent or utility model registration

Ref document number: 5343678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees