JP2010212436A - Field effect transistor - Google Patents

Field effect transistor Download PDF

Info

Publication number
JP2010212436A
JP2010212436A JP2009056650A JP2009056650A JP2010212436A JP 2010212436 A JP2010212436 A JP 2010212436A JP 2009056650 A JP2009056650 A JP 2009056650A JP 2009056650 A JP2009056650 A JP 2009056650A JP 2010212436 A JP2010212436 A JP 2010212436A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating layer
substrate
oxygen
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009056650A
Other languages
Japanese (ja)
Inventor
Hiroshi Shitaya
啓 下谷
Takeshi Iwanaga
剛 岩永
Masayuki Torigoe
誠之 鳥越
Shigeru Yagi
茂 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2009056650A priority Critical patent/JP2010212436A/en
Publication of JP2010212436A publication Critical patent/JP2010212436A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor having metal oxide used for a channel, which has a structure having an excellent interface between a gate insulating layer and a channel layer. <P>SOLUTION: The field effect transistor includes a substrate 1, wherein the transistor further includes, on the substrate 1; a gate electrode 5; the gate insulating film 6; the channel layer 4; a source electrode 2; and a drain electrode 3. The gate insulating layer 6 and channel layer 4 are layers consisting of at least gallium (Ga) and oxygen (O). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電界効果型トランジスタに関する。   The present invention relates to a field effect transistor.

電界効果型トランジスタ(FET)はゲート電極、ソース電極、ドレイン電極をもつ素子であり、ゲート電極に電圧を印加してソース、ドレイン電極間のチャネル層に流れる電流を制御しすることによりスイッチング機能を発現させる電子素子である。特に、基板上に作製したFETは、薄膜トランジスタ(TFT)と呼ばれている。このTFTとして現在よく用いられているのが、多結晶シリコンあるいはアモルファスシリコンをチャネル層に用いた金属−絶縁体−半導体電界効果型トランジスタ(MIS−FET)である。
上記のトランジスタをプラスチック等の基板に作製するためには、低温でTFTを作成する必要があり、例えば有機物を用いる方法が提案されている。
A field effect transistor (FET) is an element having a gate electrode, a source electrode, and a drain electrode. A switching function is achieved by controlling the current flowing in the channel layer between the source and drain electrodes by applying a voltage to the gate electrode. This is an electronic device to be developed. In particular, an FET manufactured on a substrate is called a thin film transistor (TFT). A metal-insulator-semiconductor field effect transistor (MIS-FET) using polycrystalline silicon or amorphous silicon as a channel layer is often used as this TFT.
In order to fabricate the above transistor on a substrate such as plastic, it is necessary to produce TFTs at a low temperature. For example, a method using an organic substance has been proposed.

一方、現在、チャネル層に用いる材料として金属酸化物が注目されている。これらの材料は、可視光に対して透明であるものが多く、さらに低温で作製されたものも報告されており、いわゆる、フレキシブルディスプレイ等への適用が期待されている。
それらのうち、例えばSnO、ZnOなどを主成分としてチャネル層に用いられるTFTが開発されている。これらは比較的低温で作製でき、プラスチック基板上に作製が可能である。また非特許文献1では、錫をドープした酸化ガリウムをチャネル層に用いたトランジスタが開示されている。
さらに最近では、InGaZnOをチャネル層に用いたTFTが報告されている(例えば特許文献1から2、非特許文献2等)。このトランジスタは室温で作製可能で、可視光に対して透明である。
On the other hand, metal oxides are currently attracting attention as materials used for the channel layer. Many of these materials are transparent to visible light, and those produced at low temperatures have been reported, and application to so-called flexible displays is expected.
Among them, for example, TFTs having SnO 2 , ZnO or the like as a main component and used for the channel layer have been developed. These can be produced at a relatively low temperature and can be produced on a plastic substrate. Non-Patent Document 1 discloses a transistor in which tin-doped gallium oxide is used for a channel layer.
More recently, TFTs using InGaZnO 4 as a channel layer have been reported (for example, Patent Documents 1 and 2, Non-Patent Document 2, etc.). This transistor can be manufactured at room temperature and is transparent to visible light.

特開2007−288156号公報JP 2007-288156 A 特開2006−165529号公報JP 2006-165529 A

Appl.Phys.Lett.,88,092106(2006)Appl. Phys. Lett. , 88,092106 (2006) Nature,432,488(2004)Nature, 432, 488 (2004)

本発明は、ゲート絶縁層及びチャネル層が酸化ガリウムを含まない場合に比較して、ゲート絶縁層とチャネル層との間の界面が良好な電界効果型トランジスタを提供することにある。   An object of the present invention is to provide a field effect transistor in which the interface between the gate insulating layer and the channel layer is better than when the gate insulating layer and the channel layer do not contain gallium oxide.

上記課題は、以下の手段により解決される。即ち、
請求項1に係る発明は、
基板と、
前記基板上に、ゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極と、を有し、
前記ゲート絶縁層及び前記チャネル層は酸化ガリウムを含む、電界効果型トランジスタである。
The above problem is solved by the following means. That is,
The invention according to claim 1
A substrate,
A gate electrode, a gate insulating layer, a channel layer, a source electrode, and a drain electrode on the substrate;
The gate insulating layer and the channel layer are field effect transistors including gallium oxide.

請求項2に係る発明は、
前記ゲート絶縁層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をIGa、酸素(O)の原子数をIとしたとき、I/IGaの値は1.3以上1.5以下である、請求項1に記載の電界効果型トランジスタである。
The invention according to claim 2
In the gallium oxide contained in the gate insulating layer, when the number of gallium (Ga) atoms is I Ga and the number of oxygen (O) atoms is IO , the value of I O / I Ga is 1.3 or more and 1 The field effect transistor according to claim 1, which is 0.5 or less.

請求項3に係る発明は、
前記ゲート絶縁層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をIGa、酸素(O)の原子数をIとし、前記チャネル層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をSGa、酸素(O)の原子数をSとしたとき、S/SGaの値はI/IGaの値よりも小さい、請求項1又は請求項2に記載の電界効果型トランジスタである。
The invention according to claim 3
In the gallium oxide contained in the gate insulating layer, the number of gallium (Ga) atoms is I Ga and the number of oxygen (O) atoms is I 2 O, and the gallium oxide in the gallium oxide contained in the channel layer. The value of S O / S Ga is smaller than the value of I O / I Ga , where S Ga is the number of atoms of S Ga and the number of atoms of oxygen (O) is S 2 O. 3. It is a field effect transistor.

請求項4に係る発明は、
前記基板は可撓性を有する、請求項1から請求項3までのいずれか1項に記載の電界効果型トランジスタである。
The invention according to claim 4
The field effect transistor according to any one of claims 1 to 3, wherein the substrate has flexibility.

請求項5に係る発明は、
前記ゲート絶縁層及び前記チャネル層は、有機ガリウム化合物と活性化した酸素とを、酸素及び水素の少なくとも一方を含む雰囲気下にて100℃以下で反応させる工程を経て形成された、請求項1から請求項4までのいずれか1項に記載の電界効果型トランジスタである。
The invention according to claim 5
The gate insulating layer and the channel layer are formed through a step of reacting an organic gallium compound and activated oxygen at 100 ° C. or lower in an atmosphere containing at least one of oxygen and hydrogen. The field effect transistor according to any one of claims 4 to 5.

請求項1に係る発明によれば、ゲート絶縁層及びチャネル層が酸化ガリウムを含まない場合に比較して、ゲート絶縁層とチャネル層との間の界面が良好となる。   According to the first aspect of the present invention, the interface between the gate insulating layer and the channel layer becomes better than when the gate insulating layer and the channel layer do not contain gallium oxide.

請求項2に係る発明によれば、ゲート絶縁層に含まれる酸化ガリウムにおけるガリウム(Ga)及び酸素(O)の原子数比を考慮しない場合に比較して、ゲート絶縁層の絶縁性が良好となる。   According to the invention of claim 2, the insulating property of the gate insulating layer is good as compared with the case where the atomic ratio of gallium (Ga) and oxygen (O) in the gallium oxide contained in the gate insulating layer is not considered. Become.

請求項3に係る発明によれば、ゲート絶縁層及びチャネル層に含まれる酸化ガリウムにおけるガリウム(Ga)及び酸素(O)の原子数比を考慮しない場合に比較して、ゲート絶縁層及びチャネル層の機能が確保される。   According to the invention of claim 3, the gate insulating layer and the channel layer are compared with the case where the atomic ratio of gallium (Ga) and oxygen (O) in the gallium oxide contained in the gate insulating layer and the channel layer is not considered. The function of is secured.

請求項4に係る発明によれば、基板が可撓性を有していても、電界効果型トランジスタが構成される。   According to the fourth aspect of the present invention, a field effect transistor is formed even if the substrate has flexibility.

請求項5に係る発明によれば、100℃を超える温度で層を形成する場合に比較して、どのような基板に形成しても、電界効果型トランジスタが構成される。   According to the fifth aspect of the present invention, a field effect transistor can be formed on any substrate as compared with the case where the layer is formed at a temperature exceeding 100 ° C.

本実施形態の電界効果型トランジスタの層構成の一例を示した概略構成図である。It is the schematic block diagram which showed an example of the layer structure of the field effect transistor of this embodiment. 本実施形態の電界効果型トランジスタの層構成の一例を示した概略構成図である。It is the schematic block diagram which showed an example of the layer structure of the field effect transistor of this embodiment. 本実施形態の電界効果型トランジスタの層構成の一例を示した概略構成図である。It is the schematic block diagram which showed an example of the layer structure of the field effect transistor of this embodiment. (A)は、ゲート絶縁層及びチャネル層の形成に用いる成膜装置の一例を側面から見た場合の概略断面図を表し、(B)は、(A)のA1−A2線断面図である。FIG. 5A is a schematic cross-sectional view when an example of a film formation apparatus used for forming a gate insulating layer and a channel layer is viewed from the side, and FIG. 5B is a cross-sectional view taken along line A1-A2 in FIG. . プラズマ発生装置の他の例を示す概略構成図である。It is a schematic block diagram which shows the other example of a plasma generator. 本実施形態の電界効果型トランジスタの一例において、ゲート電圧Vを変化させたときのソース−ドレイン間電流ISDとソース−ドレイン間電圧VSDとの相関を示した図である。In one example of a field effect transistor of the present embodiment, the source when changing the gate voltage V G - is a graph showing the correlation between the drain voltage V SD - drain current I SD and source.

以下、本発明の実施形態について図面を参照しつつ説明するが、これに限定されるわけではない。   Hereinafter, although an embodiment of the present invention is described with reference to drawings, it is not necessarily limited to this.

[電界効果型トランジスタ]
図1から図3は、本実施形態に係る電界効果型トランジスタ(以下、「FET」と称する場合がある)の構成の一例を示す模式断面図である。図1から図3中、機能が共通する部材には同一の符号が付してあり、1が基板、2がソース電極、3がドレイン電極、4がチャネル層、5がゲート電極、6がゲート絶縁層を表す。
以下、図1から図3に示す電界効果型トランジスタの構成について順に説明する。
[Field effect transistor]
1 to 3 are schematic cross-sectional views showing an example of the configuration of a field effect transistor (hereinafter sometimes referred to as “FET”) according to the present embodiment. 1 to 3, members having the same functions are denoted by the same reference numerals, 1 being a substrate, 2 being a source electrode, 3 being a drain electrode, 4 being a channel layer, 5 being a gate electrode, and 6 being a gate. Represents an insulating layer.
Hereinafter, the structure of the field effect transistor shown in FIGS. 1 to 3 will be described in order.

図1に示す電界効果型トランジスタは、例えば、基板1上にゲート電極5、ゲート絶縁層6、チャネル層4がこの順に設けられ、このチャネル層4上にソース電極2及びドレイン電極3が離間した位置に設けられる。   In the field effect transistor shown in FIG. 1, for example, a gate electrode 5, a gate insulating layer 6, and a channel layer 4 are provided in this order on a substrate 1, and a source electrode 2 and a drain electrode 3 are separated on the channel layer 4. Provided in position.

また、図2に示す電界効果型トランジスタは、例えば、基板1上にゲート電極5、ゲート絶縁層6がこの順に設けられ、このゲート絶縁層6上にソース電極2が設けられている。そして、ソース電極2のゲート絶縁層6と接する側と反対側の面をチャネル層4の一端が覆うように、チャネル層4が設けられている。さらに、チャネル層4のソース電極2を覆う一端と反対側の端において、チャネル層4の上にドレイン電極3が設けられている。   In the field effect transistor shown in FIG. 2, for example, a gate electrode 5 and a gate insulating layer 6 are provided in this order on a substrate 1, and a source electrode 2 is provided on the gate insulating layer 6. The channel layer 4 is provided so that one end of the channel layer 4 covers the surface of the source electrode 2 opposite to the side in contact with the gate insulating layer 6. Furthermore, the drain electrode 3 is provided on the channel layer 4 at the end opposite to the one end covering the source electrode 2 of the channel layer 4.

さらに、図3に示す電界効果型トランジスタは、例えば、基板1上にソース電極2及びドレイン電極3が離間した位置に設けられると共に、ソース電極2及びドレイン電極3を被覆するようにチャネル層4が設けられている。そして、このチャネル層4上に、ゲート絶縁層6、ゲート電極5がこの順に設けられている。   Further, in the field effect transistor shown in FIG. 3, for example, the source electrode 2 and the drain electrode 3 are provided on the substrate 1 at a separated position, and the channel layer 4 is provided so as to cover the source electrode 2 and the drain electrode 3. Is provided. A gate insulating layer 6 and a gate electrode 5 are provided in this order on the channel layer 4.

図1から図3に示すような電界効果型トランジスタにおいては、ゲート電極5に印加される電圧によってソース電極2とドレイン電極3との間のチャネル層4に流れる電流が制御される。   In the field effect transistor as shown in FIGS. 1 to 3, the current flowing through the channel layer 4 between the source electrode 2 and the drain electrode 3 is controlled by the voltage applied to the gate electrode 5.

なお、本実施形態の電界効果型トランジスタを用いて、何らかの電子デバイスを作製する場合には、基板上に、1個以上の本実施形態の電界効果型トランジスタを搭載した構成(半導体装置)として利用してもよく、この半導体装置に、さらに他の素子や回路等を組み合わせることにより電子デバイスを作製してもよい。   In the case where an electronic device is manufactured using the field effect transistor of this embodiment, it is used as a configuration (semiconductor device) in which one or more field effect transistors of this embodiment are mounted on a substrate. Alternatively, an electronic device may be manufactured by further combining other elements, circuits, and the like with this semiconductor device.

次に、本実施形態の電界効果型トランジスタを構成する各部材について詳細に説明する。以下、符号は省略して説明する。   Next, each member constituting the field effect transistor of this embodiment will be described in detail. In the following description, the reference numerals are omitted.

<ゲート絶縁層>
ゲート絶縁層は、酸化ガリウムを含む層である。
<Gate insulation layer>
The gate insulating layer is a layer containing gallium oxide.

ゲート絶縁層に含まれる酸化ガリウムにおける、ガリウム(Ga)及び酸素(O)の原子数を、それぞれIGa及びIとしたとき、I/IGaの値は1.3以上1.5以下であることが好ましく、1.4以上1.5以下がより好ましく、1.5が最も好ましい。I/IGaの値が上記範囲であることにより、ゲート絶縁層の絶縁性が高く(すなわち電気抵抗が高く)、耐圧性、透明性、水蒸気バリア性、及び酸素バリア性に優れ、かつ、経時的な物性変化が極めて小さくなる。 When the numbers of gallium (Ga) and oxygen (O) atoms in the gallium oxide contained in the gate insulating layer are I Ga and I 2 O , respectively, the value of I 2 O 3 / I Ga is 1.3 or more and 1.5 or less. It is preferable that it is 1.4 or more and 1.5 or less, and 1.5 is the most preferable. When the value of I O / I Ga is in the above range, the gate insulating layer has high insulating properties (that is, high electrical resistance), excellent pressure resistance, transparency, water vapor barrier properties, and oxygen barrier properties, and Changes in physical properties over time are extremely small.

ゲート絶縁層に含まれる酸化ガリウムは、ガリウム(Ga)及び酸素(O)の他に、第3の元素として水素(H)を含む、水素含有酸化ガリウムであることが好ましい。ゲート絶縁層に含まれる酸化ガリウムが水素(H)を含むと、酸化ガリウムのダングリングボンドや構造欠陥を水素が補償することにより、電気的安定性、化学的安定性、及び機械的安定性が向上し、高い硬度及び高い透明性が得られ、かつ、ゲート絶縁層表面の高い撥水性や低摩擦係数が得られる。   The gallium oxide contained in the gate insulating layer is preferably a hydrogen-containing gallium oxide containing hydrogen (H) as a third element in addition to gallium (Ga) and oxygen (O). If gallium oxide contained in the gate insulating layer contains hydrogen (H), hydrogen compensates for dangling bonds and structural defects of gallium oxide, so that electrical stability, chemical stability, and mechanical stability can be obtained. It is improved, high hardness and high transparency are obtained, and high water repellency and low friction coefficient of the surface of the gate insulating layer are obtained.

ゲート絶縁層に含まれる酸化ガリウムに水素(H)が含まれる場合、ゲート絶縁層に含まれる酸化ガリウムにおける水素(H)の原子数をIとすると、I/(IGa+I)の値は0.01以上0.30以下が好ましく、0.05以上0.20以下がより好ましい。I/(IGa+I)の値が0.01以上であると、膜内部の構造的な乱れが低減され、電気的に安定で機械的特性が良好になり、I/(IGa+I)の値が0.30以下であると、ゲート絶縁層の硬度や化学的安定性(特に耐水性)が良好となる。
また、電界効果型トランジスタが可撓性を有する基板上に形成されたものである場合は、基板の折り曲げや歪みにゲート絶縁層が耐えうるという観点から、I/(IGa+I)の値は、0.1以上0.2以下であることがさらに好ましい。
In the case where gallium oxide contained in the gate insulating layer contains hydrogen (H), if the number of hydrogen (H) atoms in the gallium oxide contained in the gate insulating layer is I H , I H / (I Ga + I O ) The value is preferably from 0.01 to 0.30, and more preferably from 0.05 to 0.20. When the value of I H / (I Ga + I O ) is 0.01 or more, the structural disturbance inside the film is reduced, the electrical stability is improved, and the mechanical characteristics are improved, and I H / (I Ga When the value of (+ I 2 O 3 ) is 0.30 or less, the hardness and chemical stability (particularly water resistance) of the gate insulating layer are improved.
In the case where the field-effect transistor is formed over a flexible substrate, I H / (I Ga + I O ) can be used from the viewpoint that the gate insulating layer can withstand bending and distortion of the substrate. The value is more preferably 0.1 or more and 0.2 or less.

ゲート絶縁層に含まれる酸化ガリウムには、炭素(C)が含まれていてもよい。この場合、ゲート絶縁層中における炭素(C)の含有量は、15原子%以下であることが好ましい。ゲート絶縁層中における炭素(C)の含有量が15原子%以下であると、炭素がゲート絶縁層中で−CHや−CHとして存在することが抑制されるため、ゲート絶縁層中の水素(H)含有量が低く抑えられ、ゲート絶縁層中の大気中での化学的安定性等がより高められる。 The gallium oxide contained in the gate insulating layer may contain carbon (C). In this case, the carbon (C) content in the gate insulating layer is preferably 15 atomic% or less. If the content of carbon (C) in the gate insulating layer is 15 atomic% or less, the presence of carbon as —CH 2 or —CH 3 in the gate insulating layer is suppressed. The hydrogen (H) content is kept low, and the chemical stability in the atmosphere in the gate insulating layer is further increased.

なお、ゲート絶縁層に含まれる酸化ガリウムは、ガリウム(Ga)以外の金属原子を含まない酸化ガリウムである。特に本実施形態では、ゲート絶縁層に含まれる酸化ガリウムが、希少な金属であるインジウム(In)を含まないため、インジウム(In)を用いずにトランジスタを作製することにより、トランジスタの価格が低く抑えられる。   Note that gallium oxide contained in the gate insulating layer is gallium oxide containing no metal atoms other than gallium (Ga). In particular, in this embodiment, since the gallium oxide included in the gate insulating layer does not include indium (In), which is a rare metal, a transistor is manufactured without using indium (In), thereby reducing the price of the transistor. It can be suppressed.

ゲート絶縁層の厚み方向の組成は、均一であってもよいが、Gaと酸素とを含む組成であれば、膜の厚み方向において組成に傾斜構造を有していたり、多層構造に構成されたものであったりしてもよい。   The composition in the thickness direction of the gate insulating layer may be uniform. However, if the composition contains Ga and oxygen, the composition has a gradient structure in the thickness direction of the film, or has a multilayer structure. It may be a thing.

ゲート絶縁層の厚み方向における酸素の濃度分布は、電極等を支持する支持基材側に向かって減少していてもよいし、支持基材側に向かって増加していてもよい。   The concentration distribution of oxygen in the thickness direction of the gate insulating layer may decrease toward the supporting base material side that supports the electrode or the like, or may increase toward the supporting base material side.

ゲート絶縁層中に含まれるガリウム(Ga)、酸素(O)、炭素(C)等の元素の前記含有量は、ラザフォードバックスキャタリング(RBS)により求められる。
ここで、前記ラザフォードバックスキャタリング(RBS)について詳述する。RBSでは、加速器(NEC社製の3SDH Pelletron、エンドステーション、CE&A社製のRBS−400)及びシステムとして3S−R10が用いられ、解析にはCE&A社製のHYPRAプログラム等が用いられる。
RBSの測定条件は、以下の通りである。
・He++イオンビームエネルギー:2.275eV
・検出角度:160°入射ビームに対してGrazing Angle 109°
・RBS測定
測定では、厚み方向の分布を含めて測定される。具体的には、He++イオンビームを試料に対して垂直に入射し、検出器をイオンビームの方向に対して160°の位置にセットし、後方散乱されたHeのシグナルを測定する。検出したHeのエネルギーと強度から組成比と膜厚を決定する。組成比と膜厚を求める精度を向上させるために二つの検出角度でスペクトルを測定してもよい。深さ方向分解能や後方散乱力学の異なる二つの検出角度で測定しクロスチェックすることにより精度が向上する。
ターゲット原子によって後方散乱されるHe原子の数は、1)ターゲット原子の原子番号、2)散乱前のHe原子のエネルギー、3)散乱角度の3つの要素のみにより決まる。測定された組成から密度を計算によって仮定して、これを用いて膜厚を算出する。密度の誤差は20%以内である。
The content of elements such as gallium (Ga), oxygen (O), and carbon (C) contained in the gate insulating layer is determined by Rutherford backscattering (RBS).
Here, the Rutherford back scattering (RBS) will be described in detail. In RBS, 3S-R10 is used as an accelerator (3SDH Pelletron manufactured by NEC, end station, RBS-400 manufactured by CE & A) and a system, and HYPRA program manufactured by CE & A is used for analysis.
The RBS measurement conditions are as follows.
-He ++ ion beam energy: 2.275 eV
Detection angle: Grazing angle 109 ° with respect to 160 ° incident beam
-RBS measurement In measurement, it is measured including the distribution in the thickness direction. Specifically, a He ++ ion beam is incident on the sample perpendicularly, the detector is set at a position of 160 ° with respect to the direction of the ion beam, and the back scattered He signal is measured. The composition ratio and the film thickness are determined from the detected energy and intensity of He. In order to improve the accuracy of obtaining the composition ratio and the film thickness, the spectrum may be measured at two detection angles. Accuracy is improved by measuring and cross-checking at two detection angles with different depth resolution and backscattering dynamics.
The number of He atoms back-scattered by the target atom is determined only by three factors: 1) the atomic number of the target atom, 2) the energy of the He atom before scattering, and 3) the scattering angle. The density is assumed by calculation from the measured composition, and this is used to calculate the film thickness. The density error is within 20%.

また、ゲート絶縁層中の水素の含有量は、ハイドロジェンフォワードスキャタリング(HFS)により求められる。HFSは、加速器(NEC社製の3SDH Pelletron、エンドステーション、CE&A社製のRBS−400)が用いられ、システムとして3S−R10が用いられる。解析には、CE&A社製のHYPRAプログラムが用いられる。
HFSの測定条件は、以下の通りである。
・He++イオンビームエネルギー:2.275eV
・検出角度:160°入射ビームに対してGrazing Angle 30°
・HFS測定
測定は、He++イオンビームの方向に対して、検出器が30°に、試料が法線から75°になるようにセットすることにより、試料の前方に散乱する水素のシグナルを拾う。このとき、検出器を薄いアルミ箔で覆い、水素とともに散乱するHe原子を取り除くことがよい。定量は、参照用試料と被測定試料との水素のカウントを阻止能で規格化した後に比較することによって行なう。参照用試料としては、Si中にHをイオン注入した試料と白雲母を使用する。白雲母は、水素濃度が6.5atomic%であることが知られている。最表面に吸着している水素(H)は、清浄なSi表面に吸着しているH量を差し引くことによって行なわれる。
Further, the hydrogen content in the gate insulating layer is determined by hydrogen forward scattering (HFS). As the HFS, an accelerator (3SDH Pelletron manufactured by NEC, end station, RBS-400 manufactured by CE & A) is used, and 3S-R10 is used as a system. For the analysis, the HYPRA program manufactured by CE & A is used.
The measurement conditions of HFS are as follows.
-He ++ ion beam energy: 2.275 eV
Detection angle: Grazing Angle 30 ° with respect to 160 ° incident beam
-HFS measurement The measurement picks up the hydrogen signal scattered in front of the sample by setting the detector at 30 ° and the sample at 75 ° from the normal with respect to the direction of the He ++ ion beam. . At this time, the detector is preferably covered with a thin aluminum foil to remove He atoms scattered together with hydrogen. The quantification is performed by comparing the hydrogen counts of the reference sample and the sample to be measured after normalization with the stopping power. As a reference sample, a sample in which H is ion-implanted in Si and muscovite are used. It is known that muscovite has a hydrogen concentration of 6.5 atomic%. Hydrogen (H) adsorbed on the outermost surface is obtained by subtracting the amount of H adsorbed on the clean Si surface.

ゲート絶縁層全体中における各元素の含有量を測定する方法としては、上記方法の他、X線光電子分光(XPS)や二次電子質量分析法により測定する方法も挙げられる。
また、ゲート絶縁層中の水素含有量を測定する方法としては、上記方法の他、赤外吸収スペクトル測定により、ガリウム−水素結合によるピークやN−H結合によるピークの強度から水素含有量を推定する方法も挙げられる。
As a method for measuring the content of each element in the entire gate insulating layer, in addition to the above method, a method of measuring by X-ray photoelectron spectroscopy (XPS) or secondary electron mass spectrometry may be used.
As a method for measuring the hydrogen content in the gate insulating layer, in addition to the above method, the hydrogen content is estimated from the intensity of the peak due to the gallium-hydrogen bond or the peak due to the N—H bond by infrared absorption spectrum measurement. The method of doing is also mentioned.

ゲート絶縁層の結晶性及び非結晶性は特に限定されず、例えば、微結晶、多結晶、又は非晶質が挙げられ、そのいずれであってもよい。
なお、ゲート絶縁層は、安定性や硬度の観点からは、微結晶が含まれた非晶質、非晶質が含まれた微結晶、又は非晶質が含まれた多結晶であってもよいが、半導体膜表面の平滑性や摩擦の点からは非晶質であることが好ましい。結晶性及び非結晶性は、RHEED(反射高速電子線回折)測定により得られた回折像の点や線の有無により判別する。また、非晶質性は、X線回折スペクトル測定で回折角に固有の鋭いピークが現れないことによっても判別される。
The crystallinity and non-crystallinity of the gate insulating layer are not particularly limited, and examples thereof include microcrystal, polycrystal, and amorphous, and any of them may be used.
Note that the gate insulating layer may be amorphous including microcrystals, microcrystal including amorphous, or polycrystalline including amorphous from the viewpoint of stability and hardness. However, it is preferably amorphous from the viewpoint of the smoothness and friction of the semiconductor film surface. Crystallinity and non-crystallinity are discriminated based on the presence or absence of a point or a line in a diffraction image obtained by RHEED (reflection high-energy electron diffraction) measurement. Amorphousness is also determined by the absence of a sharp peak specific to the diffraction angle in X-ray diffraction spectrum measurement.

ゲート絶縁層は、その結晶性及び非結晶性が、微結晶、多結晶あるいは非晶質のいずれの場合においても、その内部構造に含まれる結合欠陥、転位欠陥、結晶粒界の欠陥などを不活性化するために、ゲート絶縁層中に水素やハロゲン元素が含まれていてもよい。ゲート絶縁層中の水素やハロゲン元素は、上記欠陥などに取り込まれて、反応活性点を消失させ、電気的な補償を行う働きを有する。従って、ゲート絶縁層の欠陥準位による不必要なキャリア生成が抑制される。   Regardless of whether the crystallinity and non-crystallinity of the gate insulating layer are microcrystalline, polycrystalline, or amorphous, the gate insulating layer is free from bonding defects, dislocation defects, and grain boundary defects contained in the internal structure. In order to activate, hydrogen or a halogen element may be contained in the gate insulating layer. Hydrogen or a halogen element in the gate insulating layer has a function of being taken into the above-described defect and the like so that the reaction active point disappears and electrical compensation is performed. Therefore, unnecessary carrier generation due to the defect level of the gate insulating layer is suppressed.

<ゲート絶縁層の製造方法>
次に、ゲート絶縁層の製造方法について説明する。
ゲート絶縁層には、例えば、プラズマCVD(Chemical Vapor Deposition)法、有機金属気相成長法、分子線エキタピシー法、蒸着、スパッタリング等の公知の気相成膜法等が利用されるが、リモートプラズマ有機金属化学堆積法を用いることが好ましい。
<Manufacturing method of gate insulating layer>
Next, a method for manufacturing the gate insulating layer will be described.
For the gate insulating layer, for example, plasma CVD (Chemical Vapor Deposition) method, metal organic vapor phase epitaxy method, molecular beam epitaxy method, vapor deposition, sputtering, and other known vapor deposition methods are used. It is preferable to use a metal organic chemical deposition method.

この場合、酸素を含む物質を、反応に必要なエネルギー状態又は励起状態に活性化する活性化手段によって、前記酸素を含む物質を活性種とし、前記活性種と、活性化していないガリウム(Ga)を含む有機金属化合物とを反応させることにより、基材上にゲート絶縁層を形成することが好ましい。
これにより、基材が有機材料を含む場合、例えば、可撓性を有するプラスチック基板又は電極を形成する場合においても、基材に熱的なダメージを与えることなく、上述した特性を有するゲート絶縁層が形成される。なお、ゲート絶縁層の形成に際しては、基材の表面を予めプラズマによりクリーニングしてもよい。
In this case, the substance containing oxygen is activated by activating means that activates the substance containing oxygen to an energy state or an excited state necessary for the reaction, and the active species and the non-activated gallium (Ga) are used. It is preferable to form a gate insulating layer on a base material by reacting with an organometallic compound containing.
Accordingly, when the base material includes an organic material, for example, when forming a flexible plastic substrate or electrode, the gate insulating layer having the above-described characteristics without causing thermal damage to the base material Is formed. Note that when forming the gate insulating layer, the surface of the base material may be previously cleaned by plasma.

ゲート絶縁層は、通常は、酸素を含む物質、Ga原子を含む有機金属化合物、又はこれらを気化したガスを、基材が配置された反応室(成膜室)内にて、反応室へと各々の成分又はこれらを含むガスを供給しつつ、反応を終えたガスを反応室から排気しながら行なわれる。かかる観点からは、Gaを含む有機金属化合物を、酸素を含む物質を活性化する活性化手段の下流側に導入することが好ましい。これにより、Gaを含む有機金属化合物が導入された位置よりも上流側で活性化された酸素を含む物質が、活性化手段の下流側で合流するため、活性化していないGaを含む有機金属化合物と活性化した酸素を含む物質とを反応させる工程が設けられる。   The gate insulating layer is usually a substance containing oxygen, an organometallic compound containing Ga atoms, or a gas obtained by vaporizing these, into a reaction chamber in a reaction chamber (film formation chamber) in which a substrate is arranged. While supplying each component or a gas containing these components, the reaction is completed while exhausting the gas after the reaction from the reaction chamber. From such a viewpoint, it is preferable to introduce an organometallic compound containing Ga into the downstream side of the activating means for activating the substance containing oxygen. As a result, the oxygen-containing substance activated on the upstream side of the position where the Ga-containing organometallic compound is introduced joins on the downstream side of the activating means, so that the non-activated Ga-containing organometallic compound And a step of reacting the activated oxygen-containing substance.

この工程では、基材が有機材料を含む場合、例えばITO(錫ドープ酸化インジウム)電極が形成されたPET(ポリエチレンテレフタレート)フィルム基板を用いる場合や、PEDOT(ポリエチレンテレフタレート)及びPSS(ポリスチレンスルホン酸)を含む電極が形成された基板を用いる場合等には、ゲート絶縁層を形成する際の基材(基板等)表面の最高温度が100℃以下であることが好ましく、50℃以下であることが好ましく、常温(25℃)に近ければ近いほど好ましい。基材表面の最高温度が100℃以下であると、基材の変形が抑えられ、基材に含まれる有機材料の分解等の抑制によりその物性を良好に保てる。   In this step, when the base material contains an organic material, for example, when using a PET (polyethylene terephthalate) film substrate on which an ITO (tin-doped indium oxide) electrode is formed, PEDOT (polyethylene terephthalate) and PSS (polystyrene sulfonic acid) In the case of using a substrate on which an electrode including the electrode is formed, the maximum temperature of the surface of the base material (substrate etc.) when forming the gate insulating layer is preferably 100 ° C. or less, and preferably 50 ° C. or less. The closer to normal temperature (25 ° C.), the better. When the maximum temperature of the substrate surface is 100 ° C. or lower, the deformation of the substrate is suppressed, and the physical properties can be kept good by suppressing the decomposition of the organic material contained in the substrate.

以下、リモートプラズマ有機金属化学堆積法によるゲート絶縁層の作製方法について図4を参照して詳細に説明する。図4は、電極の形成に用いる成膜装置の一例を示す概略構成図であり、図4(A)は、成膜装置を側面から見た場合の概略断面図であり、図4(B)は、図4(A)中のA1−A2線断面図である。
図4中において、10は成膜室、11は排気口、12は基体回転部、13は基体ホルダー、14は基板、15はガス導入部、16はシャワーノズル、17はプラズマ拡散部、18は高周波電力供給部、19は平板電極、20はガス導入管、21は高周波放電管部である。
Hereinafter, a method for manufacturing a gate insulating layer by a remote plasma organometallic chemical deposition method will be described in detail with reference to FIG. FIG. 4 is a schematic configuration diagram illustrating an example of a film formation apparatus used for forming an electrode, and FIG. 4A is a schematic cross-sectional view of the film formation apparatus viewed from the side, and FIG. These are the A1-A2 sectional view taken on the line in FIG. 4 (A).
In FIG. 4, 10 is a film forming chamber, 11 is an exhaust port, 12 is a substrate rotating unit, 13 is a substrate holder, 14 is a substrate, 15 is a gas introducing unit, 16 is a shower nozzle, 17 is a plasma diffusion unit, and 18 is A high-frequency power supply unit, 19 is a plate electrode, 20 is a gas introduction tube, and 21 is a high-frequency discharge tube unit.

図4に示す成膜装置において、成膜室10の一端には、不図示の真空排気装置に接続された排気口11が設けられており、成膜室10の排気口11が設けられた側と反対側に、高周波電力供給部18、平板電極19、及び高周波放電管部21から構成されたプラズマ発生装置が設けられている。   In the film forming apparatus shown in FIG. 4, an exhaust port 11 connected to a vacuum exhaust device (not shown) is provided at one end of the film forming chamber 10, and the side on which the exhaust port 11 of the film forming chamber 10 is provided. On the opposite side, a plasma generator comprising a high-frequency power supply unit 18, a plate electrode 19, and a high-frequency discharge tube unit 21 is provided.

このプラズマ発生装置は、高周波放電管部21と、高周波放電管部21内に配置され、放電面が排気口11側に設けられた平板電極19と、高周波放電管部21外に配置され、平板電極19の放電面と反対側の面に接続された高周波電力供給部18とから構成されている。なお、高周波放電管部21には、高周波放電管部21内にガスを供給するためのガス導入管20の一端が接続されており、このガス導入管20の他端は、不図示の第1のガス供給源に接続されている。   This plasma generator is disposed in a high-frequency discharge tube portion 21, a high-frequency discharge tube portion 21, a flat plate electrode 19 provided with a discharge surface on the exhaust port 11 side, and disposed outside the high-frequency discharge tube portion 21. The high-frequency power supply unit 18 is connected to the surface of the electrode 19 opposite to the discharge surface. Note that one end of a gas introduction tube 20 for supplying gas into the high frequency discharge tube portion 21 is connected to the high frequency discharge tube portion 21, and the other end of the gas introduction tube 20 is a first not shown. Connected to the gas supply.

本実施形態では、図4に示す成膜装置に設けられたプラズマ発生装置に代えて、図5に示すプラズマ発生装置を用いてもよい。図5は、図4に示す成膜装置において利用されるプラズマ発生装置の他の例を示す概略構成図であり、プラズマ発生装置の側面図である。
図5中、22が高周波コイル、23が石英管を表し、20は、図4中に示すガス導入管と同様である。このプラズマ発生装置は、石英管23と、石英管23の外周面沿って設けられた高周波コイル22とからなり、石英管23の一端は成膜室10(図5中は不図示)と接続されている。また、石英管23の他端には、石英管23内にガスを導入するためのガス導入管20が接続されている。
In this embodiment, the plasma generator shown in FIG. 5 may be used instead of the plasma generator provided in the film forming apparatus shown in FIG. FIG. 5 is a schematic configuration diagram showing another example of the plasma generator used in the film forming apparatus shown in FIG. 4, and is a side view of the plasma generator.
In FIG. 5, 22 represents a high frequency coil, 23 represents a quartz tube, and 20 is the same as the gas introduction tube shown in FIG. This plasma generator comprises a quartz tube 23 and a high frequency coil 22 provided along the outer peripheral surface of the quartz tube 23, and one end of the quartz tube 23 is connected to a film forming chamber 10 (not shown in FIG. 5). ing. The other end of the quartz tube 23 is connected to a gas introduction tube 20 for introducing gas into the quartz tube 23.

平板電極19の放電面側には、図4に示すように、放電面と平行な棒状のシャワーノズル16が接続されており、シャワーノズル16の一端は、ガス導入管15と接続され、このガス導入管15は成膜室10外に設けられた不図示の第2のガス供給源と接続されている。   As shown in FIG. 4, a rod-shaped shower nozzle 16 parallel to the discharge surface is connected to the discharge surface side of the plate electrode 19, and one end of the shower nozzle 16 is connected to a gas introduction pipe 15. The introduction pipe 15 is connected to a second gas supply source (not shown) provided outside the film forming chamber 10.

また、成膜室10内には、基体回転部12が設けられており、円筒状の基体14が、シャワーノズルの長手方向と基体14の軸方向とが平行に対面するように基体ホルダー13を介して基体回転部12に取り付けられるようになっている。成膜(ゲート絶縁層の形成)に際しては、基体回転部12が回転することによって、基体14が周方向に回転する。なお、基体14としては、予めゲート電極が形成された基板、又は予めソース電極、ドレイン電極、及びチャネル層が形成された基板等が挙げられる。図4に示した基体14は可撓性を有する基体であるため、基体ホルダー13の外周面に基体14を曲げて筒状にした状態で設置しているが、これに限られず、例えば剛直な基体にゲート絶縁層を形成する場合には、基体ホルダー13の代わりに平板上の基体を固定する基体ホルダーを用いてもよい。成膜に際しては、基体回転部12が回転することによって、基体14が周方向に回転し、ゲート絶縁層が形成されるようになっている。なお、ゲート絶縁層に特定の形状を持たせる場合、当該形状の開口を有するマスクで覆って成膜してもよいし、全面を成膜した後にエッチング等により当該形状をパターニングしてもよい。   In addition, a substrate rotating unit 12 is provided in the film forming chamber 10, and the substrate holder 13 is placed so that the cylindrical substrate 14 faces the longitudinal direction of the shower nozzle and the axial direction of the substrate 14 in parallel. It is adapted to be attached to the base rotating part 12 via During film formation (formation of the gate insulating layer), the substrate rotating unit 12 rotates, whereby the substrate 14 rotates in the circumferential direction. Examples of the substrate 14 include a substrate on which a gate electrode is formed in advance, or a substrate on which a source electrode, a drain electrode, and a channel layer are formed in advance. Since the base 14 shown in FIG. 4 is a flexible base, the base 14 is installed on the outer peripheral surface of the base holder 13 in a cylindrical shape. However, the base 14 is not limited to this and is, for example, rigid. When the gate insulating layer is formed on the substrate, a substrate holder that fixes the substrate on a flat plate may be used instead of the substrate holder 13. At the time of film formation, the substrate rotating unit 12 rotates, whereby the substrate 14 rotates in the circumferential direction, and a gate insulating layer is formed. Note that in the case where the gate insulating layer has a specific shape, the gate insulating layer may be covered with a mask having an opening having the shape, or may be patterned by etching or the like after the entire surface is formed.

ゲート絶縁層の形成は、上記の成膜装置を用いて、例えば以下のように実施される。
まず、HガスとHeガスと酸素ガスとをガス導入管20から高周波放電管21内に導入すると共に、高周波電力供給部18から平板電極19に13.56MHzのラジオ波を供給する。この際、平板電極19の放電面側から排気口11側へと放射状に広がるようにプラズマ拡散部17が形成される。ここで、ガス導入管20から導入された3種類のガスは、成膜室10を平板電極19側から排気口11側へと流れる。平板電極19は電極の周りをアースシールドで囲んだものでもよい。
The formation of the gate insulating layer is performed, for example, as follows using the above film forming apparatus.
First, H 2 gas, He gas, and oxygen gas are introduced into the high-frequency discharge tube 21 from the gas introduction tube 20, and a 13.56 MHz radio wave is supplied from the high-frequency power supply unit 18 to the plate electrode 19. At this time, the plasma diffusion portion 17 is formed so as to spread radially from the discharge surface side of the flat plate electrode 19 to the exhaust port 11 side. Here, the three types of gases introduced from the gas introduction pipe 20 flow from the plate electrode 19 side to the exhaust port 11 side through the film forming chamber 10. The plate electrode 19 may be one in which the electrode is surrounded by a ground shield.

次に、水素をキャリアガスとして用いて希釈したトリメチルガリウムガスをガス導入管
15、活性化手段である平板電極19の下流側に位置するシャワーノズル16を介して成
膜室10に導入することによって、基体14の表面にガリウム(Ga)と酸素を含む非単結晶膜が成膜される。
Next, trimethylgallium gas diluted with hydrogen as a carrier gas is introduced into the film forming chamber 10 through the gas inlet tube 15 and the shower nozzle 16 located downstream of the flat plate electrode 19 serving as the activating means. A non-single-crystal film containing gallium (Ga) and oxygen is formed on the surface of the substrate 14.

基体14に有機材料を用いた基板を用いる場合には、成膜時の基体14の表面温度は、100℃以下が好ましく、80℃以下がより好ましく、50℃以下が特に好ましい。基体14表面の温度が、成膜開始当初は100℃以下であっても、プラズマの影響で150℃より高くなる場合には、基体や有機薄膜が熱で損傷を受ける場合があるため、この影響を考慮して基体14の表面温度を制御することが好ましい。   When a substrate using an organic material is used as the substrate 14, the surface temperature of the substrate 14 during film formation is preferably 100 ° C. or less, more preferably 80 ° C. or less, and particularly preferably 50 ° C. or less. Even if the temperature of the surface of the substrate 14 is 100 ° C. or less at the beginning of film formation, if the temperature becomes higher than 150 ° C. due to the influence of plasma, the substrate and the organic thin film may be damaged by heat. It is preferable to control the surface temperature of the substrate 14 in consideration of the above.

基体14の表面温度は、加熱及び/又は冷却手段(不図示)によって制御してもよいし、放電時の自然な温度上昇に任せてもよい。基体14を加熱する場合には、ヒータを基体14の外側や内側に設置してもよい。基体14を冷却する場合には、基体14の内側に冷却用の気体又は液体を循環させてもよい。
また、放電による基体14の表面温度の上昇を避けたい場合には、基体14の表面に当たる高エネルギーの気体流を調節することが効果的である。この場合、ガス流量や放電出力、圧力などの条件を所要温度となるように調整する。
The surface temperature of the substrate 14 may be controlled by heating and / or cooling means (not shown), or may be left to a natural temperature rise during discharge. When heating the substrate 14, a heater may be installed outside or inside the substrate 14. When cooling the substrate 14, a cooling gas or liquid may be circulated inside the substrate 14.
Further, in order to avoid an increase in the surface temperature of the substrate 14 due to discharge, it is effective to adjust a high-energy gas flow that strikes the surface of the substrate 14. In this case, conditions such as the gas flow rate, discharge output, and pressure are adjusted so as to achieve the required temperature.

Gaを含むガスとしては、例えば、トリメチルガリウム、トリエチルガリウム等を含むガスが用いられる。また、これらのガスは、2種以上混合してもよい。   As the gas containing Ga, for example, a gas containing trimethyl gallium, triethyl gallium, or the like is used. Moreover, you may mix 2 or more types of these gas.

Gaの供給材料として酸素原子を含む有機金属化合物を用い、Gaと酸素とを主に含むGaO膜を形成する場合、成膜室10内には活性水素が存在することが好ましい。活性水素は、キャリアガスとして使用する水素ガスや有機金属化合物に含まれる水素原子から供給されるものでもよい。また、キャリアガスとして、ヘリウムなどの希ガスや水素を組み合わせて用いれば、ヘリウムなどの希ガスと水素とによる基体14の表面で成長する膜のエッチング効果により、100℃以下の低温でも、高温成長時と同等の水素の少ない非晶質のGaと酸素の化合物が形成される。   In the case where an organometallic compound containing an oxygen atom is used as a Ga supply material and a GaO film mainly containing Ga and oxygen is formed, it is preferable that active hydrogen exists in the deposition chamber 10. The active hydrogen may be supplied from hydrogen atoms used as a carrier gas or hydrogen atoms contained in an organometallic compound. Further, when a rare gas such as helium or hydrogen is used in combination as a carrier gas, high temperature growth is possible even at a low temperature of 100 ° C. or lower due to the etching effect of the film grown on the surface of the substrate 14 by the rare gas such as helium and hydrogen. An amorphous Ga and oxygen compound with less hydrogen equivalent to the time is formed.

上述した方法により、活性化された水素、酸素、希ガス、及びGaが基体14の表面近傍に存在し、さらに活性化された希ガスや水素が、有機金属化合物を構成するメチル基やエチル基等の炭化水素基の水素を分子として脱離させる効果を有する。それゆえ、基体14の表面には、水素含有量が少なく、酸素とGaが三次元的な結合を構成する硬質膜であり表面層が低温で形成される。   By the above-described method, activated hydrogen, oxygen, rare gas, and Ga are present in the vicinity of the surface of the substrate 14, and the activated rare gas or hydrogen is a methyl group or ethyl group that constitutes the organometallic compound. It has an effect of desorbing hydrogen of a hydrocarbon group such as a molecule as a molecule. Therefore, the surface of the substrate 14 is a hard film having a low hydrogen content and oxygen and Ga constituting a three-dimensional bond, and a surface layer is formed at a low temperature.

図4に示す成膜装置のプラズマ発生手段は、高周波発振装置を用いたものであるが、これに限定されるものではなく、例えば、マイクロ波発振装置を用いたり、エレクトロサイクロトロン共鳴方式やヘリコンプラズマ方式の装置を用いたりしてもよい。また、高周波発振装置の場合は、誘導型でも容量型でもよい。
さらに、これらの装置を2種以上組み合わせて用いてもよく、あるいは同種の装置を2つ以上用いてもよい。プラズマの照射によって基体14表面の温度が上昇しないためには、高周波発振装置が好ましいが、熱の照射を防止する装置を設けてもよい。
The plasma generating means of the film forming apparatus shown in FIG. 4 uses a high-frequency oscillation device, but is not limited to this. For example, a microwave oscillation device, an electrocyclotron resonance method, or a helicon plasma is used. A type of apparatus may be used. Further, in the case of a high-frequency oscillation device, it may be inductive or capacitive.
Furthermore, two or more of these devices may be used in combination, or two or more of the same types of devices may be used. A high frequency oscillation device is preferable so that the temperature of the surface of the substrate 14 does not increase due to plasma irradiation, but a device for preventing heat irradiation may be provided.

2種以上の異なるプラズマ発生装置(プラズマ発生手段)を用いる場合には、同じ圧力で同時に放電が生起されるようにすることが好ましい。また、放電する領域と、成膜する領域(基体が設置された部分)とに圧力差を設けてもよい。これらの装置は、成膜装置内をガスが導入される部分から排出される部分へと形成されるガス流に対して直列に配置してもよいし、いずれの装置も基体の成膜面に対向するように配置してもよい。
例えば、2種のプラズマ発生手段をガス流に対して直列に設置する場合、図4に示す成膜装置を例に挙げると、シャワーノズル16を電極として成膜室10内に放電を起こさせる第2のプラズマ発生装置として利用される。この場合、ガス導入管15を介して、シャワーノズル16に高周波電圧を印加して、シャワーノズル16を電極として成膜室10内に放電を起こさせる。あるいは、シャワーノズル16を電極として利用する代わりに、成膜室10内の基体14とプラズマ発生領域である平板電極19とに挟まれた位置に円筒状の電極を設けて、この円筒状電極を利用して成膜室10内に放電を起こさせてもよい。
When two or more different plasma generators (plasma generators) are used, it is preferable that discharges occur simultaneously at the same pressure. In addition, a pressure difference may be provided between the discharge area and the film formation area (the portion where the base is installed). These apparatuses may be arranged in series with respect to the gas flow formed in the film forming apparatus from the part where the gas is introduced to the part where the gas is discharged. You may arrange | position so that it may oppose.
For example, when two kinds of plasma generating means are installed in series with respect to the gas flow, the film forming apparatus shown in FIG. 2 is used as a plasma generator. In this case, a high frequency voltage is applied to the shower nozzle 16 through the gas introduction tube 15 to cause discharge in the film forming chamber 10 using the shower nozzle 16 as an electrode. Alternatively, instead of using the shower nozzle 16 as an electrode, a cylindrical electrode is provided at a position sandwiched between the substrate 14 in the film forming chamber 10 and the flat plate electrode 19 that is a plasma generation region. The discharge may be caused to occur in the film forming chamber 10 by using it.

また、異なる2種のプラズマ発生装置を同一の圧力下で利用する場合、例えば、マイクロ波発振装置と高周波発振装置とを用いる場合、励起種の励起エネルギーが大きく変わり、膜質の制御に有効である。また、放電は大気圧で行なってもよい。大気圧で放電を行う場合にはキャリアガスとしてHeを使用することが望ましい。   Also, when two different types of plasma generators are used under the same pressure, for example, when using a microwave oscillator and a high-frequency oscillator, the excitation energy of the excited species changes greatly, which is effective in controlling the film quality. . Moreover, you may perform discharge at atmospheric pressure. When discharging at atmospheric pressure, it is desirable to use He as a carrier gas.

<チャネル層>
チャネル層は、酸化ガリウムを含む層である。
<Channel layer>
The channel layer is a layer containing gallium oxide.

チャネル層に含まれる酸化ガリウムにおける、ガリウム(Ga)及び酸素(O)の原子数を、それぞれSGa及びSとしたとき、S/SGaの値は、前記I/IGaの値(ゲート絶縁層内の酸化ガリウム組成比)よりも小さいことが好ましい。それにより、ゲート絶縁層及びチャネル層の機能が確保される。 When the number of gallium (Ga) and oxygen (O) atoms in the gallium oxide contained in the channel layer is S Ga and S O , the value of S O / S Ga is the value of the I O / I Ga . It is preferable to be smaller than (gallium oxide composition ratio in the gate insulating layer). Thereby, the functions of the gate insulating layer and the channel layer are ensured.

具体的なS/SGaの値は、1.1以上1.5以下が好ましく、1.1以上1.4以下がより好ましく、1.1以上1.3以下がさらに好ましい。S/SGaの値が1.1以上であることにより、大気中の酸素や酸化雰囲気中においても耐酸化性に優れ、経時的な物性変化(電気的物性や機械的特性の物性変化)が小さくなる。またS/SGaの値が1.1未満である場合に比べて、金属ガリウムの性質が付与され柔らかくなることが抑制される。 The specific value of S 2 O 3 / S Ga is preferably 1.1 or more and 1.5 or less, more preferably 1.1 or more and 1.4 or less, and further preferably 1.1 or more and 1.3 or less. By the value of S O / S Ga is 1.1 or more, excellent in oxidation resistance in an oxygen and oxidizing atmosphere in the air over time property changes (changes in physical properties in electrical properties and mechanical properties) Becomes smaller. Moreover, compared with the case where the value of S 2 O 3 / S Ga is less than 1.1, the properties of metallic gallium are imparted and softening is suppressed.

チャネル層の酸化ガリウムに含まれる酸素(O)の含有量は、30原子%以下であることが好ましい。上記酸素(O)の含有量が30原子%以下であると、チャネル層の抵抗が高くなりすぎることによるトランジスタ特性の悪化が抑制され、デバイスとして正常に動作する。   The content of oxygen (O) contained in the gallium oxide in the channel layer is preferably 30 atomic% or less. When the content of oxygen (O) is 30 atomic% or less, deterioration of transistor characteristics due to excessively high resistance of the channel layer is suppressed, and the device operates normally.

チャネル層に含まれる酸化ガリウムは、ガリウム(Ga)及び酸素(O)の他に、第3の元素として水素(H)を含む、水素含有酸化ガリウムであることが好ましい。チャネル層に含まれる酸化ガリウムが水素(H)を含むと、酸化ガリウムのダングリングボンドや構造欠陥を水素が補償することにより、電気的安定性、化学的安定性、及び機械的安定性が向上し、高い硬度及び高い透明性が得られ、かつ、ゲート絶縁層表面の高い撥水性や低摩擦係数が得られる。チャネル層の酸化ガリウムに含まれる水素(H)の好ましい量は、ゲート絶縁層の酸化ガリウムにおける場合と同様である。
またチャネル層に含まれる酸化ガリウムには、炭素(C)が含まれていてもよい。チャネル層の酸化ガリウムに含まれる炭素(C)の好ましい量も、ゲート絶縁層の酸化ガリウムにおける場合と同様である。
The gallium oxide contained in the channel layer is preferably a hydrogen-containing gallium oxide containing hydrogen (H) as the third element in addition to gallium (Ga) and oxygen (O). When gallium oxide contained in the channel layer contains hydrogen (H), hydrogen compensates for dangling bonds and structural defects of gallium oxide, thereby improving electrical stability, chemical stability, and mechanical stability. In addition, high hardness and high transparency can be obtained, and high water repellency and a low friction coefficient on the surface of the gate insulating layer can be obtained. A preferable amount of hydrogen (H) contained in the gallium oxide in the channel layer is the same as that in the gallium oxide in the gate insulating layer.
Further, gallium oxide contained in the channel layer may contain carbon (C). The preferable amount of carbon (C) contained in the gallium oxide in the channel layer is the same as that in the gallium oxide in the gate insulating layer.

チャネル層に含まれる酸化ガリウムは、ゲート絶縁層の場合と同様に、ガリウム(Ga)以外の金属を含まない酸化ガリウムである。特に本実施形態では、チャネル層に含まれる酸化ガリウムが、希少な金属であるインジウム(In)を含まないため、インジウム(In)を用いずにトランジスタを作製することにより、トランジスタの価格が低く抑えられる。   The gallium oxide contained in the channel layer is gallium oxide containing no metal other than gallium (Ga), as in the case of the gate insulating layer. In particular, in this embodiment, since the gallium oxide contained in the channel layer does not contain indium (In) which is a rare metal, the transistor price is reduced by manufacturing the transistor without using indium (In). It is done.

チャネル層の組成、元素含有量の測定方法、結晶性等のその他の事項については上記ゲート絶縁層の場合と同様であるため、説明を省略する。   Since other matters such as the composition of the channel layer, the element content measurement method, and the crystallinity are the same as those in the case of the gate insulating layer, description thereof is omitted.

<チャネル層の製造方法>
チャネル層の製造方法は、上記ゲート絶縁層の製造方法と同様であるため説明を省略する。
なお、図4に示す成膜装置を用いてリモートプラズマ有機金属化学堆積法によるチャネル層の作製を行う場合、基体14としては、予めゲート電極及びゲート絶縁層が形成された基板、予めゲート電極、ゲート絶縁層、及びソース電極が形成された基板、並びに予めソース電極及びドレイン電極が形成された基板等が挙げられる。
<Manufacturing method of channel layer>
The method for manufacturing the channel layer is the same as the method for manufacturing the gate insulating layer, and a description thereof will be omitted.
Note that when a channel layer is formed by a remote plasma organometallic chemical deposition method using the film formation apparatus illustrated in FIG. 4, the substrate 14 includes a substrate on which a gate electrode and a gate insulating layer are formed in advance, a gate electrode, Examples include a substrate on which a gate insulating layer and a source electrode are formed, and a substrate on which a source electrode and a drain electrode are formed in advance.

<電極>
ソース電極、ドレイン電極、及びゲート電極に用いられる電極材料は、特に限定されるものではなく、具体的には、例えば、金属、金属酸化物、導電性高分子等が使用される。
金属としてはマグネシウム、アルミニウム、金、銀、銅、クロム、タンタル、インジウム、パラジウム、リチウム、カルシウムおよびこれらの合金が挙げられる。
金属酸化物としては、酸化リチウム、酸化マグネシウム、酸化アルミニウム、酸化スズインジウム(ITO)、酸化スズ(NESA)、酸化インジウム、酸化亜鉛、酸化インジウム亜鉛等の金属酸化膜があげられる。
導電性高分子としては、ポリアニリン、ポリチオフェン、ポリチオフェン誘導体、ポリピロール、ポリピリジン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体等があげられる。
<Electrode>
The electrode material used for the source electrode, the drain electrode, and the gate electrode is not particularly limited, and specifically, for example, a metal, a metal oxide, a conductive polymer, or the like is used.
Examples of the metal include magnesium, aluminum, gold, silver, copper, chromium, tantalum, indium, palladium, lithium, calcium, and alloys thereof.
Examples of the metal oxide include metal oxide films such as lithium oxide, magnesium oxide, aluminum oxide, indium tin oxide (ITO), tin oxide (NESA), indium oxide, zinc oxide, and indium zinc oxide.
Examples of the conductive polymer include polyaniline, polythiophene, polythiophene derivatives, polypyrrole, polypyridine, and a complex of polyethylenedioxythiophene and polystyrene sulfonic acid.

電極の形成方法は、特に限定されるものではなく、例えば、真空蒸着法、スパッタリング法、CVD法、キャスト法、スピンコート法、浸漬塗布法、LB法、インクジェット法、バーコート法、ナノインプリンティング法などが挙げられる。さらに具体的には、例えば、上記の電極材料を、蒸着法やスパッタ等の公知の薄膜形成方法を用いて作製した薄膜を、公知のフォトリソグラフィー法やリフトオフ法を利用して形成する方法、インクジェット等によりレジストを用いて所望のパターン(電極形状)にエッチングする方法、アルミニウムなどの電極材料を直接熱転写する方法等が挙げられる。また、電極材料として導電性高分子を用いる場合には、例えば、これを溶媒に溶解させ、インクジェット等によりパターニングする方法も挙げられる。   The method for forming the electrode is not particularly limited. For example, vacuum deposition, sputtering, CVD, casting, spin coating, dip coating, LB, ink jet, bar coating, nanoimprinting Law. More specifically, for example, a method of forming a thin film produced from the above electrode material using a known thin film forming method such as vapor deposition or sputtering, using a known photolithography method or lift-off method, ink jet For example, a method of etching into a desired pattern (electrode shape) using a resist, a method of directly transferring an electrode material such as aluminum, and the like. Moreover, when using a conductive polymer as an electrode material, the method of dissolving this in a solvent and patterning with an inkjet etc. is mentioned, for example.

<基板>
基板としては、リン等を高濃度にドープしたシリコン単結晶やガラス、ポリカーボネート樹脂、ポリエステル樹脂、メタクリル樹脂、アクリル樹脂、ポリ塩化ビニル樹脂、セルロース樹脂、ウレタン樹脂、エポキシ樹脂、ポリススチレン樹脂、ポリビニルアセテート樹脂、スチレンブタジエン共重合体、塩化ビニルデン−アクリロニトリル共重合体、塩化ビニル−酢酸ビニル−無水マレイン酸共重合体、シリコン樹脂等のプラスチック基板等が挙げられるが、これに限定されるものではない。
<Board>
As the substrate, silicon single crystal or glass doped with a high concentration of phosphorus, etc., polycarbonate resin, polyester resin, methacrylic resin, acrylic resin, polyvinyl chloride resin, cellulose resin, urethane resin, epoxy resin, police styrene resin, polyvinyl acetate Examples thereof include, but are not limited to, resins, styrene butadiene copolymers, vinyl chloride-acrylonitrile copolymers, vinyl chloride-vinyl acetate-maleic anhydride copolymers, plastic substrates such as silicone resins, and the like.

特に、電子ペーパー又はデジタルペーパーや携帯電子機器等の可撓性を求められる電子デバイスに用いられる電子回路に本実施形態の電界効果型トランジスタを用いる場合、基板として可撓性がある基板を用いることが望ましい。具体的には、基板として曲げ弾性率が1000MPa以上、より好ましくは5000MPa以上である基板を用いることにより、可撓性がある表示素子の駆動回路や電子回路に適応する。
可撓性を有する基板を構成する材料としては有機材料が挙げられるが、前記のように、ゲート絶縁層及びチャネル層を100℃以下で形成させることにより、基板が損傷を受けずに電界効果型トランジスタが作製される。
In particular, when the field effect transistor of this embodiment is used in an electronic circuit used in an electronic device such as electronic paper, digital paper, or portable electronic device that requires flexibility, a flexible substrate should be used as the substrate. Is desirable. Specifically, by using a substrate having a flexural modulus of 1000 MPa or more, more preferably 5000 MPa or more as the substrate, it can be applied to a flexible display element drive circuit or electronic circuit.
An organic material can be used as a material for the flexible substrate. As described above, by forming the gate insulating layer and the channel layer at 100 ° C. or lower, the field effect type can be achieved without damaging the substrate. A transistor is fabricated.

以上説明したように、本実施形態の電界効果型トランジスタは、ゲート絶縁層及びチャネル層が共に酸化ガリウムであるため、ゲート絶縁層とチャネル層との間の界面が良好であり、その結果としてOn/Off比が向上する。
その理由は定かではないが以下の通りであると考えられる。
As described above, in the field effect transistor of this embodiment, since the gate insulating layer and the channel layer are both gallium oxide, the interface between the gate insulating layer and the channel layer is good. / Off ratio is improved.
The reason is not clear, but is considered as follows.

例えば、従来ゲート絶縁層の材料として用いられてきたSiO、SiN等に比べて高誘電率のYやHfOを用いてゲート絶縁層を形成すると、ゲート絶縁層が結晶化して粒状になる場合がある。上記ゲート絶縁層が粒状になる現象は、高温(例えば100℃よりも高い温度)でゲート絶縁層を形成する場合だけでなく、低温(例えば100℃以下)でゲート絶縁層を形成する場合でも起こりうる。そのため、このような材料を用いると、ゲート絶縁層とチャネル層との間に良好な界面を形成することは非常に困難である。 For example, when the gate insulating layer is formed using Y 2 O 3 or HfO 2 having a higher dielectric constant than SiO 2 , SiN x or the like conventionally used as a material for the gate insulating layer, the gate insulating layer is crystallized. May be grainy. The phenomenon that the gate insulating layer becomes granular occurs not only when the gate insulating layer is formed at a high temperature (for example, a temperature higher than 100 ° C.) but also when the gate insulating layer is formed at a low temperature (for example, 100 ° C. or lower). sell. Therefore, when such a material is used, it is very difficult to form a good interface between the gate insulating layer and the channel layer.

一方、本実施形態では上記の通りゲート絶縁層が酸化ガリウムであるため、上記ゲート絶縁層が粒状になる現象が起こりにくいと考えられる。また、本実施形態では上記の通りチャネル層にも酸化ガリウムを用い、ゲート絶縁層の構成元素とチャネル層の構成元素が同じであり、組成比が異なるのみであるため、構成元素が異なる場合に比べて、良好な界面が形成されると考えられる。   On the other hand, in the present embodiment, since the gate insulating layer is gallium oxide as described above, the phenomenon that the gate insulating layer becomes granular is unlikely to occur. In this embodiment, as described above, gallium oxide is also used for the channel layer, the constituent elements of the gate insulating layer and the constituent elements of the channel layer are the same, and only the composition ratio is different. In comparison, it is considered that a good interface is formed.

特に本実施形態では、ゲート絶縁層及びチャネル層を連続的に形成することにより、ゲート絶縁層とチャネル層との界面における不純物等の混入が抑制され、さらに良好な界面が得られると考えられる。具体的には、例えば、図4に示す成膜装置を用いて、基体14として予めゲート電極が形成された基板を用い、ゲート絶縁層を形成した後、基体14を成膜室10から外に取り出さずに、チャネル層の形成を行う方法が挙げられる。   In particular, in this embodiment, it is considered that by forming the gate insulating layer and the channel layer continuously, mixing of impurities and the like at the interface between the gate insulating layer and the channel layer is suppressed, and a better interface can be obtained. Specifically, for example, using the film forming apparatus shown in FIG. 4, a substrate on which a gate electrode is formed in advance is used as the base 14, a gate insulating layer is formed, and then the base 14 is moved out of the film forming chamber 10. A method of forming a channel layer without taking it out is mentioned.

また本実施形態では、上記の通りチャネル層が酸化ガリウムであり、資源枯渇が懸念されているインジウム(In)を用いていないため、インジウムの価格高騰の影響を受けにくい。   In the present embodiment, the channel layer is gallium oxide as described above and does not use indium (In), which is feared for resource depletion.

以下、本発明を、実施例を挙げてさらに具体的に説明する。ただし、これら各実施例は、本発明を制限するものではない。   Hereinafter, the present invention will be described more specifically with reference to examples. However, these examples do not limit the present invention.

(実施例1)
<電界効果型トランジスタの作製>
基体として厚さ50μmのPETフィルム(東レ社製、ルミラー)の片面に膜厚0.2μmのITOが成膜されているPETフィルムを用いた。基体へのゲート絶縁層の形成は図4に示す構成を有する成膜装置を用いて行った。
Example 1
<Fabrication of field effect transistor>
A PET film in which an ITO film having a thickness of 0.2 μm was formed on one side of a 50 μm-thick PET film (manufactured by Toray Industries Inc., Lumirror) was used as the substrate. The gate insulating layer was formed on the substrate using a film forming apparatus having the configuration shown in FIG.

まず、成膜装置の成膜室10内の基体ホルダー13に基体を載せ固定した。
次に排気口11を介して成膜室10内を、圧力が0.1Paになるまで真空排気した。次に、Heガスと水素ガスと酸素ガスとを混合したガスをガス導入管20から、直径50mmの電極19が設けられた高周波放電管部21内に、450sccm(水素ガス200sccm、Heガス150sccm,5%He希釈酸素ガス100sccm)導入し、高周波電力供給部18およびマッチング回路(図4中不図示)により、13.56MHzのラジオ波を出力80Wにセットしチューナでマッチングを取り電極19から放電を行った。この時の反射波は0Wであった。
First, the substrate was placed and fixed on the substrate holder 13 in the film forming chamber 10 of the film forming apparatus.
Next, the inside of the film forming chamber 10 was evacuated through the exhaust port 11 until the pressure became 0.1 Pa. Next, 450 sccm (hydrogen gas 200 sccm, He gas 150 sccm, He gas 150 sccm, He gas, hydrogen gas, and oxygen gas mixed from the gas introduction tube 20 into the high-frequency discharge tube portion 21 provided with the electrode 19 having a diameter of 50 mm. 5% He diluted oxygen gas (100 sccm) is introduced, and a radio wave of 13.56 MHz is set to an output of 80 W by the high frequency power supply unit 18 and a matching circuit (not shown in FIG. 4), matching is performed by the tuner, and discharge from the electrode 19 went. The reflected wave at this time was 0 W.

次に、水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスを、ガス導入管15を介してシャワーノズル16から成膜室10内のプラズマ拡散部17に、トリメチルガリウムガスの流量が4sccmとなるように導入した。さらにHeガスをキャリアガスとした酸素ガスを1.5sccmで導入した。この時、バラトロン真空計で測定した成膜室10内の反応圧力は40Paであった。この条件で35分間成膜することにより膜厚0.13μmの水素を含むGaO膜を形成した。   Next, a mixed gas containing trimethylgallium gas using hydrogen gas as a carrier gas is supplied from the shower nozzle 16 to the plasma diffusion portion 17 in the film forming chamber 10 through the gas introduction pipe 15 at a flow rate of 4 sccm. Introduced to be. Further, oxygen gas using He gas as a carrier gas was introduced at 1.5 sccm. At this time, the reaction pressure in the film forming chamber 10 measured with a Baratron vacuum gauge was 40 Pa. A GaO film containing hydrogen having a thickness of 0.13 μm was formed by forming a film for 35 minutes under these conditions.

続けて、ゲート絶縁層の上にチャネル層(半導体膜)の製膜を行った。ゲート絶縁層の場合と同様で、原料の流量のみを次のように変えて作製した。
具体的には、高周波放電管部21内に450sccm(水素ガス200sccm、Heガス150sccm,5%He希釈酸素ガス100sccm)導入し、高周波電力供給部18およびマッチング回路(図4中不図示)により、13.56MHzのラジオ波を出力80Wにセットしチューナでマッチングを取り電極19から放電を行った。この時の反射波は0Wであった。
Subsequently, a channel layer (semiconductor film) was formed on the gate insulating layer. As in the case of the gate insulating layer, it was fabricated by changing only the flow rate of the raw material as follows.
Specifically, 450 sccm (hydrogen gas 200 sccm, He gas 150 sccm, 5% He diluted oxygen gas 100 sccm) is introduced into the high-frequency discharge tube portion 21, and the high-frequency power supply unit 18 and a matching circuit (not shown in FIG. 4) A 13.56 MHz radio wave was set to an output of 80 W, matching was performed with a tuner, and discharge was performed from the electrode 19. The reflected wave at this time was 0 W.

次に、水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスを、ガス導入管15を介してシャワーノズル16から成膜室10内のプラズマ拡散部17に、トリメチルガリウムガスの流量が4sccmとなるように導入した。さらにHeガスをキャリアガスとした酸素ガスを0.5sccmで導入した。この時、バラトロン真空計で測定した成膜室10内の反応圧力は40Paであった。20分間成膜することによりゲート絶縁層上に膜厚0.05μmの水素を含むGaO膜を形成した。   Next, a mixed gas containing trimethylgallium gas using hydrogen gas as a carrier gas is supplied from the shower nozzle 16 to the plasma diffusion portion 17 in the film forming chamber 10 through the gas introduction pipe 15 at a flow rate of 4 sccm. Introduced to be. Further, oxygen gas using He gas as a carrier gas was introduced at 0.5 sccm. At this time, the reaction pressure in the film forming chamber 10 measured with a Baratron vacuum gauge was 40 Pa. By depositing for 20 minutes, a GaO film containing 0.05 μm of hydrogen was formed on the gate insulating layer.

なお、ゲート絶縁層及びチャネル層の成膜に際しては、加熱は行わなかった。また、Alパイプに貼り付けておいたサーモテープの色を、成膜後に確認したところ、40℃であった。すなわち、成膜時における基体の最高温度が40℃であることを意味する。
その後、半導体膜上に、EB蒸着(昭和真空製EB蒸着装置)により、メタルマスクを用いて、ソース、ドレイン電極を金で作製した。そのときの電極厚は0.1μmである。またチャネル長、チャネル幅はそれぞれ、50μm,500μmにした。
Note that heating was not performed when the gate insulating layer and the channel layer were formed. Moreover, when the color of the thermotape stuck on Al pipe was confirmed after film-forming, it was 40 degreeC. That is, it means that the maximum temperature of the substrate during film formation is 40 ° C.
Thereafter, the source and drain electrodes were made of gold on the semiconductor film by EB vapor deposition (Showa Vacuum EB vapor deposition apparatus) using a metal mask. The electrode thickness at that time is 0.1 μm. The channel length and channel width were 50 μm and 500 μm, respectively.

<ゲート絶縁層及びチャネル層の分析・評価>
上記のゲート絶縁層及びチャネル層をPETフィルムへ成膜する際、それぞれ同時にSi基板へも成膜し、ゲート絶縁層サンプル膜及びチャネル層サンプル膜を形成した。ゲート絶縁層サンプル膜及びチャネル層サンプル膜の赤外線吸収スペクトル測定を実施したところ、いずれも微小のGa−H結合、Ga−O結合に起因するピークが確認された。これらのことから、ゲート絶縁層及びチャネル層には、ガリウムと酸素と水素とが含まれていることがわかった。
ゲート絶縁層サンプル膜及びチャネル層サンプル膜のRHEED(反射高速電子線回折)測定により得られた回折像には、いずれもハローパターンのみが見え、膜は非晶質膜であることがわかった。
<Analysis and evaluation of gate insulating layer and channel layer>
When the gate insulating layer and the channel layer were formed on the PET film, they were simultaneously formed on the Si substrate to form a gate insulating layer sample film and a channel layer sample film. When infrared absorption spectrum measurement was performed on the gate insulating layer sample film and the channel layer sample film, peaks caused by minute Ga—H bonds and Ga—O bonds were confirmed. From these facts, it was found that the gate insulating layer and the channel layer contain gallium, oxygen, and hydrogen.
In the diffraction images obtained by the RHEED (reflection high-energy electron diffraction) measurement of the gate insulating layer sample film and the channel layer sample film, only the halo pattern was seen, indicating that the film was an amorphous film.

Si基板上に形成されたゲート絶縁層サンプル膜の組成をラザフォード・バック・スキャタリングとハイドロジェン・フォワードスキヤタリングを用いて測定した。その結果、ガリウムと酸素と水素がそれぞれ33.3、50.0、16.7原子%であることが分った。ガリウムと酸素の原子数比は1:1.5となる。すなわち、I/IGaの値が1.5である。また、酸素は膜全体に分布しており、炭素は検出されなかった。この結果、PETフィルム上に形成された膜は、非晶質膜で、水素を含んだ膜であることが分った。
Si基板上に作製されたチャネル層サンプル膜も同様で、各元素(ガリウムと酸素と水素)の比は、36.3、43.6、17.6原子%であることが分った。また、残りの2.5原子%は炭素であった。ガリウムと酸素の原子数比は1:1.2となる。すなわち、S/SGaの値が1.2である。
The composition of the gate insulating layer sample film formed on the Si substrate was measured using Rutherford back scattering and hydrogen forward scattering. As a result, it was found that gallium, oxygen, and hydrogen were 33.3, 50.0, and 16.7 atomic%, respectively. The atomic ratio between gallium and oxygen is 1: 1.5. That is, the value of I O / I Ga is 1.5. Moreover, oxygen was distributed throughout the film, and carbon was not detected. As a result, it was found that the film formed on the PET film was an amorphous film containing hydrogen.
The channel layer sample film fabricated on the Si substrate was the same, and the ratio of each element (gallium, oxygen, and hydrogen) was found to be 36.3, 43.6, and 17.6 atomic%. The remaining 2.5 atomic% was carbon. The atomic ratio between gallium and oxygen is 1: 1.2. That is, the value of S O / S Ga is 1.2.

<トランジスタ特性の評価>
上記で作製したトランジスタを、半導体パラメータアナライザ(アジレント製、HP4156B)およびプローバーを用いて、出力、伝達特性を測定した。
図6にゲート電圧Vを変化させたときの、ソース―ドレイン電極間の電流ISDとソース―ドレイン電極間の電圧VSDの相関を測定したISD―VSD特性の結果を示す。図6中、●、■、◆、▲、及び▼は、それぞれゲート電圧Vが0V、5V、10V、15V、及び20VのときにおけるISD―VSD特性である。
図6において、Vが変化するに従って、ISDも大きく変化していることから、電界効果型トランジスタとして良好に動作していることがわかる。
<Evaluation of transistor characteristics>
Using the semiconductor parameter analyzer (manufactured by Agilent, HP4156B) and a prober, the output and transfer characteristics of the transistor produced above were measured.
FIG. 6 shows the results of I SD -V SD characteristics obtained by measuring the correlation between the source-drain electrode current I SD and the source-drain electrode voltage V SD when the gate voltage V G is changed. In Figure 6, ●, ■, ◆, ▲, and ▼, respectively the gate voltage V G is I SD -V SD characteristics observed when the 0V, 5V, 10V, 15V and 20V,.
6, according to V G is changed, because it is greatly changed even I SD, it can be seen that work well as a field-effect transistor.

また、図6に示すグラフから、以下のようにしてOn/Off比及びFET移動度を求めた。具体的には、On/Off比は、ソース−ドレイン間に電圧を10V印加したときにおいて、ゲート電圧が0Vのときのソース−ドレイン間電流Ioffと、ゲート電圧を20V印加したときのソース−ドレイン間電流Ionと、の比Ion/Ioffから求めた。 Further, the On / Off ratio and the FET mobility were obtained from the graph shown in FIG. 6 as follows. Specifically, the On / Off ratio indicates that when a voltage of 10 V is applied between the source and the drain, the source-drain current I off when the gate voltage is 0 V, and the source when the gate voltage is 20 V. a drain current I on, was determined from the ratio I on / I off of.

また、FET移動度μは、次式(1)より求めた。
μ=2L・ISD−sat/{W・C・(V−Vth} 式(1)
ここで、Lはチャネル長、Wはチャネル幅、ISD−satは飽和電流値、Cはキャパシタンス、Vはゲート電圧、Vthは閾値電圧である。なお、閾値電圧Vthは、トランジスタの伝達特性(一定のソース−ドレイン電極間の電圧VSDを印加させながら、ゲート電圧Vを変化させたときのソース−ドレイン電極間の電流ISDを測定して得られるISD―V特性)において、ISDが0(A)のときのゲート電圧における閾値電圧であり、本実施例ではVth=0(V)である。
The FET mobility μ was obtained from the following equation (1).
μ = 2L · I SD-sat / {W · C · (V G -V th) 2} Equation (1)
Here, L is the channel length, W is the channel width, I SD-sat is the saturation current value, C is the capacitance, V G is the gate voltage, and V th is the threshold voltage. The threshold voltage V th, the transfer characteristic (constant source of transistor - measuring the current I SD drain electrodes - source when while applying a voltage V SD between the drain electrode, changing the gate voltage V G in to I SD -V G characteristics obtained), a threshold voltage at the gate voltage when I SD is 0 (a), in the present embodiment is V th = 0 (V).

なお、上記飽和電流値ISD−satは、飽和しているときの電流値であり、具体的には、例えば図6では、Vが5VのときのISD−satは1.2μA、Vが20VのときのISD−satは5.7μAである。 Incidentally, the saturation current value I SD-sat is a current value when saturated, specifically, in FIG. 6, for example, the I SD-sat when V G is 5V 1.2μA, V The I SD-sat when G is 20 V is 5.7 μA.

またキャパシタンスCは、ゲート絶縁膜の容量であり、チャネル長L、チャネル幅W、ゲート絶縁膜厚みd、及び比誘電率ε(ε=10)を用いて、下式(2)から求めた。
C=L・W・ε・ε/d 式(2)
式(2)中、εは真空の誘電率である。
Capacitance C is the capacitance of the gate insulating film, and was obtained from the following equation (2) using channel length L, channel width W, gate insulating film thickness d, and relative dielectric constant ε (ε = 10).
C = L · W · ε · ε 0 / d Equation (2)
Wherein (2), ε 0 is the permittivity of vacuum.

すべての実施例、比較例において、ON−OFF比及びFET移動度は上述のようにして求めた。結果を表1に示す。On/Off比が高いこと、および、FET移動度が高いことから、ゲート絶縁層とチャネル層との間に良好な界面が出来ていることが推定される。   In all Examples and Comparative Examples, the ON-OFF ratio and the FET mobility were obtained as described above. The results are shown in Table 1. Since the On / Off ratio is high and the FET mobility is high, it is presumed that a good interface is formed between the gate insulating layer and the channel layer.

(実施例2)
<電界効果型トランジスタの作製>
ゲート絶縁層を作製するときの水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスの流量が4sccmとなるように導入し、さらにHeガスをキャリアガスとした酸素ガスを0.8sccmで導入した以外は、実施例1と同様にして、電界効果型トランジスタの作製を行った。
(Example 2)
<Fabrication of field effect transistor>
When the gate insulating layer was formed, hydrogen gas was introduced as a carrier gas and a mixed gas containing trimethylgallium gas was introduced at a flow rate of 4 sccm, and oxygen gas using He gas as a carrier gas was introduced at 0.8 sccm. A field effect transistor was fabricated in the same manner as in Example 1 except for the above.

<ゲート絶縁層及びチャネル層の分析・評価>
ゲート絶縁層を実施例1と同じように評価した結果、ガリウムと酸素と水素がそれぞれ36.2、47.0、16.8原子%であることが分った。ガリウムと酸素の原子数比は1:1.3となる。すなわち、I/IGaの値が1.3である。また、酸素は膜全体に分布しており、炭素は検出されなかった。この結果、PETフィルム上に形成された膜は、非晶質膜で、水素を含んだ膜であることが分った。
チャネル層は、実施例1同様で、ガリウムと酸素の比が、1:1.2である。すなわち、S/SGaの値が1.2である。
<Analysis and evaluation of gate insulating layer and channel layer>
As a result of evaluating the gate insulating layer in the same manner as in Example 1, it was found that gallium, oxygen, and hydrogen were 36.2, 47.0, and 16.8 atomic%, respectively. The atomic ratio between gallium and oxygen is 1: 1.3. That is, the value of I O / I Ga is 1.3. Moreover, oxygen was distributed throughout the film, and carbon was not detected. As a result, it was found that the film formed on the PET film was an amorphous film containing hydrogen.
The channel layer is the same as in Example 1, and the ratio of gallium to oxygen is 1: 1.2. That is, the value of S O / S Ga is 1.2.

<トランジスタ特性の評価>
実施例1同様に、出力、伝達特性を測定した。On/Off比、FET移動度を表1にまとめた。実施例1よりも特性は劣るが、トランジスタとして動作していることが示された。
<Evaluation of transistor characteristics>
As in Example 1, output and transfer characteristics were measured. The On / Off ratio and FET mobility are summarized in Table 1. Although the characteristics were inferior to those of Example 1, it was shown that they were operating as transistors.

(実施例3)
<電界効果型トランジスタの作製>
チャネル層を作製するときの水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスの流量が4sccmとなるように導入し、さらにHeガスをキャリアガスとした酸素ガスを0.3sccmで導入した以外は、実施例1と同様にして、電界効果型トランジスタの作製を行った。
Example 3
<Fabrication of field effect transistor>
In addition to introducing a mixed gas containing trimethylgallium gas using hydrogen gas as a carrier gas when producing a channel layer to a flow rate of 4 sccm, and further introducing oxygen gas using He gas as a carrier gas at 0.3 sccm Produced a field effect transistor in the same manner as in Example 1.

<ゲート絶縁層及びチャネル層の分析・評価>
ゲート絶縁層を実施例1と同じように評価した結果、ガリウムと酸素の原子数比は1:1.5であった。すなわち、I/IGaの値が1.5である。
一方、チャネル層は、ガリウムと酸素と水素がそれぞれ36.8、40.5、22.7原子%であることが分った。ガリウムと酸素の原子数比は1:1.1となる。すなわち、S/SGaの値が1.1である。酸素は膜全体に分布しており、炭素は検出されなかった。この結果、PETフィルム上に形成された膜は、非晶質膜で、水素を含んだ膜であることが分った。
<Analysis and evaluation of gate insulating layer and channel layer>
As a result of evaluating the gate insulating layer in the same manner as in Example 1, the atomic ratio of gallium to oxygen was 1: 1.5. That is, the value of I O / I Ga is 1.5.
On the other hand, the channel layer was found to contain 36.8, 40.5, and 22.7 atomic% of gallium, oxygen, and hydrogen, respectively. The atomic ratio between gallium and oxygen is 1: 1.1. That is, the value of S O / S Ga is 1.1. Oxygen was distributed throughout the film, and no carbon was detected. As a result, it was found that the film formed on the PET film was an amorphous film containing hydrogen.

<トランジスタ特性の評価>
実施例1同様に、出力、伝達特性を測定した。On/Off比、FET移動度を表1にまとめた。実施例1よりも特性は劣るが、トランジスタとして動作していることが示された。
<Evaluation of transistor characteristics>
As in Example 1, output and transfer characteristics were measured. The On / Off ratio and FET mobility are summarized in Table 1. Although the characteristics were inferior to those of Example 1, it was shown that they were operating as transistors.

(実施例4)
<電界効果型トランジスタの作製>
チャネル層を作製するときの水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスの流量が4sccmとなるように導入し、さらにHeガスをキャリアガスとした酸素ガスを1.0sccmで導入した以外は、実施例1と同様にして、電界効果型トランジスタの作製を行った。
Example 4
<Fabrication of field effect transistor>
Introduced so that the flow rate of a mixed gas containing trimethylgallium gas using hydrogen gas as a carrier gas when forming the channel layer is 4 sccm, and oxygen gas using He gas as a carrier gas is introduced at 1.0 sccm Produced a field effect transistor in the same manner as in Example 1.

<ゲート絶縁層及びチャネル層の分析・評価>
ゲート絶縁層を実施例1と同じように評価した結果、ガリウムと酸素の原子数比は1:1.5であった。すなわち、I/IGaの値が1.5である。
一方、チャネル層は、ガリウムと酸素と水素がそれぞれ35.0、47.0、18.0原子%であることが分った。ガリウムと酸素の原子数比は1:1.3となる。すなわち、S/SGaの値が1.3である。酸素は膜全体に分布しており、炭素は検出されなかった。この結果、PETフィルム上に形成された膜は、非晶質膜で、水素を含んだ膜であることが分った。
<Analysis and evaluation of gate insulating layer and channel layer>
As a result of evaluating the gate insulating layer in the same manner as in Example 1, the atomic ratio of gallium to oxygen was 1: 1.5. That is, the value of I O / I Ga is 1.5.
On the other hand, the channel layer was found to contain 35.0, 47.0, and 18.0 atomic% of gallium, oxygen, and hydrogen, respectively. The atomic ratio between gallium and oxygen is 1: 1.3. That is, the value of S O / S Ga is 1.3. Oxygen was distributed throughout the film, and no carbon was detected. As a result, it was found that the film formed on the PET film was an amorphous film containing hydrogen.

<トランジスタ特性の評価>
実施例1同様に、出力、伝達特性を測定した。On/Off比、FET移動度を表1にまとめた。チャネル層の抵抗が非常に高いため、電流が流れにくく、実施例1よりも特性は劣るが、トランジスタとして動作していることが示された。
<Evaluation of transistor characteristics>
As in Example 1, output and transfer characteristics were measured. The On / Off ratio and FET mobility are summarized in Table 1. Since the resistance of the channel layer is very high, it is difficult for current to flow, and although the characteristics are inferior to those of Example 1, it is shown that the transistor operates as a transistor.

(実施例5)
<電界効果型トランジスタの作製>
チャネル層を作製するときの水素ガスをキャリアガスとしたトリメチルガリウムガスを含む混合ガスの流量が4sccmとなるように導入し、さらにHeガスをキャリアガスとした酸素ガスを0.2sccmで導入した以外は、実施例1と同様にして、電界効果型トランジスタの作製を行った。
(Example 5)
<Fabrication of field effect transistor>
Introduced so that the flow rate of the mixed gas containing trimethylgallium gas using hydrogen gas as a carrier gas when producing the channel layer is 4 sccm, and further introducing oxygen gas using He gas as a carrier gas at 0.2 sccm Produced a field effect transistor in the same manner as in Example 1.

<ゲート絶縁層及びチャネル層の分析・評価>
ゲート絶縁層を実施例1と同じように評価した結果、ガリウムと酸素の原子数比は1:1.5であった。すなわち、I/IGaの値が1.5である。
一方、チャネル層は、ガリウムと酸素と水素がそれぞれ39.7、40.2、20.1原子%であることが分った。ガリウムと酸素の原子数比は1:1.0となる。すなわち、S/SGaの値が1.0である。酸素は膜全体に分布しており、炭素は検出されなかった。この結果、PETフィルム上に形成された膜は、非晶質膜で、水素を含んだ膜であることが分った。
<Analysis and evaluation of gate insulating layer and channel layer>
As a result of evaluating the gate insulating layer in the same manner as in Example 1, the atomic ratio of gallium to oxygen was 1: 1.5. That is, the value of I O / I Ga is 1.5.
On the other hand, the channel layer was found to contain 39.7, 40.2, and 20.1 atomic% of gallium, oxygen, and hydrogen, respectively. The atomic ratio between gallium and oxygen is 1: 1.0. That is, the value of S O / S Ga is 1.0. Oxygen was distributed throughout the film, and no carbon was detected. As a result, it was found that the film formed on the PET film was an amorphous film containing hydrogen.

<トランジスタ特性の評価>
実施例1同様に、出力、伝達特性を測定した。On/Off比、FET移動度を表1にまとめた。実施例1よりも特性は劣る(すなわち、チャネル層の半導体膜の抵抗が非常に小さいためOn/Off比の値が小さい)が、トランジスタとして動作していることが示された。
<Evaluation of transistor characteristics>
As in Example 1, output and transfer characteristics were measured. The On / Off ratio and FET mobility are summarized in Table 1. Although the characteristics were inferior to those of Example 1 (that is, the value of the On / Off ratio was small because the resistance of the semiconductor film of the channel layer was very small), it was shown that it was operating as a transistor.

(比較例1)
<電界効果型トランジスタの作製>
3インチのシリコンウエハーにゲート電極として、Ti0.01μm、およびAu0.1μmをEB蒸着(昭和真空製EB蒸着装置)により、蒸着した。さらに、同様にEB蒸着により、ゲート絶縁膜として、酸化ハフニウムを0.2μm蒸着させた。その基板に、酸化亜鉛を、同じくEB蒸着によって0.1μm堆積させた。その後、実施例1同様、半導体膜上に、メタルマスクを用いて、ソース、ドレイン電極を金で作製した。そのときの電極厚は0.1μmである。またチャネル長、チャネル幅はそれぞれ、50μm,500μmにした。
(Comparative Example 1)
<Fabrication of field effect transistor>
As a gate electrode, 0.01 μm of Ti and 0.1 μm of Au were deposited on a 3-inch silicon wafer by EB deposition (EB deposition apparatus manufactured by Showa Vacuum). Furthermore, hafnium oxide was vapor-deposited as a gate insulating film by EB vapor deposition in the same manner. Zinc oxide was also deposited on the substrate by 0.1 μm by EB vapor deposition. Thereafter, as in Example 1, the source and drain electrodes were made of gold on the semiconductor film using a metal mask. The electrode thickness at that time is 0.1 μm. The channel length and channel width were 50 μm and 500 μm, respectively.

<トランジスタ特性の評価>
実施例1同様に、出力、伝達特性を測定した。On/Off比、FET移動度を表1にまとめた。実施例1から実施例5に比べて、On/Off比及びFET移動度いずれも低いことが分かる。これは、酸化ハフニウムと酸化亜鉛界面が良好でないためと考えられる。
<Evaluation of transistor characteristics>
As in Example 1, output and transfer characteristics were measured. The On / Off ratio and FET mobility are summarized in Table 1. It can be seen that both the On / Off ratio and the FET mobility are low as compared with Example 1 to Example 5. This is probably because the interface between hafnium oxide and zinc oxide is not good.

Figure 2010212436
Figure 2010212436

1: 基板
2: ソース電極
3: ドレイン電極
4: チャネル層
5: ゲート電極
6: ゲート絶縁層
1: Substrate 2: Source electrode 3: Drain electrode 4: Channel layer 5: Gate electrode 6: Gate insulating layer

Claims (5)

基板と、
前記基板上に、ゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極と、を有し、
前記ゲート絶縁層及び前記チャネル層は酸化ガリウムを含む、電界効果型トランジスタ。
A substrate,
A gate electrode, a gate insulating layer, a channel layer, a source electrode, and a drain electrode on the substrate;
A field effect transistor in which the gate insulating layer and the channel layer contain gallium oxide.
前記ゲート絶縁層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をIGa、酸素(O)の原子数をIとしたとき、I/IGaの値は1.3以上1.5以下である、請求項1に記載の電界効果型トランジスタ。 When the in the gallium oxide contained in the gate insulating layer, the atomic number I Ga gallium (Ga), the number of atoms of oxygen (O) was I O, the value of I O / I Ga is 1.3 or more 1 The field effect transistor according to claim 1, which is 0.5 or less. 前記ゲート絶縁層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をIGa、酸素(O)の原子数をIとし、前記チャネル層に含まれる前記酸化ガリウムにおける、ガリウム(Ga)の原子数をSGa、酸素(O)の原子数をSとしたとき、S/SGaの値はI/IGaの値よりも小さい、請求項1又は請求項2に記載の電界効果型トランジスタ。 In the gallium oxide contained in the gate insulating layer, the number of gallium (Ga) atoms is I Ga and the number of oxygen (O) atoms is I 2 O, and the gallium oxide in the gallium oxide contained in the channel layer. The value of S O / S Ga is smaller than the value of I O / I Ga , where S Ga is the number of atoms of S Ga and the number of atoms of oxygen (O) is S 2 O. 3. Field effect transistor. 前記基板は可撓性を有する、請求項1から請求項3までのいずれか1項に記載の電界効果型トランジスタ。   The field effect transistor according to claim 1, wherein the substrate has flexibility. 前記ゲート絶縁層及び前記チャネル層は、有機ガリウム化合物と活性化した酸素とを、酸素及び水素の少なくとも一方を含む雰囲気下にて100℃以下で反応させる工程を経て形成された、請求項1から請求項4までのいずれか1項に記載の電界効果型トランジスタ。   The gate insulating layer and the channel layer are formed through a step of reacting an organic gallium compound and activated oxygen at 100 ° C. or lower in an atmosphere containing at least one of oxygen and hydrogen. The field effect transistor according to claim 1.
JP2009056650A 2009-03-10 2009-03-10 Field effect transistor Pending JP2010212436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009056650A JP2010212436A (en) 2009-03-10 2009-03-10 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009056650A JP2010212436A (en) 2009-03-10 2009-03-10 Field effect transistor

Publications (1)

Publication Number Publication Date
JP2010212436A true JP2010212436A (en) 2010-09-24

Family

ID=42972318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056650A Pending JP2010212436A (en) 2009-03-10 2009-03-10 Field effect transistor

Country Status (1)

Country Link
JP (1) JP2010212436A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058637A (en) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ga2O3-based semiconductor element
JP2016146497A (en) * 2011-04-08 2016-08-12 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
JP2016195279A (en) * 2011-01-12 2016-11-17 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JP2017011310A (en) * 2011-10-14 2017-01-12 株式会社半導体エネルギー研究所 Semiconductor device
JP2017034272A (en) * 2011-10-14 2017-02-09 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195279A (en) * 2011-01-12 2016-11-17 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US9818850B2 (en) 2011-01-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US10593786B2 (en) 2011-01-12 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP2016146497A (en) * 2011-04-08 2016-08-12 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
US9893196B2 (en) 2011-04-08 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP2013058637A (en) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ga2O3-based semiconductor element
JP2017011310A (en) * 2011-10-14 2017-01-12 株式会社半導体エネルギー研究所 Semiconductor device
JP2017034272A (en) * 2011-10-14 2017-02-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2020036025A (en) * 2011-10-14 2020-03-05 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
Yao et al. Low-temperature fabrication of sputtered high-k HfO2 gate dielectric for flexible a-IGZO thin film transistors
TWI427795B (en) Field-effect transistor and field-effect transistor manufacturing method
CN102403361B (en) Thin-film transistor and manufacture method thereof and possess the device of this thin-film transistor
Pu et al. Investigation of oxygen plasma treatment on the device performance of solution-processed a-IGZO thin film transistors
Jung et al. Enhanced light stability of InGaZnO thin-film transistors by atomic-layer-deposited Y2O3 with ozone
JPWO2013021632A1 (en) Thin film transistor
JP2010183108A (en) Field effect transistor using amorphous oxide film as channel layer, method for manufacturing field effect transistor using amorphous oxide film as channel layer, and method for manufacturing amorphous oxide film
JP2007103918A (en) Field effect transistor using amorphous oxide film for channel layer, method of manufacturing the same for channel layer, and method of manufacturing amorphous oxide film
JP2012033854A (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
Levy et al. Thin-film electronics by atomic layer deposition
JP2008205098A (en) Amorphous insulator film and thin film transistor
Li et al. Charge trapping memory characteristics of amorphous-indium–gallium–zinc oxide thin-film transistors with defect-engineered alumina dielectric
JP2010212436A (en) Field effect transistor
Ma et al. Schottky barrier source-gated ZnO thin film transistors by low temperature atomic layer deposition
Fakhri et al. Top-gate zinc tin oxide thin-film transistors with high bias and environmental stress stability
Lu et al. Two‐step plasma treatment designed for high‐performance flexible amorphous ZnAlSnO thin‐film transistors replacing thermal annealing
CN1862834A (en) Zinc oxide based film transistor and chip preparing process
KR102174384B1 (en) Multi-layer channel structure IZO oxide transistor based on solution process using plasma treatment, and fabrication method thereof
Lee et al. Inkjet-printed oxide thin-film transistors using double-active layer structure
JP2007073614A (en) Manufacturing method of thin-film transistor using oxide semiconductor
Lee et al. Properties of IGZO film deposited by Ar/O2 inductively coupled plasma assisted DC magnetron sputtering
Sahoo et al. Effects of argon flow rate on electrical properties of amorphous indium gallium zinc oxide thin-film transistors
WO2014159033A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
Yun et al. High-performance pentacene thin-film transistors fabricated by organic vapor-jet printing
JP2011142174A (en) Film forming method and semiconductor device