JP2010082474A - Control device of game machine - Google Patents

Control device of game machine Download PDF

Info

Publication number
JP2010082474A
JP2010082474A JP2010008523A JP2010008523A JP2010082474A JP 2010082474 A JP2010082474 A JP 2010082474A JP 2010008523 A JP2010008523 A JP 2010008523A JP 2010008523 A JP2010008523 A JP 2010008523A JP 2010082474 A JP2010082474 A JP 2010082474A
Authority
JP
Japan
Prior art keywords
random number
value
data
number counter
jackpot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010008523A
Other languages
Japanese (ja)
Other versions
JP5083333B2 (en
Inventor
Makoto Hoya
誠 保谷
Yoshio Yamazaki
好男 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2010008523A priority Critical patent/JP5083333B2/en
Publication of JP2010082474A publication Critical patent/JP2010082474A/en
Application granted granted Critical
Publication of JP5083333B2 publication Critical patent/JP5083333B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a control device of a game machine which is capable of widening an updating range of random number values without interfering with the control of a game. <P>SOLUTION: Data of a big win to a counter value (a random number value) of a random number counter 14 and the like are stored in an address previously indicated by a random number of a comparison ROM 17. The count value of the random number counter 14 is constantly output to the comparison ROM 17, and the comparison ROM 17 is configured to output the data on the random number values to a latch register 19. When a determination chance of the big win or the like comes, by just reading the values of the latch register 19, the output data of the comparison ROM 17 can be latched in the latch register 19 and read in a MPU 11. The determination of the big win or the like is made based on the data so as to be executed in a short period of time despite the dimension of the updating range of the random number values. This method can prevent a fraud using "a dangling board" or the like without interfering with the control of the game so as to widen the updating range of the random number values. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パチンコ遊技機などに代表される弾球遊技機の制御装置に関し、特に、遊技の制御に支障を来すことなく、乱数値の更新範囲を広げることができる遊技機の制御装置に関するものである。   The present invention relates to a control device for a ball and ball game machine represented by a pachinko game machine and the like, and more particularly, to a control device for a game machine that can widen the update range of random numbers without hindering game control. Is.

この種のパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた球が図柄作動口を通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、大当たりとなって、遊技者に所定の遊技価値が付与され、大量の遊技球が払出可能な状態となる。   This type of pachinko gaming machine is equipped with a display device capable of variably displaying multiple types of symbols, and is configured to start variably displaying when a ball driven into the game area passes through the symbol operating port. ing. When this variable display stops in accordance with a predetermined combination of symbols, a big hit is made, a predetermined game value is given to the player, and a large amount of game balls can be paid out.

かかる大当たりの発生の有無は、球が図柄作動口を通過するタイミングで決定される。即ち、1カウントずつ定期的に一定の範囲で(例えば、1カウントずつ、2ms毎に、0から346の範囲で)更新される乱数カウンタを備え、球が図柄作動口を通過したときに、その乱数カウンタの値(即ち、乱数値)を読み出し、読み出した乱数値が、例えば「7」などの所定値と一致する場合に、大当たりを発生させる。大当たりが発生すると、主制御基板のコネクタに接続されたケーブルを介して、大当たりコマンドが表示装置の表示用制御基板へ送信される。表示装置では、受信した大当たりコマンドに基づいて、変動表示を制御し、所定の図柄の組み合わせで停止する大当たり表示を現出させるのである。   Whether or not the jackpot is generated is determined at the timing when the ball passes through the symbol operating port. That is, it is provided with a random number counter that is periodically updated in a certain range by 1 count (for example, by 1 count every 2 ms, in the range of 0 to 346). The value of the random number counter (that is, the random number value) is read, and when the read random number value matches a predetermined value such as “7”, a big hit is generated. When the jackpot occurs, the jackpot command is transmitted to the display control board of the display device via the cable connected to the connector of the main control board. In the display device, the variable display is controlled based on the received jackpot command, and a jackpot display that stops at a predetermined symbol combination is displayed.

ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、主制御基板と表示装置の表示用制御基板との間に、不正な基板をぶら下げて(不正な「ぶら下げ基板」を取り付けて)、不当に大当たりを発生させるものである。具体的には、前記したパチンコ遊技機に設けられる大当たりを決定するための乱数カウンタと同様の働きをする偽乱数カウンタ(1カウントずつ定期的に一定の範囲で更新されるカウンタ)を「ぶら下げ基板」内に設け、その偽乱数カウンタの値をパチンコ遊技機の電源投入に合わせてリセット(0クリア)することにより、「ぶら下げ基板」内で大当たりの発生タイミングを把握する。そして、把握した大当たりの発生タイミングに合わせて、「ぶら下げ基板」内で球の図柄作動口通過信号を不正に生成し、これをパチンコ遊技機の主制御基板へ出力して、不当に大当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っている。   However, recently, fraudulent activity using an illegal substrate called “hanging substrate” has been reported. This fraudulent act unjustly causes a big hit by hanging an illegal substrate (attaching an illegal “hanging substrate”) between the main control board and the display control board of the display device. Specifically, a pseudo-random counter (a counter that is periodically updated within a certain range in increments of 1 count) that operates in the same manner as the random number counter for determining the jackpot provided in the pachinko gaming machine is “hanging board” ”And the value of the pseudo random number counter is reset (cleared to 0) when the pachinko gaming machine is turned on, so that the occurrence timing of the jackpot in the“ hanging board ”is grasped. Then, in accordance with the grasping timing of the jackpot, illegally generate a symbol operating port passage signal of the ball in the “hanging board”, and output it to the main control board of the pachinko machine to generate an unreasonable jackpot It is to let you. In game halls and the like, a great deal of damage has been caused by fraudulent acts using this "hanging board".

そこで、本願出願人は、乱数カウンタを16ビットカウンタで構成し乱数値の更新範囲を「0〜65535」と極端に広げ、かつ、その乱数カウンタの更新を高速パルスで行って、「ぶら下げ基板」による乱数値の把握を困難することを試みた。   Therefore, the applicant of the present application comprises a 16-bit random number counter, extremely widens the update range of the random number value from “0 to 65535”, and updates the random number counter with a high-speed pulse to create a “hanging board”. We tried to make it difficult to grasp the random number value by.

しかしながら、従来通りの大当たりの発生確率を維持するためには、乱数カウンタの更新範囲を広げた分、大当たりを発生させる乱数値の数を増やさなければならない。例えば、乱数値の更新範囲が「0〜346」で大当たりを発生させる乱数値が1個である場合、乱数値の更新範囲を略189倍の「0〜65535」にすると、大当たりを発生させる乱数値の数も189倍の189個にしなければならない。このため、取得した乱数値が大当たりを発生させるものであるか否かの判定時間が増大して、パチンコ遊技機の遊技の制御に支障を来してしまうという問題点がある。   However, in order to maintain the conventional jackpot generation probability, the number of random number values that generate a jackpot must be increased by extending the update range of the random number counter. For example, if the update range of the random value is “0 to 346” and the number of random numbers that generates a jackpot is 1, if the update range of the random value is set to “0 to 65535” that is approximately 189 times, a random hit that generates a jackpot The number of numerical values must also be 189 times 189. For this reason, there is a problem in that the time for determining whether or not the acquired random number value is a jackpot increases, which hinders the game control of the pachinko gaming machine.

なお、大当たりを発生させる乱数値を、例えば「7〜195」というように連続した範囲で設ければ、大当たりの判定は、乱数値の範囲の比較により行うことができるので短時間で終了する。しかし、かかる範囲の比較では、その範囲全体が1個の乱数値となるので、乱数値の更新範囲を広げた意味が無い。
本発明は上述した問題点を解決するためになされたものであり、遊技の制御に支障を来すことなく、乱数値の更新範囲を広げることができる遊技機の制御装置を提供することを目的としている。
Note that if the random value that generates the jackpot is provided in a continuous range such as “7 to 195”, for example, the jackpot determination can be performed by comparing the range of the random number value, and thus the process is completed in a short time. However, in such comparison of ranges, the entire range becomes one random value, so there is no point in expanding the update range of random values.
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a control device for a gaming machine capable of expanding the update range of random numbers without causing any trouble in game control. It is said.

この目的を達成するために請求項1記載の遊技機の制御装置は、乱数値を所定の範囲で繰り返し更新する乱数カウンタと、その乱数カウンタで更新される乱数値に対する所定のデータを、その乱数値に関するアドレスに記憶すると共に、その乱数値に関するアドレスを入力して、その乱数値に対する前記所定のデータを出力する記憶手段と、その記憶手段から出力される前記所定のデータを所定のタイミングでラッチするラッチ手段と、そのラッチ手段にラッチされたデータに基づいて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備えている。
この請求項1記載の遊技機の制御装置によれば、乱数値は、乱数カウンタによって所定の範囲で繰り返し更新されており、その乱数値に関するアドレスは記憶手段へ出力され、その記憶手段から乱数値に対する所定のデータがラッチ手段へ出力される。所定の遊技価値を付与するか否かの判定契機が到来すると、記憶手段から出力されている前記所定のデータが、所定のタイミングで、ラッチ手段にラッチされ、そのラッチされたデータに基づいて、判定手段により、遊技者に対し所定の遊技価値を付与するか否かが判定される。
In order to achieve this object, a control device for a gaming machine according to claim 1 includes: a random number counter that repeatedly updates a random number value within a predetermined range; and predetermined data for the random number value that is updated by the random number counter. A memory means for storing an address relating to a numerical value, inputting an address relating to the random value, and outputting the predetermined data for the random value, and latching the predetermined data output from the storage means at a predetermined timing And a determination means for determining whether or not to give a predetermined game value to the player based on the data latched by the latch means.
According to the control device for a gaming machine according to claim 1, the random number value is repeatedly updated within a predetermined range by the random number counter, and an address relating to the random value is output to the storage means, and the random value is output from the storage means. Is output to the latch means. When an opportunity to determine whether or not to give a predetermined game value arrives, the predetermined data output from the storage means is latched by the latch means at a predetermined timing, and based on the latched data, The determination means determines whether or not to give a predetermined game value to the player.

本発明の遊技機の制御装置によれば、所定の遊技価値を付与するか否かの判定契機が到来すると、乱数値に対する所定のデータがラッチ手段にラッチされる。よって、そのラッチ手段にラッチされたデータに基づいて、所定の遊技価値を付与するか否かの判定を行うことができるので、該判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができる。従って、遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができるという効果がある。   According to the control device for a gaming machine of the present invention, when a timing for determining whether or not to give a predetermined game value comes, predetermined data for the random number value is latched by the latch means. Therefore, since it is possible to determine whether or not to give a predetermined game value based on the data latched by the latch means, the determination can be performed in a short time regardless of the size of the random number update range. It can be carried out. Therefore, there is an effect that the update range of the random number value can be expanded in order to prevent an illegal act using the “hanging board” or the like without hindering the game control.

本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。It is a front view of the game board of the pachinko game machine which is one Example of this invention. パチンコ遊技機の電気的構成を示したブロック図である。It is the block diagram which showed the electrical structure of the pachinko gaming machine. (a)は、比較ROMの1バイトの構成をビット毎に示した図であり、(b)は、大当たりビット及び高確率大当たりビットの状態による大当たり等の判定結果を示した図である。(A) is the figure which showed the structure of 1 byte of comparison ROM for every bit, (b) is the figure which showed judgment results, such as jackpot by the state of a jackpot bit and a high probability jackpot bit. 乱数カウンタによって更新される乱数値に基づいて、その乱数値に対するデータの取得(読み出し)方式を説明した図である。It is a figure explaining the acquisition (reading) system of the data with respect to the random value based on the random value updated by the random number counter. リセット割込処理を示したフローチャートである。It is the flowchart which showed the reset interruption process.

以下、本発明の好ましい実施例について、添付図面を参照して説明する。第1実施例では、遊技機の一例としてパチンコ遊技機、特に、第1種パチンコ遊技機を用いて説明する。なお、本発明を第3種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the first embodiment, description will be made using a pachinko gaming machine as an example of a gaming machine, in particular, a first type pachinko gaming machine. Note that it is naturally possible to use the present invention for the third kind pachinko gaming machine and other gaming machines.

図1は、パチンコ遊技機Pの遊技盤の正面図である。遊技盤1の周囲には、球が入賞することにより5個から15個の賞球が払い出される複数の入賞口2が設けられている。また、遊技盤1の中央には、複数種類の識別情報としての図柄などを表示する液晶(LCD)ディスプレイ3が設けられている。このLCDディスプレイ3の表示画面は横方向に3分割されており、3分割された各表示領域において、それぞれ図柄の変動表示が行われる。   FIG. 1 is a front view of the game board of the pachinko gaming machine P. Around the game board 1, there are provided a plurality of winning holes 2 through which 5 to 15 prize balls are paid out by winning a ball. In the center of the game board 1, a liquid crystal (LCD) display 3 for displaying symbols as a plurality of types of identification information is provided. The display screen of the LCD display 3 is divided into three in the horizontal direction, and in each of the three divided display areas, symbols are displayed in a variable manner.

LCDディスプレイ3の下方には、図柄作動口(第1種始動口)4が設けられている。球がこの図柄作動口4を通過することにより、前記したLCDディスプレイ3の変動表示が開始される。図柄作動口4の下方には、特定入賞口(大入賞口)5が設けられている。この特定入賞口5は、LCDディスプレイ3の変動後の表示結果が予め定められた図柄の組み合わせの1つと一致する場合に、大当たりとなって、球が入賞しやすいように所定時間(例えば、30秒経過するまで、あるいは、球が10個入賞するまで)開放される入賞口である。この特定入賞口5内には、Vゾーン5aが設けられており、特定入賞口5の開放中に、球がVゾーン5a内を通過すると、継続権が成立して、特定入賞口5の閉鎖後、再度、その特定入賞口5が所定時間(又は、特定入賞口5に球が所定個数入賞するまで)開放される。この特定入賞口5の開閉動作は、最高で16回(16ラウンド)繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態(特別遊技状態)である。   Below the LCD display 3, a symbol operation port (first type start port) 4 is provided. When the sphere passes through the symbol operating port 4, the above-described variation display on the LCD display 3 is started. Below the symbol operating port 4, a specific winning port (large winning port) 5 is provided. The specific winning opening 5 is a predetermined time (for example, 30 seconds) so that the ball is a big hit and the ball is easy to win when the display result after the fluctuation of the LCD display 3 matches one of the predetermined symbol combinations. It is a winning opening that is opened (until the second elapses or 10 balls are won). A V zone 5a is provided in the specific winning opening 5, and when the ball passes through the V zone 5a while the specific winning opening 5 is opened, a continuation right is established and the specific winning opening 5 is closed. Thereafter, the specific winning opening 5 is opened again for a predetermined time (or until a predetermined number of balls win the specific winning opening 5). The opening / closing operation of the specific winning opening 5 can be repeated up to 16 times (16 rounds), and the state in which the opening / closing operation can be performed is a state in which a predetermined game value is given (special game state). is there.

図2は、かかるパチンコ遊技機Pの電気的構成を示したブロック図である。パチンコ遊技機Pの主制御基板Cは、8.192MHzの動作クロック11aに基づいて動作するMPU11と、そのMPU11によって実行される各種の制御プログラムや固定値データを記憶したROM12と、制御プログラムの実行時に各種のデータ等を一時的に記憶するためのメモリであるRAM13と、7.15909MHzのクロック14aから出力されるクロックパルスの立ち下がり毎にカウントアップを行う16ビットの乱数カウンタ14と、その乱数カウンタ14でカウントされる乱数値に対する所定のデータ、即ちその乱数値が大当たりであるか否か等のデータを記憶する比較ROM17と、その比較ROM17から出力されるデータ(乱数値に対する所定のデータ)をラッチするための8ビットのラッチレジスタ19と、入出力ポート16とを備えている。なお、図5のフローチャートに示すプログラムは、制御プログラムの一部としてROM12内に記憶されている。   FIG. 2 is a block diagram showing an electrical configuration of the pachinko gaming machine P. As shown in FIG. The main control board C of the pachinko gaming machine P includes an MPU 11 that operates based on an operation clock 11a of 8.192 MHz, a ROM 12 that stores various control programs and fixed value data executed by the MPU 11, and an execution of the control program A RAM 13 which is a memory for temporarily storing various data sometimes, a 16-bit random number counter 14 which counts up at every falling edge of a clock pulse output from a 7.15909 MHz clock 14a, and its random number Comparison ROM 17 that stores predetermined data for the random value counted by the counter 14, that is, whether or not the random value is a big hit, and data output from the comparison ROM 17 (predetermined data for the random value) 8-bit latch register 19 for latching And an input and output port 16. The program shown in the flowchart of FIG. 5 is stored in the ROM 12 as a part of the control program.

乱数カウンタ14は、7.15909MHzのクロック14aから出力されるクロックパルスの立ち下がり毎に、1カウントずつカウントアップを行う16ビットカウンタである。この乱数カウンタ14により、ソフト制御では到底追従することができない高速な速度で、乱数値が「0〜65535」の範囲で常時更新されており、その更新された乱数値は、常時、アドレスデータとして比較ROM17へ出力されている。乱数カウンタ14は、MPU11のアドレス空間には配置されていないので、MPU11から乱数カウンタ14のカウント値をリードすることはできない。また、乱数カウンタ14のカウント値(乱数値)は、電源の投入時において初期化されず、電源投入時における不定値からカウントアップを開始する。よって、「ぶら下げ基板」では、乱数カウンタ14の不定な初期値を把握することができないので、乱数カウンタ14のカウント値、即ち乱数値を把握することができない。   The random number counter 14 is a 16-bit counter that counts up one count at each falling edge of the clock pulse output from the 7.15909 MHz clock 14a. By this random number counter 14, the random number value is constantly updated in a range of “0 to 65535” at a high speed that can hardly be followed by software control. The updated random number value is always used as address data. It is output to the comparison ROM 17. Since the random number counter 14 is not arranged in the address space of the MPU 11, the count value of the random number counter 14 cannot be read from the MPU 11. In addition, the count value (random number value) of the random number counter 14 is not initialized when the power is turned on, and starts counting up from an indefinite value when the power is turned on. Therefore, the “hanging board” cannot grasp the indefinite initial value of the random number counter 14, and therefore cannot grasp the count value of the random number counter 14, that is, the random number value.

ここで、MPU11の動作クロック11aと、乱数カウンタ14のクロック14aとの関係について説明する。MPU11の動作クロック11aは、周波数8.192MHzであるので、16,384クロックで、主制御基板Cで実行されるリセット割込処理の2msの間隔を得ることができる。一方、乱数カウンタ14のクロック14aは、周波数7.15909MHzであるので、リセット割込処理の2msの間隔を得ることができない。詳細には、14,318クロックでは、1.99997485714msとなって2msに満たず、それよりも1クロック多い14,319クロックでは、2.000114539697msとなって2msを超えてしまう。   Here, the relationship between the operation clock 11a of the MPU 11 and the clock 14a of the random number counter 14 will be described. Since the operation clock 11a of the MPU 11 has a frequency of 8.192 MHz, it is possible to obtain an interval of 2 ms for the reset interrupt processing executed by the main control board C with 16,384 clocks. On the other hand, since the clock 14a of the random number counter 14 has a frequency of 7.15909 MHz, an interval of 2 ms for the reset interrupt process cannot be obtained. Specifically, at 14,318 clocks, 1.99997485714 ms, which is less than 2 ms, and at 14,319 clocks, which is one clock higher than that, 2.000114539697 ms, exceeding 2 ms.

パチンコ遊技機Pの遊技の制御は、主制御基板Cによって2ms毎に行われるのに対し、大当たりを決定する乱数カウンタ14による乱数値の更新は、2msの間隔を得られない7.15909MHzのクロック14aで行われるので、不正行為を働く「ぶら下げ基板」が、主制御基板Cに同期して動作する場合には、乱数カウンタ14のカウント値(乱数値)を把握することができず、逆に、乱数カウンタ14に同期して動作する場合には、主制御基板Cに同期して動作することができない。従って、「ぶら下げ基板」から大当たりの発生タイミングに合わせて図柄作動口4の通過信号をパチンコ遊技機Pの主制御基板Cへ出力することはできないので、「ぶら下げ基板」を用いた不正行為を防止することができる。   While the game control of the pachinko gaming machine P is performed every 2 ms by the main control board C, the update of the random number value by the random number counter 14 that determines the jackpot cannot obtain the 2 ms interval 7.15909 MHz clock 14a, when the “hanging board” that acts illegally operates in synchronization with the main control board C, the count value (random number value) of the random number counter 14 cannot be grasped. When operating in synchronization with the random number counter 14, it cannot operate in synchronization with the main control board C. Therefore, since the passing signal of the symbol operating port 4 cannot be output from the “hanging board” to the main control board C of the pachinko gaming machine P in accordance with the occurrence timing of the jackpot, illegal acts using the “hanging board” are prevented. can do.

比較ROM17は、乱数カウンタ14で更新される乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否か等のデータを乱数値毎に記憶するメモリであり、乱数カウンタ14の更新範囲分の64Kバイトのサイズを備えている。乱数値に対するデータは、各乱数値に対して1バイトずつ設けられており、乱数値が示す比較ROMのアドレスに記憶されている。このため比較ROM17は、「0000h〜0FFFFh」の大きなアドレス空間を専有するが、MPU11がアクセス可能なアドレス空間(メモリアドレス空間及びI/Oアドレス空間)とは別のアドレス空間に配置されているので、比較ROM17が64Kバイトの大きなサイズを有していても、その比較ROM17でMPU11の64Kバイトのアドレス空間を専有することがなく、MPU11のアドレス空間を有効に使用することができる。   The comparison ROM 17 is a memory that stores predetermined data for the random number value updated by the random number counter 14, that is, data such as whether or not the random number value is a big hit, for each random value, and the update range of the random number counter 14. It has a size of 64K bytes per minute. The data for the random value is provided for each random value by one byte and is stored at the address of the comparison ROM indicated by the random value. Therefore, the comparison ROM 17 occupies a large address space of “0000h to 0FFFFh”, but is arranged in an address space different from the address space (memory address space and I / O address space) accessible by the MPU 11. Even if the comparison ROM 17 has a large size of 64K bytes, the comparison ROM 17 does not occupy the 64K byte address space of the MPU 11, and the MPU 11 address space can be used effectively.

なお、比較ROM17は、そのリード端子RDバーが接地されて、常時、リード状態(アクティブ)にされている。前記した通り、乱数カウンタ14のカウント値(乱数値)は、アドレスデータとして、常時、比較ROM17へ出力されているので、比較ROM17からは、常時、乱数カウンタ14のカウント値(乱数値)に対するデータが出力されている。   The comparison ROM 17 is always in a lead state (active) with its lead terminal RD bar grounded. As described above, the count value (random number value) of the random number counter 14 is always output to the comparison ROM 17 as address data. Therefore, the comparison ROM 17 always provides data for the count value (random number value) of the random number counter 14. Is output.

ラッチレジスタ19は、比較ROM17から出力される8ビットの乱数値に対するデータ(その乱数値が大当たりであるか否かのデータ)を、所定のタイミングでラッチするためのものである。このラッチレジスタ19は、MPU11がアクセス可能なメモリアドレス空間に配置されており、アドレスバス及びデータバスで構成されるバスライン15をMPU11、ROM12及びRAM13と共用している。なお、ラッチを行う所定のタイミングとしては、本実施例では、MPU11がラッチレジスタ19の値をリードするタイミングとしているが、これに代えて、例えば、球が第1種始動口(図柄作動口)4を通過するタイミングとしても良い。この場合、球が第1種始動口4を通過したか否かを検出するためのスイッチの出力信号をラッチレジスタ19へ入力し、その信号に応じて、ラッチさせるのである。   The latch register 19 is for latching data corresponding to an 8-bit random value output from the comparison ROM 17 (data indicating whether or not the random value is a big hit) at a predetermined timing. The latch register 19 is disposed in a memory address space accessible by the MPU 11, and shares a bus line 15 including an address bus and a data bus with the MPU 11, the ROM 12, and the RAM 13. In this embodiment, the predetermined timing for latching is the timing at which the MPU 11 reads the value of the latch register 19, but instead, for example, a ball is the first type starting port (design operating port). It is also possible to set the timing of passing through 4. In this case, an output signal of a switch for detecting whether or not the ball has passed through the first type start port 4 is input to the latch register 19 and is latched according to the signal.

図3(a)は、比較ROM17の1バイトのデータの構成をビット毎に示した図である。図3(a)に示すように、比較ROM17の0ビット目は大当たりビットx(17a)、1ビット目は高確率大当たりビットy(17b)に、それぞれ割り当てられている。これら各ビット17a,17bの状態により、図3(b)に示すように大当たりが判定される。即ち、大当たりビットx(17a)が「0」である場合には、高確率大当たりビットy(17b)の状態に拘わらず、ハズレである(17d)。大当たりビットx(17a)が「0」である場合に、高確率大当たりビットy(17b)が「1」という設定は存在しない(17e)。一方、大当たりビットx(17a)が「1」である場合には、高確率大当たりビットy(17b)が「0」であれば大当たりであり(17f)、高確率大当たりビットy(17b)が「1」であれば高確率大当たりである(17g)。   FIG. 3A is a diagram showing the configuration of 1-byte data in the comparison ROM 17 for each bit. As shown in FIG. 3A, the 0th bit of the comparison ROM 17 is assigned to the jackpot bit x (17a), and the first bit is assigned to the high probability jackpot bit y (17b). Depending on the state of each of these bits 17a and 17b, the big hit is determined as shown in FIG. That is, when the jackpot bit x (17a) is “0”, it is a loss (17d) regardless of the state of the high probability jackpot bit y (17b). When the jackpot bit x (17a) is “0”, there is no setting that the high probability jackpot bit y (17b) is “1” (17e). On the other hand, when the jackpot bit x (17a) is “1”, if the high probability jackpot bit y (17b) is “0”, it is a jackpot (17f), and the high probability jackpot bit y (17b) is “ If it is “1”, it is a high probability jackpot (17 g).

ここで、図4を参照して、比較ROM17に記憶される乱数値に対する所定のデータ、即ち、乱数値が大当たりであるか否かのデータの取得(読み出し)方式について説明する。   Here, with reference to FIG. 4, a method for acquiring (reading) predetermined data for a random number value stored in the comparison ROM 17, that is, data for determining whether or not the random value is a jackpot will be described.

クロック14aから7.15909MHzのクロックパルスが乱数カウンタ14へ絶えず出力されており(41)、乱数カウンタ14では、その立ち下がりパルスを入力する毎に、1カウントずつ乱数値を「0〜65535」の範囲で更新する。更新された16ビットの乱数値は、乱数カウンタ14から比較ROM17へアドレスデータとして出力される(42)。比較ROM17のリード端子RDバーは接地されているので(43)、比較ROM17は常にリード状態(アクティブ)にされている。よって、乱数カウンタ14から比較ROM17へ、乱数値がアドレスデータとして出力される毎に、その乱数値が示すアドレスに記憶されるデータ、即ちその乱数値に対するデータ(図3参照)が、比較ROM17からラッチレジスタ19へ出力される(44)。   A clock pulse of 7.15909 MHz is continuously output from the clock 14a to the random number counter 14 (41). Each time the falling pulse is input, the random number counter 14 sets the random value to “0 to 65535” by one count. Update with a range. The updated 16-bit random number value is output as address data from the random number counter 14 to the comparison ROM 17 (42). Since the lead terminal RD bar of the comparison ROM 17 is grounded (43), the comparison ROM 17 is always in a read state (active). Therefore, every time a random value is output as address data from the random number counter 14 to the comparison ROM 17, data stored at the address indicated by the random value, that is, data corresponding to the random value (see FIG. 3) is transferred from the comparison ROM 17. It is output to the latch register 19 (44).

球が第1種始動口4を通過すると、大当たりの判定のために、MPU11によってラッチレジスタ19の値がリードされる。このリード命令に応じて(45)、比較ROM17から出力されている乱数値に対するデータがラッチレジスタ19にラッチされ、MPU11に読み込まれる(46)。これにより、乱数値に対するデータがMPU11に取得される(読み出される)。   When the ball passes through the first type start port 4, the value of the latch register 19 is read by the MPU 11 in order to determine the jackpot. In response to this read command (45), the data for the random number value output from the comparison ROM 17 is latched in the latch register 19 and read into the MPU 11 (46). Thereby, the data for the random value is acquired (read) by the MPU 11.

図2に示すように、これらMPU11、ROM12、RAM13、ラッチレジスタ19は、バスライン15を介して互いに接続されており、バスライン15は、また、入出力ポート16にも接続されている。この入出力ポート16は、表示用制御基板Dや他の入出力装置20と接続されている。主制御基板Cは、入出力ポート16を介して、表示用制御基板Dや他の入出力装置20へ各種コマンドを送信し、それら各装置を制御する。なお、主制御基板Cと表示用制御基板Dとの接続は、入力および出力が固定的な2つのバッファ(インバータゲート)18,28を介して行われている。よって、主制御基板Cと表示用制御基板Dとの間におけるコマンドの送受信は、主制御基板Cから表示用制御基板Dへの一方向にのみ行われ、表示用制御基板Dから主制御基板Cへコマンド等を送信することはできない。   As shown in FIG. 2, the MPU 11, ROM 12, RAM 13, and latch register 19 are connected to each other via a bus line 15, and the bus line 15 is also connected to an input / output port 16. The input / output port 16 is connected to the display control board D and other input / output devices 20. The main control board C transmits various commands to the display control board D and other input / output devices 20 through the input / output port 16 to control these devices. The main control board C and the display control board D are connected via two buffers (inverter gates) 18 and 28 with fixed inputs and outputs. Therefore, transmission / reception of commands between the main control board C and the display control board D is performed only in one direction from the main control board C to the display control board D, and from the display control board D to the main control board C. You cannot send commands to

表示用制御基板Dは、MPU21と、プログラムROM22と、ワークRAM23と、ビデオRAM24と、キャラクタROM25と、画像コントローラ26と、入力ポート29と、出力ポート27とを備えている。入力ポート29の入力にはインバータゲート28の出力が接続され、その入力ポート29の出力は、MPU21、プログラムROM22、ワークRAM23を接続するバスラインと接続されている。また、出力ポート27の入力には画像コントローラ26が接続され、その出力ポート27の出力にはLCDディスプレイ3が接続されている。   The display control board D includes an MPU 21, a program ROM 22, a work RAM 23, a video RAM 24, a character ROM 25, an image controller 26, an input port 29, and an output port 27. The output of the inverter gate 28 is connected to the input of the input port 29, and the output of the input port 29 is connected to a bus line connecting the MPU 21, the program ROM 22, and the work RAM 23. An image controller 26 is connected to the input of the output port 27, and the LCD display 3 is connected to the output of the output port 27.

表示用制御基板DのMPU21は、主制御基板Cから送信される制御用コマンドに基づいて、LCDディスプレイ3の(変動)表示を制御するためのものであり、プログラムROM22には、このMPU21により実行される各種の制御プログラムが記憶されている。ワークRAM23は、MPU21によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。   The MPU 21 of the display control board D is for controlling the (variation) display of the LCD display 3 based on the control command transmitted from the main control board C. The program ROM 22 is executed by the MPU 21. Various control programs to be executed are stored. The work RAM 23 is a memory in which work data used when the MPU 21 executes a program is stored.

ビデオRAM24は、LCDディスプレイ3に表示されるデータが記憶されるメモリであり、このビデオRAM24の内容を書き換えることにより、LCDディスプレイ3の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオRAM24の内容が書き換えられることにより行われる。キャラクタROM25は、LCDディスプレイ3に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ26は、MPU21、ビデオRAM24、出力ポート27のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオRAM24に記憶される表示データをキャラクタROM25を参照して所定のタイミングでLCDディスプレイ3に表示させるものである。   The video RAM 24 is a memory for storing data to be displayed on the LCD display 3, and the display content of the LCD display 3 is changed by rewriting the content of the video RAM 24. That is, the variable display of the symbols in each display area is performed by rewriting the contents of the video RAM 24. The character ROM 25 is a memory for storing character data such as symbols displayed on the LCD display 3. The image controller 26 adjusts the timing of each of the MPU 21, the video RAM 24, and the output port 27, intervenes in reading and writing data, and displays the display data stored in the video RAM 24 at a predetermined timing with reference to the character ROM 25. This is displayed on the display 3.

次に、図5を参照して、主制御基板Cで行われるリセット割込処理について説明する。図5は、主制御基板Cで2ms毎に実行されるリセット割込処理のフローチャートである。このリセット割込処理では、まず、その処理が電源投入後、最初に実行された処理であるか否かを調べ(S1)、最初に実行された処理であれば(S1:Yes)、RAM13の内容を一旦「0」クリアした後に初期値を設定する等といった初期化処理を実行する(S2)。S2の処理の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。   Next, with reference to FIG. 5, the reset interrupt process performed on the main control board C will be described. FIG. 5 is a flowchart of a reset interrupt process executed every 2 ms on the main control board C. In this reset interrupt process, first, it is checked whether or not the process is the first process executed after power-on (S1). If it is the first process executed (S1: Yes), the RAM 13 Initialization processing such as setting the initial value after the content is once cleared to “0” is executed (S2). After execution of the process of S2, the execution of the process waits until the next reset interrupt process occurs.

S1の処理において電源投入後2回目以降に実行されたリセット割込処理であると判断された場合には(S1:No)、S3〜S9の各処理によってパチンコ遊技機Pの遊技の制御が行われる。遊技の制御では、まず、球が第1種始動口(図柄作動口)4を通過したか否かを調べ(S3)、球が第1種始動口(図柄作動口)4を通過していれば(S3:Yes)、大当たりか否かの判定を行うために、S4〜S8の各処理を実行する。   If it is determined in the process of S1 that the reset interrupt process is executed for the second time and after the power is turned on (S1: No), the game of the pachinko gaming machine P is controlled by each process of S3 to S9. Is called. In the control of the game, first, it is checked whether or not the ball has passed the first type starting port (symbol operating port) 4 (S3), and the ball has passed the first type starting port (symbol operating port) 4. If it is (S3: Yes), each process of S4-S8 is performed in order to determine whether it is a big hit.

まず、MPU11によってラッチレジスタ19の値をリードし(図4の45)、そのリードした値をMPU11の内部レジスタであるBレジスタへ書き込む(S4)。図4を参照して説明した通り、MPU11がラッチレジスタ19の値をリードすることによって、乱数カウンタ14によってカウントされている乱数値に対するデータ、即ち乱数値が大当たりか否かを示すデータが、ラッチレジスタ19にラッチされ(図4の44)、そのデータがMPU11にリードされる(図4の46)。よって、MPU11によってラッチレジスタ19の値をリードし、そのリードした値をBレジスタへ書き込むことにより、その乱数値に対するデータをBレジスタへ読み込むことができる。   First, the value of the latch register 19 is read by the MPU 11 (45 in FIG. 4), and the read value is written to the B register which is an internal register of the MPU 11 (S4). As described with reference to FIG. 4, when the MPU 11 reads the value of the latch register 19, the data for the random number counted by the random number counter 14, that is, the data indicating whether or not the random number is a big hit is latched. The data is latched by the register 19 (44 in FIG. 4), and the data is read to the MPU 11 (46 in FIG. 4). Therefore, by reading the value of the latch register 19 by the MPU 11 and writing the read value to the B register, the data for the random value can be read into the B register.

乱数値に対するデータをBレジスタへ読み込んだ後は、そのBレジスタの大当たりビットx(17a)の状態を調べる(S5)。大当たりビットx(17a)が「1」であれば(S5:Yes)、大当たりの発生であるので、かかる場合には、更に、高確率大当たりビットy(17b)の状態を調べて(S6)、その大当たりが高確率大当たりであるか否かを判定する。即ち、高確率大当たりビットy(17b)が「1」であれば(S6:Yes)、高確率大当たりの発生であるので高確率大当たり処理を実行し(S7)、逆に、高確率大当たりビットy(17b)が「0」であれば(S6:No)、通常の大当たりの発生であるので大当たり処理を実行する(S8)。また、S5の処理において、大当たりビットx(17a)が「0」であれば(S5:No)、大当たりの発生ではないので、S6〜S8の各処理をスキップして、処理をS9へ移行する。   After the data for the random value is read into the B register, the state of the jackpot bit x (17a) of the B register is checked (S5). If the jackpot bit x (17a) is “1” (S5: Yes), it is a jackpot occurrence. In this case, the state of the high probability jackpot bit y (17b) is further examined (S6), It is determined whether or not the jackpot is a high probability jackpot. That is, if the high-probability jackpot bit y (17b) is “1” (S6: Yes), the high-probability jackpot processing is executed because the high-probability jackpot is generated (S7). If (17b) is “0” (S6: No), the jackpot processing is executed (S8) because it is a normal jackpot occurrence. In the process of S5, if the jackpot bit x (17a) is “0” (S5: No), it is not a jackpot, so the processes of S6 to S8 are skipped and the process proceeds to S9. .

なお、S9の処理では、主制御基板Cにおいて遊技の進行を制御するための各処理(S9)を実行し、その各処理(S9)の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。   In the process of S9, each process (S9) for controlling the progress of the game is executed on the main control board C, and after the execution of each process (S9), until the next reset interrupt process occurs. Wait for processing to execute.

以上説明したように、本実施例のパチンコ遊技機Pによれば、大当たり等の判定契機が到来した場合には、単に、ラッチレジスタ19の値をリードするだけで、乱数カウンタ14によって更新されている乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否かのデータを、MPU11へ読み込むことができる。大当たり等の判定は、かかるデータに基づいて行うことができるので、該判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができる。従って、パチンコ遊技機Pの遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができる。   As described above, according to the pachinko gaming machine P of the present embodiment, when a determination trigger such as a jackpot arrives, the value is simply updated by the random number counter 14 simply by reading the value of the latch register 19. Predetermined data for a random number value, that is, data indicating whether or not the random value is a big hit can be read into the MPU 11. Since the determination such as the big hit can be performed based on such data, the determination can be performed in a short time regardless of the size of the update range of the random number value. Therefore, the update range of the random number value can be expanded in order to prevent fraud using the “hanging board” or the like without hindering the game control of the pachinko gaming machine P.

なお、本実施例においては、請求項1記載の判定手段としてはS5〜S8の各処理が該当する。   In the present embodiment, the determination means described in claim 1 corresponds to the processes of S5 to S8.

以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。   The present invention has been described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various improvements and modifications can be easily made without departing from the spirit of the present invention. It can be guessed.

例えば、本実施例では、乱数カウンタ14、比較ROM17及びラッチレジスタ19は、それぞれMPU11と別体に構成されたが、これらをMPU11と一体に、即ち、MPU11に内蔵して構成しても良い。これらをMPU11に内蔵すれば、比較ROM17やラッチレジスタ19を不正なものに交換することができなくなるので、不正行為の防止効果を一層向上することができる。   For example, in this embodiment, the random number counter 14, the comparison ROM 17, and the latch register 19 are configured separately from the MPU 11, but may be configured integrally with the MPU 11, that is, built in the MPU 11. If these are built in the MPU 11, the comparison ROM 17 and the latch register 19 cannot be exchanged for illegal ones, so that the effect of preventing illegal acts can be further improved.

また、ラッチレジスタ19は、MPU11のメモリアドレス上に配置されたが、これをMPU11のI/Oアドレス上に配置するようにしても良い。かかる場合には、ラッチレジスタ19へのアクセスは、入出力ポート16を介して行われる。なお、かかる場合には、当然のことながら、ラッチレジスタ19を入出力ポート16に内蔵しても良い。   Further, although the latch register 19 is arranged on the memory address of the MPU 11, it may be arranged on the I / O address of the MPU 11. In such a case, access to the latch register 19 is performed via the input / output port 16. In such a case, as a matter of course, the latch register 19 may be built in the input / output port 16.

更に、乱数カウンタ14のクロック14aの周波数と、MPU11のクロック11aの周波数とを同期させても良い。かかる場合には、「ぶら下げ基板」対策としての効果は若干薄れるものの、MPU11がラッチレジスタ19をリードする場合のタイミング調整を簡素化できるので、その分、回路コストを低減することができるのである。   Further, the frequency of the clock 14a of the random number counter 14 and the frequency of the clock 11a of the MPU 11 may be synchronized. In such a case, although the effect as a countermeasure against the “hanging board” is slightly diminished, the timing adjustment when the MPU 11 reads the latch register 19 can be simplified, so that the circuit cost can be reduced accordingly.

以下に本発明の変形例を示す。請求項1記載の遊技機の制御装置において、遊技の制御を行うMPUを備え、前記乱数カウンタと前記記憶手段と前記ラッチ手段とは、そのMPUに内蔵されていることを特徴とする遊技機の制御装置1。これらをMPUに内蔵して1チップ化することにより、所定の遊技価値(例えば、大当たり)を不当に発生させるために、記憶手段やラッチ手段を不正なものに交換する行為を防止することができる。例えば、不正な記憶手段としては大当たりのデータばかりを記憶させたものがあり、また、不正なラッチ手段としては大当たりのデータしか出力しないようにしたものがある。   The modification of this invention is shown below. 2. The gaming machine control device according to claim 1, further comprising an MPU that controls the game, wherein the random number counter, the storage unit, and the latch unit are built in the MPU. Control device 1. By incorporating these into the MPU and making them into one chip, it is possible to prevent the act of exchanging the storage means and the latch means with unauthorized ones in order to illegally generate a predetermined game value (for example, jackpot) . For example, some illegal storage means store only jackpot data, and some illegal latch means output only jackpot data.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1において、遊技の制御を行うMPUを備え、前記乱数カウンタ及び前記記憶手段は、前記MPUがアクセス可能なアドレス空間以外の空間に配置されていることを特徴とする遊技機の制御装置2。よって、MPUがアクセス可能なアドレス空間(メモリアドレス空間およびI/Oアドレス空間を含む)を有効に使用することができる。   2. The gaming machine control device according to claim 1, or the gaming machine control device 1, comprising an MPU for controlling a game, wherein the random number counter and the storage means are spaces other than an address space accessible by the MPU. A control device 2 for a gaming machine, which is arranged in Therefore, the address space (including the memory address space and the I / O address space) accessible by the MPU can be used effectively.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1若しくは2において、前記乱数カウンタは前記乱数値に関するアドレスを前記記憶手段へ常時出力すると共に、前記記憶手段は、前記乱数カウンタの乱数値に関するアドレスを常時入力して、その乱数値に対する前記所定のデータを常時出力することを特徴とする遊技機の制御装置3。   2. The gaming machine control device according to claim 1, or the gaming machine control device 1 or 2, wherein the random number counter constantly outputs an address related to the random number value to the storage unit, and the storage unit includes the random number counter. 2. A control device 3 for a gaming machine, wherein an address related to the random number is always input and the predetermined data for the random value is always output.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1から3のいずれかにおいて、前記読出手段によって読み出される前記記憶手段のデータには、大当たりの発生の有無を示す大当たりビットが設けられていることを特徴とする遊技機の制御装置4。大当たりビットの状態により大当たりの発生の有無が判定される。   4. The gaming machine control device according to claim 1, or the gaming machine control devices 1 to 3, wherein the data of the storage means read by the reading means includes a jackpot bit indicating whether or not a jackpot has occurred. A control device 4 for a gaming machine, which is provided. The presence or absence of a jackpot is determined based on the status of the jackpot bit.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1から4のいずれかにおいて、前記乱数カウンタの更新は、ソフト制御ではカウント値の更新が追従できない高速パルスにより行われることを特徴とする遊技機の制御装置5。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタに追従させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。   2. The gaming machine control device according to claim 1, or the gaming machine control devices 1 to 4, wherein the random number counter is updated by a high-speed pulse that cannot be updated by a software control. A game machine control device 5 as a feature. Therefore, in the software control using the “hanging board” or the like, the count value cannot be updated by following the random number counter, so that it is impossible to grasp the random value using the “hanging board” or the like.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1から5のいずれかにおいて、遊技の制御を行うMPUを備え、前記乱数カウンタによるカウント値の更新は、そのMPUの動作クロックと非同期のクロックにより行われることを特徴とする遊技機の制御装置6。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタの更新に同期させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。加えて、かかる乱数カウンタのカウント値を更新するクロックが、ソフト制御ではそのカウント値の更新を追従できないほどの高速なクロックであれば、「ぶら下げ基板」等のソフト制御による乱数値の把握を一層困難なものとすることができる。   2. The gaming machine control device according to claim 1, or the gaming machine control device 1 to 5, further comprising an MPU that controls the game, and updating the count value by the random number counter is an operation clock of the MPU. A game machine control device 6, which is performed by an asynchronous clock. Therefore, in the software control using the “hanging board” or the like, the count value cannot be updated in synchronization with the update of the random number counter, so that it is impossible to grasp the random number value using the “hanging board” or the like. In addition, if the clock for updating the count value of the random number counter is a clock that is too fast to follow the update of the count value by software control, it will be possible to further grasp the random number value by software control such as “hanging board”. Can be difficult.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1から6のいずれかにおいて、前記乱数カウンタは、遊技の制御状態に応じて非等間隔に絶えず出力される信号によりカウント値の更新を行うことを特徴とする遊技機の制御装置7。よって、乱数カウンタの更新は非等間隔に絶えず行われるので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。   2. The gaming machine control device according to claim 1, or the gaming machine control devices 1 to 6, wherein the random number counter is counted by a signal that is continuously output at non-uniform intervals according to a game control state. The game machine control device 7 is characterized in that the update is performed. Therefore, since the random number counter is constantly updated at non-uniform intervals, it is possible to make it impossible to grasp the random number value by the “hanging board” or the like.

請求項1記載の遊技機の制御装置、又は、遊技機の制御装置1から7のいずれかにおいて、遊技の制御を行うMPUを備え、前記乱数カウンタは、そのMPUから出力されるM1信号、メモリ・リクエスト信号、IOリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウエイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも1本のアドレスバスの信号、または、少なくとも1本のデータバスの信号のうち、いずれかの信号に基づいてカウント値を更新することを特徴とする遊技機の制御装置8。これらの信号は、遊技の制御状態に応じて、いずれも非等間隔に絶えず出力されるので、該信号の発生回路を別途設ける必要がなく、回路コストを低減することができる。なお、前記した信号のうち、いくつかの信号を組み合わせて使用しても良い。   2. The gaming machine control device according to claim 1, or the gaming machine control devices 1 to 7, further comprising an MPU for controlling a game, wherein the random number counter includes an M1 signal output from the MPU, a memory Request signal, IO request signal, read signal, write signal, refresh signal, wait signal, bus request signal, bus acknowledge signal, at least one address bus signal, or at least one data bus signal A gaming machine control device 8 that updates a count value based on any one of the signals. Since these signals are constantly output at non-uniform intervals according to the control state of the game, it is not necessary to provide a separate circuit for generating the signals, and the circuit cost can be reduced. In addition, you may use combining several signals among the above-mentioned signals.

請求項1記載の遊技機の制御装置、遊技機の制御装置1から8のいずれかにおいて、前記乱数カウンタによる乱数値の更新は不定値から開始されることを特徴とする遊技機の制御装置9。例えば、電源投入時において、乱数カウンタのカウント値である乱数値の初期化を行わず、電源投入時における不定値から乱数値の更新を行うことにより、「ぶら下げ基板」等による乱数値の把握を困難なものとすることができる。   2. The gaming machine control device according to claim 1, wherein the random number value is updated by the random number counter from an indefinite value. . For example, when the power is turned on, the random number that is the count value of the random number counter is not initialized, and the random number is updated from the indeterminate value at the time of turning on the power. Can be difficult.

3 液晶(LCD)ディスプレイ
11 主制御基板のMPU
11a MPUの動作クロック
14 乱数カウンタ
14a 乱数カウンタの動作クロック
17 比較ROM(記憶手段)
17a 大当たりビット
17b 高確率大当たりビット
19 ラッチレジスタ(ラッチ手段)
C 主制御基板(遊技機の制御装置)
D 表示用制御基板
P パチンコ遊技機(遊技機)
3 Liquid crystal display 11 Main control board MPU
11a MPU operation clock 14 Random number counter 14a Random number counter operation clock 17 Comparison ROM (storage means)
17a jackpot bit 17b high probability jackpot bit 19 latch register (latch means)
C Main control board (control device for gaming machines)
D Display control board P Pachinko machine (game machine)

Claims (1)

乱数値を所定の範囲で繰り返し更新する乱数カウンタと、
その乱数カウンタで更新される乱数値に対する所定のデータを、その乱数値に関するアドレスに記憶すると共に、その乱数値に関するアドレスを入力して、その乱数値に対する前記所定のデータを出力する記憶手段と、
その記憶手段から出力される前記所定のデータを所定のタイミングでラッチするラッチ手段と、
そのラッチ手段にラッチされたデータに基づいて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備えていることを特徴とする遊技機の制御装置。
A random number counter that repeatedly updates a random value within a predetermined range;
Storage means for storing predetermined data for a random value updated by the random number counter at an address related to the random value, inputting an address related to the random value, and outputting the predetermined data for the random value;
Latch means for latching the predetermined data output from the storage means at a predetermined timing;
A control device for a gaming machine, comprising: determination means for determining whether or not to give a predetermined game value to a player based on data latched by the latch means.
JP2010008523A 2010-01-18 2010-01-18 Game machine Expired - Fee Related JP5083333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010008523A JP5083333B2 (en) 2010-01-18 2010-01-18 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010008523A JP5083333B2 (en) 2010-01-18 2010-01-18 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000028585A Division JP4644896B2 (en) 2000-02-07 2000-02-07 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012153882A Division JP5637184B2 (en) 2012-07-09 2012-07-09 Game machine

Publications (2)

Publication Number Publication Date
JP2010082474A true JP2010082474A (en) 2010-04-15
JP5083333B2 JP5083333B2 (en) 2012-11-28

Family

ID=42246967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008523A Expired - Fee Related JP5083333B2 (en) 2010-01-18 2010-01-18 Game machine

Country Status (1)

Country Link
JP (1) JP5083333B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223978A (en) * 1988-07-12 1990-01-26 Sanyo Bussan Kk Pinball machine
JPH07124296A (en) * 1993-10-29 1995-05-16 Sammy Ind Co Ltd Random number generation structure for game machine
JPH07303736A (en) * 1994-05-12 1995-11-21 Sanyo Bussan Kk Winning deciding device
JPH1170260A (en) * 1997-06-24 1999-03-16 Sanyo Bussan Kk Random number generator circuit for game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223978A (en) * 1988-07-12 1990-01-26 Sanyo Bussan Kk Pinball machine
JPH07124296A (en) * 1993-10-29 1995-05-16 Sammy Ind Co Ltd Random number generation structure for game machine
JPH07303736A (en) * 1994-05-12 1995-11-21 Sanyo Bussan Kk Winning deciding device
JPH1170260A (en) * 1997-06-24 1999-03-16 Sanyo Bussan Kk Random number generator circuit for game machine

Also Published As

Publication number Publication date
JP5083333B2 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP3887953B2 (en) Game machine
JP3885367B2 (en) Random number generation circuit and gaming machine including the random number generation circuit
JP4644897B2 (en) Game machine
JPH1170254A (en) Pachinko game machine
JPH1170252A (en) Pachinko game machine
JP3888221B2 (en) CONTROL DEVICE AND GAME MACHINE HAVING THE CONTROL DEVICE
JP4644896B2 (en) Game machine
JPH1170256A (en) Pachinko game machine
JP5637184B2 (en) Game machine
JP5083333B2 (en) Game machine
JP5741724B2 (en) Game machine
JP5741725B2 (en) Game machine
JP5637185B2 (en) Game machine
JP5083334B2 (en) Game machine
JP5812129B2 (en) Game machine
JP5812130B2 (en) Game machine
JP3885654B2 (en) Game machine
JP2000167212A (en) Pachinko game machine
JP3823872B2 (en) Bullet ball machine
JP2004008807A (en) Control device of game machine
JPH119789A (en) Pachinko game machine
KR100544910B1 (en) A control apparatus for a game machine
JP3885363B2 (en) Bullet ball machine
JP3812490B2 (en) Bullet ball machine
JP4411868B2 (en) Control device for ball game machine and ball game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5083333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees