JP2010073782A - Method of heat-treating semiconductor wafer - Google Patents

Method of heat-treating semiconductor wafer Download PDF

Info

Publication number
JP2010073782A
JP2010073782A JP2008237682A JP2008237682A JP2010073782A JP 2010073782 A JP2010073782 A JP 2010073782A JP 2008237682 A JP2008237682 A JP 2008237682A JP 2008237682 A JP2008237682 A JP 2008237682A JP 2010073782 A JP2010073782 A JP 2010073782A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
temperature
semiconductor wafer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008237682A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Yoshiro Aoki
嘉郎 青木
Wataru Sugimura
渉 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008237682A priority Critical patent/JP2010073782A/en
Publication of JP2010073782A publication Critical patent/JP2010073782A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of heat-treating a semiconductor wafer in which a slip of a wafer reverse surface caused in a heat treating stage is reduced and gettering effect to a thin-film device during a heat treatment can be generated. <P>SOLUTION: A silicon wafer 10 is horizontally supported on its reverse side with a support pin 12 and rapidly heated. When the heat-treatment temperature reaches 1,100 to 1,350°C, the heat-treatment temperature is always varied within a predetermined temperature range. Consequently, the wafer 10 continuously thermally expands in a wafer radial direction and the contact position of the support pin 12 on the wafer reverse surface always changes. Consequently, a slip length of the wafer 10 is suppressed and oxygen precipitate density on the device active layer side of the wafer 10 is increased to effectively generate the gettering effect to the thin film device. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は半導体ウェーハの熱処理方法、詳しくは半導体ウェーハの熱処理工程で発生するウェーハ裏面のスリップの低減が図れる半導体ウェーハの熱処理方法に関する。   The present invention relates to a heat treatment method for a semiconductor wafer, and more particularly to a heat treatment method for a semiconductor wafer that can reduce the slip on the back surface of the wafer that occurs in the heat treatment step of the semiconductor wafer.

デバイスプロセスにおける金属汚染をデバイス活性層から除去する従来技術として、イントリンシック・ゲッタリング(IG)法、エクストリンシック・ゲッタリング(EG)法が知られている。
イントリンシック・ゲッタリング法の代表例としては、シリコンウェーハ中の酸素原子をウェーハ内に析出させ、酸素析出物の歪みを利用して金属汚染物を捕獲する方法がある。また、エクストリンシック・ゲッタリング法の代表例として、シリコンウェーハの裏面にポリシリコンを成膜させ、ポリシリコンの粒界に金属不純物を捕獲する方法がある。
Intrinsic gettering (IG) and extrinsic gettering (EG) methods are known as conventional techniques for removing metal contamination in a device process from a device active layer.
As a typical example of the intrinsic gettering method, there is a method in which oxygen atoms in a silicon wafer are precipitated in the wafer, and metal contaminants are captured using distortion of the oxygen precipitates. As a typical example of the extrinsic gettering method, there is a method in which a polysilicon film is formed on the back surface of a silicon wafer and metal impurities are captured at a grain boundary of the polysilicon.

このうち、イントリンシック・ゲッタリング能力を有したシリコンウェーハの製造方法としては、例えば、非酸化性ガスの雰囲気下で1100℃以上、1時間程度の熱処理を行う方法が知られている。これにより、シリコンウェーハの表面から10〜15μmの領域に存在するCOP(Crystal Originated Particle)が縮小、減少した無欠陥層(DZ層;Denuded Zone Layer)が形成され、その下に酸素析出核が存在するゲッタリング層が形成される。   Among these, as a method for manufacturing a silicon wafer having intrinsic gettering capability, for example, a method of performing a heat treatment at 1100 ° C. or higher for about 1 hour in an atmosphere of a non-oxidizing gas is known. As a result, a defect-free layer (DZ layer; Denuded Zone Layer) in which a COP (Crystal Originated Particle) existing in a region of 10 to 15 μm from the surface of the silicon wafer is reduced and reduced is formed, and an oxygen precipitation nucleus is present thereunder A gettering layer is formed.

ところで、半導体デバイスは、近年ますますデバイス自体の薄膜化が進み、これに伴い上述したゲッタリング層がよりデバイス活性層に近い領域に存在するシリコンウェーハが求められている。しかしながら、従来のイントリンシック・ゲッタリング能力を有したシリコンウェーハでは、酸素析出核の存在しないDZ層がウェーハ表面から10μm以上も形成されている。そのため、例えば最終的なデバイスの厚さが、近い将来には15μm以下と予想されるMCP(マルチチップパッケージ)などの薄膜デバイスの場合、ゲッタリング能力の不足が懸念されている。したがって、よりデバイス活性層側に酸素析出物密度を増加させたウェーハが求められている。   By the way, in recent years, semiconductor devices have been increasingly thinned, and accordingly, a silicon wafer in which the gettering layer described above is present in a region closer to the device active layer is required. However, in a conventional silicon wafer having intrinsic gettering capability, a DZ layer having no oxygen precipitation nuclei is formed 10 μm or more from the wafer surface. Therefore, for example, in the case of a thin film device such as an MCP (multichip package) whose final device thickness is expected to be 15 μm or less in the near future, there is a concern that the gettering capability is insufficient. Therefore, there is a demand for a wafer having an oxygen precipitate density increased on the device active layer side.

その対策として、急熱急冷によるシリコンウェーハの熱処理が注目されている。この熱処理方法は、ランプアニール炉を用い、窒素を含むガス雰囲気下で1100℃以上に急熱されたシリコンウェーハを、1100℃以上の一定温度で所定時間保持し、その後、10℃/秒以上の速度で降温するものである(例えば、特許文献1)。これにより、シリコンウェーハの内部に空孔を凍結し、空孔が酸素と結合することで、後の熱処理により酸素析出物の形成が促進される。
急熱急冷方法では、上述したようにデバイス活性層側に酸素析出物の密度を増大させ、イントリンシック・ゲッタリング能力を更に高めるために、急冷速度をさらに速くすることや、更なる高温化が望まれている。しかしながら、上記方法を適用すればウェーハ裏面にスリップが多発する問題が生じてくる。そのため、ゲッタリング能力を高めるという上記課題を克服できない。このスリップは、ウェーハ熱処理時、シリコンウェーハを裏面側から支持する多数本の支持ピンの先端が、熱膨張するシリコンウェーハの裏面に擦れて誘導されたストレスにより生じる。このようなスリップは、シリコンウェーハに作製された集積回路素子の信頼性および歩留りに影響を与えてしまう。
As a countermeasure, heat treatment of silicon wafers by rapid heating and rapid cooling has attracted attention. This heat treatment method uses a lamp annealing furnace, holds a silicon wafer rapidly heated to 1100 ° C. or higher in a nitrogen-containing gas atmosphere at a constant temperature of 1100 ° C. or higher for a predetermined time, and then 10 ° C./second or higher. The temperature is lowered at a speed (for example, Patent Document 1). As a result, vacancies are frozen inside the silicon wafer, and the vacancies are combined with oxygen, so that the formation of oxygen precipitates is promoted by the subsequent heat treatment.
In the rapid thermal quenching method, as described above, in order to increase the density of oxygen precipitates on the device active layer side and further increase the intrinsic gettering capability, it is necessary to further increase the rapid cooling rate and further increase the temperature. It is desired. However, if the above method is applied, there arises a problem that slip occurs frequently on the back surface of the wafer. For this reason, the above problem of increasing the gettering ability cannot be overcome. This slip is caused by stress induced by rubbing the front ends of a large number of support pins that support the silicon wafer from the back side during the heat treatment of the silicon wafer against the back side of the thermally expanded silicon wafer. Such a slip affects the reliability and yield of integrated circuit devices fabricated on a silicon wafer.

特開2007−290961号公報JP 2007-290961 A

ところで、シリコンウェーハを裏面側から多数本の支持ピンにより支持して急熱急冷する熱処理装置において、熱処理後のウェーハ裏面のスリップ発生位置は、各支持ピンの位置に対応していた。すなわち、支持ピンが当接したウェーハ裏面の領域にキズが発生し、特に、高温下で一定時間保持されている場合には、その当接領域には絶えずシリコンウェーハの自重応力が付加されている。そのため、キズから転位が発生し、さらに転位が伸長してスリップとして観察されたものと考えられている。特許文献1には、昇温速度を速くすればスリップ長が短くなる結果が報告されている。これは、昇温速度が速くなる条件ほど、ウェーハ裏面と支持ピンとの当接時間が短くなるためと推察される。   By the way, in a heat treatment apparatus that supports a silicon wafer with a large number of support pins from the back surface side and performs rapid heating and quenching, the slip occurrence position on the back surface of the wafer after heat treatment corresponds to the position of each support pin. That is, scratches are generated in the region of the wafer back surface where the support pins are in contact, and particularly when the wafer is held at a high temperature for a certain time, the self-weight stress of the silicon wafer is constantly applied to the contact region. . For this reason, it is considered that dislocations were generated from scratches, and the dislocations were extended and observed as slips. Patent Document 1 reports a result that the slip length is shortened when the heating rate is increased. This is presumed to be because the contact time between the back surface of the wafer and the support pins becomes shorter as the temperature increase rate becomes faster.

そこで、発明者は、鋭意研究の結果、シリコンウェーハの空孔濃度を増大させるため、1100℃以上の一定温度で5秒以上保持し、その後、急冷する熱処理でスリップを低減させるには、例えば1100℃、10秒間の保持でシリコン表面から注入される空孔濃度と同じ程度となる温度領域(1000℃〜1200℃)を設定し、その温度範囲内で熱処理温度を常に変動させればよいことに想到した。これにより、シリコンウェーハが、加熱温度に応じてウェーハ径方向へ絶えず熱膨張または収縮し、ウェーハ裏面のピン当接位置が常時変化する。その結果、ウェーハ裏面の一定位置にシリコンウェーハの自重応力が常時作用することがなくなり、スリップ伸長を抑制可能なことを知見した。
しかも、急冷開始前の温度が、所定の時間で保持される温度より高い場合には、更に高濃度の空孔が表面近傍に凍結される。そこで、この現象を利用すればデバイス活性層側に酸素析出物密度を増加させ、熱処理時の薄膜デバイスに対して、ゲッタリング効果を有効に発生させることができることも知見し、この発明を完成させた。
Therefore, as a result of earnest research, the inventor has to maintain a constant temperature of 1100 ° C. or higher for 5 seconds or more in order to increase the vacancy concentration of the silicon wafer, and then reduce the slip by a rapid heat treatment, for example, 1100 A temperature region (1000 ° C. to 1200 ° C.) that is the same as the concentration of vacancies injected from the silicon surface by holding at 10 ° C. for 10 seconds should be set, and the heat treatment temperature should be constantly varied within that temperature range. I came up with it. As a result, the silicon wafer continuously expands or contracts in the wafer radial direction according to the heating temperature, and the pin contact position on the back surface of the wafer constantly changes. As a result, it has been found that the self-weight stress of the silicon wafer does not always act at a fixed position on the back surface of the wafer, and slip extension can be suppressed.
In addition, when the temperature before the start of rapid cooling is higher than the temperature maintained for a predetermined time, even higher concentration of vacancies is frozen near the surface. Therefore, it has been found that if this phenomenon is utilized, the oxygen precipitate density can be increased on the device active layer side, and the gettering effect can be effectively generated for the thin film device during heat treatment, and the present invention has been completed. It was.

この発明は、半導体ウェーハの熱処理工程で発生するウェーハ裏面のスリップの低減が図れ、熱処理時の薄膜デバイスに対してゲッタリング効果を有効に発生させることができる半導体ウェーハの熱処理方法を提供することを目的としている。   The present invention provides a method for heat treating a semiconductor wafer that can reduce the slip on the back surface of the wafer that occurs in the heat treatment process of the semiconductor wafer, and can effectively generate a gettering effect on the thin film device during the heat treatment. It is aimed.

請求項1に記載の発明は、裏面に3本以上の支持ピンを当接させて半導体ウェーハを水平に支持し、この状態のまま該半導体ウェーハを、1100℃以上の熱処理温度まで急熱してその温度を所定時間保持した後、急冷する半導体ウェーハの熱処理方法において、前記熱処理温度を保持している間は、該熱処理温度より高温側の温度領域を含んでその熱処理温度を常時変動させる半導体ウェーハの熱処理方法である。   According to the first aspect of the present invention, three or more support pins are brought into contact with the back surface to horizontally support the semiconductor wafer, and in this state, the semiconductor wafer is rapidly heated to a heat treatment temperature of 1100 ° C. or higher. In the semiconductor wafer heat treatment method in which the temperature is maintained for a predetermined time and then rapidly cooled, while the heat treatment temperature is maintained, the temperature of the semiconductor wafer including the temperature region higher than the heat treatment temperature is constantly changed. This is a heat treatment method.

請求項1に記載の発明によれば、炉内に挿入した半導体ウェーハを、半導体ウェーハの裏面に3本以上の支持ピンを当接させて水平に支持し、このまま半導体ウェーハを例えば室温〜600℃程度に設定された炉内に投入する。その後、熱処理条件として保持温度がT℃、保持時間がt秒とすれば、幾つかの熱処理が選択できる。
(1)半導体ウェーハをT℃まで急熱後、T℃より高い温度(T1℃)まで加熱させ、T℃〜T1℃の温度範囲でt秒間変動させる。この場合には、T℃より高温側で温度変動させるので、半導体ウェーハに高密度の空孔を注入することができる。
(2)また、T1℃まで加熱した場合には、t秒間より短い時間でt秒間の加熱時と同等の空孔密度を得ることができ、生産性が高まる。
(3)まずT℃より低いT0℃まで急熱し、その後、T1℃まで加熱させ、T0℃〜T1℃で温度を変動させる場合にも、(1)、(2)の場合のように熱平衡空孔濃度や拡散定数などを考慮すれば、t秒間より短時間で熱処理を行うことができる。
According to the first aspect of the present invention, the semiconductor wafer inserted into the furnace is supported horizontally by bringing three or more support pins into contact with the back surface of the semiconductor wafer, and the semiconductor wafer is kept at, for example, room temperature to 600 ° C. It is put into the furnace set to the extent. Thereafter, if the holding temperature is T ° C. and the holding time is t seconds as heat treatment conditions, several heat treatments can be selected.
(1) After rapidly heating the semiconductor wafer to T ° C., the semiconductor wafer is heated to a temperature higher than T ° C. (T1 ° C.) and fluctuated for t seconds in a temperature range of T ° C. to T1 ° C. In this case, since the temperature is changed on the higher temperature side than T ° C., high-density holes can be injected into the semiconductor wafer.
(2) When heated to T1 ° C., a void density equivalent to that for heating for t seconds can be obtained in a time shorter than t seconds, and productivity is increased.
(3) First, heat is rapidly heated to T0 ° C lower than T ° C, then heated to T1 ° C, and the temperature is varied between T0 ° C and T1 ° C. In consideration of the pore concentration and the diffusion constant, the heat treatment can be performed in a shorter time than t seconds.

これにより、ウェーハ径方向へ絶えず半導体ウェーハが熱膨張または収縮し、ウェーハ裏面上での支持ピンの当接位置が常に変化する。そのため、半導体ウェーハの裏面の一定位置にウェーハ自重応力が長時間作用することがなくなる。その結果、シリコンウェーハの裏面に支持ピンの先端が当接することで誘導されるストレスが緩和される。よって、支持ピンによる支持に伴う半導体ウェーハのスリップの伸長を抑制することができる。   As a result, the semiconductor wafer continuously expands or contracts in the wafer radial direction, and the contact position of the support pins on the back surface of the wafer always changes. Therefore, the wafer self-weight stress does not act for a long time at a certain position on the back surface of the semiconductor wafer. As a result, the stress induced by the tips of the support pins coming into contact with the back surface of the silicon wafer is alleviated. Therefore, the elongation of the slip of the semiconductor wafer accompanying the support by the support pins can be suppressed.

半導体ウェーハとしては、単結晶シリコンウェーハ、その他単結晶構造の材料や多結晶シリコンウェーハなどを採用することができる。
支持ピンとしては、先細りの棒形状の部材を採用することができる。支持ピンの断面形状(長さ方向に直交する断面形状)としては、例えば円形、楕円形、三角形、四角形以上の多角形などを採用することができる。支持ピンのウェーハ裏面との接触面は、湾曲面でも平面でもよい。
As the semiconductor wafer, a single crystal silicon wafer, a material having a single crystal structure, a polycrystalline silicon wafer, or the like can be used.
As the support pin, a tapered rod-shaped member can be adopted. As the cross-sectional shape (cross-sectional shape orthogonal to the length direction) of the support pin, for example, a circle, an ellipse, a triangle, a polygon more than a quadrangle, and the like can be adopted. The contact surface of the support pins with the wafer back surface may be a curved surface or a flat surface.

熱処理としては、各種の熱処理(例えば、薄膜形成用の熱処理、酸化膜形成用の熱処理、ドーピング用の熱処理、ドナキラー用の熱処理、アニール工程での熱処理、レジスト処理用の熱処理、エッチング用の熱処理など)を採用することができる。
熱処理の種類としては、ウエット熱処理、ドライ熱処理の何れでもよい。また、この熱処理用の炉としては、急熱急冷が可能な例えばランプ式の急速加熱炉(RTP:Rapid Thermal Prosessing)を採用することができる。ランプ式急速加熱炉とは、ハロゲンランプなどのランプ熱源からの熱により急速加熱(市販装置の一般的仕様;1〜100℃/秒、最高温度1250℃)、急速冷却(市販装置の一般的仕様;1〜100℃/秒)が可能な加熱炉である。その他、ヒータを搭載した熱処理装置でもよい。
As the heat treatment, various heat treatments (for example, heat treatment for forming a thin film, heat treatment for forming an oxide film, heat treatment for doping, heat treatment for donakiller, heat treatment in an annealing step, heat treatment for resist treatment, heat treatment for etching, etc. ) Can be adopted.
The type of heat treatment may be either wet heat treatment or dry heat treatment. As the furnace for heat treatment, for example, a rapid thermal processing (RTP) rapid heating furnace capable of rapid heating and rapid cooling can be employed. A lamp type rapid heating furnace is rapid heating (general specifications of commercial equipment; 1 to 100 ° C./second, maximum temperature of 1250 ° C.) by heat from a lamp heat source such as a halogen lamp, rapid cooling (general specifications of commercial equipment) 1-100 ° C./sec). In addition, a heat treatment apparatus equipped with a heater may be used.

熱処理温度(熱処理温度領域)が1100℃未満では、半導体ウェーハに注入される空孔濃度が低いため、後工程での酸素析出物形成密度が低くなる。従い、好ましくは1100℃以上であれば、半導体ウェーハの生産性の低下を防止できる。また、1250℃を超えれば、空孔注入密度が高くなる利点はあるが、市販装置仕様では適用できない。また高温になり過ぎればウェーハ外周部からのスリップ発生も危惧される。従い、熱処理の好ましい温度は、1150℃〜1250℃である。この範囲であれば、空孔濃度も十分高濃度であり、市販装置で対応可能というさらに好適な効果が得られる。
本発明での温度変動とは、昇温と降温を1回、あるいは複数回繰り返す場合が含まれる。
When the heat treatment temperature (heat treatment temperature region) is lower than 1100 ° C., the concentration of vacancy injected into the semiconductor wafer is low, and therefore the density of oxygen precipitate formation in the subsequent process is low. Therefore, preferably, if it is 1100 degreeC or more, the fall of the productivity of a semiconductor wafer can be prevented. Moreover, if it exceeds 1250 degreeC, there exists an advantage which a void | hole injection | pouring density becomes high, but it cannot apply in a commercial apparatus specification. Also, if the temperature becomes too high, the occurrence of slipping from the outer periphery of the wafer is also a concern. Therefore, the preferable temperature of heat processing is 1150 degreeC-1250 degreeC. If it is this range, the void | hole density | concentration will also be a sufficiently high density | concentration, and the more suitable effect that it can respond with a commercial apparatus will be acquired.
The temperature fluctuation in the present invention includes a case where the temperature rise and the temperature fall are repeated once or a plurality of times.

請求項2に記載の発明は、熱処理温度の変動速度は、5℃/秒以上である請求項1に記載の半導体ウェーハの熱処理方法である。
5℃/秒未満では、半導体ウェーハの自重応力の影響が発生し始めるので、転位長の伸展が観察されるようになる。
The invention according to claim 2 is the method for heat treating a semiconductor wafer according to claim 1, wherein the fluctuation rate of the heat treatment temperature is 5 ° C./second or more.
If the temperature is less than 5 ° C./second, the influence of the self-weight stress of the semiconductor wafer starts to be generated, so that the extension of the dislocation length is observed.

請求項2に記載の発明によれば、1100℃以上における熱処理温度の変動速度を5℃/秒以上としたので、半導体ウェーハの生産性の低下を防ぐことができる。   According to the second aspect of the present invention, since the fluctuation rate of the heat treatment temperature at 1100 ° C. or higher is set to 5 ° C./second or higher, it is possible to prevent a decrease in productivity of the semiconductor wafer.

請求項3に記載の発明は、裏面に3本以上の支持ピンを当接させて半導体ウェーハを水平に支持し、この状態のまま該半導体ウェーハを、1100℃以上の熱処理温度まで急熱してその温度を所定時間保持した後、急冷する半導体ウェーハの熱処理方法において、前記熱処理温度の保持時間は、該熱処理温度が一定で、ウェーハ裏面の支持ピンの当接部分に、ウェーハ自重応力に起因するスリップが発生しない時間と、前記熱処理温度より高温側の温度領域を含んでその熱処理温度を常時変動させる時間とからなる半導体ウェーハの熱処理方法である。   In the invention according to claim 3, three or more support pins are brought into contact with the back surface to horizontally support the semiconductor wafer, and in this state, the semiconductor wafer is rapidly heated to a heat treatment temperature of 1100 ° C. or higher. In the semiconductor wafer heat treatment method in which the temperature is kept for a predetermined time and then rapidly cooled, the heat treatment temperature is kept constant, and the slip caused by the wafer self-weight stress is applied to the contact portion of the support pins on the back surface of the wafer. This is a semiconductor wafer heat treatment method comprising a time during which no heat is generated and a time during which the heat treatment temperature is constantly varied including a temperature region higher than the heat treatment temperature.

請求項3に記載の発明によれば、熱処理温度が一定であっても短時間であればウェーハ裏面の支持ピンの当接部分に、ウェーハ自重応力に起因したスリップは発生しない。そこで、熱処理温度を常時変動させる時間の直前、その変動時間中、その変動時間の直後のうちの少なくとも1つに、前述したウェーハ自重応力によるスリップが生じない短時間での定温熱処理を行う。これにより、請求項1の場合と同じように、支持ピンによる支持に伴う半導体ウェーハのスリップの伸長の抑制効果が得られる。
「処理温度が一定で、ウェーハ裏面の支持ピンの当接部分に、ウェーハ自重応力に起因するスリップが発生しない時間」とは、ウェーハ自重応力に起因したスリップが発生しないほど短い、一定温度による熱処理時間をいう。
According to the third aspect of the present invention, even if the heat treatment temperature is constant, a slip due to the wafer self-weight stress does not occur at the contact portion of the support pins on the back surface of the wafer for a short time. Therefore, constant temperature heat treatment is performed in a short period of time in which the above-described slip due to the weight of the wafer does not occur at least one time immediately before the time during which the heat treatment temperature is constantly varied, during the variation time, and immediately after the variation time. Accordingly, as in the case of the first aspect, the effect of suppressing the extension of the slip of the semiconductor wafer accompanying the support by the support pins can be obtained.
“The time during which the processing temperature is constant and no slip due to the wafer self-weight stress occurs at the contact portion of the support pin on the back surface of the wafer” is short enough that the slip due to the wafer self-weight stress does not occur. Say time.

請求項1および請求項3に記載の発明によれば、熱処理温度を保持している間、熱処理温度より高温側の温度領域を含んでその熱処理温度を常時変動させるので、ウェーハ径方向へ絶えず半導体ウェーハが熱膨張または収縮し、ウェーハ裏面上での支持ピンの当接位置が常に変化する。これにより、半導体ウェーハの裏面の一定位置にウェーハ自重応力が長時間作用することがなくなり、シリコンウェーハの裏面に支持ピンの先端が当接することで誘導されるストレスが緩和される。その結果、支持ピンによる支持に伴う半導体ウェーハのスリップの伸長を抑制することができる。
なお、この熱処理温度の変動時間の直前、その変動時間中、その変動時間の直後のうちの少なくとも1つに、ウェーハ自重応力によるスリップが生じない時間内での定温熱処理を行った場合でも、同様に支持ピンによる支持に伴う半導体ウェーハのスリップの伸長を抑制することができる。
According to the first and third aspects of the present invention, while the heat treatment temperature is maintained, the heat treatment temperature is constantly changed including the temperature region higher than the heat treatment temperature. The wafer thermally expands or contracts, and the contact position of the support pins on the back surface of the wafer always changes. Thereby, the wafer self-weight stress does not act on a fixed position on the back surface of the semiconductor wafer for a long time, and the stress induced by the contact of the tip of the support pin with the back surface of the silicon wafer is alleviated. As a result, the elongation of the slip of the semiconductor wafer accompanying the support by the support pins can be suppressed.
The same applies even if the constant temperature heat treatment is performed immediately before, during, and immediately after the variation time of the heat treatment temperature within a time period during which the slip due to the wafer self-weight stress does not occur. Further, the elongation of the slip of the semiconductor wafer accompanying the support by the support pins can be suppressed.

以下、この発明の実施例を説明する。   Examples of the present invention will be described below.

この発明の実施例1に係る半導体ウェーハの熱処理方法を具体的に説明する。
まず、CZ法により育成された直径200mm、初期酸素濃度1.0×1018atoms/cm、比抵抗10Ω・cmのシリコンウェーハ(半導体ウェーハ)10を10枚準備する。
The semiconductor wafer heat treatment method according to the first embodiment of the present invention will be specifically described.
First, ten silicon wafers (semiconductor wafers) 10 having a diameter of 200 mm, an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 and a specific resistance of 10 Ω · cm grown by the CZ method are prepared.

(比較例1〜4)
図2に示すように、得られたシリコンウェーハ10の一部を、炉内温度が600℃のAST社製のランプアニール炉11に水平状態で投入した。ランプアニール炉は、昇温速度が1〜100℃/秒、降温速度が1〜100℃/秒のランプ式の急速加熱炉である。この炉内でのシリコンウェーハ10の支持は、そのウェーハ外周部の裏面に、炉底板上で周方向へ120°毎に突設された3本の同一長さの支持ピン(支持部材)12の先端が当接し、ウェーハの表裏面が水平状態となる単純支持である。
(Comparative Examples 1-4)
As shown in FIG. 2, a part of the obtained silicon wafer 10 was placed in a horizontal state into a lamp annealing furnace 11 manufactured by AST having a furnace temperature of 600 ° C. The lamp annealing furnace is a lamp-type rapid heating furnace having a temperature rising rate of 1 to 100 ° C./second and a temperature decreasing rate of 1 to 100 ° C./second. In this furnace, the silicon wafer 10 is supported by three support pins (support members) 12 having the same length projecting from the back surface of the outer periphery of the wafer every 120 ° on the furnace bottom plate in the circumferential direction. This is simple support in which the front end abuts and the front and back surfaces of the wafer are horizontal.

図3のグラフに示すように、次に昇温速度50℃/秒で1150℃までシリコンウェーハ10を加熱し、その後、1150℃を所定時間保持し、シリコンウェーハ10を熱処理した。1150℃で保持される所定時間とは、1.7秒(比較例1)と、3.4秒(比較例2)と、8.5秒(比較例3)との3種である。その後、比較例1〜3のシリコンウェーハ10を75℃/秒で750℃まで降温し、得られた各サンプルの裏面のスリップSの長さ(スリップ長)は、Wright Etchingを2分間行い、光学顕微鏡により観察した。その結果を、表1に示す。ウェーハ裏面上でのスリップSの発生位置は、3本の支持ピンの各当接位置のみであった。また、スリップ長は、保持時間の延長に伴い長くなっていた(図2)。   As shown in the graph of FIG. 3, the silicon wafer 10 was then heated to 1150 ° C. at a rate of temperature increase of 50 ° C./second, and then kept at 1150 ° C. for a predetermined time to heat-treat the silicon wafer 10. The predetermined time maintained at 1150 ° C. includes three types of 1.7 seconds (Comparative Example 1), 3.4 seconds (Comparative Example 2), and 8.5 seconds (Comparative Example 3). Thereafter, the temperature of the silicon wafer 10 of Comparative Examples 1 to 3 was decreased to 750 ° C. at 75 ° C./second, and the length of the slip S (slip length) on the back surface of each sample was subjected to Wright Etching for 2 minutes. Observed with a microscope. The results are shown in Table 1. The generation position of the slip S on the back surface of the wafer was only the contact position of each of the three support pins. Moreover, the slip length became longer with the extension of the holding time (FIG. 2).

Figure 2010073782
Figure 2010073782

(試験例1)
図1および図4のグラフに示すように、前記準備されたシリコンウェーハ10の残りの一部を、1125℃まで50℃/秒で昇温させた。シリコンウェーハ10の温度が1125℃に達した後、昇温速度を5.9℃/秒と低速化し、1125℃から1175℃まで8.5秒間昇温させた。すなわち、試験例1では、熱処理中、シリコンウェーハ10の加熱温度が常時変動している。その後、ウェーハ加熱温度を、1175℃から75℃/秒で750℃まで降温させた。こうして得られた試験例1のサンプルのスリップ長を測定し、その結果を表1に示す。スリップ長は258μmで、同じ8.5秒間だけ保持した比較例3のサンプルのスリップ長409μmと比較し、大幅に低減していることが判明した。
(Test Example 1)
As shown in the graphs of FIGS. 1 and 4, the remaining part of the prepared silicon wafer 10 was heated to 1125 ° C. at 50 ° C./second. After the temperature of the silicon wafer 10 reached 1125 ° C., the rate of temperature increase was reduced to 5.9 ° C./second, and the temperature was increased from 1125 ° C. to 1175 ° C. for 8.5 seconds. That is, in Test Example 1, the heating temperature of the silicon wafer 10 constantly fluctuates during the heat treatment. Thereafter, the wafer heating temperature was decreased from 1175 ° C. to 750 ° C. at 75 ° C./second. The slip length of the sample of Test Example 1 obtained in this way was measured, and the results are shown in Table 1. The slip length was 258 μm, which was found to be significantly reduced compared to the slip length of 409 μm of the sample of Comparative Example 3 held for the same 8.5 seconds.

(試験例2)
前記準備されたシリコンウェーハ10の残りの一部を、1150℃まで50℃/秒で昇温した。シリコンウェーハ10の温度が1150℃に達した後、昇温速度を10℃/秒と低速化し、1180℃まで3秒間昇温させた。その後、15℃/秒で1150℃まで2秒間降温させた。1150℃に達した後、750℃まで75℃/秒で降温させた。得られた試験例2のサンプルのスリップ長を測定し、その結果を表1に示す。スリップ長は112μmで、比較例3と比較してスリップは大幅に低減し、処理時間も短縮できた。
(Test Example 2)
The remaining part of the prepared silicon wafer 10 was heated to 1150 ° C. at 50 ° C./second. After the temperature of the silicon wafer 10 reached 1150 ° C., the rate of temperature increase was reduced to 10 ° C./second and the temperature was increased to 1180 ° C. for 3 seconds. Thereafter, the temperature was lowered to 1150 ° C. at 15 ° C./second for 2 seconds. After reaching 1150 ° C., the temperature was decreased to 750 ° C. at 75 ° C./second. The slip length of the obtained sample of Test Example 2 was measured, and the result is shown in Table 1. The slip length was 112 μm, and the slip was greatly reduced as compared with Comparative Example 3, and the processing time could be shortened.

(試験例3)
また、比較例1,2により、熱処理温度を常時変動させなくても、保持時間が3.4秒間以下の場合にはスリップ伸展が発生しないことが判明した。これは、ウェーハ自重応力が負荷されても、キズから生じる転位が移動を開始してスリップとして観察されるには、時間を要するためと推察される。
その確認に、以下の試験を実施した。前記準備されたシリコンウェーハ10の残りの一部を、1150℃まで50℃/秒で昇温した。シリコンウェーハ10の温度が1150℃に達した後、この温度を3秒間保持し、昇温速度を25℃/秒とし、1175℃まで1秒間昇温させた。そして、1175℃に達したら、750℃まで75℃/秒で降温させた。こうして得られた試験例3のサンプルのスリップ長を測定し、その結果を表1に示す。比較例3と比較し、スリップは大幅に低減、かつ処理時間も短縮できた。
(Test Example 3)
Further, it was found from Comparative Examples 1 and 2 that even if the heat treatment temperature was not constantly changed, slip extension did not occur when the holding time was 3.4 seconds or less. This is presumably because it takes time for dislocations generated from scratches to start moving and be observed as slips even when the wafer's own weight stress is applied.
The following test was implemented for the confirmation. The remaining part of the prepared silicon wafer 10 was heated to 1150 ° C. at 50 ° C./second. After the temperature of the silicon wafer 10 reached 1150 ° C., this temperature was maintained for 3 seconds, the temperature increase rate was 25 ° C./second, and the temperature was increased to 1175 ° C. for 1 second. When the temperature reached 1175 ° C., the temperature was decreased to 750 ° C. at 75 ° C./second. The slip length of the sample of Test Example 3 thus obtained was measured, and the result is shown in Table 1. Compared with Comparative Example 3, slip was significantly reduced and the processing time could be shortened.

以上のことから、試験例1,2のサンプルでは、ウェーハ径方向へ絶えずシリコンウェーハ10が熱膨張し、ウェーハ裏面上での支持ピン12の当接位置が常に変化することで、例えば試験例1の場合、図2に示すように、シリコンウェーハ10の裏面の一定位置にウェーハ自重応力が長時間作用しなくなることが判明した。これにより、シリコンウェーハ10の裏面に支持ピン12の先端が当接することで誘導されるストレスが緩和し、図1に示すように、支持ピン12による支持に伴うシリコンウェーハ10のスリップSの伸長が抑制されることがわかった。   From the above, in the samples of Test Examples 1 and 2, the silicon wafer 10 is continuously thermally expanded in the wafer radial direction, and the contact position of the support pins 12 on the back surface of the wafer constantly changes. In this case, as shown in FIG. 2, it was found that the wafer self-weight stress does not act for a long time at a certain position on the back surface of the silicon wafer 10. As a result, the stress induced by the tip of the support pin 12 coming into contact with the back surface of the silicon wafer 10 is relieved, and the slip S of the silicon wafer 10 is extended due to the support by the support pin 12, as shown in FIG. It was found to be suppressed.

その後、比較例3の8.5秒間の保持サンプルと、試験例1〜試験例3のサンプルとに対して、800℃で4時間熱処理し、さらに1000℃で16時間、この温度を保持する熱処理を行った。得られた両サンプルをヘキ開後、Wrightエッチングを施し、酸素析出物密度を顕微鏡での観察に基づいて測定した。その結果を表1に示す。
表1から明らかなように、両サンプルとも酸素析出物密度は略5×10atoms/cm以上と同じであった。すなわち、この発明を適用することで、従来と同等の酸素析出物密度となった。その結果、実施例1のシリコンウェーハ10から得られた薄膜デバイスの熱処理時において、この薄膜デバイスに対して、ゲッタリング効果を有効に発生させることができ、しかもウェーハ裏面のピン支持位置でのスリップを低減できることが判明した。
なお、この実施例は一例であり、その組み合せは自由である。
Thereafter, the 8.5 second holding sample of Comparative Example 3 and the samples of Test Examples 1 to 3 were heat-treated at 800 ° C. for 4 hours and further kept at 1000 ° C. for 16 hours. Went. Both the obtained samples were cleaved and then subjected to Wright etching, and the oxygen precipitate density was measured based on observation under a microscope. The results are shown in Table 1.
As is clear from Table 1, the oxygen precipitate density of both samples was the same as about 5 × 10 5 atoms / cm 2 or more. That is, by applying the present invention, the oxygen precipitate density equivalent to the conventional one was obtained. As a result, during the heat treatment of the thin film device obtained from the silicon wafer 10 of Example 1, a gettering effect can be effectively generated for the thin film device, and the slip at the pin support position on the back surface of the wafer can be achieved. It was found that can be reduced.
In addition, this Example is an example and the combination is free.

この発明の実施例1に係る半導体ウェーハの熱処理方法によるウェーハ熱処理状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the wafer heat processing state by the heat processing method of the semiconductor wafer which concerns on Example 1 of this invention. 従来手段に係る半導体ウェーハの熱処理方法によるウェーハ熱処理状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the wafer heat processing state by the heat processing method of the semiconductor wafer which concerns on the conventional means. 従来手段に係る半導体ウェーハの熱処理中の温度シーケンスを示すグラフである。It is a graph which shows the temperature sequence in the heat processing of the semiconductor wafer which concerns on the conventional means. この発明の実施例1に係る半導体ウェーハの熱処理中の温度シーケンスを示すグラフである。It is a graph which shows the temperature sequence during the heat processing of the semiconductor wafer which concerns on Example 1 of this invention.

符号の説明Explanation of symbols

10 シリコンウェーハ(半導体ウェーハ)、
11 ランプアニール炉(ランプ式急速加熱炉)、
12 支持ピン(支持部材)。
10 Silicon wafer (semiconductor wafer),
11 Lamp annealing furnace (lamp type rapid heating furnace),
12 Support pin (support member).

Claims (3)

裏面に3本以上の支持ピンを当接させて半導体ウェーハを水平に支持し、この状態のまま該半導体ウェーハを、1100℃以上の熱処理温度まで急熱してその温度を所定時間保持した後、急冷する半導体ウェーハの熱処理方法において、
前記熱処理温度を保持している間は、該熱処理温度より高温側の温度領域を含んでその熱処理温度を常時変動させる半導体ウェーハの熱処理方法。
Three or more support pins are brought into contact with the back surface to horizontally support the semiconductor wafer, and in this state, the semiconductor wafer is rapidly heated to a heat treatment temperature of 1100 ° C. or higher and held for a predetermined time, and then rapidly cooled. In the semiconductor wafer heat treatment method,
A semiconductor wafer heat treatment method in which the heat treatment temperature is constantly varied including the temperature region higher than the heat treatment temperature while the heat treatment temperature is maintained.
前記熱処理温度の変動速度は、5℃/秒以上である請求項1に記載の半導体ウェーハの熱処理方法。   The method for heat treatment of a semiconductor wafer according to claim 1, wherein a fluctuation rate of the heat treatment temperature is 5 ° C./second or more. 裏面に3本以上の支持ピンを当接させて半導体ウェーハを水平に支持し、この状態のまま該半導体ウェーハを、1100℃以上の熱処理温度まで急熱してその温度を所定時間保持した後、急冷する半導体ウェーハの熱処理方法において、
前記熱処理温度の保持時間は、
該熱処理温度が一定で、ウェーハ裏面の支持ピンの当接部分に、ウェーハ自重応力に起因するスリップが発生しない時間と、
前記熱処理温度より高温側の温度領域を含んでその熱処理温度を常時変動させる時間とからなる半導体ウェーハの熱処理方法。
Three or more support pins are brought into contact with the back surface to horizontally support the semiconductor wafer, and in this state, the semiconductor wafer is rapidly heated to a heat treatment temperature of 1100 ° C. or higher and held for a predetermined time, and then rapidly cooled. In the semiconductor wafer heat treatment method,
The holding time of the heat treatment temperature is
The time during which the heat treatment temperature is constant and slip does not occur due to the wafer self-weight stress at the contact portion of the support pin on the back surface of the wafer,
A method for heat-treating a semiconductor wafer, comprising a time during which the heat-treatment temperature is constantly varied including a temperature region on a higher temperature side than the heat-treatment temperature.
JP2008237682A 2008-09-17 2008-09-17 Method of heat-treating semiconductor wafer Pending JP2010073782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237682A JP2010073782A (en) 2008-09-17 2008-09-17 Method of heat-treating semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237682A JP2010073782A (en) 2008-09-17 2008-09-17 Method of heat-treating semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2010073782A true JP2010073782A (en) 2010-04-02

Family

ID=42205322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237682A Pending JP2010073782A (en) 2008-09-17 2008-09-17 Method of heat-treating semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2010073782A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023116A (en) * 2010-07-13 2012-02-02 Sumco Corp Wafer supporting jig, shaft-like member, and method for heat treatment of silicon wafer
WO2012023233A1 (en) * 2010-08-18 2012-02-23 信越半導体株式会社 Heat treatment method for wafer, method for producing silicon wafer, silicon wafer, and heat treatment apparatus
JP2018117130A (en) * 2012-12-31 2018-07-26 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited Device for applying stress to semiconductor substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023116A (en) * 2010-07-13 2012-02-02 Sumco Corp Wafer supporting jig, shaft-like member, and method for heat treatment of silicon wafer
WO2012023233A1 (en) * 2010-08-18 2012-02-23 信越半導体株式会社 Heat treatment method for wafer, method for producing silicon wafer, silicon wafer, and heat treatment apparatus
JP2012043931A (en) * 2010-08-18 2012-03-01 Shin Etsu Handotai Co Ltd Wafer thermal treatment method, manufacturing method of silicon wafer, silicon wafer, and thermal treatment device
JP2018117130A (en) * 2012-12-31 2018-07-26 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited Device for applying stress to semiconductor substrate
US11276583B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11276582B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11282715B2 (en) 2012-12-31 2022-03-22 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11764071B2 (en) 2012-12-31 2023-09-19 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates

Similar Documents

Publication Publication Date Title
JP5256195B2 (en) Silicon wafer and manufacturing method thereof
JP6044660B2 (en) Silicon wafer manufacturing method
JP5976030B2 (en) Heat treatment method for silicon wafer
JP2008028355A (en) Silicon wafer manufacturing method, and silicon wafer manufactured by the method
US8466043B2 (en) Process of internal gettering for Czochralski silicon wafer
JP2010147248A (en) Annealed wafer and method of manufacturing the same
JP5251137B2 (en) Single crystal silicon wafer and manufacturing method thereof
JP5217245B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP6293087B2 (en) Semiconductor wafer made of silicon and method of manufacturing the same
JP5567259B2 (en) Silicon wafer and manufacturing method thereof
JP2007305968A (en) Silicon wafer, method of manufacturing the same, and silicon wafer for semiconductor device
JP2010073782A (en) Method of heat-treating semiconductor wafer
JP2010287885A (en) Silicon wafer and method of manufacturing the same
JP2006040980A (en) Silicon wafer and its manufacturing method
KR20090051756A (en) Method for heat-treating silicon wafer
JP2010003922A (en) Production process of silicon wafer
JP2008166517A (en) Manufacturing method of semiconductor substrate
JP2009164155A (en) Method of manufacturing silicon wafer
JP5211550B2 (en) Manufacturing method of silicon single crystal wafer
JP4385539B2 (en) Heat treatment method for silicon single crystal wafer
JPH06295913A (en) Manufacture of silicon wafer and silicon wafer
JP4609029B2 (en) Annealed wafer manufacturing method
US9793138B2 (en) Thermal processing method for wafer
US9779964B2 (en) Thermal processing method for wafer
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof