JP2010011220A - Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit - Google Patents
Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit Download PDFInfo
- Publication number
- JP2010011220A JP2010011220A JP2008169422A JP2008169422A JP2010011220A JP 2010011220 A JP2010011220 A JP 2010011220A JP 2008169422 A JP2008169422 A JP 2008169422A JP 2008169422 A JP2008169422 A JP 2008169422A JP 2010011220 A JP2010011220 A JP 2010011220A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- common mode
- feedback circuit
- mode feedback
- channel mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、差動伝送回路に関するものであり、特にコモンモードフィードバック回路、並びにこれを備える、差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路に関するものである。 The present invention relates to a differential transmission circuit, and more particularly, to a common mode feedback circuit and a differential transmission transmitter, a differential transmission receiver, and a differential amplifier circuit including the common mode feedback circuit.
近年、低消費電力化のためLCDコントローラ等の高速シリアルインターフェイスとして、LVDS(Low Voltage Differential Signaling:低電圧差動伝送)インターフェイスが利用されている。LVDSインターフェイスでは、シリアルデータをトランスミッタ回路により差動信号として伝送し、レシーバ回路により差動信号を受信することでデータ転送を行う。 In recent years, an LVDS (Low Voltage Differential Signaling) interface has been used as a high-speed serial interface such as an LCD controller for reducing power consumption. In the LVDS interface, serial data is transmitted as a differential signal by a transmitter circuit, and data is transferred by receiving the differential signal by a receiver circuit.
LSIはトランジスタの微細化に伴い、電源電圧は低電圧化し回路は高速化している。しかしながら、チップ間やボード間のインターフェイス部分の回路では、ESD(Electro Static Discharge:静電気放電)の耐圧が必要なため、I/O部分では微細なトランジスタを使用できない場合がある。LVDSインターフェイスでも同様にESDの耐圧が必要な場合、微細なトランジスタを使用できない場合がある。 With the miniaturization of transistors in LSI, the power supply voltage is lowered and the circuit speed is increased. However, a circuit at an interface part between chips or between boards requires a withstand voltage of ESD (Electro Static Discharge), so that a fine transistor may not be used in the I / O part. Similarly, in the LVDS interface, when the ESD withstand voltage is necessary, a fine transistor may not be used.
一般にESDの耐圧が高いトランジスタは閾値電圧が大きく、低電圧での使用には適さない。しかし、チップの電源電圧は微細なトランジスタにあわせて低電圧化されるため、LVDS等のインターフェイス部の回路ではESDの耐圧が高いトランジスタを低電圧で動作させることが要求される。 In general, a transistor having a high ESD withstand voltage has a large threshold voltage and is not suitable for use at a low voltage. However, since the power supply voltage of the chip is lowered in accordance with a fine transistor, an interface part circuit such as LVDS is required to operate a transistor having a high ESD withstand voltage at a low voltage.
図9は、従来のコモンモードフィードバック回路101のブロック図である。差動信号v_p−v_nと、2つの抵抗R0で分圧することにより、コモンモード電圧vcmを検出する。コモンモード電圧vcmをコモンモードフィードバック回路部CMFBの非反転入力端子(+)に入力し、電源102から出力される所定の参照電圧vrefをコモンモードフィードバック回路部CMFBの反転入力端子(−)に入力する。電源102の入力は電気的に接地されている。これにより、コモンモード電圧vcmを参照電圧vrefに調整するための制御電圧v_cmfbを出力可能である。
FIG. 9 is a block diagram of a conventional common
コモンモードフィードバック回路101を、以下に示す図10の低電圧差動伝送トランスミッタ103等に用いることにより、コモンモード電圧vcm=vrefに制御される。
The common mode voltage vcm = vref is controlled by using the common
図10は、従来のコモンモードフィードバック回路を用いた低電圧差動伝送トランスミッタ(LVDSトランスミッタ)103である。入力データDataは、トランスミッタにより信号v_p及び信号v_nとして出力される。信号v_pと信号v_nとの差が差動信号v_p−v_nとなる。ここで、差動信号v_p−v_nのコモンモード電圧vcmは、コモンモードフィードバック回路101により、vcm=vrefとなるように制御される。vrefは上述したように所定の参照電圧である。
FIG. 10 shows a low voltage differential transmission transmitter (LVDS transmitter) 103 using a conventional common mode feedback circuit. The input data Data is output as a signal v_p and a signal v_n by the transmitter. A difference between the signal v_p and the signal v_n is a differential signal v_p−v_n. Here, the common mode voltage vcm of the differential signal v_p−v_n is controlled by the common
図11は、図10の低電圧差動伝送トランスミッタ103に使用されるコモンモードフィードバック回路部CMFBの回路図の一例である。コモンモード電圧vcmの動作電圧範囲を広くとるため、通常時はコモンモード電圧vcmが中点電圧vdd/2に等しいことが伝送回路にとっては望ましい。特に、コモンモード電圧vcmがコモンモードフィードバック回路部CMFBに直接入力される場合は、コモンモードフィードバック回路部CMFBは、vdd/2の入力電圧で動作する必要がある。図11に記載のコモンモードフィードバック回路部CMFBにおいて、コモンモード電圧vcmの動作電圧範囲を広くとるために、(1)式を満足する必要がある。ここで、VGSはMOSトランジスタ104のゲート−ソース間電圧、VDSはMOSトランジスタ105のドレイン−ソース間電圧であり、vcm≒vrefである。
vdd−vcm>VGS+VDS (1)
図10の低電圧差動伝送トランスミッタ103と同様に差動伝送を行うものとして、特許文献1には、信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくする差動信号伝送回路及び差動信号伝送装置が開示されている。
vdd-vcm> VGS + VDS (1)
As a technique for performing differential transmission in the same manner as the low-voltage
上述したゲート−ソース間電圧VGS及びドレイン−ソース間電圧VDSは、使用するMOSトランジスタの閾値電圧Vthによって異なるが、通常ゲート−ソース間電圧VGSは0.6V〜0.9V程度、ドレイン−ソース間電圧VDSは0.15V〜0.2V程度必要である。 The gate-source voltage VGS and the drain-source voltage VDS described above vary depending on the threshold voltage Vth of the MOS transistor used, but the normal gate-source voltage VGS is about 0.6 V to 0.9 V, and the drain-source voltage The voltage VDS needs to be about 0.15V to 0.2V.
ここで、LVDSを行うチップ間やボード間のインターフェイス部分の回路では、ESDの耐圧が必要である。このため、閾値電圧Vthが大きく、ゲート−ソース間電圧VGSが0.8V〜0.9VであるMOSトランジスタを使用しなければならない場合がある。 Here, ESD withstand voltage is required in the circuit of the interface portion between chips or between boards performing LVDS. For this reason, it may be necessary to use a MOS transistor having a large threshold voltage Vth and a gate-source voltage VGS of 0.8V to 0.9V.
例えば(1)式においてゲート−ソース間電圧VGS=0.9V、ドレイン−ソース間電圧VDS=0.2Vの場合、コモンモード電圧vcmが中点電圧vdd/2であるとすると、(2)式が成立する。
vdd−vdd/2>1.1 (2)
(2)を満足するためには、電源電圧vddが2.2V以上である必要がある。従って、コモンモード電圧vcmの動作電圧範囲を広くとった状態でコモンモードフィードバック回路部CMFBを動作させるためには、電源電圧vddが2.2V以上である必要がある。
For example, in the equation (1), when the gate-source voltage VGS = 0.9 V and the drain-source voltage VDS = 0.2 V, if the common mode voltage vcm is the midpoint voltage vdd / 2, then the equation (2) Is established.
vdd-vdd / 2> 1.1 (2)
In order to satisfy (2), the power supply voltage vdd needs to be 2.2 V or more. Therefore, in order to operate the common mode feedback circuit unit CMFB in a state where the operating voltage range of the common mode voltage vcm is wide, the power supply voltage vdd needs to be 2.2 V or more.
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、コモンモード電圧の動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能であるコモンモードフィードバック回路を提供する事にある。 The present invention has been made in view of the above-described conventional problems, and the object thereof is to widen the operating voltage range of the common mode voltage, which is lower than that of the conventional common mode feedback circuit. The object is to provide a common mode feedback circuit capable of operating at a power supply voltage.
本発明のコモンモードフィードバック回路は、上記課題を解決するために、一端に第1入力信号が入力される第1抵抗と、一端に第2入力信号が入力される第2抵抗が直列接続されてなり、上記第1入力信号と上記第2入力信号との差である差動信号を分圧し、コモンモード電圧として出力する回路と、上記コモンモード電圧を減衰し、減衰電圧として出力する減衰手段と、上記減衰電圧と参照電圧とを比較し、比較結果に応じた制御電圧を出力するコモンモードフィードバック回路部とを備えていることを特徴とする。 In order to solve the above-described problem, the common mode feedback circuit of the present invention includes a first resistor that receives a first input signal at one end and a second resistor that receives a second input signal at one end connected in series. A circuit that divides a differential signal that is a difference between the first input signal and the second input signal and outputs the divided signal as a common mode voltage; and an attenuation unit that attenuates the common mode voltage and outputs the attenuated voltage as an attenuated voltage; And a common mode feedback circuit unit that compares the attenuated voltage with a reference voltage and outputs a control voltage according to the comparison result.
従来のコモンモードフィードバック回路では、上記コモンモード電圧の動作電圧範囲を広くとるため、コモンモードフィードバック回路を用いる回路にとっては、通常時は上記コモンモード電圧が電源電圧の2分の1に等しいことが望ましい。上記発明によれば、上記コモンモードフィードバック回路部は、上記コモンモード電圧ではなく、上記減衰手段により上記コモンモード電圧を減衰した上記減衰電圧が入力される。 In the conventional common mode feedback circuit, the operating voltage range of the common mode voltage is widened. Therefore, for a circuit using the common mode feedback circuit, the common mode voltage is usually equal to one half of the power supply voltage. desirable. According to the above invention, the common mode feedback circuit unit receives not the common mode voltage but the attenuated voltage obtained by attenuating the common mode voltage by the attenuating means.
従って、上記減衰電圧と上記電源電圧の2分の1とが等しくなるように上記電源電圧を下げることで、上記コモンモード電圧の動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能である。 Therefore, it is possible to widen the operating voltage range of the common mode voltage by lowering the power supply voltage so that the attenuation voltage is equal to one half of the power supply voltage. Operation with a lower power supply voltage is possible compared to the feedback circuit.
上記コモンモードフィードバック回路では、上記コモンモードフィードバック回路部は、上記減衰電圧が上記参照電圧より大きい場合はより大きい上記制御電圧を出力し、上記減衰電圧が上記参照電圧より小さい場合はより小さい上記制御電圧を出力してもよい。 In the common mode feedback circuit, the common mode feedback circuit section outputs a larger control voltage when the attenuation voltage is larger than the reference voltage, and smaller control when the attenuation voltage is smaller than the reference voltage. A voltage may be output.
これにより、上記コモンモードフィードバック回路は、上記減衰電圧と上記参照電圧とを比較し、上記減衰電圧と上記参照電圧とが等しくなるように上記制御電圧を出力することが出来る。 As a result, the common mode feedback circuit can compare the attenuated voltage with the reference voltage and output the control voltage so that the attenuated voltage and the reference voltage are equal.
上記いずれかのコモンモードフィードバック回路では、上記減衰電圧は、ゼロより大きく、上記コモンモード電圧より小さくてもよい。 In any one of the common mode feedback circuits, the attenuation voltage may be larger than zero and smaller than the common mode voltage.
これにより、上記コモンモードフィードバック回路部は、上記コモンモード電圧ではなく、ゼロより大きく、上記コモンモード電圧より小さい上記減衰電圧が入力される。よって、上記減衰電圧と上記電源電圧の2分の1とが等しくなるように上記電源電圧を下げることで、上記コモンモード電圧の動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能である。 As a result, the common mode feedback circuit unit receives not the common mode voltage but the attenuation voltage that is larger than zero and smaller than the common mode voltage. Therefore, it is possible to widen the operating voltage range of the common mode voltage by lowering the power supply voltage so that the attenuation voltage is equal to one half of the power supply voltage. Operation with a lower power supply voltage is possible compared to the feedback circuit.
本発明の差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路は、上記いずれかのコモンモードフィードバック回路を備えているので、より低い電源電圧での動作が可能である。 Since the differential transmission transmitter, the differential transmission receiver, and the differential amplifier circuit of the present invention include any one of the above-described common mode feedback circuits, operation with a lower power supply voltage is possible.
本発明のコモンモードフィードバック回路は、以上のように、減衰手段をさらに備え、上記減衰手段はコモンモード電圧を減衰し、減衰電圧として出力し、コモンモードフィードバック回路部は、上記減衰電圧と参照電圧とを比較し、比較結果に応じた制御電圧を出力するものである。 As described above, the common mode feedback circuit of the present invention further includes an attenuating unit, the attenuating unit attenuates the common mode voltage and outputs the attenuated voltage, and the common mode feedback circuit unit includes the attenuated voltage and the reference voltage. And a control voltage corresponding to the comparison result is output.
それゆえ、コモンモード電圧の動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能であるコモンモードフィードバック回路を提供するという効果を奏する。 Therefore, it is possible to increase the operating voltage range of the common mode voltage, and to provide a common mode feedback circuit capable of operating at a lower power supply voltage than the conventional common mode feedback circuit. Play.
本発明の一実施形態について実施例1〜実施例4、及び図1〜図8に基づいて説明すれば、以下の通りである。 One embodiment of the present invention will be described below with reference to Examples 1 to 4 and FIGS.
図1は、本発明の実施の形態に係るコモンモードフィードバック回路1のブロック図である。コモンモードフィードバック回路1は、大略的にはコモンモードフィードバック(common mode feedback:CMFB)回路部2、アッテネータ(attenuator:ATT)3、抵抗4、抵抗5及び電源6を備えている。抵抗4及び抵抗5の抵抗値はR0である。
FIG. 1 is a block diagram of a common
信号線7は、コモンモードフィードバック回路1の外部から信号v_pが伝送されている。信号線8は、コモンモードフィードバック回路1の外部から信号v_nが伝送されている。信号v_pと信号v_nとの差が差動信号v_p−v_nである。
A signal v_p is transmitted from the outside of the common
抵抗4の一端は、信号線7に接続され、抵抗4の他端は、抵抗5の一端及びアッテネータ3の入力に接続されている。抵抗5の他端は、信号線8に接続されている。アッテネータ3の出力は、コモンモードフィードバック回路部2の非反転入力端子(+)に接続されている。電源6の入力は、電気的に接地されており、電源6の出力は、コモンモードフィードバック回路部2の反転入力端子(−)に接続されている。
One end of the
コモンモード電圧vcmは、差動信号v_p−v_nを、抵抗4及び抵抗5で分圧することにより得られる。アッテネータ3は、コモンモード電圧vcmが入力され、電圧v1を出力する。コモンモードフィードバック回路部2の非反転入力端子(+)には、電圧v1が入力され、コモンモードフィードバック回路部2の反転入力端子(−)には、参照電圧vrefが入力される。参照電圧vrefは、電源6から出力される。コモンモードフィードバック回路部2は、制御電圧v_cmfbを出力する。制御電圧v_cmfbは、コモンモード電圧vcmを所望の電圧に制御するための電圧である。
The common mode voltage vcm is obtained by dividing the differential signal v_p−v_n by the
アッテネータ3が出力する電圧v1は、アッテネータ3がコモンモード電圧vcmをa倍(0<a<1)に減衰することにより得られる。従って、(3)式が成立する。即ち、電圧v1は、ゼロより大きく、コモンモード電圧vcmより小さい。
v1=a*vcm (3)
コモンモードフィードバック回路部2では、v1=vrefとなるように制御されるので、この式に(3)式の電圧v1を代入することにより(4)式が成立する。
vref=a*vcm (4)
図2は、本発明の実施の形態に係るコモンモードフィードバック回路部2の回路図である。コモンモードフィードバック回路部2は、NチャネルMOSFETM1〜NチャネルMOSFETM5、PチャネルMOSFETM6〜PチャネルMOSFETM8及び電流源I1を有している。
The voltage v1 output from the
v1 = a * vcm (3)
Since the common mode
vref = a * vcm (4)
FIG. 2 is a circuit diagram of the common mode
コモンモードフィードバック回路部2において、NチャネルMOSFETM1のソース、NチャネルMOSFETM2のソース及びNチャネルMOSFETM3のソースは、電源ライン9に接続され、電源電圧vddが印加される。NチャネルMOSFETM1のゲートは、NチャネルMOSFETM2のゲート、NチャネルMOSFETM1のドレイン及び電流源I1の入力に接続されている。NチャネルMOSFETM2のドレインは、NチャネルMOSFETM4のソース及びNチャネルMOSFETM5のソースに接続されている。
In the common mode
NチャネルMOSFETM4のゲートは、入力端子11に接続されている。入力端子11は図1における反転入力端子(−)であり、参照電圧vrefが入力される。NチャネルMOSFETM5のゲートは、入力端子10に接続されている。入力端子10は図1における非反転入力端子(+)であり、電圧v1が入力される。
The gate of the N-channel MOSFET M4 is connected to the
NチャネルMOSFETM4のドレインは、PチャネルMOSFETM6のドレイン及びPチャネルMOSFETM6のゲートに接続されている。NチャネルMOSFETM5のドレインは、PチャネルMOSFETM7のドレイン、PチャネルMOSFETM7のゲート及びPチャネルMOSFETM8のゲートに接続されている。 The drain of the N-channel MOSFET M4 is connected to the drain of the P-channel MOSFET M6 and the gate of the P-channel MOSFET M6. The drain of the N-channel MOSFET M5 is connected to the drain of the P-channel MOSFET M7, the gate of the P-channel MOSFET M7, and the gate of the P-channel MOSFET M8.
NチャネルMOSFETM3のゲートは、NチャネルMOSFETM3のドレイン、PチャネルMOSFETM8のドレイン及び出力端子12に接続されている。出力端子12からは、制御電圧v_cmfbが出力される。そして、電流源I1の出力、PチャネルMOSFETM6のソース、PチャネルMOSFETM7のソース及びPチャネルMOSFETM8のソースは、電気的に接地されている。
The gate of the N-channel MOSFET M3 is connected to the drain of the N-channel MOSFET M3, the drain of the P-channel MOSFET M8, and the
図1のコモンモードフィードバック回路1において、コモンモード電圧vcmの動作電圧範囲を広くとるため、コモンモードフィードバック回路1を用いる回路にとっては、通常時は電圧v1が中点電圧vdd/2に等しいことが望ましい。図1に記載のコモンモードフィードバック回路部2において、コモンモード電圧vcmの動作電圧範囲を広くとるために、(5)式を満足する必要があり、(5)式及び(3)式から、(6)式が導かれる。
vdd−v1>VGS+VDS (5)
vdd−a*vcm>VGS+VDS (6)
ここで、VGSはNチャネルMOSトランジスタM5のゲート−ソース間電圧、VDSはNチャネルMOSトランジスタM2のドレイン−ソース間電圧であり、vcm≒(1/a)*vrefである。
In the common
vdd-v1> VGS + VDS (5)
vdd-a * vcm> VGS + VDS (6)
Here, VGS is the gate-source voltage of the N-channel MOS transistor M5, VDS is the drain-source voltage of the N-channel MOS transistor M2, and vcm≈ (1 / a) * vref.
例えば(6)式においてa=0.5とし、ゲート−ソース間電圧VGS=0.9V、ドレイン−ソース間電圧VDS=0.2Vの場合、コモンモード電圧vcmが中点電圧vdd/2であるとすると、(7)式が成立する。
vdd−vdd/4>1.1 (7)
(7)式を計算すると、(8)式〜(10)式が得られる。
3/4*vdd>1.1 (8)
vdd>1.1×4/3 (9)
vdd>1.467 (10)
(10)式に示されるように、(7)式を満足できる電源電圧vddは、1.467V以上となる。従って、a=0.5とすることにより、コモンモードフィードバック回路部2は、1.467V以上の電源電圧vddで動作が可能となる。
For example, when a = 0.5 in the equation (6), the gate-source voltage VGS = 0.9 V, and the drain-source voltage VDS = 0.2 V, the common mode voltage vcm is the midpoint voltage vdd / 2. Then, equation (7) is established.
vdd-vdd / 4> 1.1 (7)
When formula (7) is calculated, formulas (8) to (10) are obtained.
3/4 * vdd> 1.1 (8)
vdd> 1.1 × 4/3 (9)
vdd> 1.467 (10)
As shown in the equation (10), the power supply voltage vdd that satisfies the equation (7) is 1.467V or more. Therefore, by setting a = 0.5, the common mode
従来のコモンモードフィードバック回路では、コモンモード電圧vcmの動作電圧範囲を広くとるため、コモンモードフィードバック回路を用いる回路にとっては、通常時はコモンモード電圧vcmが中点電圧vdd/2に等しいことが望ましい。コモンモードフィードバック回路1では、コモンモードフィードバック回路部2は、コモンモード電圧vcmではなく、アッテネータ3によりコモンモード電圧vcmを減衰した電圧v1が入力される。
In the conventional common mode feedback circuit, since the operating voltage range of the common mode voltage vcm is wide, it is desirable for the circuit using the common mode feedback circuit that the common mode voltage vcm is normally equal to the midpoint voltage vdd / 2. . In the common
従って、電圧v1と中点電圧vdd/2とが等しくなるように電源電圧vddを下げることで、コモンモード電圧vcmの動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能である。 Therefore, by reducing the power supply voltage vdd so that the voltage v1 and the midpoint voltage vdd / 2 are equal, it is possible to widen the operating voltage range of the common mode voltage vcm, and further to the conventional common mode feedback circuit. Compared to this, operation with a lower power supply voltage is possible.
コモンモードフィードバック回路1では、コモンモードフィードバック回路部2は、電圧v1が参照電圧vrefより大きい場合はより大きい制御電圧v_cmfbを出力し、電圧v1が参照電圧vrefより小さい場合はより小さい制御電圧v_cmfbを出力する。これにより、電圧v1と参照電圧vrefとを比較し、電圧v1と参照電圧vrefとが等しくなるように制御電圧v_cmfbを出力することが出来る。
In the common
以下に示す〔実施例1〕〜〔実施例3〕において、本発明の実施の形態に係るコモンモードフィードバック回路の使用例を示す。 In the following [Example 1] to [Example 3], usage examples of the common mode feedback circuit according to the embodiment of the present invention will be shown.
〔実施例1〕
図3は、本実施例1に係る低電圧差動伝送トランスミッタ(LVDSトランスミッタ)13の回路図である。LVDSはLow Voltage Differential Signalingの略であり、低電圧差動伝送を意味する。低電圧差動伝送トランスミッタ13は、大略的には低電圧差動伝送トランスミッタ部14とコモンモードフィードバック回路1とを備えている。
[Example 1]
FIG. 3 is a circuit diagram of the low-voltage differential transmission transmitter (LVDS transmitter) 13 according to the first embodiment. LVDS is an abbreviation for Low Voltage Differential Signaling and means low voltage differential transmission. The low voltage
低電圧差動伝送トランスミッタ部14は、インバータ15、NチャネルMOSFETM9〜NチャネルMOSFETM11、PチャネルMOSFETM12、PチャネルMOSFETM13及び電流源I2を有している。
The low voltage differential
インバータ15の入力は、NチャネルMOSFETM10のゲート、及びPチャネルMOSFETM12のゲートに接続されている。インバータ15の出力は、NチャネルMOSFETM11のゲート、及びPチャネルMOSFETM13のゲートに接続されている。
The input of the
NチャネルMOSFETM9のソースは、電源ライン16に接続されており、電源電圧vddが印加される。NチャネルMOSFETM9のドレインは、NチャネルMOSFETM10のソース及びNチャネルMOSFETM11のソースに接続されている。
The source of the N-channel MOSFET M9 is connected to the
NチャネルMOSFETM11のドレインは、信号線17及びPチャネルMOSFETM13のドレインに接続されている。NチャネルMOSFETM10のドレインは、信号線18及びPチャネルMOSFETM12のドレインに接続されている。
The drain of the N-channel MOSFET M11 is connected to the
PチャネルMOSFETM12のソース及びPチャネルMOSFETM13のソースは、電流源I2の入力に接続されており、電流源I2の出力は電気的に接地されている。 The source of the P-channel MOSFET M12 and the source of the P-channel MOSFET M13 are connected to the input of the current source I2, and the output of the current source I2 is electrically grounded.
抵抗4の一端は、信号線17に接続され、抵抗4の他端は、抵抗5の一端及びアッテネータ3の入力に接続されている。抵抗5の他端は、信号線18に接続されている。アッテネータ3の出力は、コモンモードフィードバック回路部2の非反転入力端子(+)に接続されている。電源6の入力は、電気的に接地されており、電源6の出力は、コモンモードフィードバック回路部2の反転入力端子(−)に接続されている。コモンモードフィードバック回路部2の出力は、NチャネルMOSFETM9のゲートに接続されている。
One end of the
インバータ15の入力、NチャネルMOSFETM10のゲート、及びPチャネルMOSFETM12のゲートには、入力データDataが入力され、低電圧差動伝送トランスミッタ部14により、信号d_p及び信号d_nが出力される。信号d_pと信号d_nとの差が差動信号d_p−d_nである。
Input data Data is input to the input of the
ここで、差動信号d_p−d_nのコモンモード電圧vcmは、コモンモードフィードバック回路1により、(11)を満足するように制御される。ここで、0<a<1である。
vcm=(1/a)*vref (11)
以上のように、低電圧差動伝送トランスミッタ13では、アッテネータ3によりコモンモード電圧vcmを減衰することで、コモンモードフィードバック回路部2に入力される電圧v1を下げることができるため、より低い電源電圧での動作が可能である。
Here, the common mode voltage vcm of the differential signal d_p-d_n is controlled by the common
vcm = (1 / a) * vref (11)
As described above, in the low-voltage
〔実施例2〕
図4は、本実施例2に係る低電圧差動伝送レシーバ(LVDSレシーバ)19の回路図である。低電圧差動伝送レシーバ19は、大略的にはレシーバ20とコモンモードフィードバック回路21とを備えている。コモンモードフィードバック回路21は、コモンモードフィードバック回路1のコモンモードフィードバック回路部2を、コモンモードフィードバック回路部22に置き換えたものである。
[Example 2]
FIG. 4 is a circuit diagram of the low-voltage differential transmission receiver (LVDS receiver) 19 according to the second embodiment. The low voltage
低電圧差動伝送レシーバ19は、レシーバ20及びコモンモードフィードバック回路21に加えて、抵抗23、抵抗24、キャパシタ25、キャパシタ26、PチャネルMOSFETM14及びPチャネルMOSFETM15を有している。
In addition to the
抵抗23及び抵抗24の抵抗値はR1であり、抵抗23及び抵抗24の両端電圧はΔVである。また、キャパシタ25及びキャパシタ26の静電容量はC1である。さらに、PチャネルMOSFETM14のドレイン−ソース間電流、及びPチャネルMOSFETM15のドレイン−ソース間電流はI3である。
The resistance values of the
低電圧差動伝送レシーバ19において、抵抗4の一端は、信号線17に接続され、抵抗4の他端は、抵抗5の一端及びアッテネータ3の入力に接続されている。抵抗5の他端は、信号線18に接続されている。アッテネータ3の出力は、コモンモードフィードバック回路部22の非反転入力端子(+)に接続されている。電源6の入力は、電気的に接地されており、電源6の出力は、コモンモードフィードバック回路部22の反転入力端子(−)に接続されている。
In the low-voltage
コモンモードフィードバック回路部2の出力は、PチャネルMOSFETM14のゲート及びPチャネルMOSFETM15のゲートに接続されている。PチャネルMOSFETM14のソース及びPチャネルMOSFETM15のソースは、電気的に接地されている。
The output of the common mode
信号線17は、抵抗23の一端及びキャパシタ25の一端に接続されている。抵抗23の他端は、キャパシタ25の他端、PチャネルMOSFETM14のドレイン及び信号線27に接続されている。信号線27は、第1レシーバ入力端子29に接続されており、信号d_p1が伝送される。
The
信号線18は、抵抗24の一端及びキャパシタ26の一端に接続されている。抵抗24の他端は、キャパシタ26の他端、PチャネルMOSFETM15のドレイン及び信号線28に接続されている。信号線28は、第2レシーバ入力端子30に接続されており、信号d_n1が伝送される。
The
図5は、本実施例2に係る低電圧差動伝送レシーバ19に使用されるコモンモードフィードバック回路部22の回路図である。コモンモードフィードバック回路部22は、NチャネルMOSFETM16〜NチャネルMOSFETM20、PチャネルMOSFETM21、PチャネルMOSFETM22、電流源I4及び抵抗31を有している。抵抗31の抵抗値はRgmである。
FIG. 5 is a circuit diagram of the common mode
コモンモードフィードバック回路部22において、NチャネルMOSFETM16のソース、NチャネルMOSFETM17のソース及びNチャネルMOSFETM18のソースは、電源ライン32に接続され、電源電圧vddが印加される。NチャネルMOSFETM16のゲートは、NチャネルMOSFETM17のゲート、NチャネルMOSFETM18のゲート、NチャネルMOSFETM16のドレイン及び電流源I4の入力に接続されている。
In the common mode
NチャネルMOSFETM17のドレインは、抵抗31の一端及びNチャネルMOSFETM19のソースに接続されている。NチャネルMOSFETM18のドレインは、抵抗31の他端及びNチャネルMOSFETM20のソースに接続されている。
The drain of the N-channel MOSFET M17 is connected to one end of the
NチャネルMOSFETM20のゲートは、入力端子34に接続されている。入力端子34は図4における反転入力端子(−)であり、参照電圧vrefが入力される。NチャネルMOSFETM19のゲートは、入力端子33に接続されている。入力端子33は図4における非反転入力端子(+)であり、電圧v1が入力される。
The gate of the N-channel MOSFET M20 is connected to the
NチャネルMOSFETM19のドレインは、PチャネルMOSFETM21のドレイン及びPチャネルMOSFETM21のゲートに接続されている。NチャネルMOSFETM20のドレインは、PチャネルMOSFETM22のドレイン、PチャネルMOSFETM22のゲート及び出力端子35に接続されている。出力端子35からは、制御電圧v_cmfbが出力される。そして、電流源I4の出力、PチャネルMOSFETM21のソース及びPチャネルMOSFETM22のソースは、電気的に接地されている。
The drain of the N-channel MOSFET M19 is connected to the drain of the P-channel MOSFET M21 and the gate of the P-channel MOSFET M21. The drain of the N-channel MOSFET M20 is connected to the drain of the P-channel MOSFET M22, the gate of the P-channel MOSFET M22, and the
コモンモードフィードバック回路部22のトランスコンダクタンスgmは、gm=1/Rgmで決定される。
The transconductance gm of the common mode
図4に戻って、トランスミッタにより伝送された差動信号d_p−d_nが低電圧差動伝送レシーバ19に入力される場合、電圧v1は、アッテネータ3によりv1=a*vcmに調整される。低電圧差動伝送レシーバ19は、コモンモードフィードバック回路部22において電圧v1と参照電圧vrefとを比較し、コモンモードフィードバック回路部22から出力される制御電圧v_cmfbに応じた電流I3を出力する。これにより、信号d_pと信号d_nとを両端電圧ΔV=R1*I3分だけ電圧降下させてレベルシフトする。
Returning to FIG. 4, when the differential signal d_p−d_n transmitted by the transmitter is input to the low voltage
両端電圧ΔVは、以下に示す(12)式で求められる。ここで、抵抗31の抵抗値Rgmとコモンモードフィードバック回路部22のトランスコンダクタンスgmとの間には、gm=1/Rgmが成立している。
ΔV=R1*(1/Rgm)*(a*vcm−vref) (12)
図5において、参照電圧vrefとを比較し、電圧v1とトランスコンダクタンスgmとであるので、以下に示す(13)式が成立する。
ΔI=(1/Rgm)*(a*vcm−vref) (13)
上述したように、電圧v1は、アッテネータ3によりv1=a*vcmに調整される。
The both-end voltage ΔV is obtained by the following equation (12). Here, gm = 1 / Rgm is established between the resistance value Rgm of the
ΔV = R1 * (1 / Rgm) * (a * vcm−vref) (12)
In FIG. 5, since the reference voltage vref is compared and the voltage v1 and the transconductance gm, the following equation (13) is established.
ΔI = (1 / Rgm) * (a * vcm−vref) (13)
As described above, the voltage v1 is adjusted to v1 = a * vcm by the
図4に記載の電流I3は、ΔIに等しいので、以下に示す(14)式が成立する。
I3=ΔI=(1/Rgm)*(a*vcm−vref) (14)
従ってΔVは、以下に示す(15)式で求められる。(15)式より、(12)式が導出される。
ΔV=R1*I3=R1*(1/Rgm)*(a*vcm−vref) (15)
例えば、vdd=1.8V、vcm=0.9V,a=0.5、vref=0.3v、gm=30μS(Rgm=33.33kΩ)、R1=100kΩとすると、(16)式が成立し、計算するとΔV=0.45Vとなる。
ΔV=100×103*(1/33.33×103)*(0.5*0.9−0.3) (16)
信号d_pと信号d_nとを両端電圧ΔV=0.45V分だけ電圧降下させてレベルシフトすることで、差動信号d_p1−d_n1のコモンモード電圧vcm_1は、0.9V−0.45V=0.45Vとなるように制御される。差動信号d_p1−d_n1は、信号d_p1と信号d_n1との差である。また、コモンモード電圧vcm_1は、信号d_p1と信号d_n1との中点電圧であり、vcm_1=(d_p1+d_n1)/2である。
Since the current I3 shown in FIG. 4 is equal to ΔI, the following equation (14) is established.
I3 = ΔI = (1 / Rgm) * (a * vcm−vref) (14)
Therefore, ΔV is obtained by the following equation (15). Equation (12) is derived from Equation (15).
ΔV = R1 * I3 = R1 * (1 / Rgm) * (a * vcm−vref) (15)
For example, if vdd = 1.8V, vcm = 0.9V, a = 0.5, vref = 0.3v, gm = 30 μS (Rgm = 33.33 kΩ) and R1 = 100 kΩ, equation (16) is established. When calculated, ΔV = 0.45V.
ΔV = 100 × 10 3 * (1 / 33.33 × 10 3 ) * (0.5 * 0.9−0.3) (16)
The common mode voltage vcm_1 of the differential signal d_p1-d_n1 is 0.9V−0.45V = 0.45V by level-shifting the signal d_p and the signal d_n by dropping the voltage between both ends ΔV = 0.45V. It is controlled to become. The differential signal d_p1-d_n1 is a difference between the signal d_p1 and the signal d_n1. The common mode voltage vcm_1 is a midpoint voltage between the signal d_p1 and the signal d_n1, and vcm_1 = (d_p1 + d_n1) / 2.
以上のように、低電圧差動伝送レシーバ19では、アッテネータ3によりコモンモード電圧vcmを減衰することで、コモンモードフィードバック回路部22に入力される電圧v1を下げることができるため、より低い電源電圧での動作が可能である。
As described above, in the low-voltage
〔実施例3〕
図6は、本実施例3に係る差動増幅回路36の回路図である。差動増幅回路36は、大略的にはトランスコンダクタンスアンプ37とコモンモードフィードバック回路38とを備えている。コモンモードフィードバック回路38は、コモンモードフィードバック回路1のコモンモードフィードバック回路部2を、コモンモードフィードバック回路部39に置き換えたものである。
Example 3
FIG. 6 is a circuit diagram of the
差動増幅回路36は、トランスコンダクタンスアンプ37及びコモンモードフィードバック回路38に加えて、PチャネルMOSFETM23及びPチャネルMOSFETM24を有している。また、トランスコンダクタンスアンプ37は、第1入力端子42、第2入力端子43、第1出力端子44及び第2出力端子45を有している。
The
差動増幅回路36において、抵抗4の一端は、信号線7に接続され、抵抗4の他端は、抵抗5の一端及びアッテネータ3の入力に接続されている。抵抗5の他端は、信号線8に接続されている。アッテネータ3の出力は、コモンモードフィードバック回路部39の非反転入力端子(+)に接続されている。電源6の入力は、電気的に接地されており、電源6の出力は、コモンモードフィードバック回路部39の反転入力端子(−)に接続されている。
In the
コモンモードフィードバック回路部39の出力は、PチャネルMOSFETM23のゲート及びPチャネルMOSFETM24のゲートに接続されている。PチャネルMOSFETM23のドレインは、信号線8に接続されており、PチャネルMOSFETM24のドレインは、信号線7に接続されている。PチャネルMOSFETM23のソース及びPチャネルMOSFETM24のソースは、電気的に接地されている。
The output of the common mode
信号線40は、第1入力端子42に接続されており、入力信号vin_pが伝送される。信号線41は、第2入力端子43に接続されており、入力信号vin_nが伝送される。第1出力端子44は、信号線7に接続されており、信号線7には信号v_pが伝送される。第2出力端子45は、信号線8に接続されており、信号線8には信号v_nが伝送される。
The
図7は、本実施例3に係る差動増幅回路36に使用されるコモンモードフィードバック回路部39の回路図である。コモンモードフィードバック回路部39は、NチャネルMOSFETM25〜NチャネルMOSFETM28、PチャネルMOSFETM29、PチャネルMOSFETM30及び電流源I5を有している。
FIG. 7 is a circuit diagram of the common mode
コモンモードフィードバック回路部39において、NチャネルMOSFETM25のソース及びNチャネルMOSFETM26のソースは、電源ライン46に接続され、電源電圧vddが印加される。NチャネルMOSFETM25のゲートは、NチャネルMOSFETM26のゲート、NチャネルMOSFETM25のドレイン及び電流源I5の入力に接続されている。
In the common mode
NチャネルMOSFETM26のドレインは、NチャネルMOSFETM27のソース及びNチャネルMOSFETM28のソースに接続されている。NチャネルMOSFETM28のドレインは、PチャネルMOSFETM29のドレイン及びPチャネルMOSFETM29のゲートに接続されている。 The drain of the N-channel MOSFET M26 is connected to the source of the N-channel MOSFET M27 and the source of the N-channel MOSFET M28. The drain of the N-channel MOSFET M28 is connected to the drain of the P-channel MOSFET M29 and the gate of the P-channel MOSFET M29.
NチャネルMOSFETM28のゲートは、入力端子48に接続されている。入力端子48は図6における反転入力端子(−)であり、参照電圧vrefが入力される。NチャネルMOSFETM27のゲートは、入力端子47に接続されている。入力端子47は図4における非反転入力端子(+)であり、電圧v1が入力される。
The gate of the N-channel MOSFET M28 is connected to the
NチャネルMOSFETM28のドレインは、PチャネルMOSFETM30のドレイン、PチャネルMOSFETM30のゲート及び出力端子49に接続されている。出力端子49からは、制御電圧v_cmfbが出力される。そして、電流源I5の出力、PチャネルMOSFETM29のソース及びPチャネルMOSFETM30のソースは、電気的に接地されている。
The drain of the N-channel MOSFET M28 is connected to the drain of the P-channel MOSFET M30, the gate of the P-channel MOSFET M30, and the
入力信号vin_p、¥と入力信号vin_nとの差である、差動信号vin_p−vin_nを、トランスコンダクタンスアンプ37、抵抗4及び抵抗5により増幅し、差動信号v_p−v_nを得る。この場合、差動信号v_p−v_nと差動信号vin_p−vin_nとの間に以下に示す(17)式が成立する。ここで、gtは、トランスコンダクタンスアンプ37のゲインである。
(v_p−v_n)/(vin_p−vin_n)=gt*(2*R0) (17)
以上のように、差動増幅回路36では、コモンモードフィードバック回路38は、差動信号v_p−v_nのコモンモード電圧vcmを、抵抗4及び抵抗5によりで検出し、コモンモード電圧vcmをアッテネータ3により減衰して任意の電圧v1に調整し、コモンモード電圧vcmを所望の電圧に制御するための制御電圧v_cmfbを出力する。
The differential signal vin_p-vin_n, which is the difference between the input signals vin_p, ¥ and the input signal vin_n, is amplified by the
(V_p-v_n) / (vin_p-vin_n) = gt * (2 * R0) (17)
As described above, in the
アッテネータ3によりコモンモード電圧vcmを減衰することで、コモンモードフィードバック回路部39に入力される電圧v1を下げることができるため、より低い電源電圧での動作が可能である。
By attenuating the common mode voltage vcm by the
以下に示す〔実施例4〕において、本発明の実施の形態に係るアッテネータ3の一例を示す。
[Example 4] shown below shows an example of the
〔実施例4〕
図8は、本発明の実施の形態に係るアッテネータ3の回路図である。アッテネータ3は、抵抗51と抵抗52とを有している。抵抗51の抵抗値はR_a1であり、抵抗52の抵抗値はR_a2である。
Example 4
FIG. 8 is a circuit diagram of the
コモンモード電圧vcmが入力される入力端子50は、抵抗51の一端に接続されている。抵抗51の他端は、抵抗52の一端及び出力端子53に接続されている。出力端子53からは、電圧v1が出力される。そして、抵抗52の他端は、電気的に接地されている。
The
図8に示すアッテネータ3は、抵抗分圧回路であり、以下に示す(18)式が成立する。抵抗値R_a1及び抵抗値R_a2を設定することにより、任意の電圧v1を設定可能である。
v1=vcm*R_a2/(R_a1+R_a2) (18)
〔実施形態の総括〕
本発明の実施形態に係るコモンモードフィードバック回路1は、一端に信号v_pが入力される抵抗4と、一端に信号v_nが入力される抵抗5が直列接続されてなり、信号v_pと信号v_nとの差である差動信号v_p−v_nを分圧し、コモンモード電圧vcmとして出力する回路と、コモンモード電圧vcmを減衰し、電圧v1として出力するアッテネータ3と、電圧v1と参照電圧vrefとを比較し、比較結果に応じた制御電圧v_cmfbを出力するコモンモードフィードバック回路部2とを備えている。
The
v1 = vcm * R_a2 / (R_a1 + R_a2) (18)
[Summary of Embodiment]
In the common
従来のコモンモードフィードバック回路では、コモンモード電圧vcmの動作電圧範囲を広くとるため、コモンモードフィードバック回路を用いる回路にとっては、通常時はコモンモード電圧vcmが中点電圧vdd/2に等しいことが望ましい。上記構成によれば、コモンモードフィードバック回路部2は、コモンモード電圧vcmではなく、アッテネータ3によりコモンモード電圧vcmを減衰した電圧v1が入力される。
In the conventional common mode feedback circuit, since the operating voltage range of the common mode voltage vcm is wide, it is desirable for the circuit using the common mode feedback circuit that the common mode voltage vcm is normally equal to the midpoint voltage vdd / 2. . According to the above configuration, the common mode
従って、電圧v1と中点電圧vdd/2とが等しくなるように電源電圧vddを下げることで、コモンモード電圧vcmの動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能である。 Therefore, by reducing the power supply voltage vdd so that the voltage v1 and the midpoint voltage vdd / 2 are equal, it is possible to widen the operating voltage range of the common mode voltage vcm, and further to the conventional common mode feedback circuit. Compared to this, operation with a lower power supply voltage is possible.
コモンモードフィードバック回路1では、コモンモードフィードバック回路部2は、電圧v1が参照電圧vrefより大きい場合はより大きい制御電圧v_cmfbを出力し、電圧v1が参照電圧vrefより小さい場合はより小さい制御電圧v_cmfbを出力してもよい。
In the common
これにより、コモンモードフィードバック回路1は、電圧v1と参照電圧vrefとを比較し、電圧v1と参照電圧vrefとが等しくなるように制御電圧v_cmfbを出力することが出来る。
Thereby, the common
コモンモードフィードバック回路1では、電圧v1は、ゼロより大きく、コモンモード電圧vcmより小さくてもよい。
In the common
これにより、コモンモードフィードバック回路部2は、コモンモード電圧vcmではなく、ゼロより大きく、コモンモード電圧vcmより小さい電圧v1が入力される。よって、電圧v1と中点電圧vdd/2とが等しくなるように電源電圧vddを下げることで、コモンモード電圧vcmの動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能である。
As a result, the common mode
本発明の差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路は、上記いずれかのコモンモードフィードバック回路を備えているので、より低い電源電圧での動作が可能である。 Since the differential transmission transmitter, the differential transmission receiver, and the differential amplifier circuit of the present invention include any one of the above-described common mode feedback circuits, operation with a lower power supply voltage is possible.
本発明のコモンモードフィードバック回路1は、コモンモード電圧の動作電圧範囲を広くとることが可能であり、さらに従来のコモンモードフィードバック回路に比べてより低い電源電圧での動作が可能であるので、低電圧差動伝送(LVDS)のコモンモードフィードバック回路等に用いると好適である。
The common
1、21、38 コモンモードフィードバック回路
2、22、39 コモンモードフィードバック回路部
3 アッテネータ(減衰手段)
4 抵抗(第1抵抗)
5 抵抗(第2抵抗)
6 電源
7、8、17、18、27、28、40、41 信号線
9、16、32、46 電源ライン
10、11、33、34、47、48、50 入力端子
12、35、49、53 出力端子
13 低電圧差動伝送トランスミッタ
14 低電圧差動伝送トランスミッタ部
15 インバータ
19 低電圧差動伝送レシーバ
20 レシーバ
23、24、31、51、52 抵抗
25、26 キャパシタ
29 第1レシーバ入力端子
30 第2レシーバ入力端子
36 差動増幅回路
37 トランスコンダクタンスアンプ
40 信号線
41 信号線
42 第1入力端子
43 第2入力端子
44 第1出力端子
45 第2出力端子
Data 入力データ
I1、I2、I4、I5 電流源
I3 電流
M1〜M5、M9〜M11、M16〜M20、M25〜M28 NチャネルMOSFET
M6〜M8、M12〜M15、M21〜M24、M29、M30 PチャネルMOSFET
R、R0、R1、Rgm、R_a1、R_a2 抵抗値
VDS ドレイン−ソース間電圧
VGS ゲート−ソース間電圧
d_p、d_n 信号
vin_p、vin_n入力信号
v_p−v_n、d_p−d_n、vin_p−vin_n 差動信号
v_n 信号(第2入力信号)
v_p 信号(第1入力信号)
gm トランスコンダクタンス
gt ゲイン
v1 電圧(減衰電圧)
vcm コモンモード電圧
vdd/2 中点電圧(電源電圧の2分の1)
vdd 電源電圧
vref 参照電圧
v_cmfb 制御電圧
1, 21, 38 Common
4 Resistance (first resistance)
5 Resistance (second resistance)
6
M6 to M8, M12 to M15, M21 to M24, M29, M30 P-channel MOSFET
R, R0, R1, Rgm, R_a1, R_a2 Resistance value VDS Drain-source voltage VGS Gate-source voltage d_p, d_n signal vin_p, vin_n input signal v_p-v_n, d_p-d_n, vin_p-vin_n Differential signal v_n (Second input signal)
v_p signal (first input signal)
gm transconductance gt gain v1 voltage (damping voltage)
vcm Common mode voltage vdd / 2 Midpoint voltage (1/2 power supply voltage)
vdd power supply voltage vref reference voltage v_cmfb control voltage
Claims (6)
上記コモンモード電圧を減衰し、減衰電圧として出力する減衰手段と、
上記減衰電圧と参照電圧とを比較し、比較結果に応じた制御電圧を出力するコモンモードフィードバック回路部とを備えていることを特徴とするコモンモードフィードバック回路。 A first resistor to which a first input signal is input at one end and a second resistor to which a second input signal is input at one end are connected in series, and the difference between the first input signal and the second input signal is A circuit that divides a differential signal and outputs it as a common mode voltage;
Attenuating means for attenuating the common mode voltage and outputting the attenuated voltage;
A common mode feedback circuit comprising: a common mode feedback circuit unit that compares the attenuated voltage with a reference voltage and outputs a control voltage according to the comparison result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169422A JP2010011220A (en) | 2008-06-27 | 2008-06-27 | Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169422A JP2010011220A (en) | 2008-06-27 | 2008-06-27 | Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010011220A true JP2010011220A (en) | 2010-01-14 |
Family
ID=41591149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008169422A Pending JP2010011220A (en) | 2008-06-27 | 2008-06-27 | Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010011220A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101141554B1 (en) | 2010-10-28 | 2012-05-04 | 에스케이하이닉스 주식회사 | Voltage generation circuit and signal processing circuit |
JP2012235376A (en) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | Electronic circuit and light-receiving circuit |
JP2013005373A (en) * | 2011-06-21 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | Differential transimpedance amplifier |
JP2013078051A (en) * | 2011-09-30 | 2013-04-25 | Sumitomo Electric Ind Ltd | Amplification device |
JP2017041706A (en) * | 2015-08-18 | 2017-02-23 | パナソニックIpマネジメント株式会社 | Signal transmission circuit |
JP2017085578A (en) * | 2016-11-10 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | Differential output circuit |
JP7367966B2 (en) | 2019-10-04 | 2023-10-24 | ザインエレクトロニクス株式会社 | linear amplifier |
-
2008
- 2008-06-27 JP JP2008169422A patent/JP2010011220A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101141554B1 (en) | 2010-10-28 | 2012-05-04 | 에스케이하이닉스 주식회사 | Voltage generation circuit and signal processing circuit |
JP2012235376A (en) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | Electronic circuit and light-receiving circuit |
JP2013005373A (en) * | 2011-06-21 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | Differential transimpedance amplifier |
JP2013078051A (en) * | 2011-09-30 | 2013-04-25 | Sumitomo Electric Ind Ltd | Amplification device |
JP2017041706A (en) * | 2015-08-18 | 2017-02-23 | パナソニックIpマネジメント株式会社 | Signal transmission circuit |
CN107710621A (en) * | 2015-08-18 | 2018-02-16 | 松下知识产权经营株式会社 | Signal circuit |
CN107710621B (en) * | 2015-08-18 | 2021-06-29 | 松下知识产权经营株式会社 | Signal transmission circuit |
JP2017085578A (en) * | 2016-11-10 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | Differential output circuit |
JP7367966B2 (en) | 2019-10-04 | 2023-10-24 | ザインエレクトロニクス株式会社 | linear amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010011220A (en) | Common mode feedback circuit, and differential transmission transmitter, differential transmission receiver and differential amplification circuit with common mode feedback circuit | |
US7880512B2 (en) | Output driver circuit | |
US7642853B2 (en) | High-swing operational amplifier output stage using adaptive biasing | |
WO2006117860A1 (en) | Differential driving circuit and electronic device incorporating the same | |
JP2010239481A (en) | Semiconductor integrated circuit device | |
EP1739517B1 (en) | Semiconductor integrated circuit device | |
US20140368271A1 (en) | Amplifier circuit with overshoot suppression | |
US8149056B2 (en) | Amplifying circuit | |
CN116488596A (en) | LVDS receiving circuit with wide input common mode range and chip | |
JP4097149B2 (en) | Differential drive circuit and electronic device incorporating the same | |
JPH11154832A (en) | Differential amplifier circuit and operational amplifier circuit | |
US7518424B2 (en) | Slew rate controlled output circuit | |
US11381427B1 (en) | Continuous-time linear equalizer of compact layout and high immunity to common-mode noise | |
US20140210560A1 (en) | Triple cascode power amplifier | |
US11290061B2 (en) | Amplifier circuit with overshoot suppression | |
US11835977B2 (en) | Constant voltage circuit for improvement of load transient response with stable operation in high frequency, and electronic device therewith | |
US8614602B2 (en) | Differential amplifier | |
JP2005316959A (en) | Constant-voltage circuit | |
KR20130138490A (en) | Differential amplifier circuit | |
CN110611497A (en) | Comparator and oscillation circuit | |
JP4724670B2 (en) | Semiconductor integrated circuit device | |
JP2008135834A (en) | Operational amplifier circuit | |
JP5203809B2 (en) | Current mirror circuit | |
US7532068B2 (en) | Differential amplifier circuit | |
KR20080000424A (en) | Output buffer of semiconductor memory |