JP2009277944A - Method of manufacturing junction structure, and method of manufacturing light-emitting device - Google Patents
Method of manufacturing junction structure, and method of manufacturing light-emitting device Download PDFInfo
- Publication number
- JP2009277944A JP2009277944A JP2008128766A JP2008128766A JP2009277944A JP 2009277944 A JP2009277944 A JP 2009277944A JP 2008128766 A JP2008128766 A JP 2008128766A JP 2008128766 A JP2008128766 A JP 2008128766A JP 2009277944 A JP2009277944 A JP 2009277944A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- layer
- silicon substrate
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、第1基板及び第2基板が接着材を介して接合される接合体の製造方法及び発光装置の製造装置に関する。 The present invention relates to a method for manufacturing a joined body in which a first substrate and a second substrate are bonded via an adhesive, and a manufacturing apparatus for a light emitting device.
従来から、半導体分野においては、2つの基板を貼り合わせて接合させる技術が用いられている(例えば、特許文献1、2及び3参照)。
ところで、2つの基板を貼り合わせると、接合界面にボイドが残留して非接合部分が形成され、各基板の接合強度が低下するという問題がある。 By the way, when the two substrates are bonded together, there is a problem that voids remain at the bonding interface to form a non-bonded portion, and the bonding strength of each substrate decreases.
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、各基板の接合界面におけるボイドの発生を抑制し、良好な基板の接合体を得ることのできる接合体の製造方法及び発光装置の製造装置を提供することである。 This invention is made | formed in view of the said situation, The place made into the objective suppresses generation | occurrence | production of the void in the joining interface of each board | substrate, and manufacture of the joined body which can obtain the joined body of a favorable board | substrate. A method and an apparatus for manufacturing a light emitting device are provided.
前記目的を達成するため、本発明では、第1基板が予め設定された設定反り形状となるように、前記設定反り形状と予め対応付けられた雰囲気圧力にて、薄膜を前記第1基板の接合面に形成する薄膜形成工程と、前記薄膜が形成された前記第1基板と、第2基板と、を接着材を介し、挟圧して接合する接合工程と、を含む接合体の製造方法が提供される。 In order to achieve the above object, in the present invention, a thin film is bonded to the first substrate at an atmospheric pressure pre-associated with the set warpage shape so that the first substrate has a preset warpage shape. Provided is a method for manufacturing a joined body, comprising: a thin film forming step formed on a surface; and a joining step in which the first substrate on which the thin film is formed and the second substrate are joined with an adhesive interposed therebetween. Is done.
上記接合体の製造方法において、前記第1基板の前記設定反り形状は、前記第2基板に対して凸となる形状であることが好ましい。 In the manufacturing method of the joined body, the set warpage shape of the first substrate is preferably a shape that is convex with respect to the second substrate.
上記接合体の製造方法において、前記薄膜形成工程にて、前記薄膜はスパッタリング法により形成されることが好ましい。 In the manufacturing method of the joined body, the thin film is preferably formed by a sputtering method in the thin film forming step.
上記接合体の製造方法において、前記薄膜は、前記接着材の拡散を防止するバリアメタル層であることが好ましい。 In the manufacturing method of the joined body, the thin film is preferably a barrier metal layer that prevents diffusion of the adhesive.
上記接合体の製造方法において、前記第1基板と前記第2基板の一方は、発光層を含む窒化物系半導体層が形成された成長基板であり、前記第1基板と前記第2基板の他方は、支持基板であることが好ましい。 In the method for manufacturing a bonded body, one of the first substrate and the second substrate is a growth substrate on which a nitride-based semiconductor layer including a light emitting layer is formed, and the other of the first substrate and the second substrate. Is preferably a support substrate.
また、本発明では、上記製造方法によって接合体を製造した後、前記成長基板と前記窒化物系半導体層とを分離する発光装置の製造方法が提供される。 In addition, the present invention provides a method for manufacturing a light-emitting device that separates the growth substrate and the nitride-based semiconductor layer after manufacturing a joined body by the above-described manufacturing method.
上記発光装置の製造方法において、前記成長基板は、サファイア基板であり、前記支持基板は、シリコン基板であることが好ましい。 In the method for manufacturing the light-emitting device, it is preferable that the growth substrate is a sapphire substrate and the support substrate is a silicon substrate.
上記発光装置の製造方法において、前記接着材は、鉛フリーはんだであり、前記バリアメタル層は、W、Ta、Ti、Ni、Hf又はこれらの合金からなる層を少なくとも1層有することが好ましい。 In the method for manufacturing a light emitting device, the adhesive is preferably lead-free solder, and the barrier metal layer preferably includes at least one layer made of W, Ta, Ti, Ni, Hf, or an alloy thereof.
本発明によれば、各基板の接合界面におけるボイドの発生を抑制し、良好な基板の接合体を得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, generation | occurrence | production of the void in the joining interface of each board | substrate can be suppressed, and the favorable bonded body of a board | substrate can be obtained.
図1から図9は本発明の一実施形態を示すもので、図1は発光装置の構成説明図であり、(a)は完成した状態のものを示し、(b)は窒化物系半導体層、バリアメタル層及び接着材が形成されたサファイア基板を示し、(c)はバリアメタル層及び接着材が形成されたシリコン基板を示し、(d)はサファイア基板とシリコン基板を接合する直前の状態を示し、(e)はサファイア基板とシリコン基板を接合した直後の接合体を示す。 FIG. 1 to FIG. 9 show an embodiment of the present invention, FIG. 1 is a diagram for explaining a configuration of a light emitting device, (a) shows a completed state, and (b) shows a nitride-based semiconductor layer. , Shows a sapphire substrate on which a barrier metal layer and an adhesive are formed, (c) shows a silicon substrate on which a barrier metal layer and an adhesive are formed, and (d) shows a state immediately before joining the sapphire substrate and the silicon substrate. (E) shows a joined body immediately after joining a sapphire substrate and a silicon substrate.
図1(a)に示すように、本実施形態の発光装置100は、支持基板としてのシリコン基板120上に窒化物系半導体層111が形成されている。この発光装置100は、サファイア基板110とシリコン基板120とを接合した後、サファイア基板110をレーザリフトオフ法により除去して製造される。発光装置100の製造にあたり、図1(b)に示すように、成長基板としてのサファイア基板110に、窒化物系半導体層111、バリアメタル層112及び接着材113をサファイア基板110側からこの順で形成する。窒化物系半導体層111は、例えば、サファイア基板110側からバッファ層、n型GaN系半導体層、発光層、p型GaN系半導体層及びp型コンタクト層を含んでいる。バリアメタル層112は、例えば、窒化物半導体層111上に形成される所定ペア数のTi/W/Tiの層と、この層の表面に形成されるNi層を含んでいる。接着材113は、例えば、Au−Snはんだからなる。
As shown in FIG. 1A, in the
一方、図1(c)に示すように、支持基板としてのシリコン基板120に、バリアメタル層121及び接着材122をシリコン基板120側からこの順で形成する。本実施形態においては、バリアメタル層121は、例えば、シリコン基板120上に形成されるTi層と、Ti層の上に形成されるW層と、を含んでいる。また、本実施形態においては、接着材122は、例えば、Au−Snはんだからなる。
On the other hand, as shown in FIG. 1C, a
そして、図1(d)に示すように、サファイア基板110とシリコン基板120とを互いに接着材113,122を接触させた状態で加熱して接触させる。この後、図1(e)に示すように、接着材113,122を溶融固化してサファイア基板110とシリコン基板120が接着層130により接合された接合体140を作製する。次いで、サファイア基板110をレーザリフト法により除去した後、窒化物系半導体層111にn側電極150を形成し、研磨により60〜250μm程度まで薄くしたシリコン基板120にp側電極160を形成する。
Then, as shown in FIG. 1D, the
図1(d)に示すように、接合体140の作製にあたっては、サファイア基板110とシリコン基板120の間にボイド等が発生しないように、サファイア基板110とシリコン基板120の少なくとも一方を所定の反り形状とすることが好ましい。本実施形態においては、サファイア基板110及びシリコン基板120は、それぞれ円板状に形成されており、シリコン基板120は中央側がサファイア基板110に対して凸となる反り形状となっている。この反り形状は、シリコン基板120にバリアメタル層121を形成する際に制御される。以下、シリコン基板120にバリアメタル層121を形成するスパッタ装置1について説明する。
As shown in FIG. 1D, when the
図2は、スパッタ装置の構成説明図である。
図2に示すように、基板反り装置としてのスパッタ装置1は、内部にてスパッタ膜を形成するチャンバ2と、チャンバ2内の下側に配置されターゲット3を保持するターゲット電極4と、チャンバ2内の上側に配置されてシリコン基板12を固定する基板電極5と、ターゲット電極4と基板電極5に電圧を印加する直流電源6と、を備えている。また、スパッタ装置1は、チャンバ2に接続されたガス導入管7及びガス排気管8と、ガス導入管7の上流側に接続されスパッタガスを供給するガス供給源7aと、ガス導入管7に設けられスパッタガスの流量を制御するガス導入バルブ7bと、ガス排気管8の下流側に接続されチャンバ2内を排気する真空ポンプ8aと、ガス排気管8に設けられチャンバ2内の圧力を制御する圧力制御バルブ8bと、を備えている。本実施形態においては、スパッタガスとして例えばArが用いられる。
FIG. 2 is a diagram illustrating the configuration of the sputtering apparatus.
As shown in FIG. 2, a
図3は、スパッタ装置の制御ブロック図である。
図3に示すように、直流電源6、真空ポンプ8a、ガス導入バルブ7b及び圧力制御バルブ8bは、制御部9のインターフェース部10に接続されており、制御部9からの指令に基づいて動作する。制御部9は、直流電源6の電圧、真空ポンプ8aの動作、ガス導入バルブ7b及び圧力制御バルブ8bの開度を制御する各種の制御プログラム11aを記憶する記憶部11を有する。記憶部11は、例えば、ROM、RAM等からなり、インターフェース部10及び例えばCPU等からなる演算部12とバスによって接続されている。また、記憶部11には、バリアメタル層121を形成する際のチャンバ2内の圧力と、バリアメタル層121形成後のシリコン基板120の反り量と、を対応づけた反り形状データ11bが記憶されている。また、制御部9のインターフェース部10には、例えばキーボード、タッチパネル等からなる入力部13と、例えばディスプレイ等からなる表示部14が接続されている。入力部13は、制御プログラム11a及び反り形状データ11bを入力可能に構成されている。また、表示部14は、直流電源6の電圧、真空ポンプ8aの動作、ガス導入バルブ7b及び圧力制御バルブ8bの開度や、スパッタリングの進行状況等を表示可能に構成されている。制御部9は、入力部13から入力された反り量と反り形状データ11bとを照合し、チャンバ2内の圧力を決定して当該圧力によりバリアメタル層121を形成する。
FIG. 3 is a control block diagram of the sputtering apparatus.
As shown in FIG. 3, the DC power supply 6, the vacuum pump 8 a, the gas introduction valve 7 b, and the pressure control valve 8 b are connected to the interface unit 10 of the control unit 9 and operate based on commands from the control unit 9. . The control unit 9 includes a
このスパッタ装置1を用いたスパッタ方法を説明する。ターゲット電極4にターゲット3を固定し、シリコン基板120を基板電極5に固定する。次いで、真空ポンプ8aを作動させてチャンバ2内を真空にし、ガス導入バルブ7bを開いてガス供給源7aからスパッタガスをチャンバ2内へ導入する。チャンバ2内の圧力は、圧力制御バルブ8bの開度により制御する。次いで、直流電源6によりターゲット電極4に電圧を印加してプラズマを生じさせ、プラズマがターゲット3の表面に衝突してターゲット3をスパッタリングし、シリコン基板120上に薄膜としてのバリアメタル層121が形成される。
A sputtering method using this sputtering
本実施形態においては、チャンバ2内の圧力制御により、シリコン基板120の反り形状を制御する。ここで、バリアメタル層121の形成時の圧力と、シリコン基板120の反り量についての具体例を表1に示す。表1は、厚さが0.65mmの3インチのシリコン基板120に、Ti層及びW層からなるバリアメタル層121を形成した際の反り量を示している。スパッタガスはArとし、Ti層の膜厚は全て1000Åとした。Arガスの流量を20sccm、放電電力を700Wとし、W層の膜厚を1000Å、2000Å、3000Åに変化させるとともに、チャンバ2内の圧力を0.12Pa、1.2Pa、1.8Paに変化させて、シリコン基板120の反り量を測定した。反り量は、バリアメタル層121を形成した後の、シリコン基板120の中央と外縁の厚さ方向位置の差により算出した。反り量の測定は、キーエンス社製のレーザー変位計LT−8010を用いて行った。
In the present embodiment, the warpage shape of the
図4は、バリアメタル層形成面を上側としたシリコン基板の反り形状の例であり、(a)は基板中央が上方へ突出した形状を示し、(b)は基板中央が下方へ突出した形状を示している。
表1における反り量がプラスの状態は、図4(a)に示すようにシリコン基板120がバリアメタル層121が形成された面側に凸となった状態である。また、表1における反り量がマイナスの状態は、図4(b)に示すようにシリコン基板120がバリアメタル層121が形成された面側に凹となった状態である。
FIGS. 4A and 4B show examples of the warped shape of the silicon substrate with the barrier metal layer forming surface on the upper side. FIG. 4A shows a shape in which the center of the substrate protrudes upward, and FIG. 4B shows a shape in which the center of the substrate protrudes downward. Is shown.
The state in which the amount of warpage in Table 1 is positive is a state in which the
表1に示すように、チャンバ2内の圧力を0.12Paとした場合及び1.2Paとした場合、いずれも反り量がプラスであった。また、チャンバ2内の圧力を1.8Paとした場合、反り量がマイナスであった。具体的に、W層の膜厚を1000Åとすると、シリコン基板120の反り量は、0.12Paで+98μm、1.2Paで+53μm、1.8Paで−14.58μmであった。また、W層の膜厚を2000Åとすると、シリコン基板120の反り量は、0.12Paで+213μm、1.2Paで+78μm、1.8Paで−42.74μmであった。さらに、W層の膜厚を3000Åとすると、シリコン基板120の反り量は、0.12Paで+287μm、1.2Paで+101μm、1.8Paで−64.66μmであった。
As shown in Table 1, when the pressure in the chamber 2 was 0.12 Pa and 1.2 Pa, the amount of warpage was positive. Further, when the pressure in the chamber 2 was 1.8 Pa, the amount of warpage was negative. Specifically, when the thickness of the W layer is 1000 mm, the warpage of the
図5は、横軸をW層の厚さとし縦軸をシリコン基板の反り量としたグラフである。図5に示すように、W層の厚さと反り量の関係はほぼ比例関係であり、W層の膜厚が大きくなると反り量が大きくなる傾向がある。 FIG. 5 is a graph in which the horizontal axis represents the thickness of the W layer and the vertical axis represents the amount of warpage of the silicon substrate. As shown in FIG. 5, the relationship between the thickness of the W layer and the amount of warpage is almost proportional, and the amount of warpage tends to increase as the film thickness of the W layer increases.
このように、バリアメタル層121の形成時の雰囲気圧力で、シリコン基板120の反り量が変化する。本実施形態においては、シリコン基板120が、接合後にボイドや割れが生じない設定反り形状となるように、この設定反り形状と予め対応付けられた雰囲気圧力にて、バリアメタル層121をシリコン基板120の接合面に形成する(薄膜形成工程)。そして、薄膜形成工程の後、バリアメタル層121が形成されたシリコン基板120と、サファイア基板110と、を接着材113,122を介し、挟圧して接合している(接合工程)。接合体の貼り合わせ装置21について後述する。記憶部11には、バリアメタル層121の所定の材質及び膜厚について、予め測定されたチャンバ2内の圧力及びシリコン基板120の反り量に関する反り形状データ11bが記憶されている。そして、使用者が入力部13からシリコン基板120の所望の反り量を入力すると、制御部9は、当該反り量に対応する圧力を反り形状データ11bに基づいて導出し、当該圧力にてシリコン基板120にバリアメタル層121を形成する。
Thus, the amount of warpage of the
図6は、接合体の貼り合わせ装置の構成説明図である。
図6に示すように、接合体の貼り合わせ装置21は、外気を遮断可能なチャンバ22と、サファイア基板110が固定される上側加熱板23と、上側加熱板23を上下に移動させるシリンダ24と、シリコン基板120が固定される下側加熱板25と、下側加熱板25を支持する支持部26と、を備えている。上側加熱板23及び下側加熱板25は、チャンバ22内に配置され、シリンダ24によりサファイア基板110及びシリコン基板120を挟み込んで荷重を加えることができるよう構成される。本実施形態においては、上側加熱板23及び下側加熱板25は、互いに平行な同径の円盤状に形成され、それぞれ内部に加熱器を有している。また、貼り合わせ装置21は、チャンバ22に接続されたガス導入管27及びガス排気管28と、ガス導入管27の上流側に接続され不活性ガスを供給するガス供給源27aと、ガス導入管27に設けられスパッタガスの流量を制御するガス導入バルブ27bと、ガス排気管28の下流側に接続されチャンバ22内を排気する真空ポンプ28aと、ガス排気管28に設けられチャンバ22内の圧力を制御する圧力制御バルブ28bと、を備えている。本実施形態においては、不活性ガスとして例えばN2が用いられる。
FIG. 6 is a configuration explanatory diagram of a bonded body bonding apparatus.
As shown in FIG. 6, the bonded
この貼り合わせ装置21を用いた貼り合わせ方法を、図7から図9を参照して説明する。図7は上側加熱板及び下側加熱板によりサファイア基板及びシリコン基板を挟み込む直前の模式説明図、図8は上側加熱板及び下側加熱板によりサファイア基板及びシリコン基板を挟み込んだ状態の模式説明図である。
図7に示すように、接合体140の製造にあたっては、サファイア基板110とシリコン基板120を互いに位置決めする。図7においては、シリコン基板120は、サファイア基板110に対して凸形状を呈している。この後、図8に示すように、シリンダ24を伸張して上側加熱板23を移動させて、サファイア基板110とシリコン基板120を接着材113,122を介して挟み込む。
A bonding method using the
As shown in FIG. 7, in manufacturing the bonded
図9に、上側加熱板及び下側加熱板の温度と経過時間の関係のグラフの一例を示す。本実施形態においては、図9に示すように、予め設定された加熱時間をかけて上側加熱板23及び下側加熱板25を所定温度まで加熱し、上側加熱板23及び下側加熱板25を所定温度にて予め設定された保持時間だけ保持し、予め設定された冷却時間をかけて上側加熱板23及び下側加熱板25を常温まで冷却する。接合体140の接合条件は任意に設定することができるが、本実施形態においては、各基板110,120の加圧荷重は100〜10000Nであり、加熱時間は30分、所定温度は100℃〜500℃、保持時間は30分、冷却時間は120分である。
FIG. 9 shows an example of a graph of the relationship between the temperature of the upper heating plate and the lower heating plate and the elapsed time. In this embodiment, as shown in FIG. 9, the
これにより、上側加熱板10及び下側加熱板30が挟圧されたサファイア基板110及びシリコン基板120は、互いに接着材113,122の形成面を対向させた状態で、上側加熱板23及び下側加熱板25により加熱しつつ挟圧される。このとき、シリコン基板120がサファイア基板110に対して凸形状を呈していることから、シリコン基板120及びサファイア基板110は基板の中央側から順次当接していき、各基板110,120の間にボイドが残留することを抑制することができる。また、シリコン基板120は、設定反り形状として実験によりボイド及び割れの発生が最も抑制される形状が選択され、バリアメタル層121の形成時の圧力制御により設定反り形状に成型されているので、ボイドの残留及び基板の割れを殆どなくすことができる。
As a result, the
接合体140を製造した後、レーザリフトオフ法により、シリコン基板120側に接合された窒化物系半導体層111を残してサファイア基板110を分離する。このとき、接合体140の反りが抑制されていることから、レーザ光を所期の分離部位へ的確に照射することができる。すなわち、本実施形態の接合体の製造方法及び製造装置は、成長基板上に半導体層を形成した後、支持基板を接合し、成長基板を分離して作製される発光ダイオードに固有の問題を解決したものである。
After manufacturing the bonded
ここで、本実施形態の製造方法を用いた発光装置の実施例を説明する。
実施例では、厚さ0.4mmの3インチのシリコン基板に、厚さ1000ÅのTi層、厚さ3000ÅのW層、厚さ1500ÅのTi層及び厚さ1500ÅのNi層からなるバリアメタル層をスパッタリング法により形成した。各Ti層及びNi層は雰囲気圧力を0.12Paとし、W層は雰囲気圧力を1.2Paとして形成した。W層について1.2Paとした理由は、設定反り形状に対応する圧力が1.2Paであったからである。尚、条件を変化させたのは圧力のみで、各Ti層、W層及びNi層の形成に際しては、スパッタガスであるArガスの流量は20sccm、放電電力は700Wで、それぞれ一定とした。バリアメタル層の形成にあたっては、同様の材質及び層構成のバリアメタル層について、スパッタリング時の圧力を変化させてシリコン基板の反り量を測定しておき、これに基づいて圧力と反り量の関係を予め取得しておいた。このようにシリコン基板にバリアメタル層を形成した後、抵抗加熱式真空蒸着機を用いてAu−Snはんだからなる接着材を2μm形成した。
Here, an example of a light emitting device using the manufacturing method of the present embodiment will be described.
In the embodiment, a barrier metal layer comprising a Ti layer having a thickness of 1000 mm, a W layer having a thickness of 3000 mm, a Ti layer having a thickness of 1500 mm, and a Ni layer having a thickness of 1500 mm is formed on a 3-inch silicon substrate having a thickness of 0.4 mm. It formed by sputtering method. Each Ti layer and Ni layer were formed at an atmospheric pressure of 0.12 Pa, and the W layer was formed at an atmospheric pressure of 1.2 Pa. The reason why the W layer is set to 1.2 Pa is that the pressure corresponding to the set warp shape was 1.2 Pa. The conditions were changed only by pressure, and when forming each Ti layer, W layer, and Ni layer, the flow rate of Ar gas, which is a sputtering gas, was 20 sccm, and the discharge power was 700 W, which were constant. In forming the barrier metal layer, for the barrier metal layer of the same material and layer structure, the amount of warpage of the silicon substrate is measured by changing the pressure during sputtering, and based on this, the relationship between the pressure and the amount of warpage is determined. Obtained in advance. After forming the barrier metal layer on the silicon substrate in this way, 2 μm of an adhesive made of Au—Sn solder was formed using a resistance heating vacuum deposition machine.
一方、厚さ0.5mmの3インチのサファイア基板に、厚さ4000nmのn型層、多重量子井戸(MQW)構造からなる厚さ40nmの発光層、厚さ1400nmのp型層をこの順に含む窒化物系半導体層をエピタキシャル成長に形成した。ここで、窒化物系半導体層はIII族窒化物系化合物半導体からなり、III族窒化物系化合物半導体は、一般式AlxGayIn1−x−yN(但し、x、y、x+yはいずれも0以上1以下)で表される半導体であって、任意の不純物を添加したもの、或いは他のIII族元素でAl、Ga及び/又はInの一部組成を置き換えたもの、他のV族元素でNの一部組成を置き換えたものを含むものとする。この後、窒化物系半導体層の上に、厚さ300nmで銀を主成分とする合金からなる反射電極を形成し、さらにW/Ti/Niからなるバリアメタル層を形成した後、厚さ2μmのAu−Snはんだからなる接着材を形成した。 On the other hand, a 3-inch sapphire substrate having a thickness of 0.5 mm includes an n-type layer having a thickness of 4000 nm, a light-emitting layer having a thickness of 40 nm having a multiple quantum well (MQW) structure, and a p-type layer having a thickness of 1400 nm in this order. A nitride-based semiconductor layer was formed by epitaxial growth. Here, the nitride-based semiconductor layer is made of a group III nitride-based compound semiconductor, and the group III nitride-based compound semiconductor has a general formula of Al x Ga y In 1-xy N (where x, y, x + y are All of which are represented by 0 or more and 1 or less), wherein an arbitrary impurity is added, or a part of the composition of Al, Ga and / or In is replaced with another group III element, or other V Including elements in which a partial composition of N is replaced with a group element. Thereafter, a reflective electrode made of an alloy containing silver as a main component with a thickness of 300 nm is formed on the nitride-based semiconductor layer, and further a barrier metal layer made of W / Ti / Ni is formed. An adhesive material made of Au—Sn solder was formed.
次いで、反り形状のシリコン基板と平板状のサファイア基板とを、所定温度を300℃とし、加圧荷重を100Nとして接合した。接合後に各基板に割れは生じず、X線による検査でもボイドは確認されず、良好な接合体を得ることができた。 Next, the warped silicon substrate and the flat sapphire substrate were bonded at a predetermined temperature of 300 ° C. and a pressure load of 100 N. No cracks occurred in each substrate after bonding, and no voids were confirmed by X-ray inspection, and a good bonded body could be obtained.
尚、前記実施形態においては、シリコン基板120をサファイア基板110へ向かって凸となるようにしたものを示したが、例えば図11に示すようにサファイア基板110がシリコン基板120へ向かって凸となるようにし、図12に示すように接合体140を製造するようにしてもよい。この場合、サファイア基板110のバリアメタル層112を形成する際の圧力を変化させて、サファイア基板110を所望の設定反り形状となるよう制御すればよい。
In the embodiment, the
また、前記実施形態においては、第1基板としてサファイア基板110を用いたものを示したが、第1基板としてGaN基板、SiC基板等を用いてもよい。第2基板としてシリコン基板120を用いたものを示したが、導電性を有するものであれば他の基板を用いることもできる。また、接着層130として、Au−Snはんだを用いたものを示したが、例えば、In−Sn、Ag−Sn、Sn−Cu、Sn−Bi等の他のはんだを用いてもよい。接着材113,122としては、鉛を含まない鉛フリーはんだが好ましい。また、接着層130の金属の拡散を防止するバリアメタル層112,121として、W、Ta、Ti、Ni、Hf又はこれらの合金からなる層を少なくとも1層有するものを用いることができる。
In the embodiment, the
また、前記実施形態においては、サファイア基板110とシリコン基板120の直径が3インチであるものを示したが、第1基板及び第2基板の大きさは任意である。尚、第1基板と第2基板の大きさは、1インチ以上であると接合体の反り、割れ等が生じやすくなるので、反り、割れ等の抑制効果が顕著となる。
In the above embodiment, the
また、前記実施形態においては、半導体装置の一例として発光ダイオード装置を示したが、第1基板と第2基板とを接合するものであれば、他の半導体装置の製造にあっても反り、割れ等を抑制することができ、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。 Moreover, in the said embodiment, although the light emitting diode apparatus was shown as an example of a semiconductor device, if it joins a 1st board | substrate and a 2nd board | substrate, it will warp and crack even in manufacture of another semiconductor device. Of course, other specific details such as the detailed structure can be appropriately changed.
1 スパッタ装置
2 チャンバ
3 ターゲット
4 ターゲット電極
5 基板電極
6 直流電源
7 ガス導入管
7a ガス供給源
7b ガス導入バルブ
8 ガス排気管
8a 真空ポンプ
8b 圧力制御バルブ
9 制御部
10 インターフェース部
11 記憶部
11a 制御プログラム
11b 反り形状データ
12 演算部
13 入力部
14 表示部
21 貼り合わせ装置
22 チャンバ
23 上側加熱板
24 シリンダ
25 下側加熱板
26 支持部
27 ガス導入管
27a ガス供給源
27b ガス導入バルブ
28 ガス排気管
28a 真空ポンプ
28b 圧力制御バルブ
100 発光装置
110 サファイア基板
111 窒化物系半導体層
112 バリアメタル層
113 接着材
120 シリコン基板
121 バリアメタル層
122 接着材
130 接着層
140 接合体
150 n側電極
160 p側電極
DESCRIPTION OF
Claims (8)
前記薄膜が形成された前記第1基板と、第2基板と、を接着材を介し、挟圧して接合する接合工程と、を含む接合体の製造方法。 A thin film forming step of forming a thin film on the bonding surface of the first substrate at an atmospheric pressure previously associated with the set warpage shape so that the first substrate has a preset warpage shape;
A method for manufacturing a joined body, comprising: a joining step in which the first substrate on which the thin film is formed and the second substrate are joined with an adhesive interposed therebetween.
前記第1基板と前記第2基板の他方は、支持基板である請求項4に記載の接合体の製造方法。 One of the first substrate and the second substrate is a growth substrate on which a nitride-based semiconductor layer including a light emitting layer is formed,
The method for manufacturing a joined body according to claim 4, wherein the other of the first substrate and the second substrate is a support substrate.
前記成長基板と前記窒化物系半導体層とを分離する発光装置の製造方法。 After manufacturing a joined body by the manufacturing method according to claim 5,
A method of manufacturing a light emitting device for separating the growth substrate and the nitride-based semiconductor layer.
前記支持基板は、シリコン基板である請求項6に記載の発光装置の製造方法。 The growth substrate is a sapphire substrate;
The method of manufacturing a light emitting device according to claim 6, wherein the support substrate is a silicon substrate.
前記バリアメタル層は、W、Ta、Ti、Ni、Hf又はこれらの合金からなる層を少なくとも1層有する請求項7に記載の発光装置の製造方法。 The adhesive is lead-free solder,
The light emitting device manufacturing method according to claim 7, wherein the barrier metal layer has at least one layer made of W, Ta, Ti, Ni, Hf, or an alloy thereof.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128766A JP2009277944A (en) | 2008-05-15 | 2008-05-15 | Method of manufacturing junction structure, and method of manufacturing light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128766A JP2009277944A (en) | 2008-05-15 | 2008-05-15 | Method of manufacturing junction structure, and method of manufacturing light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009277944A true JP2009277944A (en) | 2009-11-26 |
Family
ID=41443086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008128766A Withdrawn JP2009277944A (en) | 2008-05-15 | 2008-05-15 | Method of manufacturing junction structure, and method of manufacturing light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009277944A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011132396A1 (en) * | 2010-04-20 | 2011-10-27 | Panasonic Corporation | A method for joining a film onto a substrate |
WO2011158535A1 (en) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | Method for producing composite substrate and composite substrate |
KR101357795B1 (en) | 2011-10-10 | 2014-02-11 | 삼성코닝정밀소재 주식회사 | Substrate for vertical type semiconductor device and method for manufacturing the same |
JP2016082232A (en) * | 2014-10-09 | 2016-05-16 | 株式会社Flosfia | Conductive lamination structure and semiconductor device, and peeling method |
JP2016171231A (en) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | Semiconductor device and semiconductor package |
JP2021100139A (en) * | 2019-09-27 | 2021-07-01 | 三菱電機株式会社 | Method for manufacturing optical semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256918A (en) * | 1988-05-24 | 1990-02-26 | Nippon Denso Co Ltd | Direct joint of semiconductor wafer |
JPH02135722A (en) * | 1988-11-16 | 1990-05-24 | Sony Corp | Lamination of semiconductor substrate |
JP2002536843A (en) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | Multilayer structure with internal stress control and method of manufacturing the same |
JP2006237074A (en) * | 2005-02-22 | 2006-09-07 | Sanyo Electric Co Ltd | Method of manufacturing nitride semiconductor element and nitride semiconductor element |
-
2008
- 2008-05-15 JP JP2008128766A patent/JP2009277944A/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256918A (en) * | 1988-05-24 | 1990-02-26 | Nippon Denso Co Ltd | Direct joint of semiconductor wafer |
JPH02135722A (en) * | 1988-11-16 | 1990-05-24 | Sony Corp | Lamination of semiconductor substrate |
JP2002536843A (en) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | Multilayer structure with internal stress control and method of manufacturing the same |
JP2006237074A (en) * | 2005-02-22 | 2006-09-07 | Sanyo Electric Co Ltd | Method of manufacturing nitride semiconductor element and nitride semiconductor element |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011132396A1 (en) * | 2010-04-20 | 2011-10-27 | Panasonic Corporation | A method for joining a film onto a substrate |
JP2012517096A (en) * | 2010-04-20 | 2012-07-26 | パナソニック株式会社 | Method for bonding a thin film to a substrate |
CN102696115A (en) * | 2010-04-20 | 2012-09-26 | 松下电器产业株式会社 | Method for joining a film onto a substrate |
US8278133B2 (en) | 2010-04-20 | 2012-10-02 | Panasonic Corporation | Method for joining a film onto a substrate |
WO2011158535A1 (en) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | Method for producing composite substrate and composite substrate |
KR101357795B1 (en) | 2011-10-10 | 2014-02-11 | 삼성코닝정밀소재 주식회사 | Substrate for vertical type semiconductor device and method for manufacturing the same |
JP2016082232A (en) * | 2014-10-09 | 2016-05-16 | 株式会社Flosfia | Conductive lamination structure and semiconductor device, and peeling method |
JP2016171231A (en) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | Semiconductor device and semiconductor package |
JP2021100139A (en) * | 2019-09-27 | 2021-07-01 | 三菱電機株式会社 | Method for manufacturing optical semiconductor device |
JP7090764B2 (en) | 2019-09-27 | 2022-06-24 | 三菱電機株式会社 | Manufacturing method of optical semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009277944A (en) | Method of manufacturing junction structure, and method of manufacturing light-emitting device | |
JP4933130B2 (en) | GaN-based semiconductor light-emitting device and manufacturing method thereof | |
EP2544219A1 (en) | Single crystal substrate with multilayer film, production method for single crystal substrate with multilayer film, and device production method | |
TW201031027A (en) | Method for manufacturing light emitting device | |
JP2012089828A (en) | Semiconductor device manufacturing method | |
JP6322890B2 (en) | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device | |
TW201526279A (en) | Tensile separation of a semiconducting stack | |
JP2009252897A (en) | Manufacturing method of junction structure, and manufacturing apparatus of junction structure | |
JP6067982B2 (en) | Manufacturing method of semiconductor device | |
JP2010165927A (en) | Substrate for light-emitting element | |
JP2007214480A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR | |
JP2013247362A (en) | Method for manufacturing thin film bonded substrate for semiconductor element | |
JP5167831B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
US20190172813A1 (en) | Substrate joining method | |
JP4970808B2 (en) | GaN-based semiconductor light-emitting device and manufacturing method thereof | |
US11373925B2 (en) | Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint | |
JP2009094385A (en) | Semiconductor device, and manufacturing method thereof | |
JP2010226023A (en) | Method of manufacturing substrate product having nitride based compound semiconductor layer on support substrate, and method of manufacturing semiconductor device | |
JP2005109208A (en) | Method of manufacturing light emitting element | |
JP2009176966A5 (en) | ||
JP2020192544A (en) | Joining method and structure | |
KR20110065202A (en) | Apparatus and method for manufacturing led device having a conductive substrate as a carrier | |
JP6005957B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5466578B2 (en) | Diamond-aluminum bonded body and manufacturing method thereof | |
CN1941528A (en) | Semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121026 |