JP2009238130A - プリント基板設計装置およびプリント基板設計方法 - Google Patents

Abstract

【課題】 プリント基板の設計を高速に行うプリント基板設計装置およびプリント基板の設計を高速に行うためのプリント基板設計方法を提供すること。
【解決手段】 回路図情報に基づいて、回路を構成する各部品の配線基板上の位置と前記各部品間の前記配線基板上の配線の位置とに関する位置情報を決定し、部品間の配線距離を求める距離計算手段と、距離計算手段によって求められた配線距離が、伝送ノイズが生じる可能性が高い配線について、伝送ノイズが重畳した信号が所定値内かを判別する様にし、部品に印加される印加信号をシミュレーションする配線基板設計装置が提供される。
【選択図】 図４

Description

本発明は、電子回路、特に各種の電子部品を搭載するプリント基板の設計に適用される技術に関する。詳しくは、プリント板の設計を高速に実施できるプリント板設計装置とそのプリント基板設計の方法に関する。

近年、プリント基板は信号の動作周波数の高速化、LSI電源電圧による低電圧化、さらには装置の小型化する要求により、高密度化の一途を辿っている。これらはノイズ量の増加、ノイズマージンの低下を引き起こし、基板上の配線に流れる信号に重畳される伝送ノイズの問題が顕在化してきている。ここで、伝送ノイズとは、信号に重畳する回路上のインピーダンスの違いにより生じる反射波等を指す。

プリント基板上には数千、数万単位といった配線が施されており、これら１つ１つの配線に対して伝送ノイズ対策を施すかどうかの判断は、回路設計者による勘や経験に委ねられているのが現状である。そのため、解析対象とすべき配線の抽出に膨大な時間を要したり、解析すべき配線の抽出漏れによる誤動作が発生したりといった問題が発生している。

このために、高速信号用プリント基板の設計を短時間に行うシステムが、特許文献１に開示されている。この特許文献１に開示されているシステムでは、基板に搭載される部品の位置をＰＲＥシミュレーションして、部品位置を決定し、終端抵抗の最適値やクロストークの影響など評価するためのＰＯＳＴシミュレーションを行い、部品間の実配線が決定される。この方法ではシミュレーションを２回行い、また、ＰＲＥシミュレーションにおいて詳細のシミュレーションを行う必要がある。
特開平２００３−２１６６７４号公報。

上記した様に、従来のプリント基板設計には、多大の時間がかかっており、また特許文献１に記載のシステムでは、多数の電気特性をシミュレーションする必要があり、またシミュレーションを２回行う必要がある。そこで、プリント基板の設計を高速に行うプリント基板設計装置およびプリント基板の設計を高速に行うためのプリント基板設計方法を提供することを課題とする。

上記課題を解決するために、従来の様に、全ての電気特性や、全ての配線についてシミュレーションするのではなく、使用する信号の高速化に伴って、今後ますます問題になる可能性が高い伝送ノイズについて、シミュレーションすれば高速に設計できるプリント基板設計装置およびプリント基板設計方法を実現できるとの着想を得て本発明はなされたものである。
また、シミュレーションする対象となる配線を全配線ではなく、伝送ノイズが生じる可能性が高い配線について、伝送ノイズが重畳した信号が所定値内かを判別する様にし、シミュレーション回数の逓減と、シミュレーション内容の簡略化を実現している。すなわち、本発明の１側面によれば、回路図情報に基づいて、回路を構成する各部品の配線基板上の位置と前記各部品間の前記配線基板上の配線の位置とに関する位置情報を決定する配置手段と、前記基板と前記部品の各々の特性情報に基づいて、前記部品間の配線距離の拘束条件を算出する計算手段と、前記位置情報に基づき、前記部品間の配線距離を求める距離計算手段と、前記距離計算手段によって求められた配線距離が、前記計算手段によって算出された拘束条件を満たすか否か判定する判定手段と、前記判定手段によって前記拘束条件を満たさないと判定された前記部品間の位置情報を特定し、前記特定された位置情報と前記拘束条件と前記配線距離とに基づいて、前記部品に印加される印加信号をシミュレーションするシミュレーション手段とを有する配線基板設計装置が提供される。

この様に、シミュレーションする配線を選択し、この配線について印加信号をシミュレーションするので、高速に基板の配線についての設計が可能になる。

図１は、本発明の基本処理フローを示す図である。基本処理は、まず、インピーダンスの異なる箇所で、信号の反射波である伝送ノイズが信号に顕著に影響するか否かを線路長によって判別する（ステップＳ５０）。そして次に、線路長が所定長さ以下の場合に、信号と伝送ノイズとが重畳した場合の信号の最大値、最小値を求め、この最大値が部品の許容最大値以下であるか、また最小値が部品の許容最小値であるかを判定する（ステップＳ５２）。このステップＳ５２で、ノイズが重畳した信号が、許容範囲外の値をとる場合に、その線路を表示して利用者に通知する（ステップＳ５４）。

以下、上記した処理をさらに詳しく説明する。

［伝送ノイズ対策が必要な線路長の算出］
本発明の原理をまず、説明する。図２（Ａ）は、プリント基板に搭載される部品と、この部品間を導電パターンなどによって結線する線路とをモデル化した図である。この様に回路をモデル化すると、送信側(ＴＲ)から出力された信号がａで示す方向に伝播し、受信側（ＲＥ）に到達すると、線路（導電パターン１６）のインピーダンスと受信側の入力抵抗（Ｒｒ１４）の違いにより反射波が発生し、この反射波はｂで示す方向に伝播する。

この送信側に向かう反射波は、受信側で生じたと同様に、線路のインピーダンスと送信側の出力抵抗（Ｒｏ１２）との違いにより反射波が発生し、ｃに示す方向に伝播し、受信側に向かい、再度受信される。図２（Ｂ）に、時間の経過とともに、受信側の入力抵抗Ｒ２にかかる電圧値を示したものであり、信号１８に、反射波が重畳することを示している。 この図２（Ｂ）に示す様に、反射波が受信側へ到達することで、信号受信側の信号は歪んだ波形となってしまう。この様に、受信側で発生した反射波が送信側へ戻って反射し、再度受信側へ到達した反射波が、ノイズの要因となる。

そこで、信号が線路上を伝播する際、信号の立ち上がり時間（または立ち下り時間）と、信号が線路を往復する時間との比によって、伝送ノイズを考慮した設計が必要かどうかを見極める。

信号が線路上を伝播する時間は、線路定数から求まり、基板材料にガラスエポキシ材を使用した場合には、通常、約７ｎｓ／ｍ程度である。これに対し高速ゲートの信号の立ち上がり時間は、１．５ｎｓ程度であるので、信号の立ち上がり時間と信号が往復するのに掛かる時間が一緒となる線路長Ｌは（図２（Ｂ）で点Ｐ付近に反射波が到達する線路長Ｌ）、往復時間＝（２×Ｌ）×７ｎｓ／ｍであり、信号の立ち上がり時間＝１．５ｎｓであるから
Ｌ＝１．５ｎｓ／（２×７ｎｓ／ｍ）＝１１ｃｍ。

反射波が重畳しない場合の信号１８に、この路線長Ｌを変化させた時の反射波を重畳させると、図２（Ｂ）に示す様になる。図中、ＶＴＨは受信側で信号と認識する電圧値を示しており、この図から、線路長が１１ｃｍ以下の場合には、信号がＶＴＨ以上に値に落ち着くまでの時間に反射波の影響は無いことが分かる。
一方、路線長が１１ｃｍ以上の場合には、信号が立ち上がった後に反射波が重畳するために、合成された信号波形が、ＶＴＨ以上の所定の値に落ち着くまでの時間が長引くとともに、ピーク電圧値が許容値を超える恐れがあるために、路線長が１１ｃｍ以上の場合には伝送ノイズ対策が必要になる。
すなわち、信号が線路上を伝播する時間をＶｏ（ｎｓ／ｍ）、信号の立ち上がり（立ち下がり）時間をＴｒｆ（ｎｓ）、路線長をＬ（ｍ）とすると、線路長Ｌ≦ Ｔｒｆ／（２×Ｖｏ）の場合には、伝送ノイズを考慮しなくても良く、線路長Ｌ ＞ Ｔｒｆ／（２×Ｖｏ）の場合には、伝送ノイズをさらに、詳細に検討する必要がある。
［簡易シミュレーションの概要］
上記、線路長がＴｒｆ／（２×Ｖｏ）よりも長い場合には、伝送ノイズが重畳した信号の電圧値が、許容範囲内か、または許容範囲外かを判定する必要がある。この判定を行うために、本実施例では、以下に記載する簡易シミュレーションを行う。

図３は、シミュレーションの概要を説明する図であり、図３（Ａ）は、モデル化した回路であり、図３（Ｂ）は、シミュレーション結果を示す図である。

図３（Ａ）で、Ｖ０は信号の初期電圧であり、Ｚ０は線路の特性インピーダンスであり、τ（ｎＳ）は、送信側と受信側間を信号が伝播する時間を示す。

振幅Ｖ０の信号が送信されるとτ後に受信側に到達し、線路の特性インピーダンスＺ０と受信側の入力抵抗Ｒ２の不整合によって、振幅Ｖｒの反射波が生じてこの反射波は、再度、送信側に伝播し、送信側でのインピーダンス不整合により振幅がＶｒ２の反射波が生じる。この反射波は受信側で振幅がＶｒ３の反射波を生じる。
ここで、送信側の出力抵抗（Ｒ１）、配線の特性インピーダンス（Ｚ０）、および受信側の入力抵抗（Ｒ２）の関係は、R1 ＜＜ Z0 （Ｒ１はＺ０よりはるかに小さい）、Ｒ２＞＞Ｚ０（Ｒ２はＺ０よりはるかに大きい）である。受信側に入力される伝送ノイズは、この関係により、時間とともに収束していく傾向がある。したがって、本実施例では、受信側に入力される信号として、送信側から出力された信号が受信側に到達したとき時の電圧値V(τ)、および反射波が再び受信側へ戻ってきたとき電圧値V(3τ)のみを算出している。

上記したV(τ)、Ｖ（３τ）を下記に示す。

上記したＶ（τ）、Ｖ（３τ）に加え、Ｖ（５τ）、Ｖ（７τ）、Ｖ（９τ）の値を加えて模擬的に示したものが図３（Ｂ）である。

上記した関係式を用いて、受信側に入力される最大電圧値、最小電圧値が求められるので、この最大電圧値が受信側の部品の最大許容電圧値（ＳＯＨ）以下であるか、最小電圧値が部品の最小許容電圧値（ＶＴＨ）であるかを判断すれば良い。ここで最小許容電圧値とは、受信側の部品が、信号と認識できる最小の電圧値を指す。

以上に説明した伝送ノイズ対策が必要な線路長の算出、簡易シミュレーションを搭載した実施の形態を図４乃至図６を参照して説明する。

図４は、本発明に係るプリント基板設計装置２００を示し、図５はプリント基板設計装置２００の処理フローを示す図である。図４で、記憶部２１２には、好ましくは、各種のプリント基板の材料定数、プリント基板形状、信号の立ち上がり特性、導体パターンの抵抗率や断面形状、プリント基板に搭載する電子部品の形状、許容電圧値範囲、各部品間の結線を規定するネットリスト、さらには導体パターン間の最小間隔などの制約条件等の情報が格納されている。これら記憶部２１２に格納されている情報は、制御処理部２１０の制御の基に読み出され、形状情報決定部２１４で電子部品のプリント基板上の位置、導体パターンの配置が決定される（図５のステップＳ３０２、ステップＳ３０４）。この位置情報が決定されると、好ましくは、表示部２１４にプリント基板と搭載された部品および部品間の導体パターンの配置状態が表示される。その後、上記した伝送ノイズを考慮する線路長Ｌ（しきい値距離と称する）が、記憶部２１２に格納されている線路定数（または、プリント基板の比誘電率など）の情報を用いて制御処理部２１０によって算出される（ステップＳ３０８）。または、あらかじめ算出された値を記憶部２１２に格納しておいても良い。

つぎに、各部品間の導体パターンの距離が距離計算部２１６において算出される（ステップＳ３１０）。ここで、この導体パターンの距離は、導体パターンに沿った長さが好ましいが、計算を高速化するためにマンハッタン長を使用しても良い。この部品間の距離が算出できると、判定部２１８で、全ての距離としきい値距離Ｌとの比較を行い（ステップＳ３１４）、全ての導体パターンがしきい値距離Ｌより短ければ（ステップＳ３１４でＮＯの場合）、伝送ノイズは考慮しなくても良いので処理を終える。

ステップＳ３１４でＹＥＳの場合、しきい値距離Ｌよりも長い導体パターンを、例えば他の導体パターンと区別できる色等で表示する（ステップＳ３１６）。

つぎに、しきい値距離Ｌよりも長い導体パターンについて、シミュレーション部２２０で簡易シミュレーションを行う（ステップＳ３１７）。このシミュレーション結果から信号に伝送ノイズが重畳した電圧が上限電圧よりも大きいか否かが、判定部２１８で判定され（ステップＳ３１８）、許容上限電圧値よりも大きい場合には（ステップＳ３１８でＹＥＳの場合）、この導体パターンをステップＳ３２２で強調表示する。ステップＳ３１８で、許容上限電圧値よりもシミュレーション結果が小さい場合には（ステップＳ３１８でＮＯの場合）、Ｖ（３τ）の値が、許容下限電圧値よりも小さいか否かを判定する（ステップＳ３２０）。Ｖ（３τ）の値が、許容下限電圧値よりも小さい場合には、この導電パターンを強調表示する（ステップＳ３２２）。Ｖ（３τ）の値が、許容下限電圧値よりも大きい場合にはステップＳ３２４で、しきい値距離Ｌより長い全ての導電パターンについて許容上限または下限電圧値の範囲外のチェックが終わったか否かを判定し、チェックが未のパターンがある場合には（ステップＳ３２４でＮＯの場合）、再度、処理はステップＳ３１７に戻る。

しきい値距離Ｌより長い全ての導電パターンについて許容上限または下限電圧値の範囲外のチェックが終わった場合には（ステップＳ３２４でＹＥＳ）、処理を終了する。

また、図６に、上記の強調表示の例を示す。図６は、プリント基板上の一部を表示したもので、４２０で示す箇所に多数のスルーホールで構成されたランドがあり、このランド４２０とランド４２２との間を導体パターン４０２、・・・、４１６で接続して線路を形成している。この配線で、導体パターン４０２、４０４、４０６、４０８がしきい値距離Ｌより長く、導体パターン４０６、４０８が、許容電圧値の範囲外の場合に、本実施例では、導体パターン４０２、４０４は赤色で強調し、導体パターン４０６、４０８はブリンクさせる様に構成した。

この様に、各導体パターンの強調表示の仕方を変えたので、利用者には、その強調された導体パターンが、どの様な条件を満足していないか、明瞭に分かる。

以上に記載した処理は、制御処理部２１０自体、またはその制御の基に実行されるが、実質的にＣＰＵで実行する様に構成しても良い。また、キーボードやマウスなどの入力部２２２で、導体パターンと部品を選択し、しきい値距離や印加される電圧値の計算を行う様に構成しても良い。さらに、シミュレーションや各種の計算結果は、ＲＯＭ等に一旦記憶するのが好ましい。

プリント基板の各導体パターンに信号の立ち上がり時刻に伝送ノイズが重畳するしきい値距離の導体パターンを判定して該当する導体パターンを選択し、選択された導体パターンについてより詳しく、部品に印加される電圧をシミュレーションして、最大および最小印加電圧を求める様にしたので、高速に伝送ノイズを発生する導体パターンと、影響を受ける部品とを同定することが出来る。

本発明の基本処理フローを示す図 伝送ノイズの発生を説明する図 シミュレーションの概要を示す図 プリント基板設計装置の構成を示す図 処理フローを示す図 表示例を示す図

符号の説明

２００ プリント基板設計装置
２１２ 記憶部
２１４ 図形情報決定部
２１６ 距離計算部
２１８ 判定部
２２０ シミュレーション部

Claims (4)

1. プリント基板設計装置において、
   回路図情報に基づいて、回路を構成する各部品の配線基板上の位置と前記各部品間の前記配線基板上の配線の位置とに関する位置情報を決定する配置手段と、
   前記基板と前記部品の各々の特性情報に基づいて、前記部品間の配線距離の拘束条件を算出する計算手段と、
   前記位置情報に基づき、前記部品間の配線距離を求める距離計算手段と、
   前記距離計算手段によって求められた配線距離が、前記計算手段によって算出された拘束条件を満たすか否か判定する判定手段と、
   前記判定手段によって前記拘束条件を満たさないと判定された前記部品間の位置情報を特定し、前記特定された位置情報と前記拘束条件と前記配線距離とに基づいて、前記部品に印加される印加信号をシミュレーションするシミュレーション手段とを有することを特徴とするプリント基板設計装置。
2. 前記プリント基板設計装置は、前記位置情報に基づき、前記部品の位置と前記配線の位置とを図形表示し、前記拘束条件を満たす位置情報と、前記拘束条件を満たさない位置情報とに基づき、前記拘束条件を満たす前記配線と満たさない前記配線とを識別して図形表示する表示装置を有することを特徴とする請求項１に記載のプリント基板設計装置。
3. 前記配線距離はマンハッタン距離であることを特徴とする請求項１に記載のプリント基板設計装置。
4. 回路図情報に基づいて、回路を構成する各部品の配線基板上の位置と前記各部品間の前記配線基板上の配線の位置とに関する位置情報を決定するステップと、
   前記基板と前記部品の各々の特性情報に基づいて、前記部品間の配線距離の拘束条件を算出するステップと、
   前記位置情報に基づき、前記部品間の配線距離を求めるステップと、
   前記求められた配線距離が、前記拘束条件を満たすか否か判定するステップと、
   前記判定するステップで前記拘束条件を満たさないと判定された前記部品間の位置情報を特定し、前記特定された位置情報と前記拘束条件と前記配線距離とに基づいて、前記部品に印加される印加信号をシミュレーションするステップとを有するプリント基板設計方法。
   

Images