JP2009188260A - Semiconductor device and mounting substrate - Google Patents

Semiconductor device and mounting substrate Download PDF

Info

Publication number
JP2009188260A
JP2009188260A JP2008027919A JP2008027919A JP2009188260A JP 2009188260 A JP2009188260 A JP 2009188260A JP 2008027919 A JP2008027919 A JP 2008027919A JP 2008027919 A JP2008027919 A JP 2008027919A JP 2009188260 A JP2009188260 A JP 2009188260A
Authority
JP
Japan
Prior art keywords
mounting substrate
semiconductor chip
chip
mounting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008027919A
Other languages
Japanese (ja)
Inventor
Akira Iketani
昭 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008027919A priority Critical patent/JP2009188260A/en
Publication of JP2009188260A publication Critical patent/JP2009188260A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which even if the number of bumps and electrodes are increased in a flip chip and a backside-mounting semiconductor chip due to enhancement of functions and the size is made smaller, when mounting the flip chip and the backside-mounting semiconductor chip on a mounting substrate, they can be easily aligned with electrodes on the side of the mounting substrate. <P>SOLUTION: A solder ball as a second electrode 22A is provided in a portion corresponding to the side face of a semiconductor chip 12 to be mounted on a mounting substrate 10. Since the solder ball falls toward the inside of a chip, the position of the semiconductor chip can be controlled. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、フリップ実装された半導体装置およびフリップ実装用の実装基板に関するものである。   The present invention relates to a flip-mounted semiconductor device and a mounting substrate for flip mounting.

一般に半導体装置は、リードフレームに搭載されて樹脂封止されている。つまりアイランドにチップが固着され、リードとチップがワイヤで接続され、全体が樹脂封止されている。この半導体装置は、パッケージからリードが飛び出し、更にワイヤが上に凸でカーブを描くため、樹脂の厚みが厚くなり、全体として大型になってしまった。またこの半導体装置をプリント基板の如き実装基板に設けると、占有面積が大きく、小型化が難しかった。   Generally, a semiconductor device is mounted on a lead frame and sealed with resin. That is, the chip is fixed to the island, the lead and the chip are connected by a wire, and the whole is sealed with resin. In this semiconductor device, since the lead protrudes from the package, and the wire further protrudes upward and draws a curve, the thickness of the resin is increased, and the overall size is increased. Further, when this semiconductor device is provided on a mounting substrate such as a printed circuit board, it occupies a large area and is difficult to downsize.

しかしながら軽薄短小の流れにより、半導体装置も色々な構造のパッケージまたはモジュールが誕生して来た。図4に示すものは、前述したリードフレームを省略したもので、実装基板1にベアチップ2を実装したものである。これは、パッケージから外部リードが延在しないので、その分、チップの実装エリアが削減でき、モジュール3全体の厚みを削減できるものである。   However, with light and thin trends, packages or modules having various structures for semiconductor devices have been born. In FIG. 4, the lead frame described above is omitted, and a bare chip 2 is mounted on a mounting substrate 1. This is because the external leads do not extend from the package, and accordingly, the chip mounting area can be reduced and the thickness of the entire module 3 can be reduced.

一方、図5は、フェイスダウン型の半導体チップ4がフェイスダウンで実装されたものである。この場合、図4と異なり、金属細線5の上部への湾曲部が無い分、更にモジュール6の厚みが薄くなるものである。   On the other hand, FIG. 5 shows a face-down type semiconductor chip 4 mounted face-down. In this case, unlike FIG. 4, the thickness of the module 6 is further reduced because there is no curved portion to the upper part of the fine metal wire 5.

しかしながら、図5に示すように、半導体チップ4のバンプ6は、LSIの高機能化に伴い、500ピン、1000ピンと増大している。よってこのバンプのサイズも年々小さくなってきている。よってこのバンプ6のサイズの微細化に伴い、実装基板7のパッド8のサイズも小さくなっている。   However, as shown in FIG. 5, the bumps 6 of the semiconductor chip 4 are increased to 500 pins and 1000 pins as the LSI becomes more sophisticated. Therefore, the size of this bump is getting smaller year by year. Therefore, as the size of the bump 6 is reduced, the size of the pad 8 of the mounting substrate 7 is also reduced.

よって図5に示すように、バンプ6とパッド8の位置合わせが困難になり、ずれる場合があった。   Therefore, as shown in FIG. 5, the alignment of the bump 6 and the pad 8 becomes difficult and sometimes deviates.

当然ながら、最近は、チップマウンターで実装されるが、それでもずれる場合があった。よってバンプやパッドのサイズが小さくなるに連れて、その精度の高いチップマウンターが要求されるが、そのマウンターは、当然高価なものになってしまう。   As a matter of course, recently, the chip mounter is used, but there is a case where it is still shifted. Therefore, as the size of bumps and pads becomes smaller, a chip mounter with high accuracy is required, but the mounter naturally becomes expensive.

本発明は、これらの問題を解決するために開発されたものである。   The present invention has been developed to solve these problems.

本発明は、前述した課題に鑑みて成され、
第1に、前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも2つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージの側辺を位置規制するガイドと成る手段からなる事で解決するものである。
The present invention has been made in view of the aforementioned problems,
First, the mounting substrate includes a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and corners of the semiconductor chip or the semiconductor package. The problem is solved by comprising a supporting member provided on at least two sides and a means provided on the supporting member and serving as a guide for regulating the position of the side of the semiconductor chip or the semiconductor package.

また請求項3に於いては、前記ガイドと成る手段は、表面張力により盛り上がった半田または導電ペーストで解決するものである。   According to a third aspect of the present invention, the means serving as the guide is solved by solder or conductive paste raised by surface tension.

請求項3で説明すれば、一例として半田は実質半球を形成するため、半田の頭部より傾斜する部分にチップの側辺が当たれば、チップの自重によりセルフアライメントされる。   According to the third aspect of the present invention, since the solder forms a substantially hemisphere as an example, if the side of the chip hits a portion inclined from the head of the solder, self-alignment is performed by the weight of the chip.

図1Bに示すように、少なくともコーナーを構成する半導体チップの二つの側面に半田ボールを当てれば、半導体チップは、位置決めで切る。または機械的に半導体チップの動きを静止できる。よって人の手でも、簡単な精位置精度の低いマウンターによっても簡単にアライメントが可能となる。   As shown in FIG. 1B, when a solder ball is applied to at least two side surfaces of the semiconductor chip constituting the corner, the semiconductor chip is cut by positioning. Alternatively, the movement of the semiconductor chip can be stopped mechanically. Therefore, alignment can be easily performed by human hands or by a simple mounter with low precision.

よって設備投資のできない製造会社でもこの様な少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフリップチップ型半導体チップまたはBGA型の半導体パッケージとを少なくとも有する半導体装置に於いて、
また半導体チップまたは半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンを設けることにより、チップの位置決めができる。
Therefore, even in a manufacturing company that cannot make capital investment, in such a semiconductor device having at least a mounting substrate whose surface is insulated and a flip chip type semiconductor chip or a BGA type semiconductor package flip mounted on the mounting substrate. ,
Further, the chip can be positioned by providing a conductive pattern substantially having its center provided at the corner of the semiconductor chip or semiconductor package.

以下、本発明の実施の形態を説明する前に、本発明の概要を説明する。   Hereinafter, before describing embodiments of the present invention, an outline of the present invention will be described.

近年の軽薄短小に伴い、半導体チップは、薄型、小型となり、そして半導体ICの高機能化によりパッド数は、非常に多くなっている。そのため、パッドのサイズは、従来から比べ小さくなってきた。そしてモールドされたパッケージとして、またモールドされていないモジュールとして薄型にするため、半導体チップは、ワイヤボンディングを採用しないフリップチップ、すなわちフェイスダウン(以下FDと呼ぶ)で実装する傾向になってきた。ここでは、フェイスダウン型半導体チップは、半導体チップの電極の上層にバンプが設けられたタイプ、更には半導体チップの電極に再配線が設けられ、その再配線の先に電極が設けられ、この電極の上にバンプが設けられたものである。例えばWLP、W−CSPと呼ばれる半導体チップも該当する。   Along with lightness and thinness in recent years, semiconductor chips have become thinner and smaller, and the number of pads has become extremely large due to higher functionality of semiconductor ICs. Therefore, the size of the pad has been smaller than before. In order to reduce the thickness as a molded package or as an unmolded module, the semiconductor chip has been apt to be mounted by flip chip that does not employ wire bonding, that is, face-down (hereinafter referred to as FD). Here, the face-down type semiconductor chip is a type in which a bump is provided on the upper layer of the semiconductor chip electrode, and further, a rewiring is provided on the electrode of the semiconductor chip, and an electrode is provided at the tip of the rewiring. Bumps are provided on the top. For example, semiconductor chips called WLP and W-CSP are also applicable.

このFDでは、半導体チップのバンプと実装基板の電極の位置合わせが必要に成る。当然高価なチップマウンターで実装すれば、精度の高い位置合わせができるが、これは装置があれば良いが、一般の工場では、設備投資費用も考えると採用が難しく、何らかの別の方法を考える必要がある。   In this FD, it is necessary to align the bumps of the semiconductor chip and the electrodes of the mounting substrate. Of course, if it is mounted with an expensive chip mounter, it is possible to align with high accuracy, but it is sufficient if there is a device, but in general factories, it is difficult to adopt it considering the capital investment cost, and it is necessary to consider some other method There is.

本発明は、チップが直方体であること、つまり実装面(チップのバンプが取り付けられた面)、この実装面と対向する裏面、そしてこの実装面と裏面の周囲をつなぐ4つの側面があり、平面的に見ると、矩形である。すれば、この矩形に於いて、少なくとも一つの角部(コーナー)を構成する2つの側辺、またはこの2つの側辺に対応する2つの側面に位置規制の手段が設けられれば、チップは、この位置規制手段により、精度の高い実装が可能となる。本発明は、この位置規制手段を半田等のロウ材、Agペースト等の導電ペーストまたは接着剤等で実現するもので、その表面が、実装基板の上で表面張力により湾曲になる自己形成手段と、ボールバンプ電極の如く機械的接触による手段で実現されるものである。   In the present invention, the chip has a rectangular parallelepiped, that is, a mounting surface (surface on which the bumps of the chip are attached), a back surface opposite to the mounting surface, and four side surfaces connecting the periphery of the mounting surface and the back surface. From a perspective, it is a rectangle. Then, in this rectangle, if a means for position regulation is provided on two sides forming at least one corner (corner) or two sides corresponding to the two sides, the chip is This position restricting means enables highly accurate mounting. In the present invention, the position regulating means is realized by a brazing material such as solder, a conductive paste such as Ag paste or an adhesive, and the like, and the surface is curved on the mounting substrate by surface tension. It is realized by means by mechanical contact like a ball bump electrode.

例えば、半田は、円形のCuパッドに溶融すると、湾曲面が形成できる。また導電ペーストや接着剤は、硬化前の樹脂は流動性があり、リング状の樹脂の流れ止め等を採用して固化すれば、やはり表面が湾曲を呈する。パッドの形状は、円形に限定されず、三角、四角等の多角形であっても良い。これは、半田を溶かしてみることで容易に視認できる。更にボールバンプは、例えばワイヤボンディング装置を採用することにより実現できる。金属細線の先端を、スパークやトーチで溶かすと、金属細線の先端にボールが形成できる。これを実装基板にボンディングして引きちぎることにより、ほぼ半円の湾曲面が形成できる。   For example, when solder melts into a circular Cu pad, a curved surface can be formed. In addition, the conductive paste and the adhesive have a fluidity in the resin before curing, and if the resin is solidified by using a ring-shaped resin flow stopper or the like, the surface also exhibits a curvature. The shape of the pad is not limited to a circle, and may be a polygon such as a triangle or a square. This can be easily seen by melting the solder. Further, the ball bump can be realized by adopting, for example, a wire bonding apparatus. When the tip of the fine metal wire is melted with a spark or torch, a ball can be formed at the tip of the fine metal wire. By bonding this to the mounting substrate and tearing it, a substantially semicircular curved surface can be formed.

例えば湾曲部のどこかで前記半導体チップの側面またはチップ下の角部が当接されれば、半導体チップの位置規制が可能である。また半球体を半導体チップの4側辺に配置し、半球体の下面部が本来の位置規制部分とすれば、作業者がピンセットでその間に置く事で、この湾曲部の上部にチップの側面や角部が当たり、そして自重によりチップがすべり、チップのバンプが精度良く実装基板側の電極に位置規制できる。   For example, if the side surface of the semiconductor chip or the corner portion under the chip is brought into contact with somewhere in the curved portion, the position of the semiconductor chip can be regulated. Also, if the hemisphere is placed on the four sides of the semiconductor chip and the lower surface of the hemisphere is the original position regulating part, the operator can place it between them with tweezers, and the side of the chip or The corner hits and the chip slides due to its own weight, and the bump of the chip can be accurately regulated to the electrode on the mounting substrate side.

また実装基板側に、絶縁樹脂や導電材料を被覆し、リソグラフィ技術によりパターニングして、立体的にパターニングしても良い。具体的には、底面が三角、四角・五角、六角・・・円等で凸部を形成する柱体、または錐体でも良い。例えば錐体の一つである円錐の側面に半導体チップを当接すれば、位置規制が可能である。錐体は、側面が滑り台のように下に下がっているため、チップの側面、または下の角部を当接することで、チップの自重で下落し、位置規制ができる。   Alternatively, the mounting substrate side may be covered with an insulating resin or a conductive material and patterned by lithography to form a three-dimensional pattern. Specifically, it may be a column or a cone whose bottom surface forms a convex portion with a triangle, square / pentagon, hexagon, circle, or the like. For example, if the semiconductor chip is brought into contact with a side surface of a cone which is one of cones, the position can be regulated. Since the side surface of the pyramid is lowered like a slide, the cone can be lowered by its own weight by contacting the side surface or the lower corner of the chip, and the position can be regulated.

では、図1を参照して第1の実施の形態を説明していく。符号10は、実装基板であり、例えばプリント基板(エポキシ材料等の樹脂材料から成るリジット基板、ポリイミド等から成るフレキシブルシートも含む。また樹脂材料はこれに限定されない。)、セラミック基板、表面が絶縁処理されたCuやAlを主材料とする金属基板、PN接合により形成された半導体チップ、少なくとも表面が絶縁処理されたSiから成る基板、例えばSiインターポーザである。   Now, the first embodiment will be described with reference to FIG. Reference numeral 10 denotes a mounting board, for example, a printed circuit board (including a rigid board made of a resin material such as an epoxy material, a flexible sheet made of polyimide, etc., and the resin material is not limited to this), a ceramic board, and an insulating surface. A processed metal substrate mainly made of Cu or Al, a semiconductor chip formed by PN bonding, a substrate made of Si having at least a surface insulated, for example, an Si interposer.

プリント基板、セラミック基板は、基板自体が絶縁材料で構成され、少なくとも表面に形成された導電パターンに素子が実装されるモジュールタイプ、更には前記基板をベースにして素子も含めモールドするパッケージタイプが有る。よってこの両者に於いて、この位置決め手段を採用できる。またこのタイプの基板は、表と裏に少なくとも導電パターンが形成され、2層、4層、6層・・・と多層基板、クラッドによる多層基板であっても良い。   Printed boards and ceramic boards include a module type in which the board itself is made of an insulating material, and an element is mounted on at least a conductive pattern formed on the surface. Further, there is a package type in which an element is molded based on the board. . Therefore, in both cases, this positioning means can be adopted. In addition, this type of substrate may be a multilayer substrate formed of two layers, four layers, six layers,.

また金属基板は、基板自体が導電材料で構成され、表面に形成される導電パターンとの絶縁処理のため、少なくとも表面が絶縁処理される。陽極酸化されたり、または絶縁樹脂が被覆されるものもある。更には、陽極酸化膜が形成された上に絶縁樹脂が形成される場合もある。また導電パターンは、多層でも良い。   Further, the metal substrate itself is made of a conductive material, and at least the surface is insulated for the insulation treatment with the conductive pattern formed on the surface. Some are anodized or coated with an insulating resin. Furthermore, an insulating resin may be formed on the anodic oxide film. The conductive pattern may be a multilayer.

前記半導体チップは、現在、第1の半導体チップの上に、この半導体チップよりも平面的にサイズの小さい第2のチップをフリップチップで実装する場合が有る。この場合も、トランスファーモールドされないタイプとトランスファーモールドされるタイプがある。第1の半導体チップがこの場合は、実装基板に相当し、MCP等と呼ばれる。このケースの場合も、本発明は適用可能である。   In some cases, the semiconductor chip is currently mounted on the first semiconductor chip by a flip chip with a second chip smaller in size than the semiconductor chip. Also in this case, there are a type that is not transfer molded and a type that is transfer molded. In this case, the first semiconductor chip corresponds to a mounting substrate and is called an MCP or the like. The present invention can also be applied to this case.

更にSiのインターポーザも同様である。一般Siインターポーザは、プリント基板と同様に実装基板として活用され、Siチップであることから熱膨張係数αが一致して、薄型のフリップチップを実装する際に有効である。   The same applies to the Si interposer. A general Si interposer is used as a mounting substrate in the same manner as a printed circuit board, and since it is a Si chip, it has a thermal expansion coefficient α that is effective when mounting a thin flip chip.

図1に示す実装基板10は、これら全てのタイプを示している。最表面には、最上層の導電パターン11が形成される。この導電パターン11は、電極、この電極と一体で成り、電気的接続に寄与する配線があり、必要に寄っては、リード取り付け電極がある。前記電極は、フェイスダウン型のチップ12が実装されるため、このチップ12のバンプ電極BPに対応して、第1の電極13が設けられる。また必要によっては、受動素子であるチップ部品14実装用の電極も設けられる。   The mounting substrate 10 shown in FIG. 1 shows all these types. The uppermost conductive pattern 11 is formed on the outermost surface. The conductive pattern 11 includes an electrode and a wiring that is integrated with the electrode and contributes to electrical connection. If necessary, there is a lead attachment electrode. Since the face-down type chip 12 is mounted on the electrode, the first electrode 13 is provided corresponding to the bump electrode BP of the chip 12. If necessary, an electrode for mounting the chip component 14 as a passive element is also provided.

更に実装基板10の裏面は、大板のプリント基板に載置されることがあれば、バンプ接続のための電極が形成される場合もある。   Further, if the back surface of the mounting substrate 10 is placed on a large printed circuit board, an electrode for bump connection may be formed.

チップ12は、直方体であり、バンプ14が設けられる面を実装面とし、それと対向する面を裏面15とする。またその実装面と裏面15の周囲には、4つの側面がある。図1(C)がその図であり、当然PN接合により半導体素子16がSi基板17の中に作りこまれている。そして表面に形成された絶縁層、そして絶縁層に形成されたコンタクトを介して電極18が設けられている。ここでは、一層メタルであるが、多層メタルでも良い。実装面側の最上層のメタルには、バンプBPが設けられている。ここでは半田バンプであるが、それ以外にAu、Cu等の導電材料からなるバンプでも良い。また前記最上層のメタルの上に例えばメッキで再配線が形成され、その再配線の先にバンプ用電極が形成される場合も有る。   The chip 12 is a rectangular parallelepiped, and a surface on which the bumps 14 are provided is a mounting surface, and a surface facing the surface is a back surface 15. There are four side surfaces around the mounting surface and the back surface 15. FIG. 1 (C) is the drawing, and the semiconductor element 16 is naturally formed in the Si substrate 17 by PN junction. An electrode 18 is provided via an insulating layer formed on the surface and a contact formed on the insulating layer. Here, although it is a single layer metal, a multilayer metal may be sufficient. Bumps BP are provided on the uppermost metal on the mounting surface side. Here, the solder bumps are used, but bumps made of a conductive material such as Au or Cu may be used. In some cases, a rewiring is formed on the uppermost metal by, for example, plating, and a bump electrode is formed at the end of the rewiring.

本発明は、このチップ12の側面20A〜20D、またはこの側面の下の角部21A〜21Dと当接し、チップ12の位置規制を行う支持部材Sに特徴が有る。   The present invention is characterized by the support member S that abuts the side surfaces 20A to 20D of the chip 12 or the corners 21A to 21D below the side surface and regulates the position of the chip 12.

具体的には、実装基板10の最表面には、例えばCuから成る矩形、円等の第2の電極22A〜22Cがあり、その上にロウ材23A〜23Dが設けられている。例えば第2の電極が円であれば、ロウ材は、一端溶融してから固化されるため半球の形状を呈する。また四角であっても表面張力により、半球とは言えないまでも、その表面は半球に近い立体構造を呈する。更には、第2の電極22が矩形であっても、その上に、図2に示すような、ソルダーレジスト24(SiチップやSiインターポーザでは、パシベーション膜)を形成し、この第2の電極22の中央が開口するように形成しても良い。この開口部は、円が好ましいが、四角、五画、六角・・・円としても良い。半田であれば、その流動性と表面張力により、図1に示す、実質半球の形状ができる。ここで実質半球としたのは、ベースとなる半田の濡れる部分の形状がどうであれ、表面張力により湾曲面を描くからである。   Specifically, on the outermost surface of the mounting substrate 10, there are second electrodes 22 </ b> A to 22 </ b> C such as rectangles and circles made of Cu, for example, and brazing materials 23 </ b> A to 23 </ b> D are provided thereon. For example, if the second electrode is a circle, the brazing material has a hemispherical shape because it is solidified after melting at one end. Even if it is a square, its surface exhibits a three-dimensional structure close to a hemisphere, even if it is not a hemisphere, due to surface tension. Furthermore, even if the second electrode 22 is rectangular, a solder resist 24 (passivation film in the case of a Si chip or Si interposer) is formed thereon as shown in FIG. You may form so that the center of may open. The opening is preferably a circle, but may be a square, five strokes, hexagon,... In the case of solder, the substantial hemispherical shape shown in FIG. The reason why the substantial hemisphere is used here is that the curved surface is drawn by the surface tension regardless of the shape of the wetted portion of the solder as the base.

この支持部材Sであるロウ材23は、本来チップ12の4側辺に少なくとも1つ形成されると、簡単に位置規制ができる。例えばピンセットで半球の支持部材Sの間にそっとフリップチップを入れるだけで、その自重で位置規制される。実際は、湾曲面にチップの角部21が当たり、その湾曲面がチップの内側に向かって下にカーブしているので、滑り台の様に滑りながら位置規制される。   If at least one brazing material 23 as the support member S is originally formed on the four sides of the chip 12, the position can be easily regulated. For example, the position is regulated by its own weight simply by inserting a flip chip between the support members S of a hemisphere with tweezers. Actually, the corner portion 21 of the chip hits the curved surface, and the curved surface curves downward toward the inside of the chip, so that the position is regulated while sliding like a slide.

更に平面的に見て、角部を構成する側面20A(21A)、20B(21B)対応する位置に、それぞれ少なくとも1つの支持部材Sを設けても良い。また、図3のように3辺に渡りそれぞれ少なくとも一つ設けても良い。この2つのケースの場合は、4側辺に配置されないため、例えば図3に於いては、斜め左上側にずれる可能性が有る。しかし機械的手段で右側に規制をかければ、フリップチップの位置規制が可能となる。   Further, at least one support member S may be provided at each of the positions corresponding to the side surfaces 20A (21A) and 20B (21B) constituting the corner portion in plan view. Further, as shown in FIG. 3, at least one of them may be provided over three sides. In the case of these two cases, since they are not arranged on the four sides, for example, in FIG. However, if the right side is restricted by mechanical means, the position of the flip chip can be restricted.

またバンプBPが実装基板10の第1の電極13と当接されなければならない。ただしほんの少し浮く程度であれば、加圧により接続できる。半田が溶けた際に体積が膨張したり、下に垂れ下がることで第1の電極13と濡れて接続ができる。しかし大きく隙間が有ると接続は難しいが、通常は、バンプ当たり100−200gを加圧し、当接させることができる。これは、実装基板の厚み、チップ外形精度、バンプの位置精度とそのサイズ、そして支持部材のサイズとその位置精度により決定される。例えば第2の電極の位置精度が悪くても、ソルダーレジスト24の開口部の位置精度と半田の量がある程度精度良く形成されれば、バンプBPと実装基板側の電極は、お互いに電気的に接続できる。   Further, the bump BP must be in contact with the first electrode 13 of the mounting substrate 10. However, if it is only slightly floating, it can be connected by pressure. When the solder melts, the volume expands or hangs down, so that the first electrode 13 can be wetted and connected. However, if there is a large gap, connection is difficult, but normally, 100 to 200 g per bump can be pressurized and brought into contact. This is determined by the thickness of the mounting substrate, chip outer shape accuracy, bump position accuracy and size, and support member size and position accuracy. For example, even if the position accuracy of the second electrode is poor, if the position accuracy of the opening of the solder resist 24 and the amount of solder are formed with a certain degree of accuracy, the bump BP and the electrode on the mounting board side are electrically connected to each other. Can connect.

簡単な実験では、バンプの数が100個、チップサイズ5mm×5mmのフリップチップを、発明者がピンセットで実装しても簡単に接続できた。これは、精度の高い高価なチップマウンタを使わなくても接続が可能であり、製造コストの面で大幅にメリットがある事が判る。   In a simple experiment, even if the inventor mounted a flip chip having 100 bumps and a chip size of 5 mm × 5 mm with tweezers, it could be easily connected. This can be connected without using a high-precision and expensive chip mounter, and it can be seen that there is a significant merit in terms of manufacturing cost.

またガイドSによりバンプBPと第1の電極13は、位置合わせができ、半田を溶融すれば、半田の表面張力により、チップ自体が軽量であることからセルフアライメントされる。またこのセルフアライメントを期待しなくても、アンダーフィルを介して固定された状態で、過熱すれば半田が溶融されて電気的接続が可能となる。   Further, the bump BP and the first electrode 13 can be aligned by the guide S, and when the solder is melted, the chip itself is lightweight due to the surface tension of the solder, and is self-aligned. Even if this self-alignment is not expected, if the solder is overheated while being fixed through an underfill, the solder is melted and electrical connection becomes possible.

図1では、フリップチップ12で説明したが、図1Dで示すような、面実装タイプのパッケージ12Aでも同様にセルフアライメントが可能である。これはプリント基板やフレキシブルシートを採用したBGA型パッケージである。パッケージ基板30にチップが実装され、トランスファーモールドされたもので、パッケージ基板の裏面にバンプがマトリックス状に、またはリング状に外側から内側に何列も形成されたものである。
現在の主流のパッケージは、以下のようである。プリント基板にマトリックス状に素子配置領域である導電パターンが繰り返し形成されたものを用意し、夫々の素子配置領域に少なくとも1つの半導体チップを実装し、全体を一括してトランスファーモールドし、素子配置領域毎にダイシングで分離するMAP(マトリックス、アレイ、パッケージ)型がある。
Although the flip chip 12 has been described in FIG. 1, self-alignment is possible in the same manner even with a surface mount type package 12A as shown in FIG. 1D. This is a BGA type package using a printed circuit board or a flexible sheet. A chip is mounted on the package substrate 30 and transfer molded, and bumps are formed on the back surface of the package substrate in a matrix or in a ring shape from the outside to the inside.
The current mainstream packages are as follows. Prepare a printed circuit board in which conductive patterns that are element arrangement areas are repeatedly formed in a matrix, mount at least one semiconductor chip in each element arrangement area, transfer mold the whole, and element arrangement area There is a MAP (matrix, array, package) type that is separated by dicing every time.

一般にフェイスダウン型の半導体チップは、以下の2つの方法で実現される。一つは、チップ側のバンプと第1の電極を圧接し、その後にチップと実装基板の隙間にアンダーフィル材を流し込み、硬化するものである。更に二つ目は、実装基板側に予めアンダーフィル材を滴下し、チップを押し付けて、そして硬化するものである。   Generally, a face-down type semiconductor chip is realized by the following two methods. One is to press-contact the bumps on the chip side and the first electrode, and then flow an underfill material into the gap between the chip and the mounting substrate to cure. The second is to drop an underfill material on the mounting substrate side in advance, press the chip, and harden.

ガイドSと半田バンプの融点が近似していると、ガイド側の半田が溶けてガイドにならない場合が有る。この場合は、後者の方法が好ましく、位置規制したら圧接し、半導体チップを固定し、アンダーフィルを入れて120−130度で固化し、更にチップを固定した後に270度程度の温度で半田を溶かすと良い。   If the melting points of the guide S and the solder bump are close to each other, the solder on the guide side may melt and not be a guide. In this case, the latter method is preferable. When the position is regulated, pressure welding is performed, the semiconductor chip is fixed, an underfill is inserted, and solidified at 120 to 130 degrees. After the chip is further fixed, the solder is melted at a temperature of about 270 degrees. And good.

仮にガイドSの半田が高融点で融点の違いが大きければ、この様な問題もない。   If the solder of the guide S has a high melting point and a large difference in melting point, there is no such problem.

続いて、図2を採用して説明する。図2は、フリップチップ実装されたチップ12の実装面と実装基板10との間には、アンダーフィル材30が設けられている。お互いの熱膨張係数の違いにより、ここではフィラーが混入されている。また図2(A)は、ロウ材を使ったタイプであり、図2(B)は、金属ボールを採用したものである。   Next, description will be made with reference to FIG. In FIG. 2, an underfill material 30 is provided between the mounting surface of the flip-chip mounted chip 12 and the mounting substrate 10. The filler is mixed here due to the difference in coefficient of thermal expansion. 2A shows a type using a brazing material, and FIG. 2B uses a metal ball.

この金属ボールは、前述した方法で、金属細線が通過しているボンディングツールの先に形成できる。そして実装基板10の第2の電極22にボールボンディングすれば、半球とは言えないが湾曲面を呈する位置規制手段で設けられる。このボンディングは、電気的接続を必要としないため、ボンディング圧を弱められ、更に球に近いものが可能である。また金属細線の切断は、ボンディングツールに装備されているクランパーで金属細線を保持し、上方に引っ張ることで実現できる。   This metal ball can be formed at the tip of the bonding tool through which the fine metal wire passes by the method described above. If ball bonding is performed to the second electrode 22 of the mounting substrate 10, it is provided by position restricting means that exhibits a curved surface although it cannot be said to be a hemisphere. Since this bonding does not require an electrical connection, the bonding pressure can be reduced, and it can be closer to a sphere. The cutting of the fine metal wire can be realized by holding the fine metal wire with a clamper provided in the bonding tool and pulling it upward.

図2に於いて、半田と金属ボールで説明したが、これらの代わりに前半で説明した材料、導電ペースト、流動性の樹脂を塗布し、固化させても良い。また第2の電極22は、図1(A)に示すように、アイランド状に配置されても良いし、右側辺にある様に、配線と一体でも良い。前者は、電気的にフローティングであるが、後者は電気的に接続されている。例えばチップがGNDに落ち、この配線もGNDであれば問題は発生しない。   In FIG. 2, the solder and the metal ball have been described, but instead of these, the material, conductive paste, and fluid resin described in the first half may be applied and solidified. Further, as shown in FIG. 1A, the second electrode 22 may be arranged in an island shape, or may be integrated with the wiring as in the right side. The former is electrically floating, while the latter is electrically connected. For example, if the chip falls to GND and this wiring is also GND, no problem occurs.

またチップの裏面15にフィルムが貼りあわされていれば、絶縁処理されているので信号が加わった第2の電極でもOKである。   If the film is pasted on the back surface 15 of the chip, the second electrode to which a signal is applied is OK because it is insulated.

図3は、SiインターポーザやSiチップ40を示し、それにフリップチップ12が実装されたものを示す。符号41は、Siチップであれば、ボンディングパッドであり、インターポーザであれば、リードの取り付けパッドであり、または裏面電極が設けられていれば、裏面電極との接続に必要なスルーホール(貫通電極)の形成される部分である。   FIG. 3 shows a Si interposer or Si chip 40, and a flip chip 12 mounted thereon. Reference numeral 41 denotes a bonding pad in the case of a Si chip, a lead attachment pad in the case of an interposer, or a through hole (through electrode) necessary for connection to the back electrode if a back electrode is provided. ).

また全実施例に言えることであるが、フリップチップの代わりに、貫通電極が形成されたデバイスであっても良い。ここでは、裏面実装型の半導体チップと呼ぶ。スルー・シリコン・ビアとも言われる貫通電極が半導体チップの任意に形成され、チップ表面の電極に発生する電気的信号をチップ裏面の電極に発生させることができる。つまり一部、または全ての電極をチップ裏面に配置でき、金属細線の省略、または全廃が可能で、本装置の厚みを薄くできる。   Moreover, as can be said in all the embodiments, a device in which a through electrode is formed instead of a flip chip may be used. Here, it is referred to as a back-mounted semiconductor chip. Through electrodes, also referred to as through silicon vias, are arbitrarily formed on the semiconductor chip, and electrical signals generated on the electrodes on the chip surface can be generated on the electrodes on the back surface of the chip. That is, a part or all of the electrodes can be arranged on the back surface of the chip, the fine metal wires can be omitted or eliminated, and the thickness of the apparatus can be reduced.

図面で示すように、第2の電極には、支持手段Sが、今まで述べた方法で形成されれば、上に載せられるチップの位置規制が可能となる。   As shown in the drawing, if the support means S is formed on the second electrode by the method described so far, the position of the chip placed thereon can be regulated.

続いて、図6を説明する。これは、エンベデッド基板50であり、基板50の中に半導体チップ51が内蔵されたものを説明している。当然基板であるため、最表面の電極52には、別の半導体チップが実装される。当然図1の実施例の様に表面に位置規制手段を設けても良い。ここでは、基板50の中にその位置規制手段Sが設けられたものである。基板は、コア層53の両側に少なくとも1層の導電パターン54、55が形成されたもの、つまり2層配線基板に更に両側に絶縁層56を形成し、更に最表面に電極52を形成した6層基板である。しかし4層でも良いし、8層、10層基板でも良い。またコア層を用いずにクラッドで下から順に絶縁層と導電パターンを積層していく基板でも良い。   Next, FIG. 6 will be described. This is an embedded substrate 50, in which a semiconductor chip 51 is built in the substrate 50. Of course, since it is a substrate, another semiconductor chip is mounted on the outermost electrode 52. Of course, position regulating means may be provided on the surface as in the embodiment of FIG. Here, the position regulating means S is provided in the substrate 50. In the substrate, at least one conductive pattern 54, 55 is formed on both sides of the core layer 53, that is, a two-layer wiring substrate is further formed with an insulating layer 56 on both sides, and further an electrode 52 is formed on the outermost surface 6 It is a layer substrate. However, it may be a 4-layer or 8-layer or 10-layer substrate. Moreover, the board | substrate which laminates | stacks an insulating layer and a conductive pattern in order from the bottom with a clad | crud without using a core layer may be used.

具体的には、多層基板の絶縁層をくり貫いて、フェイスダウン型のチップ51のハ゛ンフ゜に対応する電極、そして支持規制手段Sを形成するための第2の電極60を露出し、予め形成されるか、刳り貫いた後に形成される規制手段Sによりフリップチップの位置あわせを行って実装されている。   Specifically, an electrode corresponding to the bump of the face-down type chip 51 and the second electrode 60 for forming the support regulating means S are exposed through the insulating layer of the multilayer substrate, and formed in advance. In other words, the flip chip is positioned by the regulating means S formed after being punched.

図7は、図1のガイドSの代わりに、L字型の第2の電極または導電材料(例えばCu)を実装基板に設けたもので、チップの位置認識とガイドSの両方を兼ね備えたものである。Lを構成する2つの矩形のどちらかが露出するようにソルダーレジストを設け、半田を塗っている。すれば半田は湾曲を呈する。よってチップの位置規制ができる。そしてL字型の内側のコーナーにチップのコーナーが一致すれば、ずれもなく配置されていることがわかる。   FIG. 7 shows an example in which an L-shaped second electrode or a conductive material (for example, Cu) is provided on the mounting substrate in place of the guide S in FIG. 1, and both the chip position recognition and the guide S are provided. It is. A solder resist is provided and solder is applied so that one of the two rectangles constituting L is exposed. Then, the solder will be curved. Therefore, the position of the chip can be regulated. If the corners of the chip coincide with the inner corners of the L shape, it can be seen that the chips are arranged without any deviation.

図1に戻り、チップの位置認識をさせるものが、実装基板に設けられたパターンMである。このパターンは、中心が認識できれば良く、円以外、四角等の多角形でも良い。例えば円で説明すれば、その円の中点に相当する部分に、チップのコーナーが位置すれば、ずれていないと判断できる。   Returning to FIG. 1, the pattern M provided on the mounting board is used for recognizing the position of the chip. This pattern only needs to recognize the center, and may be a polygon such as a square other than a circle. For example, in the case of a circle, if the corner of the chip is located at a portion corresponding to the midpoint of the circle, it can be determined that there is no deviation.

図8は、POP(パケッジ・オン・パッケージ)である。メイン基板70の上にBGAタイプのパッケージ、あるいはフェイスダウン型チップが実装され、実装基板70の裏面には、外部電極として大きな半田ボールが設けられ、基板裏面のスペースに小型のフェイスダウン型チップ、またはBGA型パッケージが実装されたものである。   FIG. 8 shows a POP (Package On Package). A BGA type package or face-down type chip is mounted on the main substrate 70, and a large solder ball is provided as an external electrode on the back surface of the mounting substrate 70. Alternatively, a BGA type package is mounted.

よってガイドSは、夫々のチップの側辺に相当する部分に設けられる。これも今まで説明した形状・方法で実現できる。   Therefore, the guide S is provided in a portion corresponding to the side of each chip. This can also be realized by the shape and method described so far.

以上支持規制手段を簡単に設けられ、フリップチップ、裏面実装型のパッケージを簡単な方法で位置あわせすることができる。尚全部の実施例に言えることであるが、実装基板の裏面に半田ボールが形成される場合、その半田ボールの溶融の際に、位置規制手段である半田ボールが溶融するため、できる限り裏面の半田ボールよりも溶融温度の高いものを採用することが好ましい。   As described above, the support restricting means can be easily provided, and the flip chip and back surface mounting type packages can be aligned by a simple method. In addition, as can be said in all the embodiments, when the solder ball is formed on the back surface of the mounting substrate, the solder ball as the position regulating means melts when the solder ball is melted. It is preferable to employ one having a melting temperature higher than that of the solder ball.

本発明の回路モジュールを示す図である。It is a figure which shows the circuit module of this invention. 本発明の回路モジュールを示す図である。It is a figure which shows the circuit module of this invention. 本発明の回路モジュールの斜視図である。It is a perspective view of the circuit module of the present invention. 従来の回路モジュールを示す図である。It is a figure which shows the conventional circuit module. 従来の回路モジュールを示す図である。It is a figure which shows the conventional circuit module. 本発明の回路基板を示す図である。It is a figure which shows the circuit board of this invention. 本発明の回路モジュールを示す図である。It is a figure which shows the circuit module of this invention. 本発明をPOPに応用した図である。It is the figure which applied this invention to POP.

符号の説明Explanation of symbols

10:実装基板
11:導電パターン
12:フリップチップ(または裏面実装型半導体チップ)
13:第1の電極
15:裏面
20:側面
21:角部
22:第2の電極
S :支持部材
BP:バンプ
10: Mounting substrate 11: Conductive pattern 12: Flip chip (or back surface mounting type semiconductor chip)
13: First electrode 15: Back surface 20: Side surface 21: Corner portion 22: Second electrode S: Support member BP: Bump

Claims (17)

少なくとも表面が絶縁処理された実装基板と、前記実装基板に実装されたフェイスダウン型の半導体チップ、貫通電極を採用した裏面実装型半導体チップまたはBGA型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも2つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージの側辺を位置規制するガイドと成る手段からなる事を特徴とした半導体装置。
In a semiconductor device having at least a mounting substrate whose surface is insulated, a face-down type semiconductor chip mounted on the mounting substrate, a back surface mounting type semiconductor chip employing a through electrode, or a BGA type semiconductor package ,
The mounting substrate includes a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and at least two sides constituting a corner of the semiconductor chip or the semiconductor package. A semiconductor device comprising: a support member provided on a side; and a means provided on the support member and serving as a guide for regulating a position of a side of the semiconductor chip or the semiconductor package.
前記ガイドと成る手段は、前記半導体チップまたは前記半導体パッケージの搭載領域に向かい傾斜またはカーブを有する請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the guide means has an inclination or a curve toward a mounting region of the semiconductor chip or the semiconductor package. 前記ガイドと成る手段は、表面張力により盛り上がった半田または導電ペーストである請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the means serving as the guide is solder or conductive paste raised by surface tension. 前記実装基板に設けられた支持部材には、金属から成るボールが機械的に接合されている請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein a ball made of metal is mechanically bonded to the support member provided on the mounting substrate. 前記支持部材は、導電被膜から成り、前記導電被膜の上に設けられ、前記導電被膜が円、四角またはL字型で露出するフィルムが設けられる請求項3に記載の半導体装置。 The semiconductor device according to claim 3, wherein the support member is made of a conductive coating, and is provided on the conductive coating, and a film is provided on which the conductive coating is exposed in a circle, a square, or an L shape. 前記実装基板は、金属基板、プリント基板、セラミック基板、フレキシブルシート、Siデバイス、Si基板である請求項1〜請求項5のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the mounting substrate is a metal substrate, a printed substrate, a ceramic substrate, a flexible sheet, a Si device, or a Si substrate. フェイスダウン型の半導体チップまたはBGA型の半導体パッケージの実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも2つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージのバンプと前記実装基板の第1電極のガイドと成る手段からなる事を特徴とした実装基板。
A mounting substrate for mounting a face-down type semiconductor chip or a BGA type semiconductor package,
The mounting substrate includes a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and at least two sides constituting a corner of the semiconductor chip or the semiconductor package. A mounting substrate comprising: a supporting member provided on a side; and means provided on the supporting member and serving as a guide for a bump of the semiconductor chip or the semiconductor package and a first electrode of the mounting substrate.
前記ガイドと成る手段は、前記半導体チップまたは前記半導体パッケージの搭載領域に向かい傾斜またはカーブを有する請求項7に記載の実装基板。 The mounting substrate according to claim 7, wherein the means serving as the guide has an inclination or a curve toward a mounting region of the semiconductor chip or the semiconductor package. 前記支持部材には、表面張力により盛り上がった半田または導電ペーストである請求項8に記載の実装基板。 The mounting substrate according to claim 8, wherein the support member is solder or conductive paste raised by surface tension. 前記支持部材には、金属から成るボールが機械的に接合されている請求項8に記載の実装基板。 The mounting board according to claim 8, wherein a ball made of metal is mechanically bonded to the support member. 前記支持部材は、導電性被膜から成り、前記導電被膜の上に設けられ、前記導電被膜が円、四角またはL字型で露出するフィルムが設けられる請求項9に記載の実装基板。 The mounting substrate according to claim 9, wherein the support member is made of a conductive coating, is provided on the conductive coating, and is provided with a film that exposes the conductive coating in a circle, square, or L shape. 前記実装基板は、金属基板、プリント基板、セラミック基板、フレキシブルシート、Siデバイス、Si基板である請求項7〜請求項11のいずれかに記載の半導体装置。 The semiconductor device according to claim 7, wherein the mounting substrate is a metal substrate, a printed circuit board, a ceramic substrate, a flexible sheet, a Si device, or a Si substrate. 前記実装基板の少なくとも一方の面には、配線層と絶縁層が繰り返し積層された多層基板であり、前記第1電極、前記支持部材および前記半導体チップは、前記多層基板に埋め込まれる請求項12に記載の実装基板。 13. The multilayer substrate in which a wiring layer and an insulating layer are repeatedly stacked on at least one surface of the mounting substrate, and the first electrode, the support member, and the semiconductor chip are embedded in the multilayer substrate. The mounting board described. 少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフェイスダウン型の半導体チップまたはBGA型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンが設けられる事を特徴とした半導体装置。
In a semiconductor device having at least a mounting substrate whose surface is insulated and a face-down type semiconductor chip or a BGA type semiconductor package flip-mounted on the mounting substrate.
The mounting substrate includes a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and a center substantially provided at a corner of the semiconductor chip or the semiconductor package. A semiconductor device characterized in that a conductive pattern is provided.
フリップチップ型半導体チップまたはBGA型の半導体パッケージのフリップ実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンが設けられる事を特徴とした実装基板。
A mounting substrate for flip mounting of a flip chip type semiconductor chip or a BGA type semiconductor package,
The mounting substrate includes a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and a center substantially provided at a corner of the semiconductor chip or the semiconductor package. A mounting board characterized in that a conductive pattern is provided.
少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフェイスダウン型の半導体チップまたはBGA型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーに曲折部が設けられたL字型の導電パターンが設けられる事を特徴とした半導体装置。
In a semiconductor device having at least a mounting substrate whose surface is insulated and a face-down type semiconductor chip or a BGA type semiconductor package flip-mounted on the mounting substrate.
The mounting substrate has a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and a bent portion is provided at a corner of the semiconductor chip or the semiconductor package. A semiconductor device characterized in that an L-shaped conductive pattern is provided.
フリップチップ型半導体チップまたはBGA型の半導体パッケージのフリップ実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第1電極と、前記半導体チップまたは前記半導体パッケージのコーナーに曲折部が設けられたL字型の導電パターンが設けられる事を特徴とした実装基板。
A mounting substrate for flip mounting of a flip chip type semiconductor chip or a BGA type semiconductor package,
The mounting substrate has a plurality of first electrodes provided corresponding to a plurality of bumps provided on the semiconductor chip or the semiconductor package, and a bent portion is provided at a corner of the semiconductor chip or the semiconductor package. A mounting board characterized in that an L-shaped conductive pattern is provided.
JP2008027919A 2008-02-07 2008-02-07 Semiconductor device and mounting substrate Pending JP2009188260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027919A JP2009188260A (en) 2008-02-07 2008-02-07 Semiconductor device and mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027919A JP2009188260A (en) 2008-02-07 2008-02-07 Semiconductor device and mounting substrate

Publications (1)

Publication Number Publication Date
JP2009188260A true JP2009188260A (en) 2009-08-20

Family

ID=41071198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027919A Pending JP2009188260A (en) 2008-02-07 2008-02-07 Semiconductor device and mounting substrate

Country Status (1)

Country Link
JP (1) JP2009188260A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192895A (en) * 2010-03-16 2011-09-29 Zycube:Kk Method for mounting semiconductor chip
JP2011192894A (en) * 2010-03-16 2011-09-29 Zycube:Kk Method for mounting semiconductor device
JP2016171316A (en) * 2015-03-11 2016-09-23 エルジー イノテック カンパニー リミテッド Light emitting device and light unit having the same
WO2017056226A1 (en) * 2015-09-30 2017-04-06 オリンパス株式会社 Endoscope, imaging module, and method for producing imaging module
JP2019102636A (en) * 2017-12-01 2019-06-24 スタンレー電気株式会社 Light-emitting device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192895A (en) * 2010-03-16 2011-09-29 Zycube:Kk Method for mounting semiconductor chip
JP2011192894A (en) * 2010-03-16 2011-09-29 Zycube:Kk Method for mounting semiconductor device
JP2016171316A (en) * 2015-03-11 2016-09-23 エルジー イノテック カンパニー リミテッド Light emitting device and light unit having the same
WO2017056226A1 (en) * 2015-09-30 2017-04-06 オリンパス株式会社 Endoscope, imaging module, and method for producing imaging module
JP2019102636A (en) * 2017-12-01 2019-06-24 スタンレー電気株式会社 Light-emitting device
JP7080625B2 (en) 2017-12-01 2022-06-06 スタンレー電気株式会社 Light emitting device

Similar Documents

Publication Publication Date Title
TWI529886B (en) Packages, methods of packaging a device and package on package devices
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
JP2001223297A (en) Semiconductor device, its manufacturing method and its laminating method
JP2008166439A (en) Semiconductor device and manufacturing method thereof
JPH11204720A (en) Semiconductor device and its manufacture
JP2009044110A (en) Semiconductor device and its manufacturing method
US8153516B2 (en) Method of ball grid array package construction with raised solder ball pads
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP4339309B2 (en) Semiconductor device
JP2009188260A (en) Semiconductor device and mounting substrate
TWI777337B (en) Semiconductor device and method for manufacturing the same
KR20070051165A (en) Semiconductor package having pre-solder bump, stack package using the same and manufacturing method thereof
US6455941B1 (en) Chip scale package
JP6495130B2 (en) Semiconductor device and manufacturing method thereof
KR101887306B1 (en) Device for bump-on-trace chip packaging and methods of forming the same
JP3801188B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4186055B2 (en) Electronic component device and electronic component manufacturing method
JP2008270446A (en) Laminated type semiconductor apparatus and manufacturing method thereof
JP2002158315A (en) Semiconductor device and its manufacturing method
JP3703960B2 (en) Semiconductor device
JP2000299399A (en) Semiconductor device
TWI538135B (en) Semiconductor structure including conductive film and processing method thereof
JP5024249B2 (en) Manufacturing method of semiconductor device
JP2011124604A (en) Method of manufacturing semiconductor device
JP2007150078A (en) Semiconductor device and its manufacturing method