JP2009158839A - Semiconductor package, semiconductor device and wire bonding method - Google Patents

Semiconductor package, semiconductor device and wire bonding method Download PDF

Info

Publication number
JP2009158839A
JP2009158839A JP2007337831A JP2007337831A JP2009158839A JP 2009158839 A JP2009158839 A JP 2009158839A JP 2007337831 A JP2007337831 A JP 2007337831A JP 2007337831 A JP2007337831 A JP 2007337831A JP 2009158839 A JP2009158839 A JP 2009158839A
Authority
JP
Japan
Prior art keywords
bonding
wire
package
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007337831A
Other languages
Japanese (ja)
Inventor
Hiromitsu Terakawa
浩光 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007337831A priority Critical patent/JP2009158839A/en
Publication of JP2009158839A publication Critical patent/JP2009158839A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/788—Means for moving parts
    • H01L2224/78821—Upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/78822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8517—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce noise which propagates to the outside a semiconductor package or noise infiltrating the semiconductor chip from the outside. <P>SOLUTION: The semiconductor package 100 has a package substrate 105, mounted with a semiconductor chip 103 and having a plurality of bonding pads 104, and a plurality of bonding wires connecting the plurality of electrode pads 103a of the semiconductor chip 103 to the corresponding bonding pads 104 of the package substrate 105; and the package has a specified bonding wire 102 among the bonding wires having a coiled portion 110, at least in part. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体パッケージ、半導体装置、およびワイヤボンディング方法に関し、特に、ＩＣパッケージにおけるノイズ対策に関するものである。   The present invention relates to a semiconductor package, a semiconductor device, and a wire bonding method, and more particularly to noise countermeasures in an IC package.

近年、半導体パッケージにおける高密度実装技術は飛躍的に進歩しており、種々のパッケージが開発されている。   In recent years, high-density mounting technology in semiconductor packages has been dramatically improved, and various packages have been developed.

図９は、このような種々のタイプの半導体パッケージを説明する図である。   FIG. 9 is a diagram for explaining such various types of semiconductor packages.

例えば、ＤＩＰ（デュアル・イン・ライン・パッケージ）９１（図９（ａ））は、２列のリードを有し、これらのリードは、パッケージ本体の２側面から突き出てさらに下方に曲げられている。   For example, a DIP (Dual In Line Package) 91 (FIG. 9A) has two rows of leads, and these leads protrude from the two side surfaces of the package body and are further bent downward. .

また、ＳＩＰ（シングル・イン・ライン・パッケージ）９２（図９（ｂ））は、パッケージ本体の１側面から引き出された１列のリードを有している。   A SIP (single-in-line package) 92 (FIG. 9B) has a row of leads drawn from one side surface of the package body.

また、ＳＯＰ（スモール・アウト・ライン・パッケージ）９３（図９（ｃ））は、パッケージ本体の側面から表面実装可能となるよう突き出た２列のリードを有している。   The SOP (Small Out Line Package) 93 (FIG. 9C) has two rows of leads protruding from the side surface of the package body so as to be surface-mountable.

また、ＱＦＰ（クアッド・フラット・パッケージ）９４（図９（ｄ））は、パッケージ本体の４つの側面から表面実装可能となるよう突き出たリードを有している。   A QFP (quad flat package) 94 (FIG. 9D) has leads protruding from the four side surfaces of the package body so as to be surface-mounted.

また、ＳＯＪ（Ｊリーディド・パッケージ）９５（図９（ｅ））は、リードがＪ字型に内側に曲げられたパッケージである。   An SOJ (J-Leaded Package) 95 (FIG. 9E) is a package in which the leads are bent inward into a J shape.

また、ＢＧＡ（ボール・グリッド・アレイ）９６（図９（ｆ））は、パッケージの一面にはんだボール端子が配列されたパッケージである。   A BGA (ball grid array) 96 (FIG. 9F) is a package in which solder ball terminals are arranged on one surface of the package.

ここで、ＤＩＰパッケージ９１およびＳＩＰパッケージ９２は、プリント配線板の貫通穴に外部端子用リードを挿入して固定する挿入実装型パッケージである。また、その他のパッケージ９３〜９６は、プリント配線板の表面にパッケージの外部端子を載せて固定する表面実装型パッケージである。   Here, the DIP package 91 and the SIP package 92 are insertion mounting packages in which external terminal leads are inserted and fixed in through holes of the printed wiring board. The other packages 93 to 96 are surface-mount packages that mount and fix external terminals of the package on the surface of the printed wiring board.

図１０は、上記のようなパッケージの組立て方法を説明する図であり、図１０（ａ）は、リードフレーム２００のダイパッド３上にＩＣチップ１をダイボンドした状態を示している。また、図１０（ｂ）は、ＩＣチップ１の電極パッド２とリード２０２とをボンディングワイヤ２０３で接続した状態を示している。なお、図１０（ａ）中、Ｂは、樹脂封止される領域であり、Ａは、樹脂封止後にリードフレームが切断される部分である。   FIG. 10 is a diagram for explaining a method for assembling the package as described above, and FIG. 10A shows a state in which the IC chip 1 is die-bonded on the die pad 3 of the lead frame 200. FIG. 10B shows a state where the electrode pad 2 of the IC chip 1 and the lead 202 are connected by the bonding wire 203. In FIG. 10A, B is a region to be resin-sealed, and A is a portion where the lead frame is cut after resin sealing.

図１１は、実装基板１０上に樹脂封止パッケージ２１０を実装した状態を示している。   FIG. 11 shows a state where the resin sealed package 210 is mounted on the mounting substrate 10.

この樹脂封止パッケージ２１０は、リード端子（外部端子）２０２がパッケージ本体の周囲に配列されたペリフェラル型パッケージであり、樹脂封止パッケージ２１０内には、半導体チップ１が収容され、該半導体チップ１は、ボンディングワイヤ２０３によりリード端子２０２に接続されている。また、リード端子２０２の先端は、はんだ２１２ａにより、実装基板１０上のパッド１１ａに固定されている。   The resin-encapsulated package 210 is a peripheral type package in which lead terminals (external terminals) 202 are arranged around the package body, and the semiconductor chip 1 is accommodated in the resin-encapsulated package 210. Is connected to the lead terminal 202 by a bonding wire 203. The leading end of the lead terminal 202 is fixed to the pad 11a on the mounting substrate 10 by solder 212a.

また、図１２は、実装基板１０上に上記樹脂封止パッケージ２１０とは異なるタイプのパッケージ２２０を実装した状態を示している。   FIG. 12 shows a state where a package 220 of a type different from the resin-encapsulated package 210 is mounted on the mounting substrate 10.

このパッケージ２２０は、リード端子（外部端子）がパッケージ本体の裏面に配列されたエリアアレイ型パッケージであり、パッケージ２２０内には、パッケージ基板２２１上に搭載された半導体チップ１が収容され、該半導体チップ１の電極パッド１ａは、ボンディングワイヤ２０３により、パッケージ基板２２１上のボンディングパッド２２２に接続されている。また、パッケージ基板２２１の裏面には、はんだボール２２３が外部端子として形成されており、該はんだボール２２３は、実装基板１０上のパッド１１ｂに固着されている。なお、図１２中、２２３は、半導体チップを封止する樹脂層である。   The package 220 is an area array type package in which lead terminals (external terminals) are arranged on the back surface of the package body. In the package 220, the semiconductor chip 1 mounted on the package substrate 221 is accommodated, and the semiconductor The electrode pad 1 a of the chip 1 is connected to the bonding pad 222 on the package substrate 221 by a bonding wire 203. Further, solder balls 223 are formed as external terminals on the back surface of the package substrate 221, and the solder balls 223 are fixed to the pads 11b on the mounting substrate 10. In FIG. 12, reference numeral 223 denotes a resin layer for sealing the semiconductor chip.

ここで、上記半導体チップ１の電極パッド１ａと該パッケージ基板２２１のボンディングパッド２２２とを、ボンディングワイヤ２０３によりボンディングする方法について、図１５を用いて簡単に説明する。   Here, a method of bonding the electrode pads 1a of the semiconductor chip 1 and the bonding pads 222 of the package substrate 221 with the bonding wires 203 will be briefly described with reference to FIG.

図１５（ａ）には、ボンディング装置５０が示されており、該ボンディング装置５０は、ボンディングワイヤを供給するためのワイヤスプール５１と、ボンディングを行うボンディングツール５３と、ボンディングワイヤの加熱用トーチ５４とを有している。   FIG. 15A shows a bonding apparatus 50. The bonding apparatus 50 includes a wire spool 51 for supplying a bonding wire, a bonding tool 53 for bonding, and a heating torch 54 for the bonding wire. And have.

まず、ボンディングツール５３によりボンディングワイヤ（Ａｕ線）の先端を、パッケージ基板２２１上に搭載された半導体チップ１の電極パッド１ａ上に移動させ、ボンディングワイヤの先端をトーチ５４で加熱してＡｕボールを形成する（図１５（ａ））。   First, the tip of the bonding wire (Au wire) is moved onto the electrode pad 1a of the semiconductor chip 1 mounted on the package substrate 221 by the bonding tool 53, and the tip of the bonding wire is heated with the torch 54 to form the Au ball. Form (FIG. 15A).

次に、ボンディングツール５３により、Ａｕボールを半導体チップ１の電極パッド１ａに熱圧着させる。この熱圧着は、超音波を利用するものであってもよい。   Next, the Au ball is thermocompression bonded to the electrode pad 1 a of the semiconductor chip 1 by the bonding tool 53. This thermocompression bonding may utilize ultrasonic waves.

その後、ボンディングツール５３を、ボンディングワイヤの形状を所定の形状となるように、パッケージ基板２２１のボンディングパッド２２２上まで移動させる（図１５（ｂ））。   Thereafter, the bonding tool 53 is moved onto the bonding pad 222 of the package substrate 221 so that the shape of the bonding wire becomes a predetermined shape (FIG. 15B).

そして、ボンディングツール５３により、ボンディングワイヤ２０３をパッケージ基板２２１のボンディングパッド２２２に圧着し（図１５（ｃ））、その後、ボンディングツール５３を引き上げて、ボンディングワイヤをボンディング部分から切り離す（図１５（ｄ））。   Then, the bonding wire 53 is crimped to the bonding pad 222 of the package substrate 221 by the bonding tool 53 (FIG. 15C), and then the bonding tool 53 is pulled up to separate the bonding wire from the bonding portion (FIG. 15D). )).

これにより、半導体チップ１の電極パッドと該半導体チップ１の電極パッド１ａとがボンディングワイヤにより電気的に接続されることとなる。   Thereby, the electrode pad of the semiconductor chip 1 and the electrode pad 1a of the semiconductor chip 1 are electrically connected by the bonding wire.

ところで、上述したような従来のＩＣパッケージ内部では、十分なノイズ対策を行う事は難しかった。   Incidentally, it has been difficult to take sufficient noise countermeasures in the conventional IC package as described above.

そこで、図１３に示すように、従来から、図１２に示すＩＣパッケージに代えて、半導体チップ１ａを磁気シールド層２２３ａで覆うことにより、ＩＣパッケージに対するノイズ対策を施したＩＣパッケージ２２０ａがある。   Therefore, as shown in FIG. 13, conventionally, there is an IC package 220a in which a countermeasure against noise is applied to the IC package by covering the semiconductor chip 1a with a magnetic shield layer 223a instead of the IC package shown in FIG.

図１３はこのようなＩＣパッケージを概念的に示しているが、特許文献１には、このような磁気シールドＩＣパッケージの具体的な構成が開示されており、以下図１４を用いて具体的に説明する。   FIG. 13 conceptually shows such an IC package, but Patent Document 1 discloses a specific configuration of such a magnetic shield IC package, which will be specifically described below with reference to FIG. explain.

このＩＣパッケージ３００では、基板３０２の一方の主面上には、所定の配線パターンが形成されている。すなわち、複数のランド部３０３が形成されている。また、基板３０２上には、ソルダーレジストで構成されたレジスト層３０４がランド部３０３間に形成されている。チップ搭載部のレジスト層３０４上には、接着剤層３０８が形成されており、その接着剤層３０８上に半導体素子であるベアＩＣ３０６が搭載されている。ベアＩＣ３０６の上面には、電極３０７が形成されており、この電極３０７と基板３０２上に形成されたランド部３０３とが接続部材であるワイヤ３０９により電気的に接続されている。また、上記基板３０２の一方の主面上には、フェライトペースト層３１０が形成されている。さらに上記基板３０２の他方の主面上には、接続ランド部３０５及びレジスト層３０４が形成されている。上記ランド部３０３上には金属層３０３ａが形成され、また、接続ランド３０５の表面には金属層３０５ａを介してバンプ電極３１３が形成されている。   In this IC package 300, a predetermined wiring pattern is formed on one main surface of the substrate 302. That is, a plurality of land portions 303 are formed. A resist layer 304 made of a solder resist is formed between the land portions 303 on the substrate 302. An adhesive layer 308 is formed on the resist layer 304 of the chip mounting portion, and a bare IC 306 that is a semiconductor element is mounted on the adhesive layer 308. An electrode 307 is formed on the upper surface of the bare IC 306, and the electrode 307 and the land portion 303 formed on the substrate 302 are electrically connected by a wire 309 as a connecting member. A ferrite paste layer 310 is formed on one main surface of the substrate 302. Further, a connection land portion 305 and a resist layer 304 are formed on the other main surface of the substrate 302. A metal layer 303a is formed on the land portion 303, and a bump electrode 313 is formed on the surface of the connection land 305 via the metal layer 305a.

このようなＩＣパッケージ３００では、基板３０２上に形成された配線パターンと半導体素子（ベアＩＣ）を覆うように、フェライト粉末をペーストして、これらを磁気シールドしているので、ノイズ低減効果が得られる。
特開２００１−２４１０８号公報 In such an IC package 300, ferrite powder is pasted and magnetically shielded so as to cover the wiring pattern formed on the substrate 302 and the semiconductor element (bare IC), so that a noise reduction effect is obtained. It is done.
JP 2001-24108 A

しかしながら、上記特許文献１に記載のＩＣパッケージでは、ボンディングワイヤを伝わるノイズに対しては、ノイズ低減効果が無いという問題がある。   However, the IC package described in Patent Document 1 has a problem that there is no noise reduction effect against noise transmitted through the bonding wire.

また、基板にフェライトをペーストするため、基板のコストが高くなるという問題がある。   Further, since ferrite is pasted on the substrate, there is a problem that the cost of the substrate increases.

本発明は、上記課題に鑑みてなされたものであり、ボンディングワイヤを伝わるノイズを低減することができ、しかも、低コストでノイズ低減を図ることができる半導体パッケージ、半導体装置、およびワイヤボンディング方法を得ることを目的とする。   The present invention has been made in view of the above problems, and provides a semiconductor package, a semiconductor device, and a wire bonding method capable of reducing noise transmitted through a bonding wire and reducing noise at low cost. The purpose is to obtain.

本発明に係る半導体パッケージは、半導体チップをパッケージ本体内に収容し、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成してなる半導体パッケージであって、該半導体チップを搭載した、複数のボンディングパッドを有するパッケージ基板と、該パッケージ基板の複数のボンディングパッドと、該半導体チップの対応する電極パッドとを接続する複数のボンディングワイヤとを備え、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有するものであり、そのことにより上記目的が達成される。   A semiconductor package according to the present invention is a semiconductor package in which a semiconductor chip is accommodated in a package body, and the semiconductor chip is configured to be electrically connected to an external circuit outside the package, and the semiconductor chip is mounted on the semiconductor package. A package substrate having a plurality of bonding pads, a plurality of bonding pads of the package substrate, and a plurality of bonding wires connecting the corresponding electrode pads of the semiconductor chip, At least one specific bonding wire has a coil-shaped portion formed in a spiral shape so as to function as a coil, thereby achieving the above object.

本発明に係る半導体パッケージは、半導体チップをパッケージ本体内に収容し、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成してなる半導体パッケージであって、該外部回路と接続される複数の外部接続端子と、該半導体チップの対応する電極パッドを、対応する外部接続端子と接続する複数のボンディングワイヤとを備え、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有するものであり、そのことにより上記目的が達成される。     A semiconductor package according to the present invention is a semiconductor package in which a semiconductor chip is accommodated in a package body, and the semiconductor chip is configured to be electrically connectable to an external circuit outside the package, and is connected to the external circuit. A plurality of external connection terminals and a plurality of bonding wires for connecting corresponding electrode pads of the semiconductor chip to the corresponding external connection terminals, and at least one specific bonding wire among the plurality of bonding wires Has a coiled portion formed in a spiral shape so as to function as a coil, and thereby the above-mentioned object is achieved.

本発明は、上記半導体パッケージにおいて、請求項１または２に記載の半導体パッケージにおいて、前記特定のボンディングワイヤは、前記半導体チップに電源を供給する電極パッドと、前記パッケージ基板の対応するボンディングパッドとの間に接続されているものであることが好ましい。   The present invention provides the semiconductor package according to claim 1 or 2, wherein the specific bonding wire includes an electrode pad that supplies power to the semiconductor chip and a corresponding bonding pad of the package substrate. It is preferable that they are connected in between.

本発明に係る半導体装置は、半導体チップを収容した半導体パッケージを複数実装基板上に実装してなる半導体装置であって、該複数の半導体パッケージは、該半導体チップを搭載した、複数のボンディングパッドを有するパッケージ基板と、該パッケージ基板の複数のボンディングパッドと、該半導体チップの対応する電極パッドとを接続する複数のボンディングワイヤとを備え、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成したものであり、該複数の半導体パッケージのうちの少なくとも１つの特定の半導体パッケージでは、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有しているものであり、そのことにより上記目的が達成される。   A semiconductor device according to the present invention is a semiconductor device formed by mounting a semiconductor package containing a semiconductor chip on a plurality of mounting substrates, and the plurality of semiconductor packages include a plurality of bonding pads on which the semiconductor chip is mounted. A package substrate, a plurality of bonding pads of the package substrate, and a plurality of bonding wires connecting the corresponding electrode pads of the semiconductor chip, and electrically connecting the semiconductor chip to an external circuit outside the package In at least one specific semiconductor package of the plurality of semiconductor packages, at least one specific bonding wire of the plurality of bonding wires is spirally configured to function as a coil. It has a coiled part formed, The above-mentioned object can be achieved.

本発明は、上記半導体装置において、前記特定のボンディングワイヤは、前記半導体チップに電源を供給する電極パッドと、前記パッケージ基板の対応するボンディングパッドとの間に接続されていることが好ましい。   According to the present invention, in the semiconductor device, the specific bonding wire is preferably connected between an electrode pad that supplies power to the semiconductor chip and a corresponding bonding pad of the package substrate.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体に形成され、前記パッケージ基板のボンディングパッドと接続された外部端子を有し、前記パッケージ本体の外部端子を前記実装基板上に載せて該半導体パッケージを該実装基板に固定する表面実装型パッケージであることが好ましい。   According to the present invention, in the semiconductor device, the specific semiconductor package has an external terminal formed on the package body and connected to a bonding pad of the package substrate, and the external terminal of the package body is disposed on the mounting substrate. It is preferable that the semiconductor package be a surface mount type package that is mounted on the mounting substrate and fixed to the mounting substrate.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体を構成する前記パッケージ基板の裏面に前記外部端子を配列したものであることが好ましい。   In the semiconductor device according to the present invention, it is preferable that the specific semiconductor package has the external terminals arranged on a back surface of the package substrate constituting the package body.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体の周辺に前記外部端子を配列したものであることが好ましい。   In the semiconductor device according to the present invention, it is preferable that the specific semiconductor package has the external terminals arranged around the package body.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体の平面形状を略矩形形状とし、前記外部端子を前記パッケージ本体の４つの側面から突出するよう形成したクアッドフラットパッケージであることが好ましい。   The present invention is the above-described semiconductor device, wherein the specific semiconductor package is a quad flat package in which the package body has a substantially rectangular planar shape and the external terminals protrude from four side surfaces of the package body. It is preferable.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体を、前記パッケージ基板に搭載された半導体チップのチップサイズ程度に小型化したチップサイズパッケージであることが好ましい。   In the semiconductor device according to the present invention, it is preferable that the specific semiconductor package is a chip size package in which the package body is reduced to a chip size of a semiconductor chip mounted on the package substrate.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体に形成され、前記パッケージ基板のボンディングパッドに接続された外部端子を有し、前記パッケージ本体の外部端子を前記実装基板に形成された貫通穴に挿入して該半導体パッケージを該実装基板に固定する挿入実装型パッケージであることが好ましい。   According to the present invention, in the semiconductor device, the specific semiconductor package includes an external terminal formed on the package body and connected to a bonding pad of the package substrate, and the external terminal of the package body is connected to the mounting substrate. It is preferable to be an insertion mounting type package that is inserted into the formed through hole and fixes the semiconductor package to the mounting substrate.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体を構成する前記パッケージ基板の裏面に前記外部端子を配列したものであることが好ましい。   In the semiconductor device according to the present invention, it is preferable that the specific semiconductor package has the external terminals arranged on a back surface of the package substrate constituting the package body.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体の周辺に前記外部端子を配列したものであることが好ましい。   In the semiconductor device according to the present invention, it is preferable that the specific semiconductor package has the external terminals arranged around the package body.

本発明は、上記半導体装置において、前記特定の半導体パッケージは、前記パッケージ本体の平面形状を略矩形形状とし、前記外部端子を前記パッケージ本体の対応する２つの側面から突出するよう形成し、該外部端子の突出部分を下方に折り曲げたデュアルインラインパッケージであることが好ましい。   According to the present invention, in the semiconductor device, the specific semiconductor package is formed so that a planar shape of the package body is a substantially rectangular shape, and the external terminals protrude from two corresponding side surfaces of the package body. A dual in-line package in which the protruding portion of the terminal is bent downward is preferable.

本発明に係る半導体装置は、半導体チップを収容した半導体パッケージを複数実装基板上に実装してなる半導体装置であって、該複数の半導体パッケージは、該外部回路と接続される複数の外部接続端子と、該半導体チップの対応する電極パッドを、対応する外部接続端子と接続する複数のボンディングワイヤとを備え、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成したものであり、該複数の半導体パッケージのうちの少なくとも１つの特定の半導体パッケージでは、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有しているものであり、そのことにより上記目的が達成される。   A semiconductor device according to the present invention is a semiconductor device formed by mounting a semiconductor package containing a semiconductor chip on a plurality of mounting substrates, and the plurality of semiconductor packages include a plurality of external connection terminals connected to the external circuit. And a plurality of bonding wires that connect corresponding electrode pads of the semiconductor chip to corresponding external connection terminals, and the semiconductor chip can be electrically connected to an external circuit outside the package. In at least one specific semiconductor package of the plurality of semiconductor packages, at least one specific bonding wire of the plurality of bonding wires has a coil-shaped portion formed in a spiral shape so as to function as a coil. This achieves the above object.

本発明に係るワイヤボンディング方法は、半導体チップと、該半導体チップを搭載したパッケージ基板とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、該半導体チップの表面に形成された電極パッドに該ボンディングワイヤの先端を固着する第１のボンディング処理を行うステップと、該ボンディングワイヤを、その一部がコイルとして機能するよう螺旋状に巻きながら、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内するステップと、該パッケージ基板のボンディングパッドに該ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行うステップと含むものであり、そのことにより上記目的が達成される。   A wire bonding method according to the present invention is a wire bonding method in which a semiconductor chip and a package substrate on which the semiconductor chip is mounted are electrically connected by a bonding wire, the electrode pads formed on the surface of the semiconductor chip. Performing a first bonding process for fixing the tip of the bonding wire; and winding the bonding wire in a spiral shape so that a part of the bonding wire functions as a coil, from the electrode pad of the semiconductor chip onto the package substrate Guiding to the formed bonding pad, and performing a second bonding process for fixing a portion of the bonding wire opposite to the bonding pad to the bonding pad of the package substrate, and This achieves the above object.

本発明は、上記ワイヤボンディング方法において、前記第２のボンディング処理後に、前記ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離すステップを含むことが好ましい。   The present invention preferably includes the step of separating the bonding wire from a bonding portion between the bonding pad of the package substrate and the bonding wire after the second bonding process in the wire bonding method.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤを送りすとともに、該ボンディングワイヤを前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着する第１のボンディングツールと、該ボンディングワイヤをクランプする第２のボンディングツールとを用い、該第２のボンディングツールは、円柱状支柱と、該円柱状支柱の下端に取り付けられ、該ボンディングワイヤをクランプするクランプ機構とを有することが好ましい。   According to the present invention, in the above wire bonding method, the bonding wire is fed, and the first bonding tool for crimping the bonding wire to the electrode pad of the semiconductor chip or the bonding pad of the package substrate, and the bonding wire are clamped The second bonding tool preferably includes a columnar column and a clamp mechanism that is attached to the lower end of the columnar column and clamps the bonding wire.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤの案内ステップでは、前記第１のボンディングツールにより、前記ボンディングワイヤの一端を前記半導体チップの電極パッドに固着した後、前記第２のボンディングツールにより、該ボンディングワイヤと該半導体チップの電極パッドとの固着部分の近傍をクランプした状態で、該第１のボンディングツールを引き上げながら、該第２のボンディングツールの周囲を回転させて、前記ボンディングワイヤを該第２のボンディングツールの周囲に螺旋状に巻回し、該第２のボンディング処理のステップでは、該第１のボンディングツールにより、該パッケージ基板のボンディングパッドに該ボンディングワイヤを固着した後、該第２のボンディングツールを、該ボンディングワイヤの螺旋状に巻回したコイル状部分から抜き取ることが好ましい。   In the wire bonding method according to the present invention, in the bonding wire guiding step, one end of the bonding wire is fixed to the electrode pad of the semiconductor chip by the first bonding tool, and then the second bonding tool. In a state where the vicinity of the fixing portion between the bonding wire and the electrode pad of the semiconductor chip is clamped, while rotating the second bonding tool while pulling up the first bonding tool, the bonding wire is The second bonding tool is spirally wound around the second bonding tool. In the second bonding step, the bonding wire is fixed to the bonding pad of the package substrate by the first bonding tool, and then the second bonding tool is used. 2 bonding tool It is preferable to withdraw from the coiled portion wound in a spiral Inguwaiya.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤは、Ａｕ線からなり、前記第１のボンディング処理は、該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理であることが好ましい。   According to the present invention, in the wire bonding method, the bonding wire is made of Au wire, and the first bonding process is performed by thermocompression bonding of an Au ball formed on a tip of the Au wire and an electrode pad of the semiconductor chip. The bonding process is preferably fixed.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤは、Ａｕ線からなり、前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であることが好ましい。   According to the present invention, in the wire bonding method, the bonding wire is made of Au wire, and the second bonding process is a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate. preferable.

本発明に係るワイヤボンディング方法は、半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、該半導体チップの表面に形成された電極パッドに該ボンディングワイヤの先端を固着する第１のボンディング処理を行うステップと、該ボンディングワイヤを、その一部がコイルとして機能するよう螺旋状に巻きながら、該半導体チップの電極パッドから該外部端子上まで案内するステップと、該外部端子に該ボンディングワイヤの該外部端子に対向する部分を固着する第２のボンディング処理を行うステップとを含むものであり、そのことにより上記目的が達成される。   A wire bonding method according to the present invention is a wire bonding method in which a semiconductor chip and an external terminal are electrically connected by a bonding wire, and the tip of the bonding wire is fixed to an electrode pad formed on the surface of the semiconductor chip. Performing a first bonding process, guiding the bonding wire from the electrode pad of the semiconductor chip onto the external terminal while spirally winding a part of the bonding wire so as to function as a coil, And a step of performing a second bonding process for fixing a portion of the bonding wire facing the external terminal to the terminal, whereby the above object is achieved.

本発明に係るワイヤボンディング方法は、半導体チップと、該半導体チップを搭載したパッケージ基板とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、該半導体チップの表面に形成された電極パッドに固着する第１のボンディング処理を行うステップと、該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内するステップと、該パッケージ基板のボンディングパッドに、該コイル状ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行うステップとを含むものであり、そのことにより上記目的が達成される。   A wire bonding method according to the present invention is a wire bonding method in which a semiconductor chip and a package substrate on which the semiconductor chip is mounted are electrically connected by a bonding wire, and the coil is wound in a spiral shape so as to function as a coil. Performing a first bonding process for fixing the tip of the bonding wire to the electrode pad formed on the surface of the semiconductor chip; and the coiled bonding wire from the electrode pad of the semiconductor chip onto the package substrate. A step of guiding to the formed bonding pad; and a step of performing a second bonding process for fixing a portion of the coil-shaped bonding wire facing the bonding pad to the bonding pad of the package substrate. Yes, for that purpose It is achieved.

本発明は、上記ワイヤボンディング方法において、前記第２のボンディング処理後に、前記コイル状ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離すステップを含むことが好ましい。   The present invention preferably includes the step of separating the coil-shaped bonding wire from a bonding portion between the bonding pad of the package substrate and the bonding wire after the second bonding process in the wire bonding method.

本発明は、上記ワイヤボンディング方法において、前記コイル状ボンディングワイヤを送りす第１のボンディングツールと、該コイル状ボンディングワイヤをクランプするとともに、前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着する第２のボンディングツールとを用い、該第１のボンディングツールは、円筒状部材からなり、該円筒状部材の内径を、該コイル状ボンディングワイヤが該筒状部材内面にガイドされて移動するよう設定したものであることが好ましい。   According to the present invention, in the wire bonding method, the first bonding tool for feeding the coiled bonding wire and the coiled bonding wire are clamped, and the electrode is bonded to the electrode pad of the semiconductor chip or the bonding pad of the package substrate. The first bonding tool is made of a cylindrical member, and the coil-shaped bonding wire is guided by the inner surface of the cylindrical member to move along the inner diameter of the cylindrical member. It is preferable that it is set.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤの案内ステップでは、前記第１のボンディングツールの下端から突出する、前記ボンディングワイヤの一端を、前記第２のボンディングツールでクランプして、前記半導体チップの電極パッドに固着し、該第１のボンディングツールを、該コイル状ボンディングワイヤが該パッケージ基板のボンディングパッド上に導かれるよう移動させ、前記第２のボンディング処理のステップでは、前記第１のボンディングツールの下端から突出する、前記ボンディングワイヤの一端を、前記第２のボンディングツールでクランプして、該パッケージ基板のボンディングパッドに該ボンディングワイヤを固着することが好ましい。   According to the present invention, in the wire bonding method, in the bonding wire guiding step, one end of the bonding wire protruding from a lower end of the first bonding tool is clamped by the second bonding tool, and the semiconductor The first bonding tool is fixed to the electrode pad of the chip, and the first bonding tool is moved so that the coiled bonding wire is guided onto the bonding pad of the package substrate. In the second bonding process step, the first bonding tool is moved. It is preferable that one end of the bonding wire protruding from the lower end of the bonding tool is clamped by the second bonding tool, and the bonding wire is fixed to the bonding pad of the package substrate.

本発明は、上記ワイヤボンディング方法において、前記第２のボンディング処理後に、前記ボンディングワイヤを、前記第１のボンディングツールでクランプした状態で、該第１および第２のボンディングツールを前記パッド基板から引き離して、前記ボンディングワイヤを、そのパッケージ基板のボンディングパッドとの固着部分から切り離すステップを含むことが好ましい。   According to the present invention, in the wire bonding method, after the second bonding process, the first and second bonding tools are separated from the pad substrate in a state where the bonding wires are clamped by the first bonding tool. Preferably, the method includes a step of separating the bonding wire from a portion where the bonding wire is fixed to the bonding pad of the package substrate.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤは、Ａｕ線からなり、前記第１のボンディング処理は、該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理であることが好ましい。   According to the present invention, in the wire bonding method, the bonding wire is made of Au wire, and the first bonding process is performed by thermocompression bonding of an Au ball formed on a tip of the Au wire and an electrode pad of the semiconductor chip. The bonding process is preferably fixed.

本発明は、上記ワイヤボンディング方法において、前記ボンディングワイヤは、Ａｕ線からなり、前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であることが好ましい。   According to the present invention, in the wire bonding method, the bonding wire is made of Au wire, and the second bonding process is a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate. preferable.

本発明に係るワイヤボンディング方法は、半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、該半導体チップの表面に形成された電極パッドに固着する第１のボンディング処理を行うステップと、該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該外部端子上まで案内するステップと、該外部端子に、該コイル状ボンディングワイヤの、該外部端子に対向する部分を固着する第２のボンディング処理を行うステップとを含むものであり、そのことにより上記目的が達成される。   A wire bonding method according to the present invention is a wire bonding method in which a semiconductor chip and an external terminal are electrically connected by a bonding wire, and the tip of a coiled bonding wire wound in a spiral shape so as to function as a coil, Performing a first bonding process for adhering to an electrode pad formed on the surface of the semiconductor chip; guiding the coiled bonding wire from the electrode pad of the semiconductor chip to the external terminal; and And a step of performing a second bonding process for fixing a portion of the coil-shaped bonding wire facing the external terminal to the terminal, thereby achieving the above object.

以下、本発明の作用について説明する。   The operation of the present invention will be described below.

本発明においては、半導体パッケージにおけるボンディングワイヤを、少なくとも一部にコイル状部分を有する構造としたので、半導体チップからボンディングワイヤを通してパッケージ外部に伝わるノイズ、あるいは外部から半導体チップへ侵入するノイズを低減することが可能となる。   In the present invention, since the bonding wire in the semiconductor package has a structure having at least a coil-shaped portion, noise transmitted from the semiconductor chip to the outside of the package through the bonding wire or noise entering the semiconductor chip from the outside is reduced. It becomes possible.

また、半導体パッケージで用いるボンディングワイヤの一部をコイル状に形成しているだけであるので、ノイズ低減を低コストで実現できる。   Further, since only a part of the bonding wire used in the semiconductor package is formed in a coil shape, noise reduction can be realized at low cost.

また、本発明においては、半導体チップのボンディングワイヤをコイル状に巻きながらボンディングするので、ボンディングワイヤのコイル状部分を、ボンディング処理中に形成できる。   Further, in the present invention, since the bonding wire of the semiconductor chip is bonded while being wound in a coil shape, the coiled portion of the bonding wire can be formed during the bonding process.

さらに、本発明においては、コイル状に巻かれたボンディングワイヤを用いて、半導体パッケージにおけるボンディングを行うので、半導体チップの電極パッドと、パッケージ基板のボンディングパッドとが離れている場合でも、これらの間を接続するボンディングワイヤを、全体にわたってコイル状にすることができ、半導体チップからのノイズの放出や侵入を効果的に防止することができる。   Furthermore, in the present invention, bonding in a semiconductor package is performed using a bonding wire wound in a coil shape. Therefore, even when the electrode pad of the semiconductor chip and the bonding pad of the package substrate are separated from each other, The bonding wire connecting the two can be formed into a coil shape over the whole, and the emission and intrusion of noise from the semiconductor chip can be effectively prevented.

以上のように、本発明によれば、半導体チップの電極とパッケージ基板のボンディングパッドとを、一部にコイル状部分を有するボンディングワイヤで接続したので、ワイヤを伝わるノイズ低減を低コストで実現することができる。   As described above, according to the present invention, since the electrode of the semiconductor chip and the bonding pad of the package substrate are connected by the bonding wire having a part of the coil shape, the noise transmitted through the wire can be reduced at a low cost. be able to.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（実施形態１）
図１は本発明の実施形態１による半導体パッケージを説明する図であり、図１（ａ）は該半導体パッケージを示し、図１（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。 (Embodiment 1)
1A and 1B are diagrams for explaining a semiconductor package according to Embodiment 1 of the present invention. FIG. 1A shows the semiconductor package, and FIG. 1B shows a state in which the semiconductor package is mounted on a mounting substrate. ing.

この半導体パッケージ１００は、半導体チップ１０３をパッケージ本体１０１内に収容し、該半導体チップ１０３を該パッケージ外部の外部回路と電気的に接続可能に構成したものである。   This semiconductor package 100 is configured such that a semiconductor chip 103 is accommodated in a package body 101 and the semiconductor chip 103 can be electrically connected to an external circuit outside the package.

この半導体パッケージ１００は、該半導体チップ１０３を搭載した、複数のボンディングパッド（図では１つのみ示している）１０４を有するパッケージ基板１０５と、該パッケージ基板１０５の複数のボンディングパッド１０４と、該半導体チップ１０３の対応する電極パッド１０３ａとを接続する複数のボンディングワイヤ（図では１つのみ示している）１０２とを備えている。また、この半導体パッケージ１００では、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤ１０２は、コイルとして機能するよう螺旋状に形成したコイル状部１１０を有している。   The semiconductor package 100 includes a package substrate 105 having a plurality of bonding pads (only one is shown in the figure) 104 on which the semiconductor chip 103 is mounted, a plurality of bonding pads 104 of the package substrate 105, and the semiconductor A plurality of bonding wires (only one is shown in the figure) 102 for connecting the corresponding electrode pads 103a of the chip 103 are provided. In this semiconductor package 100, at least one specific bonding wire 102 of the plurality of bonding wires has a coil-shaped portion 110 formed in a spiral shape so as to function as a coil.

また、このような半導体パッケージ１００は実装基板１０上に複数実装されて、半導体装置５００を構成する。ここで、半導体パッケージ１００は、バンプ電極１１３（外部端子）がパッケージ本体の裏面に配列されたエリアアレイ型パッケージである。なお、図１中、１０１は封止樹脂である。   A plurality of such semiconductor packages 100 are mounted on the mounting substrate 10 to constitute a semiconductor device 500. Here, the semiconductor package 100 is an area array type package in which bump electrodes 113 (external terminals) are arranged on the back surface of the package body. In FIG. 1, reference numeral 101 denotes a sealing resin.

このような構成の実施形態１の半導体パッケージでは、半導体パッケージにおけるボンディングワイヤを、少なくとも一部にコイル状部分を有する構造としたので、半導体チップからボンディングワイヤを通してパッケージ外部に伝わるノイズ、あるいは外部から半導体チップへ侵入するノイズを低減することが可能となる。   In the semiconductor package of the first embodiment having such a configuration, since the bonding wire in the semiconductor package has a structure having at least a coil-shaped portion, noise transmitted from the semiconductor chip to the outside of the package through the bonding wire, or the semiconductor from the outside It is possible to reduce noise entering the chip.

また、半導体パッケージで用いるボンディングワイヤの一部をコイル状に形成しているだけであるので、ノイズ低減を低コストで実現できる。   Further, since only a part of the bonding wire used in the semiconductor package is formed in a coil shape, noise reduction can be realized at low cost.

なお、上記半導体パッケージは、上記のようにパッケージの裏面側にはんだボール（外部接続端子）を形成したものに限らず、パッケージの側面にリードフレームを形成したＱＦＰなどのペリフェラル型パッケージであってもよい。   The semiconductor package is not limited to the one having the solder balls (external connection terminals) formed on the back side of the package as described above, but may be a peripheral package such as a QFP having a lead frame formed on the side surface of the package. Good.

つまり、上記半導体パッケージは、半導体チップをパッケージ本体内に収容し、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成してなる半導体パッケージであって、該外部回路と接続される複数の外部接続端子と、該半導体チップの対応する電極パッドを、対応する外部接続端子と接続する複数のボンディングワイヤとを備え、該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有するものであってもよい。
（実施形態２）
図２は本発明の実施形態２による半導体パッケージを説明する図であり、図２（ａ）は該半導体パッケージを示し、図２（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。 That is, the semiconductor package is a semiconductor package in which a semiconductor chip is accommodated in a package body, and the semiconductor chip is configured to be electrically connectable to an external circuit outside the package, and is connected to the external circuit. A plurality of external connection terminals and a plurality of bonding wires connecting the corresponding electrode pads of the semiconductor chip to the corresponding external connection terminals, and at least one specific bonding wire of the plurality of bonding wires is A coil-shaped portion formed in a spiral shape so as to function as a coil may be used.
(Embodiment 2)
2A and 2B are diagrams for explaining a semiconductor package according to Embodiment 2 of the present invention. FIG. 2A shows the semiconductor package, and FIG. 2B shows a state in which the semiconductor package is mounted on a mounting substrate. ing.

この実施形態２の半導体パッケージ１００ａは、上記実施形態１の半導体パッケージ１００における特定のボンディングワイヤ１０２に代えて、ボンディング処理中にボンディングワイヤの一部を螺旋状の加工してコイル状部を作成したボンディングワイヤ１１０ａを用いたものである。また、このような半導体パッケージ１００ａは実装基板１０上に複数実装されて、半導体装置５００を構成する。ここで、半導体パッケージ１００ａは、バンプ電極１１３（外部端子）がパッケージ本体の裏面に配列されたエリアアレイ型パッケージである。なお、図１中、１０１は封止樹脂である。   In the semiconductor package 100a of the second embodiment, instead of the specific bonding wire 102 in the semiconductor package 100 of the first embodiment, a part of the bonding wire is spirally processed during the bonding process to create a coiled portion. A bonding wire 110a is used. A plurality of such semiconductor packages 100 a are mounted on the mounting substrate 10 to constitute the semiconductor device 500. Here, the semiconductor package 100a is an area array type package in which bump electrodes 113 (external terminals) are arranged on the back surface of the package body. In FIG. 1, reference numeral 101 denotes a sealing resin.

次に製造方法について説明する。   Next, a manufacturing method will be described.

図３および図４はこの実施形態２の半導体パッケージの製造方法を説明する図であり、図３（ａ）〜（ｃ）は、半導体チップの電極パッドにボンディングワイヤボンディングする処理を示し、図４（ａ）〜（ｃ）は、パッケージ基板のボンディングパッドにボンディングワイヤをボンディングする処理を示している。   3 and 4 are diagrams for explaining a method of manufacturing the semiconductor package according to the second embodiment. FIGS. 3A to 3C show a process of bonding wire bonding to the electrode pads of the semiconductor chip. (A)-(c) has shown the process which bonds a bonding wire to the bonding pad of a package board | substrate.

ここで、上記ワイヤボンディングは、第１および第２のボンディングツールを用いて行う。この第１のボンディングツール６０は、前記ボンディングワイヤを送り出すとともに、該ボンディングワイヤを前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着するものである。また、第２のボンディングツールは、該ボンディングワイヤをクランプするものであり、円柱状支柱５１と、該円柱状支柱の下端に取り付けられ、該ボンディングワイヤをクランプするクランプ機構５２とを有している。なお、円柱状支柱５１の側面の突起部５３はボンディングワイヤを係止するものであり、第１のボンディングツールを移動させるときに、ボンディングワイヤを支持するものであるが、必ずしも必要ではない。   Here, the wire bonding is performed using the first and second bonding tools. The first bonding tool 60 sends out the bonding wire and presses the bonding wire to the electrode pad of the semiconductor chip or the bonding pad of the package substrate. The second bonding tool clamps the bonding wire, and includes a columnar column 51 and a clamp mechanism 52 that is attached to the lower end of the columnar column and clamps the bonding wire. . The protrusion 53 on the side surface of the columnar column 51 is for locking the bonding wire, and supports the bonding wire when the first bonding tool is moved, but it is not always necessary.

まず、半導体チップ１０３の表面に形成された電極パッド１０３ａに該ボンディングワイヤ１０２の先端を、第１のボンディングツール６０を用いて固着する第１のボンディング処理を行う（図３（ａ））。   First, a first bonding process is performed in which the tip of the bonding wire 102 is fixed to the electrode pad 103a formed on the surface of the semiconductor chip 103 by using the first bonding tool 60 (FIG. 3A).

次に、第１および第２のボンディングツール６０および５０を用いて、該ボンディングワイヤ１０２を、その一部がコイルとして機能するよう螺旋状に巻きながら（図３（ｂ）、（ｃ））、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内する。   Next, using the first and second bonding tools 60 and 50, the bonding wire 102 is spirally wound so that a part thereof functions as a coil (FIGS. 3B and 3C), Guide is provided from the electrode pad of the semiconductor chip to the bonding pad formed on the package substrate.

ここで、ワイヤを螺旋状に巻くステップでは、前記第１のボンディングツール６０により、前記ボンディングワイヤの一端を前記半導体チップの電極パッドに固着した後、前記第２のボンディングツールにより、該ボンディングワイヤと該半導体チップの電極パッドとの固着部分の近傍をクランプした状態で、該第１のボンディングツールを引き上げながら、該第２のボンディングツールの周囲を回転させて、前記ボンディングワイヤを該第２のボンディングツールの周囲に螺旋状に巻回させる。   Here, in the step of winding the wire in a spiral shape, one end of the bonding wire is fixed to the electrode pad of the semiconductor chip by the first bonding tool 60, and then the bonding wire is bonded to the bonding wire by the second bonding tool. In a state where the vicinity of the fixed portion of the semiconductor chip to the electrode pad is clamped, the periphery of the second bonding tool is rotated while pulling up the first bonding tool, and the bonding wire is connected to the second bonding tool. Make a spiral around the tool.

続いて、該パッケージ基板のボンディングパッドに該ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行う（図４（ａ））。   Subsequently, a second bonding process is performed in which a portion of the bonding wire facing the bonding pad is fixed to the bonding pad of the package substrate (FIG. 4A).

さらに、前記第２のボンディング処理後に第２のボンディングツールを、ワイヤのコイル状部分から抜き取って（図４（ｂ））、前記ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離す（図４（ｃ））。   Further, after the second bonding process, the second bonding tool is extracted from the coiled portion of the wire (FIG. 4B), and the bonding wire is fixed to the bonding pad of the package substrate and the bonding wire. Separate from the part (FIG. 4C).

なお、ここでは、前記ボンディングワイヤは、Ａｕ線からなり、前記第１のボンディング処理には、具体的には該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理を用いているがこれに限るものではない。   Here, the bonding wire is made of Au wire, and in the first bonding process, specifically, an Au ball formed at the tip of the Au wire and an electrode pad of the semiconductor chip are bonded by thermocompression bonding. Although the bonding process which adheres is used, it is not restricted to this.

例えば、前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であってもよい。   For example, the second bonding process may be a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate.

このように本実施形態２では、半導体チップのボンディングワイヤをコイル状に巻きながらボンディングするので、ボンディングワイヤのコイル状部分を、ボンディング処理中に形成できる。   As described above, in the second embodiment, since the bonding wire of the semiconductor chip is bonded while being wound in a coil shape, the coiled portion of the bonding wire can be formed during the bonding process.

なお、上記半導体パッケージは、上記のようにパッケージの裏面側にはんだボール（外部接続端子）を形成したものに限らず、パッケージの側面にリードフレームを形成したＱＦＰなどのペリフェラル型パッケージであってもよい。   The semiconductor package is not limited to the one having the solder balls (external connection terminals) formed on the back side of the package as described above, but may be a peripheral package such as a QFP having a lead frame formed on the side surface of the package. Good.

この場合、上記ボンディングは以下のように行われることとなる。   In this case, the bonding is performed as follows.

つまり、半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法では、まず、該半導体チップの表面に形成された電極パッドに該ボンディングワイヤの先端を固着する第１のボンディング処理を行う。その後、該ボンディングワイヤを、その一部がコイルとして機能するよう螺旋状に巻きながら、該半導体チップの電極パッドから該外部端子上まで案内する。さらに、該外部端子に該ボンディングワイヤの該外部端子に対向する部分を固着する第２のボンディング処理を行う。
（実施形態３）
次に本発明の実施形態３について説明する。 That is, in the wire bonding method in which the semiconductor chip and the external terminal are electrically connected by the bonding wire, first, a first bonding process is performed in which the tip of the bonding wire is fixed to the electrode pad formed on the surface of the semiconductor chip. Do. Thereafter, the bonding wire is guided from the electrode pad of the semiconductor chip onto the external terminal while being spirally wound so that a part of the bonding wire functions as a coil. Further, a second bonding process is performed in which a portion of the bonding wire facing the external terminal is fixed to the external terminal.
(Embodiment 3)
Next, a third embodiment of the present invention will be described.

図５は本発明の実施形態３による半導体パッケージを説明する図であり、図５（ａ）は該半導体パッケージを示し、図５（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。   5A and 5B are diagrams for explaining a semiconductor package according to Embodiment 3 of the present invention. FIG. 5A shows the semiconductor package, and FIG. 5B shows a state in which the semiconductor package is mounted on a mounting substrate. ing.

この実施形態３の半導体パッケージ１００ｂは、ボンディングワイヤとして、連続する螺旋状のボンディングワイヤ１１０ｂを用いたものである。   The semiconductor package 100b according to the third embodiment uses a continuous spiral bonding wire 110b as a bonding wire.

また、このような半導体パッケージ１００ｂは実装基板１０上に複数実装されて、半導体装置５００ｂを構成する。ここで、半導体パッケージ１００ｂは、バンプ電極１１３（外部端子）がパッケージ本体の裏面に配列されたエリアアレイ型パッケージである。なお、図１中、１０１は封止樹脂である。   A plurality of such semiconductor packages 100b are mounted on the mounting substrate 10 to constitute a semiconductor device 500b. Here, the semiconductor package 100b is an area array type package in which bump electrodes 113 (external terminals) are arranged on the back surface of the package body. In FIG. 1, reference numeral 101 denotes a sealing resin.

次に製造方法について説明する。   Next, a manufacturing method will be described.

図６〜図８はこの実施形態３の半導体パッケージの製造方法を説明する図であり、図６（ａ）〜（ｂ）は、半導体チップの電極パッドにボンディングワイヤをボンディングする処理を示し、図７（ａ）〜（ｂ）は、ボンディングワイヤをパッケージ基板のボンディングパッド上に案内する様子を示し、図８（ａ）〜（ｂ）は、パッケージ基板のボンディングパッドにボンディングワイヤをボンディングする処理を示している。   6 to 8 are views for explaining a method of manufacturing the semiconductor package according to the third embodiment. FIGS. 6A to 6B show a process for bonding a bonding wire to an electrode pad of a semiconductor chip. FIGS. 7A to 7B show how the bonding wires are guided onto the bonding pads of the package substrate. FIGS. 8A to 8B show the process of bonding the bonding wires to the bonding pads of the package substrate. Show.

ここでは、前記コイル状ボンディングワイヤを送り出す第１のボンディングツール３０９と、該コイル状ボンディングワイヤをクランプするとともに、前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着する第２のボンディングツール３１０とを用いる。   Here, a first bonding tool 309 for feeding out the coiled bonding wire, and a second bonding tool 310 for clamping the coiled bonding wire and press-bonding to the electrode pad of the semiconductor chip or the bonding pad of the package substrate. And are used.

該第１のボンディングツールは、円筒状部材からなり、該円筒状部材の内径を、該コイル状ボンディングワイヤが該筒状部材内面にガイドされて移動するよう設定している。   The first bonding tool is formed of a cylindrical member, and the inner diameter of the cylindrical member is set so that the coiled bonding wire is guided and moved by the inner surface of the cylindrical member.

まず、コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、ボンディングツール３１０によりクランプし（図６（ａ））、該半導体チップの表面に形成された電極パッドに固着する（図６（ｂ））。   First, the tip of a coiled bonding wire wound in a spiral shape so as to function as a coil is clamped by a bonding tool 310 (FIG. 6A) and fixed to an electrode pad formed on the surface of the semiconductor chip ( FIG. 6 (b)).

続いて、該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内し（図７（ａ））、ボンディングツール３１０で、ボンディングワイヤの先端をクランプする（図７（ｂ））。   Subsequently, the coiled bonding wire is guided from the electrode pad of the semiconductor chip to the bonding pad formed on the package substrate (FIG. 7A), and the tip of the bonding wire is clamped by the bonding tool 310. (FIG. 7B).

該パッケージ基板のボンディングパッドに、該コイル状ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行う（図８（ａ））。   A second bonding process is performed in which the portion of the coil-shaped bonding wire that faces the bonding pad is fixed to the bonding pad of the package substrate (FIG. 8A).

さらに、前記第２のボンディング処理後に、前記コイル状ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離す（図８（ｂ））。   Further, after the second bonding process, the coil-shaped bonding wire is separated from the portion where the bonding pad of the package substrate is fixed to the bonding wire (FIG. 8B).

なお、ここでは、前記ボンディングワイヤは、Ａｕ線からなり、前記第１のボンディング処理は、該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理であるが、前記ボンディングワイヤは、Ａｕ線からなり、前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であってもよい。   Here, the bonding wire is made of Au wire, and the first bonding process is a bonding process in which an Au ball formed at the tip of the Au line and an electrode pad of the semiconductor chip are fixed by thermocompression bonding. However, the bonding wire may be made of Au wire, and the second bonding process may be a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate.

なお、上記半導体パッケージは、上記のようにパッケージの裏面側にはんだボール（外部接続端子）を形成したものに限らず、パッケージの側面にリードフレームを形成したＱＦＰなどのペリフェラル型パッケージであってもよい。   The semiconductor package is not limited to the one having the solder balls (external connection terminals) formed on the back side of the package as described above, but may be a peripheral package such as a QFP having a lead frame formed on the side surface of the package. Good.

この場合、上記ボンディングは以下のように行われることとなる。   In this case, the bonding is performed as follows.

つまり、半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法では、コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、該半導体チップの表面に形成された電極パッドに固着する第１のボンディング処理を行う。その後、該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該外部端子上まで案内する。その後さらに、該外部端子に、該コイル状ボンディングワイヤの、該外部端子に対向する部分を固着する。   That is, in the wire bonding method in which the semiconductor chip and the external terminal are electrically connected by the bonding wire, the tip of the coil-shaped bonding wire wound spirally so as to function as a coil is formed on the surface of the semiconductor chip. A first bonding process for adhering to the electrode pad is performed. Thereafter, the coiled bonding wire is guided from the electrode pad of the semiconductor chip onto the external terminal. Thereafter, the portion of the coiled bonding wire facing the external terminal is further fixed to the external terminal.

このように本実施形態３では、ボンディングツール３０９が、あらかじめコイル状に巻かれたワイヤを供給し、ボンディングツール３１０によりボンディングパッド１０３ａにボンディングを行い、コイル状のワイヤをボンディングパッド１０４にボンディングするので、この一連の動作により、ＩＣチップにボンディングするワイヤをコイル状とすることができ、低コストで、ＩＣから発生するノイズ、かつパッケージ外部からＩＣに侵入するノイズを低減する事が可能となる。   As described above, in the third embodiment, the bonding tool 309 supplies the wire wound in advance in a coil shape, bonds the bonding pad 103a with the bonding tool 310, and bonds the coiled wire to the bonding pad 104. By this series of operations, the wire bonded to the IC chip can be formed into a coil shape, and noise generated from the IC and noise entering the IC from outside the package can be reduced at low cost.

なお、上記各実施形態では特に言及していないが、少なくとも一部にコイル状部分を有するボンディングワイヤは、上記半導体チップに電源を供給する電極パッドと、上記パッケージ基板の対応するボンディングパッドとの間に接続されているものであることが望ましい。   Although not specifically mentioned in each of the above embodiments, the bonding wire having a coil-shaped portion at least partially is provided between the electrode pad for supplying power to the semiconductor chip and the corresponding bonding pad on the package substrate. It is desirable that it is connected to.

さらに上述した実施形態１のボンディングワイヤ、および上記実施形態２および３のワイヤボンディング方法は、上記図９（ａ）〜（ｆ）に示すいずれのタイプの半導体パッケージにも適用できることは言うまでもない。   Furthermore, it goes without saying that the bonding wire of the first embodiment and the wire bonding method of the second and third embodiments described above can be applied to any type of semiconductor package shown in FIGS. 9 (a) to 9 (f).

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。   As mentioned above, although this invention has been illustrated using preferable embodiment of this invention, this invention should not be limited and limited to this embodiment. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range from the description of specific preferred embodiments of the present invention based on the description of the present invention and common general technical knowledge. It is understood that the patent documents cited in the present specification should be incorporated by reference into the present specification in the same manner as the content itself is specifically described in the present specification.

本発明は、半導体パッケージ、半導体装置、およびワイヤボンディング方法に関し、特に、ＩＣパッケージにおけるノイズ対策に関する分野において、半導体チップの電極とパッケージ基板のボンディングパッドとを、一部にコイル状部分を有するボンディングワイヤで接続することにより、ワイヤを伝わるノイズの低減を低コストで実現することができる。   The present invention relates to a semiconductor package, a semiconductor device, and a wire bonding method, and in particular, in the field related to noise countermeasures in an IC package, a bonding wire having a coil-shaped portion in part with a semiconductor chip electrode and a bonding pad of a package substrate By connecting with, it is possible to reduce the noise transmitted through the wire at a low cost.

図１は本発明の実施形態１による半導体パッケージを説明する図であり、図１（ａ）は該半導体パッケージを示し、図１（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。1A and 1B are diagrams for explaining a semiconductor package according to Embodiment 1 of the present invention. FIG. 1A shows the semiconductor package, and FIG. 1B shows a state in which the semiconductor package is mounted on a mounting substrate. ing. 図２は本発明の実施形態２による半導体パッケージを説明する図であり、図２（ａ）は該半導体パッケージを示し、図２（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。2A and 2B are diagrams for explaining a semiconductor package according to Embodiment 2 of the present invention. FIG. 2A shows the semiconductor package, and FIG. 2B shows a state in which the semiconductor package is mounted on a mounting substrate. ing. 図３はこの実施形態２の半導体パッケージの製造方法を説明する図であり、図３（ａ）〜（ｃ）は、半導体チップの電極パッドにボンディングワイヤをボンディングする処理を示している。FIG. 3 is a diagram for explaining a method of manufacturing a semiconductor package according to the second embodiment. FIGS. 3A to 3C show a process for bonding a bonding wire to an electrode pad of a semiconductor chip. 図４はこの実施形態２の半導体パッケージの製造方法を説明する図であり、図４（ａ）〜（ｃ）は、パッケージ基板のボンディングパッドにボンディングワイヤをボンディングする処理を示している。4A and 4B are diagrams for explaining a method of manufacturing a semiconductor package according to the second embodiment. FIGS. 4A to 4C show a process for bonding a bonding wire to a bonding pad of a package substrate. 図５は本発明の実施形態３による半導体パッケージを説明する図であり、図５（ａ）は該半導体パッケージを示し、図５（ｂ）は該半導体パッケージを実装基板上に実装した状態を示している。5A and 5B are diagrams for explaining a semiconductor package according to Embodiment 3 of the present invention. FIG. 5A shows the semiconductor package, and FIG. 5B shows a state in which the semiconductor package is mounted on a mounting substrate. ing. 図６はこの実施形態３の半導体パッケージの製造方法を説明する図であり、図６（ａ）〜（ｂ）は、半導体チップの電極パッドにボンディングワイヤをボンディングする処理を示している。6A and 6B are diagrams for explaining a method of manufacturing a semiconductor package according to the third embodiment. FIGS. 6A and 6B show a process for bonding a bonding wire to an electrode pad of a semiconductor chip. 図７はこの実施形態３の半導体パッケージの製造方法を説明する図であり、図７（ａ）〜（ｂ）は、ボンディングワイヤをパッケージ基板のボンディングパッド上に案内する様子を示している。FIG. 7 is a view for explaining a method of manufacturing the semiconductor package according to the third embodiment, and FIGS. 7A and 7B show how the bonding wires are guided onto the bonding pads of the package substrate. 図８はこの実施形態３の半導体パッケージの製造方法を説明する図であり、図８（ａ）〜（ｂ）は、パッケージ基板のボンディングパッドにボンディングワイヤをボンディングする処理を示している。FIG. 8 is a diagram for explaining a method of manufacturing a semiconductor package according to the third embodiment. FIGS. 8A and 8B show a process for bonding a bonding wire to a bonding pad of a package substrate. 図９は、従来の種々のタイプの半導体パッケージ（図９（ａ）〜図９（ｆ））を説明する図である。FIG. 9 is a diagram for explaining various types of conventional semiconductor packages (FIGS. 9A to 9F). 図１０は、上記のようなパッケージの組立て方法を説明する図であり、図１０（ａ）は、リードフレームのダイパッド上にＩＣチップ１をダイボンドした状態を示し、また、図１０（ｂ）は、ＩＣチップ１の電極パッドとリードとをボンディングワイヤで接続した状態を示している。FIG. 10 is a diagram for explaining a method for assembling the package as described above. FIG. 10A shows a state where the IC chip 1 is die-bonded on the die pad of the lead frame, and FIG. 2 shows a state where the electrode pads of IC chip 1 and leads are connected by bonding wires. 図１１は、実装基板上に樹脂封止パッケージを実装した状態を示す図である。FIG. 11 is a diagram illustrating a state where a resin-sealed package is mounted on a mounting substrate. 図１２は、実装基板上に上記樹脂封止パッケージとは異なるタイプのパッケージを実装した状態を示す図である。FIG. 12 is a diagram showing a state in which a package of a type different from the resin-encapsulated package is mounted on the mounting substrate. 図１３は、図１２に示すＩＣパッケージに代えて、半導体チップを磁気シールド層で覆うことにより、ＩＣパッケージに対するノイズ対策を施したＩＣパッケージを概念的に示す図である。FIG. 13 is a diagram conceptually showing an IC package in which a countermeasure against noise is applied to the IC package by covering the semiconductor chip with a magnetic shield layer instead of the IC package shown in FIG. 図１４は特許文献１に記載のＩＣパッケージを説明する図である。FIG. 14 is a diagram illustrating an IC package described in Patent Document 1. In FIG. 図１５は、半導体チップの電極パッドとパッケージ基板のボンディングパッドとを、ボンディングワイヤによりボンディングする方法を工程順（図（ａ）〜図（ｄ））に説明する図である。FIG. 15 is a diagram illustrating a method of bonding the electrode pads of the semiconductor chip and the bonding pads of the package substrate with bonding wires in order of steps (FIGS. (A) to (d)).

符号の説明Explanation of symbols

１００、１００ａ、１００ｂ 半導体パッケージ
１０５ パッケージ基板
１１０ コイル
１１３ バンプ
５００、５００ａ、５００ｂ 半導体装置 100, 100a, 100b Semiconductor package 105 Package substrate 110 Coil 113 Bump 500, 500a, 500b Semiconductor device

Claims (30)

半導体チップをパッケージ本体内に収容し、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成してなる半導体パッケージであって、
該半導体チップを搭載した、複数のボンディングパッドを有するパッケージ基板と、
該パッケージ基板の複数のボンディングパッドと、該半導体チップの対応する電極パッドとを接続する複数のボンディングワイヤとを備え、
該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有する半導体パッケージ。 A semiconductor package comprising a semiconductor chip housed in a package body and configured so that the semiconductor chip can be electrically connected to an external circuit outside the package,
A package substrate having a plurality of bonding pads on which the semiconductor chip is mounted;
Comprising a plurality of bonding pads of the package substrate and a plurality of bonding wires for connecting corresponding electrode pads of the semiconductor chip;
A semiconductor package having a coil-shaped portion formed in a spiral shape so that at least one specific bonding wire of the plurality of bonding wires functions as a coil. 半導体チップをパッケージ本体内に収容し、該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成してなる半導体パッケージであって、
該外部回路と接続される複数の外部接続端子と、
該半導体チップの対応する電極パッドを、対応する外部接続端子と接続する複数のボンディングワイヤとを備え、
該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有する半導体パッケージ。 A semiconductor package comprising a semiconductor chip housed in a package body and configured so that the semiconductor chip can be electrically connected to an external circuit outside the package,
A plurality of external connection terminals connected to the external circuit;
A plurality of bonding wires that connect corresponding electrode pads of the semiconductor chip to corresponding external connection terminals;
A semiconductor package having a coil-shaped portion formed in a spiral shape so that at least one specific bonding wire of the plurality of bonding wires functions as a coil. 請求項１または２に記載の半導体パッケージにおいて、
前記特定のボンディングワイヤは、前記半導体チップに電源を供給する電極パッドと、前記パッケージ基板の対応するボンディングパッドとの間に接続されているものである半導体パッケージ。 The semiconductor package according to claim 1 or 2,
The specific bonding wire is a semiconductor package that is connected between an electrode pad that supplies power to the semiconductor chip and a corresponding bonding pad of the package substrate. 半導体チップを収容した半導体パッケージを複数実装基板上に実装してなる半導体装置であって、
該複数の半導体パッケージは、
該半導体チップを搭載した、複数のボンディングパッドを有するパッケージ基板と、
該パッケージ基板の複数のボンディングパッドと、該半導体チップの対応する電極パッドとを接続する複数のボンディングワイヤとを備え、
該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成したものであり、
該複数の半導体パッケージのうちの少なくとも１つの特定の半導体パッケージでは、
該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有している半導体装置。 A semiconductor device in which a semiconductor package containing a semiconductor chip is mounted on a plurality of mounting substrates,
The plurality of semiconductor packages are:
A package substrate having a plurality of bonding pads on which the semiconductor chip is mounted;
Comprising a plurality of bonding pads of the package substrate and a plurality of bonding wires for connecting corresponding electrode pads of the semiconductor chip;
The semiconductor chip is configured to be electrically connectable with an external circuit outside the package,
In at least one specific semiconductor package of the plurality of semiconductor packages,
At least one specific bonding wire of the plurality of bonding wires is a semiconductor device having a coiled portion formed in a spiral shape so as to function as a coil. 請求項４に記載の半導体装置において、
前記特定のボンディングワイヤは、前記半導体チップに電源を供給する電極パッドと、前記パッケージ基板の対応するボンディングパッドとの間に接続されている半導体装置。 The semiconductor device according to claim 4,
The specific bonding wire is a semiconductor device connected between an electrode pad for supplying power to the semiconductor chip and a corresponding bonding pad of the package substrate. 請求項４に記載の半導体装置において、
前記特定の半導体パッケージは、
前記パッケージ本体に形成され、前記パッケージ基板のボンディングパッドと接続された外部端子を有し、
前記パッケージ本体の外部端子を前記実装基板上に載せて該半導体パッケージを該実装基板に固定する表面実装型パッケージである半導体装置。 The semiconductor device according to claim 4,
The specific semiconductor package is:
An external terminal formed on the package body and connected to a bonding pad of the package substrate;
A semiconductor device that is a surface-mount package that mounts external terminals of the package body on the mounting substrate and fixes the semiconductor package to the mounting substrate. 請求項６に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体を構成する前記パッケージ基板の裏面に前記外部端子を配列したものである半導体装置。 The semiconductor device according to claim 6.
The specific semiconductor package is a semiconductor device in which the external terminals are arranged on the back surface of the package substrate constituting the package body. 請求項６に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体の周辺に前記外部端子を配列したものである半導体装置。 The semiconductor device according to claim 6.
The specific semiconductor package is a semiconductor device in which the external terminals are arranged around the package body. 請求項８に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体の平面形状を略矩形形状とし、前記外部端子を前記パッケージ本体の４つの側面から突出するよう形成したクアッドフラットパッケージである半導体装置。 The semiconductor device according to claim 8,
The specific semiconductor package is a semiconductor device which is a quad flat package in which the planar shape of the package body is a substantially rectangular shape, and the external terminals are formed so as to protrude from four side surfaces of the package body. 請求項９に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体を、前記パッケージ基板に搭載された半導体チップのチップサイズ程度に小型化したチップサイズパッケージである半導体装置。 The semiconductor device according to claim 9.
The specific semiconductor package is a semiconductor device in which the package body is a chip size package in which the package body is downsized to a chip size of a semiconductor chip mounted on the package substrate. 請求項４に記載の半導体装置において、
前記特定の半導体パッケージは、
前記パッケージ本体に形成され、前記パッケージ基板のボンディングパッドに接続された外部端子を有し、
前記パッケージ本体の外部端子を前記実装基板に形成された貫通穴に挿入して該半導体パッケージを該実装基板に固定する挿入実装型パッケージである半導体装置。 The semiconductor device according to claim 4,
The specific semiconductor package is:
An external terminal formed on the package body and connected to a bonding pad of the package substrate;
A semiconductor device which is an insertion mounting type package in which an external terminal of the package body is inserted into a through hole formed in the mounting substrate to fix the semiconductor package to the mounting substrate. 請求項１１に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体を構成する前記パッケージ基板の裏面に前記外部端子を配列したものである半導体装置。 The semiconductor device according to claim 11,
The specific semiconductor package is a semiconductor device in which the external terminals are arranged on the back surface of the package substrate constituting the package body. 請求項１１に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体の周辺に前記外部端子を配列したものである半導体装置。 The semiconductor device according to claim 11,
The specific semiconductor package is a semiconductor device in which the external terminals are arranged around the package body. 請求項１２に記載の半導体装置において、
前記特定の半導体パッケージは、前記パッケージ本体の平面形状を略矩形形状とし、前記外部端子を前記パッケージ本体の対応する２つの側面から突出するよう形成し、該外部端子の突出部分を下方に折り曲げたデュアルインラインパッケージである半導体装置。 The semiconductor device according to claim 12,
In the specific semiconductor package, the planar shape of the package body is a substantially rectangular shape, the external terminals are formed so as to protrude from the corresponding two side surfaces of the package body, and the protruding portions of the external terminals are bent downward. A semiconductor device that is a dual in-line package. 半導体チップを収容した半導体パッケージを複数実装基板上に実装してなる半導体装置であって、
該複数の半導体パッケージは、
該外部回路と接続される複数の外部接続端子と、
該半導体チップの対応する電極パッドを、対応する外部接続端子と接続する複数のボンディングワイヤとを備え、
該半導体チップを該パッケージ外部の外部回路と電気的に接続可能に構成したものであり、
該複数の半導体パッケージのうちの少なくとも１つの特定の半導体パッケージでは、
該複数のボンディングワイヤのうちの少なくとも１つの特定のボンディングワイヤは、コイルとして機能するよう螺旋状に形成したコイル状部を有している半導体装置。 A semiconductor device in which a semiconductor package containing a semiconductor chip is mounted on a plurality of mounting substrates,
The plurality of semiconductor packages are:
A plurality of external connection terminals connected to the external circuit;
A plurality of bonding wires that connect corresponding electrode pads of the semiconductor chip to corresponding external connection terminals;
The semiconductor chip is configured to be electrically connectable with an external circuit outside the package,
In at least one specific semiconductor package of the plurality of semiconductor packages,
At least one specific bonding wire of the plurality of bonding wires is a semiconductor device having a coiled portion formed in a spiral shape so as to function as a coil. 半導体チップと、該半導体チップを搭載したパッケージ基板とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、
該半導体チップの表面に形成された電極パッドに該ボンディングワイヤの先端を固着する第１のボンディング処理を行うステップと、
該ボンディングワイヤを、その一部がコイルとして機能するよう螺旋状に巻きながら、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内するステップと、
該パッケージ基板のボンディングパッドに該ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行うステップとを含むワイヤボンディング方法。 A wire bonding method for electrically connecting a semiconductor chip and a package substrate on which the semiconductor chip is mounted with a bonding wire,
Performing a first bonding process for fixing the tip of the bonding wire to an electrode pad formed on the surface of the semiconductor chip;
Guiding the bonding wire from the electrode pad of the semiconductor chip to the bonding pad formed on the package substrate while spirally winding a part of the bonding wire so as to function as a coil;
Performing a second bonding process of fixing a portion of the bonding wire facing the bonding pad to the bonding pad of the package substrate. 請求項１６に記載のワイヤボンディング方法において、
前記第２のボンディング処理後に、前記ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離すステップを含むワイヤボンディング方法。 The wire bonding method according to claim 16, wherein
A wire bonding method including a step of separating the bonding wire from a bonding portion between the bonding pad of the package substrate and the bonding wire after the second bonding process. 請求項１６に記載のワイヤボンディング方法において、
前記ボンディングワイヤを送り出すとともに、該ボンディングワイヤを前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着する第１のボンディングツールと、該ボンディングワイヤをクランプする第２のボンディングツールとを用い、
該第２のボンディングツールは、円柱状支柱と、該円柱状支柱の下端に取り付けられ、該ボンディングワイヤをクランプするクランプ機構とを有するワイヤボンディング方法。 The wire bonding method according to claim 16, wherein
Using the first bonding tool that sends out the bonding wire and presses the bonding wire to the electrode pad of the semiconductor chip or the bonding pad of the package substrate, and the second bonding tool that clamps the bonding wire,
The second bonding tool is a wire bonding method including a columnar column and a clamp mechanism that is attached to a lower end of the columnar column and clamps the bonding wire. 請求項１８に記載のワイヤボンディング方法において、
前記ボンディングワイヤの案内ステップでは、
前記第１のボンディングツールにより、前記ボンディングワイヤの一端を前記半導体チップの電極パッドに固着した後、前記第２のボンディングツールにより、該ボンディングワイヤと該半導体チップの電極パッドとの固着部分の近傍をクランプした状態で、該第１のボンディングツールを引き上げながら、該第２のボンディングツールの周囲を回転させて、前記ボンディングワイヤを該第２のボンディングツールの周囲に螺旋状に巻回し、
該第２のボンディング処理のステップでは、
該第１のボンディングツールにより、該パッケージ基板のボンディングパッドに該ボンディングワイヤを固着した後、該第２のボンディングツールを、該ボンディングワイヤの螺旋状に巻回したコイル状部分から抜き取るワイヤボンディング方法。 The wire bonding method according to claim 18, wherein
In the bonding wire guiding step,
After fixing one end of the bonding wire to the electrode pad of the semiconductor chip with the first bonding tool, the vicinity of the fixing portion between the bonding wire and the electrode pad of the semiconductor chip is fixed with the second bonding tool. In a clamped state, while pulling up the first bonding tool, the periphery of the second bonding tool is rotated, and the bonding wire is spirally wound around the second bonding tool,
In the second bonding process step,
A wire bonding method in which, after the bonding wire is fixed to a bonding pad of the package substrate by the first bonding tool, the second bonding tool is extracted from a coiled portion of the bonding wire wound in a spiral shape. 請求項１６に記載のワイヤボンディング方法において、
前記ボンディングワイヤは、Ａｕ線からなり、
前記第１のボンディング処理は、該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理であるワイヤボンディング方法。 The wire bonding method according to claim 16, wherein
The bonding wire is made of Au wire,
The first bonding process is a wire bonding method which is a bonding process in which an Au ball formed at a tip of the Au wire and an electrode pad of the semiconductor chip are fixed by thermocompression bonding. 請求項１６に記載のワイヤボンディング方法において、
前記ボンディングワイヤは、Ａｕ線からなり、
前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であるワイヤボンディング方法。 The wire bonding method according to claim 16, wherein
The bonding wire is made of Au wire,
The wire bonding method, wherein the second bonding process is a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate. 半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、
該半導体チップの表面に形成された電極パッドに該ボンディングワイヤの先端を固着する第１のボンディング処理を行うステップと、
該ボンディングワイヤを、その一部がコイルとして機能するよう螺旋状に巻きながら、該半導体チップの電極パッドから該外部端子上まで案内するステップと、
該外部端子に該ボンディングワイヤの該外部端子に対向する部分を固着する第２のボンディング処理を行うステップとを含むワイヤボンディング方法。 A wire bonding method for electrically connecting a semiconductor chip and an external terminal by a bonding wire,
Performing a first bonding process for fixing the tip of the bonding wire to an electrode pad formed on the surface of the semiconductor chip;
Guiding the bonding wire from the electrode pad of the semiconductor chip onto the external terminal while spirally winding a part of the bonding wire to function as a coil;
Performing a second bonding process for fixing a portion of the bonding wire facing the external terminal to the external terminal. 半導体チップと、該半導体チップを搭載したパッケージ基板とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、
コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、該半導体チップの表面に形成された電極パッドに固着する第１のボンディング処理を行うステップと、
該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該パッケージ基板上に形成されたボンディングパッド上まで案内するステップと、
該パッケージ基板のボンディングパッドに、該コイル状ボンディングワイヤの、該ボンディングパッドに対向する部分を固着する第２のボンディング処理を行うステップとを含むワイヤボンディング方法。 A wire bonding method for electrically connecting a semiconductor chip and a package substrate on which the semiconductor chip is mounted with a bonding wire,
Performing a first bonding process in which a tip of a coil-shaped bonding wire spirally wound so as to function as a coil is fixed to an electrode pad formed on the surface of the semiconductor chip;
Guiding the coiled bonding wire from the electrode pad of the semiconductor chip to the bonding pad formed on the package substrate;
And a second bonding process for fixing a portion of the coil-shaped bonding wire facing the bonding pad to the bonding pad of the package substrate. 請求項２３に記載のワイヤボンディング方法において、
前記第２のボンディング処理後に、前記コイル状ボンディングワイヤを、前記パッケージ基板のボンディングパッドと該ボンディングワイヤとの固着部分から切り離すステップを含むワイヤボンディング方法。 The wire bonding method according to claim 23, wherein
A wire bonding method including a step of separating the coiled bonding wire from a bonding portion between the bonding pad of the package substrate and the bonding wire after the second bonding process. 請求項２３に記載のワイヤボンディング方法において、
前記コイル状ボンディングワイヤを送り出す第１のボンディングツールと、該コイル状ボンディングワイヤをクランプするとともに、前記半導体チップの電極パッドあるいは該パッケージ基板のボンディングパッドに圧着する第２のボンディングツールとを用い、
該第１のボンディングツールは、円筒状部材からなり、該円筒状部材の内径を、該コイル状ボンディングワイヤが該筒状部材内面にガイドされて移動するよう設定したものであるワイヤボンディング方法。 The wire bonding method according to claim 23, wherein
Using a first bonding tool for feeding out the coiled bonding wire, and a second bonding tool for clamping the coiled bonding wire and crimping to the electrode pad of the semiconductor chip or the bonding pad of the package substrate;
The wire bonding method, wherein the first bonding tool is formed of a cylindrical member, and an inner diameter of the cylindrical member is set so that the coiled bonding wire is guided and moved by the inner surface of the cylindrical member. 請求項２５に記載のワイヤボンディング方法において、
前記ボンディングワイヤの案内ステップでは、
前記第１のボンディングツールの下端から突出する、前記ボンディングワイヤの一端を、前記第２のボンディングツールでクランプして、前記半導体チップの電極パッドに固着し、
該第１のボンディングツールを、該コイル状ボンディングワイヤが該パッケージ基板のボンディングパッド上に導かれるよう移動させ、
前記第２のボンディング処理のステップでは、
前記第１のボンディングツールの下端から突出する、前記ボンディングワイヤの一端を、前記第２のボンディングツールでクランプして、該パッケージ基板のボンディングパッドに該ボンディングワイヤを固着するワイヤボンディング方法。 The wire bonding method according to claim 25, wherein
In the bonding wire guiding step,
One end of the bonding wire protruding from the lower end of the first bonding tool is clamped with the second bonding tool, and fixed to the electrode pad of the semiconductor chip,
Moving the first bonding tool so that the coiled bonding wire is guided onto a bonding pad of the package substrate;
In the second bonding process step,
A wire bonding method in which one end of the bonding wire protruding from the lower end of the first bonding tool is clamped by the second bonding tool, and the bonding wire is fixed to a bonding pad of the package substrate. 請求項２６に記載のワイヤボンディング方法において、
前記第２のボンディング処理後に、前記ボンディングワイヤを、前記第１のボンディングツールでクランプした状態で、該第１および第２のボンディングツールを前記パッド基板から引き離して、前記ボンディングワイヤを、そのパッケージ基板のボンディングパッドとの固着部分から切り離すステップを含むワイヤボンディング方法。 The wire bonding method according to claim 26, wherein
After the second bonding process, in a state where the bonding wire is clamped by the first bonding tool, the first and second bonding tools are separated from the pad substrate, and the bonding wire is moved to the package substrate. The wire bonding method including the step of separating from the adhering part with the bonding pad. 請求項２３に記載のワイヤボンディング方法において、
前記ボンディングワイヤは、Ａｕ線からなり、
前記第１のボンディング処理は、該Ａｕ線の先端に形成したＡｕボールと前記半導体チップの電極パッドとを熱圧着により固着するボンディング処理であるワイヤボンディング方法。 The wire bonding method according to claim 23, wherein
The bonding wire is made of Au wire,
The first bonding process is a wire bonding method which is a bonding process in which an Au ball formed at a tip of the Au wire and an electrode pad of the semiconductor chip are fixed by thermocompression bonding. 請求項２３に記載のワイヤボンディング方法において、
前記ボンディングワイヤは、Ａｕ線からなり、
前記第２のボンディング処理は、該Ａｕ線を、前記パッケージ基板上のボンディングパッドに熱圧着するボンディング処理であるワイヤボンディング方法。 The wire bonding method according to claim 23, wherein
The bonding wire is made of Au wire,
The wire bonding method, wherein the second bonding process is a bonding process in which the Au wire is thermocompression bonded to a bonding pad on the package substrate. 半導体チップと外部端子とをボンディングワイヤにより電気的に接続するワイヤボンディング方法であって、
コイルとして機能するよう螺旋状に巻かれたコイル状ボンディングワイヤの先端を、該半導体チップの表面に形成された電極パッドに固着する第１のボンディング処理を行うステップと、
該コイル状ボンディングワイヤを、該半導体チップの電極パッドから該外部端子上まで案内するステップと、
該外部端子に、該コイル状ボンディングワイヤの、該外部端子に対向する部分を固着する第２のボンディング処理を行うステップとを含むワイヤボンディング方法。 A wire bonding method for electrically connecting a semiconductor chip and an external terminal by a bonding wire,
Performing a first bonding process in which a tip of a coil-shaped bonding wire spirally wound so as to function as a coil is fixed to an electrode pad formed on the surface of the semiconductor chip;
Guiding the coiled bonding wire from the electrode pad of the semiconductor chip onto the external terminal;
Performing a second bonding process for fixing a portion of the coil-shaped bonding wire facing the external terminal to the external terminal.
JP2007337831A 2007-12-27 2007-12-27 Semiconductor package, semiconductor device and wire bonding method Pending JP2009158839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007337831A JP2009158839A (en) 2007-12-27 2007-12-27 Semiconductor package, semiconductor device and wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007337831A JP2009158839A (en) 2007-12-27 2007-12-27 Semiconductor package, semiconductor device and wire bonding method

Publications (1)

Publication Number Publication Date
JP2009158839A true JP2009158839A (en) 2009-07-16

Family

ID=40962506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337831A Pending JP2009158839A (en) 2007-12-27 2007-12-27 Semiconductor package, semiconductor device and wire bonding method

Country Status (1)

Country Link
JP (1) JP2009158839A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374764A (en) * 2014-08-29 2016-03-02 展讯通信（上海）有限公司 Packaging structure for integrating inductor
EP2772936A3 (en) * 2013-03-01 2017-02-08 Thales Method of wire bonding parallel bond wires aswell as a reshaping process of the same, and the related apparatus
CN107004665A (en) * 2014-09-22 2017-08-01 Mc10股份有限公司 The moulding and ring device and method of bonding line as extensible and flexible interconnection
US10296819B2 (en) 2012-10-09 2019-05-21 Mc10, Inc. Conformal electronics integrated with apparel
US10383219B2 (en) 2008-10-07 2019-08-13 Mc10, Inc. Extremely stretchable electronics
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
US10567152B2 (en) 2016-02-22 2020-02-18 Mc10, Inc. System, devices, and method for on-body data and power transmission
US10986465B2 (en) 2015-02-20 2021-04-20 Medidata Solutions, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
DE102020215346A1 (en) 2020-12-04 2021-12-02 Vitesco Technologies Germany Gmbh Circuit arrangement
US11992326B2 (en) 2016-04-19 2024-05-28 Medidata Solutions, Inc. Method and system for measuring perspiration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140451A (en) * 1992-10-27 1994-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPH06334000A (en) * 1993-05-20 1994-12-02 Hitachi Ltd High frequency circuit module and its manufacture
JP2003258193A (en) * 2002-03-05 2003-09-12 Seiko Instruments Inc Semiconductor integrated circuit and method for manufacturing the same
JP2003303843A (en) * 2002-04-11 2003-10-24 Sony Ericsson Mobilecommunications Japan Inc Semiconductor device
JP2005538560A (en) * 2002-09-10 2005-12-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Semiconductor device and method having wire bond inductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140451A (en) * 1992-10-27 1994-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPH06334000A (en) * 1993-05-20 1994-12-02 Hitachi Ltd High frequency circuit module and its manufacture
JP2003258193A (en) * 2002-03-05 2003-09-12 Seiko Instruments Inc Semiconductor integrated circuit and method for manufacturing the same
JP2003303843A (en) * 2002-04-11 2003-10-24 Sony Ericsson Mobilecommunications Japan Inc Semiconductor device
JP2005538560A (en) * 2002-09-10 2005-12-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Semiconductor device and method having wire bond inductor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10383219B2 (en) 2008-10-07 2019-08-13 Mc10, Inc. Extremely stretchable electronics
US10296819B2 (en) 2012-10-09 2019-05-21 Mc10, Inc. Conformal electronics integrated with apparel
EP2772936A3 (en) * 2013-03-01 2017-02-08 Thales Method of wire bonding parallel bond wires aswell as a reshaping process of the same, and the related apparatus
CN105374764A (en) * 2014-08-29 2016-03-02 展讯通信（上海）有限公司 Packaging structure for integrating inductor
CN107004665A (en) * 2014-09-22 2017-08-01 Mc10股份有限公司 The moulding and ring device and method of bonding line as extensible and flexible interconnection
EP3198638A4 (en) * 2014-09-22 2018-05-30 Mc10, Inc. Methods and apparatuses for shaping and looping bonding wires that serve as stretchable and bendable interconnects
US10986465B2 (en) 2015-02-20 2021-04-20 Medidata Solutions, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
US10567152B2 (en) 2016-02-22 2020-02-18 Mc10, Inc. System, devices, and method for on-body data and power transmission
US11992326B2 (en) 2016-04-19 2024-05-28 Medidata Solutions, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
DE102020215346A1 (en) 2020-12-04 2021-12-02 Vitesco Technologies Germany Gmbh Circuit arrangement

Similar Documents

Publication Publication Date Title
JP2009158839A (en) Semiconductor package, semiconductor device and wire bonding method
JP4814639B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9780081B2 (en) Chip package structure and manufacturing method therefor
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
US8981575B2 (en) Semiconductor package structure
US20080124547A1 (en) Partially insulation coated metal wire for wire bonding and wire bonding method for semiconductor package using the same
JPH09213839A (en) Plastic package type semiconductor integrated circuit and manufacture thereof
CN1146030C (en) Semiconductor device and manufacturing method thereof, semiconductor module, circuit board and electronic equipment
KR20070074489A (en) A semiconductor device and a method of manufacturing the same
JPH1084071A (en) Manufacture of chip scale package using laminated lead frame
JPH10256427A (en) Bga semiconductor package and manufacturing method thereof
US20060273458A1 (en) Substrate structure of semiconductor package
JP2007207802A (en) Electronic circuit module and method of manufacturing same
TW202027338A (en) Cable assembly, cable holder, and production method for cable assembly
JP2647001B2 (en) Tape carrier, mounting structure of semiconductor device, and method of manufacturing the same
JP2011216916A (en) Semiconductor device
JP2008153536A (en) Substrate having built-in electronic component and manufacturing method of same
JP2000299423A (en) Lead frame, semiconductor device using the same and manufacture thereof
JP2007150044A (en) Semiconductor device
CN214672613U (en) Fan-out type packaging structure
JP5048627B2 (en) Lead frame and semiconductor device
US20040233637A1 (en) Slim type packaging structure with high heat dissipation
CN113130472A (en) Fan-out type packaging structure and packaging method
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP2004179300A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605