JP2009158080A - 光ディスク再生装置及びフェイズロックループ回路 - Google Patents

Abstract

【課題】符号間干渉による同期信号誤検出を抑制し、オフセット等発生時にも安定的にＰＬＬ周波数引き込み精度を向上させる光ディスク再生装置を実現する。
【解決手段】異なる２つのスライス閾値を有し、一方の閾値によるスライス結果の立ち上りから他方の閾値によるスライス結果の立ち下りまでを同期信号幅とするなど、両方のスライス結果を用いて同期信号幅を測定することで、本来のマーク長に近い信号幅を取得し、ＰＬＬの周波数引き込みに使用する。またオフセット、アシンメトリなどによる非対称性が生じた場合にスライス閾値の補正量を算出し、予め設定された閾値に反映させることで常に正しい同期信号幅を取得する。
【選択図】図１

Description

本発明は、光ディスクからデータを再生する光ディスク再生装置の同期検出回路、特にフェイズロックループ回路に関する。

コンパクトディスク（以下ＣＤ）やＤＶＤ等の光ディスクは大規模なデータを格納するための記憶媒体として一般的なものである。近年ではより大容量化されたＢｌｕｅＲａｙＤｉｓｃ（登録商標）やＨＤ ＤＶＤ（登録商標）といった、高密度大容量の光ディスク装置も一般化してきている。

光ディスクを再生する場合、再生信号と同期したクロックを生成するため、ＰＬＬ（フェイズロックループ）のキャプチャレンジにクロック周波数を引き込む必要がある。この具体的な方法としては、１）再生信号を２値化した後に反転間隔を計測し、その最大値を検出し、検出された最大値が規定の長さとなるように、ディスクの回転速度を制御する方法、２）再生信号の反転間隔を測定し、その最大値又は最小値を検出し、検出された同期信号の周期に基づきディスクの回転速度を既定のものにする方法、などがある。

しかし、再生波形信号に符号間干渉が生じる場合、同期信号期間が正しく検出できない問題が生じる虞がある。すなわち、本来現れるべき信号幅より長い信号幅がゼロスライスにより検出されるため、同期信号期間として本来想定していない期間を検出する場合が起こりうる。

この解決手段として、特開平８−１３８３２８号公報（以下特許文献１）には同期信号検出回路において、ゼロレベルとは異なる信号レベルにおいても信号波形をスライスし、このときの信号幅をも参酌して同期信号を検出する技術が提示されている。

また、特開２００６−２５２６４０号公報（以下特許文献２）においても、ゼロレベルとは異なる信号レベルにおいて、基準同期信号幅を検出する技術が開示されている。あわせて、再生信号波形のオフセットやアシンメトリの状態に応じて基準同期信号幅を適宜設定する技術も開示されている。
特開平８−１３８３２８号公報 特開２００６−２５２６４０号公報

しかし、特許文献１の発明のように、ゼロレベルとは異なる信号レベルにおける信号幅は本来の同期信号幅よりも短くなる。これをＰＬＬに引き込むと、周波数引き込みを誤る虞がある。

また、特許文献２記載の発明のように、再生信号波形にオフセットが生じている場合には、基準同期信号幅はオフセット等の状態に応じて変化する。従って非対称性が生じた場合更に本来の同期幅と異なることとなる。

本発明の目的は、符号間干渉による同期信号誤検出を抑制し、オフセットやアシンメトリ発生時にも安定的にＰＬＬ周波数引き込み精度を向上させる光ディスク再生装置を実現することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わる光ディスク再生装置は、ピックアップの出力をアナログ処理するアナログフロントエンド（以下、ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）と、このＡＦＥの出力のアナログ信号を電圧制御発振器（以下、ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）より出力される基準周波数を用いてデジタル信号に変換するＡＤコンバータ（以下、ＡＤＣ）と、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、周波数誤差検出回路の出力の高周波成分を排除する低域通過フィルタ回路（以下、ＬＰＦ）と、ＬＰＦの出力をアナログ信号に変換するＤＡコンバータ（以下、ＤＡＣ）と、ＤＡＣの出力に基づき基準周波数を出力するＶＣＯを含み、周波数誤差検出回路は、ＡＤＣの出力を第１の閾値でスライスする第１スライス回路と、ＡＤＣの出力を第２の閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、最大信号幅検出回路の出力と予め設定された目標同期信号幅を対比し、その差分を出力する誤差検出回路と、を含むことを特徴とする。

本発明の代表的な実施の形態に関わる別の光ディスク再生装置は、ピックアップの出力をアナログ処理するＡＦＥと、ＡＦＥの出力のアナログ信号をＶＣＯより出力される基準周波数用いてデジタル信号に変換するＡＤＣと、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、ＡＤＣの出力の位相誤差を検出する位相誤差検出回路と、周波数誤差検出回路の出力と位相誤差検出回路の出力とを選択的に出力するスイッチと、スイッチの出力の高周波成分を排除するＬＰＦと、ＬＰＦの出力をアナログ信号に変換するＤＡＣと、このＤＡＣの出力に基づき前記基準周波数を出力するＶＣＯを含み、周波数誤差検出回路は、ＡＤＣの出力を第１の閾値でスライスする第１スライス回路と、ＡＤＣの出力を第２の閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、最大信号幅検出回路の出力と予め設定された目標同期信号幅を対比し、その差分を出力する誤差検出回路と、を含むことを特徴とする。

これらの光ディスク再生装置の信号幅検出回路は、第１スライス回路の出力と第２スライス回路の出力とを組み合わせて１の信号幅を検出することを特徴としても良い。

これらの光ディスク再生装置の信号幅検出回路は第１スライス回路の出力のエッジ情報と第２スライス回路の出力のエッジ情報の組み合わせから得られる第１の信号幅を検出すると共に、第１スライス回路の出力のエッジ情報、もしくは第２スライス回路の出力のエッジ情報の組み合わせから得られる第２の信号幅を検出し、第１の信号幅と第２の信号幅との差分が予め設定された許容量以下であったときに第１の信号幅を、許容量を越える場合には第２の信号幅を最大信号幅検出回路に出力することを特徴としても良い。

これらの光ディスク再生装置の信号幅検出回路は、第１スライス回路の出力のエッジ情報の組み合わせにより第１の信号幅を検出し、第２スライス回路の出力のエッジ情報の組み合わせにより第２の信号幅を検出し、第１スライス回路の出力のエッジ情報と第２スライス回路の出力のエッジ情報の組み合わせにより複数マーク分の第３の信号幅を検出し、第１の信号幅と第２の信号幅との和と、第３の信号幅との差分が予め設定された許容値以下であった時に第３の信号幅出力すること、を特徴としても良い。

本発明の代表的な実施の形態に関わる別の光ディスク再生装置は、ピックアップの出力をアナログ処理するＡＦＥと、ＡＦＥの出力のアナログ信号をＶＣＯより出力される基準周波数用いてデジタル信号に変換するＡＤＣと、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、周波数誤差検出回路の出力の高周波成分を排除するＬＰＦと、ＬＰＦの出力をアナログ信号に変換するＤＡＣと、ＤＡＣの出力に基づき基準周波数を出力するＶＣＯを含む光ディスク再生装置であって、周波数誤差検出回路は、ＡＤＣの出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、ＡＤＣの出力をアシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、ＡＤＣの出力をアシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、最大信号幅検出回路の出力と予め設定された目標同期信号幅を対比し、その差分を出力する誤差検出回路と、を含むことを特徴とする。

本発明の代表的な実施の形態に関わる別の光ディスク再生装置は、ピックアップの出力をアナログ処理するＡＦＥと、ＡＦＥの出力のアナログ信号をＶＣＯより出力される基準周波数を用いてデジタル信号に変換するＡＤＣと、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、周波数誤差検出回路の出力の高周波成分を排除するＬＰＦと、ＬＰＦの出力をアナログ信号に変換するＤＡＣと、ＤＡＣの出力に基づき前記基準周波数を出力するＶＣＯを含む光ディスク再生装置であって、周波数誤差検出回路はＡＤＣの出力を第１の閾値でスライスする第１スライス回路と、ＡＤＣの出力を第２の閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、予め設定された同期信号幅と信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、予め設定された同期信号周期と同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、を含むことを特徴としても良い。

本発明の代表的な実施の形態に関わるフェイズロックループ回路は、ＶＣＯより出力される基準周波数用いてデジタル信号に変換するＡＤＣと、前記ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、を含み、周波数誤差検出回路は、ＡＤＣの出力を第１の閾値でスライスする第１スライス回路と、ＡＤＣの出力を第２の閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、最大信号幅検出回路の出力と予め設定された目標同期信号幅を対比し、その差分を出力する誤差検出回路と、を含むことを特徴とする。

本発明の代表的な実施の形態に関わる別のフェイズロックループ回路は、ＶＣＯより出力される基準周波数用いて入力信号をデジタル信号に変換するＡＤＣと、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、を含み、周波数誤差検出回路は、ＡＤＣの出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、ＡＤＣの出力を前記アシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、ＡＤＣの出力を前記アシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、最大信号幅検出回路の出力と予め設定された目標同期信号幅を対比し、その差分を出力する誤差検出回路と、を含むことを特徴とする。

本発明の代表的な実施の形態に関わる別のフェイズロックループ回路は、電圧制御発振器より出力される基準周波数を用いて入力信号をアナログ・デジタル変換するＡＤＣと、ＡＤＣの出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路であって、周波数誤差検出回路は、ＡＤＣの出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、ＡＤＣの出力を前記アシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、ＡＤＣの出力を前記アシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、第１スライス回路の出力及び第２スライス回路の出力から信号幅を検出する信号幅検出回路と、予め設定された同期信号幅と信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、予め設定された同期信号周期と同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、を含むことを特徴とする。

これらのフェイズロックループ回路において、更にＡＤＣの出力の位相誤差を検出する位相誤差検出回路と、周波数誤差検出回路の出力と位相誤差検出回路の出力とを選択的に出力するスイッチと、を含むことを特徴としても良い。

これらのフェイズロックループ回路において、信号幅検出回路は第１スライス回路の出力と第２スライス回路の出力とを組み合わせて１の信号幅を検出することを特徴としても良い。

これらのフェイズロックループ回路の信号幅検出回路は、第１スライス回路の出力のエッジ情報と第２スライス回路の出力のエッジ情報との組み合わせにより得られる第１の信号幅を検出すると共に、第１スライス回路の出力のエッジ情報、もしくは第２スライス回路の出力のエッジ情報との組み合わせにより得られる第２の信号幅を検出し、第１の信号幅と第２の信号幅との差分が予め設定された許容量以下であったときに第１の信号幅を、許容量を越える場合には前記第２の信号幅を最大信号幅検出回路に出力することを特徴としても良い。

これらのフェイズロックループ回路の信号幅検出回路は、第１スライス回路の出力のエッジ情報の組み合わせにより第１の信号幅を検出し、第２スライス回路の出力のエッジ情報の組み合わせにより第２の信号幅を検出し、第１スライス回路の出力のエッジ情報と第２スライス回路の出力のエッジ情報の組み合わせにより複数マーク分の第３の信号幅を検出し、第１の信号幅と第２の信号幅との和と、第３の信号幅との差分が予め設定された許容値以下であった時に第３の信号幅出力すること、を特徴としても良い。

これらのフェイズロックループ回路を使用することを特徴とする光ディスク再生装置も本発明の射程の範囲である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明の代表的な実施の形態に関わる光ディスク再生装置により、高密度媒体の再生時など符号間干渉が大きく、短マーク信号の振幅低下により同期信号検出を誤り易い状況でも、正しく同期信号を検出できることによりＰＬＬの周波数引き込みの精度を向上させることが可能となる。また再生信号波形にアシンメトリやオフセットといった非対称性が発生している時でも同期信号を安定して検出することができる。

以下図面を用いて、本発明の実施の形態について説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に関わる光ディスク再生装置の構成を示すブロック図である。

図１の光ディスク再生装置は、光ディスク１０１、光ピックアップ１０２、スピンドルモータ１０３、ＡＦＥ１０４、ＡＤＣ１０５、位相誤差検出回路１０６、第１周波数誤差検出回路１０７、第２周波数誤差検出回路１０８、第１ロック検出回路１０９、第２ロック検出回路１１０、第３ロック検出回路１１１、切り替えスイッチ１１２、ＬＰＦ１１３、ＤＡＣ１１４、ＶＣＯ１１５、２値化回路１１６、デコーダ１１７を含む。

また、図２は本発明の第１の実施の形態に関わる第１周波数誤差検出回路１０７の構成を示すブロック図である。この周波数誤差検出回路は、第１スライス閾値設定回路２０１、第２スライス閾値設定回路２０２、第１スライス回路２０３、第２スライス回路２０４、信号幅検出回路２０５、最大信号幅保持回路２０６、目標同期信号幅設定回路２０７、誤差検出回路２０８を含む。

これらの図１及び図２の光ディスク再生装置の同期信号検出を概念的に示す図が図３である。また、図４は信号幅検出回路２０５の同期信号検出方法で用いるパターンを示す図である。

光ディスク１０１は再生対象の記録媒体である。

光ピックアップ１０２はレーザ光の光源と、光源から射出されレーザ光の光ディスク１０１で反射された反射光を受光する受光部とを有する光学部材である。光ピックアップで検出された光学情報はアナログ信号としてＡＦＥ１０４に出力される。

スピンドルモータ１０３は光ディスク１０１を回転させるモータである。

ＡＦＥ１０４は光ピックアップ１０２から出力されるアナログ信号の増幅やＡＤＣ１０５で用いるために波形を整えるといった処理を行う部品である。ＡＦＥ１０４はＡＤＣ１０５に対して上記補正を行ったアナログ信号を出力する。

ＡＤＣ１０５はＡＦＥ１０４のアナログ信号出力をデジタル信号に変換し、位相誤差検出回路１０６、第１周波数誤差検出回路１０７、第２周波数誤差検出回路１０８及び２値化回路１１６に出力する部材である。ＡＤＣ１０５はＶＣＯ１１５の基準周波数により動作する。

位相誤差検出回路１０６は、ＡＤＣ１０５から出力される再生波形のエッジにおけるデータずれから位相誤差を検出し誤差信号として第１ロック検出回路１０９及び切り替えスイッチ１１２に出力される。

第１周波数誤差検出回路１０７は再生波形から検出した同期信号幅から周波数誤差を検出し、誤差信号として第２ロック検出回路１１０及び切り替えスイッチ１１２に出力される。

第２周波数誤差検出回路１０８は再生波形から検出した同期信号間の周期から周波数誤差を検出し誤差信号として第３ロック検出回路１１１及び切り替えスイッチ１１２に出力される。

第１ロック検出回路１０９は、位相誤差検出回路１０６から送られる誤差信号が予め設定された誤差範囲内に収まったときにロック信号を切り替えスイッチ１１２に出力する。

第２ロック検出回路１１０も、第１周波数誤差検出回路１０７より送られる誤差信号が予め設定された誤差範囲内に収まったときにロック信号を切り替えスイッチ１１２に出力する。

第３ロック検出回路１１１も、第２周波数誤差検出回路１０８より送られる誤差信号が予め設定された誤差範囲内に収まったときにロック信号を切り替えスイッチ１１２に出力する。

切り替えスイッチ１１２は、第１ロック検出回路１０９、第２ロック検出回路１１０、第３ロック検出回路１１１から入力されるロック信号を制御信号として、位相誤差検出回路１０６、第１周波数誤差検出回路１０７又は第２周波数誤差検出回路１０８のいずれかの出力をＬＰＦ１１３に出力するためのスイッチング回路である。上記の制御信号の具体的な制御方法の例としては以下のようなものが考えられる。

上述の位相誤差検出回路１０６、第１周波数誤差検出回路１０７、第２周波数誤差検出回路１０８の３つの検出精度は、位相誤差検出回路１０６が最も優れ、次に第２周波数誤差検出回路１０８、最後に第１周波数誤差検出回路１０７の順になる。しかし、位相が一致していても、周波数が２倍であることも考えられる。従って、検出精度とは異なり、切り替えスイッチ１１２の切り替えでは、第２ロック検出回路１１０を最も優先度を高くし、第２ロック検出回路１１０がロックしているときにのみ第３ロック検出回路１１１の判定が行われる。そして、これら２つのロックが確認された場合に初めて最も精度の高い位相誤差検出回路１０６の出力を有効にすべく第１ロック検出回路１０９の判定を行う。

ＬＰＦ１１３は、発振防止のための切り替えスイッチ１１２の出力から交流成分の少ない直流信号に変換するためのローパスフィルタである。この高周波成分が除去されたＬＰＦ１１３の出力はＤＡＣ１１４に対して出力される。

ＤＡＣ１１４はＬＰＦ１１３のデジタル信号出力をアナログ信号に変換するためのデジタルアナログ変換回路である。ＤＡＣ１１４によってアナログ信号に変換された後、ＶＣＯ１１５に対して出力される。

ＶＣＯ１１５はＤＡＣ１１４の出力を参酌して動作する可変周波数発信器である。このＶＣＯ１１５の出力は基準周波数としてＡＤＣ１０５に出力される。この基準周波数はサンプリングクロックとしてＡＤＣ１０５で使用される。

２値化回路１１６は多値の再生波形データからＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）などを用いて２値のデータに復号される。

デコーダ１１７は２値化回路１１６の出力の復調処理、誤り訂正演算処理、デスクランブル処理、外部へのデータ出力制御を行なう。

第１スライス閾値設定回路２０１は異なる２つの閾値の一方を設定するためのレジスタ回路である。また、第２スライス閾値設定回路２０２は他方の閾値を設定するためのレジスタ回路である。これらの２つの閾値とは図３のＴｈ＿ｐ及びＴｈ＿ｍにあたる。

第１スライス回路２０３はＡＤＣ１０５の出力と第１スライス閾値設定回路２０１の出力を対比し、２つの出力が略同一になった場合に信号幅検出回路２０５に第1スライス検出信号を出力する回路である。同様に、第２スライス回路２０４はＡＤＣ１０５の出力と第２スライス閾値設定回路２０２の出力を対比し、２つの出力が略同一になった場合に信号幅検出回路２０５に第２スライス検出信号を出力する回路である。

本実施の形態においては、ＡＤＣ１０５の出力が０レベルに向かっているのか、０レベルから離れていくのか判断する必要がある。従って、第１スライス閾値設定回路２０１及び第２スライス回路２０４の出力は各１ビットあれば良い。この第１スライス閾値設定回路２０１の出力が図３のＳｌｉ＿ｐであり、第２スライス回路２０４の出力が同図のＳｌｉ＿ｍである。そして、Ｓｌｉ＿ｐ及びＳｌｉ＿ｍにおける、０から１、または１から０への変化点のことを「エッジ情報」と定義する。

信号幅検出回路２０５は第１スライス検出信号及び第２スライス検出信号の変化によってスライス間の時間幅を計測する回路である。ここで計測された時間が最大信号幅保持回路２０６に出力される。

最大信号幅保持回路２０６は信号幅検出回路２０５を記録し、その記録内容を誤差検出回路２０８に出力する回路である。なお、本発明は、これらの信号幅検出回路２０５、最大信号幅保持回路２０６の動作について特徴を有するものであり、具体的な説明は後述する。

目標同期信号幅設定回路２０７は、同期判定の基準と成る信号幅を誤差検出回路２０８に出力する。

誤差検出回路２０８は、最大信号幅保持回路２０６の出力と目標同期信号幅設定回路２０７の出力を対比する回路である。これらの２つの信号の差分を算出し、この差分を誤差信号として第２ロック検出回路１１０及び切り替えスイッチ１１２に出力する。

以下、本実施の形態に関わる光ディスク再生装置における再生動作の概略について説明する。

図１のように光ピックアップ１０２が光ディスク１０１にレーザを照射し、ディスクからの反射光を受光することで読み取られた信号は、ＡＦＥ１０４においてアナログ処理を行い、ＡＤＣ１０５に入力する。ＡＤＣ１０５でデジタル化した信号は位相誤差検出回路１０６に入力される。位相誤差検出回路１０６は再生波形のエッジにおけるデータずれから位相誤差を検出し誤差信号として第１ロック検出回路１０９及び切り替えスイッチ１１２へ出力する。また同時にＡＤＣ１０５出力は第１周波数誤差検出回路１０７に入力され、第１周波数誤差検出回路１０７は再生波形から検出した同期信号幅から周波数誤差を検出し、誤差信号として第２ロック検出回路１１０及び切り替えスイッチ１１２へ出力する。さらに同時にＡＤＣ１０５出力は第２周波数誤差検出回路１０８に入力され、第２周波数誤差検出回路１０８は再生波形から検出した同期信号間の周期から周波数誤差を検出し、誤差信号として切り替えスイッチ１１２出力する。

切り替えスイッチ１１２の設定に基づき、位相誤差検出回路１０６、第１周波数誤差検出回路１０７または第２周波数誤差検出回路１０８いずれか１つの信号が誤差信号としてＬＰＦ１１３に出力される。この誤差信号はＬＰＦ１１３で高周波成分を除去し、ＤＡＣ１１４でアナログ化し、ＶＣＯ１１５に入力される。ＶＣＯ１１５は得られた誤差信号に応じて位相差および周波数差を補償するようにＡＤＣ１０５のサンプリングクロックの周期及び位相を調整する。

以上のように入力データに同期してサンプリングされたＡＤＣ１０５の出力は、２値化回路１１６で多値の再生波形データからＰＲＭＬなどを用いて２値のデータに復号され、デコーダ１１７で２値化データの復調処理、誤り訂正演算処理、デスクランブル処理、外部へのデータ出力制御を行なう。

次に、第１周波数誤差検出回路１０７の動作について説明する。なお、第１スライス閾値設定回路２０１及び第２スライス閾値設定回路２０２において設定済みであるとして説明する。

ＡＤＣ１０５から出力された再生信号波形と、第1スライス閾値設定回路２０１の出力のＴｈ＿ｐが第1スライス回路２０３に入力され、第1スライス回路２０３は再生信号波形とＴｈ＿ｐの差分値からスライス結果を出力する（図３Ｓｌｉ＿ｐ）。同様にＡＤＣ１０５から出力された再生信号波形と、第２スライス閾値設定回路２０２の出力であるＴｈ＿ｍが第２スライス回路２０４に入力され、第２スライス回路２０４は再生信号波形とＴｈ＿ｍの差分値からスライス結果（図３Ｓｌｉ＿ｍ）を出力する。なお同期信号は一般的に再生データ中最大のランレングスを有するため振幅が大きく、０レベルでないレベルでもスライス可能である。ここで、ランレングスとは読み出したデータのビット列中の“０”または“１”の連続回数のことである。これらのスライス回路で得られたスライス結果が信号幅検出回路２０５に入力される。

信号幅検出回路２０５では図４（ａ）の信号幅検出パターンに従って信号幅を検出する。図４（ａ）のｓｔａｒｔで示したエッジから信号幅のカウントを開始し、ｅｎｄで示したエッジまでのデータ数をカウントし信号幅とする。例えば図４（ａ）のｃａｓｅ１の場合、Ｓｌｉ＿ｐの立ち上りタイミングからＳｌｉ＿ｍ立ち下りタイミングまでが信号幅（図３Ｌ１）として検出される。Ｔｈ＿ｐ若しくはＴｈ＿ｍの片方だけを用いたスライス結果のみを用いて信号幅を検出した場合（図３Ｌ＿ｐ、Ｌ＿ｍ）には０レベルでのスライス結果より短くなるが、図３Ｌ１の信号幅を用いることで本来の信号幅に近い結果を出力することが可能となる。

ここで得られた信号幅を最大信号幅保持回路２０６に入力し、最大信号幅保持回路２０６は一定期間（例えば１シンクフレームの期間）に測定された信号幅の内で最大のものを検出し同期信号幅として出力する。目標同期信号幅設定回路２０７で設定された基準となる信号幅と、最大信号幅保持回路２０６の出力する信号幅が誤差検出回路２０８に入力され、誤差検出回路２０８は２つの信号幅の差分値を算出し、誤差信号として出力する。

以上で説明した異なる２つの閾値によるスライスを用いた同期信号検出を用いれば、符号間干渉により短マークが０クロスしないことなどによる同期信号誤検出を防止することができ、かつ検出される同期信号幅は本来のマーク長に近いものを検出することが可能となり、ＰＬＬの周波数引き込みの精度を向上させることが可能となる。

（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。本実施の形態は、同期信号検出において検出誤りを回避することを目的とする。第１の実施の形態に関わる光ディスク再生装置と相違するのは、図２の信号幅検出回路２０５である。

第１の実施の形態の信号幅検出方法によると、図３のＬ１´のように符号間干渉により短マーク信号振幅が小さい場合に複数マーク分の信号を信号幅として検出してしまう恐れがある。そこで一方の閾値のみの信号幅Ｌ＿ｐ´若しくはＬ＿ｍ´を用いて検出条件を設定する。

例えば図４（ｂ）のｃａｓｅ１の場合、図４（ｂ）のＬ１＿１のようにＳｌｉ＿ｐの立ち上りタイミングからＳｌｉ＿ｍ立ち下りタイミングまでを信号幅（図３Ｌ１´）として検出し、また図４（ｂ）のＬ＿ｐのようにＳｌｉ＿ｐの立ち上りタイミングから立ち下りタイミングまでの信号幅（図３Ｌ＿ｐ´）を検出する。これらの差である（Ｌ１´− Ｌ＿ｐ´）が予め設定した許容量α以下であるかを判定し、α以下ならばＬ１´には１つのマークのみが含まれるとしてＬ１´を出力し、α以上ならばＬ１´には複数マークが含まれるとしてＬ＿ｐ´を出力若しくは出力しない。また、許容量αは任意に設定可能であるが、一般的にＬ１´のような検出した信号幅に複数マークが含まれる場合には、最短でも１つの信号に最小ランレングスの信号２つ以上が付帯しているはずである。これは付帯する信号が１つではＳｌｉ＿ｐの立ち上りからＳｌｉ＿ｍ立ち下りとはならないからである。よってＢｌｕｅＲａｙ Ｄｉｓｃ（登録商標）などの媒体の場合、最小ランレングスは２であるから許容量αは４Ｔ（Ｔは１ｂｉｔのデータ幅を示す）程度とすることが望ましいが、この値に限定されるものではない。

さらに、図１１は信号幅検出回路２０５を詳細に示したものである。まず、第１スライス回路２０３の出力及び第２スライス回路２０４の出力が第１信号幅検出回路１１０１に入力され、図４（ｃ）のＬ２＿１、Ｌ２＿２を検出する。また、第１スライス回路２０３の出力及び第２スライス回路２０４の出力が第２信号幅検出回路１１０２に入力され、Ｌ＿ｐ、Ｌ＿ｍを検出する。次に許容量αは許容量α設定回路１１０３の設定値に格納されており、この設定値は予めユーザーがレジスタ設定などによって行なう。第１信号幅検出回路１１０１、第２信号幅検出回路１１０２、許容量α設定回路１１０３の出力は信号幅比較回路１１０４に入力され、図４（ｃ）のｃａｓｅ１、ｃａｓｅ２の条件を満たすかを判定し、満足した場合の信号幅が最大信号幅保持回路２０６に入力される。

以上で説明した信号幅検出方法を用いれば、符号間干渉による誤検出を防ぎ、かつ検出される同期信号幅は本来のマーク長に近いものを検出することが可能となり、ＰＬＬの周波数引き込みの精度を向上させることが可能となる。

（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。本実施の形態は、同期信号検出精度を高めることを目的とする実施例である。第１の実施の形態に関わる光ディスク再生装置と相違するのは、図２の信号幅検出回路２０５である。第１の実施の形態の同期信号検出方法では、同期信号は再生データ中最大のランレングスを有することから１つのマークの信号幅を検出している。しかし、再生媒体によっては最大ランレングスの繰り返し（例えば９Ｔ−９Ｔ）を同期信号としていることから、この２つ以上のパターンの長さを検出した方が検出精度を向上させることが可能となる。例えば図４（ｃ）のｃａｓｅ１の場合、図４（ｃ）のＬ２＿１のようにＳｌｉ＿ｐの立ち上りタイミングからＳｌｉ＿ｍ立ち上りタイミングまでを同期信号幅（図３Ｌ２）として信号幅検出回路２０５が検出する。

但し、本検出方式においても、符号間干渉により短マーク信号振幅が小さい場合に複数マークで構成される信号幅を同期信号と誤る可能性があるため（図３Ｌ２´）保護をかける必要がある。この方法は第２の実施の形態を利用することができる。例えばＳｌｉ＿ｐの立ち上りタイミングから立ち下りタイミングまでの信号幅Ｌ＿ｐ´を検出し、さらにＳｌｉ＿ｍの立ち下りタイミングから立ち上りタイミングまでの信号幅Ｌ＿ｍ´を検出する。これらの信号幅Ｌ＿ｐ´とＬ＿ｍ´の和とＬ２´の差分である（Ｌ２´−（Ｌ＿ｐ´＋ Ｌ＿ｍ´））が許容量α以下であることを条件とすることなどにより保護することが可能となる。前述したように許容量αは４Ｔ程度とすることが望ましいが、限定されるものではない。

さらに、図１１は信号幅検出回路２０５を詳細に示したものである。まず、第１スライス回路２０３の出力及び第２スライス回路２０４の出力が第１信号幅検出回路１１０１に入力され、図４（ｂ）のＬ１＿１、Ｌ１＿２、Ｌ１＿３、Ｌ１＿４を検出する。また、第１スライス回路２０３の出力及び第２スライス回路２０４の出力が第２信号幅検出回路１１０２に入力され、Ｌ＿ｐ、Ｌ＿ｍを検出する。次に許容量αは許容量α設定回路１１０３の設定値に格納されており、この設定値は予めユーザーがレジスタ設定などによって行なう。第１信号幅検出回路１１０１、第２信号幅検出回路１１０２、許容量α設定回路１１０３の出力は信号幅比較回路１１０４に入力され、図４（ｂ）のｃａｓｅ１〜ｃａｓｅ４の条件を満たすかを判定し、満足した場合の信号幅が最大信号幅保持回路２０６に入力される。

以上で説明した同期信号検出方法を用いれば、１つのマークによる検出よりもさらに同期信号検出を誤りにくくすることができ、ＰＬＬの周波数引き込みの精度を向上させることが可能となる。

（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。

本実施の形態は異なる２つの閾値によるスライスを用いた同期信号検出を行なうにあたり、オフセットやアシンメトリといった非対称性が生じた時にスライス閾値を補正することで、安定的に同期信号を検出することを目的とする。

図５は、本実施の形態における光ディスク再生装置における第１周波数誤差検出回路１０７´の構成図を示す。

この第１周波数誤差検出回路１０７´は、図２の第１周波数誤差検出回路１０７に含まれる第１スライス閾値設定回路２０１、第２スライス閾値設定回路２０２、第１スライス回路２０３、第２スライス回路２０４、信号幅検出回路２０５、最大信号幅保持回路２０６、目標同期信号幅設定回路２０７、誤差検出回路２０８の他に、アシンメトリ量測定回路５０１、第１加算回路５０２、第２加算回路５０３を含む。

また、図６はこの第１周波数誤差検出回路１０７´の動作におけるアシンメトリ量測定回路５０１の動作を説明するための波形の概念図であり、図７はアシンメトリ量測定回路５０１の構成を表すブロック図である。

アシンメトリ量測定回路５０１はＭＡＸ＿ＡＭＰ検出回路６０１、ＭＩＮ＿ＡＭＰ検出回路６０２、加算回路６０３、１／２演算回路６０４より構成される。

以下図２との相違点に着目して説明する。

図５において第１スライス閾値設定回路２０１及び第２スライス閾値設定回路２０２は図２のそれと構成上は同じものである。ただし、対応するスライス回路に入力される前に加算回路を介して補正を行う点で相違する。

アシンメトリ量測定回路５０１はＡＤＣ１０５の出力データに関わる波形の偏りを検出する回路である。この際の「偏り」とは、図６を例にすると波形がゼロレベルのプラス側またはマイナス側のいずれかにずれていることを言う。

アシンメトリ量測定回路５０１のＭＡＸ＿ＡＭＰ検出回路６０１は入力された信号の最大値（ＭＡＸ＿ＡＭＰ）を検出する。またＭＩＮ＿ＡＭＰ検出回路６０２は同じ信号の最小値（ＭＩＮ＿ＡＭＰ）を検出する。

ＭＡＸ＿ＡＭＰ検出回路６０１の出力とＭＩＮ＿ＡＭＰ検出回路６０２の出力を加算回路６０３が合算した後、１／２演算回路６０４が２で割ることで、波形の偏りが求められる。これを補正量βとする。

このような処理で「偏り」を検出するのは、検出したい同期信号は一般的に再生データ中最大のランレングスを有するため振幅が最も大きく、エンベロープを元に補正量を決定するのが妥当だからである。

第１加算回路５０２は第１スライス閾値設定回路２０１の出力（Ｔｈ＿ｐ）と、アシンメトリ量測定回路５０１の出力（補正量β）を加算し、第１スライス回路２０３に対して出力する。この第１加算回路５０２の出力が図６のＴｈ＿ｐ´となる。同様に、第２加算回路５０３は第２スライス閾値設定回路２０２の出力（Ｔｈ＿ｍ）と、アシンメトリ量測定回路５０１の出力（補正量β）を加算し、第２スライス回路２０４に対して出力する。この第２加算回路５０３の出力が図６のＴｈ＿ｍ´となる。

次にＡＤＣ１０５から出力された再生信号波形と、第１加算回路５０２の出力であるＴｈ＿ｐ´が第１スライス回路２０３に入力され、第１スライス回路２０３は再生信号波形とＴｈ＿ｐ´の差分値からスライス結果（図６Ｓｌｉ＿ｐ´）を出力する。同様にＡＤＣ１０５から出力された再生信号波形と、第２加算回路５０３の出力であるＴｈ＿ｍ´が第２スライス回路２０４に入力され、第２スライス回路２０４は再生信号波形とＴｈ＿ｍ´の差分値からスライス結果（図６Ｓｌｉ＿ｍ´）を出力する。以降の再生動作については第１の実施例と同様である。

以上で説明した信号幅検出方法を用いれば、オフセットやアシンメトリといった非対称性が生じた時においても補正された閾値で信号幅を測定するため、安定して同期信号幅を検出することができ、ＰＬＬの周波数引き込みの精度を向上させることが可能となる。

尚、本実施例ではエンベロープ算出にピークホールドを利用している。しかし、これに限定されるものではなく、他のエンベロープ算出方法も適応可能である。また、補正量の算出方法を本方式に限定するものではない。他にもＤＣ成分を取得する方法などがある。

（第５の実施の形態）
次に本発明の第５の実施の形態について説明する。図８は本発明の第５の実施の形態に関わる光ディスク再生装置における第２周波数誤差検出回路１０８´の構成を示すブロック図である。本実施の形態では、異なる２つの閾値によるスライスを用いた同期信号検出を、同期信号周期によるＰＬＬの周波数引き込みに適応したものである。

この実施の形態に関わる第２周波数誤差検出回路１０８´と第４の実施の形態にかかわる第１周波数誤差検出回路１０７´とを対比すると、第１スライス閾値設定回路２０１、第２スライス閾値設定回路２０２、第１スライス回路２０３、第２スライス回路２０４、信号幅検出回路２０５、アシンメトリ量測定回路５０１、第１加算回路５０２、第２加算回路５０３を含む点で共通する。一方、信号幅検出回路２０５の出力の取り扱いが大きく相違し、本実施の形態では、同期信号幅設定回路８０１、同期信号検出回路８０２、同期信号周期測定回路８０３、目標同期信号周期設定回路８０４、誤差検出回路８０５によって処理される。

同期信号幅設定回路８０１は基準となる同期信号幅が設定されるレジスタである。この同期信号幅設定回路８０１の出力は同期信号検出回路８０２に対して出力される。

同期信号検出回路８０２には、信号幅検出回路２０５及び上記の同期信号幅設定回路８０１の出力が入力される。この２つの信号幅を比較し、一致若しくは予め設定された許容範囲内であった時に同期信号であると推定し、同期信号検出タイミングを同期信号周期測定回路８０３に出力する。

同期信号周期測定回路８０３は、同期信号検出回路８０２からの同期信号検出タイミング間の周期を測定し、同期信号周期として誤差検出回路８０５に出力する。

目標同期信号周期設定回路８０４は基準となる同期信号周期が記録されたレジスタであり、その周期は誤差検出回路８０５に出力される。

誤差検出回路８０５は、同期信号周期測定回路８０３が出力する同期信号周期と目標同期信号周期設定回路８０４の出力する基準同期信号周期とを対比し、その差分値を求める回路である。この差分値を誤差量として第２周波数誤差検出回路１０８´は出力する。

なお本実施例においても、第４の実施例で述べたオフセット、アシンメトリに対するスライス閾値補正の回路を使用することが可能である。

以上で説明した同期信号検出方法を用いれば、符号間干渉による誤検出を防ぐことにより同期信号間の周期測定を安定化し、ＰＬＬの周波数引き込みの精度を向上させることが可能となる。

（第６の実施の形態）
次に本発明の第６の実施の形態について説明する。本実施の形態は、例えば第１の実施の形態による同期信号検出方法と、従来の方式による同期信号検出方式とを切替えて使用することを目的とする実施例である。第１の実施の形態に関わる光ディスク再生装置と相違するのは、図９のスライス回路９０１、信号幅検出回路９０２、スイッチ９０３、検出方式設定回路９０４である。ＡＤＣ１０５から出力された再生信号波形を、スライス回路９０１において０レベルなど単一のレベルでスライスし、信号幅検出回路９０２で信号幅を検出する。この信号幅検出回路９０２の出力と、第１の実施の形態で説明した信号幅検出回路２０５の出力とを、スイッチ９０３で切替える。この出力の切り替えは検出方式設定回路９０４の設定値で実施され、この設定は予めユーザーがレジスタ設定などによって行なう、若しくは再生速度、再生メディアの種類によって自動的に行ってもよい。

なお、以上で説明した従来方式との切り替えは第１の実施の形態に対して限定されるものではなく、他の実施の形態についても同様に実施することが可能である。

（第７の実施の形態）
次に本発明の第７の実施の形態について説明する。本実施の形態は、例えば第４の実施の形態によるアシンメトリ補正方法の使用と未使用を切替えることを目的とする実施例である。第４の実施の形態に関わる光ディスク再生装置と相違するのは、図１０の出力設定回路１００１、アシンメトリ量出力回路１００２である。予めユーザーはレジスタ設定などによって出力設定回路１００１を制御できる。その出力設定回路１００１出力によってアシンメトリ量出力回路１００２は、アシンメトリ量測定回路５０１出力である補正量βを第１加算回路５０２及び第２加算回路５０３に出力するかを切替える。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

上記説明では、光ディスク再生装置に特化して説明したが、本発明の用途は必ずしもこれに限ったものではない。たとえば、携帯電話機の無線通信区間における同期信号検出などにも適用可能である。

本発明の第１の実施の形態に関わる光ディスク再生装置の構成を示すブロック図である。 本発明の第１の実施の形態に関わる第１周波数誤差検出回路の構成を示すブロック図である。 本発明の光ディスク再生装置の同期信号検出を概念的に示す図である。 信号幅検出回路の同期信号検出方法で用いるパターン（ａ）（ｂ）（ｃ）を示す図である。 本発明の第４の実施の形態に関わる光ディスク再生装置における第１周波数誤差検出回路の構成図を示す。 本発明の第４の実施の形態に関わる周波数誤差検出回路の動作におけるアシンメトリ量測定回路の動作を説明するための波形の概念図である。 本発明の第４の実施の形態に関わるアシンメトリ量測定回路の構成を表すブロック図である。 本発明の第５の実施の形態に関わる光ディスク再生装置における周波数誤差検出回路の構成を示すブロック図である。 本発明の第６の実施の形態に関わる光ディスク再生装置における第１周波数誤差検出回路の構成図を示す。 本発明の第７の実施の形態に関わる光ディスク再生装置における第１周波数誤差検出回路の構成図を示す。 本発明の第２及び第３の実施の形態に関わる光ディスク再生装置における信号幅検出回路の構成図を示す。

符号の説明

１０１…光ディスク、１０２…光ピックアップ、１０３…スピンドルモータ、
１０４…ＡＦＥ、１０５…ＡＤＣ、１０６…位相誤差検出回路、
１０７、１０７´…第１周波数誤差検出回路、
１０８、１０８´…第２周波数誤差検出回路、１０９…第１ロック検出回路、
１１０…第２ロック検出回路、１１１…第３ロック検出回路、
１１２…切り替えスイッチ、１１３…ＬＰＦ、１１４…ＤＡＣ、
１１５…ＶＣＯ、１１６…２値化回路、１１７…デコーダ、
２０１…第１スライス閾値設定回路、２０２…第２スライス閾値設定回路、
２０３…第１スライス回路、２０４…第２スライス回路、
２０５…信号幅検出回路、２０６…最大信号幅保持回路、
２０７…目標同期信号幅設定回路、２０８…誤差検出回路
５０１…アシンメトリ量測定回路、５０２…第１加算回路、５０３…第２加算回路、
８０１…同期信号幅設定回路、８０２…同期信号検出回路、
８０３…同期信号周期測定回路、８０４…目標同期信号周期設定回路、
８０５…誤差検出回路、９０１…スライス回路、９０２…信号幅検出回路、
９０３…スイッチ、９０４…検出方式設定回路、
１００１…出力設定回路、１００２…アシンメトリ量出力回路、
１１０１…第１信号幅検出回路、１１０２…第２信号幅検出回路、
１１０３…許容量α設定回路、１１０４…信号幅比較回路

Claims (19)

1. ピックアップの出力をアナログ処理するアナログフロントエンドと、前記アナログフロントエンドの出力のアナログ信号を電圧制御発振器より出力される基準周波数を用いてデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力の高周波成分を排除する低域通過フィルタ回路と、前記低域通過フィルタ回路の出力をアナログ信号に変換するデジタル・アナログ変換回路と、前記デジタル・アナログ変換回路の出力に基づき前記基準周波数を出力する電圧制御発信器を含む光ディスク再生装置であって、
   前記周波数誤差検出回路は、
   第１の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
   第２の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
   目標同期信号幅を設定するレジスタ設定回路と、
   前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
   を含むことを特徴とする光ディスク再生装置。
2. ピックアップの出力をアナログ処理するアナログフロントエンドと、前記アナログフロントエンドの出力のアナログ信号を電圧制御発振器より出力される基準周波数を用いてデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、前記アナログ・デジタル変換回路の出力の位相誤差を検出する位相誤差検出回路と、前記周波数誤差検出回路の出力と前記位相誤差検出回路の出力とを選択的に出力するスイッチと、前記スイッチの出力の高周波成分を排除する低域通過フィルタ回路と、前記低域通過フィルタ回路の出力をアナログ信号に変換するデジタル・アナログ変換回路と、前記デジタル・アナログ変換回路の出力に基づき前記基準周波数を出力する電圧制御発信器を含む光ディスク再生装置であって、
   前記周波数誤差検出回路は、
   第１の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
   第２の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
   目標同期信号幅を設定するレジスタ設定回路と、
   前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
   を含むことを特徴とする光ディスク再生装置。
3. 請求項１又は２記載の光ディスク再生装置において、
   前記信号幅検出回路は、前記第１スライス回路の出力と前記第２スライス回路の出力とを組み合わせて１つの信号幅を検出することを特徴とする光ディスク再生装置。
4. 請求項１又は２記載の光ディスク再生装置において、
   前記信号幅検出回路は、前記第１スライス回路の出力のエッジ情報と前記第２スライス回路の出力のエッジ情報の組み合わせから得られる第１の信号幅を検出すると共に、前記第１スライス回路の出力のエッジ情報、もしくは前記第２スライス回路の出力のエッジ情報の組み合わせから得られる第２の信号幅を検出し、前記第１の信号幅と前記第２の信号幅との差分が予めレジスタ設定回路で設定された許容量以下であったときに前記第１の信号幅を、許容量を越える場合には前記第２の信号幅を前記最大信号幅検出回路に出力することを特徴とする光ディスク再生装置。
5. 請求項１又は２記載の光ディスク再生装置において、
   前記信号幅検出回路は、
   前記第１スライス回路の出力のエッジ情報の組み合わせにより第１の信号幅を検出し、
   前記第２スライス回路の出力のエッジ情報の組み合わせにより第２の信号幅を検出し、
   前記第１スライス回路の出力のエッジ情報と前記第２スライス回路の出力のエッジ情報の組み合わせにより複数マーク分の第３の信号幅を検出し、
   前記第１の信号幅と前記第２の信号幅との和と、前記第３の信号幅との差分が予めレジスタ設定回路で設定された許容値以下であった時に前記第３の信号幅を出力すること、を特徴とする光ディスク再生装置。
6. ピックアップの出力をアナログ処理するアナログフロントエンドと、前記アナログフロントエンドの出力のアナログ信号を電圧制御発振器より出力される基準周波数を用いてデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力の高周波成分を排除する低域通過フィルタと、前記低域通過フィルタの出力をアナログ信号に変換するデジタル・アナログ変換回路と、前記デジタル・アナログ変換回路の出力に基づき前記基準周波数を出力する電圧制御発信器を含む光ディスク再生装置であって、
   前記周波数誤差検出回路は、
   前記アナログ・デジタル変換回路の出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、
   前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、
   前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
   目標同期信号幅を設定するレジスタ設定回路と、
   前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
   を含むことを特徴とする光ディスク再生装置。
7. ピックアップの出力をアナログ処理するアナログフロントエンドと、前記アナログフロントエンドの出力のアナログ信号を電圧制御発振器より出力される基準周波数を用いてデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力の高周波成分を排除する低域通過フィルタと、前記低域通過フィルタの出力をアナログ信号に変換するデジタル・アナログ変換回路と、前記デジタル・アナログ変換回路の出力に基づき前記基準周波数を出力する電圧制御発信器を含む光ディスク再生装置であって、
   前記周波数誤差検出回路は、
   第１の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
   第２の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   同期信号幅を設定するレジスタ設定回路と、
   前記同期信号幅と前記信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、
   前記同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、
   同期信号周期を設定するレジスタ設定回路と、
   前記同期信号周期と前記同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、
   を含むことを特徴とする光ディスク再生装置。
8. 電圧制御発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路であって、
   前記周波数誤差検出回路は、
   第１の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
   第２の閾値を設定するレジスタ設定回路と、
   前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
   目標同期信号幅を設定するレジスタ設定回路と、
   前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
   を含むことを特徴とするフェイズロックループ回路。
9. 電圧制御発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路であって、
   前記周波数誤差検出回路は、
   前記アナログ・デジタル変換回路の出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、
   前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、
   前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、
   前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
   前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
   目標同期信号幅を設定するレジスタ設定回路と、
   前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
   を含むことを特徴とするフェイズロックループ回路。
10. 電圧制御発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路であって、
    前記周波数誤差検出回路は、
    前記アナログ・デジタル変換回路の出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、
    前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第１の補正後閾値でスライスする第１スライス回路と、
    前記アナログ・デジタル変換回路の出力を前記アシンメトリ量測定回路の出力により補正された第２の補正後閾値でスライスする第２スライス回路と、
    前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
    同期信号幅を設定するレジスタ設定回路と、
    前記同期信号幅と前記信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、
    前記同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、
    同期信号周期を設定するレジスタ設定回路と、
    前記同期信号周期と前記同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、
    を含むことを特徴とするフェイズロックループ回路。
11. 請求項８ないし１０のいずれか１項に記載のフェイズロックループ回路において、更に前記アナログ・デジタル変換回路の出力の位相誤差を検出する位相誤差検出回路と、前記周波数誤差検出回路の出力と前記位相誤差検出回路の出力とを選択的に出力するスイッチと、を含むことを特徴とするフェイズロックループ回路。
12. 請求項８ないし１１のいずれか１項に記載のフェイズロックループ回路において、前記信号幅検出回路は前記第１スライス回路の出力と前記第２スライス回路の出力とを組み合わせて１つの信号幅を検出することを特徴とするフェイズロックループ回路。
13. 請求項８ないし１１のいずれか１項に記載のフェイズロックループ回路において、
    前記信号幅検出回路は、前記第１スライス回路の出力のエッジ情報と前記第２スライス回路の出力のエッジ情報との組み合わせにより得られる第１の信号幅を検出すると共に、前記第１スライス回路の出力のエッジ情報、もしくは前記第２スライス回路の出力のエッジ情報の組み合わせから得られる第２の信号幅を検出し、前記第１の信号幅と前記第２の信号幅との差分が予めレジスタ設定回路で設定された許容量以下であったときに前記第１の信号幅を、許容量を越える場合には前記第２の信号幅を最大信号幅検出回路に出力することを特徴とするフェイズロックループ回路。
14. 請求項８ないし１１のいずれか１項に記載のフェイズロックループ回路において、
    前記信号幅検出回路は、
    前記第１スライス回路の出力のエッジ情報の組み合わせにより第１の信号幅を検出し、前記第２スライス回路の出力のエッジ情報の組み合わせにより第２の信号幅を検出し、前記第１スライス回路の出力のエッジ情報と前記第２スライス回路の出力のエッジ情報の組み合わせにより複数マーク分の第３の信号幅を検出し、
    前記第１の信号幅と前記第２の信号幅との和と、前記第３の信号幅との差分が予めレジスタ設定回路で設定された許容値以下であった時に前記第３の信号幅を出力すること、を特徴とするフェイズロックループ回路。
15. 請求項８ないし１４のいずれか１項に関わるフェイズロックループ回路を使用することを特徴とする光ディスク再生装置。
16. 発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を第１の方法で検出する第１周波数誤差検出回路と、第２の方法で検出する第２周波数誤差検出回路と、前記第１周波数誤差検出回路の出力と前記第２周波数誤差検出回路の出力とを選択的に出力するスイッチと、前記スイッチを切替えるレジスタ設定回路と、を含むフェイズロックループ回路が搭載された光ディスク再生装置であって、
    前記第１周波数誤差検出回路は、
    前記アナログ・デジタル変換回路の出力をスライスするスライス回路と、
    前記スライス回路の出力から信号幅を検出する信号幅検出回路と、
    前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
    目標同期信号幅を設定するレジスタ設定回路と、
    前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
    を含み、
    前記第２周波数誤差検出回路は、
    第１の閾値を設定するレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
    第２の閾値を設定するレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
    前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
    前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
    目標同期信号幅を設定するレジスタ設定回路と、
    前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
    を含むことを特徴とする光ディスク再生装置。
17. 発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を第１の方法で検出する第１周波数誤差検出回路と、第２の方法で検出する第２周波数誤差検出回路と、前記第１周波数誤差検出回路の出力と前記第２周波数誤差検出回路の出力とを選択的に出力するスイッチと、前記スイッチを切替えるレジスタ設定回路と、を含むフェイズロックループ回路が搭載された光ディスク再生装置であって、
    前記第１周波数誤差検出回路は、
    前記アナログ・デジタル変換回路の出力をスライスするスライス回路と、
    前記スライス回路の出力から信号幅を検出する信号幅検出回路と、
    同期信号幅を設定するレジスタ設定回路と、
    前記同期信号幅と前記信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、
    前記同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、
    同期信号周期を設定するレジスタ設定回路と、
    前記同期信号周期と前記同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、
    を含み、
    前記第２周波数誤差検出回路は、
    第１の閾値を設定するレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記第１の閾値でスライスする第１スライス回路と、
    第２の閾値を設定するレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記第２の閾値でスライスする第２スライス回路と、
    前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
    同期信号幅を設定するレジスタ設定回路と、
    前記同期信号幅と前記信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、
    前記同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、
    同期信号周期を設定するレジスタ設定回路と、
    前記同期信号周期と前記同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、
    を含むことを特徴とする光ディスク再生装置。
18. 発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路が搭載された光ディスク再生装置であって、
    前記周波数誤差検出回路は、
    前記アナログ・デジタル変換回路の出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、
    前記アシンメトリ量測定回路の出力のＯＮ／ＯＦＦを選択するスイッチと、
    前記スイッチを切替えるレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記スイッチの出力により補正された第１の補正後閾値でスライスする第１スライス回路と、
    前記アナログ・デジタル変換回路の出力を前記スイッチの出力により補正された第２の補正後閾値でスライスする第２スライス回路と、
    前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
    前記信号幅検出回路から出力される信号幅と自身が保持する信号幅を対比し長いものを記録し出力する最大信号幅検出回路と、
    目標同期信号幅を設定するレジスタ設定回路と、
    前記最大信号幅検出回路の出力と前記目標同期信号幅を対比し、その差分を出力する誤差検出回路と、
    を含むことを特徴とする光ディスク再生装置。
19. 発振器より出力される基準周波数を用いてアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路と、前記アナログ・デジタル変換回路の出力の周波数誤差を検出する周波数誤差検出回路と、を含むフェイズロックループ回路が搭載された光ディスク再生装置であって、
    前記周波数誤差検出回路は、
    前記アナログ・デジタル変換回路の出力からスライス閾値補正量を算出し出力するアシンメトリ量測定回路と、
    前記アシンメトリ量測定回路の出力のＯＮ／ＯＦＦを選択するスイッチと、
    前記スイッチを切替えるレジスタ設定回路と、
    前記アナログ・デジタル変換回路の出力を前記スイッチの出力により補正された第１の補正後閾値でスライスする第１スライス回路と、
    前記アナログ・デジタル変換回路の出力を前記スイッチの出力により補正された第２の補正後閾値でスライスする第２スライス回路と、
    前記第１スライス回路の出力及び前記第２スライス回路の出力から信号幅を検出する信号幅検出回路と、
    同期信号幅を設定するレジスタ設定回路と、
    前記同期信号幅と前記信号幅検出回路の出力とを比較し同期信号か否かを判定する同期信号検出回路と、
    前記同期信号検出回路の出力から同期信号周期を測定する同期信号周期測定回路と、
    同期信号周期を設定するレジスタ設定回路と、
    前記同期信号周期と前記同期信号周期測定回路の出力とを比較し誤差を出力する誤差検出回路と、を含むことを特徴とする光ディスク再生装置。

Images