JP2009123987A - Method of manufacturing semiconductor chip - Google Patents

Method of manufacturing semiconductor chip Download PDF

Info

Publication number
JP2009123987A
JP2009123987A JP2007297567A JP2007297567A JP2009123987A JP 2009123987 A JP2009123987 A JP 2009123987A JP 2007297567 A JP2007297567 A JP 2007297567A JP 2007297567 A JP2007297567 A JP 2007297567A JP 2009123987 A JP2009123987 A JP 2009123987A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
mask
frame member
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007297567A
Other languages
Japanese (ja)
Other versions
JP4882970B2 (en
Inventor
Atsushi Harigai
篤史 針貝
Kiyoshi Arita
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007297567A priority Critical patent/JP4882970B2/en
Priority to TW097142830A priority patent/TW200935506A/en
Priority to DE112008000079T priority patent/DE112008000079B4/en
Priority to KR1020097015537A priority patent/KR101097682B1/en
Priority to US12/523,191 priority patent/US7994026B2/en
Priority to PCT/JP2008/003271 priority patent/WO2009063620A1/en
Publication of JP2009123987A publication Critical patent/JP2009123987A/en
Application granted granted Critical
Publication of JP4882970B2 publication Critical patent/JP4882970B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor chip capable of using existing facilities in thinning and separation processes, dispensing with removal of a mask from a circuit formation surface after a plasma dicing process, and easily handling a semiconductor wafer between processes. <P>SOLUTION: In a masking process ST3, an etching-resistant, film-like mask member 12, where the outer-periphery section is held by a ring-shaped frame member 14, is stuck onto a back 1b at a side opposite to a circuit formation surface 1a of a semiconductor wafer 1. In processes including a mask pattern formation process ST4, a plasma dicing process ST7, and a die bonding sheet sticking process ST9 for sticking a die bonding sheet 17 while striding over the mask member 12 divided by the plasma dicing process ST7 after the masking process ST3, the mask member 12 held by the frame member 14 is used as a conveyance carrier of the semiconductor wafer 1 and a cut and divided semiconductor chip 4. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プラズマダイシングにより半導体ウェハを個々の半導体チップに切り分ける半導体チップの製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor chip in which a semiconductor wafer is cut into individual semiconductor chips by plasma dicing.

電子機器の基板等に実装される半導体チップは、ストリート（ダイシングライン）によって複数の領域に区画された半導体ウェハをそのストリートに沿って切り分けることによって製造される。半導体ウェハの切り分け方法としてはダイシングソーを用いた機械的な切断方法が知られているほか、近年ではプラズマエッチングによる切断方法であるプラズマダイシングが考案されている（特許文献１、２）。   A semiconductor chip mounted on a substrate of an electronic device or the like is manufactured by cutting a semiconductor wafer divided into a plurality of regions by streets (dicing lines) along the streets. As a semiconductor wafer cutting method, a mechanical cutting method using a dicing saw is known, and in recent years, plasma dicing, which is a cutting method by plasma etching, has been devised (Patent Documents 1 and 2).

このようなプラズマダイシングを用いた半導体チップの製造方法では、先ず、半導体ウェハの回路形成面に円形の枠部材（フレーム）によって外周部が保持されたダイシングテープを貼り付けたうえで、回路形成面とは反対側の面（裏面）を研削して半導体ウェハの厚みを５０μｍ程度まで薄くし、その研削後の半導体ウェハの裏面に耐エッチング性を有するレジスト層を形成する。そして、このレジスト層のストリートに沿った部分を除去して半導体ウェハを真空チャンバ内に搬入し、真空チャンバ内にプラズマを発生させてストリートに沿った部分が除去されたマスク層をマスクとして半導体ウェハに対してプラズマエッチングを行い、半導体ウェハを個々の半導体チップに切り分ける。   In such a method of manufacturing a semiconductor chip using plasma dicing, first, a circuit forming surface is obtained by attaching a dicing tape whose outer periphery is held by a circular frame member (frame) to a circuit forming surface of a semiconductor wafer. The opposite surface (back surface) is ground to reduce the thickness of the semiconductor wafer to about 50 μm, and a resist layer having etching resistance is formed on the back surface of the semiconductor wafer after the grinding. Then, the portion of the resist layer along the street is removed, and the semiconductor wafer is carried into the vacuum chamber. Plasma is generated in the vacuum chamber, and the mask layer from which the portion along the street is removed is used as a mask for the semiconductor wafer. Plasma etching is performed on the semiconductor wafer, and the semiconductor wafer is cut into individual semiconductor chips.

また、枠部材に貼られたテープ（ダイボンディングシート）に回路形成面を上に向けた半導体ウェハの下面（裏面）を貼り付け、そのうえで回路形成面にホトマスクを形成してプラズマエッチングを行うようにしたものも知られている（特許文献３）。
特開２００２−９３７５２号公報 特開２００５−３２２９８２号公報 国際公開第０３／０７１５９１号パンフレット Also, the lower surface (back surface) of the semiconductor wafer with the circuit formation surface facing upward is bonded to the tape (die bonding sheet) affixed to the frame member, and then a photomask is formed on the circuit formation surface to perform plasma etching. Is also known (Patent Document 3).
JP 2002-93752 A JP-A-2005-322982 International Publication No. 03/071591 Pamphlet

しかしながら、枠部材は強度を確保する必要から通常は１．５ｍｍ程度の厚みを必要とするため、薄化工程で半導体ウェハを５μｍ程度の厚さに加工しようとすると、フレームと研削装置の研削ツールとが干渉するため既存の研削装置が使えないという問題点がある。また、半導体ウェハを切り分けて得られた個々の半導体素子（半導体チップ）はその回路形成面がダイシングテープに貼り付けられているため、ダイシングテープから半導体素子を剥離する剥離工程で、回路形成面を上にして下面にダイシングテープが貼り付けられている半導体素子のみピックアップが可能な既存のダイボンダーを使用することができないという問題点もある。この問題点を解決するために、レジスト層のストリートに沿った部分を除去した後の半導体ウェハを別のダイシングテープに貼り替えて半導体素子の回路形成面を上向きにすることも考えられるが、この貼り替え作業では、５０μｍまで薄くなった半導体素子を挟んでダイシングテープの粘着面同士を向き合わせることになるので粘着面同士がくっついてしまい、作業性が著しく損なわれる。   However, since the frame member usually needs to have a thickness of about 1.5 mm because of the need to ensure strength, when trying to process a semiconductor wafer to a thickness of about 5 μm in the thinning process, the frame and the grinding tool of the grinding device The existing grinding equipment cannot be used. In addition, since the circuit formation surface of each individual semiconductor element (semiconductor chip) obtained by cutting the semiconductor wafer is affixed to the dicing tape, the circuit formation surface is removed in the peeling step of peeling the semiconductor element from the dicing tape. There is also a problem that it is not possible to use an existing die bonder capable of picking up only a semiconductor element having a dicing tape bonded to the lower surface. In order to solve this problem, it is possible to replace the semiconductor wafer after removing the portion along the street of the resist layer with another dicing tape so that the circuit formation surface of the semiconductor element faces upward. In the pasting operation, the adhesive surfaces of the dicing tape face each other across the semiconductor element thinned to 50 μm, so that the adhesive surfaces adhere to each other, and workability is significantly impaired.

更に、回路形成面にホトマスクを形成してプラズマエッチングを行うようにしたものでは、プラズマエッチングの後、回路形成面からホトマスクをアッシングで除去する必要があるが、その際、回路形成面を保護するパッシベーション膜（保護膜）を傷めるおそれがあるという問題がある。   Further, in the case where plasma etching is performed by forming a photomask on the circuit formation surface, it is necessary to remove the photomask from the circuit formation surface by ashing after the plasma etching, but at that time, the circuit formation surface is protected. There is a problem that the passivation film (protective film) may be damaged.

そこで本発明は、薄化工程及び剥離工程で既存の設備を使用することができ、プラズマダイシング工程の後、回路形成面からマスクを除去する必要がなく、工程間における半導体ウェハの取り扱いが容易な半導体チップの製造方法を提供することを目的とする。   Therefore, the present invention can use existing equipment in the thinning process and the peeling process, and it is not necessary to remove the mask from the circuit formation surface after the plasma dicing process, and the handling of the semiconductor wafer between the processes is easy. An object is to provide a method for manufacturing a semiconductor chip.

請求項１に記載の半導体チップの製造方法は、ストリートによって複数の領域に区画された半導体ウェハを前記ストリートに沿って切り分けて半導体チップを得る半導体チップの製造方法であって、半導体ウェハの回路形成面に半導体ウェハの外形と同じ外形に整形された保護シートを貼り付けて半導体ウェハの回路形成面全体を保護シートによって被覆する保護シート貼付工程と、保護シートが貼り付けられた半導体ウェハの回路形成面とは反対側の裏面を研削して半導体ウェハの厚みを薄くする薄化工程と、薄化工程において研削された半導体ウェハの裏面に耐エッチング性を有するフィルム状のマスク部材を貼り付けるマスキング工程と、半導体ウェハの裏面に貼り付けたマスク部材の前記ストリートに対応する部分を除去することによって前記ストリートに対応する半導体ウェハの裏面を露出させたマスクパターンを形成するマスクパターン形成工程と、マスクパターンが形成されたマスク部材をマスクとしてプラズマエッチングを行い、半導体ウェハを個々の半導体チップに切り分けるプラズマダイシング工程と、プラズマダイシング工程の後、マスクパターン形成工程で分断されたマスク部材を跨ぐように個々の半導体チップに分断された半導体ウェハの裏面側にダイボンディングシートを貼り付けるダイボンディングシート貼付工程と、ダイボンディング貼付工程の後、個々の半導体チップに分断された半導体ウェハから保護シートを除去する保護シート除去工程と、保護シートが除去された個々の半導体チップをダイボンディングシートに貼り付けられているマスク部材から剥離する剥離工程とを含み、マスク部材は、半導体ウェハの外周からはみ出た外周部がリング状の枠部材に保持されており、少なくともマスキング工程後からダイボンディングシート貼付工程まで、枠部材に保持されたマスク部材を、半導体ウェハ及びプラズマダイシング工程において切り分けられた半導体チップの搬送キャリヤとして使用する。   The semiconductor chip manufacturing method according to claim 1 is a semiconductor chip manufacturing method for obtaining a semiconductor chip by dividing a semiconductor wafer partitioned into a plurality of regions by a street along the street, and forming a circuit of the semiconductor wafer. A protective sheet affixing process for covering the entire circuit forming surface of the semiconductor wafer with a protective sheet by attaching a protective sheet shaped to the same external shape as the semiconductor wafer on the surface, and circuit formation of the semiconductor wafer with the protective sheet attached A thinning process for reducing the thickness of the semiconductor wafer by grinding the back surface opposite to the surface, and a masking process for attaching a film-like mask member having etching resistance to the back surface of the semiconductor wafer ground in the thinning process And removing a portion corresponding to the street of the mask member attached to the back surface of the semiconductor wafer. A mask pattern forming process for forming a mask pattern exposing the back surface of the semiconductor wafer corresponding to the street, and plasma etching is performed using the mask member on which the mask pattern is formed as a mask, thereby converting the semiconductor wafer into individual semiconductor chips. After the plasma dicing process and the plasma dicing process, the die bonding sheet is attached to the back side of the semiconductor wafer divided into individual semiconductor chips so as to straddle the mask members divided in the mask pattern forming process. After the process and the die bonding affixing process, the protective sheet removing process for removing the protective sheet from the semiconductor wafer divided into individual semiconductor chips, and the individual semiconductor chips from which the protective sheet has been removed can be affixed to the die bonding sheet. Trout The mask member is held by a ring-shaped frame member that protrudes from the outer periphery of the semiconductor wafer, and at least from the masking step to the die bonding sheet attaching step, The held mask member is used as a carrier for the semiconductor wafer and the semiconductor chip cut in the plasma dicing process.

請求項２に記載の半導体チップの製造方法は、請求項１に記載の半導体チップの製造方法であって、マスキング工程で、マスク部材をダイボンディング用の接着フィルム層を介して半導体ウェハの裏面に貼り付け、このダイボンディング用の接着フィルム層は、マスクパターン形成工程で前記ストリートに対応する部分が除去されて個々の半導体チップに対応する領域ごとに分割され、剥離工程で半導体チップの裏面に接着された状態でマスク部材から剥離される。   The method for manufacturing a semiconductor chip according to claim 2 is the method for manufacturing a semiconductor chip according to claim 1, wherein the mask member is attached to the back surface of the semiconductor wafer through an adhesive film layer for die bonding in the masking step. The adhesive film layer for pasting and die bonding is divided into regions corresponding to individual semiconductor chips by removing the portions corresponding to the streets in the mask pattern forming process, and bonded to the back surface of the semiconductor chips in the peeling process. In this state, it is peeled off from the mask member.

本発明では、半導体ウェハは、少なくともマスキング工程後からダイボンディングシート貼付工程まで、枠部材に保持されたマスク部材が貼り付けられた状態となっており、この枠部材に保持されたマスク部材が半導体ウェハ及びプラズマダイシング工程において切り分けられた半導体チップの搬送キャリヤとして使用されるので、工程間における半導体ウェハの取り扱いが大変容易である。ここで、半導体ウェハの裏面へのマスク部材の取り付けは半導体ウェハに薄化工程を施した後に行われるので、従来のように薄化工程で枠部材と研削ツールとが干渉することがなく、薄化工程では既存の設備を使用することができる。   In the present invention, the semiconductor wafer is in a state in which the mask member held on the frame member is attached at least from the masking step to the die bonding sheet attaching step, and the mask member held on the frame member is the semiconductor. Since it is used as a carrier for transporting the semiconductor chips separated in the wafer and plasma dicing process, it is very easy to handle the semiconductor wafer between the processes. Here, since the mask member is attached to the back surface of the semiconductor wafer after the thinning process is performed on the semiconductor wafer, the frame member and the grinding tool do not interfere with each other in the thinning process as in the prior art. Existing equipment can be used in the conversion process.

また、プラズマダイシング工程の後、マスクパターン形成工程で分断されたマスク部材を跨ぐように半導体ウェハの裏面側にダイボンディングシートが貼り付けられ、その後に個々の半導体チップに分断された半導体ウェハから保護シートが除去されるようになっているので、保護シートが除去された時点で半導体チップは回路形成面とは反対側の裏面にダイボンディングシートが貼り付けられた状態となっており、剥離工程でも既存の設備を使用することができる。更に、この剥離工程で、マスク部材はダイボンディングシートに
貼り付いた状態で残るので、プラズマダイシング工程の後、半導体チップの回路形成面からマスク部材を除去する工程を必要としない。 In addition, after the plasma dicing process, a die bonding sheet is attached to the back side of the semiconductor wafer so as to straddle the mask member divided in the mask pattern forming process, and then protected from the semiconductor wafer divided into individual semiconductor chips. Since the sheet is removed, when the protective sheet is removed, the semiconductor chip is in a state where the die bonding sheet is attached to the back surface opposite to the circuit forming surface, and even in the peeling process Existing equipment can be used. Furthermore, since the mask member remains attached to the die bonding sheet in this peeling step, it is not necessary to remove the mask member from the circuit formation surface of the semiconductor chip after the plasma dicing step.

以下、図面を参照して本発明の実施の形態を説明する。図１は本発明の一実施の形態における半導体ウェハの斜視図、図２は本発明の一実施の形態における半導体チップの製造手順を示すフローチャート、図３（ａ），（ｂ），（ｃ），（ｄ）及び図４（ａ），（ｂ），（ｃ）は本発明の一実施の形態における半導体チップの製造手順の工程説明図、図５（ａ）は本発明の一実施の形態における枠部材付き半導体ウェハの斜視図、図５（ｂ）は本発明の一実施の形態における枠部材付き半導体ウェハの分解斜視図、図６は本発明の一実施の形態におけるレーザ加工装置の構成図、図７は本発明の一実施の形態におけるプラズマダイシング装置の正面断面図、図８は本発明の一実施の形態におけるプラズマダイシング装置の平面断面図、図９は本発明の一実施の形態におけるプラズマダイシング装置の側面断面図、図１０は本発明の一実施の形態におけるプラズマダイシング装置の部分拡大側面断面図、図１１（ａ），（ｂ）は本発明の一実施の形態における吸着搬送ツールと枠部材付きの半導体ウェハの側面図、図１２、図１３及び図１４は本発明の一実施の形態におけるプラズマダイシング装置の正面断面図、図１５（ａ），（ｂ）は本発明の一実施の形態における半導体チップの境界溝の拡大斜視図、図１６（ａ），（ｂ），（ｃ），（ｄ）及び図１７（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施の形態における半導体チップの製造手順の工程説明図である。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of a semiconductor wafer in an embodiment of the present invention, FIG. 2 is a flowchart showing a manufacturing procedure of a semiconductor chip in an embodiment of the present invention, and FIGS. 3 (a), 3 (b), and 3 (c). , (D) and FIGS. 4 (a), 4 (b), and 4 (c) are process explanatory diagrams of a semiconductor chip manufacturing procedure in one embodiment of the present invention, and FIG. 5 (a) is one embodiment of the present invention. FIG. 5B is an exploded perspective view of the semiconductor wafer with a frame member according to the embodiment of the present invention, and FIG. 6 is a configuration of the laser processing apparatus according to the embodiment of the present invention. 7 is a front sectional view of a plasma dicing apparatus according to an embodiment of the present invention, FIG. 8 is a plan sectional view of the plasma dicing apparatus according to an embodiment of the present invention, and FIG. 9 is an embodiment of the present invention. Plasma dicing machine FIG. 10 is a partially enlarged side sectional view of a plasma dicing apparatus according to an embodiment of the present invention, and FIGS. 11A and 11B are a suction conveyance tool and a frame member according to an embodiment of the present invention. FIG. 12, FIG. 13 and FIG. 14 are front sectional views of a plasma dicing apparatus in one embodiment of the present invention, and FIGS. 15 (a) and 15 (b) are one embodiment of the present invention. 16 (a), (b), (c), (d) and FIGS. 17 (a), (b), (c), (d) are one embodiment of the present invention. It is process explanatory drawing of the manufacturing procedure of the semiconductor chip in embodiment.

図１において、半導体ウェハ１の表面の回路形成面１ａは格子状のストリート（ダイシングライン）２によって複数の領域に区画されており、区画された個々の領域には半導体素子（集積回路）３が形成されている。このため半導体ウェハ１はストリート２に沿って切り分ければ多数の半導体チップ４を一括して得ることができる。   In FIG. 1, a circuit forming surface 1a on the surface of a semiconductor wafer 1 is partitioned into a plurality of regions by grid-like streets (dicing lines) 2, and a semiconductor element (integrated circuit) 3 is provided in each partitioned region. Is formed. For this reason, if the semiconductor wafer 1 is cut along the street 2, a large number of semiconductor chips 4 can be obtained in a lump.

この半導体ウェハ１から半導体チップ４を製造するには、先ず、保護シート貼付工程ＳＴ１を実行する（図２）。この保護シート貼付工程ＳＴ１では、半導体ウェハ１の回路形成面１ａに粘着質のシート状の保護シート（例えばＵＶテープ）５を貼り付ける（図３（ａ））。この保護シート５は半導体ウェハ１の外形と同じ外形に整形されており、半導体ウェハ１の回路形成面１ａ全体を被覆する。この保護シート貼付工程ＳＴ１では、予め半導体ウェハ１と同じサイズに整形された保護シート５を半導体ウェハ１の回路形成面１ａへ貼り付けるようにしてもよいし、半導体ウェハ１よりも大きいサイズの保護シート５を半導体ウェハ１の回路形成面１ａへ貼り付けたうえで、その後に保護シート５を半導体ウェハ１の外形に沿って切断（整形）するようにしてもよい。   In order to manufacture the semiconductor chip 4 from the semiconductor wafer 1, first, the protective sheet attaching step ST1 is executed (FIG. 2). In this protective sheet sticking step ST1, an adhesive sheet-like protective sheet (for example, UV tape) 5 is stuck on the circuit forming surface 1a of the semiconductor wafer 1 (FIG. 3A). This protective sheet 5 is shaped to the same outer shape as the semiconductor wafer 1 and covers the entire circuit forming surface 1 a of the semiconductor wafer 1. In this protective sheet affixing step ST1, a protective sheet 5 that has been shaped in advance to the same size as the semiconductor wafer 1 may be affixed to the circuit forming surface 1a of the semiconductor wafer 1, or a protection having a size larger than that of the semiconductor wafer 1. The sheet 5 may be attached to the circuit forming surface 1 a of the semiconductor wafer 1, and then the protective sheet 5 may be cut (shaped) along the outer shape of the semiconductor wafer 1.

保護シート貼付工程ＳＴ１が終了したら、次いで薄化工程（裏面研削工程）ＳＴ２を実行する（図２）。薄化工程ＳＴ２では、先ず、保護シート５が貼り付けられた半導体ウェハ１を研削装置６の回転定盤７に設置する。ここでは半導体ウェハ１の保護シート５が貼り付けられた面が回転定盤７の上面に固定されるようにし、回路形成面１ａとは反対側の面（以下、裏面１ｂと称する）が上方に向くようにする（図３（ｂ））。   When the protective sheet attaching step ST1 is completed, a thinning step (back surface grinding step) ST2 is then executed (FIG. 2). In the thinning process ST2, first, the semiconductor wafer 1 to which the protective sheet 5 is attached is placed on the rotating surface plate 7 of the grinding device 6. Here, the surface of the semiconductor wafer 1 to which the protective sheet 5 is attached is fixed to the upper surface of the rotating surface plate 7, and the surface opposite to the circuit forming surface 1a (hereinafter referred to as the back surface 1b) is directed upward. It is made to face (FIG.3 (b)).

半導体ウェハ１を回転定盤７に設置したら、回転定盤７の上方に設けられた研削ツール８によって半導体ウェハ１の裏面１ｂの研削を行う（図３（ｃ））。半導体ウェハ１の裏面１ｂの研削では、研削ツール８を半導体ウェハ１の裏面１ｂに押し付けるとともに（図３（ｃ）中に示す矢印Ａ）、回転定盤７と研削ツール８を上下軸まわりに回転させつつ（図３（ｃ）中に示す矢印Ｂ，Ｃ）、研削ツール８を水平面内で揺動させる（図３（ｃ）中に示す矢印Ｄ）。この薄化工程ＳＴ２により、半導体ウェハ１の厚さは１００〜３０μｍ程度まで薄化される（図３（ｄ））。なお、研削ツール８によって半導体ウェハ１の裏面１ｂに生じたダメージ層を除去するストレスリリーフ処理を薄化工程ＳＴ２に含めてもよ
い。 When the semiconductor wafer 1 is placed on the rotary platen 7, the back surface 1b of the semiconductor wafer 1 is ground by the grinding tool 8 provided above the rotary platen 7 (FIG. 3C). In grinding the back surface 1b of the semiconductor wafer 1, the grinding tool 8 is pressed against the back surface 1b of the semiconductor wafer 1 (arrow A shown in FIG. 3C), and the rotating surface plate 7 and the grinding tool 8 are rotated about the vertical axis. While making them (arrows B and C shown in FIG. 3C), the grinding tool 8 is swung in a horizontal plane (arrow D shown in FIG. 3C). Through this thinning step ST2, the thickness of the semiconductor wafer 1 is reduced to about 100 to 30 μm (FIG. 3D). In addition, you may include the stress relief process which removes the damage layer which arose on the back surface 1b of the semiconductor wafer 1 with the grinding tool 8 in thinning process ST2.

薄化工程ＳＴ２が終了したら、マスキング工程ＳＴ３を実行する（図２）。マスキング工程ＳＴ３では、薄化工程ＳＴ２において研削された半導体ウェハ１の裏面１ｂにダイアタッチフィルム１１を介して（間に挟むようにして）耐エッチング性を有するフィルム状のマスク部材（ここではＵＶテープとする）１２を貼り付ける（図４（ａ））。ここで、ダイアタッチフィルム１１は、半導体ウェハ１が最終的に個々の半導体チップ４に切り分けられたとき、各半導体チップ４のダイボンディング用の（各半導体チップ４を基板等にボンディングするための）接着フィルム層として機能するものである。   When the thinning step ST2 is completed, a masking step ST3 is executed (FIG. 2). In the masking step ST3, a film-like mask member (here, a UV tape) having etching resistance is provided on the back surface 1b of the semiconductor wafer 1 ground in the thinning step ST2 via the die attach film 11 (so as to be sandwiched therebetween). ) 12 is pasted (FIG. 4A). Here, the die attach film 11 is used for die bonding of each semiconductor chip 4 (for bonding each semiconductor chip 4 to a substrate or the like) when the semiconductor wafer 1 is finally cut into individual semiconductor chips 4. It functions as an adhesive film layer.

ダイアタッチフィルム１１は半導体ウェハ１の外径とほぼ同じ程度の（若干大きい）外径を有するものであるが、マスク部材１２は半導体ウェハ１の外周からはみ出す程度の大きさの外径を有するものであり、その半導体ウェハ１の外周からはみ出したマスク部材１２の外周部には、金属製（例えばステンレス製）のリング状の枠部材１４が貼着されている（図５（ａ），（ｂ））。すなわち、半導体ウェハ１の裏面１ｂに貼り付けられたマスク部材１２はその外周部がリング状の枠部材１４によって保持された状態となっている。以下、枠部材１４によって外周部が保持されたマスク部材１２が裏面１ｂに貼り付けられた状態の半導体ウェハ１を「枠部材付きの半導体ウェハ１０」と称する。   The die attach film 11 has an outer diameter that is substantially the same (slightly larger) as the outer diameter of the semiconductor wafer 1, but the mask member 12 has an outer diameter that protrudes from the outer periphery of the semiconductor wafer 1. A ring-shaped frame member 14 made of metal (for example, stainless steel) is attached to the outer peripheral portion of the mask member 12 protruding from the outer periphery of the semiconductor wafer 1 (FIGS. 5A and 5B). )). That is, the mask member 12 affixed to the back surface 1 b of the semiconductor wafer 1 is in a state where the outer peripheral portion is held by the ring-shaped frame member 14. Hereinafter, the semiconductor wafer 1 in a state where the mask member 12 whose outer peripheral portion is held by the frame member 14 is attached to the back surface 1b is referred to as a “semiconductor wafer 10 with a frame member”.

マスキング工程ＳＴ３が終了したら、マスクパターン形成工程ＳＴ４を実行する（図２）。マスクパターン形成工程ＳＴ４では、先ず、枠部材付きの半導体ウェハ１０を図６に示すレーザ加工装置２０に設置する。   When the masking process ST3 is completed, a mask pattern forming process ST4 is executed (FIG. 2). In the mask pattern forming step ST4, first, the semiconductor wafer 10 with a frame member is placed in the laser processing apparatus 20 shown in FIG.

図６において、レーザ加工装置２０は、枠部材付きの半導体ウェハ１０を図示しない真空チャック機構等により水平姿勢に固定するウェハ固定部２１、ウェハ固定部２１の上方を三次元的に移動自在に設けられたレーザ照射装置２２、撮像面を下方に向けてレーザ照射装置２２と一体に移動する赤外線カメラ２３、レーザ照射装置２２の移動制御とレーザ照射装置２２によるレーザ光２４の照射制御及び赤外線カメラ２３の撮像動作制御を行う制御部２５を備える。赤外線カメラ２３は、回路形成面１ａ側の半導体素子３やストリート２、認識マーク等を半導体ウェハ１の裏面１ｂ側より撮像することができる。   In FIG. 6, a laser processing apparatus 20 is provided with a wafer fixing portion 21 for fixing a semiconductor wafer 10 with a frame member in a horizontal posture by a vacuum chuck mechanism (not shown), and the upper portion of the wafer fixing portion 21 is movably provided in three dimensions. Laser irradiation device 22, infrared camera 23 that moves integrally with laser irradiation device 22 with the imaging surface facing downward, movement control of laser irradiation device 22, irradiation control of laser beam 24 by laser irradiation device 22, and infrared camera 23 The control part 25 which performs imaging operation control is provided. The infrared camera 23 can image the semiconductor element 3, the street 2, the recognition mark, and the like on the circuit forming surface 1 a side from the back surface 1 b side of the semiconductor wafer 1.

枠部材付きの半導体ウェハ１０は半導体ウェハ１の裏面１ｂに貼り付けられたマスク部材１２が上を向くようにウェハ固定部２１に固定される。ここで、マスクキング工程ＳＴ３が終了した半導体ウェハ１（枠部材付き半導体ウェハ１０）をウェハ固定部２１に固定する作業では、枠部材１４の部分を把持して移動等すればよく、枠部材１４に保持されたマスク部材１２が半導体ウェハ１の搬送キャリヤとして機能する。   The semiconductor wafer 10 with the frame member is fixed to the wafer fixing portion 21 so that the mask member 12 attached to the back surface 1b of the semiconductor wafer 1 faces upward. Here, in the operation of fixing the semiconductor wafer 1 (semiconductor wafer 10 with a frame member) on which the masking step ST3 has been completed to the wafer fixing portion 21, the frame member 14 may be moved by holding the portion of the frame member 14. The mask member 12 held on the substrate functions as a carrier for the semiconductor wafer 1.

ウェハ固定部２１に枠部材付きの半導体ウェハ１０が固定されたら、レーザ加工装置２０の制御部２５は赤外線カメラ２３から送られてくる半導体ウェハ１の撮像画像情報と図示しない記憶部に予め記憶したストリート２や認識マーク等の位置情報とに基づいてレーザ照射装置２２の移動制御及びレーザ照射装置２２によるレーザ光２４の照射制御を行い、半導体ウェハ１のストリート２に沿ってレーザ光２４を照射させる（図４（ｂ））。これにより半導体ウェハ１のマスク部材１２及びダイアタッチフィルム１１のストリート２に対応する部分は除去され、マスク部材１２の表面には格子状の複数の境界溝１６から成るマスクパターンが形成され、その境界溝１６からはストリート２に対応する半導体ウェハ１の裏面１ｂが露出される。（図４（ｃ））。これによりマスク部材１２及びダイアタッチフィルム１１は、個々の半導体チップ４に対応する領域ごとに分割された状態となる。   When the semiconductor wafer 10 with the frame member is fixed to the wafer fixing unit 21, the control unit 25 of the laser processing apparatus 20 stores the captured image information of the semiconductor wafer 1 sent from the infrared camera 23 and a storage unit (not shown) in advance. Based on the position information such as the street 2 and the recognition mark, the movement control of the laser irradiation device 22 and the irradiation control of the laser beam 24 by the laser irradiation device 22 are performed, and the laser beam 24 is irradiated along the street 2 of the semiconductor wafer 1. (FIG. 4B). As a result, portions of the semiconductor wafer 1 corresponding to the mask member 12 and the street 2 of the die attach film 11 are removed, and a mask pattern including a plurality of lattice-shaped boundary grooves 16 is formed on the surface of the mask member 12, From the groove 16, the back surface 1 b of the semiconductor wafer 1 corresponding to the street 2 is exposed. (FIG. 4 (c)). Thereby, the mask member 12 and the die attach film 11 are divided into regions corresponding to the individual semiconductor chips 4.

マスクパターン形成工程ＳＴ４が終了したら、ウェハ搬入工程ＳＴ５を実行する（図２
）。このウェハ搬入工程ＳＴ５では、レーザ加工装置２０のウェハ固定部２１から枠部材付きの半導体ウェハ１を取り外し、後述するプラズマダイシング装置３０の真空チャンバ３１内に搬入することによって行う。 When mask pattern formation process ST4 is completed, wafer carry-in process ST5 is executed (FIG. 2).
). In this wafer carry-in process ST5, the semiconductor wafer 1 with a frame member is removed from the wafer fixing portion 21 of the laser processing apparatus 20 and carried into a vacuum chamber 31 of a plasma dicing apparatus 30 described later.

ここで、図７、図８、図９及び図１０を用いてプラズマダイシング装置３０の構成を説明する。図８は図７における矢視VIII−VIII断面図、図９は図８における矢視IX−IX断面図である。   Here, the configuration of the plasma dicing apparatus 30 will be described with reference to FIGS. 7, 8, 9 and 10. 8 is a sectional view taken along the line VIII-VIII in FIG. 7, and FIG. 9 is a sectional view taken along the line IX-IX in FIG.

プラズマダイシング装置３０は真空チャンバ３１と、真空チャンバ３１内に設けられたステージ３２を有し、ステージ３２には枠部材付きの半導体ウェハ１０がマスク部材１２を上に向けた状態で設置される。図７及び図８において、真空チャンバ３１には枠部材付き半導体ウェハ１０を真空チャンバ３１に出し入れするための２つのウェハ出入口３４が設けられており、これら２つのウェハ出入口３４を開閉する位置にはゲート３５が設けられている。これら２つのゲート３５は制御装置３６から作動制御がなされるゲート開閉駆動部３７を介して真空チャンバ３１に対して昇降し、ウェハ出入口３４の開閉を行う。   The plasma dicing apparatus 30 includes a vacuum chamber 31 and a stage 32 provided in the vacuum chamber 31, and the semiconductor wafer 10 with a frame member is placed on the stage 32 with the mask member 12 facing upward. 7 and 8, the vacuum chamber 31 is provided with two wafer entrances 34 for taking the semiconductor wafer 10 with a frame member into and out of the vacuum chamber 31, and the two wafer entrances 34 are opened and closed. A gate 35 is provided. These two gates 35 are moved up and down with respect to the vacuum chamber 31 via a gate opening / closing drive unit 37 whose operation is controlled by a control device 36, and the wafer entrance 34 is opened and closed.

ステージ３２は下部電極であるウェハ支持部３８と、このウェハ支持部３８の外周側に設けられた枠部材支持部３９から成る。ウェハ支持部３８の上面と枠部材支持部３９の上面はともに平坦でほぼ同じ高さとなっている。ウェハ支持部３８は枠部材付き半導体ウェハ１０の半導体ウェハ１の外形よりも大きい外形を有しており、枠部材付きの半導体ウェハ１０の中心（半導体ウェハ１の中心）とステージ３２の中心（ウェハ支持部３８の中心）が上下方向にほぼ一致するように枠部材付き半導体ウェハ１０をステージ３２上に載置した状態では、半導体ウェハ１はウェハ支持部３８の上面の領域内に収まり、枠部材１４は枠部材支持部３９の領域内に収まるようになっている（図７）。   The stage 32 includes a wafer support portion 38 as a lower electrode and a frame member support portion 39 provided on the outer peripheral side of the wafer support portion 38. The upper surface of the wafer support portion 38 and the upper surface of the frame member support portion 39 are both flat and have substantially the same height. The wafer support portion 38 has an outer shape larger than the outer shape of the semiconductor wafer 1 of the semiconductor wafer 10 with the frame member, and the center of the semiconductor wafer 10 with the frame member (center of the semiconductor wafer 1) and the center of the stage 32 (wafer). In a state in which the frame-equipped semiconductor wafer 10 is placed on the stage 32 so that the center of the support portion 38 substantially coincides with the vertical direction, the semiconductor wafer 1 fits within the region of the upper surface of the wafer support portion 38, and the frame member 14 fits within the region of the frame member support 39 (FIG. 7).

図１０において、枠部材支持部３９の上面には円環状の溝部４１が設けられている。この溝部４１は、枠部材付き半導体ウェハ１０の中心（半導体ウェハ１の中心）とステージ３２の中心（ウェハ支持部３８の中心）が上下方向にほぼ一致するように枠部材付き半導体ウェハ１０をステージ３２上に載置したときに、枠部材付き半導体ウェハ１０の枠部材１４が上方から嵌入する位置及び大きさに設けられている。   In FIG. 10, an annular groove 41 is provided on the upper surface of the frame member support 39. The groove portion 41 stages the semiconductor wafer 10 with the frame member so that the center of the semiconductor wafer 10 with the frame member (center of the semiconductor wafer 1) and the center of the stage 32 (center of the wafer support portion 38) substantially coincide with each other in the vertical direction. When mounted on 32, the frame member 14 of the semiconductor wafer 10 with the frame member is provided at a position and size to be fitted from above.

ウェハ支持部３８にはウェハ保持機構４２が設けられている（図７）。ウェハ保持機構４２は真空チャックや静電吸引機構等から成り、制御装置３６により作動制御がなされて作動し、半導体ウェハ１の回路形成面１ａに貼り付けられた保護シート５を介して半導体ウェハ１をウェハ支持部３８上に保持する。ウェハ支持部３８にはまた、高周波電源部４３及び冷却ユニット４４が接続されている（図７）。高周波電源部４３は制御装置３６により作動制御がなされて作動し、下部電極としてのウェハ支持部３８に高周波電圧を印加する。また、冷却ユニット４４は制御装置３６により作動制御がなされて作動し、ウェハ支持部３８内で冷媒を循環させる。   A wafer holding mechanism 42 is provided on the wafer support portion 38 (FIG. 7). The wafer holding mechanism 42 is composed of a vacuum chuck, an electrostatic suction mechanism, and the like. The wafer holding mechanism 42 is operated under the control of the controller 36 and is operated via the protective sheet 5 attached to the circuit forming surface 1a of the semiconductor wafer 1. Is held on the wafer support 38. A high frequency power supply 43 and a cooling unit 44 are also connected to the wafer support 38 (FIG. 7). The high frequency power supply unit 43 operates by being controlled by the control device 36, and applies a high frequency voltage to the wafer support unit 38 as a lower electrode. The cooling unit 44 is operated under the control of the control device 36 and circulates the refrigerant in the wafer support 38.

真空チャンバ３１内のウェハ支持部３８の上方位置には上部電極４５が設けられている。上部電極４５には真空チャンバ３１内に、後述する境界溝表面平滑化工程ＳＴ６及びプラズマダイシング工程ＳＴ７において必要な酸素系ガスやフッ素系ガス等のプロセスガスを供給するプロセスガス供給部４６が接続されている（図７）。このプロセスガス供給部４６は制御装置３６により作動制御がなされて作動し、プロセスガスを上部電極４５経由で真空チャンバ３１内に供給する。真空チャンバ３１の下部には真空排気口４７が設けられており（図９）、ここには真空排気部４８が接続されている。真空排気部４８は制御装置３６により作動制御がなされて作動し、真空チャンバ３１内の空気を吸引排気して密閉された真空チャンバ３１内を真空状態にする。   An upper electrode 45 is provided above the wafer support 38 in the vacuum chamber 31. Connected to the upper electrode 45 is a process gas supply unit 46 for supplying a process gas such as an oxygen-based gas or a fluorine-based gas required in a boundary groove surface smoothing step ST6 and a plasma dicing step ST7 described later in the vacuum chamber 31. (FIG. 7). The process gas supply unit 46 is operated under the control of the controller 36 and supplies process gas into the vacuum chamber 31 via the upper electrode 45. A vacuum exhaust port 47 is provided at the lower part of the vacuum chamber 31 (FIG. 9), and a vacuum exhaust unit 48 is connected thereto. The vacuum evacuation unit 48 is operated under the control of the controller 36, and sucks and exhausts the air in the vacuum chamber 31 to bring the sealed vacuum chamber 31 into a vacuum state.

上部電極４５の下面には多孔質プレート４９が設けられており、プロセスガス供給部４６から上部電極４５内に供給されたプロセスガスはこの多孔質プレート４９を通過してステージ３２上に保持された枠部材付きの半導体ウェハ１０に均一に吹き付けられる。   A porous plate 49 is provided on the lower surface of the upper electrode 45, and the process gas supplied from the process gas supply unit 46 into the upper electrode 45 passes through the porous plate 49 and is held on the stage 32. It sprays uniformly on the semiconductor wafer 10 with a frame member.

図９において、真空チャンバ３１には一対の昇降シリンダ５１が２つのウェハ出入口３４が対向する方向（Ｘ軸方向）と直交する水平方向（Ｙ軸方向）に並んで設けられている。各昇降シリンダ５１はそれぞれピストンロッド５２の先端部を上方に向けており、各ピストンロッド５２は真空チャンバ３１内を上下方向に延びている。これら一対の昇降シリンダ５１は制御装置３６により作動制御がなされるカバー部材昇降駆動部５３を介して作動し、互いに同期してピストンロッド５２を上下方向に突没させる。   In FIG. 9, a pair of elevating cylinders 51 are provided in the vacuum chamber 31 side by side in a horizontal direction (Y-axis direction) orthogonal to a direction (X-axis direction) in which two wafer entrances 34 face each other. Each elevating cylinder 51 has the tip of the piston rod 52 facing upward, and each piston rod 52 extends in the vertical direction in the vacuum chamber 31. The pair of elevating cylinders 51 operate via a cover member elevating drive unit 53 whose operation is controlled by the control device 36, and project and retract the piston rod 52 in the vertical direction in synchronization with each other.

ステージ３２（枠部材支持部３９）の上方には誘電体（例えばセラミックス）製のカバー部材５４が設けられている。このカバー部材５４はその中央部に円形の開口部５５が形成されたリング形状を有しており、枠部材付き半導体ウェハ１０の上方に重ねられたときに開口部５５の領域内に半導体ウェハ１を位置させた状態で、枠部材１４の上面の全域を覆うことができる形状及び大きさに形成されている。   A dielectric (for example, ceramics) cover member 54 is provided above the stage 32 (frame member support portion 39). The cover member 54 has a ring shape in which a circular opening 55 is formed at the center thereof. When the cover member 54 is overlaid on the semiconductor wafer 10 with the frame member, the semiconductor wafer 1 is located in the region of the opening 55. In a state where the frame member 14 is positioned, the frame member 14 is formed in a shape and size that can cover the entire upper surface.

図８、図９及び図１０において、カバー部材５４の外周部のＹ軸方向に対向する位置には一対の鍔部５６が設けられている。各鍔部５６はその直下に配置されている昇降シリンダ５１のピストンロッド５２の先端（上端）部と連結されており、一対の昇降シリンダ５１が同期してピストンロッド５２を上下方向に突没させると、カバー部材５４は水平姿勢を維持したままステージ３２の枠部材支持部３９の上方を昇降する。   8, 9, and 10, a pair of flange portions 56 are provided at positions facing the outer peripheral portion of the cover member 54 in the Y-axis direction. Each flange 56 is connected to the tip (upper end) of the piston rod 52 of the elevating cylinder 51 arranged immediately below, and the pair of elevating cylinders 51 project and retract the piston rod 52 in the vertical direction in synchronization. Then, the cover member 54 moves up and down above the frame member support portion 39 of the stage 32 while maintaining the horizontal posture.

カバー部材５４は両昇降シリンダ５１のピストンロッド５２を最大突出位置まで上動させた状態では上部電極４５の直下の「上動位置」に位置する（図７及び図９中に一点鎖線で示すカバー部材５４参照）。一方、カバー部材５４は、両昇降シリンダ５１のピストンロッド５２を最大没入位置まで下動させた状態では枠部材付きの半導体ウェハ１０の枠部材１４に上方から当接した「枠部材当接位置」に位置する。   The cover member 54 is positioned at an “upward movement position” immediately below the upper electrode 45 in a state where the piston rods 52 of both the raising and lowering cylinders 51 are moved up to the maximum projecting position (the cover indicated by the one-dot chain line in FIGS. 7 and 9). Member 54). On the other hand, the cover member 54 comes into contact with the frame member 14 of the semiconductor wafer 10 with the frame member from above when the piston rods 52 of both the lift cylinders 51 are moved down to the maximum immersive position. Located in.

図１０及び図８に示すように、昇降シリンダ５１のピストンロッド５２の先端部とカバー部材５４の鍔部５６とは、ピストンロッド５２の先端部から上方に突出して延びた複数の連結突起５７がカバー部材５４の鍔部５６を上下に貫通して設けられた複数の連結穴５８に下方から挿通され、連結突起５７の根元の当接面５７ａ（図１０）が鍔部５６の下面に下方から当接することによって連結されている。このため、ピストンロッド５２が最大突出位置から最大没入位置まで下動している途中でカバー部材５４が枠部材付きの半導体ウェハ１０に上方から当接したときには、カバー部材５４はその当接した位置（枠部材当接位置）に停止するが、ピストンロッド５２の当接面５７ａは鍔部５６の下面から下方に離間してカバー部材５４とピストンロッド５２との連結は外れ、ピストンロッド５２はそのまま最大没入位置まで下動する。このときピストンロッド５２の連結突起５７は鍔部５６の連結穴５８内を下動する。   As shown in FIGS. 10 and 8, the distal end portion of the piston rod 52 of the elevating cylinder 51 and the flange portion 56 of the cover member 54 have a plurality of connecting projections 57 extending upward from the distal end portion of the piston rod 52. A plurality of connecting holes 58 provided vertically through the flange portion 56 of the cover member 54 are inserted from below, and a contact surface 57 a (FIG. 10) at the base of the connection protrusion 57 is formed on the lower surface of the flange portion 56 from below. They are connected by abutting. For this reason, when the cover member 54 comes into contact with the semiconductor wafer 10 with the frame member from above while the piston rod 52 is moving downward from the maximum protruding position to the maximum retracted position, the cover member 54 is in the contacted position. Although it stops at (frame member contact position), the contact surface 57a of the piston rod 52 is spaced downward from the lower surface of the flange portion 56 so that the connection between the cover member 54 and the piston rod 52 is disengaged, and the piston rod 52 remains as it is. Move down to the maximum immersive position. At this time, the connecting protrusion 57 of the piston rod 52 moves down in the connecting hole 58 of the flange 56.

ここで、両昇降シリンダ５１は、下降中のカバー部材５４が枠部材付きの半導体ウェハ１０の枠部材１４と当接し、ピストンロッド５２がそのまま最大没入位置まで下動したときであってもピストンロッド５２の連結突起５７が鍔部５６の連結穴５８から下方へ抜けない位置に設けられている。したがって両昇降シリンダ５１のピストンロッド５２が最大没入位置から上動すると、その途中でピストンロッド５２の当接面５７ａは鍔部５６の下面に下方から当接し、カバー部材５４はピストンロッド５２により持ち上げられて上動する。   Here, even when both the lift cylinders 51 are in contact with the frame member 14 of the semiconductor wafer 10 with the frame member while the lowering cover member 54 is in contact with the frame member 14, the piston rod 52 is moved down to the maximum immersive position as it is. The connection protrusion 57 of 52 is provided in the position which cannot fall below from the connection hole 58 of the collar part 56. As shown in FIG. Therefore, when the piston rods 52 of the lift cylinders 51 are moved upward from the maximum retracted position, the contact surface 57a of the piston rod 52 is in contact with the lower surface of the flange 56 from the middle, and the cover member 54 is lifted by the piston rod 52. It moves up.

枠部材付きの半導体ウェハ１０の真空チャンバ３１内への搬入及び搬出を行うための吸
着搬送ツール６０は、図１１（ａ），（ｂ）に示すように、作業者或いは別途設けたウェハ搬入搬出装置が把持する把持部６１及び把持部６１の先端部に設けられて下面に複数の吸着部６２を備えた円盤状のウェハ保持部６３を有して成る。ウェハ保持部６３は枠部材付きの半導体ウェハ１０の枠部材１４を包含する程度の大きさを有しており、複数の吸着部６２はそれぞれウェハ保持部６３及び把持部６１内を延びる真空管路を介して真空源（真空管路、真空源とも図示せず）に繋がっている。 As shown in FIGS. 11 (a) and 11 (b), the suction transfer tool 60 for carrying in and out the semiconductor wafer 10 with the frame member into and out of the vacuum chamber 31 is carried out by a worker or a separately provided wafer carry-in / out. The apparatus includes a gripper 61 that is gripped by the apparatus, and a disc-shaped wafer holder 63 that is provided at the tip of the gripper 61 and includes a plurality of suction portions 62 on the lower surface. The wafer holding unit 63 has a size that includes the frame member 14 of the semiconductor wafer 10 with the frame member, and the plurality of suction units 62 have vacuum pipe lines extending through the wafer holding unit 63 and the holding unit 61, respectively. To a vacuum source (not shown).

枠部材付きの半導体ウェハ１０を半導体ウェハ１の回路形成面１ａ（すなわち保護シート５）が下方を向く姿勢で平らな面の上に載置したうえで、その上方からウェハ保持部６３と枠部材１４が上下方向に重なるように吸着搬送ツール６０を枠部材付きの半導体ウェハ１０に近づけ（図１１（ａ）中に示す矢印Ａ）、複数の吸着部６２が枠部材１４の直上のマスク部材１２に上面から接触したところで真空源により真空管路内の空気を真空吸引すれば、枠部材付きの半導体ウェハ１０が吸着搬送ツール６０の複数の吸着部６２に吸着されるので（図１１（ｂ））、その状態を保持したまま吸着搬送ツール６０を移動させることによって、枠部材付きの半導体ウェハ１０を任意の箇所に移動させることができる。   The semiconductor wafer 10 with the frame member is placed on a flat surface with the circuit forming surface 1a (that is, the protective sheet 5) of the semiconductor wafer 1 facing downward, and then the wafer holding portion 63 and the frame member from above. The suction conveyance tool 60 is brought close to the semiconductor wafer 10 with a frame member so that the upper and lower portions 14 overlap with each other (arrow A shown in FIG. 11A), and the plurality of suction portions 62 are mask members 12 immediately above the frame member 14. If the air in the vacuum pipe line is vacuum-sucked by a vacuum source when it is in contact with the upper surface, the semiconductor wafer 10 with the frame member is sucked by the plurality of suction portions 62 of the suction transfer tool 60 (FIG. 11B). The semiconductor wafer 10 with the frame member can be moved to an arbitrary location by moving the suction conveyance tool 60 while maintaining the state.

ウェハ搬入工程ＳＴ５では、先ず、制御装置３６からカバー部材昇降駆動部５３の作動制御を行って２つの昇降シリンダ５１のピストンロッド５２を最大突出位置まで上動させ、カバー部材５４を上動位置に位置させる。カバー部材５４を上動位置に位置させたら、真空チャンバ３１の外で吸着搬送ツール６０により枠部材付きの半導体ウェハ１０を吸着し、制御装置３６からゲート開閉駆動部３７の作動制御を行って一方のウェハ出入口３４のゲート３５を下降させる。これによりウェハ出入口３４が開口したら、そのウェハ出入口３４から枠部材付きの半導体ウェハ１０を吸着させた吸着搬送ツール６０を水平方向に差し入れ、枠部材付きの半導体ウェハ１０をステージ３２の上方に位置させる（図１２）。そして、枠部材付きの半導体ウェハ１０の枠部材１４がステージ３２の枠部材支持部３９に設けられた溝部４１に上方から接触するように吸着搬送ツール６０を下降させて吸着搬送ツール６０の真空吸引を解除すると、枠部材付きの半導体ウェハ１０の枠部材１４は枠部材支持部３９の溝部４１内に嵌入した状態となる（図１３）。これにより半導体ウェハ１はウェハ支持部３８上に載置された状態となる。   In the wafer carry-in step ST5, first, the control of the cover member lifting / lowering drive unit 53 is performed from the control device 36, the piston rods 52 of the two lifting cylinders 51 are moved up to the maximum projecting position, and the cover member 54 is moved to the upper moving position. Position. When the cover member 54 is positioned at the upward movement position, the semiconductor wafer 10 with the frame member is sucked by the suction transfer tool 60 outside the vacuum chamber 31, and the operation of the gate opening / closing drive unit 37 is controlled from the controller 36. The gate 35 of the wafer entrance / exit 34 is lowered. When the wafer entrance / exit 34 is thus opened, the suction / conveyance tool 60 on which the semiconductor wafer 10 with the frame member is adsorbed is inserted from the wafer entrance / exit 34 in the horizontal direction, and the semiconductor wafer 10 with the frame member is positioned above the stage 32. (FIG. 12). Then, the suction conveyance tool 60 is lowered so that the frame member 14 of the semiconductor wafer 10 with the frame member comes into contact with the groove 41 provided in the frame member support portion 39 of the stage 32 from above, and the suction conveyance tool 60 is vacuum suctioned. When is released, the frame member 14 of the semiconductor wafer 10 with the frame member is fitted into the groove 41 of the frame member support portion 39 (FIG. 13). As a result, the semiconductor wafer 1 is placed on the wafer support portion 38.

このようにウェハ搬入工程ＳＴ５では、マスクパターン形成工程ＳＴ４が終了した枠部材付き半導体ウェハ１０の枠部材１４の部分を吸着搬送ツール６０によって把持して移動等すればよく、ここでも枠部材１４に保持されたマスク部材１２が半導体ウェハ１の搬送キャリヤとして機能する。   As described above, in the wafer carry-in process ST5, the frame member 14 of the semiconductor wafer 10 with the frame member that has undergone the mask pattern forming process ST4 may be held and moved by the suction conveyance tool 60. The held mask member 12 functions as a transport carrier for the semiconductor wafer 1.

ここで、前述のように、ステージ３２の枠部材支持部３９に設けられた溝部４１は、枠部材付きの半導体ウェハ１０の中心とステージ３２の中心とをほぼ一致させた状態で枠部材付きの半導体ウェハ１０をステージ３２上に載置したときに、枠部材付きの半導体ウェハ１０の枠部材１４が嵌入する位置及び大きさに設けられているので、上記のように枠部材付きの半導体ウェハ１０の枠部材１４をステージ３２の枠部材支持部３９に設けられた溝部４１に嵌入させることにより、枠部材付きの半導体ウェハ１０の中心（すなわち半導体ウェハ１の中心）とステージ３２の中心（すなわちウェハ支持部３８の中心）を上下方向にほぼ一致させた状態で枠部材付きの半導体ウェハ１０をステージ３２上に載置することができる。   Here, as described above, the groove portion 41 provided in the frame member support portion 39 of the stage 32 has the frame member attached in a state in which the center of the semiconductor wafer 10 with the frame member and the center of the stage 32 are substantially matched. When the semiconductor wafer 10 is placed on the stage 32, the semiconductor wafer 10 with the frame member is provided at a position and size where the frame member 14 of the semiconductor wafer 10 with the frame member is fitted. The frame member 14 is inserted into the groove 41 provided in the frame member support portion 39 of the stage 32, whereby the center of the semiconductor wafer 10 with the frame member (that is, the center of the semiconductor wafer 1) and the center of the stage 32 (that is, the wafer). The semiconductor wafer 10 with a frame member can be placed on the stage 32 in a state where the center of the support portion 38 is substantially aligned in the vertical direction.

枠部材付きの半導体ウェハ１０をステージ３２上に載置したら、吸着搬送ツール６０を真空チャンバ３１の外に出し（図１４）、制御装置３６からゲート開閉駆動部３７の作動制御を行って現在開口しているウェハ出入口３４のゲート３５を上昇させ、そのウェハ出入口３４を閉止させる。これにより真空チャンバ３１内が密閉状態となる。   When the semiconductor wafer 10 with the frame member is placed on the stage 32, the suction transfer tool 60 is taken out of the vacuum chamber 31 (FIG. 14), and the operation of the gate opening / closing drive unit 37 is controlled from the control device 36 to open the current opening. The gate 35 of the wafer entrance / exit 34 is raised, and the wafer entrance / exit 34 is closed. Thereby, the inside of the vacuum chamber 31 is sealed.

ウェハ出入口３４を閉止させたら、制御装置３６からカバー部材昇降駆動部５３の作動制御を行ってカバー部材５４を下降させる。カバー部材５４は下降の途中でステージ３２上に載置された枠部材付きの半導体ウェハ１０の枠部材１４に上方から当接し、その当接した位置（枠部材当接位置）に位置決めされる。また、カバー部材５４が枠部材１４に上方から当接して枠部材当接位置に位置決めされた後は、カバー部材５４とピストンロッド５２との連結は外れてカバー部材５４は枠部材１４の上に載った状態となるので、枠部材１４はカバー部材５４の自重によってステージ３２上に押し付けられ、枠部材１４はカバー部材５４とステージ３２との間に挟持されてステージ３２上（枠部材支持部３９上）に固定される（図７）。そして、このようにカバー部材５４が枠部材当接位置に位置決めされた状態では、枠部材付きの半導体ウェハ１０の枠部材１４は誘電体製のカバー部材５４によって上方から覆われた状態となる。これにより枠部材付き半導体ウェハ１０のステージ３２上への設置が完了し、ウェハ搬入工程ＳＴ５が終了する。   When the wafer entrance / exit 34 is closed, the operation of the cover member raising / lowering drive unit 53 is controlled from the controller 36 to lower the cover member 54. The cover member 54 comes into contact with the frame member 14 of the semiconductor wafer 10 with the frame member placed on the stage 32 in the middle of lowering, and is positioned at the contact position (frame member contact position). Further, after the cover member 54 comes into contact with the frame member 14 from above and is positioned at the frame member contact position, the connection between the cover member 54 and the piston rod 52 is released and the cover member 54 is placed on the frame member 14. Since the frame member 14 is placed, the frame member 14 is pressed onto the stage 32 by the weight of the cover member 54, and the frame member 14 is sandwiched between the cover member 54 and the stage 32 and placed on the stage 32 (frame member support portion 39. (Above) (FIG. 7). When the cover member 54 is thus positioned at the frame member contact position, the frame member 14 of the semiconductor wafer 10 with the frame member is covered from above by the dielectric cover member 54. Thereby, the installation of the semiconductor wafer 10 with the frame member on the stage 32 is completed, and the wafer carry-in process ST5 is completed.

ウェハ搬入工程ＳＴ５が終了したら、境界溝表面平滑化工程ＳＴ６を実行する（図２）。   When the wafer carry-in process ST5 is completed, the boundary groove surface smoothing process ST6 is executed (FIG. 2).

前述のマスクパターン形成工程ＳＴ４でレーザ加工されたマスク部材１２の境界溝１６の表面は、鋭角に尖ったギザギザな凹凸形状となっている。ここで「境界溝１６の表面」とは、レーザ光２４でマスク部材１２（及びダイアタッチフィルム１１）を切除することによって生じたマスク部材１２の対向する２つの切除面１２ａと、これら２つの切除面１２ａの間から境界溝１６に露出した半導体ウェハ１の裏面１ｂから成る面を指す（図１５（ａ））。   The surface of the boundary groove 16 of the mask member 12 laser-processed in the mask pattern forming step ST4 described above has a jagged uneven shape sharpened at an acute angle. Here, the “surface of the boundary groove 16” means two opposing cut surfaces 12 a of the mask member 12 generated by cutting the mask member 12 (and the die attach film 11) with the laser beam 24, and these two cut surfaces. This refers to the surface formed by the back surface 1b of the semiconductor wafer 1 exposed to the boundary groove 16 from between the surfaces 12a (FIG. 15A).

境界溝１６の表面がギザギザな凹凸形状となるのは、マスクパターン形成工程ＳＴ４において、脈動のあるレーザ光２４によってマスク部材１２を切除したためにマスク部材１２の切除面１２ａに凹凸部１２ｂができたり、マスク部材１２の切除時に周囲に飛散したマスク部材１２の残渣１２ｃが境界溝１６の表面に付着したりすること等による。   The surface of the boundary groove 16 has a jagged uneven shape because the mask member 12 is cut off by the pulsating laser beam 24 in the mask pattern forming step ST4, so that an uneven portion 12b is formed on the cut surface 12a of the mask member 12. This is because the residue 12 c of the mask member 12 scattered around when the mask member 12 is removed adheres to the surface of the boundary groove 16.

この状態から直ぐにプラズマダイシング装置３０内でプラズマエッチングを行うと、切り分けられた半導体チップ４の側面もギザギザな形状になってしまい、そこに応力集中が発生し易くなる。このため半導体ウェハ１をプラズマダイシング装置３０の真空チャンバ３１内に搬入したら、プラズマエッチングを行う前に、マスクパターン形成工程ＳＴ４において凹凸形状となった境界溝１６の表面の平滑化を行う。   If plasma etching is immediately performed in the plasma dicing apparatus 30 from this state, the side surface of the cut semiconductor chip 4 also has a jagged shape, and stress concentration tends to occur there. For this reason, when the semiconductor wafer 1 is carried into the vacuum chamber 31 of the plasma dicing apparatus 30, the surface of the boundary groove 16 having the irregular shape in the mask pattern forming step ST4 is smoothed before performing the plasma etching.

境界溝表面平滑化工程ＳＴ６では、先ず、制御装置３６から真空排気部４８の作動制御を行って真空チャンバ３１内の空気を抜き、真空チャンバ３１内を真空状態とする。そして、制御装置３６からプロセスガス供給部４６の制御を行って、上部電極４５に酸素ガス（若しくは酸素ガスを主成分とする混合ガス）を供給させる。これにより上部電極４５から多孔質プレート４９を介して真空チャンバ３１内に酸素ガスが供給される。この状態で制御装置３６から高周波電源部４３を制御して下部電極としてのウェハ支持部３８に高周波電圧を印加すると、下部電極であるウェハ支持部３８と上部電極４５の間に酸素ガスのプラズマＰｏが発生する（図１６（ａ））。この酸素ガスのプラズマＰｏは有機物であるマスク部材１２（及びダイアタッチフィルム１１）を灰化するので、境界溝１６の表面は平滑化される（図１６（ｂ）、図１５（ｂ））。   In the boundary groove surface smoothing step ST6, first, the operation of the evacuation unit 48 is controlled from the control device 36, the air in the vacuum chamber 31 is extracted, and the vacuum chamber 31 is evacuated. Then, the process gas supply unit 46 is controlled from the control device 36 to supply oxygen gas (or a mixed gas containing oxygen gas as a main component) to the upper electrode 45. Thereby, oxygen gas is supplied from the upper electrode 45 into the vacuum chamber 31 through the porous plate 49. In this state, when the high frequency power source 43 is controlled from the control device 36 and a high frequency voltage is applied to the wafer support 38 serving as the lower electrode, the plasma Po of oxygen gas is interposed between the wafer support 38 serving as the lower electrode and the upper electrode 45. Occurs (FIG. 16A). Since this oxygen gas plasma Po ashes the organic mask member 12 (and the die attach film 11), the surface of the boundary groove 16 is smoothed (FIGS. 16B and 15B).

この境界溝１６の表面の平滑化は、具体的には、酸素ガスのプラズマＰｏによって境界溝１６の表面（マスク部材１２の対向する２つの切除面１２ａ）の凹凸部１２ｂを除去し、境界溝１６の表面に付着したマスク部材１２の残渣１２ｃを除去し、境界溝１６の表面（マスク部材１２の対向する２つの切除面１２ａ）の凹凸部１２ｂを均してその凹凸部１２ｂの凹凸周期を大きくすることによって行う（図１５（ｂ）参照）。なお、酸素ガスの
プラズマにより境界溝１６の表面の平滑化を行っている間は、冷却ユニット４４を駆動して冷媒をウェハ支持部３８内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止するようにする。 Specifically, the smoothing of the surface of the boundary groove 16 is performed by removing the uneven portions 12b on the surface of the boundary groove 16 (the two cut surfaces 12a facing each other of the mask member 12) with the plasma Po of oxygen gas. The residue 12c of the mask member 12 adhering to the surface of 16 is removed, the uneven portion 12b on the surface of the boundary groove 16 (the two cut surfaces 12a facing each other of the mask member 12) is leveled, and the uneven cycle of the uneven portion 12b is determined. This is done by increasing the size (see FIG. 15B). During the smoothing of the surface of the boundary groove 16 by the plasma of oxygen gas, the cooling unit 44 is driven to circulate the coolant in the wafer support portion 38, and the temperature of the semiconductor wafer 1 is increased by the heat of the plasma. Try to prevent it.

酸素ガスのプラズマＰｏ中にマスク部材１２が曝露される時間が長ければ長いほどマスク部材１２の灰化は進行するが、この境界溝表面平滑化工程ＳＴ６においてマスク部材１２を酸素ガスのプラズマＰｏ中に曝露する時間は、マスク部材１２の境界溝１６の表面が平滑化されるのに必要な最小限度のものとする。目安として、曝露時間はマスク部材１２の外面側が１〜３μｍ程度除去されるものであることが好ましい。   As the time during which the mask member 12 is exposed to the oxygen gas plasma Po is longer, the ashing of the mask member 12 proceeds. In this boundary groove surface smoothing step ST6, the mask member 12 is moved into the oxygen gas plasma Po. The exposure time is the minimum necessary for the surface of the boundary groove 16 of the mask member 12 to be smoothed. As a guide, the exposure time is preferably such that the outer surface side of the mask member 12 is removed by about 1 to 3 μm.

境界溝表面平滑化工程ＳＴ６が終了したら、プラズマダイシング工程ＳＴ７を実行する（図２）。プラズマダイシング工程ＳＴ７では、先ず、制御装置３６からプロセスガス供給部４６の制御を行って上部電極４５にフッ素系ガスを供給させる。これにより上部電極４５から多孔質プレート４９を介して真空チャンバ３１内にフッ素系ガスが供給される。この状態で制御装置３６から高周波電源部４３を制御して下部電極としてのウェハ支持部３８に高周波電圧を印加すると、下部電極であるウェハ支持部３８と上部電極４５の間にフッ素系ガスのプラズマＰｆが発生する（図１６（ｃ））。   When the boundary groove surface smoothing step ST6 is completed, a plasma dicing step ST7 is executed (FIG. 2). In the plasma dicing process ST7, first, the process gas supply unit 46 is controlled from the control device 36 to supply a fluorine-based gas to the upper electrode 45. As a result, the fluorine-based gas is supplied from the upper electrode 45 into the vacuum chamber 31 through the porous plate 49. In this state, when the high frequency power supply unit 43 is controlled from the control device 36 and a high frequency voltage is applied to the wafer support unit 38 serving as the lower electrode, a fluorine-based plasma is generated between the wafer support unit 38 serving as the lower electrode and the upper electrode 45. Pf is generated (FIG. 16C).

発生したフッ素系ガスのプラズマＰｆは、マスクパターン（境界溝１６）が形成されたマスク部材１２をマスクとしてシリコン製の半導体ウェハ１の裏面１ｂをプラズマエッチングするので、半導体ウェハ１は境界溝１６に沿って一括して切断される（プラズマダイシング）。これにより半導体ウェハ１は個々の半導体チップ４に切り分けられる（図１６（ｄ））。なお、このフッ素系ガスのプラズマＰｆにより半導体ウェハ１の裏面１ｂのエッチングを行っている間は、制御装置３６から冷却ユニット４４の制御を行って冷媒をウェハ支持部３８内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止するようにする。   The generated fluorine-based gas plasma Pf plasma etches the back surface 1b of the silicon semiconductor wafer 1 using the mask member 12 on which the mask pattern (boundary groove 16) is formed as a mask. It is cut in a lump along (plasma dicing). Thereby, the semiconductor wafer 1 is cut into individual semiconductor chips 4 (FIG. 16D). During the etching of the back surface 1b of the semiconductor wafer 1 by the fluorine-based gas plasma Pf, the cooling unit 44 is controlled from the control device 36 to circulate the refrigerant in the wafer support portion 38, and the plasma The temperature of the semiconductor wafer 1 is prevented from rising due to heat.

ここで、境界溝１６の表面はその前の工程（境界溝表面平滑化工程ＳＴ６）において平滑化されているので、プラズマエッチングによって形成される半導体ウェハ１の切断面、すなわち半導体チップ４の側面は平坦なものとなる。また、プラズマエッチングは境界溝１６を起点として進行するので、切り分けられた個々の半導体チップ４の大きさと、各半導体チップ１に貼り付けられているダイアタッチフィルム１１の大きさとはほぼ同じ大きさとなる。   Here, since the surface of the boundary groove 16 is smoothed in the previous step (boundary groove surface smoothing step ST6), the cut surface of the semiconductor wafer 1 formed by plasma etching, that is, the side surface of the semiconductor chip 4 is It will be flat. Further, since the plasma etching proceeds from the boundary groove 16, the size of the individual semiconductor chips 4 that are cut out and the size of the die attach film 11 that is attached to each semiconductor chip 1 are substantially the same size. .

また、このプラズマダイシングが実行されている間、マスク部材１２の外周部を保持する金属製等の枠部材１４は誘電体製のカバー部材５４によって上方から覆われているので、真空チャンバ３１内に発生したプラズマが枠部材１４に集中することが防止される。   Further, while this plasma dicing is being performed, the frame member 14 made of metal or the like that holds the outer peripheral portion of the mask member 12 is covered from above by the dielectric cover member 54, so that the vacuum chamber 31 has the inside. The generated plasma is prevented from concentrating on the frame member 14.

プラズマダイシング工程ＳＴ７が終了したら、ウェハ搬出工程ＳＴ８を実行する（図２）。このウェハ搬出工程ＳＴ８では、先ず、制御装置３６からプロセスガス供給部４６の制御を行って真空チャンバ３１内へのプロセスガスの供給を停止させ、真空排気部４８の作動制御を行って真空チャンバ３１内の真空を破壊する。そして、制御装置３６からカバー部材昇降駆動部５３の作動制御を行って２つの昇降シリンダ５１のピストンロッド５２を最大突出位置まで上動させ、カバー部材５４を上動位置に位置させる。次いで、制御装置３６から一方のウェハ出入口３４のゲート３５を開いて吸着搬送ツール６０を真空チャンバ３１内に挿入し、真空チャンバ３１内への搬入時と同様の要領によって吸着搬送ツール６０に枠部材付きの半導体ウェハ１０を吸着させる。そして、その枠部材付きの半導体ウェハ１０を吸着させた吸着搬送ツール６０を開口させたウェハ出入口３４から真空チャンバ３１の外部に出し、制御装置３６からゲート３５を閉止する。これにより真空チャンバ３１内から枠部材付きの半導体ウェハ１０（切り分けられた半導体チップ４が保護シー
ト５によって繋がった状態のもの）が搬出される。 When the plasma dicing process ST7 is completed, a wafer carry-out process ST8 is executed (FIG. 2). In this wafer unloading step ST8, first, the process gas supply unit 46 is controlled from the controller 36 to stop the supply of the process gas into the vacuum chamber 31, and the operation of the vacuum exhaust unit 48 is controlled to perform the vacuum chamber 31. Break the vacuum inside. Then, the control device 36 controls the operation of the cover member raising / lowering drive unit 53 to move the piston rods 52 of the two raising / lowering cylinders 51 up to the maximum projecting position, thereby positioning the cover member 54 at the upper movement position. Next, the gate 35 of one wafer inlet / outlet 34 is opened from the control device 36 and the suction transfer tool 60 is inserted into the vacuum chamber 31, and the frame member is attached to the suction transfer tool 60 in the same manner as when loading into the vacuum chamber 31. The attached semiconductor wafer 10 is adsorbed. Then, the suction and transfer tool 60 that sucks the semiconductor wafer 10 with the frame member is taken out of the vacuum chamber 31 through the wafer inlet / outlet 34, and the gate 35 is closed from the controller 36. As a result, the semiconductor wafer 10 with a frame member (in a state where the separated semiconductor chips 4 are connected by the protective sheet 5) is carried out from the vacuum chamber 31.

このようにウェハ搬出工程ＳＴ８では、枠部材１４の部分を吸着搬送ツール６０によって把持して移動等すればよく、ここでも枠部材１４に保持されたマスク部材１２が半導体ウェハ１の搬送キャリヤとして機能する。   In this way, in the wafer carry-out step ST8, the portion of the frame member 14 may be held and moved by the suction transfer tool 60, and the mask member 12 held by the frame member 14 also functions as a transfer carrier for the semiconductor wafer 1 here. To do.

このようにウェハ搬出工程ＳＴ８が終了したら、ダイボンディングシート貼付工程ＳＴ９を実行する（図２）。ダイボンディングシート貼付工程ＳＴ９では、枠部材付きの半導体ウェハ１０を保護シート５が貼り付けられた側の面が上になるようにし、下面側のマスク部材１２にダイボンディングシート１７を貼り付ける（図１７（ａ））。このダイボンディングシート１７の貼り付けは、マスクパターン形成工程ＳＴ４で分断されたマスク部材１２を跨ぐようにして行う。   When the wafer carry-out process ST8 is thus completed, a die bonding sheet sticking process ST9 is executed (FIG. 2). In the die bonding sheet affixing step ST9, the surface of the semiconductor wafer 10 with a frame member is placed on the side where the protective sheet 5 is affixed, and the die bonding sheet 17 is affixed to the mask member 12 on the lower side (see FIG. 17 (a)). The die bonding sheet 17 is attached so as to straddle the mask member 12 cut in the mask pattern forming step ST4.

このダイボンディングシート貼付工程ＳＴ９では、ダイボンディングシート１７は枠部材１４を含む大きさを有してその外周が枠部材１４によって保持されるようにしてもよいが、必ずしも枠部材１４に外周が保持されるようにしなくもてよい。但し、後者の場合であっても、少なくとも、マスクパターン形成工程ＳＴ４で分断されたマスク部材１２の全てがこのダイボンディングシート１７によって繋げられる程度の十分な大きさを有している必要がある。   In this die bonding sheet sticking step ST9, the die bonding sheet 17 may have a size including the frame member 14 and the outer periphery thereof may be held by the frame member 14, but the outer periphery is not necessarily held by the frame member 14. You don't have to be. However, even in the latter case, it is necessary that at least all of the mask members 12 divided in the mask pattern forming step ST4 have a sufficient size to be connected by the die bonding sheet 17.

このダイボンディングシート貼付工程ＳＴ９では、枠部材付き半導体ウェハ１０の移動等は枠部材１４の部分を把持して行うことができ、ここでも枠部材１４に保持されたマスク部材１２が半導体ウェハ１の搬送キャリヤとして機能する。   In this die bonding sheet sticking step ST9, the movement or the like of the semiconductor wafer 10 with the frame member can be performed by gripping the portion of the frame member 14, and the mask member 12 held by the frame member 14 is also used for the semiconductor wafer 1 here. Functions as a carrier.

ダイボンディングシート貼付工程ＳＴ９が終了したら、次いで保護シート除去工程ＳＴ１０を実行する（図２）。保護シート除去工程ＳＴ１０では、ダイボンディングシート１７が貼り付けられた状態の枠部材付き半導体ウェハ１０（個々の半導体チップ４に切り分けられた半導体ウェハ１）から、保護シート５を引き剥がして除去する（図１７（ｂ））。これにより各半導体チップ４はその半導体チップ４とほぼ同じ大きさのダイアタッチフィルム１１を下面（半導体ウェハ１の裏面１ｂ）側に有し、そのダイアタッチフィルム１１を介してダイアタッチフィルム１１とマスク部材１２の間の粘着力及びマスク部材１２とダイボンディングシート１７の間の粘着力によってダイボンディングシート１７の上面に保持された状態となる。この保護シート除去工程ＳＴ１０では枠部材付き半導体ウェハ１０の移動等は枠部材１４の部分を把持して行うことができ、ここでも枠部材１４に保持されたマスク部材１２が半導体ウェハ１の搬送キャリヤとして機能する。   When the die bonding sheet attaching step ST9 is completed, the protective sheet removing step ST10 is then executed (FIG. 2). In the protective sheet removing step ST10, the protective sheet 5 is peeled off and removed from the semiconductor wafer 10 with a frame member (the semiconductor wafer 1 cut into individual semiconductor chips 4) with the die bonding sheet 17 attached ( FIG. 17B). As a result, each semiconductor chip 4 has a die attach film 11 of approximately the same size as that of the semiconductor chip 4 on the lower surface (the back surface 1b of the semiconductor wafer 1), and the die attach film 11 and the mask through the die attach film 11. The adhesive force between the member 12 and the adhesive force between the mask member 12 and the die bonding sheet 17 are held on the upper surface of the die bonding sheet 17. In this protective sheet removing step ST10, the movement or the like of the semiconductor wafer 10 with the frame member can be performed by holding the portion of the frame member 14, and the mask member 12 held by the frame member 14 is also used as the carrier for transporting the semiconductor wafer 1 here. Function as.

保護シート除去工程ＳＴ１０が終了したら、接着力低下処理工程ＳＴ１１を実行する（図２）。接着力低下処理工程ＳＴ１１では、ＵＶテープから成るマスク部材１２に紫外線を照射することによって、ダイアタッチフィルム１１とマスク部材１２の間の接着力を低下させる（図１７（ｃ））。この接着力低下処理工程ＳＴ１１によってマスク部材１２のダイアタッチフィルム１１に対する接着力は弱められ、下面にダイアタッチフィルム１１を有した各半導体チップ４をダイボンディングシート１７から容易に剥離させることができるようになる。   When the protective sheet removal step ST10 is completed, an adhesive strength reduction processing step ST11 is executed (FIG. 2). In the adhesive strength reduction processing step ST11, the adhesive force between the die attach film 11 and the mask member 12 is reduced by irradiating the mask member 12 made of UV tape with ultraviolet rays (FIG. 17C). The adhesive force of the mask member 12 to the die attach film 11 is weakened by this adhesive strength reduction process step ST11 so that each semiconductor chip 4 having the die attach film 11 on the lower surface can be easily separated from the die bonding sheet 17. become.

ここで、前述のように、マスクパターン形成工程ＳＴ４の終了時には、マスク部材１２及びダイアタッチフィルム１１は、個々の半導体チップ４に対応する領域ごとに分割された状態となっている。このため、保護シート５が除去され、接着力低下処理工程ＳＴ１１においてダイアタッチフィルム１１とマスク部材１２の間の接着力が低下されると、ダイアタッチフィルム１１付きの半導体チップ４は、ダイボンディングシート１７に貼り付けられているマスク部材１２から容易に剥離させることができ、図示しないピックアップ機
構によってダイボンディングシート１７の下方から半導体チップ４を押し上げれば、ダイアタッチフィルム１１付きの半導体チップ４はダイボンディングシート１７から剥離する（図１７（ｄ）。剥離工程ＳＴ１２）。このダイボンディングシート１７から剥離した半導体チップ４は下面に接着フィルム層であるダイアタッチフィルム１１が貼り付けられた状態となっているので、これをピックアップすれば、そのままこの半導体チップ４をリードフレームや基板等にボンディングすることができる。 Here, as described above, at the end of the mask pattern forming step ST4, the mask member 12 and the die attach film 11 are in a state of being divided into regions corresponding to the individual semiconductor chips 4. For this reason, when the protective sheet 5 is removed and the adhesive force between the die attach film 11 and the mask member 12 is reduced in the adhesive strength reduction processing step ST11, the semiconductor chip 4 with the die attach film 11 becomes the die bonding sheet. When the semiconductor chip 4 is pushed up from below the die bonding sheet 17 by a pick-up mechanism (not shown), the semiconductor chip 4 with the die attach film 11 is die-cast. It peels from the bonding sheet 17 (FIG.17 (d). Peeling process ST12). The semiconductor chip 4 peeled off from the die bonding sheet 17 is in a state in which the die attach film 11 as an adhesive film layer is attached to the lower surface. Bonding to a substrate or the like is possible.

以上説明したように、本実施の形態における半導体チップ４の製造方法では、 半導体ウェハ１は、少なくともマスキング工程ＳＴ３後からダイボンディングシート貼付工程ＳＴ９まで、枠部材１４に保持されたマスク部材１２が貼り付けられた状態となっており、この枠部材１４に保持されたマスク部材１２が半導体ウェハ１及びプラズマダイシング工程ＳＴ７において切り分けられた半導体チップ４の搬送キャリヤとして使用されるので、工程間における半導体ウェハ１の取り扱いが大変容易である。ここで、半導体ウェハ１の裏面１ｂへのマスク部材１２の取り付けは半導体ウェハ１に薄化工程ＳＴ２を施した後に行われるので、従来のように薄化工程で枠部材１４と研削ツール８とが干渉することがなく、薄化工程ＳＴ２では既存の設備を使用することができる。   As described above, in the method of manufacturing the semiconductor chip 4 in the present embodiment, the semiconductor wafer 1 is attached to the mask member 12 held by the frame member 14 at least after the masking step ST3 until the die bonding sheet attaching step ST9. Since the mask member 12 held in the frame member 14 is used as a carrier for transporting the semiconductor wafer 1 and the semiconductor chip 4 separated in the plasma dicing process ST7, the semiconductor wafer between the processes is used. 1 is very easy to handle. Here, since the mask member 12 is attached to the back surface 1b of the semiconductor wafer 1 after the semiconductor wafer 1 is subjected to the thinning step ST2, the frame member 14 and the grinding tool 8 are separated in the thinning step as in the prior art. Existing equipment can be used in the thinning step ST2 without interference.

また、プラズマダイシング工程ＳＴ７の後、マスクパターン形成工程ＳＴ４で分断されたマスク部材１２を跨ぐように半導体ウェハ１の裏面１ｂ側にダイボンディングシート１７が貼り付けられ、その後に個々の半導体チップ４に分断された半導体ウェハ１から保護シート５が除去されるようになっているので、保護シート５が除去された時点で、半導体チップ４は、回路形成面１ａとは反対側の裏面１ｂにダイボンディングシート１７が貼り付けられた状態となっており、剥離工程ＳＴ１２でも既存の設備を使用することができる。更に、この剥離工程ＳＴ１２で、マスク部材１２はダイボンディングシート１７に貼り付いた状態で残るので、プラズマダイシング工程ＳＴ７の後、半導体チップ４の回路形成面１ａからマスク部材１２を除去する工程を必要としない。   In addition, after the plasma dicing step ST7, a die bonding sheet 17 is attached to the back surface 1b side of the semiconductor wafer 1 so as to straddle the mask member 12 divided in the mask pattern forming step ST4. Since the protective sheet 5 is removed from the divided semiconductor wafer 1, the semiconductor chip 4 is die-bonded to the back surface 1b opposite to the circuit forming surface 1a when the protective sheet 5 is removed. The sheet 17 is in a pasted state, and the existing equipment can be used even in the peeling step ST12. Furthermore, since the mask member 12 remains attached to the die bonding sheet 17 in the peeling step ST12, a step of removing the mask member 12 from the circuit forming surface 1a of the semiconductor chip 4 is necessary after the plasma dicing step ST7. And not.

ここで、ダイボンディングシート貼付工程ＳＴ９で、ダイボンディングシート１７が枠部材１４を含む大きさを有してその外周部が枠部材１４によって保持されるように半導体ウェハ１に貼り付けられた場合には、保護シート除去工程ＳＴ１０において保護シート５が半導体ウェハ１の回路形成面１ａから除去されると（図１７（ｂ））、その時点でマスク部材１２は半導体チップ４の搬送キャリヤとしては機能しなくなり、代わりにダイボンディングシート１７が新たな半導体チップ４の搬送キャリヤとしての役割を果たすことになる。しかし、ダイボンディングシート貼付工程ＳＴ９で、ダイボンディングシート１７が枠部材１４を含む大きさを有しておらず、その外周が枠部材１４によって保持されていない場合には、枠部材１４に保持されたマスク部材１２と、これに貼り付けられたダイボンディングシート１７とが、新たな半導体チップ４の搬送キャリヤとしての役割を果たすことになる。この場合には、マスク部材１２は、ダイボンディングシート貼付工程ＳＴ９以後の工程においても切り分けられた半導体チップ４の搬送キャリヤとして使用されることになる。   Here, when the die bonding sheet 17 has a size including the frame member 14 and is attached to the semiconductor wafer 1 so that the outer peripheral portion thereof is held by the frame member 14 in the die bonding sheet attaching step ST9. When the protective sheet 5 is removed from the circuit forming surface 1a of the semiconductor wafer 1 in the protective sheet removing step ST10 (FIG. 17B), the mask member 12 functions as a carrier for the semiconductor chip 4 at that time. Instead, the die bonding sheet 17 plays a role as a carrier for transporting a new semiconductor chip 4. However, in the die bonding sheet sticking step ST9, when the die bonding sheet 17 does not have a size including the frame member 14 and the outer periphery thereof is not held by the frame member 14, it is held by the frame member 14. The mask member 12 and the die bonding sheet 17 affixed thereto serve as a carrier for transporting a new semiconductor chip 4. In this case, the mask member 12 is used as a transport carrier for the semiconductor chip 4 that has been cut in the processes after the die bonding sheet attaching process ST9.

また、本実施の形態におけるプラズマダイシング装置３０では、半導体ウェハ１の回路形成面１ａとは反対側の裏面１ｂに貼り付けられた耐エッチング性を有するフィルム状のマスク部材１２の外周部がリング状の枠部材１４によって保持されており、真空チャンバ３１内には半導体ウェハ１を支持するウェハ支持部３８の外周側に枠部材１４を支持する枠部材支持部３９が設けられているので、半導体ウェハ１は真空チャンバ３１内におけるプラズマダイシング工程ＳＴ７の前後において枠部材１４により保持されたマスク部材１２と一体となった状態で取り扱うことができる。このため半導体ウェハ１の真空チャンバ３１内への搬入搬出時には枠部材１４により保持されたマスク部材１２を半導体ウェハ１の搬送キャリヤとして機能させることができ、真空チャンバ３１内への半導体ウェハ１の
搬入搬出作業を容易にして作業性を向上させることができる。 Further, in the plasma dicing apparatus 30 according to the present embodiment, the outer peripheral portion of the etching-resistant film-like mask member 12 attached to the back surface 1b opposite to the circuit forming surface 1a of the semiconductor wafer 1 has a ring shape. Since the frame member support part 39 for supporting the frame member 14 is provided in the vacuum chamber 31 on the outer peripheral side of the wafer support part 38 for supporting the semiconductor wafer 1. 1 can be handled in an integrated state with the mask member 12 held by the frame member 14 before and after the plasma dicing step ST7 in the vacuum chamber 31. Therefore, when the semiconductor wafer 1 is carried into and out of the vacuum chamber 31, the mask member 12 held by the frame member 14 can function as a carrier for carrying the semiconductor wafer 1, and the semiconductor wafer 1 is carried into the vacuum chamber 31. Unloading work can be facilitated and workability can be improved.

これまで本発明の実施の形態について説明してきたが、本発明は上述の実施の形態に示したものに限定されない。例えば、上述の実施の形態では、ダイアタッチフィルム１１の外面に貼り付けられる耐エッチング性を有するフィルム状のマスク部材１２としてＵＶテープを用いるとしていたが、ＵＶテープのほかに、例えばポリオレフィン系の樹脂やポリイミド系の樹脂等のような高温環境化でフッ素系ガスのプラズマに耐え得る材料から成る基材と、ＵＶテープに対する紫外線照射のような簡易な方法によって接着力が低下する接着剤との組み合わせから成るもの等を用いることができる。   Although the embodiments of the present invention have been described so far, the present invention is not limited to those shown in the above-described embodiments. For example, in the above-described embodiment, the UV tape is used as the etching-resistant film-like mask member 12 attached to the outer surface of the die attach film 11. However, in addition to the UV tape, for example, a polyolefin-based resin is used. A combination of a base material made of a material that can withstand the plasma of a fluorine-based gas under high-temperature environments such as polyimide resin and an adhesive whose adhesive strength is reduced by a simple method such as ultraviolet irradiation of UV tape The thing which consists of can be used.

薄化工程及び剥離工程で既存の設備を使用することができ、プラズマダイシング工程の後、回路形成面からマスクを除去する必要がなく、工程間における半導体ウェハの取り扱いが容易な半導体チップの製造方法を提供する。   A semiconductor chip manufacturing method in which existing equipment can be used in the thinning process and the peeling process, and it is not necessary to remove the mask from the circuit formation surface after the plasma dicing process, and the semiconductor wafer can be easily handled between the processes. I will provide a.

本発明の一実施の形態における半導体ウェハの斜視図The perspective view of the semiconductor wafer in one embodiment of this invention 本発明の一実施の形態における半導体チップの製造手順を示すフローチャートThe flowchart which shows the manufacture procedure of the semiconductor chip in one embodiment of this invention （ａ）（ｂ）（ｃ）（ｄ）本発明の一実施の形態における半導体チップの製造手順の工程説明図(A) (b) (c) (d) Process explanatory drawing of the manufacturing procedure of the semiconductor chip in one embodiment of the present invention （ａ）（ｂ）（ｃ）本発明の一実施の形態における半導体チップの製造手順の工程説明図(A) (b) (c) Process explanatory drawing of the manufacturing procedure of the semiconductor chip in one embodiment of this invention （ａ）本発明の一実施の形態における枠部材付き半導体ウェハの斜視図（ｂ）本発明の一実施の形態における枠部材付き半導体ウェハの分解斜視図(A) Perspective view of a semiconductor wafer with a frame member in an embodiment of the present invention (b) Disassembled perspective view of a semiconductor wafer with a frame member in an embodiment of the present invention 本発明の一実施の形態におけるレーザ加工装置の構成図The block diagram of the laser processing apparatus in one embodiment of this invention 本発明の一実施の形態におけるプラズマダイシング装置の正面断面図Front sectional view of a plasma dicing apparatus in an embodiment of the present invention 本発明の一実施の形態におけるプラズマダイシング装置の平面断面図Plan sectional drawing of the plasma dicing apparatus in one embodiment of this invention 本発明の一実施の形態におけるプラズマダイシング装置の側面断面図Side surface sectional drawing of the plasma dicing apparatus in one embodiment of this invention 本発明の一実施の形態におけるプラズマダイシング装置の部分拡大側面断面図The partial expanded side sectional view of the plasma dicing apparatus in one embodiment of the present invention （ａ）（ｂ）本発明の一実施の形態における吸着搬送ツールと枠部材付きの半導体ウェハの側面図(A) (b) Side view of semiconductor wafer with suction conveyance tool and frame member in one embodiment of the present invention 本発明の一実施の形態におけるプラズマダイシング装置の正面断面図Front sectional view of a plasma dicing apparatus in an embodiment of the present invention 本発明の一実施の形態におけるプラズマダイシング装置の正面断面図Front sectional view of a plasma dicing apparatus in an embodiment of the present invention 本発明の一実施の形態におけるプラズマダイシング装置の正面断面図Front sectional view of a plasma dicing apparatus in an embodiment of the present invention （ａ）（ｂ）本発明の一実施の形態における半導体チップの境界溝の拡大斜視図(A) (b) The enlarged perspective view of the boundary groove | channel of the semiconductor chip in one embodiment of this invention （ａ）（ｂ）（ｃ）（ｄ）本発明の一実施の形態における半導体チップの製造手順の工程説明図(A) (b) (c) (d) Process explanatory drawing of the manufacturing procedure of the semiconductor chip in one embodiment of the present invention （ａ）（ｂ）（ｃ）（ｄ）本発明の一実施の形態における半導体チップの製造手順の工程説明図(A) (b) (c) (d) Process explanatory drawing of the manufacturing procedure of the semiconductor chip in one embodiment of the present invention

符号の説明Explanation of symbols

１ 半導体ウェハ
１ａ 回路形成面
１ｂ 裏面
２ ストリート
４ 半導体チップ
５ 保護シート
１１ ダイアタッチフィルム（接着層フィルム）
１２ マスク部材
１４ 枠部材
１７ ダイボンディングシート DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1a Circuit formation surface 1b Back surface 2 Street 4 Semiconductor chip 5 Protection sheet 11 Die attach film (adhesion layer film)
12 Mask member 14 Frame member 17 Die bonding sheet

Claims (2)

ストリートによって複数の領域に区画された半導体ウェハを前記ストリートに沿って切り分けて半導体チップを得る半導体チップの製造方法であって、半導体ウェハの回路形成面に半導体ウェハの外形と同じ外形に整形された保護シートを貼り付けて半導体ウェハの回路形成面全体を保護シートによって被覆する保護シート貼付工程と、保護シートが貼り付けられた半導体ウェハの回路形成面とは反対側の裏面を研削して半導体ウェハの厚みを薄くする薄化工程と、薄化工程において研削された半導体ウェハの裏面に耐エッチング性を有するフィルム状のマスク部材を貼り付けるマスキング工程と、半導体ウェハの裏面に貼り付けたマスク部材の前記ストリートに対応する部分を除去することによって前記ストリートに対応する半導体ウェハの裏面を露出させたマスクパターンを形成するマスクパターン形成工程と、マスクパターンが形成されたマスク部材をマスクとしてプラズマエッチングを行い、半導体ウェハを個々の半導体チップに切り分けるプラズマダイシング工程と、プラズマダイシング工程の後、マスクパターン形成工程で分断されたマスク部材を跨ぐように個々の半導体チップに分断された半導体ウェハの裏面側にダイボンディングシートを貼り付けるダイボンディングシート貼付工程と、ダイボンディング貼付工程の後、個々の半導体チップに分断された半導体ウェハから保護シートを除去する保護シート除去工程と、保護シートが除去された個々の半導体チップをダイボンディングシートに貼り付けられているマスク部材から剥離する剥離工程とを含み、マスク部材は、半導体ウェハの外周からはみ出た外周部がリング状の枠部材に保持されており、少なくともマスキング工程後からダイボンディングシート貼付工程まで、枠部材に保持されたマスク部材を、半導体ウェハ及びプラズマダイシング工程において切り分けられた半導体チップの搬送キャリヤとして使用することを特徴とする半導体チップの製造方法。   A semiconductor chip manufacturing method for obtaining a semiconductor chip by dividing a semiconductor wafer divided into a plurality of regions by a street along the street, and formed on the circuit forming surface of the semiconductor wafer to have the same outer shape as the semiconductor wafer A protective sheet is applied to a protective sheet for covering the entire circuit forming surface of the semiconductor wafer with the protective sheet, and the back surface opposite to the circuit forming surface of the semiconductor wafer to which the protective sheet is attached is ground to the semiconductor wafer. A thinning step for reducing the thickness of the semiconductor wafer, a masking step for attaching a film-like mask member having etching resistance to the back surface of the semiconductor wafer ground in the thinning step, and a mask member attached to the back surface of the semiconductor wafer A semiconductor wafer corresponding to the street by removing a portion corresponding to the street A mask pattern forming process for forming a mask pattern with an exposed back surface, a plasma dicing process for performing plasma etching using the mask member on which the mask pattern is formed as a mask, and cutting a semiconductor wafer into individual semiconductor chips, and a plasma dicing process After the die bonding sheet pasting step of pasting the die bonding sheet on the back side of the semiconductor wafer divided into individual semiconductor chips so as to straddle the mask member divided in the mask pattern forming step, and after the die bonding pasting step, A protective sheet removing step of removing the protective sheet from the semiconductor wafer divided into individual semiconductor chips, and a peeling step of peeling the individual semiconductor chips from which the protective sheet has been removed from the mask member attached to the die bonding sheet; Including mask The outer periphery of the material that protrudes from the outer periphery of the semiconductor wafer is held by a ring-shaped frame member, and at least from the masking step to the die bonding sheet attaching step, the mask member held by the frame member is replaced with the semiconductor wafer and the plasma. A method for manufacturing a semiconductor chip, wherein the semiconductor chip is used as a carrier for transporting a semiconductor chip cut in a dicing process. マスキング工程で、マスク部材をダイボンディング用の接着フィルム層を介して半導体ウェハの裏面に貼り付け、このダイボンディング用の接着フィルム層は、マスクパターン形成工程で前記ストリートに対応する部分が除去されて個々の半導体チップに対応する領域ごとに分割され、剥離工程で半導体チップの裏面に接着された状態でマスク部材から剥離されることを特徴とする請求項１に記載の半導体チップの製造方法。   In the masking process, the mask member is attached to the back surface of the semiconductor wafer through the adhesive film layer for die bonding, and the adhesive film layer for die bonding has a portion corresponding to the street removed in the mask pattern forming process. 2. The method of manufacturing a semiconductor chip according to claim 1, wherein the method is divided into regions corresponding to individual semiconductor chips, and is peeled off from the mask member in a state of being bonded to the back surface of the semiconductor chip in the peeling step.
JP2007297567A 2007-11-16 2007-11-16 Manufacturing method of semiconductor chip Expired - Fee Related JP4882970B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007297567A JP4882970B2 (en) 2007-11-16 2007-11-16 Manufacturing method of semiconductor chip
TW097142830A TW200935506A (en) 2007-11-16 2008-11-06 Plasma dicing apparatus and semiconductor chip manufacturing method
DE112008000079T DE112008000079B4 (en) 2007-11-16 2008-11-12 Plasma dicing device and method for producing semiconductor chips
KR1020097015537A KR101097682B1 (en) 2007-11-16 2008-11-12 Plasma dicing apparatus and semiconductor chip manufacturing method
US12/523,191 US7994026B2 (en) 2007-11-16 2008-11-12 Plasma dicing apparatus and method of manufacturing semiconductor chips
PCT/JP2008/003271 WO2009063620A1 (en) 2007-11-16 2008-11-12 Plasma dicing apparatus and semiconductor chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297567A JP4882970B2 (en) 2007-11-16 2007-11-16 Manufacturing method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2009123987A true JP2009123987A (en) 2009-06-04
JP4882970B2 JP4882970B2 (en) 2012-02-22

Family

ID=40815813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297567A Expired - Fee Related JP4882970B2 (en) 2007-11-16 2007-11-16 Manufacturing method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP4882970B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198905A (en) * 2010-03-18 2011-10-06 Disco Corp Division processing method, and dividing device
WO2014011914A1 (en) * 2012-07-13 2014-01-16 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
JP2015173279A (en) * 2011-03-14 2015-10-01 プラズマ − サーム、エルエルシー Method and apparatus for plasma dicing semiconductor wafer
JP2015216309A (en) * 2014-05-13 2015-12-03 株式会社ディスコ Processing method of wafer
JP2017041610A (en) * 2015-08-21 2017-02-23 株式会社ディスコ Semiconductor wafer division method
JP2017216302A (en) * 2016-05-30 2017-12-07 パナソニックＩｐマネジメント株式会社 Device chip manufacturing method
JP2017216301A (en) * 2016-05-30 2017-12-07 パナソニックＩｐマネジメント株式会社 Device chip manufacturing method
CN109786308A (en) * 2017-11-13 2019-05-21 三星电子株式会社 From the method and apparatus of device substrate removing carrier substrate
JP2020053473A (en) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 Method for manufacturing element chip
JP2020053472A (en) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 Method for manufacturing element chip
JP2020092191A (en) * 2018-12-06 2020-06-11 株式会社ディスコ Method for manufacturing device chip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198905A (en) * 2010-03-18 2011-10-06 Disco Corp Division processing method, and dividing device
JP2015173279A (en) * 2011-03-14 2015-10-01 プラズマ − サーム、エルエルシー Method and apparatus for plasma dicing semiconductor wafer
JP2015179851A (en) * 2011-03-14 2015-10-08 プラズマ − サーム、エルエルシー Method and apparatus for plasma dicing semiconductor wafer
JP2017157861A (en) * 2011-03-14 2017-09-07 プラズマ − サーム、エルエルシー Method and apparatus for plasma-dicing semiconductor wafer
WO2014011914A1 (en) * 2012-07-13 2014-01-16 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
JP2015216309A (en) * 2014-05-13 2015-12-03 株式会社ディスコ Processing method of wafer
JP2017041610A (en) * 2015-08-21 2017-02-23 株式会社ディスコ Semiconductor wafer division method
CN107452596A (en) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 The manufacture method of element chip
CN107452596B (en) * 2016-05-30 2023-05-23 松下知识产权经营株式会社 Method for manufacturing element chip
CN107452597A (en) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 The manufacture method of element chip
JP2017216302A (en) * 2016-05-30 2017-12-07 パナソニックＩｐマネジメント株式会社 Device chip manufacturing method
US10236266B2 (en) 2016-05-30 2019-03-19 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method
CN107452597B (en) * 2016-05-30 2023-07-07 松下知识产权经营株式会社 Method for manufacturing element chip
JP2017216301A (en) * 2016-05-30 2017-12-07 パナソニックＩｐマネジメント株式会社 Device chip manufacturing method
CN109786308A (en) * 2017-11-13 2019-05-21 三星电子株式会社 From the method and apparatus of device substrate removing carrier substrate
JP2020053472A (en) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 Method for manufacturing element chip
JP7209246B2 (en) 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 Element chip manufacturing method
JP7209247B2 (en) 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 Element chip manufacturing method
JP2020053473A (en) * 2018-09-25 2020-04-02 パナソニックＩｐマネジメント株式会社 Method for manufacturing element chip
JP7171138B2 (en) 2018-12-06 2022-11-15 株式会社ディスコ Device chip manufacturing method
JP2020092191A (en) * 2018-12-06 2020-06-11 株式会社ディスコ Method for manufacturing device chip
TWI831886B (en) * 2018-12-06 2024-02-11 日商迪思科股份有限公司 Device chip manufacturing method

Also Published As

Publication number Publication date
JP4882970B2 (en) 2012-02-22

Similar Documents

Publication Publication Date Title
JP4882970B2 (en) Manufacturing method of semiconductor chip
KR101097682B1 (en) Plasma dicing apparatus and semiconductor chip manufacturing method
JP4882971B2 (en) Plasma dicing equipment
JP4544231B2 (en) Manufacturing method of semiconductor chip
JP4858395B2 (en) Plasma processing equipment
JP6509744B2 (en) Laser plasma etching wafer dicing with etching chamber shield ring for film frame wafer application
JP5307384B2 (en) Wafer division method
KR101831914B1 (en) Wafer processing method
TWI411029B (en) Laser processing device
JP2019125723A (en) Method for manufacturing device chip
US10049933B2 (en) Element chip manufacturing method
JP6822802B2 (en) Wafer processing method
JP6524554B2 (en) Method of manufacturing element chip
JP2007287796A (en) Processing method of wafer
TW200532786A (en) Wafer transcription method
US11373888B2 (en) Protective member forming method and protective member forming apparatus
CN109119371B (en) Stripping device
JP2000331963A (en) Method and device for mounting wafer to wafer frame and facing device incorporating mounting device
US11289428B2 (en) Element chip manufacturing method
US10964597B2 (en) Element chip manufacturing method
JP2013219245A (en) Method for manufacturing semiconductor device
US20220384177A1 (en) Element chip manufacturing method and substrate processing method
US20220367273A1 (en) Element chip manufacturing method and substrate processing method
JP7286250B2 (en) Protective member forming device
JP7471746B2 (en) Chuck table and method for manufacturing the chuck table

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4882970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees